KR20190013670A - Electronic component mounting device and mounting method, and method for manufacturing package component - Google Patents

Electronic component mounting device and mounting method, and method for manufacturing package component Download PDF

Info

Publication number
KR20190013670A
KR20190013670A KR1020180089852A KR20180089852A KR20190013670A KR 20190013670 A KR20190013670 A KR 20190013670A KR 1020180089852 A KR1020180089852 A KR 1020180089852A KR 20180089852 A KR20180089852 A KR 20180089852A KR 20190013670 A KR20190013670 A KR 20190013670A
Authority
KR
South Korea
Prior art keywords
mounting
stage
semiconductor chip
electronic component
tools
Prior art date
Application number
KR1020180089852A
Other languages
Korean (ko)
Other versions
KR102156690B1 (en
Inventor
마사노리 하시모토
노리유키 후세
야스히로 야마다
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20190013670A publication Critical patent/KR20190013670A/en
Application granted granted Critical
Publication of KR102156690B1 publication Critical patent/KR102156690B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

Disclosed is a mounting apparatus to precisely and efficiently mount an electronic component on a support substrate not having a position detection mark formed on each mounting area. According to one embodiment of the present invention, the mounting apparatus (1) comprises: a stage unit (20) to move a stage (21) having a support substrate (W) with a plurality of mounting areas arranged thereon; a mounting unit (40) to move first and second mounting heads (43) with a plurality of mounting tools (43a, 43b); a first recognition unit to recognize an entire position of the support substrate (W); and a second recognition unit to recognize a position of the electronic component held in the mounting tool (43a, 43b). Movement of the stage (21) and the first and second mounting head (43) arranges a row of the mounting areas on a mounting line set in an X direction based on position data of the support substrate (W) and the electronic component, and calibration data of the stage and the tool, and is controlled to divisionally mount the electronic component on the plurality of mounting areas by the first and second mounting heads (43).

Description

전자 부품의 실장 장치와 실장 방법 및 패키지 부품의 제조 방법{ELECTRONIC COMPONENT MOUNTING DEVICE AND MOUNTING METHOD, AND METHOD FOR MANUFACTURING PACKAGE COMPONENT}TECHNICAL FIELD [0001] The present invention relates to an electronic component mounting apparatus, a mounting method, and a manufacturing method of a package component, and more particularly to an electronic component mounting apparatus,

본 발명의 실시형태는 전자 부품의 실장 장치와 실장 방법 및 패키지 부품의 제조 방법에 관한 것이다.An embodiment of the present invention relates to a mounting apparatus and a mounting method of an electronic part and a manufacturing method of the package part.

종래부터 CSP(Chip Size Package)나 BGA(Ball Grid Array) 등과 같이, 인터포저 기판(중계용 기판)을 이용하여 행해지는 반도체 패키지의 제조 프로세스가 알려져 있다. 이와는 별도로, 인터포저 기판을 이용하지 않고서 반도체 칩마다 분할하지 않고서 웨이퍼 상태 그대로 패키지화하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)라고 불리는 제조 프로세스가 알려져 있다. WLP는, 인터포저 기판을 사용하지 않는 만큼 반도체 패키지의 박형화나 제조 비용을 저감할 수 있다고 하는 이점을 갖는다.BACKGROUND ART Conventionally, a manufacturing process of a semiconductor package is performed using an interposer substrate (relay substrate) such as a CSP (Chip Size Package) or a BGA (Ball Grid Array). Separately, a manufacturing process called a wafer level package (WLP) is known in which a semiconductor wafer is packaged in a wafer state without being divided into semiconductor chips without using an interposer substrate. The WLP has an advantage that it is possible to reduce the thickness and manufacturing cost of the semiconductor package because the interposer substrate is not used.

WLP에서는, 반도체 칩의 전극 패드가 형성되어 있는 면 위의 영역을 비어져 나오지 않게 반도체 칩 상에 반도체 패키지의 I/O 단자를 포함하는 재배선층을 형성하는, 팬인-웨이퍼 레벨 패키지(fan in-WLP: FI-WLP)가 알려져 있다. 또한, 최근에는 반도체 칩의 영역을 비어져 나와 반도체 패키지의 I/O 단자를 포함하는 재배선층을 형성하는 팬아웃-웨이퍼 레벨 패키지(fan out-WLP: FO-WLP)도 제안되어 있다. FO-WLP는, 하나의 패키지 내에 RAM, 플래시 메모리, CPU 등의 반도체 칩이나 다이오드, 콘덴서 등의 복수 종류의 전자 부품을 탑재한 멀티 칩 패키지(Multi Chip Package: MCP)에도 적용 가능하기 때문에 주목을 받고 있다.In the WLP, a fan-in wafer-level package is used in which a re-wiring layer including I / O terminals of a semiconductor package is formed on a semiconductor chip so as not to be exposed on a surface on which an electrode pad of a semiconductor chip is formed. WLP: FI-WLP) is known. In addition, a fan-out-wafer level package (fan out-WLP: FO-WLP) has also been proposed recently in which a region of a semiconductor chip is exposed to form a re-wiring layer including I / O terminals of a semiconductor package. The FO-WLP can be applied to a multi-chip package (MCP) in which a plurality of types of electronic components such as a semiconductor chip such as a RAM, a flash memory, and a CPU, or a diode and a capacitor are mounted in one package. .

여기서, MCP란 상술한 것과 같이 하나의 패키지 내에 복수 종류의 전자 부품을 탑재한 것이다. 이러한 MCP에서는, 동일 패키지에 탑재하는 전자 부품 개개의 실장 위치의 어긋남이 그 패키지의 전기적 특성에 서로 영향을 미치게 하기 때문에, 각각의 전자 부품의 실장에 높은 위치 정밀도가 요구되고 있다. 상술한 인터포저 기판을 이용하여 행해지는 반도체 패키지의 제조 프로세스에서는, 인터포저 기판 상의 각 실장 영역에 위치 인식용의 얼라인먼트 마크가 마련되어 있기 때문에, 실장 영역마다 얼라인먼트 마크를 인식하여 전자 부품을 실장 영역에 위치 결정하여 실장하는 방식(이하, 로컬 인식 방식이라고 부른다)을 적용함으로써, 높은 위치 정밀도에 의한 실장을 실현하고 있다.Here, the MCP is a package in which a plurality of kinds of electronic parts are mounted in one package as described above. In such an MCP, the displacement of mounting positions of individual electronic components mounted on the same package affects the electrical characteristics of the package, and therefore, high positioning accuracy is required for mounting each electronic component. In the semiconductor package manufacturing process performed using the above-described interposer substrate, since the alignment marks for position recognition are provided in the respective mounting regions on the interposer substrate, the alignment marks are recognized for each mounting region, (Hereinafter referred to as a local recognition method) is applied to realize mounting with high positional accuracy.

FO-WLP의 제조 프로세스에서는, 우선 지지 기판 상에 복수의 반도체 칩을 간격을 둔 상태로 행렬형으로 실장하고, 그 후 반도체 칩 사이의 간극을 수지로 밀봉하여 복수의 반도체 칩을 일체화함으로써, 마치 반도체 제조 프로세스에서 형성되는 웨이퍼와 같이 성형된 의사(擬似) 웨이퍼를 형성한다. 이 의사 웨이퍼 상에, I/O 단자를 설치하기 위한 재배선층을 형성한다. 복수의 반도체 칩을 수지 밀봉하여 일체화한 후에는 지지 기판은 벗겨져 제거된다. 그러나, FO-WLP로 MCP를 제조하고자 한 경우, 지지 기판 상에는 반도체 칩을 실장하는 실장 영역마다 위치 인식에 이용할 수 있는 화상 인식 가능한 패턴이 존재하지 않기 때문에, 인터포저 기판에 대하여 행해지고 있었던 로컬 인식 방식을 적용하는 것은 실용적이지 못하다.In the manufacturing process of the FO-WLP, first, a plurality of semiconductor chips are mounted on a support substrate in a matrix form with a space therebetween, and then the gaps between the semiconductor chips are sealed with resin to integrate the plurality of semiconductor chips, A pseudo wafer formed like a wafer formed in a semiconductor manufacturing process is formed. On this pseudo wafer, a re-wiring layer for providing I / O terminals is formed. After the plurality of semiconductor chips are resin-sealed and integrated, the supporting substrate is peeled off. However, when the MCP is manufactured by FO-WLP, there is no image recognizable pattern that can be used for position recognition for each mounting region on which the semiconductor chip is mounted on the supporting substrate. Therefore, Is not practical.

로컬 인식을 할 수 없는 경우, 지지 기판의 외형 위치나 기판 전체의 위치를 나타내는 얼라인먼트 마크를 인식함으로써 지지 기판의 전체 위치를 인식하고, 이 지지 기판의 전체 위치에 의존하여 지지 기판 상의 각 실장 영역에 반도체 칩을 실장하는 방식(이하, 글로벌 인식 방식이라고 부른다)을 적용하게 된다. 또한, MCP에서의 반도체 칩의 실장 위치 어긋남은, 예컨대 표준적인 전극 패드의 직경(20 ㎛)과 형성 피치(35 ㎛)를 갖는 반도체 칩을 생각한 경우, 반도체 칩의 단자와 재배선층에 의해 형성되는 단자와의 접촉 면적의 확보나 인접하는 단자와의 접촉을 피함에 있어서 ±7 ㎛ 이하로 억제할 것이 요구된다.It is possible to recognize the entire position of the supporting substrate by recognizing the alignment position indicating the position of the supporting substrate and the position of the entire substrate when the local recognition can not be performed, A method of mounting a semiconductor chip (hereinafter referred to as a global recognition method) is applied. Incidentally, in the case where a semiconductor chip having a standard electrode pad diameter (20 mu m) and a formation pitch (35 mu m) is considered, the mounting position shift of the semiconductor chip in the MCP is formed by the terminal of the semiconductor chip and the re- It is required to suppress the contact area to ± 7 μm or less in order to secure a contact area with the terminal and avoid contact with adjacent terminals.

그러나, 인터포저 기판 등의 실장 영역마다 얼라인먼트 마크를 갖는 기판에 반도체 칩을 실장하기 위한 실장 장치를, 글로벌 인식 방식의 설정을 실시하여, FO-WLP의 제조 프로세스에 그대로 이용해 본 바, 실장 정밀도에 ±7 ㎛를 넘는 실장 오차가 생겨 버려, 실장 영역마다 얼라인먼트 마크가 마련되어 있지 않은 지지 기판에 정밀도 좋게 반도체 칩을 실장할 수는 없었다. 이 때문에, 글로벌 인식 방식을 적용한 FO-WLP의 제조 프로세스에 있어서, ±7 ㎛ 이하의 위치 정밀도로 반도체 칩을 실장할 수 있는 실장 장치는 존재하지 않았다.However, a mounting apparatus for mounting a semiconductor chip on a substrate having an alignment mark for each mounting area of an interposer substrate or the like is set as a global recognition method and used as it is in the manufacturing process of the FO-WLP. A mounting error exceeding ± 7 μm is generated, and the semiconductor chip can not be mounted on the supporting substrate on which the alignment mark is not provided for each mounting region with high precision. For this reason, in the manufacturing process of the FO-WLP applying the global recognition method, there is no mounting apparatus capable of mounting a semiconductor chip with a positional accuracy of +/- 7 占 퐉 or less.

실장 정밀도를 향상시킬 뿐이라면, FO-WLP의 제조 프로세스에 이용하는 지지 기판에, 각 실장 영역에 대응시켜 얼라인먼트 마크를 미리 마련해 두고서 로컬 인식 방식을 적용하는 것을 생각할 수 있다. 그러나, FO-WLP의 지지 기판은, 의사 웨이퍼를 형성한 후에 의사 웨이퍼로부터 벗겨져 제거되는 것으로, 제품으로서는 이용되지 않는다. 이러한 지지 기판을 위해서 마크를 형성하는 설비 및 공정을 두는 것은 설비 비용, 설비의 설치 스페이스, 공정수 등의 증가를 초래할 뿐만 아니라, 실장 공정에서도 반도체 칩을 실장할 때마다 로컬 마크를 인식하는 동작이 필요하게 되어 하나의 반도체 칩의 실장 공정 시간도 증가한다. 이러한 점에서, 로컬 인식 방식의 적용은 반도체 패키지의 제조 비용을 증가시켜 WLP의 이점을 해치게 된다.It is conceivable that the local recognition method is applied to the supporting substrate used in the manufacturing process of the FO-WLP by previously providing alignment marks corresponding to the respective mounting regions only if the mounting accuracy is improved. However, the supporting substrate of the FO-WLP is peeled off from the pseudo wafer after forming the pseudo wafer and is not used as a product. The provision of the equipment and the process for forming the mark for such a support substrate not only increases the installation cost of the equipment, the installation space of the equipment, the number of processes, and the like, but also the operation of recognizing the local mark every time the semiconductor chip is mounted in the mounting process So that the mounting process time of one semiconductor chip also increases. In this regard, the application of the local recognition method increases the manufacturing cost of the semiconductor package, thereby undermining the advantage of the WLP.

또한, 반도체 칩의 실장 오차에 대응하기 위해서, 반도체 칩의 실장 오차를 고려하여 재배선층을 형성하는 기술이 제안되어 있다. 이 기술은, 의사 웨이퍼에 재배선층의 회로 패턴을 노광할 때, 노광에 앞서서 의사 웨이퍼 상의 각 반도체 칩의 실장 오차(이상 위치로부터의 위치 어긋남)를 미리 개별적으로 측정해 두고서 노광용의 레이저광을 반도체 칩마다 주사할 때에, 묘화 데이터에 포함되는 각 회로패턴의 위치 정보를 노광 대상의 반도체 칩의 실장 오차에 기초하여 보정하는 것이다. 이 기술은 하나의 반도체 패키지에 하나의 반도체 칩을 집어넣는 싱글 칩 패키지에는 적용 가능하다. 그러나, MCP의 경우, 회로 패턴의 묘화 데이터는 패키지 단위로 작성되기 때문에, 동일 패키지 내에서의 반도체 칩 사이의 상대적인 위치 어긋남이 생긴 경우에는, 묘화하는 회로 패턴의 위치 정보를 보정하는 것만으로는 대응할 수 없다.Further, in order to cope with the mounting error of the semiconductor chip, a technique of forming the re-wiring layer in consideration of the mounting error of the semiconductor chip has been proposed. In this technique, when a circuit pattern of a rewiring layer is exposed on a pseudo wafer, a mounting error (positional deviation from an abnormal position) of each semiconductor chip on a pseudo wafer is individually measured before exposure, The position information of each circuit pattern included in the rendering data is corrected based on the mounting error of the semiconductor chip to be exposed. This technique is applicable to a single chip package which inserts one semiconductor chip into one semiconductor package. However, in the case of the MCP, since the drawing data of the circuit pattern is created in units of packages, when the relative positional displacement occurs between the semiconductor chips in the same package, it is not sufficient to correct the position information of the circuit pattern to be drawn I can not.

게다가, FO-WLP의 제조 프로세스에 이용되는 실장 장치에는, 반도체 칩의 실장 시간을 단축할 것이 요구된다. 즉, 의사 웨이퍼 상의 재배선층의 형성 공정은 통상 1장의 의사 웨이퍼에 대하여 일괄적으로 행해지는 데 대하여, 지지 기판에 대한 반도체 칩의 실장 공정은, 반도체 칩 1개씩 실시된다. 이들의 처리 시간을 고려하면, 재배선층의 형성 공정에 비해서 반도체 칩의 실장 공정 쪽이 시간이 필요하게 되기 때문에, 반도체 칩의 실장 시간을 단축할 것이 요구된다. 실장 시간을 단축할 뿐이라면, 복수의 실장 헤드를 갖는 실장 장치를 적용하는 것을 생각할 수 있다. 그러나, 단순히 복수의 실장 헤드를 적용할 뿐이라면, 실장 헤드마다 생기는 이동 오차의 영향에 의해서 반도체 칩의 실장 정밀도가 더욱 저하해 버린다. 이와 같이, FO-WLP의 제조 프로세스에 이용되는 실장 장치에는, 반도체 칩 등의 전자 부품의 실장 정밀도의 향상과 실장 시간의 단축을 양립시킬 것이 요구되고 있다.In addition, the mounting apparatus used in the FO-WLP manufacturing process is required to shorten the mounting time of the semiconductor chip. That is, the process of forming the rewiring layer on the pseudo wafer is generally performed for one pseudo wafer, while the process for mounting the semiconductor chip on the supporting substrate is performed for each semiconductor chip. Considering these processing times, it is required to shorten the mounting time of the semiconductor chip because the semiconductor chip mounting process requires more time than the forming process of the re-wiring layer. It is conceivable to apply a mounting apparatus having a plurality of mounting heads if the mounting time is shortened. However, if only a plurality of mounting heads are applied, the mounting accuracy of the semiconductor chip is further lowered due to the influence of the moving errors caused by the mounting heads. As described above, in the mounting apparatus used in the manufacturing process of the FO-WLP, it is required to improve the mounting accuracy of electronic parts such as a semiconductor chip and shorten the mounting time.

그런데, FO-WLP의 제조 프로세스는, 「웨이퍼 레벨」이라고 불리는 웨이퍼 베이스, 즉 지지 기판에 웨이퍼를 이용하는 프로세스이다. 이에 대하여, 요즘 프린트 기판(Printed Circuit Board)의 제조 프로세스에 이용하는 유리·에폭시(FR-4) 기판 등의 유기 기판이나 액정 표시 패널의 제조에 이용하는 유리 기판을 지지 기판으로서 이용하는, 팬아웃·패널 레벨 패키지(FO-PLP)라고 불리는, 기판 베이스의 제조 프로세스가 제안되어 있다.However, the manufacturing process of the FO-WLP is a wafer base called a " wafer level ", that is, a process using a wafer on a supporting substrate. On the other hand, an organic substrate such as a glass-epoxy (FR-4) substrate used in a manufacturing process of a printed circuit board these days, or a glass substrate used for manufacturing a liquid crystal display panel is used as a support substrate. A substrate-based manufacturing process called a package (FO-PLP) has been proposed.

FO-WLP의 제조 프로세스에서는, 웨이퍼 레벨이라고 불리고 있는 것과 같이, 지지 기판에 실리콘 웨이퍼가 이용되고 있다. 이것은, 재배선층의 형성 프로세스에, 실리콘 웨이퍼의 배선층의 형성 프로세스에 이용하는 설비를 유용할 수 있기 때문이다. 마찬가지로, 프린트 기판의 제조 프로세스나 액정 표시 패널의 제조 프로세스에서도 배선층의 형성 프로세스가 이용되고 있다. 따라서, 프린트 기판의 제조 프로세스나 액정 표시 패널의 제조 프로세스에 이용하는 설비를 FO-PLP의 제조 프로세스에 유용할 수 있다.In the manufacturing process of the FO-WLP, a silicon wafer is used as a support substrate, as it is called a wafer level. This is because equipment used for the formation process of the wiring layer of the silicon wafer can be used in the process of forming the re-wiring layer. Similarly, a wiring layer forming process is used in a manufacturing process of a printed board or a manufacturing process of a liquid crystal display panel. Therefore, a facility used for a manufacturing process of a printed board or a manufacturing process of a liquid crystal display panel can be useful for a manufacturing process of the FO-PLP.

지지 기판에 유기 기판이나 유리 기판을 이용하는 경우, 실리콘 웨이퍼를 이용하는 경우와 비교하여 비용을 절감할 수 있는 이점이 있다. 또한, 지지 기판의 크기를 실리콘 웨이퍼에 비해서 크게 할 수 있다고 하는 이점이 있다. 지지 기판이 커질수록 한 번에 생산할 수 있는 MCP 등의 반도체 패키지의 수를 증대시킬 수 있기 때문에 생산성을 향상시킬 수 있게 된다. 이 때문에, 그와 같은 FO-PLP의 제조 프로세스에 이용하기에 적합한 전자 부품의 실장 장치에 대한 요구가 생긴다고 예측된다.When an organic substrate or a glass substrate is used for the supporting substrate, there is an advantage that cost can be reduced as compared with the case of using a silicon wafer. Further, there is an advantage that the size of the supporting substrate can be made larger than that of the silicon wafer. As the support substrate becomes larger, the number of semiconductor packages such as MCPs that can be produced at one time can be increased, so that the productivity can be improved. Therefore, it is expected that there will arise a demand for a mounting apparatus of an electronic part suitable for use in the manufacturing process of such FO-PLP.

여기서, 프린트 기판의 제조 프로세스에 있어서, 현재로서는 기재가 되는 동박 적층판의 치수는 1020×1020 mm 또는 1020×1220 mm로 되어 있다. 한 변이 1000 mm를 넘는 기판을 지지 기판으로 한 경우, 취급 편리성이 손상되는 것이 생각되기 때문에, FO-PLP의 제조 프로세스에서는, 동박 적층판을 4 분할 정도로 하여 지지 기판으로서 이용한다고 예측된다. 한편, 액정 표시 패널의 제조 프로세스에 있어서는, 제5 세대 이상(대략 1000×1200 mm 이상), 특히 현재 주로 생산에 이용되고 있는 제7 세대 이상(대략 1900×2200 mm 이상)의 유리 기판(소위 마더 유리)을 이용하는 제조 설비를 유용하는 것은 생각하기 어렵고, 액정 표시 패널의 대형화에 의해서 사용되지 않게 된 제3 세대에서 제4 세대(대략 550×650 mm∼680×880 mm)의 제조 설비를 유용하는 것을 추측할 수 있다. 이들로부터, FO-PLP의 제조 프로세스에 있어서, 전자 부품의 실장 장치에 대응이 요구되는 지지 기판의 크기는, 종래의 FO-WLP의 제조 프로세스에 있어서의 지지 기판의 크기인 300×300 mm에 비해서 면적으로 하여 약 4배 정도인 600×600 mm 정도의 크기가 된다고 예측된다.Here, in the manufacturing process of the printed circuit board, the dimensions of the copper-clad laminate as the base are 1020 x 1020 mm or 1020 x 1220 mm at present. It is expected that handling convenience will be impaired when a substrate having one side exceeding 1000 mm is used as the supporting substrate. Therefore, in the manufacturing process of FO-PLP, it is predicted that the copper clad laminate will be used as a supporting substrate with about four parts. On the other hand, in the manufacturing process of the liquid crystal display panel, a glass substrate of a fifth generation or more (approximately 1000 x 1200 mm or more), especially a seventh generation or more (approximately 1900 x 2200 mm or more) It is difficult to conceive of making use of a manufacturing facility using a glass (for example, glass), and a production facility of a fourth generation (about 550 x 650 mm to 680 x 880 mm) is used in a third generation that has become unusable by enlarging the liquid crystal display panel . From these, it can be seen that the size of the supporting substrate, which is required to correspond to the mounting apparatus of the electronic component in the FO-PLP manufacturing process, is smaller than the size of the supporting substrate of 300 x 300 mm in the conventional FO- It is expected that the size will be about 600 × 600 mm which is about 4 times as large as the area.

상술한 600×600 mm의 크기를 갖는 지지 기판에 반도체 칩을 실장하는 경우, 지지 기판을 배치하는 스테이지가 커져, 그만큼 실장 헤드의 이동 거리가 커진다. 이 때문에, 반도체 칩의 반송에 드는 시간이 길어져, 반도체 칩의 실장 효율이 저하하는 것이 예상된다. 또한, MCP의 경우, 즉 품종이 다른 복수의 반도체 칩 등을 실장하는 경우, 반도체 칩의 크기나 반도체 칩의 실장에 이용하는 접착제의 종류 등에 따라 실장에 드는 시간(가압 시간 또는 가압·가열 시간)이 다르므로, 실장 시간이 긴 반도체 칩에 실장 효율이 지배되게 된다. 이 때문에, 실장에 드는 시간이 긴 반도체 칩에 의해 패키지의 전체적인 실장 효율이 저하한다. 이 때문에, FO-PLP의 제조 프로세스에 이용되는 실장 장치에는, 반도체 칩 등의 전자 부품의 실장 정밀도의 향상을 도모하고, 지지 기판의 대형화에 대응하여 더한층 실장 시간의 단축을 도모할 것이 요구된다고 추측된다.When a semiconductor chip is mounted on a support substrate having a size of 600 x 600 mm described above, the stage for disposing the supporting substrate becomes large, and the moving distance of the mounting head becomes large accordingly. Therefore, the time required for carrying the semiconductor chip is prolonged, and the mounting efficiency of the semiconductor chip is expected to be lowered. In the case of MCPs, that is, in the case of mounting a plurality of semiconductor chips or the like of different kinds, the time (pressing time or pressurization / heating time) required for mounting depends on the size of the semiconductor chip or the type of adhesive used for mounting the semiconductor chip The mounting efficiency is dominant in the semiconductor chip having a long mounting time. Therefore, the overall packaging efficiency of the package is lowered by the semiconductor chip having a long mounting time. Therefore, the mounting apparatus used in the manufacturing process of the FO-PLP is required to improve the mounting accuracy of the electronic component such as the semiconductor chip and to reduce the mounting time in correspondence with the enlargement of the supporting substrate. do.

특허문헌 1: 일본 특허공개 2008-041976호 공보Patent Document 1: JP-A-2008-041976 특허문헌 2: 일본 특허공개 2009-259917호 공보Patent Document 2: JP-A-2009-259917 특허문헌 3: 국제공개 제2007/072714호Patent Document 3: International Publication No. 2007/072714 특허문헌 4: 일본 특허공개 2013-058520호 공보Patent Document 4: JP-A-2013-058520

본 발명이 해결하고자 하는 과제는, 실장 영역마다 위치 검출용 마크 등의 패턴이 형성되어 있지 않은 지지 기판, 특히 대형화가 예상되는 지지 기판에 대하여도, 각 실장 영역에 반도체 칩 등의 전자 부품을 정밀도 좋으며 또한 효율적으로 실장하는 것을 가능하게 한 전자 부품의 실장 장치와 실장 방법 및 그와 같은 실장 방법을 적용한 패키지 부품의 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a support substrate on which a pattern such as a position detection mark is not formed for each mounting region, A mounting method and a mounting method of an electronic part that enable a good and efficient mounting, and a method of manufacturing a package component to which such a mounting method is applied.

실시형태의 전자 부품의 실장 장치는, 지지 기판에 전자 부품을 실장하는 전자 부품의 실장 장치로서, 상기 전자 부품이 실장되는 복수의 실장 영역을 갖는 상기 지지 기판이 배치되는 스테이지와, 수평 방향을 따르는 한 방향인 X 방향과는 직교하는 Y 방향으로 상기 스테이지를 이동시키는 스테이지 이동 기구를 구비하는 스테이지부와, 상기 X 방향을 따라서 배치되고, 상기 전자 부품을 유지하는 복수의 실장 툴을 각각 갖는 제1 및 제2 실장 헤드와, 상기 복수의 실장 툴에 의해 상기 전자 부품을 유지한 상기 제1 및 제2 실장 헤드를 상기 X 방향을 따라서 설정된 실장 라인 위로 이동시키는 실장 헤드 이동 기구를 구비하는 실장부와, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 제1 인식부와, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하는 제2 인식부와, 상기 스테이지 이동 기구에 의한 상기 스테이지의 이동 위치 오차를 보정하는 스테이지 보정 데이터와, 상기 실장 헤드 이동 기구에 의한 상기 실장 라인 상에 있어서의 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴마다의 이동 위치 오차를 보정하는 툴 보정 데이터를 기억하는 기억부와, 상기 제1 인식부에 의해 인식된 상기 지지 기판의 위치 데이터, 상기 기억부에 기억된 상기 스테이지 보정 데이터, 상기 제2 인식부에 의해 인식된 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치 데이터 및 상기 기억부에 기억된 상기 툴 보정 데이터에 기초하여, 상기 지지 기판에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인 상에 순차 배치하고, 상기 실장 라인에 배치된 복수의 상기 실장 영역에 상기 전자 부품을 상기 제1 및 제2 실장 헤드로 분담하여 실장하도록 상기 스테이지 이동 기구와 상기 실장 헤드 이동 기구의 동작을 제어하는 제어부를 구비하고 있다.An electronic component mounting apparatus according to an embodiment of the present invention is an electronic component mounting apparatus for mounting an electronic component on a support substrate. The mounting apparatus includes a stage on which the support substrate having a plurality of mounting regions on which the electronic component is mounted, And a stage moving mechanism for moving the stage in a Y direction orthogonal to the X direction which is one direction and a stage moving mechanism which is arranged along the X direction and which has a plurality of mounting tools And a mounting head moving mechanism for moving the first and second mounting heads holding the electronic component by the plurality of mounting tools over a mounting line set along the X direction, A first recognition section for recognizing the entire position of the support substrate disposed on the stage, A second recognition section for recognizing the position of the electronic component held by the mounting tool of the stage, a stage correction data for correcting a movement position error of the stage by the stage moving mechanism, A storage section for storing tool correction data for correcting a movement position error of each of the plurality of mounting tools of the first and second mounting heads on the basis of a position of the support substrate recognized by the first recognition section, Based on the stage correction data stored in the storage section, the position data of the electronic component held by the plurality of mounting tools recognized by the second recognition section, and the tool correction data stored in the storage section , Sequentially arranging the rows of the mounting regions along the X direction on the supporting substrate on the mounting lines, And a control unit for controlling the operation of the stage moving mechanism and the mounting head moving mechanism for a plurality of the mounting area disposed so as to mount the share of the electronic component to the first and second mounting heads.

실시형태의 전자 부품의 실장 방법은, 지지 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서, 상기 전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 스테이지 보정 데이터를 기억부에 기억시키는 공정과, 수평 방향을 따르는 한 방향인 X 방향을 따라서 배치된 제1 및 제2 실장 헤드에 각각 설치되어 상기 전자 부품을 유지하는 복수의 실장 툴의 이동 위치 오차를, 상기 X 방향을 따라서 설정된 실장 라인 상에 있어서 취득하여, 상기 이동 위치 오차를 보정하는 툴 보정 데이터를 상기 기억부에 기억시키는 공정과, 상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과, 상기 지지 기판의 위치 인식 공정에 의해 얻은 상기 지지 기판의 위치 데이터와 상기 스테이지 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인에 순차 위치시키도록 상기 스테이지를 이동시키는 공정과, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴로 상기 전자 부품을 교대로 수취하여 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터 및 상기 툴 보정 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 라인 상으로 이동시키고, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 의해 상기 전자 부품을, 상기 실장 라인에 위치하게 된 상기 실장 영역에 상기 제1 및 제2 실장 헤드로 분담하여 실장하는 공정을 구비한다.A mounting method of an electronic component according to an embodiment is a mounting method of an electronic component that mounts an electronic component on a supporting substrate, the mounting position error of a stage on which a supporting substrate having a plurality of mounting areas on which the electronic component is mounted is obtained A step of storing the stage correction data for correcting the movement position error in the storage unit; and a step of storing the stage correction data for correcting the movement position error in the storage unit, A step of acquiring a movement position error of a plurality of mounting tools on an installation line set along the X direction and storing tool correction data for correcting the movement position error in the storage unit; A step of disposing a substrate and recognizing the entire position of the supporting substrate disposed on the stage, Correcting the movement of the stage based on the positional data of the support substrate obtained by the position recognition process of the substrate and the stage correction data and correcting the movement of the stage in the mounting region along the X direction in the plurality of mounting regions A step of moving the stage so as to sequentially position the electronic components held by the mounting tool on the mounting lines; And corrects the movements of the plurality of mounting tools of the first and second mounting heads based on the recognized position data of the electronic component and the tool correction data, And the electronic component is moved by the plurality of mounting tools of the first and second mounting heads to the mounting surface And mounting the first and second mounting heads in a shared manner in the mounting region located in the long line.

실시형태의 패키지 부품의 제조 방법은, 지지 기판의 복수의 실장 영역의 각각에 전자 부품을 실장하는 공정과, 상기 복수의 실장 영역에 실장된 상기 전자 부품을 일괄적으로 밀봉함으로써 의사 웨이퍼 또는 의사 패널을 형성하는 공정과, 상기 의사 웨이퍼 또는 의사 패널의 상기 전자 부품 상에 재배선층을 형성함으로써 패키지 부품을 제조하는 공정을 구비한다. 실시형태의 패키지 부품의 제조 방법에 있어서, 상기 전자 부품의 실장 공정은, 상기 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 스테이지 보정 데이터를 기억부에 기억시키는 공정과, 수평 방향을 따르는 한 방향인 X 방향을 따라서 배치된 제1 및 제2 실장 헤드에 각각 설치되어 상기 전자 부품을 유지하는 복수의 실장 툴의 이동 위치 오차를, 상기 X 방향을 따라서 설정된 실장 라인 상에 있어서 취득하여, 상기 이동 위치 오차를 보정하는 툴 보정 데이터를 상기 기억부에 기억시키는 공정과, 상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과, 상기 지지 기판의 위치 인식 공정에 의해 얻은 상기 지지 기판의 위치 데이터와 상기 스테이지 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인에 순차 위치시키도록 상기 스테이지를 이동시키는 공정과, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴로 상기 전자 부품을 교대로 수취하여, 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터 및 상기 툴 보정 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 라인 상에 이동시키고, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 의해 상기 전자 부품을, 상기 실장 라인에 위치하게 된 상기 실장 영역에 상기 제1 및 제2 실장 헤드로 분담하여 실장하는 공정을 구비한다.A manufacturing method of a package component according to an embodiment is a manufacturing method of a package component comprising the steps of mounting an electronic component in each of a plurality of mounting regions of a supporting substrate, and sealing the electronic components mounted on the plurality of mounting regions collectively, And a step of forming a re-wiring layer on the electronic part of the pseudo wafer or the pseudo panel to manufacture the package part. In the package component manufacturing method of the embodiment, the mounting step of the electronic component acquires the movement position error of the stage on which the support substrate is placed, and stores the stage correction data for correcting the movement position error in the storage unit And a movement position error of a plurality of mounting tools, which are respectively installed in the first and second mounting heads arranged along one direction along the X-direction along the horizontal direction, And storing the tool correction data for correcting the movement position error in the storage unit; and a step of disposing the support substrate on the stage and moving the entire position of the support substrate The position data of the support substrate obtained by the position recognition process of the support substrate and the position data of the support substrate, Moving the stage so as to sequentially position the rows of the mounting regions along the X direction in the plurality of mounting regions to the mounting line while correcting the movement of the stage based on the stage correction data; Receiving the electronic components alternately with the plurality of mounting tools of the first and second mounting heads to recognize the position of the electronic component held by the plurality of mounting tools, Moving the first and second mounting heads on the mounting line while correcting movement of the plurality of mounting tools of the first and second mounting heads based on the correction data, The electronic component is divided into the mounting region located in the mounting line by the plurality of mounting tools of the first and second mounting heads And mounting the semiconductor device.

도 1은 실시형태의 실장 장치를 도시하는 평면도이다.
도 2는 실시형태의 실장 장치를 도시하는 정면도이다.
도 3은 실시형태의 실장 장치를 도시하는 우측면도이다.
도 4는 실시형태의 실장 장치의 구성을 도시하는 블럭도이다.
도 5는 실시형태의 실장 장치의 실장 툴에 의한 실장 동작의 조합을 도시하는 도면이다.
도 6은 실시형태의 실장 장치에 있어서의 기판 스테이지 및 실장 툴의 캘리브레이션 공정의 준비 공정을 도시하는 도면이다.
도 7은 실시형태의 실장 장치에 있어서의 기판 스테이지 및 실장 툴의 캘리브레이션 공정을 도시하는 도면이다.
도 8은 실시형태의 실장 장치의 동작 상태의 일례를 도시하는 평면도이며, 웨이퍼링을 교환하는 동작 상태를 도시하는 도면이다.
도 9는 실시형태의 실장 장치에 있어서의 기판 스테이지의 이동 위치 오차의 보정 방법을 설명하기 위한 도면이다.
도 10은 실시형태의 실장 장치의 동작 상태의 일례를 도시하는 평면도이며, 좌우의 이송 헤드 및 좌우의 실장 헤드가 각각 다른 위치에 있는 상태를 도시하는 도면이다.
도 11은 실시형태의 실장 장치를 도시하는 정면도이며, 부품 공급부와 좌우의 이송 배치부를 생략하여 도시하는 도면이다.
도 12는 실시형태의 실장 장치를 도시하는 정면도이며, 부품 공급부와 이송 배치부 전체를 생략하여 도시하는 도면이다.
도 13은 실시형태의 실장 장치를 이용하여 하나의 실장 영역에 실장되는 전자 부품의 일례를 도시하는 평면도이다.
도 14는 실시형태의 패키지 부품의 제조 공정을 도시하는 흐름도이다.
도 15는 실시예 1 및 비교예 1의 실장 장치를 이용하여 반도체 칩을 실장하는 지지 기판을 도시하는 평면도이다.1 is a plan view showing a mounting apparatus according to an embodiment.
2 is a front view showing a mounting apparatus according to the embodiment.
3 is a right side view showing the mounting apparatus of the embodiment.
4 is a block diagram showing a configuration of a mounting apparatus according to the embodiment.
5 is a view showing a combination of mounting operations by the mounting tool of the mounting apparatus of the embodiment.
6 is a diagram showing a preparation step of the calibration step of the substrate stage and the mounting tool in the mounting apparatus of the embodiment.
7 is a diagram showing a calibration step of the substrate stage and the mounting tool in the mounting apparatus of the embodiment.
Fig. 8 is a plan view showing an example of the operating state of the mounting apparatus according to the embodiment, and is a diagram showing an operation state for exchanging the wafer ring. Fig.
9 is a view for explaining a method of correcting a movement position error of a substrate stage in the mounting apparatus of the embodiment.
10 is a plan view showing an example of the operating state of the mounting apparatus according to the embodiment, and is a view showing a state in which the left and right transfer heads and the right and left mounting heads are at different positions, respectively.
Fig. 11 is a front view showing the mounting apparatus of the embodiment, and is a drawing showing the parts supply section and the left and right transfer arrangements omitted.
12 is a front view showing a mounting apparatus according to the embodiment, and is a drawing showing the parts supplying section and the transfer arranging section as a whole.
13 is a plan view showing an example of an electronic component mounted on one mounting region using the mounting apparatus of the embodiment.
Fig. 14 is a flowchart showing a manufacturing process of a package component according to the embodiment.
15 is a plan view showing a supporting substrate on which a semiconductor chip is mounted by using the mounting apparatus of Embodiment 1 and Comparative Example 1. Fig.

이하, 실시형태의 전자 부품의 실장 장치와 실장 방법에 관해서 도면을 참조하여 설명한다. 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 부의 두께의 비율 등은 현실의 것과는 다른 경우가 있다. 설명 중에서 상하 방향을 나타내는 용어는, 특별히 명기하지 않는 경우에는 후술하는 지지 기판의 전자 부품의 실장면을 위로 한 경우의 상대적인 방향을 나타내고, 좌우의 방향을 나타내는 용어는, 특별히 명기하지 않는 경우에는 도 2의 정면도를 기준으로 한 방향을 나타낸다.Hereinafter, a mounting apparatus and a mounting method of an electronic component according to an embodiment will be described with reference to the drawings. The drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thicknesses of the respective parts, and the like may be different from the reality. The term indicating the vertical direction in the description indicates the relative direction when the mounting surface of the electronic component of the support substrate described later is raised when not specifically stated and the term indicating the left and right direction is not particularly specified 2 shows a direction based on the front view.

[실장 장치의 구성][Configuration of mounting apparatus]

도 1은 실시형태에 의한 전자 부품 실장 장치의 구성을 도시하는 평면도, 도 2는 도 1에 도시하는 실장 장치의 정면도, 도 3은 도 1에 도시하는 실장 장치의 우측면도, 도 4는 도 1에 도시하는 실장 장치의 구성을 도시하는 블럭도이다. 도 1내지 도 3에 있어서, 도 1을 기준으로 하여 실장 장치(1)에 있어서의 좌우 방향을 X 방향, 전후 방향을 Y 방향, 상하 방향을 Z 방향으로 한다. 이들 도면에 도시하는 실장 장치(1)는, 반도체 칩(t) 등의 전자 부품을 공급하는 부품 공급부(10)와, 지지 기판(W)이 배치되는 스테이지(21)를 갖추는 스테이지부(20)와, 부품 공급부(10)로부터 반도체 칩(t)을 취출하는 이송 배치부(30)와, 이송 배치부(30)가 취출한 반도체 칩(t)을 수취하여 스테이지(21)에 배치된 지지 기판(W)에 실장하는 실장부(40)와, 각 부(10, 20, 30, 40)의 동작을 제어하는 제어부(50)를 구비하고 있다.2 is a front view of the mounting apparatus shown in Fig. 1, Fig. 3 is a right side view of the mounting apparatus shown in Fig. 1, Fig. 4 is a sectional view of the electronic component mounting apparatus 1 is a block diagram showing a configuration of a mounting apparatus shown in Fig. 1 to 3, the lateral direction in the mounting apparatus 1 is defined as the X direction, the longitudinal direction as the Y direction, and the vertical direction as the Z direction with reference to FIG. The mounting apparatus 1 shown in these figures includes a component supply section 10 for supplying an electronic component such as a semiconductor chip t and a stage section 20 having a stage 21 on which a support substrate W is placed. A transfer unit 30 for taking out the semiconductor chip t from the component supply unit 10 and a semiconductor chip t taken out by the transfer unit 30, And a control unit 50 for controlling the operation of each of the units 10, 20, 30,

(부품 공급부(10))(Component supply section 10)

부품 공급부(10)는 실장 장치(1)의 베이스부(1a) 상의 전방 중앙에 배치되어 있다. 부품 공급부(10)는 지지 기판(W)에 실장하는 전자 부품으로서의 반도체 칩(t)을 공급한다. 부품 공급부(10)는, 반도체 칩(t)마다 개편화(個片化)된 반도체 웨이퍼(T)가 점착된 수지 시트(S)를 유지하는 웨이퍼링(11)과, 웨이퍼링(11)을 착탈이 자유롭게 유지하여, 도시되지 않는 XY 이동 기구에 의해 XY 방향으로 이동할 수 있는 웨이퍼링 홀더(12)와, 이송 배치부(30)에 의해서 반도체 칩(t)을 취출할 때에, 취출되는 반도체 칩(t)을 웨이퍼링(11)의 아래쪽에서 쳐올리는 도시되지 않는 푸시업 기구를 구비하고 있다. 푸시업 기구는, 이송 배치부(30)에 의한 반도체 칩(t)의 취출 포지션에 고정적으로 설치되어 있다. 푸시업 기구로서는, 공지된 구성을 갖는 기구, 예컨대 일본 특허공개 2010-056466호 공보에 기재된 기구를 갖는 것을 이용할 수 있다.The component supply part 10 is disposed at the front center of the base part 1a of the mounting apparatus 1. [ The component supply section 10 supplies a semiconductor chip t as an electronic component mounted on the support substrate W. The component supply section 10 includes a wafer ring 11 holding a resin sheet S to which a semiconductor wafer T piecewise individualized for each semiconductor chip t is adhered, A wafer ring holder 12 capable of being detached and attached freely and capable of moving in the XY direction by an XY moving mechanism (not shown), and a semiconductor chip t (not shown) for pushing up the wafer t from the lower side of the wafer ring 11. [ The push-up mechanism is fixedly provided at the take-out position of the semiconductor chip (t) by the transfer arrangement section (30). As the push-up mechanism, a mechanism having a known configuration, for example, a mechanism described in Japanese Patent Application Laid-Open No. 2010-056466 can be used.

부품 공급부(10)는 또한 도시되지 않는 웨이퍼링(11)의 교환 장치를 구비하고 있다. 교환 장치는, 베이스부(1a)의 앞면에 마련되는 수납부(웨이퍼링(11)을 수용하는 홈부를 상하 방향으로 복수 구비한 것, 매거진이라고도 한다.)와, 웨이퍼링 홀더(12)와 수납부의 사이에서 반송되는 웨이퍼링(11)을 안내하는 가이드부를 구비하고 있다. 교환 장치는, 웨이퍼링 홀더(12) 상에 미사용의 웨이퍼링(11)을 공급하고, 반도체 칩(t)의 취출이 완료된 웨이퍼링(11)을 수납부에 수납하고, 새로운 웨이퍼링(11)을 웨이퍼링 홀더(12)에 공급한다. 또한, 이 웨이퍼링(11)의 공급과 수납에는, 후술하는 이송 배치부(30)가 구비하는 웨이퍼링 유지 장치(32)가 이용된다.The component supply unit 10 also has a replacement device for the wafer ring 11, which is not shown. The swap device includes a housing portion (a plurality of grooves for accommodating the wafer ring 11 in the vertical direction, also referred to as a magazine) provided on the front face of the base portion 1a, a wafer ring holder 12, And a guide portion for guiding the wafer ring 11 to be conveyed during the dispensing. The exchange apparatus supplies an unused wafer ring 11 onto the wafer ring holder 12 and accommodates the wafer ring 11 on which the semiconductor chip t has been taken out in the receiving section, To the wafer ring holder (12). The wafer ring holding device 32 provided in the transfer unit 30, which will be described later, is used for supplying and storing the wafer ring 11.

지지 기판(W)에 실장되는 전자 부품은, 1 종류의 반도체 칩(t)에 한정되는 것이 아니라, 복수 종류의 반도체 칩, 나아가서는 반도체 칩과 다이오드나 콘덴서 등이라도 좋다. 실시형태의 실장 장치(1)는, 반도체 칩, 다이오드, 콘덴서 등을 포함하는 복수 종류의 전자 부품을 지지 기판(W) 상에 실장하여 MCP를 제조할 때에 적합하게 이용된다. MCP의 구성예로서는, 복수 종류의 반도체 칩을 갖추는 것, 1 종류의 반도체 칩과 다이오드나 콘덴서 등을 갖추는 것, 또한 복수 종류의 반도체 칩과 다이오드나 콘덴서 등을 갖추는 것을 들 수 있다.The electronic component mounted on the support substrate W is not limited to one kind of semiconductor chip t but may be a plurality of kinds of semiconductor chips and further a semiconductor chip and a diode or a capacitor. The mounting apparatus 1 of the embodiment is suitably used when a plurality of kinds of electronic components including a semiconductor chip, a diode, a capacitor, and the like are mounted on a support substrate W to manufacture an MCP. Examples of the configuration of the MCP include a plurality of semiconductor chips, a semiconductor chip and a diode, a plurality of semiconductor chips, a diode, a capacitor, and the like.

(스테이지부(20))(Stage unit 20)

스테이지부(20)는 베이스부(1a) 상의 후방 중앙에 배치되어 있다. 스테이지부(20)는, 복수의 실장 영역을 갖는 지지 기판(W)이 배치되는 스테이지(21)와, 스테이지(21)를 XY 방향으로 이동시키는 스테이지 이동 장치로서의 XY 이동 기구(22)를 구비한다. XY 이동 기구(22)는, 스테이지(21) 상에 배치된 지지 기판(W)의 X 방향을 따르는 실장 영역의 각 행이 후에 상세히 설명하는 X 방향을 따르는 일직선상에 설정된 일정한 실장 라인에 순차 위치하게 되도록 스테이지(21)를 이동시킨다. XY 이동 기구(22)는, 스테이지(21)에 배치되는 가장 큰 지지 기판(W)을, X 방향에 있어서는 지지 기판(W)의 X 방향 치수의 2분의 1보다 약간 큰(1/2X+α) 범위에서 이동시킬 수 있는 이동 스트로크를 가지고, Y 방향에 있어서는 지지 기판(W)의 Y 방향의 치수보다 약간 큰(Y+α) 범위에서 이동시킬 수 있는 이동 스트로크를 갖는다. 스테이지(21)는, 도시되지 않는 흡인 흡착 기구에 의해서, 배치된 지지 기판(W)을 흡착 유지할 수 있게 구성되어 있다.The stage portion 20 is disposed at the rear center of the base portion 1a. The stage unit 20 includes a stage 21 on which a support substrate W having a plurality of mounting areas is arranged and an XY moving mechanism 22 as a stage moving apparatus for moving the stage 21 in XY directions . Each of the rows of the mounting region along the X direction of the supporting substrate W disposed on the stage 21 is sequentially moved to a predetermined mounting line set on a straight line along the X direction The stage 21 is moved. The XY moving mechanism 22 moves the largest support substrate W disposed on the stage 21 in the X direction by a distance of 1 / 2X + 1, which is slightly larger than one half of the dimension in the X direction of the support substrate W, (Y +?) which is slightly larger than the dimension in the Y direction of the support substrate W in the Y direction. The stage 21 is structured so as to be capable of holding and holding the support substrate W disposed thereon by a suction attraction mechanism not shown.

스테이지(21) 상에 배치되는 지지 기판(W)은, 예컨대 FO-PLP의 제조 시에 적용되는, 의사 웨이퍼에 준하는 의사 패널의 형성에 이용되는 기판이며, 유리 기판, 유기 기판(유리·에폭시(FR-4) 기판 등), 실리콘 기판, 스테인리스와 같은 금속 기판 등이지만, 이들에 한정되는 것은 아니다. FO-WLP의 제조 시에 적용되는 의사 웨이퍼의 형성에 이용되는 기판이라도 좋다. 의사 패널이란, FO-WLP의 제조 시에 적용되는 의사 웨이퍼와 마찬가지로, 개편화된 복수의 반도체 칩 등의 전자 부품을 평면적으로 배치하고, 배치된 전자 부품 사이를 수지 밀봉하여 1장의 판 형상으로 성형한 상태의 것이다. 따라서, 의사 패널의 형성에 이용되는 지지 기판(W)의 형상은, 원형에 한정되는 것이 아니라, 사각형이나 그 이외의 다각형, 타원형 등이라도 좋으며, 그 형상은 특별히 한정되는 것은 아니다. 지지 기판(W)으로서는, 상술한 FO-PLP 프로세스에서 MCP를 제조할 때에 이용되는 기판, 즉 각 실장 영역에 복수의 반도체 칩이나 콘덴서 등의 전자 부품이 실장되는 기판이 적합하게 이용된다.The support substrate W disposed on the stage 21 is a substrate used for forming a pseudo-wafer-like pseudo-wafer, which is used, for example, in the production of FO-PLP, and is a glass substrate, an organic substrate FR-4) substrate), a silicon substrate, a metal substrate such as stainless steel, and the like, but are not limited thereto. But may be a substrate used for forming a pseudo wafer to be used in manufacturing the FO-WLP. As with the pseudo wafer used in the manufacturing of the FO-WLP, the pseudo-panel is a configuration in which electronic components such as a plurality of individualized semiconductor chips are arranged in a plane, resin-sealed between the arranged electronic components, It is in a state. Therefore, the shape of the supporting substrate W used for forming the pseudo panel is not limited to a circle, but may be a square, a polygon other than the square, an ellipse, and the like, and the shape is not particularly limited. As the supporting substrate W, a substrate used when manufacturing the MCP in the above-described FO-PLP process, that is, a substrate on which a plurality of semiconductor chips, electronic components such as capacitors are mounted, is suitably used in each mounting region.

지지 기판(W)은 반도체 칩(t) 등의 전자 부품이 실장되는 복수의 실장 영역을 갖고 있다. 단, 복수의 실장 영역은 지지 기판(W) 상에 가상적으로 설정되어 있는 것이며, 각 실장 영역을 나타내는 마크나 패턴 등은 형성되어 있지 않다. 지지 기판(W)은, 기판 전체의 위치를 나타내는 글로벌 인식용의 얼라인먼트 마크를 구비하고 있어도 좋지만, 개개의 실장 영역의 위치를 나타내는 로컬 인식용의 얼라인먼트 마크는 구비하고 있지 않다. 글로벌 인식 방식이란, 지지 기판(W)의 복수의 실장 영역에 전자 부품을 각각 실장할 때에, 1회의 기판 위치 검출로 그 기판 상의 복수의 실장 영역에 대하여 전자 부품의 실장을 행하는 방식을 말한다. 로컬 인식 방식이란, 지지 기판(W) 상의 복수의 실장 영역에 전자 부품을 각각 실장할 때에, 전자 부품을 실장할 때마다 전자 부품의 실장 영역의 위치 검출을 행하는 방식을 말한다. 또한, 지지 기판(W)은 그 크기가 300×300 mm 이상인 것이 바람직하다. 본 실시형태에서는 600×600 mm의 지지 기판(W)이 일례로서 이용된다. 즉, 본 실시형태의 실장 장치(1)에 있어서, 스테이지(21)는 600×600 mm의 지지 기판(W)을 배치할 수 있는 크기를 갖고 있다.The supporting substrate W has a plurality of mounting regions on which electronic components such as the semiconductor chips t are mounted. However, the plurality of mounting regions are virtually set on the supporting substrate (W), and marks, patterns, and the like indicating the respective mounting regions are not formed. The support substrate W may be provided with an alignment mark for global recognition indicating the position of the entire substrate, but does not include an alignment mark for local recognition indicating the position of the individual mounting areas. The global recognition method refers to a method in which electronic parts are mounted on a plurality of mounting regions on the substrate by detecting a single substrate position when mounting electronic components on a plurality of mounting regions of the supporting substrate W. [ The local recognition method refers to a method of detecting the position of the mounting region of the electronic component each time the electronic component is mounted when the electronic component is mounted on each of the plurality of mounting regions on the supporting substrate (W). Further, it is preferable that the size of the supporting substrate W is 300 x 300 mm or more. In this embodiment, a support substrate W of 600 x 600 mm is used as an example. That is, in the mounting apparatus 1 of the present embodiment, the stage 21 has a size capable of disposing a support substrate W of 600 x 600 mm.

(이송 배치부(30))(Transfer arrangement section 30)

이송 배치부(30)는, 좌우 한 쌍의 이송 배치부(30A, 30B)와 중간 스테이지(31)와 웨이퍼링 유지 장치(32)를 구비하고 있고, 2개의 이송 배치부(30A, 30B)를 좌우 반전한 상태로 배치한 것이다. 2개의 이송 배치부(30A, 30B)는, 부품 공급부(10)를 사이에 끼우도록 베이스부(1a) 상의 전방 양측에 나눠 배치되어 있고, 좌우가 반전되어 있는 것을 제외하고는 동일 구성을 갖고 있다. 이하에서는 좌측의 이송 배치부(30A)의 구성을 설명하고, 우측의 이송 배치부(30B)의 구성은 설명을 생략한다.The transfer arrangement section 30 includes a pair of right and left transfer arrangement sections 30A and 30B and an intermediate stage 31 and a wafer ring holding device 32. The transfer arrangement section 30 includes two transfer arrangement sections 30A and 30B Left and right. The two transfer arranging sections 30A and 30B are arranged on both sides of the front side of the base section 1a so as to sandwich the component supplying section 10 therebetween and have the same configuration except that the left and right sides are reversed . Hereinafter, the configuration of the left-side transfer unit 30A will be described, and the configuration of the right-side transfer unit 30B will not be described.

이송 배치부(30A)는, 베이스부(1a)의 전방 좌측에 Y 방향을 따라서 베이스부(1a)의 전단부에서부터 중앙 부근에 걸쳐서 연장 설치된 Y 방향 이동 장치(33)를 구비하고 있다. 이 Y 방향 이동 장치(33)에는, Y 방향 이동 블록(34)이 Y 방향으로 이동이 자유롭게 지지되어 있다. Y 방향 이동 블록(34)의 상단 측의 배면에는, Y 방향 이동 블록(34)으로부터 X 방향을 따르는 수평 방향인 도시 우측 방향으로 연장 설치된 직사각판 형상의 지지체(35)가 마련되어 있다. 이 지지체(35)의 배면 측에는, 도시되지 않는 X 방향 이동 장치에 의해서 X 방향을 따라서 이동 가능하게 지지된, 평면에서 봤을 때 개략적으로 크랭크 형상인 X 방향 이동체(36)가 마련되어 있다. X 방향 이동체(36)의 도시 우측 방향의 단부에는 이송 배치 헤드(37)가 지지되어 있다. 또한, X 방향 이동체(36)의 도시 우측 방향의 단부에 있어서, 이송 배치 헤드(37)가 지지된 면과는 반대쪽의 면에는 웨이퍼 인식 카메라(38)가 설치되어 있다.The conveyance arranging section 30A is provided with a Y-direction moving device 33 extending from the front end of the base section 1a to the vicinity of the center along the Y direction on the front left side of the base section 1a. In the Y-direction moving device 33, the Y-direction moving block 34 is supported so as to be movable in the Y-direction. On the rear surface of the upper end side of the Y-direction moving block 34, there is provided a rectangular plate-shaped supporting body 35 extending from the Y-direction moving block 34 in the horizontal direction along the X direction. An X-direction moving body 36, which is roughly in the form of a crank when viewed in a plane, is supported on the back side of the support body 35 so as to be movable along the X direction by an X-direction moving device (not shown). At the end of the X-direction moving body 36 in the direction of the right side of the drawing, a conveying arrangement head 37 is supported. A wafer recognition camera 38 is provided on a surface of the X-direction moving body 36 opposite to the surface on which the transporting / arranging head 37 is supported.

이송 배치 헤드(37)에는, X 방향으로 좌우 2개의 흡착 노즐(이송 배치 노즐)(37a, 37b)이 각각 Z(상하) 방향 이동 장치(37c, 37d)를 통해 상하 방향으로 이동이 자유롭게 마련되어 있다. 이송 배치 헤드(37)는, 반전 기구(37e, 37f)에 의해 각 흡착 노즐(37a, 37b)을 개별적으로 상하 반전 가능하게 지지하고 있다. 이에 따라 흡착 노즐(37a, 37b)은, 반도체 칩(t)을 흡착 유지하는 흡착면이 아래를 향한 상태와 흡착면이 위를 향한 상태로 선택적으로 자세를 전환할 수 있게 되어 있다. 웨이퍼 인식 카메라(38)는 부품 공급부(10)의 웨이퍼링(11)에 유지된 반도체 칩(t)의 위치 인식에 이용된다.Two suction nozzles (delivery arrangement nozzles) 37a and 37b on the left and right in the X direction are provided on the transporting arrangement head 37 so as to be vertically movable through Z (vertical) movement devices 37c and 37d, respectively . The transfer placement head 37 individually supports the respective suction nozzles 37a and 37b by the reversing mechanisms 37e and 37f so as to be vertically reversible. Thus, the suction nozzles 37a and 37b can selectively switch the posture in a state in which the suction surface for suction holding the semiconductor chip t faces downward and the suction surface faces upward. The wafer recognition camera 38 is used to recognize the position of the semiconductor chip t held by the wafer ring 11 of the component supply unit 10. [

또한, 좌측의 이송 배치부(30A)에 있어서는, 외측(도시 좌측)에 위치하는 흡착 노즐의 부품 번호를 37a로 하고, 또한 외측에 위치하는 Z 방향 이동 장치의 부품 번호를 37c로 하고, 외측에 위치하는 반전 기구의 부품 번호를 37e로 하고 있다. 단, 좌우의 이송 배치부(30A, 30B)는 좌우 반전된 상태로 배치되어 있다. 그래서, 우측의 이송 배치부(30B)에서는 도시하는 우측이 외측으로 되기 때문에, 우측에 위치하는 흡착 노즐의 부품 번호가 37a가 되고, 또한 우측에 위치하는 Z 방향 이동 장치의 부품 번호가 37c가 되고, 우측에 위치하는 반전 기구의 부품 번호가 37e가 된다. 여기서, 좌측의 이송 배치 헤드(37)가 제1 이송 배치 헤드이고, 우측의 이송 배치 헤드(37)가 제2 이송 배치 헤드이다.In the left-side transfer arrangement section 30A, the part number of the suction nozzle located on the outer side (left side of the drawing) is denoted by 37a, the part number of the Z-direction moving device located on the outer side is denoted by 37c, And the part number of the reversing mechanism to be located is denoted by 37e. However, the left and right conveyance arrangements 30A and 30B are arranged in a left-right reversed state. Therefore, since the right side shown in the right-side feed arrangement portion 30B is outside, the part number of the suction nozzle located on the right side becomes 37a and the part number of the Z direction moving device located on the right side becomes 37c , And the part number of the reversing mechanism located on the right side becomes 37e. Here, the left-side feed placement head 37 is the first feed placement head, and the right-side feed placement head 37 is the second feed placement head.

중간 스테이지(31)는, 좌우의 이송 배치 헤드(37)의 흡착 노즐(37a, 37b)에 의해서 취출된 반도체 칩(t)을 일시적으로 배치하기 위한 것으로, 부품 공급부(10)와 스테이지부(20) 사이의 베이스부(1a)의 대략 중앙 위치에 마련되어 있다. 중간 스테이지(31)는, 좌우의 이송 배치부(30A, 30B)의 이송 배치 헤드(37)의 각각 2개의 흡착 노즐(37a, 37b)의 배치에 맞춰 4개의 배치부(31a∼31d)를 구비하고 있다.The intermediate stage 31 is for temporarily placing the semiconductor chips t taken out by the suction nozzles 37a and 37b of the left and right feed placement heads 37 and includes a component feeding section 10 and a stage section 20 In the center of the base portion 1a. The intermediate stage 31 is provided with four arrangement portions 31a to 31d in accordance with the arrangement of the two suction nozzles 37a and 37b of the transfer placement head 37 of the left and right transfer arrangement portions 30A and 30B .

웨이퍼링 유지 장치(32)는, 부품 공급부(10)의 웨이퍼링 홀더(12)에 웨이퍼링(11)을 공급 및 수납할 때에 이용된다. 웨이퍼링 유지 장치(32)는, 좌측의 이송 배치부(30A)의 지지체(35)에 있어서의 우측 방향 단부의, X 방향 이동체(36)가 설치된 면과는 반대쪽의 면, 즉 앞면에 마련되어 있다. 웨이퍼링 유지 장치(32)는, 에어 실린더 등의 도시되지 않는 X 방향 이동 장치에 의해서 X 방향으로 진퇴가 자유롭게 마련된 막대 형상의 지지 아암(32a)과, 이 지지 아암(32a)에 있어서의 도시하는 우측 방향의 선단에 마련되어, 웨이퍼링(11)을 파지하는 척부(32b)를 구비하여 구성되어 있다.The wafer ring holding device 32 is used when supplying and storing the wafer ring 11 to the wafer ring holder 12 of the component supply unit 10. [ The wafer ring holding device 32 is provided on the right side end portion of the support 35 of the left transfer arrangement portion 30A on the side opposite to the side on which the X direction moving body 36 is provided, . The wafer ring holding device 32 includes a rod-like support arm 32a which is movable forward and backward in the X direction by an X-direction moving device (not shown) such as an air cylinder, And a chuck portion 32b provided at the tip of the wafer W in the rightward direction and holding the wafer ring 11. [

이러한 이송 배치부(30)는, 부품 공급부(10)로부터 반도체 칩(t)을 순차 취출하여, 실장부(40)로 향해 이송 배치한다. 이송 배치부(30)는, 반도체 칩(t)을 페이스업 실장(반도체 칩(t)의 전극면을 위로 하여 기판에 실장)할 때에는, 부품 공급부(10)로부터 취출한 반도체 칩(t)을 중간 스테이지(31)를 통해 실장부(40)에 건네고, 반도체 칩(t)을 페이스다운 실장(반도체 칩(t)의 전극면을 아래로 하여 기판에 실장)할 때에는, 부품 공급부(10)로부터 취출한 반도체 칩(t)을 흡착 노즐(37a, 37b)을 상하 반전시켜 반도체 칩(t)을 표리 반전시킨 상태에서 실장부(40)에 건넨다.The transfer arrangement section 30 sequentially takes out the semiconductor chips t from the component supply section 10 and feeds the semiconductor chips t toward the mounting section 40. When the semiconductor chip t is mounted on the substrate with the electrode surface of the semiconductor chip t facing up, the transfer arrangement unit 30 is provided with the semiconductor chip t taken out from the component supply unit 10 When the semiconductor chip t is transferred to the mounting portion 40 through the intermediate stage 31 and the face of the semiconductor chip t is mounted on the substrate with the electrode face of the semiconductor chip t facing down, The semiconductor chips t are taken out of the semiconductor chips t by reversing up and down the suction nozzles 37a and 37b to the mounting portion 40 in a state in which the semiconductor chips t are inverted.

(실장부(40))(Mounting portion 40)

실장부(40)는, 좌우 한 쌍의 이송 배치부(30A, 30B)와 마찬가지로 동일 구성을 갖는 2개의 실장부(40A, 40B)를 구비하고 있다. 2개의 실장부(40A, 40B)는, 스테이지부(20)를 사이에 끼우도록 베이스부(1a) 상의 후방 양측에 좌우 반전된 상태로 나눠 배치되어 있다. 이하에서는, 좌우 한 쌍의 실장부(40)에 관해서도, 좌측의 실장부(40A)의 구성만을 설명하고, 우측의 실장부(40B)의 구성은 설명을 생략한다. The mounting portion 40 is provided with two mounting portions 40A and 40B having the same configuration as the pair of right and left transfer arranging portions 30A and 30B. The two mounting portions 40A and 40B are arranged in a state of being horizontally inverted on both sides of the rear portion of the base portion 1a so as to sandwich the stage portion 20 therebetween. Hereinafter, only the left mounting portion 40A will be described with respect to the left and right mounting portions 40, and the description of the structure of the right mounting portion 40B will be omitted.

실장부(40A)는, 베이스부(1a)의 후방 좌측에 Y 방향을 따라서 베이스부(1a)의 후단부에서부터 중앙부에 걸쳐서 연장 설치된, 측면에서 봤을 때 문(門) 형태를 이루는 지지 프레임(41)을 구비하고 있다. 이 지지 프레임(41)의 우측 측면에, Y 방향 이동 장치(41a)를 통해 Y 방향으로 이동이 자유롭게 헤드 지지체(42)가 지지되어 있다. 헤드 지지체(42)는, X 방향을 따르는 수평 방향인 도시하는 우측 방향으로 향해서 베이스부(1a)의 중앙 부근까지 연장되어 있다. 헤드 지지체(42)의 앞면에는, X 방향으로 이동 가능한 X 방향 이동 장치(42a)를 통해 실장 헤드(43)가 마련되어 있다.The mounting portion 40A includes a support frame 41 extending from the rear end portion to the center portion of the base portion 1a along the Y direction on the left rear side of the base portion 1a and having a gate shape as viewed from the side . A head support body 42 is supported on the right side surface of the support frame 41 so as to be movable in the Y direction through the Y-direction movement device 41a. The head supporting body 42 extends to the vicinity of the center of the base portion 1a toward the right side shown in the horizontal direction along the X direction. On the front surface of the head supporting body 42, a mounting head 43 is provided through an X-direction moving device 42a movable in the X direction.

실장 헤드(43)는, X 방향(도시하는 좌우)으로 나란하게 설치되어, 반도체 칩(t)을 흡착 유지하여 지지 기판(W)에 실장하는 2개의 실장 툴(43a, 43b)과, 2개의 실장 툴(43a, 43b)을 개별적으로 Z 방향으로 이동시키는 Z 방향 이동 장치(43c, 43d)를 구비하고 있다. 여기서, Y 방향 이동 장치(41a)와 X 방향 이동 장치(42a)와 Z 방향 이동 장치(43c, 43d)로 실장 헤드 이송 기구가 구성되어 있다. 또한, 실장부(40)는 실장 툴(43a, 43b)에 유지된 반도체 칩(t)을 촬상하기 위한 촬상 유닛(44)을 구비하고 있다.The mounting head 43 includes two mounting tools 43a and 43b arranged in parallel in the X direction (left and right in the drawing) to hold the semiconductor chip t by suction so as to be mounted on the supporting substrate W, And Z direction moving devices 43c and 43d for individually moving the mounting tools 43a and 43b in the Z direction. Here, the Y direction moving device 41a, the X direction moving device 42a, and the Z direction moving devices 43c and 43d constitute a mounting head feeding mechanism. The mounting portion 40 is provided with an imaging unit 44 for imaging the semiconductor chip t held by the mounting tools 43a and 43b.

실장 툴(43a, 43b)은 이송 배치 헤드(37)의 흡착 노즐(37a, 37b)과 동일한 배치 간격으로 설치되어 있다. 또한, 실장 툴(43a, 43b)은, 반도체 칩(t)을 흡착 유지하는 부분이, 상하 방향으로 투시 가능한 부재에 의해서 구성되어 있다. 이에 따라, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)을, 실장 툴(43a, 43b)의 상측에서 관찰할 수 있게 되어 있다. 실장 툴(43a, 43b)은, 도시되지 않는 수평 회동 장치를 구비하고 있어, 흡착 유지한 반도체 칩(t)을 수평 면내에서 회동시킬 수 있게 되어 있다. 또한, 실장 툴(43a, 43b) 중, 내측(베이스부(1a)의 중앙 측)에 위치하는 실장 툴(43b)에는 제1 인식부로서의 기판 인식 카메라(43f)가 부착되어 있다. 기판 인식 카메라(43f)는 스테이지(21)에 배치된 지지 기판(W)의 얼라인먼트 마크(글로벌 마크)를 촬상하기 위한 것이다.The mounting tools 43a and 43b are provided at the same arrangement interval as the suction nozzles 37a and 37b of the transfer placement head 37. [ The mounting tools 43a and 43b are constituted by members that can hold the semiconductor chips t by suction and hold them vertically. This allows the semiconductor chips t held by the mounting tools 43a and 43b to be observed from above the mounting tools 43a and 43b. The mounting tools 43a and 43b are provided with a horizontal rotation device (not shown), so that the semiconductor chips t held by suction can be rotated within a horizontal plane. A board recognition camera 43f as a first recognition section is attached to the mounting tool 43b located on the inside (the center side of the base section 1a) of the mounting tools 43a and 43b. The substrate recognition camera 43f is for capturing an alignment mark (global mark) of the support substrate W arranged on the stage 21. [

또한, 이송 배치부(30)와 마찬가지로, 실장부(40)에 있어서도 좌우의 실장부(40A, 40B)가 좌우 반전된 상태로 배치되어 있다. 따라서, 좌우의 실장부(40A, 40B)에 있어서, 각각 외측(좌측의 실장부(40A)에서는 좌측, 우측의 실장부(40B)에서는 우측)에 위치하는 실장 툴의 부품 번호를 43a로 하고, 외측에 위치하는 Z 방향 이동 장치의 부품 번호를 43c로 하고 있다. 여기서, 좌측의 실장 헤드(43)가 제1 실장 헤드이고, 우측의 실장 헤드(43)가 제2 실장 헤드이다.In the mounting portion 40, the left and right mounting portions 40A and 40B are arranged in the left-right reversed state, as in the case of the transfer arrangement portion 30. [ Therefore, the part number of the mounting tool located on the outside (the left side in the left mounting part 40A and the right side in the mounting part 40B on the right side) is 43a in the left and right mounting parts 40A and 40B, And the part number of the Z-direction moving device located on the outer side is 43c. Here, the left mounting head 43 is the first mounting head, and the right mounting head 43 is the second mounting head.

촬상 유닛(44)은, 중간 스테이지(31)의 4개의 배치부(31a∼31d)의 상측의 위치에, 4개의 배치부(31a∼31d)에 대응하여 제2 인식부로서의 4개의 칩 인식 카메라(44a∼44d)를 구비하고 있다. 칩 인식 카메라(44a∼44d)는, 배치부(31a∼31d)에 배치된 반도체 칩(t)을 촬상할 수 있고, 칩 인식 카메라(44a∼44d)의 아래쪽으로 이동한 실장 툴(43a, 43b)에 유지된 반도체 칩(t)을, 실장 툴(43a, 43b)을 투과하여 촬상할 수 있게 되어 있다. 이들 칩 인식 카메라(44a∼44d)는, 한 쌍의 XY 이동 장치(44e, 44f)에 의해서, 2개 1조로 XY 방향으로 이동할 수 있게 지지되어 있다. 조가 되는 2개의 칩 인식 카메라(44a와 44b 및 44c와 44d)는, 실장 툴(43a, 43b) 및 흡착 노즐(37a, 37b)과 동일한 배치 간격으로 설치되어 있다. 한 쌍의 XY 이동 장치(44e, 44f)는, X 방향으로 연장 설치된 도면의 정면에서 봤을 때 문 형태를 이루는 카메라 지지 프레임(44g)의 들보(梁) 부분의 하측에 지지되어 있다. 카메라 지지 프레임(44g)은, 실장부(40)에 있어서의 좌우의 지지 프레임(41)의 상면의 전측 단부에, 좌우의 지지 프레임(41)에 가설하여 마련되어 있다.The image pickup unit 44 has four chip recognition cameras 31a to 31d as the second recognition unit corresponding to the four arrangement units 31a to 31d at positions above the four arrangement units 31a to 31d of the intermediate stage 31, (44a to 44d). The chip recognition cameras 44a to 44d can pick up the semiconductor chips t arranged in the placement units 31a to 31d and can receive the mounting tools 43a and 43b ) Can be imaged through the mounting tools 43a and 43b. These chip recognition cameras 44a to 44d are supported by a pair of XY movement devices 44e and 44f so as to be movable in X and Y directions in a pair. The two chip recognition cameras 44a and 44b and 44c and 44d to be assembled are provided at the same arrangement interval as the mounting tools 43a and 43b and the suction nozzles 37a and 37b. The pair of XY moving devices 44e and 44f are supported on the lower side of the beam portion of the camera supporting frame 44g which forms a door when viewed from the front of the drawing extending in the X direction. The camera support frame 44g is provided on the left and right support frames 41 at the front end of the upper surface of the left and right support frames 41 in the mounting portion 40. [

이러한 실장부(40)는, 이송 배치부(30)에 의해서 부품 공급부(10)로부터 취출된 반도체 칩(t)을 수취하고, 수취한 반도체 칩(t)을 스테이지(21)에 배치된 지지 기판(W) 상에 실장한다. 그 때, 좌우의 실장 헤드(43)의 실장 툴(43a, 43b)은 일정한 실장 라인 상에서 반도체 칩(t)을 실장한다. 이 실장 라인은, 스테이지(21)의 Y 방향에 있어서의 이동 범위 내에 있어서, X 방향을 따라서 가상적으로 설정된 직선이며, 스테이지(21) 및 실장 툴(43a, 43b)의 이동에 이용하는 좌표에 의해서 관리된다. 즉, 실장 라인은 일정한 Y축 상에 위치하는 X축 상의 좌표점의 집합이 된다. 지지 기판(W)에는 통상 XY 방향을 따라서 행렬형으로 실장 영역이 설정된다. 따라서, 지지 기판(W) 상에 반도체 칩(t)을 실장할 때에는, 스테이지(21)는 반도체 칩(t)을 실장하고자 하는 X 방향을 따르는 실장 영역의 행이 실장 라인 상에 위치하도록 이동 제어된다. 실장 툴(43a, 43b)은 실장 라인 상에 위치하게 된 실장 영역 중, 소정의 실장 영역 상에 반도체 칩(t)을 실장하도록 이동 제어된다.The mounting section 40 receives the semiconductor chip t taken out from the component supply section 10 by the transfer arrangement section 30 and transfers the received semiconductor chip t to the supporting substrate (W). At this time, the mounting tools 43a and 43b of the mounting heads 43 on the left and right mount the semiconductor chips t on a constant mounting line. This mounting line is a virtually set straight line along the X direction in the movement range in the Y direction of the stage 21 and is managed by the coordinates used for the movement of the stage 21 and the mounting tools 43a and 43b do. That is, the mounting line is a set of coordinate points on the X-axis, which is located on a certain Y-axis. In the support substrate W, a mounting region is typically set in a matrix form along the X and Y directions. Therefore, when the semiconductor chip t is mounted on the supporting substrate W, the stage 21 is moved so that the row of the mounting region along the X direction in which the semiconductor chip t is to be mounted is positioned on the mounting line do. The mounting tools 43a and 43b are moved and controlled so as to mount the semiconductor chip t on a predetermined mounting region of the mounting region located on the mounting line.

좌우의 실장부(40A, 40B)의 실장 헤드(43, 43)는, 각각 실장 라인 상에 있어서, 지지 기판(W) 상의 실장 영역을 X 방향으로 2등분, 즉 좌우로 2등분하여, 좌측의 영역을 좌측의 실장 헤드(43)로, 우측의 영역을 우측의 실장 헤드(43)로 분담하여 동시병행적으로 반도체 칩(t)의 실장을 행한다. 이 때, 실장 헤드(43)끼리의 물리적인 간섭을 방지하기 위해서, 2개의 실장 헤드(43, 43)가 접근할 수 있는 최소 거리를 소프트적 혹은 메카니컬적으로 제한하고 있다. 이 접근할 수 있는 최소 거리를 「최접근 거리」라고 부른다. 또한, 좌우의 실장 헤드(43, 43)가 최접근 거리에 있는 상태에서, 외측에 위치하는 실장 툴끼리, 즉 좌측의 실장 헤드(43)의 좌측의 실장 툴(43a)과 우측의 실장 헤드(43)의 우측의 실장 툴(43a)의 이격 거리를 「근접 간격」이라고 부른다. 만일 지지 기판(W)의 X 방향의 치수가 근접 간격의 2배의 길이를 만족하지 않는 경우, 좌우의 실장 헤드(43)에 의한 반도체 칩(t)의 실장을, 지지 기판(W)의 X 방향 전역에서 동시에 병행하여 행하기가 곤란하게 된다.The mounting heads 43 and 43 of the left and right mounting portions 40A and 40B are formed by dividing the mounting region on the supporting substrate W in the mounting line into two halves in the X direction, The area is divided by the mounting head 43 on the left side and the area on the right side by the mounting head 43 on the right side so as to simultaneously mount the semiconductor chip t. At this time, in order to prevent the physical interference between the mounting heads 43, the minimum distance that the two mounting heads 43 and 43 can approach is limited softly or mechanically. The minimum distance that can be reached is called the "closest distance". The mounting tools 43a on the left side of the mounting head 43 on the left side and the mounting tool 43a on the left side of the mounting head 43 on the right side 43 is referred to as a " close interval ". The mounting of the semiconductor chip t by the mounting heads 43 on the left and right sides is performed in the same manner as in the case of mounting the semiconductor chip t on the supporting board W in the X- It is difficult to simultaneously perform the operation in all directions simultaneously.

좌우의 실장 헤드(43, 43)에 있어서, 실장을 동시에 행하는 실장 툴(43a, 43b)의 조합은 도 5에 도시하는 네 가지가 있다. 제1 예는, 도 5(A)에 도시한 것과 같이, 좌측의 실장 헤드(43)의 우측의 실장 툴(43b)과 우측의 실장 헤드(43)의 좌측의 실장 툴(43b)로 반도체 칩(t)을 동시에 실장하는 조합이다. 제2 예는, 도 5(B)에 도시한 것과 같이, 좌측의 실장 헤드(43)의 우측의 실장 툴(43b)과 우측의 실장 헤드(43)의 우측의 실장 툴(43a)로 반도체 칩(t)을 동시에 실장하는 조합이다. 제3 예는, 도 5(C)에 도시한 것과 같이, 좌측의 실장 헤드(43)의 좌측의 실장 툴(43a)과 우측의 실장 헤드(43)의 좌측의 실장 툴(43b)로 반도체 칩(t)을 동시에 실장하는 조합이다. 제4 예는, 도 5(D)에 도시한 것과 같이, 좌측의 실장 헤드(43)의 좌측의 실장 툴(43a)과 우측의 실장 헤드(43)의 우측의 실장 툴(43a)로 반도체 칩(t)을 동시에 실장하는 조합이다.There are four combinations of the mounting tools 43a and 43b for mounting the left and right mounting heads 43 and 43 at the same time, as shown in Fig. 5A, the mounting tool 43b on the right side of the mounting head 43 on the left side and the mounting tool 43b on the left side of the mounting head 43 on the right side, (t) are mounted at the same time. 5B, the mounting tool 43b on the right side of the mounting head 43 on the left side and the mounting tool 43a on the right side of the mounting head 43 on the right side, (t) are mounted at the same time. The third example is a case in which the mounting tool 43a on the left side of the mounting head 43 on the left side and the mounting tool 43b on the left side of the mounting head 43 on the right side as shown in Fig. (t) are mounted at the same time. The fourth example is a case in which the mounting tool 43a on the left side of the mounting head 43 on the left side and the mounting tool 43a on the right side of the mounting head 43 on the right side as shown in Fig. (t) are mounted at the same time.

이 중, 동시에 실장을 행하는 실장 툴(43a, 43b)끼리의 이격 거리(L)가 가장 긴 조합은, 도 5(D)에 도시하는 좌우의 실장 헤드(43)에 있어서의 외측에 위치하는 실장 툴(43a)끼리로 실장하는 조합이다. 그리고, 이 조합에 있어서, 좌우의 실장 헤드(43)가 최접근 거리에 있는 상태에서의 실장 툴(43a)끼리의 이격 거리(L)가 상술한 「근접 간격」이다. 따라서, 지지 기판(W)의 X 방향의 길이가 근접 간격의 2배를 만족하지 않는 경우, 도 5(D)의 조합으로는 지지 기판(W)의 X 방향의 전역에 있어서, 반도체 칩(t)을 동시에 실장할 수 없게 된다. 또한, 본 실시형태에서는 근접 간격은 150 mm로 되어 있다. 즉, 도 5(D)에 도시하는 실장 툴(43a, 43b)끼리의 이격 거리(L)가 150 mm라는 것이다.Among these, the longest distance L between the mounting tools 43a and 43b that are mounted at the same time is a combination of the mounting positions of the mounting heads 43a and 43b located outside the left and right mounting heads 43 shown in Fig. And the tools 43a are mounted with each other. In this combination, the distance L between the mounting tools 43a in the state in which the left and right mounting heads 43 are at the closest distance is the above-described " close interval ". Therefore, when the length of the supporting substrate W in the X direction does not satisfy twice the proximity interval, the combination of Fig. ) Can not be mounted at the same time. In the present embodiment, the proximity interval is 150 mm. That is, the spacing distance L between the mounting tools 43a and 43b shown in Fig. 5 (D) is 150 mm.

또한, 실장 헤드(43)의 동작 프로그램으로서, 동시에 실장을 행하는 실장 툴(43a, 43b)의 조합이, 도 5(A)∼도 5(C)의 조합으로 제한되어 있고, 도 5(D)의 조합이 존재하지 않는 경우, 「근접 간격」은 도 5(B)에 도시한 것과 같은, 좌우의 실장 헤드(43)가 최접근 거리에 있는 상태에서의 좌측의 실장 헤드(43)의 우측의 실장 툴(43b)과 우측의 실장 헤드(43)의 우측의 실장 툴(43a)과의 이격 거리, 또는 도 5(C)에 도시한 것과 같은, 좌우의 실장 헤드(43)가 최접근 거리에 있는 상태에서의 좌측의 실장 헤드(43)의 좌측의 실장 툴(43a)과 우측의 실장 헤드(43)의 좌측의 실장 툴(43b)과의 이격 거리가 된다.The combination of the mounting tools 43a and 43b for simultaneous mounting is limited to the combination of Fig. 5 (A) to Fig. 5 (C) as an operation program of the mounting head 43, Quot; proximity interval " means that the left and right mounting heads 43 are located closest to each other, as shown in FIG. 5 (B) The distance between the mounting tool 43b and the mounting tool 43a on the right side of the mounting head 43 on the right side or the distance between the mounting head 43 on the right side and the mounting head 43 as shown in Fig. The distance between the mounting tool 43a on the left side of the mounting head 43 on the left side and the mounting tool 43b on the left side of the mounting head 43 on the right side in a state in which the mounting tool 43a is on the left side.

(제어부(50))(Control unit 50)

제어부(50)는, 기억부(51)에 기억된 제어 정보에 기초하여 부품 공급부(10), 스테이지부(20), 이송 배치부(30), 실장부(40)의 동작을 제어하여, 반도체 칩(t)을 포함하는 전자 부품을 지지 기판(W)의 각 실장 영역에 순차 실장한다. 기억부(51)에는, 후술하는 스테이지(21)의 이동 위치 오차 취득 공정에 의해 얻어진 스테이지(21)의 이동 위치 오차를 보정하는 스테이지 보정 데이터나, 실장 툴(43a, 43b)의 이동 위치 오차 취득 공정에 의해 얻어진 실장 툴(43a, 43b)의 이동 위치 오차를 보정하는 툴 보정 데이터가 기억되어 있고, 이들 보정 데이터에 기초하여 스테이지(21) 및 실장부(40)의 이동이 제어된다. 또한, 기억부(51)에는, 지지 기판(W)에 대하여 반도체 칩(t)을 실장하기 위한, 이송 배치부(30)나 실장부(40) 등에 대한 동작 프로그램 등도 기억되어 있다.The control unit 50 controls the operations of the component supply unit 10, the stage unit 20, the transfer arrangement unit 30, and the mounting unit 40 based on the control information stored in the storage unit 51, Electronic components including the chips t are successively mounted on the respective mounting regions of the supporting substrate W. The storage section 51 stores the stage correction data for correcting the movement position error of the stage 21 obtained by the movement position error obtaining process of the stage 21 described later and the movement correction data for obtaining the movement position error of the mounting tools 43a and 43b Tool correction data for correcting the movement position errors of the mounting tools 43a and 43b obtained by the process are stored and the movement of the stage 21 and the mounting portion 40 is controlled based on these correction data. The storage unit 51 also stores operation programs and the like for the transfer arrangement unit 30 and the mounting unit 40 for mounting the semiconductor chip t on the support substrate W. [

[실장 장치의 동작(전자 부품의 실장)][Operation of mounting apparatus (mounting of electronic parts)]

이어서, 실장 장치(1)를 이용한 반도체 칩(t) 등의 전자 부품의 실장 공정에 관해서 설명한다. 지지 기판(W)의 각 실장 영역에 반도체 칩(t) 등의 전자 부품을 실장함에 있어서, 글로벌 인식 방식만을 적용하는 경우, 실장 영역의 위치 인식은 행해지지 않기 때문에, 각 실장 영역에 대한 반도체 칩(t)의 위치 결정 정밀도는, 지지 기판(W)의 글로벌 마크 등의 인식 정밀도와 스테이지(21)의 XY 이동 기구(22)의 기계 가공 정밀도 등, 그리고 실장 툴(43a, 43b)의 X 방향 이동 장치(42a), Y 방향 이동 장치(41a), Z 방향 이동 장치(43c, 43d)의 기계 가공 정밀도 등에 의지하게 된다. 그러나, 스테이지(21)나 실장 툴(43a, 43b)의 이동을 가이드하는 가이드 레일 등을 원하는 범위에 걸쳐 ±7 ㎛ 이하의 정밀도로 마무리하는 것은, 금속 가공상 실질적으로 불가능하다. 더구나, 원하는 길이를 갖는 가이드 레일을 금속 프레임 등에 ±7 ㎛ 이하의 직진성과 기복으로 조립하는 것은 더욱 불가능하다. 그래서, 스테이지(21)의 이동 위치 오차를 측정하여, 스테이지(21)의 이동을 보정하는 데이터를 취득(캘리브레이션)한다. 또한, 실장 툴(43a, 43b)의 이동 위치 오차를 실장 라인 상에 있어서 측정하여, 실장 툴(43a, 43b)의 이동을 보정하는 데이터를 취득(캘리브레이션)한다.Next, a mounting step of an electronic component such as a semiconductor chip t using the mounting apparatus 1 will be described. In mounting the electronic components such as the semiconductor chips t to the respective mounting regions of the supporting substrate W, when only the global recognition method is applied, since the positional recognition of the mounting regions is not performed, the positioning accuracy of the mounting tools 43a and 43b is determined by the accuracy of recognition of the global mark or the like of the supporting substrate W and the machining accuracy of the XY moving mechanism 22 of the stage 21, The machining precision of the moving device 42a, the Y-direction moving device 41a, and the Z-direction moving devices 43c and 43d. However, it is practically impossible to finish the guide rails or the like guiding the movement of the stage 21 and the mounting tools 43a and 43b with a precision of +/- 7 占 퐉 or less over a desired range. Furthermore, it is more difficult to assemble the guide rail having the desired length into the metal frame or the like with straightness and undulation of +/- 7 占 퐉 or less. Thus, the movement position error of the stage 21 is measured, and data for correcting the movement of the stage 21 is acquired (calibrated). The movement position errors of the mounting tools 43a and 43b are measured on the mounting line to acquire (calibrate) data for correcting the movement of the mounting tools 43a and 43b.

[스테이지(21)의 이동 위치 오차(스테이지 보정 데이터)의 취득 공정(캘리브레이션 공정(1))][Acquisition step of movement position error (stage correction data) of stage 21 (calibration step (1))]

스테이지(21)의 이동 위치 오차를 보정하는 데이터는, 도 6 및 도 7에 도시한 것과 같은 교정 기판(71)을 사용하여 취득한다. 교정 기판(71)은, 예컨대 유리제의 기판에 위치 인식용의 도트 마크(72)가 미리 설정된 간격으로 행렬형으로 형성된 것이다. 교정 기판(71)의 도트 마크(72)는 예컨대 세로 600 mm×가로 600 mm 범위 내에 3 mm 간격으로 형성되어 있다. 도트 마크(72)는 금속 박막 등으로 형성되어 있고, 에칭이나 스퍼터링 등의 성막 기술을 이용하여 형성할 수 있다. 도트 마크의 직경은 예컨대 0.2 mm이다. 이러한 교정 기판(71)을 스테이지(21) 상에 정확하게 셋트한다. 교정 기판(71)의 셋트 방법은 특별히 한정되지 않지만, 예컨대 이하에 나타내는 것과 같은 방법에 의해 실시된다. 여기서, 교정 기판(71)은 지지 기판(W)과 동일한 크기를 가지고, 도트 마크가 형성된 범위는 지지 기판(W) 상의 모든 실장 영역을 포함하는 범위와 동일한 크기로 되어 있다.The data for correcting the movement position error of the stage 21 is obtained by using the calibration substrate 71 as shown in Figs. 6 and 7. The calibration substrate 71 is formed, for example, in a matrix of glass markers at predetermined intervals with dot marks 72 for position recognition. The dot marks 72 of the calibration substrate 71 are formed at intervals of 3 mm, for example, in the range of 600 mm in the vertical direction and 600 mm in the horizontal direction. The dot mark 72 is formed of a metal thin film or the like, and can be formed using a film forming technique such as etching or sputtering. The diameter of the dot mark is, for example, 0.2 mm. The calibration substrate 71 is accurately set on the stage 21. The method of setting the calibration substrate 71 is not particularly limited, but is performed by, for example, the following method. Here, the calibration substrate 71 has the same size as the supporting substrate W, and the range where the dot marks are formed is the same as the range including all the mounting areas on the supporting substrate W.

(교정 기판(71)의 셋트)(Set of the calibration substrate 71)

상술한 것과 같은 교정 기판(71)을 작업자의 수작업에 의해서 스테이지(21) 상에 셋트한다. 교정 기판(71)의 셋트는, 교정 기판(71)을 스테이지(21) 상에 배치한 후, 교정 기판(71)의 평행 조정(도트 마크(72)의 배열 방향을 XY 방향으로 맞추는 조정)을 행함으로써 실시된다. 평행 조정은, 지지 기판(W)의 글로벌 마크의 촬상에 이용하는 기판 인식 카메라(43f) 중, 예컨대 좌측의 실장 헤드(43)의 기판 인식 카메라(43f)를 이용하여 행한다. 우선, 스테이지(21) 상에 배치된 교정 기판(71) 상에 있어서, 도 6에 도시한 것과 같이, 교정 기판(71)의 왼쪽 앞의 코너부에 위치하는 도트 마크(72)가 기판 인식 카메라(43f)의 촬상 시야(V)의 중심이 되도록 스테이지(21)의 위치를 조정한다.The calibration substrate 71 as described above is set on the stage 21 by manual operation of the operator. The set of the calibration substrate 71 is obtained by arranging the calibration substrate 71 on the stage 21 and then adjusting the parallelism of the calibration substrate 71 (adjustment of the arrangement direction of the dot marks 72 in the X and Y directions) . The parallel adjustment is performed by using the substrate recognition camera 43f of the mounting head 43 on the left, among the substrate recognition cameras 43f used for imaging the global mark of the support substrate W, for example. 6, the dot mark 72 positioned at the corner of the left front corner of the calibration substrate 71 is projected onto the substrate recognition camera 71 on the calibration substrate 71 placed on the stage 21, The position of the stage 21 is adjusted so as to become the center of the imaging visual field V of the imaging optical system 43f.

이 상태에서 스테이지(21)를 저속(카메라(22)의 시야(V) 내를 도트 마크(72)가 천천히 흘러가는 정도의 속도)으로 X 방향 좌측으로 향해서 이동시킨다. 이 때, 작업자는 기판 인식 카메라(43f)의 촬상 화상을 모니터로 감시하여, 기판 인식 카메라(43f)에서 촬상되는 도트 마크(72)의 위치가 촬상 시야(V)에 대하여 상측 또는 하측으로 틀어져 가면 스테이지(21)의 이동을 정지시켜, 틀어짐을 없애는 방향으로 교정 기판(71)의 기울기를 수동으로 조정한다. 도 6의 촬상 시야(V)는, 스테이지(21)의 이동에 따라 촬상 시야(V) 내에 나타나는 도트 마크(72)의 위치가 서서히 하측으로 틀어지는 상태의 예를 도시하고 있다.In this state, the stage 21 is moved toward the left in the X direction at a low speed (a speed at which the dot mark 72 slowly flows in the field of view V of the camera 22). At this time, the operator monitors the image picked up by the board recognition camera 43f with a monitor, and when the position of the dot mark 72 picked up by the board recognition camera 43f is shifted upward or downward relative to the image pickup visual field V The movement of the stage 21 is stopped and the inclination of the calibration substrate 71 is manually adjusted in a direction to eliminate the deviation. 6 shows an example of a state in which the position of the dot mark 72 appearing in the imaging visual field V is gradually shifted downward as the stage 21 is moved.

교정 기판(71)의 기울기를 조정했으면, 또 왼쪽 앞의 코너부에 위치하는 도트 마크(72)가 기판 인식 카메라(43f)의 촬상 시야(V)의 중심이 되도록 스테이지(21)의 위치를 조정하여, 스테이지(21)를 저속으로 X 방향 좌측으로 향해서 이동시킨다. 작업자는 마찬가지로 모니터로 도트 마크(72)의 위치가 틀어져 가는지 여부를 감시한다. 그리고, 위치가 틀어져 가면 스테이지(21)의 이동을 정지시켜, 교정 기판(71)의 기울기를 조정한다. 이러한 동작을, 스테이지(21)의 X 방향에 있어서의 이동 가능한 범위 전역에 있어서, 도트 마크(72)가 촬상 시야(V)에서 벗어나지 않고서 모니터 화면에 투영해 낼 때까지 반복해서 행한다. 이러한 작업자에 의한 스테이지(21)의 이동은 터치 패널과 죠이스틱의 조작 등에 의해 행한다.The position of the stage 21 is adjusted so that the dot mark 72 positioned at the corner of the left front corner becomes the center of the visual field V of the image of the board recognition camera 43f once the inclination of the calibration substrate 71 is adjusted The stage 21 is moved at a low speed toward the left in the X direction. The operator likewise monitors whether or not the position of the dot mark 72 is changed by the monitor. Then, when the position is changed, the movement of the stage 21 is stopped and the inclination of the calibration substrate 71 is adjusted. This operation is repeated until the dot mark 72 is projected on the monitor screen without deviating from the imaging visual field V over the movable range of the stage 21 in the X direction. The movement of the stage 21 by the operator is performed by operating the touch panel and the joystick.

(스테이지(21)의 이동 위치 오차(보정 데이터)의 취득)(Acquisition of movement position error (correction data) of the stage 21)

이어서, 상기한 방법으로 스테이지(21) 상에 셋트된 교정 기판(71)의 도트 마크(72)의 위치를, 좌우의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 인식하여, 스테이지(21)의 이동 위치 오차 및 그것에 기초한 보정 데이터를 취득한다. 도트 마크(72)의 인식은, 좌우의 기판 인식 카메라(43f)를 각각 소정의 위치에서 정지시킨 상태에서 교정 기판(71)을 이동시킴으로써 행한다. 교정 기판(71) 상의 도트 마크(72)의 촬상은, 예컨대 도 7에 도시한 것과 같이, 교정 기판(71)의 후방(베이스부(1a)의 후방 측에 위치하는 쪽) 좌측 단부에 위치하는 도트 마크(72)로부터 X 방향 우측으로 향해서 도트 마크(72)의 배치 간격인 3 mm 피치로 피치 이동을 시작하고, 전방(베이스부(1a)의 전방 측에 위치하는 쪽)으로 향해서 순차 되꺾으면서 행한다. 이 때, 교정 기판(71) 상의 도트 마크(72) 중, 좌측 반의 영역에 형성된 도트 마크(72)를 좌측의 기판 인식 카메라(43f)를 이용하여 촬상하고, 우측 반의 영역에 형성된 도트 마크(72)를 우측의 기판 인식 카메라(43f)를 이용하여 촬상한다.Subsequently, the position of the dot mark 72 of the calibration substrate 71 set on the stage 21 is recognized by the substrate recognition camera 43f of the mounting heads 43 on the left and right sides , The position error of the stage 21, and the correction data based thereon. The recognition of the dot mark 72 is performed by moving the calibration substrate 71 in a state where the left and right substrate recognition cameras 43f are stopped at predetermined positions. The image of the dot mark 72 on the calibration substrate 71 is positioned at the left end of the rear side of the calibration substrate 71 (on the back side of the base portion 1a) The pitch movement starts from the dot mark 72 to the right side in the X direction at a pitch of 3 mm, which is the arrangement pitch of the dot marks 72, and is gradually decreased toward the front (toward the front side of the base 1a) I do. At this time, the dot mark 72 formed on the left half region of the dot mark 72 on the calibration substrate 71 is picked up using the left substrate recognition camera 43f, and the dot mark 72 Is picked up by using the substrate recognition camera 43f on the right side.

구체적으로는, 스테이지(21)를 XY 이동 기구(22)의 XY 방향의 이동 스트로크의 중앙에 위치(이 위치를 원점 위치라고 부른다.)시킨 상태에서, 좌측의 기판 인식 카메라(43f)를 교정 기판(71) 상의 좌측 반의 도트 마크군의 중앙(도 7에 부호 71A로 나타내는 위치)에 위치시키고, 우측의 기판 인식 카메라(43f)를 교정 기판(71) 상의 우측 반의 도트 마크군의 중앙(도 7에 부호 71B로 나타내는 위치)에 위치시킨다. 이 상태에서, 좌우의 기판 인식 카메라(43f)를 정지시킨 채로, 작업자가 모니터를 보면서 XY 이동 기구(22)를 조작하여, 좌측 반의 도트 마크군의 좌측 위의 도트 마크(72)가 좌측의 기판 인식 카메라(43f)의 촬상 시야(V)의 중심에 위치하도록 교정 기판(71)을 이동시킨다. 이에 따라, 우측 반의 도트 마크군의 좌측 위의 도트 마크(72)가 우측의 기판 인식 카메라(43f)의 촬상 시야(V) 내에 위치하게 된다. 좌우 각각의 도트 마크군에 있어서, 좌측 위의 도트 마크(72)가 1번째의 도트 마크(72)가 된다.Concretely, in a state in which the stage 21 is positioned at the center of the XY moving stroke of the XY moving mechanism 22 (this position is referred to as the origin position), the left substrate recognition camera 43f is placed on the calibration substrate (The position indicated by reference numeral 71A in Fig. 7) of the left halftone dot mark group on the calibration substrate 71 and the center of the dot mark group on the right half of the calibration substrate 71 The position indicated by reference numeral 71B in Fig. In this state, while the left and right substrate recognition cameras 43f are stopped, the operator operates the XY moving mechanism 22 while watching the monitor, and the dot mark 72 on the upper left of the left half dot mark group is moved to the left substrate The calibration substrate 71 is moved so as to be positioned at the center of the imaging visual field V of the recognition camera 43f. Thus, the dot mark 72 on the upper left of the dot mark group on the right half is positioned within the image pickup field of view V of the substrate recognition camera 43f on the right side. In the left and right dot mark groups, the upper left dot mark 72 becomes the first dot mark 72. [

1번째의 도트 마크(72)를 기판 인식 카메라(43f)의 촬상 시야(V)의 중심이 되도록 위치시키면, 좌우의 기판 인식 카메라(43f)에 의한 도트 마크(72)의 검출 동작이 시작된다. 이보다 앞은 제어부(50)에 의한 자동 제어로 행해진다. 검출 동작은 작업자가 터치 패널에 표시되는 검출 동작의 시작 버튼을 누름(터치함)으로써 시작된다. 도트 마크(72)의 검출 동작이 시작되면, 우선 1번째의 도트 마크(72)가 촬상된다. 촬상된 1번째의 도트 마크(72)의 화상은, 공지된 화상 인식 기술을 이용하여 처리되어, 기판 인식 카메라(43f)의 촬상 시야(V)의 중심에 대한 도트 마크(72)의 위치 어긋남이 검출된다. 검출된 위치 어긋남은, 스테이지(21)의 이동 위치(XY 좌표)와 쌍을 이루는 정보로서 기억부(51)에 기억된다. 도트 마크(72)의 위치 인식이 완료되었으면, 상술한 이동 순서에 따라서 다음(2번째)의 도트 마크(72)를 카메라의 시야 내에 위치시키도록 스테이지(21)가 이동한다. 도 7의 예에서는, 2번째의 도트 마크(72)는 1번째의 도트 마크(72)의 우측 이웃에 위치하고 있기 때문에, 스테이지(21)를 X 방향 좌측으로 3 mm 이동시킨다.When the first dot mark 72 is positioned at the center of the imaging visual field V of the substrate recognition camera 43f, the detection operation of the dot mark 72 by the left and right substrate recognition cameras 43f is started. The control is performed by automatic control by the control unit 50. The detection operation is started by the operator pressing (touching) the start button of the detection operation displayed on the touch panel. When the detection operation of the dot mark 72 is started, the first dot mark 72 is first picked up. The image of the first captured dot mark 72 is processed by using a known image recognition technology and the positional deviation of the dot mark 72 with respect to the center of the image pick-up visual field V of the substrate recognition camera 43f . The detected positional shift is stored in the storage unit 51 as information paired with the movement position (XY coordinate) of the stage 21. When the position recognition of the dot mark 72 is completed, the stage 21 is moved so as to position the next (second) dot mark 72 in the field of view of the camera in accordance with the movement sequence described above. 7, since the second dot mark 72 is located on the right side of the first dot mark 72, the stage 21 is moved 3 mm to the left in the X direction.

스테이지(21)의 이동은, 스테이지(21)의 XY 이동 기구에 마련된 리니어 인코더의 판독치에 기초하여 행해진다. 리니어 인코더의 스케일에는 열 대책으로서 열팽창 계수가 작은 유리제 스케일을 이용하는 것이 바람직하다. 스테이지(21)의 이동이 완료되었으면, 1번째의 도트 마크(72a)와 같은 식으로 2번째의 도트 마크(72)의 위치 어긋남이 검출되어, 이 때의 스테이지(21)의 XY 좌표와 쌍을 이루는 정보로서 기억부(51)에 기억된다. 도트 마크(72)의 촬상은, 스테이지(21)를 정지시킨 후, 스테이지(21)의 정지 시에 발생하는 진동이 수습될 만큼의 시간을 기다린 후에 이루어진다. 이러한 동작을 교정 기판(71) 상의 모든 도트 마크(72)에 대하여 행하고, 각각의 위치에 대응하는 도트 마크(72)의 이동 위치 어긋남 데이터를 취득하여, 스테이지 보정 데이터로서 기억부(51)에 기억한다.The movement of the stage 21 is performed based on the readout value of the linear encoder provided in the XY moving mechanism of the stage 21. [ As the scale of the linear encoder, it is preferable to use a glass scale having a small thermal expansion coefficient as a thermal countermeasure. When the movement of the stage 21 is completed, the positional deviation of the second dot mark 72 is detected in the same manner as the first dot mark 72a, and the position of the second dot mark 72 is shifted from the XY coordinate of the stage 21 And stored in the storage unit 51 as information. The imaging of the dot mark 72 is performed after waiting for a sufficient time for the vibration generated at the time of stopping the stage 21 to be remedied after the stage 21 is stopped. This operation is performed with respect to all the dot marks 72 on the calibration substrate 71 and the movement position shift data of the dot marks 72 corresponding to the respective positions are acquired and stored in the storage section 51 as the stage correction data do.

(지지 기판(W)의 열팽창에 따른 보정 데이터의 취득)(Acquisition of correction data in accordance with thermal expansion of the support substrate W)

반도체 칩(t)의 접합에 이용되는 다이 어태치 필름의 접합성을 향상시키기 위해서, 스테이지(21)에 히터를 설치하여 지지 기판(W)을 가열하는 경우가 있다. 이러한 경우, 스테이지(21)에 얹기 전과 후에 지지 기판(W)의 온도가 변하기(오르기) 때문에, 지지 기판(W)이 그만큼 열팽창한다. 지지 기판(W)이 열팽창하면, 스테이지(21)와 실장 헤드(55)를 정밀도 좋게 이동시켰다고 해도 지지 기판(W)이 연장된 만큼 실장 위치가 틀어져 버린다.A heater is provided on the stage 21 to heat the support substrate W in order to improve the bonding property of the die attach film used for bonding the semiconductor chip t. In this case, since the temperature of the support substrate W is changed (climbed) before and after being placed on the stage 21, the support substrate W thermally expands accordingly. Even if the stage 21 and the mounting head 55 are moved precisely when the supporting substrate W is thermally expanded, the mounting position is shifted as much as the supporting substrate W is extended.

그래서, 히터의 가열에 의해서 생기는 지지 기판(W)의 열팽창량을 미리 측정하거나 하여 파악해 두고서, 지지 기판(W)에 반도체 칩(t)을 실장할 때에는, 미리 파악한 열팽창량에 따른 계수(퍼센테이지)를 보정 데이터에 곱해 스테이지(21)의 이동을 제어하는 것이 바람직하다. 이 때, 히터의 형상이나 배치, 스테이지(21)의 구조 등의 요인으로 지지 기판(W) 전체가 균일하게 열팽창하는 것은 아니기 때문에, 열팽창의 분포도 아울러 파악하도록 하여도 좋다. 예컨대, 지지 기판(W) 상의 영역을 10행×10열 등의 격자형의 복수의 영역으로 분할하고, 분할한 영역마다 열팽창량(각 측정점의 열팽창에 의한 변위)을 측정한다. 그리고, 영역마다 스테이지(21)의 보정 데이터에 곱하는 계수를 전환하도록 하여도 좋다.Therefore, when the semiconductor chip t is mounted on the support substrate W, the coefficient of thermal expansion of the support substrate W caused by the heating of the heater is measured in advance, It is preferable to control the movement of the stage 21 by multiplying the correction data by the correction data. At this time, since the entire support substrate W does not uniformly thermally expand due to factors such as the shape and arrangement of the heaters and the structure of the stage 21, the distribution of thermal expansion may also be grasped. For example, the region on the supporting substrate W is divided into a plurality of regions of lattice type such as 10 rows x 10 columns, and a thermal expansion amount (displacement due to thermal expansion of each measurement point) is measured for each divided region. The coefficient multiplied by the correction data of the stage 21 may be switched for each area.

또한, 지지 기판(W)을 스테이지(21)에 배치하고 나서 지지 기판(W)의 열팽창이 스테이지(21)의 온도에 대하여 포화될 때까지 사이의 소정의 경과 시간마다 지지 기판(W)의 열팽창량을 측정하여, 소정의 경과 시간마다의 열팽창량에 따른 계수를 구해 놓도록 하여도 좋다. 이 때, 지지 기판(W) 위를 복수의 영역으로 분할한 영역마다 열팽창량에 따른 계수를 구하도록 하여도 좋다. 그리고, 반도체 칩(t)의 실장을 행할 때는, 지지 기판(W)이 스테이지(21) 상에 배치되고 나서의 경과 시간마다 그 경과 시간에 따른 계수로 전환하고, 그 계수를 보정 데이터에 곱해 스테이지(21)를 이동시키도록 한다. 이와 같이 함으로써, 스테이지(21)의 온도에 대하여 지지 기판(W)의 열팽창이 포화 상태가 되는 것을 기다리지 않고, 상기 지지 기판(W)에 대하여 반도체 칩(t)의 실장을 시작할 수 있어, 반도체 칩(t)의 실장을 효율적으로 게다가 정밀도 좋게 실시할 수 있다.After the support substrate W is placed on the stage 21 and the thermal expansion of the support substrate W is saturated with respect to the temperature of the stage 21, A coefficient corresponding to the amount of thermal expansion at a predetermined elapsed time may be obtained. At this time, a coefficient corresponding to the amount of thermal expansion may be obtained for each of the regions where the support substrate W is divided into a plurality of regions. When the semiconductor chip t is mounted, the coefficient is switched to a coefficient according to the elapsed time at each elapsed time since the support substrate W is placed on the stage 21, and the coefficient is multiplied by the correction data, (21). This makes it possible to start mounting the semiconductor chip t on the support substrate W without waiting for the temperature of the stage 21 to be saturated with the thermal expansion of the support substrate W, (t) can be efficiently and precisely mounted.

(스테이지(21)의 이동 위치의 보정)(Correction of the movement position of the stage 21)

스테이지(21)를 이동시킬 때에는, 스테이지(21)의 이동 위치 오차 취득 공정에서 구한 스테이지 보정 데이터 중, 좌측의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 취득한 스테이지 보정 데이터를 참조하여, 스테이지(21)의 이동 위치를 보정한다. 제어부(50)는, 스테이지(21)에 배치된 지지 기판(W) 상의 X 방향을 따르는 실장 영역의 각 행이 순차 실장 라인 상에 위치하도록 XY 이동 기구(22)를 제어한다. 이 때, 제어부(50)는 기억부(51)에 기억된 실장 영역의 위치 정보(XY 좌표)와 상술한 스테이지 보정 데이터를 참조하여, 실장 영역의 행을 실장 라인 상에 위치시킬 때에 필요한 보정치를 산출한다. 그리고, 실장 영역의 행을 실장 라인 상에 위치시킬 때의 스테이지(21)의 이동 위치를, 산출한 보정치분만큼 보정한다. 스테이지(21)가 히터를 갖는 경우에는, 상기한 지지 기판(W)의 열팽창량에 기초한 계수를 스테이지(21)의 보정 데이터에 곱하도록 하는 것이 바람직하다.When the stage 21 is moved, the stage correction data obtained by the substrate recognition camera 43f included in the left mounting head 43 among the stage correction data obtained in the moving position error obtaining step of the stage 21 The movement position of the stage 21 is corrected. The control unit 50 controls the XY moving mechanism 22 so that each row of the mounting region along the X direction on the supporting substrate W arranged on the stage 21 is sequentially positioned on the mounting line. At this time, the control unit 50 refers to the positional information (XY coordinate) of the mounting area stored in the storage unit 51 and the above-described stage correction data, and obtains the correction value necessary for positioning the row of the mounting area on the mounting line . Then, the movement position of the stage 21 when the row of the mounting area is positioned on the mounting line is corrected by the calculated correction value. When the stage 21 has a heater, it is preferable to multiply the correction data of the stage 21 by a coefficient based on the amount of thermal expansion of the support substrate W described above.

또한, 우측의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 취득한 스테이지 보정 데이터는, 우측의 실장 헤드(43)의 이동 위치의 보정에 이용된다. 즉, 좌우의 실장 헤드(43)의 기판 인식 카메라(43f)는, 동일한 교정 기판(71)에 일정한 배치 간격으로 마련된 도트 마크(72)를 촬상하고 있기 때문에, 스테이지(21)(교정 기판(71))가 평행 이동하는 한은, 좌우의 기판 인식 카메라(43f)의 촬상 화상으로부터 인식되는 도트 마크(72)의 위치 어긋남은 일치하는 것이다. 그런데, 스테이지(21)는 이동 시에, 수평 면내에서 미소한 회동, 소위 요잉을 일으키는 경우가 있다. 이러한 경우에는, 좌측의 기판 인식 카메라(43f)를 이용하여 취득한 스테이지 보정 데이터를 이용하여 스테이지(21)의 이동 오차를 보정하여 이동시켰다고 해도, 우측의 실장 헤드(43)의 실장 툴(43a, 43b)에 의한 실장 정밀도가 충분한 것으로 되지 않는 경우를 생각할 수 있다. 그래서, 우측의 실장 헤드(43)의 이동 위치를, 좌측의 기판 인식 카메라(43f)에서 취득한 스테이지 보정 데이터와 우측의 기판 인식 카메라(43f)에서 취득한 스테이지 보정 데이터의 차에 기초하여 보정한다. 이와 같이 함으로써, 스테이지(21)에 요잉이 생기는 경우라도 좌우의 실장 헤드(43)에 의한 실장 정밀도를 확보할 수 있다.The stage correction data obtained by using the board recognition camera 43f included in the mounting head 43 on the right side is used for correcting the moving position of the mounting head 43 on the right side. That is, since the board recognition camera 43f of the left and right mounting heads 43 picks up the dot marks 72 provided on the same calibration substrate 71 at regular intervals, the stage 21 (the calibration substrate 71 The positional deviations of the dot marks 72 recognized from the picked-up images of the left and right substrate recognition cameras 43f coincide with each other. However, when the stage 21 is moved, there is a case where the stage 21 slightly rotates in the horizontal plane, so-called yawing. In this case, even if the movement error of the stage 21 is corrected and moved using the stage correction data acquired using the left substrate recognition camera 43f, the mounting tools 43a and 43b of the mounting head 43 on the right side ) May not be sufficient in mounting accuracy. Thus, the movement position of the mounting head 43 on the right side is corrected based on the difference between the stage correction data acquired from the left substrate recognition camera 43f and the stage correction data acquired from the right substrate recognition camera 43f. In this way, even if yaw occurs in the stage 21, the mounting accuracy of the mounting heads 43 on the left and right can be ensured.

[실장 툴(43a, 43b)의 이동 위치 오차(제1 툴 보정 데이터)의 취득 공정(캘리브레이션 공정(2))][Acquisition step of the movement position error (first tool correction data) of the mounting tools 43a and 43b (calibration step (2))]

실장 툴(43a, 43b)의 XY 방향의 이동 위치 오차를 보정하는 데이터(제1 툴 보정 데이터)는, 스테이지(21)의 캘리브레이션과 마찬가지로 교정 기판(71)을 사용하여 취득한다. 따라서, 상술한 캘리브레이션 공정(1)과 연속하여 행하면 된다. 이 보정 데이터의 취득은, 스테이지(21)를 예컨대 원점 위치에 정지시킨 상태에서, 실장 라인을 중앙으로 하는 Y 방향으로 소정의 폭을 갖는 영역(도 7에 파선의 사선으로 나타내는 영역이며, 이하 「보정 데이터 취득 영역(Dt)」이라고 한다.) 내에 위치하는 도트 마크(72)의 위치를, 좌우의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 개별적으로 이동시키면서 인식함으로써 행한다. 각각의 실장 헤드(43)의 기판 인식 카메라(43f)는, X 방향에 관해서는 실장 헤드(43)의 X 방향에 있어서의 이동 가능한 범위 전역에서, Y 방향에 관해서는 설정된 소정 폭의 범위 내에서 보정 데이터 취득 영역(Dt) 내의 도트 마크(72)를 촬상한다.Data (first tool correction data) for correcting the movement position errors in the XY directions of the mounting tools 43a and 43b is acquired using the calibration substrate 71 in the same manner as the calibration of the stage 21. [ Therefore, it may be performed continuously with the above-described calibration step (1). The acquisition of the correction data is carried out in a state in which the stage 21 is stopped at the origin position, for example, a region having a predetermined width in the Y direction centering on the mounting line (an area indicated by a broken line in Fig. 7, By recognizing the position of the dot mark 72 positioned in the correction data acquisition area Dt while moving the substrate recognition camera 43f provided in the left and right mounting heads 43 individually. The board recognition camera 43f of each mounting head 43 is capable of moving the mounting head 43 in the entire range in which the mounting head 43 can move in the X direction and in the range of the predetermined width set for the Y direction And captures the dot mark 72 in the correction data acquisition area Dt.

구체적으로는, 우선 좌측의 실장 헤드(43)의 기판 인식 카메라(43f)를, 좌측의 실장 헤드(43)의 X 방향의 이동 가능 범위의 좌측 단부이며 보정 데이터 취득 영역(Dt)의 후방 측으로 이동시키고, 그 위치에 있는 도트 마크(72)를 기판 인식 카메라(43f)의 촬상 시야(V)의 중심에 위치시킨다. 이 상태에서, 작업자가 터치 패널에 표시되는 검출 동작의 시작 버튼을 누름(터치함)으로써 검출 동작이 시작된다.More specifically, the board recognition camera 43f of the left mounting head 43 is moved to the left end of the movable range of the mounting head 43 in the X direction and to the rear side of the correction data obtaining area Dt And the dot mark 72 at that position is positioned at the center of the imaging visual field V of the substrate recognition camera 43f. In this state, the operator starts the detection operation by pressing (touching) the start button of the detection operation displayed on the touch panel.

검출 동작이 시작되면, 기판 인식 카메라(43f)는, X 방향의 우측으로 향해서 도트 마크(72)의 배치 간격으로 피치 이동을 시작하여, X 방향으로 이동 가능한 범위 내에 있어서 전방으로 향해서 때 되꺾으면서 보정 데이터 취득 영역(Dt) 내의 도트 마크(72)를 순차 촬상한다. 그리고, 기판 인식 카메라(43f)는, 상술한 스테이지 보정 데이터의 취득과 같은 식으로 하여 도트 마크(72)의 위치를 인식하고, 실장 툴(43a, 43b)의 이동 위치를 보정하는 보정 데이터로서의 제1 툴 보정 데이터를 취득하여 기억부(51)에 기억한다. 같은 동작을 우측의 실장 헤드(43)의 기판 인식 카메라(43f)로도 행하고, 우측의 실장 헤드(43)의 실장 툴(43a, 43b)의 제1 툴 보정 데이터를 취득하여 기억부(51)에 기억한다. 또한, 보정 데이터 취득 영역(Dt)의 소정의 폭은, 지지 기판(W)에 실장하는 전자 부품의 크기에 따라서 적절하게 설정하면 되는데, 대략 30 mm∼100 mm 범위 내에서 설정하면 된다. 또한, 전자 부품 하나분만큼의 폭이라도 좋다.When the detection operation is started, the board recognition camera 43f starts to move the pitch in the arrangement interval of the dot marks 72 toward the right in the X direction, and corrects the correction And sequentially captures the dot marks 72 in the data acquisition area Dt. The board recognizing camera 43f recognizes the position of the dot mark 72 in the same manner as the above-described acquisition of the stage correction data, and recognizes the position of the dot mark 72 as the correction data for correcting the movement position of the mounting tools 43a, 1 tool correction data and stores them in the storage unit 51. [ The same operation is also performed by the substrate recognition camera 43f of the mounting head 43 on the right side and the first tool correction data of the mounting tools 43a and 43b of the mounting head 43 on the right side is acquired and stored in the storage unit 51 I remember. The predetermined width of the correction data acquisition area Dt may be appropriately set in accordance with the size of the electronic component mounted on the support substrate W, and may be set within a range of approximately 30 mm to 100 mm. It may be as wide as one electronic component.

상술한 스테이지 보정 데이터와 툴 보정 데이터의 취득 공정은, 기본적으로는 실장 장치(1)를 가동시킬 때에 실시하고, 그 측정 결과에 기초하여 스테이지(21)나 실장 헤드(43)의 이동을 제어하면 된다. 단, 스테이지(21)나 실장 헤드(43)에는 반도체 칩(t)의 실장을 보조하는 히터 등이 내장되는 경우가 있다. 이러한 경우, 장치 각 부의 온도가 상승하여 열팽창에 의해 기계 정밀도가 저하할 우려가 있다. 또한, 실장 장치(1)에 의한 반도체 칩(t)의 실장 공정의 진행에 따라, 실장 헤드(43)를 이동시키는 이동 장치의 모터 등의 발열에 의해서도 장치 각 부의 기계 정밀도가 저하하는 경우도 있다. 이러한 온도 상승에 의한 이동 오차를 고려하는 경우, 장치 가동 시의 1회에만 한하지 않고, 정기적으로 실시하여도 좋다.The above-described steps of acquiring the stage correction data and the tool correction data are basically performed when the mounting apparatus 1 is operated, and the movement of the stage 21 and the mounting head 43 is controlled based on the measurement results do. However, the stage 21 and the mounting head 43 may be provided with a heater or the like for assisting mounting of the semiconductor chip t. In such a case, there is a fear that the temperature of each part of the device rises and the mechanical precision is lowered due to thermal expansion. In addition, as the mounting process of the semiconductor chip t by the mounting apparatus 1 proceeds, the mechanical accuracy of each unit of the apparatus may be lowered by the heat of the motor of the moving apparatus moving the mounting head 43 . In consideration of such a movement error due to the temperature rise, it may be performed periodically, not only at the time of starting the apparatus.

(실장 툴(43a, 43b)의 이동 위치의 보정)(Correction of the movement positions of the mounting tools 43a and 43b)

좌우의 실장 헤드(43)를 이동시킬 때의 이동 위치의 보정에 관해서 설명한다. 우선, 좌측의 실장 헤드(43)를 실장 라인 상의 실장 위치로 이동시킬 때는, 실장 툴(43a, 43b)의 이동 위치 오차의 취득 공정에서 구한 제1 툴 보정 데이터 중, 좌측의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 취득한 툴 보정 데이터를 참조하여, 실장 툴(43a, 43b)의 이동 위치를 보정한다. 제어부(50)는, 실장 툴(43a, 43b)에 유지된 반도체 칩(t)을 실장 라인 상에 위치하게 된 실장 영역의 행 중, 소정의 실장 영역에 실장하도록 실장 헤드(43)의 X 방향 이동 장치(42a) 및 Y 방향 이동 장치(41a)를 제어한다. 이 때, 제어부(50)는, 기억부(51)에 기억된 상기 실장 영역의 위치 정보(XY 좌표)와 상술한 제1 툴 보정 데이터를 참조하여, 상기 실장 영역의 중심에 반도체 칩(t)의 중심이 일치하도록 위치시키는 데 필요한 보정치를 산출한다. 그리고, 반도체 칩(t)을 실장 영역에 실장할 때의 실장 툴(43a, 43b)의 이동 위치를 산출한 보정치분만큼 보정한다.Correction of the movement position when the left and right mounting heads 43 are moved will be described. When the left mounting head 43 is moved to the mounting position on the mounting line, of the first tool correction data obtained in the process of obtaining the moving position error of the mounting tools 43a and 43b, The moving position of the mounting tools 43a and 43b is corrected with reference to the tool correction data obtained by using the board recognition camera 43f provided in the mounting board 43a. The control unit 50 controls the mounting head 43 to move the semiconductor chips t held in the mounting tools 43a and 43b in the X direction of the mounting head 43 so as to be mounted in a predetermined mounting area among the rows of the mounting areas, And controls the moving device 42a and the Y-direction moving device 41a. At this time, the control unit 50 refers to the position information (XY coordinate) of the mounting area stored in the storage unit 51 and the first tool correction data described above, The correction value is calculated. The moving positions of the mounting tools 43a and 43b when the semiconductor chip t is mounted on the mounting area are corrected by the calculated correction values.

또한, 우측의 실장 헤드(43)의 경우에도, 좌측의 실장 헤드(43)와 마찬가지로, 우측의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 취득한 제1 툴 보정 데이터를 참조하여, 실장 툴(43a, 43b)의 이동 위치를 보정한다. 또한, 본 실시형태에서는, 각 실장 헤드(43)에 있어서, 2개의 실장 툴(43a, 43b)과 기판 인식 카메라(43f)의 상대적인 위치 관계는, 지그 등에 의해서 일정한 정밀도 내에서 셋팅되도록 하는 것이 바람직하다. 이와 같이 함으로써, 반도체 칩(t) 등의 위치 결정 정밀도를 더욱 향상시킬 수 있다.In the case of the mounting head 43 on the right side, similarly to the left mounting head 43, the first tool correction data acquired by using the board recognition camera 43f provided in the mounting head 43 on the right side is referred to And corrects the movement positions of the mounting tools 43a and 43b. It is preferable in the present embodiment that the relative positional relationship between the two mounting tools 43a and 43b and the substrate recognition camera 43f in each mounting head 43 is set within a certain precision by a jig or the like Do. In this way, the positioning accuracy of the semiconductor chip t and the like can be further improved.

[실장 툴(43a, 43b)의 이동 위치 오차(제2 툴 보정 데이터)의 취득 공정(캘리브레이션 공정(3))][Acquisition step of movement position error (second tool correction data) of mounting tools 43a and 43b (calibration step (3))]

실장 툴(43a, 43b)의 Z 방향의 이동 위치 오차를 보정하는 데이터(제2 툴 보정 데이터)는, 캘리브레이션 공정 (1), (2) 후에, 스테이지 보정 데이터 및 제1 툴 보정 데이터를 적용한 상태에서, 지지 기판(W) 또는 시험용 지지 기판(Ws)에 대하여, 실장 라인 상에 있어사 소정의 피치로 반도체 칩(t) 또는 시험용의 칩(ts)을 실장하고, 실장한 칩의 목표 위치에 대한 위치 어긋남을 측정함으로써 취득한다.The data (second tool correction data) for correcting the movement position errors of the mounting tools 43a and 43b in the Z direction is a state in which the stage correction data and the first tool correction data are applied after the calibration steps (1) and (2) The semiconductor chip t or the test chip ts is mounted on the support substrate W or the test support substrate Ws at a predetermined pitch on the mounting line so that the semiconductor chip t or the test chip ts is mounted at the target position of the mounted chip Is obtained by measuring the positional deviation with respect to the position.

구체적으로는, 스테이지(21) 상에 시험용의 지지 기판(Ws)을 배치한다. 시험용의 지지 기판(Ws)은, 제조에 이용하는 지지 기판(W)이라도 좋지만, 적어도 실장 라인 상에 있어서 실장 영역을 확보할 수 있으면 되기 때문에, 도 7에 도시하는 보정 데이터 취득 영역(Dt)과 같은 정도 크기의 기판이라도 좋다. 스테이지(21)에 지지 기판(Ws)을 배치했으면, 후술하는 반도체 칩(t)의 이송 배치 공정 및 반도체 칩(t)의 실장 공정과 같은 식의 동작에 의해, 보정 데이터 취득용으로서 실장 라인을 따라서 미리 설정된 실장 간격, 예컨대 1 mm 간격으로 시험용의 칩(ts)을 점착 테이프를 통해 실장한다. 점착 테이프는 미리 지지 기판(Ws)에 첨부해 두면 된다. 이 실장은 글로벌 인식 방식으로 행한다.Specifically, the test support substrate Ws is placed on the stage 21. [ The supporting substrate Ws for the test may be the supporting substrate W used for manufacturing, but it is sufficient that at least the mounting area can be ensured on the mounting line. Therefore, the same as the correction data obtaining area Dt shown in Fig. 7 Size substrate. The support line Ws is placed on the stage 21 and the mounting line for acquiring the correction data is formed by the same operation as that of the transferring arrangement process of the semiconductor chip t and the mounting process of the semiconductor chip t Therefore, the test chips ts are mounted through the adhesive tape at predetermined mounting intervals, for example, at intervals of 1 mm. The adhesive tape may be attached to the support substrate Ws in advance. This implementation is performed in a global recognition manner.

시험용 칩(ts)의 실장이 완료되었으면, 지지 기판(Ws)을 스테이지(21)로부터 떼어내어, 도시되지 않는 검사 장치로 각 칩(ts)의 목표 위치에 대한 실장 위치 어긋남을 측정한다. 이와 같이 하여 취득한, 실장 라인 상의 목표 위치와 이 목표 위치에 대한 실장 위치 어긋남의 관계를 나타내는 상관 데이터를, 제2 툴 보정 데이터로서 기억부(51)에 기억시킨다. 이 동작을 좌우의 실장 헤드(43)의 각 실장 툴(43a, 43b)에 있어서 개별적으로 행하여, 실장 툴(43a, 43b)마다 제2 툴 보정 데이터를 취득한다.When the mounting of the test chip ts is completed, the support substrate Ws is removed from the stage 21, and a displacement of the mounting position with respect to the target position of each chip ts is measured by an inspection device (not shown). Correction data indicating the relation between the target position on the mounting line and the mounting position deviation with respect to the target position acquired as described above is stored in the storage section 51 as the second tool correction data. This operation is performed individually in the mounting tools 43a and 43b of the mounting head 43 on the left and right to acquire the second tool correction data for each of the mounting tools 43a and 43b.

또한, 설정한 실장 간격이 칩(t)의 X 방향의 치수보다도 작은 경우, 예컨대 실장 간격이 1 mm이고 칩(ts)의 치수가 4×4 mm인 경우, 실장 라인 상에 칩(ts)을 연속하여 배치할 수 없다. 이러한 경우에는, 지지 기판(Ws)의 위치를 Y 방향으로 변위시키면서 여러 번으로 나눠 칩(ts)을 실장 라인을 따라서 실장하면 된다. 즉, 우선 4 mm보다도 큰 간격으로 칩(ts)을 실장 라인을 따라서 실장한다. 이후, 지지 기판(Ws)의 위치를 Y 방향으로 4 mm보다도 큰 거리로 이동시킨다. 이 위치에서, 전회에 대하여 X 방향으로 1 mm씩 위치를 변위시켜 칩(ts)을 실장 라인을 따라서 실장한다. 이 동작을 실장 간격이 메워질 때까지 반복한다고 하는 방식이다.When the set mounting interval is smaller than the dimension of the chip t in the X direction and the dimension of the chip ts is 4 x 4 mm, for example, the chip ts is mounted on the mounting line It can not be arranged continuously. In such a case, the chip ts may be mounted along the mounting line by dividing the position of the supporting substrate Ws into several times while displacing it in the Y direction. That is, first, the chip ts is mounted along the mounting line with an interval larger than 4 mm. Then, the position of the supporting substrate Ws is moved in the Y direction by a distance larger than 4 mm. At this position, the chip ts is mounted along the mounting line by displacing the position by 1 mm in the X direction with respect to the previous position. This operation is repeated until the mounting gap is filled.

또한, 로컬 마크가 부여된 시험용의 지지 기판(Ws)에 대하여 글로벌 인식 방식으로 시험용의 칩(ts)을 실장하고, 기판 인식 카메라(43f)를 이용하여, 실장된 칩(ts)의 실장 위치에 대한 위치 어긋남을 인식하도록 하여도 좋다.Further, a test chip ts is mounted on a test support substrate Ws to which a local mark is given in a global recognizing manner, and the board recognition camera 43f is used to mount the mounted chip ts The positional deviation may be recognized.

(실장 툴(43a, 43b)의 이동 위치의 보정)(Correction of the movement positions of the mounting tools 43a and 43b)

각 실장 툴(43a, 43b)의 이동 위치의 보정에 관해서 설명한다. 각 실장 툴(43a, 43b)을 실장 라인 상의 실장 영역으로 이동시킬 때에는, 기억부(51)에 기억된 제2 툴 보정 데이터인 실장 라인 상의 목표 위치와 이 목표 위치에 대한 실장 위치 어긋남의 관계를 나타내는 상관 데이터를 참조하여, 이 실장 영역에 대응하는 실장 위치 어긋남의 값으로부터 보정치를 산출한다. 그리고, 실장 툴(43a, 43b)을 실장 영역으로 이동시킬 때의 실장 헤드(43)의 이동 위치를 산출한 보정치분만큼 보정한다. 또한, 제2 툴 보정 데이터 중에 실장 영역의 위치에 일치하는 목표 위치가 존재하지 않는 경우에는, 예컨대 실장 영역의 위치에 인접하는 2개의 목표 위치에 있어서의 실장 위치 어긋남을, 일차식 또는 다항식에 의해서 보간하여, 실장 영역의 위치에 대응하는 실장 위치 어긋남의 보정치를 산출하도록 하여도 좋다.Correction of the movement positions of the mounting tools 43a and 43b will be described. When the respective mounting tools 43a and 43b are moved to the mounting area on the mounting line, the relationship between the target position on the mounting line, which is the second tool correction data stored in the memory 51, And the correction value is calculated from the value of the mounting position deviation corresponding to the mounting area. Then, the movement position of the mounting head 43 when the mounting tools 43a and 43b are moved to the mounting area is corrected by the calculated correction value. When there is no target position coinciding with the position of the mounting area in the second tool correction data, for example, the mounting position deviation at two target positions adjacent to the position of the mounting area is determined by a linear equation or a polynomial equation And the correction value of the mounting position deviation corresponding to the position of the mounting area may be calculated.

[전자 부품의 실장 공정][Electronic component mounting process]

상기한 캘리브레이션 공정 (1)∼(3) 후에, 반도체 칩(t) 등의 전자 부품을 지지 기판(W)에 실장하는 공정을 실시한다.After the above calibration steps (1) to (3), a step of mounting an electronic component such as a semiconductor chip (t) on a support substrate (W) is performed.

(1) 웨이퍼링(11)의 반입 공정(1) Loading process of the wafer ring 11

우선, 도시되지 않는 수납부로부터 웨이퍼링 홀더(12)에 미사용의 웨이퍼링(11)을 반입하고, 웨이퍼링(11)을 웨이퍼링 홀더(12) 상에 고정한다. 이 때, 도 8에 도시한 것과 같이, 좌측의 이송 배치부(30A)에 설치된 웨이퍼링 유지 장치(32)의 지지 아암(32a)을 도시하는 우측 방향으로 이동시키고, 척부(32b)를 웨이퍼링(11)의 유지 위치로 이동시킨다. 이 상태에서, 2점쇄선으로 나타내는 위치로 이동하고, 수납부 내의 웨이퍼링(11)의 후단부를 파지하여, 실선으로 나타내는 위치까지 이동시킴으로써, 수납부로부터 웨이퍼링(11)을 인출하여, 웨이퍼링 홀더(12) 상에 웨이퍼링(11)를 이동시킨다. 웨이퍼링 홀더(12) 상에 웨이퍼링(11)을 위치시켰으면, 척부(32b)에 의한 웨이퍼링(11)의 파지를 해제하고, 지지 아암(32a)을 도시하는 좌측 방향으로 이동시켜 척부(32b)를 대기 위치로 이동시킨다. 웨이퍼링 홀더(12) 상에 위치하게 된 웨이퍼링(11)은, 부품 공급부(10)가 구비하는 도시되지 않는 익스팬드(expand) 기구에 의해 수지 시트(S)가 잡아늘려진 상태로 유지된다.First, an unused wafer ring 11 is carried into the wafer ring holder 12 from a storage part (not shown), and the wafer ring 11 is fixed on the wafer ring holder 12. [ At this time, as shown in Fig. 8, the support arm 32a of the wafer ring holding device 32 provided on the left transfer arrangement part 30A is moved in the right direction as shown in the figure, and the chuck part 32b is moved (11). In this state, the wafer ring 11 is moved to the position indicated by the chain double-dashed line, and the rear end of the wafer ring 11 in the storage portion is gripped and moved to the position indicated by the solid line, And moves the wafer ring 11 on the holder 12. [ When the wafer ring 11 is placed on the wafer ring holder 12, the holding of the wafer ring 11 by the chuck portion 32b is released and the support arm 32a is moved in the left direction as viewed in the drawing, 32b to the standby position. The wafer ring 11 placed on the wafer ring holder 12 is held in a state in which the resin sheet S is pulled up by an unillustrated expanding mechanism provided in the component feeding section 10 .

(2) 지지 기판(W)의 셋트 공정(2) Setting process of supporting substrate W

(2-1: 지지 기판(W)의 공급)(2-1: Supply of Support Substrate W)

도시되지 않는 반송 로봇에 의해서 유지된 지지 기판(W)이 스테이지(21)에 공급된다. 도시되지 않는 반송 로봇은, 지지 기판(W)을 배치하여 유지하는 반송 아암을 구비하고 있고, 지지 기판(W)을 실장 장치(1)의 좌측으로부터 좌측의 실장부(40A)의 지지 프레임(41)의 문 아래의 공간을 통해서 스테이지(21) 상으로 반입한다. 지지 기판(W)을 스테이지(21) 상에 공급한 후, 반송 아암은 실장 장치(1) 상에서 후퇴한다. 지지 기판(W)의 공급 공정은, 웨이퍼링(11)의 반입 공정(1)과 병행하여 행하여도 좋고, 개별적으로 행하여도 좋다.The supporting substrate W held by the unillustrated carrying robot is supplied to the stage 21. [ The carrying robot, which is not shown, has a carrying arm for holding and holding the supporting substrate W, and the supporting substrate W is mounted on the supporting frame 41 (left side) of the mounting portion 40A on the left side of the mounting apparatus 1 Through the space below the door of the stage 21. After the supporting substrate W is supplied onto the stage 21, the carrying arm is retracted on the mounting apparatus 1. The supplying step of the supporting substrate W may be performed in parallel with the carrying-in step (1) of the wafer ring 11 or separately.

(2-2: 글로벌 마크의 검출)(2-2: Detection of Global Mark)

스테이지(21) 상에 배치된 지지 기판(W)의 글로벌 마크를 검출하여, 지지 기판(W)의 위치를 인식한다. 예컨대 도 9에 도시한 것과 같이, 지지 기판(W)의 4 모퉁이 중, 3개의 코너부에 마련된 글로벌 마크 A, B, C를, 순차 좌우의 실장 헤드(43)가 구비하는 기판 인식 카메라(43f)를 이용하여 촬상한다. 구체적으로는, 지지 기판(W)의 좌측 후방(도 9에서는 좌측 위)에 위치하는 글로벌 마크 A가 좌측의 실장 헤드(43)의 기판 인식 카메라(43f)의 바로 아래에 위치하도록 좌측의 실장 헤드(43)와 스테이지(21)를 상대적으로 이동시켜, 글로벌 마크 A를 촬상한다. 이어서, 지지 기판(W)의 우측 후방(도 9에서는 우측 위)에 위치하는 글로벌 마크 B가 우측의 실장 헤드(43)의 기판 인식 카메라(43f)의 바로 아래에 위치하도록 우측의 실장 헤드(43)와 스테이지(21)를 상대적으로 이동시켜, 글로벌 마크 B를 촬상한다. 마지막으로, 지지 기판(W)의 우측 전방(도 9에서는 우측 아래)에 위치하는 글로벌 마크 C가 우측의 실장 헤드(43)의 기판 인식 카메라(43f)의 바로 아래에 위치하도록 우측의 실장 헤드(43)와 스테이지(21)를 상대적으로 이동시켜, 글로벌 마크 C를 촬상한다. 이와 같이 하여 촬상한 촬상 화상에 기초하여 3개의 글로벌 마크 A, B, C의 위치를 검출하고, 검출한 3개의 글로벌 마크 A, B, C의 위치에 기초하여 지지 기판(W)의 XY 방향의 위치 어긋남과 θ 방향(수평 회전 방향)의 위치 어긋남을 구한다. 지지 기판(W)의 위치 어긋남은 각종 공지된 방법에 의해 구할 수 있고, 그 방법은 특별히 한정되지 않는다. Detects the global mark of the supporting substrate W disposed on the stage 21, and recognizes the position of the supporting substrate W. 9, the global marks A, B, and C provided at the three corners of the four corners of the support substrate W are successively displayed on the substrate recognition camera 43f ). Specifically, in order to position the global mark A located on the left rear (upper left in FIG. 9) of the support substrate W to be located just below the substrate recognition camera 43f of the left mounting head 43, (43) and the stage (21) are relatively moved, and the global mark A is imaged. The right mounting head 43 (see FIG. 9) is positioned so that the global mark B located on the right rear side (upper right side in FIG. 9) of the supporting substrate W is positioned directly below the substrate recognition camera 43f of the mounting head 43 on the right side. ) And the stage 21 are relatively moved, and the global mark B is imaged. Finally, in order to position the global mark C located on the right front side (the lower right side in Fig. 9) of the support substrate W to be located directly below the substrate recognition camera 43f of the mounting head 43 on the right side, 43 and the stage 21 are moved relative to each other and the global mark C is imaged. The positions of the three global marks A, B and C are detected on the basis of the sensed image thus picked up and the positions of the three global marks A, The positional deviation and the positional deviation in the? Direction (horizontal rotation direction) are obtained. The positional deviation of the supporting substrate W can be obtained by various known methods, and the method is not particularly limited.

이하에 위치 어긋남 검출 방법의 일례를 기재한다. 도 9에서, 실선은 스테이지(21) 상에 실제로 놓인 지지 기판(W)을 나타낸다. 2점쇄선은 스테이지(21) 상에 위치 어긋남 없이 놓인 상태의 지지 기판(W)을 나타낸다. 2점쇄선으로 표시된 지지 기판(W)이 이상적인 상태이고, 이 때의 지지 기판(W)의 중심은 스테이지(21)의 중심 위치 O(x0,y0)와 일치한다.An example of the positional deviation detection method will be described below. In Fig. 9, the solid line represents the supporting substrate W actually placed on the stage 21. Fig. And the two-dot chain line indicates the support substrate W in a state in which it is placed on the stage 21 without positional deviation. The support substrate W indicated by the chain double-dashed line is in an ideal state and the center of the support substrate W at this time coincides with the center position O (x0, y0) of the stage 21. [

우선, 지지 기판(W)에 마련된 3개의 글로벌 마크 A, B, C의 위치를 공지된 화상 인식 기술을 이용하여 검출하고, 글로벌 마크 A, B를 연결하는 선분 AB의 X 방향에 대한 기울기(θ1)와 글로벌 마크 B, C를 연결하는 선분 BC의 Y 방향에 대한 기울기(θ2)의 평균치로부터 지지 기판(W)의 기울기 θ(=(θ1+θ2)/2)를 구한다. 이어서, 스테이지(21)의 중심 위치(O)를 회전 중심으로 하여 기울기(θ)를 없애도록 지지 기판(W)을 가상적으로 회전시킨다. 이 상태를 도 9에 점선으로 나타낸다. 이 때의 대각에 위치하는 글로벌 마크 A, C의 중점 M1(x1,y1)의 이동량(Δx1,Δy1)을 구한다. 구한 이동량(Δx1,Δy1)과 이동 후의 중점 M2(x2,y2)과 좌표 O의 차(Δx2,Δy2)를 합한 값(Δx1+Δx2,Δy1+Δy2)을 지지 기판(W)의 XY 방향의 위치 어긋남으로서 구한다.First, the positions of the three global marks A, B, and C provided on the support substrate W are detected by using a known image recognition technology, and the inclination? 1 of the line segment AB connecting the global marks A and B (= (? 1 +? 2) / 2) of the supporting substrate W from the average of the slope? 2 of the line segment BC connecting the global marks B and C and the global marks B and C with respect to the Y direction. Subsequently, the supporting substrate W is virtually rotated so as to eliminate the inclination [theta] with the center position O of the stage 21 as the center of rotation. This state is shown by a dotted line in Fig. (X1, y1) of the center points M1 (x1, y1) of the global marks A, C positioned at the diagonal at this time are obtained. (? X1 +? X2,? Y1 +? Y2) of the calculated movement amounts? X1 and? Y1 and the difference between the center of gravity M2 (x2, y2) We obtain with disparity.

스테이지(21) 상에 있어서의 지지 기판(W)의 위치 어긋남이 산출되었으면, 이 위치 어긋남을 보정하면서, 지지 기판(W) 상에 맨 처음 반도체 칩(t)이 실장되는 실장 영역의 행을 실장 라인 상에 위치시키도록 스테이지(21)를 이동시킨다. 구체적으로는, 도 10에 실선으로 나타내는 위치로 스테이지(21)를 이동시켜, 지지 기판(W)의 가장 후방에 위치하는 실장 영역의 행을 실장 라인 상에 위치시킨다. 또한, 도 10에는 편의상 실장 라인을 1점쇄선으로 나타내고 있다. 이 때, 각 실장 영역의 행을 실장 라인 상에 위치시키기 위한 스테이지(21)의 이동은, 글로벌 마크 A, B, C의 인식에 의해서 취득한 지지 기판(W)의 위치 어긋남을 보정하는 데이터와 기억부(51)에 기억된 스테이지 보정 데이터에 기초하여 보정된다. 본 실시형태와 같이, 스테이지(21)의 XY 이동 기구(22)가 θ 테이블(θ 이동 기구)을 갖지 않는 경우에는, 지지 기판(W)의 기울기는 실장 헤드(43)가 구비하는 θ 조정 기구에 의해서 실장하는 반도체 칩(t)의 기울기를 조정함으로써 보정된다.When the positional deviation of the supporting substrate W on the stage 21 is calculated, a row of the mounting area in which the semiconductor chip t is first mounted on the supporting substrate W is mounted, The stage 21 is moved so as to be positioned on the line. More specifically, the stage 21 is moved to the position shown by the solid line in Fig. 10, and the row of the mounting region located at the rearmost position of the supporting substrate W is positioned on the mounting line. In Fig. 10, the mounting line is indicated by a one-dot chain line for the sake of convenience. At this time, the movement of the stage 21 for positioning the rows of the mounting regions on the mounting line is performed by reading data for correcting the positional deviation of the supporting substrate W acquired by recognizing the global marks A, B, Is corrected on the basis of the stage correction data stored in the section (51). When the XY moving mechanism 22 of the stage 21 does not have the? Table (? Moving mechanism) as in this embodiment, the inclination of the supporting substrate (W) By adjusting the inclination of the semiconductor chip (t) to be mounted.

(3) 반도체 칩(t)의 이송 배치 공정(3) Feeding and arranging process of semiconductor chip (t)

(3-1: 반도체 칩(t)의 위치 검출)(3-1: Detection of the position of the semiconductor chip t)

웨이퍼링 홀더(12)에 웨이퍼링(11)이 유지되면, 웨이퍼링(11) 상에서 맨 처음 취출되는 반도체 칩(t)이 취출 포지션에 위치하게 된다. 취출 포지션은, 도 10에 도시하는 상태의 웨이퍼링 홀더(12)의 중앙에 설정되어 있다. 웨이퍼링(11) 상의 반도체 칩(t)을 취출하는 순서는 기억부(51)에 미리 기억되어 있고, 이 순서에 따라서 제어부(50)가 웨이퍼링 홀더(12)의 이동을 제어한다. 따라서, 맨 처음의 반도체 칩(t)이 취출된 후에는, 기억부(51)에 기억되어 있는 순서에 따라서 웨이퍼링 홀더(12)가 웨이퍼링(11)을 피치 이동시킨다.When the wafer ring 11 is held in the wafer ring holder 12, the semiconductor chip t to be firstly picked up on the wafer ring 11 is positioned at the take-out position. The take-out position is set at the center of the wafer ring holder 12 in the state shown in Fig. The order of taking out the semiconductor chips t on the wafer ring 11 is stored in advance in the storage section 51 and the control section 50 controls the movement of the wafer ring holder 12 in accordance with this sequence. Therefore, after the first semiconductor chip t is taken out, the wafer ring holder 12 moves the wafer ring 11 in the pitch in accordance with the order stored in the storage unit 51. [

맨 처음의 반도체 칩(t)이 취출 포지션에 위치하게 되면, 이 반도체 칩(t)과 이 반도체 칩(t)에 X 방향에서 인접하는 이어서 취출되는 반도체 칩(t)을, 좌측의이송 배치부(30A)의 웨이퍼 인식 카메라(38)의 촬상 시야에 들어가도록 Y 방향 이동 블록(34)과 X 방향 이동체(36)를 이동시킨다. 즉, 웨이퍼 인식 카메라(38)는, 웨이퍼링(11) 상에 유지된 인접하는 2개의 반도체 칩(t)을 동시에 받아들일 수 있는 크기의 촬상 시야를 갖춘다. 이들 반도체 칩(t)의 한 쌍의 코너부에 마련된 2개의 얼라인먼트 마크가 웨이퍼 인식 카메라(38)에 의해서 촬상된다. 촬상된 반도체 칩(t)마다의 2개의 얼라인먼트 마크의 위치에 기초하여, 각각의 반도체 칩(t)의 위치를 검출한다. 맨 처음 취출하는 반도체 칩(t)의 위치가 취출 포지션에 대하여 틀어져 있는 경우, 그 위치를 보정하도록 웨이퍼링 홀더(12)를 이동시킨다.When the first semiconductor chip t is positioned at the take-out position, the semiconductor chip t and the semiconductor chip t, which is adjacent to the semiconductor chip t in the X direction, Moves the Y-direction moving block 34 and the X-direction moving body 36 so as to enter the imaging field of view of the wafer recognition camera 38 of the wafer recognition camera 30A. That is, the wafer recognition camera 38 has an image pickup field of a size capable of simultaneously receiving two adjacent semiconductor chips t held on the wafer ring 11. Two alignment marks provided on the corner portions of the pair of semiconductor chips t are picked up by the wafer recognition camera 38. [ The position of each semiconductor chip t is detected based on the positions of the two alignment marks for each of the picked-up semiconductor chips t. When the position of the semiconductor chip t to be taken out the first time is deviated from the take-out position, the wafer ring holder 12 is moved so as to correct the position.

또한, 취출 포지션에 위치하게 된 반도체 칩(t)의 위치 어긋남의 검출은, 특별히 한정되는 것이 아니라, 각종 공지된 방법에 따라서 실시된다. 예컨대, 반도체 칩(t) 상의 대각 위치에 마련된 2개의 얼라인먼트 마크의 촬상 화상으로부터, 공지된 화상 인식 기술을 이용하여 각 얼라인먼트 마크의 위치를 검출한다. 구한 마크의 위치로부터 2개의 마크를 연결하는 선분의 기울기를 구하고, 그 기울기와 미리 기억부(51)에 기억해 둔 위치 어긋남이 없는 반도체 칩(t)에 있어서의 마크 사이를 연결하는 선분의 기울기를 비교하여, 그 차를 반도체 칩(t)의 기울기 어긋남으로서 검출한다. 또한, 실제의 얼라인먼트 마크 사이의 중점의 위치와 기억부(51)에 기억되어 있는 위치 어긋남이 없는 반도체 칩(t)의 얼라인먼트 마크 사이의 중점의 위치의 차를 반도체 칩(t)의 XY 방향의 위치 어긋남으로서 구한다. The detection of the positional deviation of the semiconductor chip t positioned at the take-out position is not particularly limited, but is carried out according to various known methods. For example, the position of each alignment mark is detected from a sensed image of two alignment marks provided at diagonal positions on the semiconductor chip (t) using a known image recognition technique. The inclination of the line segment connecting the two marks is obtained from the position of the obtained mark and the inclination of the line segment connecting the marks in the semiconductor chip (t), which has not previously been stored in the memory unit (51) And the difference is detected as the slope deviation of the semiconductor chip t. The difference between the position of the middle point between the actual alignment marks and the position of the middle point between the alignment marks of the semiconductor chip t without positional shift stored in the storage section 51 It is obtained as positional deviation.

(3-2: 반도체 칩(t)의 취출)(3-2: takeout of semiconductor chip (t))

2개의 반도체 칩(t)의 위치 어긋남이 인식되면, 취출 포지션에 위치하게 된 반도체 칩(t)의 바로 위로, 좌측의 이송 배치 헤드(37)의 좌측의 흡착 노즐(37a)이 이동된다. 이어서, Z 방향 이동 장치(37c)를 구동시켜 흡착 노즐(37a)을 하강시켜, 흡착 노즐(37a)의 흡착면을 반도체 칩(t)의 상면(전극 형성면)에 맞닿게 한다. 흡착 노즐(37a)이 반도체 칩(t)에 맞닿았으면, 흡착 노즐(37a)에 반도체 칩(t)을 흡착 유지시킨다. 흡착 노즐(37a)에 흡착력을 작용시키는 타이밍은, 흡착 노즐(37a)이 반도체 칩(t)에 맞닿기 전이라도, 맞닿는 동시라도 또는 맞닿은 후라도, 적절한 타이밍으로 설정하면 된다.When the positional deviation of the two semiconductor chips t is recognized, the suction nozzle 37a on the left side of the transfer placement head 37 on the left side is moved just above the semiconductor chip t positioned at the extraction position. Subsequently, the Z-direction moving device 37c is driven to lower the suction nozzle 37a so that the suction surface of the suction nozzle 37a is brought into contact with the upper surface (electrode formation surface) of the semiconductor chip t. When the suction nozzle 37a comes into contact with the semiconductor chip t, the suction nozzle 37a sucks and holds the semiconductor chip t. The timing of applying the attraction force to the suction nozzle 37a may be set at an appropriate timing whether or not the suction nozzle 37a is in contact with the semiconductor chip t or both.

좌측의 흡착 노즐(37a)이 반도체 칩(t)을 흡착 유지했으면, 흡착 노즐(37a)을 원래의 높이까지 상승시킨다. 이 때, 흡착 노즐(37a)의 상승에 맞춰 도시되지 않는 푸시업 기구를 작동시켜, 수지 시트(S)로부터의 반도체 칩(t)의 박리를 보조한다. 반도체 칩(t)을 흡착 유지한 좌측의 흡착 노즐(37a)이 원래의 높이까지 상승하면, 또는 이 상승과 병행하여, 다음의 반도체 칩(t)이 취출 포지션에 위치하게 되고 우측의 흡착 노즐(37b)이 취출 포지션의 바로 위에 위치하게 된다. 우측의 흡착 노즐(37b)에 있어서도 좌측의 흡착 노즐(37a)과 같은 식으로 하여 반도체 칩(t)의 취출을 행한다.When the left suction nozzle 37a sucks and holds the semiconductor chip t, the suction nozzle 37a is raised to the original height. At this time, the push-up mechanism (not shown) is actuated in accordance with the rise of the suction nozzle 37a to assist the peeling of the semiconductor chip t from the resin sheet S. When the left suction nozzle 37a which has suctioned and held the semiconductor chip t is lifted up to the original height or in parallel with this upward movement, the next semiconductor chip t is positioned at the extraction position and the right suction nozzle 37b are positioned just above the take-out position. The semiconductor chip t is taken out from the suction nozzle 37b on the right side in the same manner as the suction nozzle 37a on the left side.

좌측의 이송 배치 헤드(37)의 좌우의 흡착 노즐(37a, 37b)이 각각 반도체 칩(t)을 흡착 유지하면, Y 방향 이동 블록(34)과 X 방향 이동체(36)의 이동에 의해, 좌측의 이송 배치 헤드(37)의 좌우의 흡착 노즐(37a, 37b)이, 도 10에 도시한 것과 같이, 중간 스테이지(31)의 배치부(31a, 31b) 상에 위치하게 된다. 이 상태에서, 좌우의 흡착 노즐(37a, 37b)이 하강되어, 배치부(31a, 31b) 상에, 좌우의 흡착 노즐(37a, 37b)에 유지되어 있던 반도체 칩(t)이 배치된다.When the left and right suction nozzles 37a and 37b of the left transfer placement head 37 suck and hold the semiconductor chip t respectively and the Y direction moving block 34 and the X direction moving body 36 move, The left and right suction nozzles 37a and 37b of the transfer placement head 37 of the transfer stage 37 are positioned on the arrangement portions 31a and 31b of the intermediate stage 31 as shown in Fig. In this state, the left and right suction nozzles 37a and 37b are lowered and the semiconductor chips t held by the left and right suction nozzles 37a and 37b are arranged on the arrangement portions 31a and 31b.

또한, 상술한 취출 공정에 있어서, 취출 포지션에 위치하게 된 반도체 칩(t)의 이웃에 취출하여야 하는 반도체 칩(t)이 존재하지 않는 경우, 즉 취출 포지션에 위치하게 된 반도체 칩(t)이 그 반도체 칩(t)이 속하는 행의 종단의 반도체 칩(t)인 경우가 있다. 이러한 경우, 다음 행의 선두에 위치하는 반도체 칩(t)이 다음에 취출하여야 하는 반도체 칩(t)이 된다. 이 반도체 칩(t)이 웨이퍼 인식 카메라(38)의 촬상 시야에 받아들일 수 있는 범위에 위치하고 있는 경우는, 2개의 반도체 칩(t)을 동시에 촬상한다. 한편, 촬상 시야에 받아들일 수 있는 범위에 위치하지 않는 경우는, 2개의 반도체 칩(t)을 개별적으로 촬상한다. 개별적으로 촬상하는 경우, 다음(2번째)의 반도체 칩(t)의 촬상은, 취출 포지션에 위치하게 된 1번째의 반도체 칩(t)을 취출하기 전에 행하여도 좋고, 1번째의 반도체 칩(t)을 취출한 후에 행하여도 좋다.When the semiconductor chip t to be taken out is not present in the vicinity of the semiconductor chip t positioned at the take-out position, that is, when the semiconductor chip t positioned at the take-out position exists in the take- (T) at the end of a row to which the semiconductor chip (t) belongs. In this case, the semiconductor chip t positioned at the head of the next row becomes the semiconductor chip t to be taken out next. When the semiconductor chip t is in a range that can be accepted in the imaging field of view of the wafer recognition camera 38, the two semiconductor chips t are imaged at the same time. On the other hand, in a case where the two semiconductor chips t are not located in a range that can be accepted in the imaging visual field, the two semiconductor chips t are individually picked up. The imaging of the next (second) semiconductor chip t may be performed before taking out the first semiconductor chip t located at the takeout position, and the first semiconductor chip t ) May be taken out.

(3-3: 반도체 칩(t)의 전달)(3-3: transfer of semiconductor chip t)

중간 스테이지(31)의 배치부(31a, 31b) 상에 반도체 칩(t)이 배치되면, 좌측의 실장부(40A)의 실장 헤드(43)가 중간 스테이지(31)로 향해서 이동되어, 도 11에 도시한 것과 같이, 좌우의 실장 툴(43a, 43b)을 배치부(31a, 31b)의 상측 위치에 위치시킨다. 좌우의 실장 툴(43a, 43b)이 배치부(31a, 31b) 상에 위치하게 되면, Z 방향 이동 장치(43c, 43d)를 구동하여 실장 툴(43a, 43b)을 하강시켜, 실장 툴(43a, 43b)을 반도체 칩(t)에 각각 맞닿게 한다. 실장 툴(43a, 43b)이 반도체 칩(t)에 맞닿았으면, 실장 툴(43a, 43b)에 반도체 칩(t)을 흡착 유지시킨다. 이 흡착 유지의 타이밍은, 실장 툴(43a, 43b)이 반도체 칩(t)에 맞닿기 전이라도, 맞닿는 동시라도 또는 맞닿은 후라도, 적절한 타이밍으로 설정하면 된다. 실장 툴(43a, 43b)이 반도체 칩(t)을 흡착 유지했으면, Z 방향 이동 장치(43c, 43d)에 의해서 실장 툴(43a, 43b)을 원래의 높이까지 상승시킨다. 이에 따라, 2개의 반도체 칩(t)을 동시에 실장 툴(43a, 43b)로 수취한다.When the semiconductor chip t is disposed on the arrangement portions 31a and 31b of the intermediate stage 31, the mounting head 43 of the left mounting portion 40A is moved toward the intermediate stage 31, The left and right mounting tools 43a and 43b are positioned at positions above the arrangement portions 31a and 31b, as shown in Fig. When the left and right mounting tools 43a and 43b are positioned on the arrangement portions 31a and 31b, the Z-direction moving devices 43c and 43d are driven to lower the mounting tools 43a and 43b, And 43b are brought into contact with the semiconductor chips t, respectively. When the mounting tools 43a and 43b come into contact with the semiconductor chip t, the semiconductor chips t are sucked and held by the mounting tools 43a and 43b. The timing of the suction and holding may be set at appropriate timings either before or after the contact of the mounting tools 43a and 43b with the semiconductor chip t. When the mounting tools 43a and 43b suck and hold the semiconductor chip t, the mounting tools 43a and 43b are raised to the original height by the Z-direction moving devices 43c and 43d. Thus, the two semiconductor chips t are simultaneously received by the mounting tools 43a and 43b.

여기서, 상기한 반도체 칩(t)의 전달과 병행하여, 우측의 이송 배치부(30B)에 의한, 공정(3)의 (3-1) 및 (3-2)가 행해진다. 이 때, 우측의 이송 배치 헤드(37)에 관해서도, 외측의 흡착 노즐(37a)(좌측의 이송 배치 헤드(37)와는 좌우가 반전되어 있기 때문에, 우측의 흡착 노즐(37a))에서부터 내측의 흡착 노즐(37b)의 순으로 반도체 칩(t)의 취출을 행한다. 또한, 이송 배치부(30)가 부품 공급부(10)로부터 반도체 칩(t)을 취출하는 취출 포지션은 단일의 포지션이다. 그 때문에, 좌측의 이송 배치부(30A)에 의한 반도체 칩(t)의 취출과 우측의 이송 배치부(30B)에 의한 반도체 칩(t)의 취출은 교대로 실행되게 된다.Here, (3-1) and (3-2) of the process (3) by the right-side transfer arrangement section 30B are performed in parallel with the transfer of the semiconductor chip t described above. At this time, the transfer positioning head 37 on the right side is also sucked from the suction nozzle 37a on the outer side (the suction nozzle 37a on the right side is inverted from the left transfer positioning head 37) The semiconductor chips t are taken out in the order of the nozzles 37b. Further, the take-out position at which the transfer arrangement section 30 takes out the semiconductor chip t from the component supply section 10 is a single position. Therefore, the extraction of the semiconductor chip t by the left-side transfer arrangement section 30A and the extraction of the semiconductor chip t by the right-side transfer arrangement section 30B are alternately performed.

(4) 반도체 칩(t)의 실장 공정(4) Mounting process of semiconductor chip (t)

(4-1: 반도체 칩(t)의 위치 검출 및 이동)(4-1: detection and movement of the position of the semiconductor chip t)

실장 툴(43a, 43b)이 반도체 칩(t)을 수취하면, 배치부(31a, 31b)의 상측에 배치된 촬상 유닛(44)의 칩 인식 카메라(44a, 44b)에 의해서 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)이 촬상된다. 이 촬상은, 실장 툴(43a, 43b)의 투시 가능한 부재를 투과하여 행해진다. 칩 인식 카메라(44a, 44b)의 촬상 화상에 기초하여, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)의 위치를 검출한다. 이 위치 검출은, 상술한 공정(3)의 (3-1)과 마찬가지로 공지된 화상 인식 기술을 이용하여 실시할 수 있다. 검출한 반도체 칩(t)의 위치에 기초하여 반도체 칩(t)의 위치 어긋남을 구한다.When the mounting tools 43a and 43b receive the semiconductor chip t, the chip recognition cameras 44a and 44b of the image pickup unit 44 disposed above the placement portions 31a and 31b mount the mounting tools 43a, 43b of the semiconductor chip t is picked up. This imaging is carried out through the transparent members of the mounting tools 43a and 43b. The position of the semiconductor chip t held by the mounting tools 43a and 43b is detected based on the image picked up by the chip recognition cameras 44a and 44b. This position detection can be performed by using a known image recognition technique similar to (3-1) of the above-described step (3). And the positional deviation of the semiconductor chip (t) is obtained based on the detected position of the semiconductor chip (t).

또한, 반도체 칩(t)의 위치 검출은 배치부(31a, 31b) 상에서 행하도록 하여도 좋다. 이 경우에는, 인식 카메라(44a, 44b)에 의해서 반도체 칩(t)의 촬상을 행한 후, 실장 툴(43a, 43b)이 반도체 칩(t)을 흡착 유지하게 된다. 인식 카메라(44a, 44b)에 의한 반도체 칩(t)의 촬상이 완료되면, 도 12에 도시한 것과 같이, 실장 툴(43a, 43b)은 X 방향을 따른 실장 라인 상에 위치하게 된 지지 기판(W)의 실장 영역의 행 위로 향해서 이동한다.Further, the position of the semiconductor chip t may be detected on the arrangement portions 31a and 31b. In this case, after the semiconductor chips t are picked up by the recognition cameras 44a and 44b, the mounting tools 43a and 43b hold the semiconductor chips t by suction. When the imaging of the semiconductor chip t by the recognition cameras 44a and 44b is completed, as shown in Fig. 12, the mounting tools 43a and 43b are mounted on the supporting board W of the mounting region.

(4-2: 반도체 칩(t)의 실장)(4-2: mounting of the semiconductor chip t)

실장 헤드(43)는, 좌우의 실장 툴(43a, 43b) 중, 우선 좌측의 실장 툴(43a)에 유지된 반도체 칩(t)을 실장하는 실장 영역 상으로, 좌측의 실장 툴(43a)에 유지된 반도체 칩(t)을 위치시키도록 이동한다. 이 경우, 좌측의 실장 툴(43a)에 유지되어 있는 반도체 칩(t)은 지지 기판(W)에 맨 처음 실장되는 반도체 칩(t)이므로, 실장 라인 상에 위치하게 된 실장 영역의 행 중 가장 좌측에 위치하는 실장 영역 상으로 좌측의 실장 툴(43a)이 이동된다.The mounting head 43 is mounted on the mounting tool 43a on the left side on the mounting area for mounting the semiconductor chip t held on the left mounting tool 43a among the mounting tools 43a and 43b on the left side And moves to hold the held semiconductor chips t. In this case, since the semiconductor chip t held by the mounting tool 43a on the left side is the semiconductor chip t which is first mounted on the supporting board W, The mounting tool 43a on the left side is moved onto the mounting area located on the left side.

이 때의 이동 위치는, 기억부(51)에 기억된 제1 및 제2 툴 보정 데이터와 (4-1: 반도체 칩(t)의 위치 검출 및 이동) 공정에서 산출된 반도체 칩(t)의 위치 어긋남에 기초하여 보정된다. 또한, (2-2: 글로벌 마크의 검출) 공정에 있어서, 지지 기판(W)의 기울기(θ)가 검출되어 있는 경우에는, 이 기울기(θ)에 관해서도 실장 툴(43a)에 의해서 보정된다. 이후, 실장 툴(43a)을 하강시켜 반도체 칩(t)을 지지 기판(W)의 원하는 실장 영역에 실장한다.The movement position at this time is the position of the semiconductor chip t calculated by the first and second tool correction data stored in the storage unit 51 and (4-1: position detection and movement of the semiconductor chip t) And is corrected based on the positional deviation. When the inclination [theta] of the support substrate W is detected in the step (2-2: Global Mark Detection), the inclination [theta] is also corrected by the mounting tool 43a. Thereafter, the mounting tool 43a is lowered to mount the semiconductor chip t in a desired mounting region of the supporting substrate W.

지지 기판(W)에 대한 반도체 칩(t)의 접합은, 지지 기판(W)의 표면 또는 반도체 칩(t)의 하면에 미리 첨부되어 있는 점착 시트나 다이 어태치 필름(Die Attach Film: DAF) 등의 점착력을 이용하여 행한다. 반도체 칩(t)의 접합은, 스테이지(21)에 히터를 설치해 두고서, 가열된 지지 기판(W)에 대하여 반도체 칩(t)을 가압하여 실시하여도 좋다. 히터는 실장 툴(43a)에 내장시키더라도 좋다. 반도체 칩(t)을 미리 설정된 시간만큼 가압한 후, 반도체 칩(t)의 흡착을 해제하여, 실장 툴(43a)을 원래의 높이까지 상승시킨다.The bonding of the semiconductor chip t to the support substrate W can be carried out by attaching an adhesive sheet or a die attach film (DAF), which is previously attached to the surface of the support substrate W or the lower surface of the semiconductor chip t, And the like. The bonding of the semiconductor chip t may be performed by providing a heater on the stage 21 and pressing the semiconductor chip t against the heated support substrate W. [ The heater may be embedded in the mounting tool 43a. After the semiconductor chip t is pressurized for a predetermined time, the suction of the semiconductor chip t is released, and the mounting tool 43a is raised to the original height.

실장 툴(43a)에 의한 실장이 완료되었으면, 이어서 우측의 실장 툴(43b)에 유지된 반도체 칩(t)을 실장하는 실장 영역 상으로, 우측의 실장 툴(43b)에 유지된 반도체 칩(t)을 위치시키도록 실장 헤드(43)가 이동된다. 우측의 실장 툴(43b)에 유지된 반도체 칩(t)이 실장 영역 상에 위치하게 되면, 상술한 좌측의 실장 툴(43a)과 같은 식의 동작에 의해서 실장 영역에 대하여 반도체 칩(t)이 실장된다. 좌우의 실장 툴(43a, 43b)에 의한 반도체 칩(t)의 실장이 완료된 좌측의 실장 헤드(43)는 중간 스테이지(31)로 향해서 이동한다.The semiconductor chip t held on the mounting tool 43b on the right side is mounted on the mounting area on which the semiconductor chip t held on the right mounting tool 43b is mounted, The mounting head 43 is moved. When the semiconductor chip t held on the mounting tool 43b on the right side is positioned on the mounting region, the semiconductor chip t is mounted on the mounting region by the same operation as the mounting tool 43a on the left side Respectively. The mounting head 43 on the left side where the mounting of the semiconductor chip t by the right and left mounting tools 43a and 43b is completed moves toward the intermediate stage 31. [

여기서, 상기한 반도체 칩(t)의 실장 공정과 병행하여, 좌측의 이송 배치부(30A)에 의한, 공정(3)의 (3-1) 및 (3-2)이 행해지고 있다. 그 때문에, 좌측의 실장 헤드(43)가 중간 스테이지(31)의 배치부(31a, 31b) 상으로 이동했을 때는, 이어서 실장되는 반도체 칩(t)이 배치부(31a, 31b)에 배치된 상태로 된다. 따라서, 중간 스테이지(31) 상으로 이동한 좌측의 실장 헤드(43)는, 즉시 배치부(31a, 31b) 상에서 반도체 칩(t)을 수취하고, 다시 공정(4)의 (4-1) 및 (4-2)를 실행한다. 이후, 이 동작을 지지 기판(W) 상의 모든 실장 영역에 대하여 반도체 칩(t)의 실장이 완료될 때까지 반복해서 행한다.Here, (3-1) and (3-2) of the process (3) by the left transfer arrangement section 30A are performed in parallel with the process of mounting the semiconductor chip t described above. Therefore, when the left mounting head 43 is moved onto the arrangement portions 31a and 31b of the intermediate stage 31, the semiconductor chips t to be mounted subsequently are placed in the arrangement portions 31a and 31b . Therefore, the left mounting head 43 moved onto the intermediate stage 31 immediately receives the semiconductor chips t on the arrangement portions 31a and 31b, and again, in Steps (4-1) and (4-2). Thereafter, this operation is repeatedly performed for all the mounting regions on the supporting substrate W until the mounting of the semiconductor chip t is completed.

좌측의 실장 헤드(43)의 실장 툴(43a, 43b)에 의한 반도체 칩(t)의 실장이 한창 행해지고 있는 와중이라도, 우측의 이송 배치부(30B)에 의해서 중간 스테이지(31)의 배치부(31c, 31d)에 대한 반도체 칩(t)의 이송 배치가 완료된 단계에서, 우측의 실장부(40B)의 실장 헤드(43)에 의한 반도체 칩(t)의 실장이 시작된다. 이 동작은, 좌측의 실장부(40A)의 예에서 설명한 상술한 공정(4)의 (4-2)와 마찬가지이다. 또한, 우측의 실장 헤드(43)에 관해서도, 외측(좌측의 실장 헤드(43)와 좌우가 반전되어 있기 때문에, 우측)의 실장 툴(43a)에서부터 내측의 실장 툴(43b)의 순으로 반도체 칩(t)의 실장을 행한다. 우측의 실장부(40B)에 의한 반도체 칩(t)의 실장에 관해서도, 좌측의 실장부(40A)와 마찬가지로, 지지 기판(W) 상의 모든 실장 영역에 대한 반도체 칩(t)의 실장이 완료될 때까지 반복해서 행한다.Even if the semiconductor chip t is being mounted by the mounting tools 43a and 43b of the mounting head 43 on the left side of the intermediate stage 31, The mounting of the semiconductor chip t by the mounting head 43 of the mounting portion 40B on the right side is started at the stage where the transportation arrangement of the semiconductor chip t with respect to the mounting portions 40a, This operation is similar to (4-2) of the above-described step (4) described in the example of the left mounting portion 40A. The mounting head 43 on the right side is also connected to the mounting tool 43a on the outside in the order of the mounting tool 43a on the outside (the mounting head 43 on the left side and the right side is inverted) (t) is mounted. The mounting of the semiconductor chip t with respect to all the mounting regions on the supporting substrate W is completed in the same manner as the mounting portion 40A on the left side with respect to the mounting of the semiconductor chip t by the mounting portion 40B on the right side Repeat until.

이 때, 좌측의 실장부(40A)와 우측의 실장부(40B)는, 지지 기판(W) 상의 영역을 좌우(X 방향)로 2등분하여, 각각의 영역을 분담하여 반도체 칩(t)의 실장을 행한다. 그 때문에, 좌측의 실장부(40A)의 실장 헤드(43)와 우측의 실장부(40B)의 실장 헤드(43)는, 상술한 공정(4)의 (4-1) 및 (4-2)를 교대로 행할 뿐만 아니라, 동시병행적으로 행할 수도 있다. 또한, 상술한 반도체 칩(t)의 실장에 있어서는, 스테이지(21)의 이동도 이루어진다. 즉, 좌우의 실장 헤드(43)가 지지 기판(W)의 실장 영역에 반도체 칩(t)을 실장할 때는, 각각의 실장 헤드(43)의 외측의 실장 툴(43a)이 개개로 실장 라인 상의 미리 설정된 정위치(이하, 「실장 포지션」이라고 한다.)에서 실장을 행하도록 이동 위치가 제어된다.At this time, the mounting portion 40A on the left side and the mounting portion 40B on the right side divide the area on the support substrate W into two halves in the left and right directions (X direction) And performs mounting. The mounting head 43 of the mounting portion 40A on the left side and the mounting head 43 of the mounting portion 40B on the right side are arranged in the same manner as the mounting heads 43 of the left mounting portion 40A and the mounting head 43 of the right mounting portion 40B, But may be performed in parallel at the same time. In mounting the semiconductor chip t described above, the stage 21 is also moved. That is, when the right and left mounting heads 43 mount the semiconductor chip t in the mounting region of the supporting substrate W, the mounting tools 43a on the outside of the mounting heads 43 are individually mounted on the mounting line The moving position is controlled so as to be mounted at a predetermined fixed position (hereinafter referred to as " mounting position ").

이 실장 포지션은, 예컨대 원점 위치에 위치하게 된 스테이지(21) 상에 정규의 위치 관계로 배치된 지지 기판(W)에 대하여, 도 7의 부호 71A, 71B에 나타내는 위치와 같이 설정한다. 본 실시형태에서는, 이 2개의 실장 포지션 사이의 거리는 「실장 영역의 배치 간격(센터 사이의 거리)(P)의 2배의 거리(2P)의 정수배(n배)의 거리」로 설정하고 있다. 이 실장 포지션 사이의 거리(2P×n)가 근접 간격 이상으로 되며, 또한 그 중에서 지지 기판(W)의 실장 영역의 배치 상태에 따라서 거리(2P×n)가 좁아지도록 설정한다. 요컨대, 근접 간격 이상이며 또한 근접 간격에 가장 가까운 (2P×n)의 값을 실장 포지션 사이의 거리로서 설정하는 것이 바람직하다. 이와 같이, 각 실장 헤드(43)의 외측의 실장 툴(43a)에 의한 실장 위치가 실장 라인 상의 정위치로 설정되어 있으므로, 스테이지(21)는 지지 기판(W)에 있어서의 실장 라인 상에 위치하게 된 실장 영역의 행 중, 외측의 실장 툴(43a)에 의해서 반도체 칩(t)이 실장되는 실장 영역을 순차 실장 포지션에 위치시키도록 이동 제어된다. 물론, 이 이동 제어는 기억부(51)에 기억된 스테이지 보정 데이터를 가미하여 이루어진다.This mounting position is set to the position shown by reference numerals 71A and 71B in Fig. 7, for example, with respect to the supporting substrate W arranged in the normal positional relationship on the stage 21 positioned at the origin position. In the present embodiment, the distance between the two mounting positions is set to an integer multiple (n times) of the distance 2P of the placement area (distance between centers) P. The distance (2P x n) between the mounting positions is set to be equal to or larger than the proximity distance, and the distance (2P x n) is set to be narrower depending on the arrangement state of the mounting region of the supporting substrate (W). That is, it is preferable to set a value of (2Pxn) that is not less than the proximity interval and closest to the proximity interval as the distance between the mounting positions. Since the mounting position by the mounting tool 43a on the outside of each mounting head 43 is set at the correct position on the mounting line in this manner, the stage 21 is positioned on the mounting line of the supporting substrate W The mounting area where the semiconductor chip t is mounted by the mounting tool 43a on the outside is sequentially controlled to be positioned in the mounting position. Of course, this movement control is performed by adding the stage correction data stored in the storage unit 51. [

보다 구체적으로는, 우선 스테이지(21)는 실장 라인 상에 위치하게 된 지지 기판(W) 상의 실장 영역의 행 중, 좌측의 실장 헤드(43)의 외측의 실장 툴(43a)에 의해서 반도체 칩(t)이 맨 처음 실장되는 실장 영역을 좌측의 실장 포지션에 위치시키도록 이동된다. 좌측의 실장 포지션에 위치하게 된 실장 영역에 반도체 칩(t)이 실장된 후, 이 실장 영역의 이웃의 실장 영역에 좌측의 실장 헤드(43)의 내측(우측)의 실장 툴(43b)에 의해서 반도체 칩(t)이 실장된다. 내측의 실장 툴로 이웃의 실장 영역에 반도체 칩(t)을 실장할 때의 이동은, 상술한 것과 같이 실장 헤드(43)의 이동에 의해서 행해진다. 이 때, 우측의 실장 헤드(43)의 외측(우측)의 실장 툴(43a)에 의해서 반도체 칩(t)이 맨 처음 실장되는 실장 영역은, 우측의 실장 포지션에 위치하게 되고 있기 때문에, 외측(우측)의 실장 툴(43a)에 의해 반도체 칩(t)이 실장되고, 이어서 내측(우측)의 실장 툴(43b)에 의해서 반도체 칩(t)이 실장된다.More specifically, first, the stage 21 is mounted on the semiconductor chip (not shown) by the mounting tool 43a on the outside of the mounting head 43 on the left side of the row of the mounting area on the supporting substrate W, t is moved to place the mounting region where the first mounting is to be performed on the left mounting position. After the semiconductor chip t is mounted on the mounting region located on the left side, the mounting tool 43b on the inner side (right side) of the mounting head 43 on the left side is mounted on the mounting region adjacent to the mounting region The semiconductor chip t is mounted. The movement of the semiconductor chip t mounted on the mounting area of the neighboring mounting tool by the mounting tool of the inside is performed by the movement of the mounting head 43 as described above. At this time, since the mounting region in which the semiconductor chip t is first mounted by the mounting tool 43a on the outside (right side) of the mounting head 43 on the right side is located at the mounting position on the right side, The semiconductor chip t is mounted by the mounting tool 43a on the right side and the semiconductor chip t is then mounted by the mounting tool 43b on the inside side (right side).

우측의 실장 헤드(43)의 내측(좌측)의 실장 툴(43b)에 의해서 반도체 칩(t)이 실장되었으면, 스테이지(21)는 실장 라인 상에 위치하게 된 지지 기판(W) 상의 실장 영역의 행 중, 좌측의 실장 툴(43a)에 의해서 반도체 칩(t)이 2번째로 실장되는 실장 영역을 좌측의 실장 포지션에 위치시키도록 이동된다. 이와 같이 하여, 스테이지(21)는 좌우의 실장 툴(43a)에 의해서 반도체 칩(t)이 실장되는 실장 영역을 순차 실장 포지션에 위치시킨다. 좌우의 실장 헤드(43)의 실장 툴(43a, 43b)에 의한 일련의 반도체 칩(t)의 실장(4개의 반도체 칩(t)의 실장)이 행해지고 있는 동안은, 지지 기판(W)은 일정한 위치에 정지하고 있고, 다음 반도체 칩(t)의 실장(다음 4개의 반도체 칩(t)의 실장)이 이루어지기 전에, 지지 기판(W)의 다음 실장 영역이 실장 포지션에 위치하게 되도록 지지 기판(W)이 스테이지(21)에 의해 이동된다. 또한, 상술한 캘리브레이션 공정(1)에 있어서, 좌우의 실장 헤드(43)의 기판 인식 카메라(43f)에 의한 도트 마크의 위치 인식 결과에 어긋남이 있는 경우, 그 어긋난 분량만큼은 보정하도록 이동시킨다.When the semiconductor chip t is mounted by the mounting tool 43b on the inner side (left side) of the mounting head 43 on the right side, the stage 21 is mounted on the mounting area on the supporting substrate W, The mounting area where the semiconductor chip t is mounted secondly is moved by the mounting tool 43a on the left side to place the mounting area on the left mounting position. In this way, the stage 21 places the mounting areas in which the semiconductor chips t are mounted by the mounting tools 43a on the left and right, sequentially in the mounting position. While the mounting of the semiconductor chips t (mounting of the four semiconductor chips t) by the mounting tools 43a and 43b of the right and left mounting heads 43 is performed, And the next mounting region of the supporting substrate W is positioned at the mounting position before the next semiconductor chip t is mounted (mounting of the next four semiconductor chips t) W) are moved by the stage 21. In the calibration step (1) described above, if there is a deviation in the position recognition result of the dot mark by the board recognition camera 43f of the mounting heads 43 on the left and right, the misaligned amount is shifted to be corrected.

(5) 지지 기판(W)의 반출 및 반입 공정(5) The step of carrying out and carrying out the supporting substrate W

지지 기판(W) 상의 모든 실장 영역에 대하여 반도체 칩(t)의 실장이 완료되었으면, 이송 배치부(30) 및 실장부(40)가 일단 정지되어, 반도체 칩(t)의 실장이 완료된 지지 기판(W)의 스테이지(21)로부터의 반출과 새로운 지지 기판(W)의 스테이지(21) 상으로의 반입이 행해진다. 스테이지(21)로부터의 지지 기판(W)의 반출은, 상술한 공정(2)에서 설명한 반송 로봇과는 다른 반송 로봇에 의해서 행해진다. 이 반송 로봇은, 실장 장치(1)의 우측으로부터 우측의 실장부(40)B)의 지지 프레임(41)의 문 아래의 공간을 통해서 반송 아암을 침입시켜, 스테이지(21) 상의 지지 기판(W)을 수취한 후, 지지 프레임(41)의 문 아래의 공간을 통해서 지지 기판(W)을 반출한다. 반출한 지지 기판(W)은 후술하는 밀봉 공정(S2)으로 반송된다. 새로운 지지 기판(W)은, 상술한 공정(2)과 같은 식으로 하여 스테이지(21) 상에 셋트된다.When the mounting of the semiconductor chip t is completed with respect to all of the mounting regions on the supporting substrate W, the feeding arrangement portion 30 and the mounting portion 40 are temporarily stopped, The wafer W is carried out from the stage 21 and the new support substrate W is carried on the stage 21. [ The carrying out of the support substrate W from the stage 21 is carried out by a carrying robot different from the carrying robot described in the above-mentioned step (2). This carrying robot penetrates the carrying arm through the space under the door of the supporting frame 41 of the mounting portion 40 B on the right side from the mounting apparatus 1 to form the supporting substrate W After that, the support substrate W is taken out through the space under the door of the support frame 41. The removed support substrate W is transported to a sealing step S2 described later. The new support substrate W is set on the stage 21 in the same manner as in the above-described step (2).

(6) 웨이퍼링(11)의 교환 공정(6) Replacement of Wafer Ring 11

상술한 것과 같이 지지 기판(W)에 대한 반도체 칩(t)의 실장을 반복해서 행함으로써 웨이퍼링(11) 상의 반도체 칩(t)이 없어진 경우, 웨이퍼링(11)이 새로운 웨이퍼링(11)과 교환된다. 이 교환은, 상술한 공정(1)과 마찬가지로, 좌측의 이송 배치부(30A)에 설치된 웨이퍼링 유지 장치(32)를 이용하여 행해진다. 즉, 웨이퍼링(11) 상의 반도체 칩(t)이 없어지면, 부품 공급부(10)가 구비하는 익스팬드 기구(도시되지 않음)에 의한 웨이퍼링(11)의 유지가 해제된다. 이후, 웨이퍼링 유지 장치(32)가 공정(1)과는 반대의 동작으로 웨이퍼링(11)을 웨이퍼링 홀더(12) 상에서 수납부(도시되지 않음) 내로 수납하고, 이어서 공정(1)의 동작으로 새로운 웨이퍼링(11)을 수납부로부터 웨이퍼링 홀더(12) 상에 공급한다.When the semiconductor chip t on the wafer ring 11 is removed by repeatedly mounting the semiconductor chip t on the supporting substrate W as described above, . This exchange is performed by using the wafer ring holding device 32 provided in the left-side transfer arrangement section 30A, similarly to the above-described process (1). That is, when the semiconductor chip t on the wafer ring 11 disappears, the holding of the wafer ring 11 by the expand mechanism (not shown) included in the component supply unit 10 is released. Thereafter, the wafer ring holding device 32 stores the wafer ring 11 into the housing portion (not shown) on the wafer ring holder 12 in an operation opposite to the process (1) A new wafer ring 11 is supplied onto the wafer ring holder 12 from the accommodating portion.

도 13에 도시한 것과 같이, 하나의 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장하는 경우가 있다. 이러한 경우에는, 상술한 것과 같이 1번째 반도체 칩(t1)의 실장이 완료된 후, 부품 공급부(10)에 2번째의 반도체 칩(t2)이 탑재된 웨이퍼링(11)을 셋트하고, 스테이지(21) 상에는 1번째의 반도체 칩(t1)을 실장 완료한 지지 기판(W)을 셋트한다. 그리고, 상술한 동작과 같은 동작을 실행함으로써, 1번째의 반도체 칩(t1)이 실장된 각 실장 영역(MA)에 대하여 2번째 반도체 칩(t2)의 실장을 순차 행한다. 이와 같이 하여, 2번째의 반도체 칩(t2)이 반도체 칩(t1)의 실장된 모든 실장 영역(MA)에 실장되었으면, 부품 공급부(10)에 3번째의 반도체 칩(t3)이 탑재된 웨이퍼링(11)을 셋트하고, 또한 스테이지(21)에는 반도체 칩(t1, t2)을 실장 완료한 지지 기판(W)을 셋트하여, 같은 동작에 의해서 3번째 반도체 칩(t3)의 실장을 행한다. 이와 같이 하여, 지지 기판(W)의 각 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장한다.As shown in Fig. 13, a plurality of semiconductor chips t1 to t3 may be mounted on one mounting area MA. In this case, after the mounting of the first semiconductor chip t1 is completed as described above, the wafer ring 11 on which the second semiconductor chip t2 is mounted is set in the component supplying section 10, and the stage 21 The support substrate W on which the first semiconductor chip t1 has been mounted is set. Then, by performing the same operation as the above-described operation, the second semiconductor chip t2 is sequentially mounted on each mounting area MA on which the first semiconductor chip t1 is mounted. In this manner, if the second semiconductor chip t2 is mounted on all of the mounting areas MA on which the semiconductor chip t1 is mounted, it is possible to mount the third semiconductor chip t3 on the part feeding part 10, The support substrate W on which the semiconductor chips t1 and t2 have been mounted is set on the stage 21 and the third semiconductor chip t3 is mounted on the stage 21 by the same operation. In this manner, a plurality of semiconductor chips t1 to t3 are mounted on the respective mounting regions MA of the supporting substrate W.

하나의 실장 영역(MA)에 복수의 반도체 칩(t1∼t3)을 실장하는 경우, 상기한 것과 같이 1번째의 반도체 칩(t1)을 모든 지지 기판(W)에 실장 완료한 후에, 2번째의 반도체 칩(t2)으로 전환하는 실장 방법에 한정되는 것이 아니다. 예컨대, 1장의 지지 기판(W)에 대하여 1번째의 반도체 칩(t1)을 실장 완료하면 부품 공급부(10)로부터 공급하는 반도체 칩(t)을 2번째의 반도체 칩(t2)으로 전환하도록 하여도 좋다. 3번째의 반도체 칩(t3)도 마찬가지이며, 1장의 지지 기판(W)에 대하여 2번째의 반도체 칩(t2)을 실장 완료했으면 3번째의 반도체 칩(t3)으로 전환하도록 한다. 즉, 지지 기판(W) 단위로 복수 품종의 반도체 칩(t)의 실장을 행하도록 하여도 좋다. 이 경우, 하나의 지지 기판(W)에 대하여 모든 품종의 반도체 칩(t)을 실장 완료할 때까지 지지 기판(W)을 스테이지(21) 상에서 제거하지 않기 때문에, 복수 품종의 반도체 칩(t)의 실장 정밀도를 더욱 향상시킬 수 있다.When a plurality of semiconductor chips t1 to t3 are mounted on one mounting area MA after the first semiconductor chip t1 is mounted on all of the supporting boards W as described above, And is not limited to the mounting method for switching to the semiconductor chip t2. For example, even if the first semiconductor chip t1 is mounted on one support substrate W and the semiconductor chip t supplied from the component supply unit 10 is switched to the second semiconductor chip t2 good. The same is applied to the third semiconductor chip t3. When the second semiconductor chip t2 is mounted on one support substrate W, the third semiconductor chip t3 is switched to the third semiconductor chip t3. That is, a plurality of semiconductor chips t may be mounted in units of the support substrate W. In this case, since the support substrate W is not removed on the stage 21 until all types of semiconductor chips t are mounted on one support substrate W, It is possible to further improve the mounting precision of the semiconductor device.

상기한 각 품종의 반도체 칩(t)을 모든 지지 기판(W)에 실장하는 방법에 있어서, 1번째 품종의 반도체 칩(t1)을 실장 완료한 지지 기판(W)은 스테이지(21) 상에서 일단 반출되고, 2번째 품종의 반도체 칩(t2)을 실장할 때에 스테이지(21) 상에 다시 배치된다. 이 때문에, 1번째 품종의 반도체 칩(t1)을 실장할 때와 2번째 품종의 반도체 칩(t2)을 실장할 때에 있어서, 스테이지(21) 상에서의 지지 기판(W)의 위치에 틀어짐, 즉 배치 위치 어긋남이 생긴다. 스테이지(21) 상에서 종종 같은 위치가 되는 경우는 있더라도 대개는 어긋나게 된다. 글로벌 인식으로 지지 기판(W)의 위치를 인식하고 있다고는 해도, 인식 오차 등의 요인으로 지지 기판(W)의 인식 위치에 어긋남이 생길 가능성이 있다. 따라서, 그만큼 1번째 품종과 2번째 품종의 상대 위치 정밀도가 저하하는 것을 생각할 수 있다. 이에 대하여, 1번째 품종의 반도체 칩(t1)과 2번째 품종의 반도체 칩(t2)을, 스테이지(21)로부터 지지 기판(W)을 떼어내지 않고서 계속하여 실장한 경우, 인식 오차에 의한 위치 어긋남을 방지할 수 있다. 따라서, 1번째 품종과 2번째 품종의 상대 위치 정밀도를 향상시킬 수 있다.The support substrate W on which the semiconductor chip t1 of the first kind is mounted is mounted on the stage 21 by being once taken out of the stage 21, And is placed on the stage 21 again when the semiconductor chip t2 of the second kind is mounted. Therefore, when the semiconductor chip t1 of the first kind and the semiconductor chip t2 of the second kind are mounted, the position of the support substrate W on the stage 21 is changed, that is, Positional deviation occurs. Even if they are often placed on the stage 21 at the same position, they are often misaligned. Even if the position of the supporting substrate W is recognized by the global recognition, there is a possibility that the recognition position of the supporting substrate W is deviated due to a recognition error or the like. Accordingly, it can be considered that the relative positional accuracy of the first and second varieties is reduced accordingly. On the other hand, when the semiconductor chip t1 of the first kind and the semiconductor chip t2 of the second kind are successively mounted without removing the support substrate W from the stage 21, the positional shift due to the recognition error Can be prevented. Therefore, the relative positional accuracy between the first and second varieties can be improved.

지지 기판(W)의 복수의 실장 영역의 각각에 실장하는 반도체 칩(t)은 1 품종에 한정되는 것이 아니다. 하나의 지지 기판(W)을 복수의 영역으로 구분하여, 영역마다 다른 품종의 반도체 칩(t)을 실장하는 것도 가능하다. 예컨대, 지지 기판(W)를 Y 방향으로 2분한 한쪽 반의 제1 영역에 A 품종의 반도체 칩(ta)을 실장하고, 나머지 반의 제2 영역에 B 품종의 반도체 칩(tb)을 실장하도록 하여도 좋다. A 품종의 반도체 칩(ta)이 실장된 제1 영역으로부터는 A 품종의 반도체 패키지가 제조된다. B 품종의 반도체 칩(tb)이 실장된 영역으로부터는 B 품종의 반도체 패키지가 제조된다.The semiconductor chip t mounted on each of the plurality of mounting regions of the supporting substrate W is not limited to one kind. It is also possible to divide one support substrate W into a plurality of regions and mount different types of semiconductor chips t in each region. For example, even if the semiconductor chip ta of the A-type is mounted on the first region of one half of the supporting substrate W in the Y direction and the semiconductor chip tb of the B-type is mounted on the second region of the other half good. A semiconductor package of the A variety is manufactured from the first region in which the semiconductor chip ta of the A variety is mounted. A semiconductor package of type B is manufactured from the region where the semiconductor chip tb of the B variety is mounted.

이 경우, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)에서는, 후속 공정에 있어서 형성되는 재배선층의 회로 패턴이 다르기 때문에, 재배선 형성용의 노광 패턴도 다르게 된다. 이 때문에, 반도체 칩(ta, tb)의 실장 오차를 노광 공정에서 보정하는 것은 점점 어렵게 되는 것을 생각할 수 있다. 실시형태의 실장 장치 및 실장 방법을 적용한 경우, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)의 사이에서도 높은 상대 위치 정밀도로 실장하는 것이 가능하다. 따라서, A 품종의 반도체 칩(ta)이 실장된 영역에 대한 노광 처리와 B 품종의 반도체 칩(tb)이 실장된 영역에 대한 노광 처리를 일괄적으로 행하는 것도 가능하게 되어, 생산 효율을 향상시킬 수 있다.In this case, since the circuit pattern of the re-wiring layer formed in the subsequent process is different in the semiconductor chip ta of the A-type and the semiconductor chip tb of the B-type, the exposure pattern for forming the rewiring line also becomes different. Therefore, it can be considered that it becomes increasingly difficult to correct the mounting errors of the semiconductor chips ta and tb in the exposure process. When the mounting apparatus and the mounting method of the embodiment are applied, the semiconductor chip ta of the A type and the semiconductor chip tb of the B type can be mounted with high relative positional accuracy. Therefore, it is also possible to collectively perform the exposure process for the region where the semiconductor chip ta of the A-type is mounted and the exposure process for the region where the semiconductor chip tb of the B-type is mounted, .

제1 영역에 A 품종의 반도체 칩(ta)을 실장하고, 제2 영역에 B 품종의 반도체 칩(tb)을 실장함에 있어서, A 품종의 반도체 칩(ta)과 B 품종의 반도체 칩(tb)의 사이즈가 다른 경우 등, A 품종의 실장 피치와 B 품종의 실장 피치가 다른 경우도 있다. 이러한 경우에는, A 품종의 반도체 칩(ta)을 실장할 때와 B 품종의 반도체 칩(tb)을 실장할 때에 있어서, 스테이지(21)의 이송량을 전환함으로써, 복수 품종의 반도체 칩(ta, tb)을 지지 기판(W)의 복수의 영역에 양호하게 실장할 수 있다. 마찬가지로, 지지 기판(W)의 제1 영역에 제1 멀티 칩 패키지를 구성하는 C 품종과 D 품종의 반도체 칩의 조합을 실장하고, 제2 영역에 제2 멀티 칩 패키지를 구성하는 E 품종과 F 품종의 반도체 칩의 조합을 실장하도록 하여도 좋다. 이들 어느 실장에 있어서나, 1 품종의 반도체 칩(t)씩 복수의 지지 기판(W)에 실장을 행하도록 하여도 좋고, 지지 기판(W) 단위로 복수 품종의 반도체 칩을 실장하도록 하여도 좋다. 이들의 구체적인 실장 공정은 상술한 것과 같다.The semiconductor chip ta of the type A and the semiconductor chip tb of the type B are mounted on the first region while the semiconductor chip ta of the type A is mounted on the first region and the semiconductor chip ta of the type B is mounted on the second region, The mounting pitch of the A varieties and the mounting pitch of the B varieties may differ from each other. In this case, when the semiconductor chip ta of the A-type is mounted and the semiconductor chip tb of the B-type is mounted, the transfer amount of the stage 21 is switched so that the semiconductor chips ta, tb ) Can be favorably mounted on a plurality of regions of the support substrate (W). Likewise, a combination of the C-type and D-type semiconductor chips constituting the first multi-chip package is mounted on the first region of the support substrate W, and the E-type and F A combination of semiconductor chips of various kinds may be mounted. In any of these mounting methods, the semiconductor chips (t) of one kind may be mounted on a plurality of support substrates (W), or a plurality of types of semiconductor chips may be mounted on a support substrate (W) basis . These specific mounting processes are as described above.

또한, 이러한 경우에도, 지지 기판(W)의 글로벌 마크의 인식은 맨 처음 1회 행하면 되고, 반도체 칩(t)을 실장하는 영역이 제1 영역에서 제2 영역으로 옮겨갈 때에 다시금 지지 기판(W)의 글로벌 마크를 인식하지 않고서 끝낼 수 있다. 또한, 스테이지(21)에 히터를 설치하거나 하여 지지 기판(W)을 가열하는 경우에는, 반도체 칩(t)이 먼저 실장되는 제1 영역과 후에 실장되는 제2 영역에 있어서, 스테이지(21)의 보정 데이터를 전환하도록 하여도 좋다. 이와 같이 함으로써, 제1 영역에 A 품종의 반도체 칩(ta)을 실장하고 있는 사이에, 지지 기판(W)에 있어서의 제2 영역에 대응하는 부분의 열팽창량이 확대되었을 때라도, 그것에 대응하는 것이 가능하게 되기 때문에, 반도체 칩(t)(tb)의 실장 정밀도를 높은 정밀도로 유지할 수 있다.Also in this case, the recognition of the global mark of the support substrate W can be performed for the first time, and when the region for mounting the semiconductor chip t is moved from the first region to the second region, ) Without recognizing the global mark of < / RTI > When the heater 21 is provided on the stage 21 to heat the support substrate W, the first area where the semiconductor chip t is mounted first and the second area after the stage 21 are mounted, The correction data may be switched. By doing so, even when the thermal expansion amount of the portion corresponding to the second region of the support substrate W is enlarged while the semiconductor chip ta of the A-type is mounted in the first region, , So that the mounting accuracy of the semiconductor chip (t) (tb) can be maintained with high accuracy.

상술한 것과 같은 지지 기판(W) 단위로 복수 품종의 반도체 칩(t)의 실장을 행하는 경우에는, 부품 공급부(10)로서 테이프 피더에 의한 칩 공급 기구를 이용하여, 복수 품종에 대응한 복수의 테이프 피더를 장비하도록 하면 된다. 테이프 피더를 이용하는 경우, 좌측의 이송 배치부(30A) 및 실장부(40A)와 우측의 이송 배치부(30B) 및 실장부(40B)에서 각각 부품 공급부(10)를 사이에 두고서 양측에 전용의 칩 공급 기구를 장비하여도 좋다. 이와 같이 한 경우, 좌우의 이송 배치부(30A, 30B) 및 실장부(40A, 40B)에 대하여 다른 품종의 반도체 칩(t) 또는 다른 조합의 반도체 칩(t)을 공급할 수 있다. 그 때문에, 상술한 것과 같은 지지 기판(W)을 2개의 영역으로 2분하여 각각 다른 반도체 패키지를 제조하는 경우에 유효하다.In the case of mounting semiconductor chips t of a plurality of kinds in units of the support substrate W as described above, a plurality of kinds of semiconductor chips t are mounted by using a chip supply mechanism of a tape feeder as the component supply unit 10, The tape feeder can be equipped. In the case of using the tape feeder, only the left and right feed arrangements 30A and 40A and the right feed and arrange unit 30B and the mounting unit 40B are provided on both sides with the component feeder 10 therebetween Chip supply mechanism may be provided. In such a case, different types of semiconductor chips t or other combinations of semiconductor chips t can be supplied to the left and right transfer arrangements 30A and 30B and the mounting portions 40A and 40B. Therefore, it is effective when the support substrate W as described above is divided into two regions to manufacture different semiconductor packages.

상술한 1 품종의 반도체 칩(t) 혹은 복수 품종의 반도체 칩(t1, t2, t3) 또는 반도체 칩(ta, tb) 등의 실장이 종료된 지지 기판(W)은, 이하에 나타내는 후속 공정에 보내지고, 이에 따라 반도체 패키지와 같은 패키지 부품이 제작된다. 즉, 반도체 칩의 실장이 종료된 지지 기판(W)은, 밀봉 공정 및 재배선층 형성 공정으로 순차 보내진다. 밀봉 공정에서는, 지지 기판(W) 상에 실장된 반도체 칩 사이의 간극에 수지가 충전되고, 이에 따라 의사 패널 또는 의사 웨이퍼가 형성된다. 의사 패널 또는 의사 웨이퍼는 재배선층 형성 공정으로 보내진다. 재배선층 형성 공정에서는, 반도체 웨이퍼의 제조 프로세스, 프린트 기판의 제조 프로세스 또는 표시 패널의 제조 프로세스에 있어서의 회로의 형성 공정, 즉 레지스트 재료 등의 감광재의 도포 공정, 감광재의 노광 및 현상 공정, 에칭 공정, 이온 주입 공정, 레지스트의 박리 공정 등이 실시되고, 이들 공정에 의해 의사 패널 또는 의사 웨이퍼의 반도체 칩 상에 재배선층이 형성된다. 재배선층이 형성된 의사 패널 또는 의사 웨이퍼는 다이싱 공정으로 보내지고, 거기서 의사 패널 또는 의사 웨이퍼를 개편화함으로써 반도체 패키지와 같은 패키지 부품이 제조된다.The support substrate W on which the above-described one kind of semiconductor chip t or a plurality of kinds of semiconductor chips t1, t2 and t3 or semiconductor chips ta and tb has been mounted is formed in a following step So that a package component such as a semiconductor package is manufactured. That is, the supporting substrate W on which the semiconductor chip is mounted is sequentially sent to the sealing step and the re-wiring layer forming step. In the sealing step, the resin is filled in the gap between the semiconductor chips mounted on the supporting substrate (W), thereby forming a pseudo panel or a pseudo wafer. The pseudo panel or the pseudo wafer is sent to the re-wiring layer forming process. In the rewiring layer forming step, a circuit forming step in a manufacturing process of a semiconductor wafer, a manufacturing process of a printed substrate or a manufacturing process of a display panel, that is, a coating process of a photosensitive material such as a resist material, an exposure and development process of a photosensitive material, , An ion implantation process, a resist peeling process, and the like are performed, and a rewiring layer is formed on the semiconductor chip of the pseudo panel or the pseudo wafer by these processes. A pseudo panel or a pseudo wafer on which a rewiring layer is formed is sent to a dicing process where a pseudo panel or pseudo wafer is unified to produce a packaged part such as a semiconductor package.

이와 같이, 실시형태의 패키지 부품의 제조 방법은, 도 14에 도시한 것과 같이, 지지 기판(W)의 복수의 실장 영역의 각각에 전자 부품을 실장하는 실장 공정(S1)과, 복수의 실장 영역에 실장된 전자 부품을 일괄적으로 밀봉함으로써 의사 패널 또는 의사 웨이퍼를 형성하는 밀봉 공정(S2)과, 의사 패널 또는 의사 웨이퍼의 전자 부품 상에 재배선층을 형성하는 재배선 공정(S3)과, 의사 패널 또는 의사 웨이퍼를 다이싱하여 패키지 부품을 제조하는 다이싱 공정(S4)을 구비한다. 재배선 공정(S3)은, 상기한 것과 같이 감광재의 도포 공정(S31), 감광재의 노광 및 현상 공정(S32), 에칭 공정(S33), 이온 주입 공정(S34), 레지스트의 박리 공정(S35) 등을 구비한다. 실시형태의 패키지 부품의 제조 방법에 있어서의 전자 부품의 실장 공정은 실시형태의 전자 부품의 실장 방법에 기초하여 실시된다. 실시형태의 패키지 부품의 제조 방법에 있어서, 지지 기판(W)의 각 실장 영역에 실장되는 전자 부품은, 상술한 것과 같이 하나의 반도체 칩(t)이라도 좋고, 또한 복수 종의 반도체 칩이나 동일한 품종의 복수의 반도체 칩이라도 좋다. 전자 부품의 품종이나 수는 특별히 한정되는 것은 아니다.As shown in Fig. 14, the method for manufacturing a package component according to the present embodiment includes the packaging step S1 for mounting electronic components in each of a plurality of mounting regions of the supporting substrate W, (S2) for forming a pseudo panel or a pseudo wafer by sealing the electronic parts mounted on the pseudo panel or the pseudo wafer collectively, a re-wiring step (S3) for forming a re-wiring layer on the electronic part of the pseudo panel or the pseudo wafer, And a dicing step (S4) of dicing the panel or pseudo wafer to produce a package component. The rewiring step S3 includes the step of coating the photosensitive material S31, the step of exposing and developing the photosensitive material S32, the step of etching S33, the step of ion implantation S34, the step of removing the resist S35, And the like. The mounting process of the electronic component in the manufacturing method of the package component of the embodiment is carried out based on the mounting method of the electronic component of the embodiment. In the method of manufacturing a package component according to the embodiment, the electronic component to be mounted on each mounting region of the supporting substrate W may be one semiconductor chip t as described above, or a plurality of kinds of semiconductor chips, Or a plurality of semiconductor chips. The type and number of the electronic components are not particularly limited.

상술한 실시형태의 실장 장치(1)에 있어서는, 2개의 실장 툴(43a, 43b)을 각각 구비하는 좌우 2개의 실장 헤드(43, 43)에 의해서 지지 기판(W) 상의 복수의 실장 영역 중, X 방향을 따라서 미리 설정된 실장 라인 상에 위치하게 된 몇 개의 실장 영역에 대하여 반도체 칩(t)을 실장한다. 이 때, 스테이지부(20)의 스테이지 이동 기구로서의 XY 이동 기구(22)에 의한 스테이지(21)의 이동은, 미리 취득하여 기억부(51)에 기억된, 스테이지(21)의 이동 위치 오차를 보정하는 스테이지 보정 데이터를 이용하여 보정된다. 또한, 좌우의 실장 헤드(43)의 실장 헤드 이동 기구로서의 Y 방향 이동 장치(41a) 및 X 방향 이동 장치(42a)에 의한 각 실장 툴(43a, 43b)의 실장 라인 상에서의 이동은, 미리 취득하여 기억부(51)에 기억된, 실장 라인 상에 있어서의 좌우의 실장 툴(43a, 43b)마다의 이동 위치 오차를 보정하는 툴 보정 데이터로서의 제1 툴 보정 데이터, 또한 실장 위치로 이동한 실장 툴(43a, 43b)에 의한 실장 시의 위치 오차를 보정하는 툴 보정 데이터로서의 제2 툴 보정 데이터를 이용하여 보정된다.In the mounting apparatus 1 of the embodiment described above, of the plurality of mounting regions on the supporting substrate W by the two mounting heads 43 and 43 having the two mounting tools 43a and 43b respectively, The semiconductor chip t is mounted on several mounting regions which are located on a predetermined mounting line along the X direction. At this time, the movement of the stage 21 by the XY moving mechanism 22 as the stage moving mechanism of the stage unit 20 is carried out by the movement position error of the stage 21 stored in the storage unit 51 Is corrected using the stage correction data to be corrected. The movements of the mounting tools 43a and 43b on the mounting lines by the Y-direction moving device 41a and the X-direction moving device 42a as the mounting head moving mechanism of the mounting heads 43 on the left and right, First tool correction data as tool correction data for correcting the movement position error for each of the mounting tools 43a, 43b on the mounting line on the mounting line, Is corrected by using the second tool correction data as the tool correction data for correcting the position error at the time of mounting by the tool (43a, 43b).

이들에 의해서, 좌우의 실장 헤드(43)가, 각각 2개의 실장 툴(43a, 43b)에 의해서, 지지 기판(W)에 대하여 실장 라인 상의 다른 위치에 있어서 개별적으로 반도체 칩(t)을 실장하는 경우에 있어서도, 지지 기판(W) 상의 각 실장 영역에 대한 반도체 칩(t)의 실장 오차를 저감시킬 수 있다. 또한, 각각이 복수(2개)의 실장 툴(43a, 43b)을 갖춘 좌우의 실장 헤드(43)를 이용하여 지지 기판(W)의 복수의 실장 영역에 반도체 칩(t)을 실장함으로써, 하나의 반도체 칩(t)의 실장 시간(실장 장치(1)로서의 1개의 반도체 칩(t)의 실장에 드는 택트 타임)의 저감을 도모할 수 있다. 따라서, 택트 타임의 저감과 실장 정밀도의 향상을 양립시킬 수 있다.These allow the left and right mounting heads 43 to individually mount the semiconductor chips t at different positions on the mounting line with respect to the supporting board W by the two mounting tools 43a and 43b The mounting error of the semiconductor chip t with respect to each mounting region on the supporting substrate W can be reduced. The semiconductor chips t are mounted on the plurality of mounting regions of the supporting substrate W by using the mounting heads 43 having the plurality of (two) mounting tools 43a and 43b, respectively, It is possible to reduce the mounting time of the semiconductor chip t of the mounting apparatus 1 (the tact time for mounting one semiconductor chip t as the mounting apparatus 1). Therefore, reduction in tact time and improvement in mounting accuracy can be achieved at the same time.

즉, 실시형태의 실장 장치(1)에 있어서는, 좌우의 실장 헤드(43)가 각각 2개씩 구비하는 합계 4개의 실장 툴(43a, 43b)이, 항상 실장 툴(43a, 43b)의 배치 방향(X 방향)을 따라서 설정된 일정한 실장 라인 상에서 반도체 칩(t)을 실장하도록 하고 있다. 이 때문에, 4개의 실장 툴(43a, 43b)에 의한 실장 위치가 1 라인 상에 집약되게 되어, 실장 툴(43a, 43b)의 이동에 드는 시간에 기초한 실장 시간의 증가를 억제하면서, 실장을 위한 이동 시에 생기는 각 실장 툴(43a, 43b)의 이동 위치 오차의 발생 패턴을 최대한 단순화할 수 있다. 이에 따라, 간소한 보정 방법에 의해 각 실장 툴(43a, 43b)의 이동 위치 정밀도를 확보하는 것이 가능하게 되어, 실장 효율의 저하를 억제한 다음 반도체 칩(t)의 실장 정밀도를 향상시킬 수 있다.That is, in the mounting apparatus 1 of the embodiment, four mounting tools 43a and 43b in total, each of which has two mounting heads 43 on the left and right sides, are always arranged in the arrangement direction of the mounting tools 43a and 43b The semiconductor chip t is mounted on a constant mounting line set along the X-direction. Therefore, the mounting positions by the four mounting tools 43a and 43b are concentrated on one line, and the increase of the mounting time based on the time taken for the movement of the mounting tools 43a and 43b is suppressed, The occurrence pattern of the movement position errors of the mounting tools 43a and 43b at the time of movement can be simplified as much as possible. Accordingly, it is possible to ensure the accuracy of the moving position of each of the mounting tools 43a and 43b by the simple correction method, thereby suppressing the lowering of the mounting efficiency and improving the mounting accuracy of the semiconductor chip t .

또한, 스테이지(21)의 이동 위치 오차를 스테이지 보정 데이터에 의해 보정하기 때문에, 스테이지(21)를 미리 설정된 이동량으로 정밀도 좋게 이동시킬 수 있다. 이에 따라, 지지 기판(W)의 실장 영역의 각 행을 실장 라인 상에 위치시킬 때의 위치 결정 정밀도를 높일 수 있다. 또한, 스테이지 보정 데이터를 취득할 때에, 하나의 교정 기판(71) 상에 등간격으로 형성된 도트 마크(72)의 위치를 좌우의 실장 헤드(43)에 설치된 기판 인식 카메라(43f)를 이용하여 따로따로의 정위치에 있어서 인식하도록 하고 있다. 이에 따라, 동일한 스테이지(21) 상의 다른 영역 사이에서의 이동 위치 오차의 차를 파악하는 것이 가능하게 되어, 좌우의 실장 헤드(43)에 의해서, 스테이지(21)의 다른 위치(실장 라인 상의 다른 위치)에 있어서 반도체 칩(t)의 실장을 행하는 경우라도 실장 정밀도를 확보할 수 있다.Further, since the movement position error of the stage 21 is corrected by the stage correction data, the stage 21 can be moved accurately with a predetermined movement amount. This makes it possible to improve the positioning accuracy when each row of the mounting region of the supporting substrate W is placed on the mounting line. When the stage correction data is acquired, the positions of the dot marks 72 formed at regular intervals on one calibration substrate 71 are detected separately by using the board recognition camera 43f provided on the left and right mounting heads 43 So that they are recognized at the different positions. This makes it possible to grasp the difference in the movement position error between the different areas on the same stage 21 and to detect the position of the stage 21 at another position (another position on the mounting line The mounting precision can be ensured even when the semiconductor chip t is mounted in the semiconductor device.

이 때문에, ±7 ㎛ 이하의 실장 정밀도와 0.4초 이하의 택트 타임을 동시에 달성할 수 있다. 그 결과, 실장 영역마다 위치 검출용 마크가 형성되어 있지 않은 지지 기판(W)에 대하여, 반도체 칩(t)을 포함하는 전자 부품을 서로의 간격이 미리 설정된 간격이 되도록 정밀도 좋게 실장할 수 있고, 더구나 지지 기판(W) 상에 반도체 칩(t)을 포함하는 전자 부품을 생산성 좋게 실장할 수 있다. 즉, 좌우의 실장부(40A, 40B)에 의한 동시병행적인 실장에 의해서, 반도체 칩(t)의 실장에 드는 택트 타임의 단축을 도모할 수 있을 수 있고, 일정한 실장 라인 상에서의 반도체 칩(t)의 실장과 스테이지 보정 데이터 및 툴 보정 데이터에 의한 이동 위치의 보정에 의해서, 실장 정밀도 향상 효과와 생산성 저하 방지 효과를 동시에 얻을 수 있다.Therefore, the mounting precision of ± 7 μm or less and the tact time of 0.4 seconds or less can be achieved at the same time. As a result, electronic parts including the semiconductor chip (t) can be accurately mounted on the support substrate (W) on which the position detection marks are not formed for each mounting area, Moreover, the electronic part including the semiconductor chip (t) can be mounted on the supporting substrate (W) with good productivity. That is, the simultaneous parallel mounting by the left and right mounting portions 40A and 40B can shorten the tact time for mounting the semiconductor chip t, and it is possible to reduce the tact time for mounting the semiconductor chip t ) And the correction of the movement position by the stage correction data and the tool correction data, the mounting accuracy improvement effect and the productivity reduction prevention effect can be obtained at the same time.

예컨대, 지지 기판(W)을 배치한 스테이지(21)를 이동시키지 않고, 좌우의 실장 헤드(43)의 실장 툴(43a, 43b)을 지지 기판(W) 상의 각 실장 영역으로 순차 이동시키는 구성으로 하여, 실장 툴(43a, 43b) 측에서 지지 기판(W) 상의 전역을 커버하는 보정 데이터를 작성하는 것을 생각할 수 있다. 이 경우, 기판 스테이지 측에서 보정 데이터를 작성하는 경우와 비교하여 방대한 보정 데이터가 필요하게 되어, 캘리브레이션에 드는 시간이 장대화된다. 즉, 실장 툴(43a, 43b)은 기판 스테이지(21)와는 달리, 지지 기판(W) 상에 반도체 칩(t)을 실장하는 관계상 상하 이동 기구가 필수가 된다. 그 때문에, 보정 데이터를 작성함에 있어서는, 실장 헤드 이동 기구의 이동 위치 오차 외에, 실장 툴(43a, 43b)의 상하 이동에 기인하는 XY 방향의 위치 어긋남도 고려할 필요가 있다.The mounting tools 43a and 43b of the left and right mounting heads 43 are sequentially moved to the respective mounting areas on the supporting substrate W without moving the stage 21 on which the supporting substrate W is placed , It is conceivable to create correction data covering the entire area on the support substrate W on the side of the mounting tools 43a and 43b. In this case, a large amount of correction data is required as compared with the case of generating correction data on the substrate stage side, and the time required for calibration is prolonged. That is, unlike the substrate stage 21, the mounting tools 43a and 43b are required to be vertically movable in terms of mounting the semiconductor chip t on the supporting substrate W. Therefore, in preparing the correction data, it is necessary to consider the positional shift in the X and Y directions due to the vertical movement of the mounting tools 43a and 43b, in addition to the movement position error of the mounting head moving mechanism.

그래서, 실장 헤드 측에서 보정 데이터를 작성함에 있어서는, 스테이지(21)의 스테이지 보정 데이터를 취득할 때에 사용한, 3 mm보다도 짧은 간격, 예컨대 1 mm 피치 등의 짧은 간격마다 이동 위치 오차를 측정할 필요가 있다고 생각된다. 만일, 600 mm×600 mm의 이동 범위에 대하여 1 mm 피치로 이동 위치 어긋남을 측정했다고 하면, 600점×600점으로 360000점에서의 측정이 필요하게 되어, 3 mm 피치로 측정하는 경우(3 mm 피치에서는 40000점)와 비교하여 측정 부위가 9배가 된다. 따라서 측정 시간도 9배가 된다. 예컨대, 실시형태의 실장 장치(1)에 있어서, 스테이지 보정 데이터의 취득에 4∼5시간 정도가 필요하다고 하면, 36∼45시간이 필요하게 된다. 이래서는 실용적이지 못하다.Therefore, when preparing the correction data on the side of the mounting head, it is necessary to measure the movement position error at intervals shorter than 3 mm, for example, 1 mm pitch, which is used for acquiring the stage correction data of the stage 21 . If the displacement of the moving position is measured at a pitch of 1 mm with respect to the moving range of 600 mm x 600 mm, measurement at 360000 points is required at 600 points x 600 points. When measuring at a pitch of 3 mm And 4000 points at the pitch), the measurement site is nine times larger. Therefore, the measurement time is also 9 times. For example, in the mounting apparatus 1 of the embodiment, if it takes about 4 to 5 hours to acquire the stage correction data, 36 to 45 hours are required. This is not practical.

이러한 점 때문에, 좌우의 실장 헤드(43)가 각각 2개씩 구비하는 합계 4개의 실장 툴(43a, 43b)이 항상 일정한 실장 라인 상에서 반도체 칩(t)을 실장하고, 스테이지(21)의 이동 위치 오차를 스테이지 보정 데이터로 보정하며 또한 실장 툴(43a, 43b)의 이동 위치 오차를 툴 보정 데이터로 보정하는 구성을 구비하는 실시형태의 실장 장치(1)는, 반도체 칩(t)의 실장 정밀도의 향상과 반도체 칩(t)의 실장에 드는 택트 타임의 단축을 양립시켜, 높은 생산성을 얻는 데에 있어서 매우 유효하다는 것을 알 수 있다.For this reason, the four mounting tools 43a and 43b, each including two left and right mounting heads 43, always mount the semiconductor chip t on a constant mounting line, and the moving position error of the stage 21 Of the semiconductor chip (t) is corrected with the stage correction data and the movement position error of the mounting tools (43a, 43b) is corrected by the tool correction data. The mounting apparatus And the shortening of the tact time in the mounting of the semiconductor chip (t) are both very effective in achieving high productivity.

여기서, 좌우의 실장 헤드(43)가 각각 2개씩 실장 툴(43a, 43b)을 갖추는 경우, 1 왕복으로 반도체 칩(t)을 2개 실장할 수 있으므로, 하나의 실장 헤드(43)밖에 구비하고 있지 않은 구성 및 좌우의 실장 헤드(43)가 각각 하나씩 실장 툴을 갖추는 구성에 비해서, 단순히 실장 헤드(43)의 총 이동 거리를 단축할 수 있다. 이것은, 지지 기판(W)이 600×600 mm 또는 그 이상과 같이 대형화된 경우에 있어서, 실장 헤드(43)의 이동 거리의 단축에 기초한 택트 타임의 단축에 유효하게 기능한다. 또한, 실시형태의 실장 장치(1)에 있어서는, 좌우의 실장 헤드(43)의 합계 4개의 실장 툴(43a, 43b)에 의한 실장을, 지지 기판(W)의 실장 영역의 행을 일정한 실장 라인으로 이동시킨 상태에서 실시하고 있기 때문에, 실장 헤드(43)의 이동 거리를 더욱 단축할 수 있다.Here, in the case where the mounting heads 43 are provided with the mounting tools 43a and 43b by two left and right mounting heads 43, since two semiconductor chips t can be mounted in one reciprocation, only one mounting head 43 is provided It is possible to simply shorten the total moving distance of the mounting head 43, compared to a configuration in which the mounting head 43 is provided with mounting tools. This effectively functions to shorten the tact time based on the shortening of the moving distance of the mounting head 43 when the supporting substrate W is made large such as 600 x 600 mm or more. In the mounting apparatus 1 of the embodiment, the mounting by the four mounting tools 43a and 43b of the left and right mounting heads 43 is performed by mounting the rows of the mounting regions of the supporting substrate W on a constant mounting line The movement distance of the mounting head 43 can be further shortened.

또한, 좌우의 실장 헤드(43)가 각각 2개씩 실장 툴(43a, 43b)을 갖추었다고해도, 실장 위치를 일정한 위치로 하여, 지지 기판(W)의 각 실장 영역을 일정한 실장 위치에 순차 위치시킨 후, 좌우의 실장 헤드(43)로 교대로 반도체 칩(t)의 실장을 행한 경우에는, 한쪽의 실장 헤드에 의해 반도체 칩을 실장하고 있는 사이에, 다른 쪽의 실장 헤드는 대기하고 있게 된다. 이래서는 각 실장 헤드가 복수의 실장 툴을 갖추었다고 해도, 택트 타임을 충분히 단축할 수 없다. 또한, 좌우의 실장 헤드(43)의 실장 위치를, 좌우 각각에 별도의 실장 위치를 설정했다고 해도, 좌우의 실장 헤드(43)에 의한 반도체 칩의 실장이 종료될 때까지 지지 기판을 이동시킬 수 없다. 이 경우에도, 실장 헤드의 대기 시간이 발생할 우려가 있어, 택트 타임의 단축을 해치게 된다.Even if the left and right mounting heads 43 each have two mounting tools 43a and 43b, the respective mounting areas of the supporting board W are successively positioned at a constant mounting position with the mounting position at a constant position When the semiconductor chips t are alternately mounted on the left and right mounting heads 43, the other mounting head is waiting while the semiconductor chips are mounted by one mounting head. Thus, even if each mounting head has a plurality of mounting tools, the tact time can not be shortened sufficiently. Even if the mounting positions of the left and right mounting heads 43 are set at different mounting positions on the left and right sides, the support substrate can be moved until the mounting of the semiconductor chips by the mounting heads 43 none. Even in this case, there is a possibility that the waiting time of the mounting head may occur, thereby shortening the tact time.

실시형태의 실장 장치(1)에서는, 좌우의 실장 헤드(43)가 각각 2개씩 구비하는 합계 4개의 실장 툴(43a, 43b)이 항상 일정한 실장 라인 상에서 반도체 칩(t)을 실장하고 있고, 좌우의 실장 헤드(43)의 간격을 조정하여 좌우의 실장 헤드(43)로 동시에 반도체 칩의 실장을 가능하게 하고 있다. 또한, 한쪽의 실장 헤드(43)의 한쪽의 실장 툴(43a)로 반도체 칩(t)을 실장한 후, 다른 쪽의 실장 툴(43b)에 의한 반도체 칩(t)의 실장은, 실장 헤드(43)를 이동함으로써 실시하고 있다. 따라서, 좌우의 실장 헤드(43)로 반도체 칩(t)을 실장할 때의 대기 시간을 단축하거나 혹은 삭감할 수 있다. 즉, 좌우의 실장 헤드(43)가 각각 구비하는 실장 툴(43a, 43b)에 의한 반도체 칩(t)의 실장을 보다 효율적으로 실시할 수 있다. 이에 따라, 합계 4개의 실장 툴(43a, 43b)에 의한 반도체 칩(t) 등의 전자 부품의 실장을 효율적으로 실시할 수 있고, 또한 실장 장치(1) 전체적인 택트 타임을 단축하는 것이 가능하게 된다.In the mounting apparatus 1 of the present embodiment, the four mounting tools 43a and 43b, which are each provided with two mounting heads 43 on the left and right sides, always mount the semiconductor chip t on a constant mounting line, The mounting heads 43 can be mounted on the left and right mounting heads 43 at the same time. The semiconductor chip t is mounted on one mounting tool 43a of one mounting head 43 and the mounting of the semiconductor chip t by the other mounting tool 43b is performed on the mounting head 43a 43 are moved. Therefore, the waiting time when the semiconductor chip t is mounted on the left and right mounting heads 43 can be shortened or reduced. That is, the mounting of the semiconductor chip t by the mounting tools 43a and 43b, which are provided by the left and right mounting heads 43, can be performed more efficiently. As a result, the electronic components such as the semiconductor chip t can be efficiently mounted by the four mounting tools 43a and 43b in total, and the overall tact time of the mounting apparatus 1 can be shortened .

상술한 실시형태의 실장 장치(1)는, 도 13에 도시한 것과 같이, 하나의 실장 영역(MA)에 복수 종류의 반도체 칩(t1, t2, t3) 등을 실장하는 경우, 혹은 1 종류 또는 복수 종류의 반도체 칩(t)과 다이오드나 콘덴서 등을 실장하는 경우에 유효하다. 상술한 것과 같이, 하나의 실장 영역에 복수 종류의 전자 부품을 실장하는 경우, 하나의 실장 영역(패키지) 내에서의 복수의 전자 부품의 상대적인 위치 어긋남이 생길 우려가 있기 때문에, 하나의 실장 영역(패키지)에 하나의 반도체 칩을 내장하는 싱글 칩 패키지에 적용할 수 있는 실장 오차를 노광 시에 수정한다고 하는 기술을 적용하기가 곤란하게 된다. 이 때문에, 복수의 전자 부품의 실장 시의 위치 정밀도 자체를 높일 필요가 있다. 이러한 점에 대하여, 실시형태의 실장 장치(1)는 반도체 칩(t)을 포함하는 전자 부품 개개의 실장 정밀도를 높일 수 있기 때문에, 하나의 실장 영역 내에 복수의 전자 부품을 실장하는 경우에 있어서도, 하나의 실장 영역 내에서의 복수의 전자 부품의 상대적인 위치 정밀도를 높일 수 있게 된다.The mounting apparatus 1 of the embodiment described above can be applied to a case where a plurality of kinds of semiconductor chips t1, t2 and t3 are mounted on one mounting area MA, This is effective when a plurality of types of semiconductor chips t, diodes, capacitors, and the like are mounted. As described above, when a plurality of kinds of electronic parts are mounted on one mounting area, there is a possibility that a relative positional deviation of a plurality of electronic parts in one mounting area (package) may occur. Therefore, It is difficult to apply a technique of correcting a mounting error that can be applied to a single-chip package in which one semiconductor chip is embedded in a package (package) at the time of exposure. For this reason, it is necessary to increase the positional accuracy of the plurality of electronic components at the time of mounting. In this respect, the mounting apparatus 1 of the embodiment can increase the mounting accuracy of each electronic component including the semiconductor chip t. Therefore, even when a plurality of electronic components are mounted in one mounting region, The relative positional accuracy of the plurality of electronic components in one mounting area can be increased.

또한, 상술한 실시형태에서는, 지지 기판(W)에 대하여 일정한 실장 라인 상에 있어서 반도체 칩(t)을 실장하는 것으로 하여 설명했다. 이 일정한 실장 라인은, 실장 장치(1)에 있어서 항상 변하지 않는 Y 방향 상의 동일한 위치에 설정되는 것이라도 좋고, 예컨대 지지 기판(W)의 크기 등의 조건에 따라서 Y 방향 상에 있어서 설정 변경이 가능한 위치라도 좋다. X 방향을 따라서 설정되는 실장 라인은, 적어도 실장 대상이 되는 전자 부품의 실장 시작에서부터 실장 완료까지의 사이에, 일정하게 위치 유지되고 있는 것이면 된다.In the above-described embodiment, the semiconductor chip t is mounted on the supporting board W on a constant mounting line. This constant mounting line may be set at the same position in the Y direction which does not change constantly in the mounting apparatus 1. For example, setting can be changed in the Y direction according to the conditions such as the size of the supporting substrate W Location can be good. The mounting line set along the X direction is required to be held at least constantly from at least the mounting of the electronic component to be mounted to the completion of mounting.

또한, 상술한 실시형태에 있어서, 스테이지(21)의 이동 오차를 보정하는 스테이지 보정 데이터는, 스테이지(21)의 이동 가능한 범위 전역에서 취득하여도 좋고, 적어도 지지 기판(W) 상의 각 실장 영역을 실장 위치에 위치시킬 때에 스테이지(21)가 이동하는 범위 내에서 취득하도록 하면 된다. 또한, 실장 툴(43a, 43b)의 이동 위치 오차를 보정하는 툴 보정 데이터에 관해서도, 마찬가지로 실장 툴(43a, 43b)의 이동 가능한 범위 전역에서 취득하여도 좋고, 적어도 지지 기판(W) 상의 각 실장 영역에 반도체 칩(t)을 실장할 때에 실장 툴(43a, 43b)이 이동하는 범위 내에서 취득하도록 하면 된다. 또한, 스테이지 보정 데이터 및 툴 보정 데이터는, 스테이지(21)의 이동 위치 오차 및 실장 툴(43a, 43b)의 이동 위치 오차의 실측치 그 자체를 이용하여도 좋고, 이동 위치 오차를 상쇄하는 보정치 등, 실측치를 가공한 것이라도 좋다. 요는 스테이지(21) 및 실장 툴(43a, 43b)의 이동 위치 오차를 보정하기 위한 데이터면 된다.The stage correction data for correcting the movement error of the stage 21 may be acquired over the entire movable range of the stage 21 and may be obtained by using at least each mounting area on the supporting substrate W It may be obtained within a range in which the stage 21 is moved when the stage 21 is positioned at the mounting position. The tool correction data for correcting the movement position errors of the mounting tools 43a and 43b may also be acquired in the entire movable range of the mounting tools 43a and 43b, It may be obtained within a range in which the mounting tools 43a and 43b move when the semiconductor chip t is mounted on the region. The stage correction data and the tool correction data may be obtained by using the measured values themselves of the movement position error of the stage 21 and the movement position errors of the mounting tools 43a and 43b or a correction value for canceling the movement position error, The measured value may be processed. The urine is data for correcting the movement position error of the stage 21 and the mounting tools 43a and 43b.

상술한 실시형태의 실장 장치(1)에서는, 지지 기판(W) 상에 반도체 칩(t)을, 전극 형성면(상면)이 위를 향하는 상태로 실장하는 페이스업 실장의 예를 주로 설명했지만, 이것에 한정되는 것이 아니라, 지지 기판(W) 상에 반도체 칩(t)을, 전극형성면이 아래를 향하는 상태로 실장하는 페이스다운 실장에도 적용 가능하다.The mounting apparatus 1 of the above embodiment has mainly described an example of the face up mounting in which the semiconductor chip t is mounted on the support substrate W with the electrode formation surface (upper surface) facing upward. However, The present invention is not limited to this but is also applicable to face down mounting in which the semiconductor chip t is mounted on the support substrate W with the electrode formation surface facing downward.

실시형태의 실장 장치(1)에서 페이스다운 실장을 실시하는 경우에는, 이송 배치부(30)의 흡착 노즐(37a, 37b)로 취출한 반도체 칩(t)을 중간 스테이지(31)에는 배치하지 않고, 반전 기구(37e, 37f)에 의해서 흡착 노즐(37a, 37b)을 위아래로 반전시킨다. 이 상태에서 중간 스테이지(31) 상으로 흡착 노즐(37a, 37b)을 이동시켜, 흡착 노즐(37a, 37b)로부터 실장부(40)의 실장 툴(43a, 43b)에 반도체 칩(t)을 전달한다.In the case where the face-down mounting is performed in the mounting apparatus 1 of the embodiment, the semiconductor chips t taken out by the suction nozzles 37a and 37b of the transfer arrangement unit 30 are not arranged in the intermediate stage 31 , The adsorption nozzles 37a and 37b are reversed upside down by the reversing mechanisms 37e and 37f. In this state, the suction nozzles 37a and 37b are moved onto the intermediate stage 31 to transfer the semiconductor chips t from the suction nozzles 37a and 37b to the mounting tools 43a and 43b of the mounting portion 40 do.

실장 툴(43a, 43b)에 반도체 칩(t)이 전달된 후의 동작은, 상술한 공정(4)과 같은 식으로 행할 수 있다. 또한, 실장에 앞선 반도체 칩(t)의 위치 검출에는 칩 인식 카메라(44a∼44d)를 이용할 수도 있지만, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)을 하측에서 촬상하는 카메라를, 중간 스테이지(31) 근방에 배치, 혹은 중간 스테이지(31) 대신에 배치하도록 하여도 좋다. 왜냐하면, 페이스다운 본딩에서는, 반도체 칩(t)이 전극 형성면을 아래로 향하게 한 상태에서 실장 툴(43a, 43b)에 흡착 유지되지만, 반도체 칩(t)의 얼라인먼트 마크는 통상 전극 형성면에 마련되어 있기 때문에, 칩 인식 카메라(44a∼44d)로는 반도체 칩(t)의 얼라인먼트 마크를 촬상할 수 없다.The operation after the semiconductor chips t are transferred to the mounting tools 43a and 43b can be performed in the same manner as in the above-described step (4). The chip recognition cameras 44a to 44d can be used to detect the position of the semiconductor chip t prior to mounting. However, a camera for picking up the semiconductor chips t held by the mounting tools 43a and 43b , The intermediate stage 31, or the intermediate stage 31 instead of the intermediate stage 31, as shown in Fig. This is because in the face down bonding, the semiconductor chip t is sucked and held by the mounting tools 43a and 43b with the electrode formation surface facing downward, but the alignment marks of the semiconductor chip t are usually provided on the electrode formation surface The alignment marks of the semiconductor chip t can not be picked up by the chip recognition cameras 44a to 44d.

그래서, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)을 하측에서 촬상하는 카메라를 설치해 두면, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)의 얼라인먼트 마크를 직접 촬상할 수 있다. 칩 인식 카메라(44a∼44d)를 이용하는 경우에는, 웨이퍼 인식 카메라(38)를 이용하여 반도체 칩(t)의 얼라인먼트 마크의 위치를 검출하는 단계에서 얼라인먼트 마크와 반도체 칩(t)의 외형 위치와의 위치 관계를 인식해 둔다. 그리고, 반도체 칩(t)이 실장 툴(43a, 43b)에 흡착 유지된 후, 실장 툴(43a, 43b)을 통해서 칩 인식 카메라(44a∼44d)에 의해 반도체 칩(t)을 촬상하고, 이 촬상 화상으로부터 취득한 반도체 칩(t)의 외형 위치와, 인식해 둔 얼라인먼트 마크와 반도체 칩(t)의 외형 위치의 위치 관계에 기초하여, 실장 툴(43a, 43b)에 흡착 유지된 반도체 칩(t)의 위치를 검출하도록 하면 된다.Therefore, if a camera for picking up the semiconductor chips t held by the mounting tools 43a and 43b from the lower side is provided, the alignment marks of the semiconductor chips t held by the mounting tools 43a and 43b can be directly picked up can do. When the chip recognition cameras 44a to 44d are used, in the step of detecting the position of the alignment mark of the semiconductor chip t by using the wafer recognition camera 38, Recognize the positional relationship. After the semiconductor chip t is sucked and held by the mounting tools 43a and 43b, the semiconductor chips t are picked up by the chip recognition cameras 44a to 44d through the mounting tools 43a and 43b, Held on the mounting tools 43a and 43b based on the positional relationship between the outer shape position of the semiconductor chip t obtained from the picked-up image and the recognized position of the alignment mark and the outer shape position of the semiconductor chip t As shown in FIG.

상술한 실시형태에 있어서, 좌우의 실장 헤드(43)에 각각 2개의 실장 툴(43a, 43b)을 설치한 예를 설명했지만, 이것에 한정되는 것이 아니라, 실장 툴의 수는 3개 이상이라도 좋다. 단, 실장 툴의 수가 많아지면 그 만큼 근접 간격이 넓어지게 되므로, 반도체 칩(t)을 실장하는 지지 기판(W)의 크기에 따라서 설정하는 것이 바람직하다. 본 실시형태에서 예시한 600×600 mm의 지지 기판(W)에서는, 하나의 실장 헤드(43)에 대한 실장 툴의 수는 2∼3개가 바람직하다.In the embodiment described above, two mounting tools 43a and 43b are provided on the left and right mounting heads 43, but the present invention is not limited to this, and the number of mounting tools may be three or more . However, the larger the number of the mounting tools, the wider the distance becomes, so that it is preferable to set the distance according to the size of the supporting substrate W on which the semiconductor chip t is mounted. In the support substrate W of 600 x 600 mm exemplified in this embodiment, the number of mounting tools for one mounting head 43 is preferably 2 to 3.

또한, 상술한 실시형태에 있어서, 제1 실장 헤드로서 좌측에 하나의 실장 헤드(43)를 배치하고, 제2 실장 헤드로서 우측에 하나의 실장 헤드(43)를 배치한 예를 설명했지만, 이것에 한정되는 것이 아니라, 좌우 각각에 복수의 실장 헤드(43)를 배치하여도 좋다. 즉, 제1 및 제2 실장 헤드는 각각 단일의 실장 헤드로 구성해야만 하는 것은 아니며, 복수의 실장 헤드로 구성하여도 좋다. 이 경우, 복수의 실장 헤드는, Y 방향으로 나란하게 배치하여, 각각 독립적으로 XYZθ 방향으로 이동할 수 있도록 구성하면 된다. 이 경우, Y 방향 이동 장치(41a)를 지지하는 지지 프레임(41)은, 복수의 실장 헤드에서 공용하여도 좋고, 실장 헤드마다 개별적으로 마련하여도 좋다.In the above-described embodiment, an example has been described in which one mounting head 43 is disposed on the left side as the first mounting head and one mounting head 43 is disposed on the right side as the second mounting head. But a plurality of mounting heads 43 may be disposed on each of the right and left sides. That is, the first and second mounting heads do not have to be constituted by a single mounting head, but may be constituted by a plurality of mounting heads. In this case, the plurality of mounting heads may be arranged so as to be arranged in parallel in the Y direction so that they can independently move in the X, Y, Z, and the? Directions. In this case, the support frame 41 for supporting the Y-direction moving device 41a may be shared by a plurality of mounting heads or separately for each mounting head.

또한, 상술한 실시형태에 있어서, 지지 기판(W)은 실장 영역마다 위치 검출용의 마크가 마련되어 있지 않고, 패키지 부품의 제조 공정의 과정에서 제거되는 것으로 하여 설명했지만, 이것에 한정되는 것은 아니다. 실시형태의 실장 장치 및 실장 방법에 따르면, 예컨대 실장 영역마다 위치 검출용 마크가 있어, 패키지 부품의 일부로서 이용되는 기판에 대하여도, 당연히 위치 검출용 마크에 의지하지 않고서 정밀도 좋게 또한 효율적으로 반도체 칩(전자 부품)을 실장하는 것이 가능한 것은 물론이다.In the above-described embodiment, the support substrate W is not provided with a mark for position detection in each mounting area, and is removed in the course of manufacturing the package component. However, the present invention is not limited to this. According to the mounting apparatus and the mounting method of the embodiment, for example, there is a position detection mark for each mounting area, and even for a substrate used as a part of a package part, (Electronic parts) can be mounted.

[실시예][Example]

이어서, 본 발명의 실시예와 그 평가 결과에 관해서 말한다.Next, examples of the present invention and evaluation results thereof will be described.

(실시예 1)(Example 1)

상술한 실시형태의 실장 장치(1)를 이용하여 이하의 조건으로 지지 기판 상에 반도체 칩의 실장을 실제로 행했다. 목표 실장 정밀도는 ±7 ㎛ 이내, 목표 택트 타임은 0.45초 이내로 했다.The semiconductor chip was actually mounted on the supporting substrate under the following conditions using the mounting apparatus 1 of the above-described embodiment. The target mounting accuracy was within ± 7 μm and the target tact time was within 0.45 seconds.

<실장 조건><Mounting condition>

·반도체 칩(t)의 사이즈: 4 mm×4 mmSize of semiconductor chip (t): 4 mm x 4 mm

·실장수(세로×가로): 1 실장 헤드 당 14개×7개(계 98개)· Number of mounting (length × width): 14 per mounting head × 7 (98 in total)

1 실장 툴 당 7개×7개(계 49개)×4 실장 툴 7 pieces per 1 mounting tool × 7 pieces (total 49 pieces) × 4 mounting tool

·실장 피치(세로×가로): 1 실장 헤드 당 12 mm×60 mm· Mounting pitch (length × width): 1 12 mm x 60 mm per mounting head

1 실장 툴 당 24 mm×60 mm 1 24 mm x 60 mm per mounting tool

·본딩 시간: 0.1초· Bonding time: 0.1 second

·본딩 하중: 5 N(뉴튼)· Bonding load: 5 N (Newton)

도 15는 지지 기판(W) 상에 설정된 실장 영역을 가상적으로 도시한 것이다. 단, 실제의 지지 기판(W)에는 글로벌 마크가 형성되어 있을 뿐이며, 실장 영역은 시인할 수 없다. 도 15에 도시한 것과 같이, 측정용의 지지 기판(W) 상에는, 좌우의 실장 헤드(43)의 각 실장 툴(43a, 43b)에 대하여, 각각 X 방향으로 7 곳, Y 방향으로 7 곳의 49 곳씩 실장 영역을 설정했다. 좌측 실장 헤드(43)의 좌측 실장 툴(43a)의 실장 영역을 부호 A1∼A49로, 좌측 실장 헤드(43)의 우측 실장 툴(43b)의 실장 영역을 부호 B1∼B49로, 우측 실장 헤드(43)의 좌측 실장 툴(43a)의 실장 영역을 부호 C1∼C49로, 우측 실장 헤드(43)의 우측 실장 툴(43b)의 실장 영역을 부호 D1∼D49로 나타내고 있다.Fig. 15 shows a mounting region set on the supporting substrate W in a virtual manner. However, only the global mark is formed on the actual supporting substrate W, and the mounting area can not be seen. 15, on the supporting substrate W for measurement, there are provided seven mounting positions in the X direction and seven mounting positions in the Y direction with respect to the mounting tools 43a and 43b of the mounting heads 43 on the left and right sides, respectively 49 areas were set for the mounting area. The mounting areas of the left mounting tool 43a of the left mounting head 43 are denoted by reference symbols A1 to A49, the mounting areas of the right mounting tool 43b of the left mounting head 43 are denoted by reference symbols B1 to B49, The mounting regions of the left mounting tool 43a of the right mounting head 43 are denoted by reference numerals C1 to C49 and the mounting regions of the right mounting tool 43b of the right mounting head 43 are denoted by reference numerals D1 to D49.

또한, 좌우의 실장 헤드(43) 모두 좌측 실장 툴(43a)의 실장 영역은 흰 사각(□)으로, 우측 실장 툴(43b)의 실장 영역은 검은 사각(■)으로 나타낸다. 지지 기판(W)의 좌측 반의 영역에 좌측 실장 헤드(43)의 각 실장 툴(43a, 43b)의 실장 영역을 설정하고, 우측 반의 영역에 우측 실장 헤드(43)의 각 실장 툴(43a, 43b)의 실장 영역을 설정했다. 좌우의 실장 툴(43a, 43b)의 실장 영역은 X 방향에 있어서 교대로 배치하도록 설정했다. 실장 영역의 간격은 12 mm로 설정했다. 즉, X 방향에 관해서는 합계 14개의 실장 영역을 12 mm 간격으로 설정했다. Y 방향에 관해서는 60 mm 간격으로 각각 7개의 실장 영역을 설정했다.The mounting area of the left mounting tool 43a is indicated by a white square () and the mounting area of the right mounting tool 43b is indicated by a black square (). The mounting areas of the mounting tools 43a and 43b of the left mounting head 43 are set in the left half area of the supporting board W and the mounting tools 43a and 43b of the right mounting head 43 are set in the right half area, ) Is set as the mounting area. The mounting areas of the right and left mounting tools 43a and 43b are set to be alternately arranged in the X direction. The spacing of the mounting areas was set at 12 mm. That is, in the X direction, a total of 14 mounting areas were set at intervals of 12 mm. And seven mounting areas were set at intervals of 60 mm in the Y direction.

도 15에 도시한 것과 같이, 좌측 반의 영역 및 우측 반의 영역 모두 좌측 위의 실장 영역 A1, C1을 시작점으로 하여, 도면 중에 파선화살표로 나타내는 X 방향으로 되꺾는 궤적으로 좌우의 실장 툴(43a, 43b)에 의해서 교대로 실장을 행했다. 각각 각 실장 헤드(43)의 실장 툴(43a, 43b)이 1번째의 반도체 칩(t)을 흡착 유지하고, 좌측의 실장 툴(43a)이 1번째의 실장 영역 A1로 향해서 하강을 시작한 시점에서부터, 우측의 실장 툴(43b)이 마지막(49번째) 반도체 칩(t)의 실장을 완료하여 원래의 높이까지 상승이 완료된 시점까지의 경과 시간(이것을 「실장에 걸린 시간」이라고 부른다.)은 41.2초였다. 이와 같이 하여, 지지 기판(W)에 실장한 98개의 반도체 칩(t)의 실장 위치 어긋남을 검사 장치를 이용하여 측정했다. 그 결과를 표 1에 나타낸다.As shown in Fig. 15, the left and right mounting areas A1 and C1 are used as starting points in the left half area and the right half area, respectively, and the left and right mounting tools 43a and 43b ) Were alternately mounted. The mounting tools 43a and 43b of the respective mounting heads 43 suck and hold the first semiconductor chip t from the time when the mounting tool 43a on the left side starts to descend toward the first mounting area A1 And the elapsed time (called &quot; mounting time &quot;) until the mounting tool 43b on the right side completes the mounting of the last (49th) semiconductor chip t and the rise to the original height is completed is 41.2 Seconds. In this way, the displacement of mounting positions of the 98 semiconductor chips (t) mounted on the supporting substrate (W) was measured by using a testing apparatus. The results are shown in Table 1.

표 1에서는, 도 15의 실장 영역의 부호를 알파벳과 숫자로 나눠 나타내고 있다. 즉, 실장 툴(43a, 43b)에 대응하는 알파벳(A, B, C, D)은 표의 열로서 기재하고, 숫자는 표의 행으로서 기재했다. 각 실장 영역에 있어서의 반도체 칩(t)의 X 방향 및 Y 방향으로의 위치 어긋남량을 실장 툴(43a, 43b)마다 나타내고 있다. 또한, 단위는 마이크로미터[㎛]이다. 각 실장 툴(43a, 43b)에 의한 반도체 칩(t)의 실장 위치 어긋남의 데이터 아래에는 실장 툴(43a, 43b)마다의 위치 어긋남의 평균치, 최소치, 최대치, 최대치와 최소치의 폭, σ값, 3σ값을 각각 기재하고, 그 우측에는 모든 실장 위치 어긋남의 데이터를 대상으로 한 동치(同値)를 기재했다.In Table 1, the sign of the mounting area in Fig. 15 is divided into alphabets and numerals. That is, the alphabets A, B, C, and D corresponding to the mounting tools 43a and 43b are described as columns of a table, and numerals are described as rows of a table. The displacement amounts of the semiconductor chip t in the X direction and the Y direction in the respective mounting regions are shown for each of the mounting tools 43a and 43b. In addition, the unit is micrometer [mu m]. The average value, the minimum value, the maximum value, the width of the maximum value and the minimum value, the value of?, And the value of the positional deviation for each of the mounting tools 43a and 43b are stored under the mounting position displacement data of the semiconductor chip t by the mounting tools 43a and 43b, 3 sigma values are respectively described, and on the right side thereof, the same value (the same value) is written for all the mounting position shift data.

Figure pat00001
Figure pat00001

표 1에 나타낸 것과 같이, 반도체 칩(t)의 X 방향에 있어서의 위치 어긋남의 최대치는 우측 실장 헤드(43)의 우측 실장 툴(43b)에 의한 실장 영역 번호 D1의 3.1 ㎛이고, 최소치는 우측 실장 헤드(43)의 좌측 실장 툴(43a)에 의한 실장 영역 번호 C35의 -3.3 ㎛였다. 또한, Y 방향에 있어서의 위치 어긋남의 최대치는 좌측 실장 헤드(43)의 우측 실장 툴(43b)에 의한 실장 영역 번호 B2의 3.2 ㎛이고, 최소치는 우측 실장 헤드(43)의 우측 실장 툴(43b)에 의한 실장 영역 번호 D43의 -2.8 ㎛였다. 196개의 반도체 칩(t)의 실장 정밀도는 모두 목표인 ±7 ㎛ 이내인 것이 확인되었다. 실장에 걸린 시간은 41.2초이기 때문에, 하나의 반도체 칩(t)의 실장에 걸리는 시간은 41.2초/98개=0.42초였다. 따라서, 택트 타임은 0.42초이고, 1시간 당 생산수는 약 8570개(=3600초/0.42초)가 된다.As shown in Table 1, the maximum value of the positional deviation of the semiconductor chip t in the X direction is 3.1 mu m of the mounting area number D1 by the right mounting tool 43b of the right mounting head 43, And the mounting area number C35 by the left mounting tool 43a of the mounting head 43 was -3.3 占 퐉. The maximum value of the positional deviation in the Y direction is 3.2 占 퐉 of the mounting area number B2 by the right mounting tool 43b of the left mounting head 43 and the minimum value is 3.2 占 퐉 of the mounting area number B2 of the right mounting tool 43b ) -2.8 占 퐉 of the mounting area number D43. It was confirmed that the mounting precision of 196 semiconductor chips (t) was all within the target ± 7 μm. Since the mounting time was 41.2 seconds, the time required for mounting one semiconductor chip t was 41.2 seconds / 98 = 0.42 seconds. Therefore, the tact time is 0.42 seconds, and the production number per hour is about 8570 (= 3600 seconds / 0.42 seconds).

(비교예 1)(Comparative Example 1)

스테이지 보정 데이터와 툴 보정 데이터를 이용하지 않는 것을 제외하고, 실시예 1과 동일한 조건으로 반도체 칩(t)을 지지 기판(W)의 각 실장 영역에 실장했다. 지지 기판(W)에 실장한 196개의 반도체 칩(t)의 실장 위치 어긋남을 검사 장치를 이용하여 측정한 결과를 표 2에 나타낸다.The semiconductor chip t was mounted on each mounting region of the support substrate W under the same conditions as in Example 1 except that the stage correction data and the tool correction data were not used. Table 2 shows the results of measurement of displacement of mounting positions of 196 semiconductor chips (t) mounted on the supporting substrate (W) using an inspection apparatus.

Figure pat00002
Figure pat00002

표 2에 나타낸 것과 같이, 반도체 칩(t)의 X 방향에 있어서의 위치 어긋남의 최대치는 좌측 실장 헤드(43)의 우측 실장 툴(43b)에 의한 실장 영역 번호 B7의 8.8 ㎛이고, 최소치는 우측 실장 헤드(43)의 좌측 실장 툴(43a)에 의한 실장 영역 번호 C43의 -27.0 ㎛였다. Y 방향에 있어서의 위치 어긋남의 최대치는 우측 실장 헤드(43)의 좌측 실장 툴(43a)에 의한 실장 영역 번호 C23의 23.7 ㎛이고, 최소치는 우측 실장 헤드(43)의 좌측 실장 툴(43a)에 의한 실장 영역 번호 C45의 -22.7 ㎛였다. 비교예 1에서는, 반도체 칩(t)의 실장 정밀도가 목표인 ±7 이내를 전혀 만족할 수 없음이 확인되었다.As shown in Table 2, the maximum value of the positional deviation of the semiconductor chip t in the X direction is 8.8 mu m of the mounting area number B7 by the right mounting tool 43b of the left mounting head 43, And -27.0 mu m of the mounting area number C43 by the left mounting tool 43a of the mounting head 43. [ The maximum value of the positional deviation in the Y direction is 23.7 mu m of the mounting area number C23 of the left mounting tool 43a of the right mounting head 43 and the minimum value is 23.7 mu m in the left mounting tool 43a of the right mounting head 43 -22.7 占 퐉 of the mounting area number C45. In Comparative Example 1, it was confirmed that the mounting precision of the semiconductor chip (t) can not satisfy the target accuracy of +/- 7 at all.

또한, 본 발명의 몇 개의 실시형태를 설명했지만, 이들 실시형태는 예로서 제시한 것이고, 발명의 범위를 한정하는 것은 의도하지 않는다. 이들 신규의 실시형태는 그 밖의 다양한 형태로 실시할 수 있는 것이며, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 할 수 있다. 이들 실시형태나 그 변형은 발명의 범위나 요지에 포함되고 청구범위에 기재된 발명과 그 균등한 범위에 포함된다.Furthermore, although a few embodiments of the present invention have been described, these embodiments are presented as examples, and are not intended to limit the scope of the invention. These new embodiments can be implemented in various other forms, and various omissions, substitutions, and alterations can be made without departing from the gist of the invention. These embodiments and modifications are included in the scope and spirit of the invention and are included in the scope of equivalents to the invention described in claims.

1: 실장 장치, 10: 부품 공급부, 11: 웨이퍼링, 12: 웨이퍼링 홀더, 20: 스테이지부, 21: 스테이지, 22: XY 이동 기구, 30, 30A, 30B: 이송 배치부, 31: 중간 스테이지, 37: 이송 배치 헤드, 40, 40A, 40B: 실장부, 41: 지지 프레임, 41a: Y 방향 이동 장치, 42a: X 방향 이동 장치, 43: 실장 헤드, 43a, 43b: 실장 툴, 43c, 43d: Z 방향 이동 장치, 43f: 기판 인식 카메라, 44: 촬상 유닛, 44a, 44b, 44c, 44d: 칩 인식 카메라, 50: 제어부, 51: 기억부, W: 지지 기판, t: 반도체 칩, T: 반도체 웨이퍼. 1: mounting device, 10: parts supply part, 11: wafer ring, 12: wafer ring holder, 20: stage part, 21: stage, 22: XY moving mechanism, 30, 30A, 30B: And a mounting head for mounting the X-direction moving member on the X-direction moving member, wherein the X-direction moving unit includes: A Z-direction moving device, 43f: a substrate recognition camera, 44: an image pickup unit, 44a, 44b, 44c, 44d: a chip recognition camera, 50: Semiconductor wafer.

Claims (11)

지지 기판에 전자 부품을 실장하는 전자 부품의 실장 장치로서,
상기 전자 부품이 실장되는 복수의 실장 영역을 갖는 상기 지지 기판이 배치되는 스테이지와, 수평 방향을 따르는 한 방향인 X 방향과는 직교하는 Y 방향으로 상기 스테이지를 이동시키는 스테이지 이동 기구를 구비하는 스테이지부와,
상기 X 방향을 따라서 배치되고, 상기 전자 부품을 유지하는 복수의 실장 툴을 각각 갖는 제1 및 제2 실장 헤드와, 상기 복수의 실장 툴에 의해 상기 전자 부품을 유지한 상기 제1 및 제2 실장 헤드를 상기 X 방향을 따라서 설정된 실장 라인 상으로 이동시키는 실장 헤드 이동 기구를 구비하는 실장부와,
상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 제1 인식부와,
상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하는 제2 인식부와,
상기 스테이지 이동 기구에 의한 상기 스테이지의 이동 위치 오차를 보정하는 스테이지 보정 데이터와, 상기 실장 헤드 이동 기구에 의한 상기 실장 라인 상에 있어서의 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴마다의 이동 위치 오차를 보정하는 툴 보정 데이터를 기억하는 기억부와,
상기 제1 인식부에 의해 인식된 상기 지지 기판의 위치 데이터, 상기 기억부에 기억된 상기 스테이지 보정 데이터, 상기 제2 인식부에 의해 인식된 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치 데이터, 및 상기 기억부에 기억된 상기 툴 보정 데이터에 기초하여, 상기 지지 기판에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인 상에 순차 배치하고, 상기 실장 라인에 배치된 복수의 상기 실장 영역에 상기 전자 부품을 상기 제1 및 제2 실장 헤드로 분담하여 실장하도록, 상기 스테이지 이동 기구와 상기 실장 헤드 이동 기구의 동작을 제어하는 제어부
를 구비하는, 전자 부품의 실장 장치.1. An electronic component mounting apparatus for mounting an electronic component on a supporting substrate,
And a stage moving mechanism for moving the stage in the Y direction orthogonal to the X direction which is one direction along the horizontal direction, the stage having a plurality of mounting areas on which the electronic parts are mounted, Wow,
First and second mounting heads disposed along the X direction and each having a plurality of mounting tools for holding the electronic component; first and second mounting heads for holding the electronic component by the plurality of mounting tools; And a mounting head moving mechanism for moving the head onto the mounting line set along the X direction,
A first recognition unit that recognizes the entire position of the support substrate disposed on the stage;
A second recognition section that recognizes the positions of the electronic parts held by the plurality of mounting tools of the first and second mounting heads;
Stage correction data for correcting a movement position error of the stage by the stage moving mechanism and a stage correction data for correcting a movement position error of the stage by each of the plurality of mounting tools of the first and second mounting heads on the mounting line by the mounting head moving mechanism A storage unit for storing tool correction data for correcting a movement position error,
The position data of the supporting substrate recognized by the first recognition unit, the stage correction data stored in the storage unit, the position data of the electronic component held by the plurality of mounting tools recognized by the second recognition unit And arranging the rows of the mounting regions along the X direction on the supporting substrate in sequence on the mounting lines based on the tool correction data stored in the storing portion, And a control unit for controlling operations of the stage moving mechanism and the mounting head moving mechanism so that the electronic component is mounted on the mounting region by sharing with the first and second mounting heads
And an electronic component mounting apparatus. 제1항에 있어서,
상기 스테이지는, 상기 제1 및 제2 실장 헤드에 있어서의 상기 X 방향에 있어서 외측에 위치하는 상기 실장 툴끼리의 근접 간격의 2배 이상의 상기 X 방향의 치수를 갖는 상기 지지 기판을 배치할 수 있는 크기를 갖는 것인, 전자 부품의 실장 장치.The method according to claim 1,
Wherein the stage is capable of arranging the support substrate having the dimension in the X direction at least twice the proximity distance between the mounting tools located outside in the X direction in the first and second mounting heads Wherein the electronic component is mounted on the electronic component. 제1항에 있어서,
상기 스테이지는, 300 mm 이상의 상기 X 방향의 치수를 갖는 상기 지지 기판을 배치할 수 있는 크기를 갖는 것인, 전자 부품의 실장 장치.The method according to claim 1,
Wherein the stage has a size capable of disposing the supporting substrate having a dimension in the X direction of 300 mm or more. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 실장부는, 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 것인, 전자 부품의 실장 장치.4. The method according to any one of claims 1 to 3,
Wherein the mounting portion mounts a plurality of the electronic components on one mounting region of the supporting substrate. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 전자 부품을 공급하는 부품 공급부와,
각각 상기 부품 공급부로부터 상기 전자 부품을 수취하여 상기 제1 또는 제2 실장 헤드의 상기 복수의 실장 툴에 상기 전자 부품을 전달하는, 제1 및 제2 이송 배치 노즐을 갖춘 이송 배치부
를 더 구비하는, 전자 부품의 실장 장치.4. The method according to any one of claims 1 to 3,
A component supplier for supplying the electronic component,
Each of which has a first and a second transport arrangement nozzle for receiving the electronic component from the component supply section and delivering the electronic component to the plurality of mounting tools of the first or second mounting head,
Further comprising: a mounting portion for mounting the electronic component. 지지 기판에 전자 부품을 실장하는 전자 부품의 실장 방법으로서,
상기 전자 부품이 실장되는 복수의 실장 영역을 갖는 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 스테이지 보정 데이터를 기억부에 기억시키는 공정과,
수평 방향을 따르는 한 방향인 X 방향을 따라서 배치된 제1 및 제2 실장 헤드에 각각 설치되어 상기 전자 부품을 유지하는 복수의 실장 툴의 이동 위치 오차를, 상기 X 방향을 따라서 설정된 실장 라인 상에서 취득하여, 상기 이동 위치 오차를 보정하는 툴 보정 데이터를 상기 기억부에 기억시키는 공정과,
상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과,
상기 지지 기판의 위치 인식 공정에 의해 얻은 상기 지지 기판의 위치 데이터와 상기 스테이지 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인에 순차 위치시키도록 상기 스테이지를 이동시키는 공정과,
상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴로 상기 전자 부품을 교대로 수취하여 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터 및 상기 툴 보정 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 라인 상으로 이동시키고, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 의해 상기 전자 부품을, 상기 실장 라인에 위치하게 된 상기 실장 영역에 상기 제1 및 제2 실장 헤드로 분담하여 실장하는 공정
을 포함하는, 전자 부품의 실장 방법.An electronic component mounting method for mounting an electronic component on a supporting substrate,
A step of acquiring a movement position error of a stage on which a supporting substrate having a plurality of mounting areas on which the electronic component is to be mounted is stored and storing the stage correction data for correcting the movement position error in a storage unit,
A movement position error of each of a plurality of mounting tools, which are respectively installed in first and second mounting heads arranged along one direction along the X-direction along the horizontal direction, are acquired on the mounting line set along the X direction And storing the tool correction data for correcting the movement position error in the storage unit,
A step of disposing the supporting substrate on the stage and recognizing the entire position of the supporting substrate disposed on the stage;
And correcting the movement of the stage based on the position data of the support substrate obtained by the position recognition process of the support substrate and the stage correction data, A step of moving the stage so that the stage is sequentially positioned on the mounting line,
Receiving the electronic components alternately with the plurality of mounting tools of the first and second mounting heads to recognize positions of the electronic components held by the plurality of mounting tools, Moving the first and second mounting heads onto the mounting line while correcting movement of the plurality of mounting tools of the first and second mounting heads based on the correction data, A step of mounting the electronic component on the mounting area located in the mounting line by sharing the electronic component with the first and second mounting heads by the plurality of mounting tools of the step
And mounting the electronic component on the electronic component. 제6항에 있어서,
상기 지지 기판은, 상기 제1 및 제2 실장 헤드에 있어서의 상기 X 방향에 있어서 외측에 위치하는 상기 실장 툴끼리의 근접 간격의 2배 이상의 상기 X 방향의 치수를 갖는 것인, 전자 부품의 실장 방법.The method according to claim 6,
Wherein the support substrate has dimensions in the X direction of at least two times the proximity distance between the mounting tools located on the outside in the X direction in the first and second mounting heads, Way. 제6항에 있어서,
상기 지지 기판은 300 mm 이상의 상기 X 방향의 치수를 갖는 것인, 전자 부품의 실장 방법.The method according to claim 6,
Wherein the support substrate has a dimension in the X direction of 300 mm or more. 제6항 내지 제8항 중 어느 한 항에 있어서,
상기 실장 공정은 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 공정을 포함하는 것인, 전자 부품의 실장 방법.9. The method according to any one of claims 6 to 8,
Wherein the mounting step includes the step of mounting a plurality of the electronic components on one mounting region of the supporting substrate. 패키지 부품의 제조 방법으로서,
지지 기판의 복수의 실장 영역 각각에 전자 부품을 실장하는 공정과,
상기 복수의 실장 영역에 실장된 상기 전자 부품을 일괄적으로 밀봉함으로써 의사 웨이퍼 또는 의사 패널을 형성하는 공정과,
상기 의사 웨이퍼 또는 의사 패널의 상기 전자 부품 상에 재배선층을 형성함으로써 패키지 부품을 제조하는 공정
을 포함하고,
상기 전자 부품의 실장 공정은,
상기 지지 기판이 배치되는 스테이지의 이동 위치 오차를 취득하여, 상기 이동 위치 오차를 보정하는 스테이지 보정 데이터를 기억부에 기억시키는 공정과,
수평 방향을 따르는 한 방향인 X 방향을 따라서 배치된 제1 및 제2 실장 헤드에 각각 설치되어 상기 전자 부품을 유지하는 복수의 실장 툴의 이동 위치 오차를, 상기 X 방향을 따라서 설정된 실장 라인 상에서 취득하여, 상기 이동 위치 오차를 보정하는 툴 보정 데이터를 상기 기억부에 기억시키는 공정과,
상기 스테이지 상에 상기 지지 기판을 배치하고, 상기 스테이지 상에 배치된 상기 지지 기판의 전체 위치를 인식하는 공정과,
상기 지지 기판의 위치 인식 공정에 의해 얻은 상기 지지 기판의 위치 데이터와 상기 스테이지 보정 데이터에 기초하여 상기 스테이지의 이동을 보정하면서, 상기 복수의 실장 영역에 있어서의 상기 X 방향을 따르는 상기 실장 영역의 열을 상기 실장 라인에 순차 위치시키도록 상기 스테이지를 이동시키는 공정과,
상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴로 상기 전자 부품을 교대로 수취하여 상기 복수의 실장 툴에 유지된 상기 전자 부품의 위치를 인식하고, 인식된 상기 전자 부품의 위치 데이터 및 상기 툴 보정 데이터에 기초하여 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴의 이동을 보정하면서, 상기 제1 및 제2 실장 헤드를 상기 실장 라인 상으로 이동시키고, 상기 제1 및 제2 실장 헤드의 상기 복수의 실장 툴에 의해 상기 전자 부품을, 상기 실장 라인에 위치하게 된 상기 실장 영역에 상기 제1 및 제2 실장 헤드로 분담하여 실장하는 공정
을 포함하는 것인, 패키지 부품의 제조 방법.A method of manufacturing a packaged part,
A step of mounting an electronic component in each of a plurality of mounting regions of a supporting substrate,
A step of forming a pseudo wafer or a pseudo panel by collectively sealing the electronic parts mounted on the plurality of mounting areas,
A step of manufacturing a package component by forming a re-wiring layer on the electronic part of the pseudo wafer or the pseudo panel
/ RTI &gt;
The mounting step of the electronic component includes:
Acquiring a movement position error of the stage on which the support substrate is arranged and storing the stage correction data for correcting the movement position error in the storage unit;
A movement position error of each of a plurality of mounting tools, which are respectively installed in first and second mounting heads arranged along one direction along the X-direction along the horizontal direction, are acquired on the mounting line set along the X direction And storing the tool correction data for correcting the movement position error in the storage unit,
A step of disposing the supporting substrate on the stage and recognizing the entire position of the supporting substrate disposed on the stage;
And correcting the movement of the stage based on the position data of the support substrate obtained by the position recognition process of the support substrate and the stage correction data, A step of moving the stage so that the stage is sequentially positioned on the mounting line,
Receiving the electronic components alternately with the plurality of mounting tools of the first and second mounting heads to recognize positions of the electronic components held by the plurality of mounting tools, Moving the first and second mounting heads onto the mounting line while correcting movement of the plurality of mounting tools of the first and second mounting heads based on the correction data, A step of mounting the electronic component on the mounting area located in the mounting line by sharing the electronic component with the first and second mounting heads by the plurality of mounting tools of the step
Wherein the step of forming the package comprises the steps of: 제10항에 있어서,
상기 전자 부품의 실장 공정은 상기 지지 기판의 하나의 상기 실장 영역에 복수의 상기 전자 부품을 실장하는 공정을 포함하는 것인, 패키지 부품의 제조 방법.11. The method of claim 10,
Wherein the step of mounting the electronic component includes a step of mounting a plurality of the electronic components on one mounting region of the supporting substrate.
KR1020180089852A 2017-08-01 2018-08-01 Electronic component mounting device and mounting method, and method for manufacturing package component KR102156690B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017149192A JP6781677B2 (en) 2017-08-01 2017-08-01 Electronic component mounting equipment and mounting method, and package component manufacturing method
JPJP-P-2017-149192 2017-08-01

Publications (2)

Publication Number Publication Date
KR20190013670A true KR20190013670A (en) 2019-02-11
KR102156690B1 KR102156690B1 (en) 2020-09-16

Family

ID=65370256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089852A KR102156690B1 (en) 2017-08-01 2018-08-01 Electronic component mounting device and mounting method, and method for manufacturing package component

Country Status (3)

Country Link
JP (1) JP6781677B2 (en)
KR (1) KR102156690B1 (en)
TW (2) TWI698952B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027101A (en) * 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus
KR20230018826A (en) * 2021-07-30 2023-02-07 엘지전자 주식회사 Apparatus for electronic component mounting and control method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262783A1 (en) * 2019-06-26 2020-12-30 우영관 Method for attaching member plate for attachment to printed circuit board by using automatic correction function
CN112447555B (en) * 2019-08-29 2024-05-14 芝浦机械电子装置株式会社 Electronic component mounting apparatus
WO2022158076A1 (en) * 2021-01-19 2022-07-28 パナソニックＩｐマネジメント株式会社 Component mounting device and component mounting method
JP7565240B2 (en) 2021-03-19 2024-10-10 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device
JPWO2023286245A1 (en) * 2021-07-15 2023-01-19
TWI844313B (en) 2022-03-23 2024-06-01 日商芝浦機械電子裝置股份有限公司 Electronic component mounting device and mounting method
CN115172220B (en) * 2022-07-14 2023-05-02 先之科半导体科技(东莞)有限公司 Diode packaging equipment
CN116169074B (en) * 2023-02-24 2024-01-23 江苏福明太阳能有限公司 Manufacturing method and manufacturing equipment of electronic component
JP2024130261A (en) * 2023-03-14 2024-09-30 オムロン株式会社 Position measurement device, position measurement method, and position measurement program

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072714A (en) 2005-09-06 2007-03-22 Csk Holdings Corp Image service provision device and reception terminal for image data
JP2008041976A (en) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd Electronic component mounting apparatus and method for mounting electronic component
KR100881908B1 (en) * 2001-08-08 2009-02-04 파나소닉 주식회사 Apparatus and method for mounting electronic parts
JP2009259917A (en) 2008-04-14 2009-11-05 Shibaura Mechatronics Corp Mounting device and method of electronic component
KR101178760B1 (en) * 2010-06-30 2012-09-07 야마하하쓰도키 가부시키가이샤 Component transporting method, component transporting apparatus, and component mounting apparatus
JP2013004615A (en) * 2011-06-14 2013-01-07 Hitachi High-Tech Instruments Co Ltd Electronic component mounting device and electronic component mounting method
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
KR20160060073A (en) * 2013-09-24 2016-05-27 닛토덴코 가부시키가이샤 Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839535B2 (en) * 2001-07-13 2011-12-21 ソニー株式会社 Coordinate correction method, coordinate correction apparatus, and reference correction jig
WO2007072714A1 (en) * 2005-12-22 2007-06-28 Shibaura Mechatronics Corporation Apparatus and method for mounting electronic component
CN101689512B (en) * 2007-06-28 2012-04-04 雅马哈发动机株式会社 Component placing apparatus
JP5344145B2 (en) * 2008-12-25 2013-11-20 澁谷工業株式会社 Method for aligning electronic component and substrate in bonding apparatus
JP5358529B2 (en) * 2010-07-23 2013-12-04 ヤマハ発動機株式会社 Mounting machine
JP5774968B2 (en) * 2011-11-15 2015-09-09 ヤマハ発動機株式会社 Component transfer device and suction position adjustment method in component transfer device
JP2013187434A (en) * 2012-03-09 2013-09-19 Fujitsu Ltd Semiconductor device, method for manufacturing the same, electronic equipment, and substrate
JPWO2014157134A1 (en) * 2013-03-28 2017-02-16 東レエンジニアリング株式会社 Mounting method and mounting apparatus
CN105637626A (en) * 2013-08-14 2016-06-01 豪锐恩科技私人有限公司 Apparatus and method for bonding a plurality of semiconductor chips onto a substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881908B1 (en) * 2001-08-08 2009-02-04 파나소닉 주식회사 Apparatus and method for mounting electronic parts
JP2007072714A (en) 2005-09-06 2007-03-22 Csk Holdings Corp Image service provision device and reception terminal for image data
JP2008041976A (en) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd Electronic component mounting apparatus and method for mounting electronic component
JP2009259917A (en) 2008-04-14 2009-11-05 Shibaura Mechatronics Corp Mounting device and method of electronic component
KR101178760B1 (en) * 2010-06-30 2012-09-07 야마하하쓰도키 가부시키가이샤 Component transporting method, component transporting apparatus, and component mounting apparatus
JP2013004615A (en) * 2011-06-14 2013-01-07 Hitachi High-Tech Instruments Co Ltd Electronic component mounting device and electronic component mounting method
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
KR20160060073A (en) * 2013-09-24 2016-05-27 닛토덴코 가부시키가이샤 Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027101A (en) * 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus
KR20230018826A (en) * 2021-07-30 2023-02-07 엘지전자 주식회사 Apparatus for electronic component mounting and control method thereof

Also Published As

Publication number Publication date
TWI683388B (en) 2020-01-21
JP6781677B2 (en) 2020-11-04
TW201911462A (en) 2019-03-16
JP2019029563A (en) 2019-02-21
TW201943008A (en) 2019-11-01
KR102156690B1 (en) 2020-09-16
TWI698952B (en) 2020-07-11

Similar Documents

Publication Publication Date Title
KR102156690B1 (en) Electronic component mounting device and mounting method, and method for manufacturing package component
JP6928134B2 (en) Electronic component mounting equipment and mounting method, and package component manufacturing method
KR101868781B1 (en) Placement machine and method for equipping a substrate with unhoused chips
KR101624004B1 (en) Mounting apparatus and mounting method
KR102194372B1 (en) Use of placeable marker components for a staged placement of components on a carrier
KR102186384B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
JP6717630B2 (en) Electronic component mounting equipment
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
TWI752603B (en) Mounting device for electronic parts
KR102417464B1 (en) Electronic component bonding apparatus
CN112331582B (en) Chip mounting apparatus and method for manufacturing semiconductor device
JP2020074483A (en) Electronic component implementation apparatus
JP6629617B2 (en) Component mounting machine, component mounting method
CN114302635A (en) Component mounting system and component mounting method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant