KR102186384B1 - Die bonding apparatus and manufacturing method of semiconductor device - Google Patents
Die bonding apparatus and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR102186384B1 KR102186384B1 KR1020190024613A KR20190024613A KR102186384B1 KR 102186384 B1 KR102186384 B1 KR 102186384B1 KR 1020190024613 A KR1020190024613 A KR 1020190024613A KR 20190024613 A KR20190024613 A KR 20190024613A KR 102186384 B1 KR102186384 B1 KR 102186384B1
- Authority
- KR
- South Korea
- Prior art keywords
- die
- substrate
- bonding
- reference mark
- stage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000011521 glass Substances 0.000 claims description 39
- 238000012546 transfer Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000007789 sealing Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
마크가 실시되어 있지 않은 가기판에, 위치 결정 정밀도 좋게, 반도체 칩(다이)을 가기판에 설치하는 다이 본딩 장치를 제공하는 것이다.
다이 본딩 장치는, 픽업한 다이를 투명한 기판의 상면에 적재하는 본딩 헤드와, 상기 기판을 고정하는 투명한 본딩 스테이지와, 상기 본딩 스테이지의 하방에 상기 본딩 스테이지로부터 이격되어 위치하며, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크를 갖는 플레이트와, 상기 본딩 스테이지를 투과하여 상기 다이 또는 상기 기준 마크를 촬상하는 카메라를 구비한다.It is to provide a die bonding apparatus in which a semiconductor chip (die) is attached to a substrate to which a mark is not applied, with high positioning accuracy.
The die bonding apparatus includes: a bonding head for loading a picked up die on an upper surface of a transparent substrate; a transparent bonding stage for fixing the substrate; and spaced apart from the bonding stage under the bonding stage; A plate having a reference mark for recognizing a position of the die when it is mounted on the die, and a camera for capturing the die or the reference mark through the bonding stage.
Description
본 개시는 다이 본딩 장치에 관한 것이며, 예를 들어 팬 아웃형 패널 레벨 패키기용의 다이 플레이스에 적용 가능하다.The present disclosure relates to a die bonding apparatus, and is applicable to, for example, a die place for fan-out panel level packaging.
전자 부품 실장의 분야에서는, 가기판과 가기판 상에 적층된 점착층 상에 배치된 복수의 반도체 칩을 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 점착층을 포함하는 가기판을 박리하고, 이어서 밀봉체의 점착층이 접착되어 있던 면 상에 재배선층을 형성하는 공정이 있다. 이 경우, 재배선층과 반도체 칩의 접합 정밀도는, 가기판 상의 칩의 위치 결정 정밀도에 의존한다. 따라서, 가기판 상에의 반도체 칩의 설치 시의 위치 결정 정밀도를 향상시키는 것이 필요하다.In the field of electronic component mounting, a plurality of semiconductor chips disposed on an adhesive layer laminated on a substrate and a substrate are collectively sealed with a sealing resin, thereby providing a plurality of semiconductor chips and a sealing resin covering the plurality of semiconductor chips. After the sealing body is formed, there is a step of peeling the substrate including the adhesive layer from the sealing body, and then forming a redistribution layer on the surface to which the adhesive layer of the sealing body was adhered. In this case, the bonding accuracy between the rewiring layer and the semiconductor chip depends on the positioning accuracy of the chip on the substrate. Therefore, it is necessary to improve the positioning accuracy at the time of installation of the semiconductor chip on the substrate.
가기판에 마크를 실시함으로써, 가고정 시의 반도체 칩의 가기판에 대한 위치 결정 정밀도를 높게 할 수 있다. 그러나, 마크를 가기판 상의 어떠한 위치에 실시할지는, 반도체 칩의 구조나 최종적인 반도체 칩과 밀봉체의 배치 관계에 따라서 결정된다. 즉, 최종 제품의 구조나 부품 배치에 따른, 소정의 마크를 갖는 가기판을 준비할 필요가 있다. 따라서, 제품마다 소정의 마크를 갖는 가기판을 다수매 제작해야만 하므로, 비용이 올라간다는 문제가 있다.By marking the substrate, it is possible to increase the positioning accuracy of the semiconductor chip to the substrate during temporary fixing. However, the position of the mark on the substrate is determined depending on the structure of the semiconductor chip and the final arrangement relationship between the semiconductor chip and the sealing body. That is, it is necessary to prepare a substrate having a predetermined mark according to the structure of the final product or the arrangement of parts. Therefore, there is a problem that the cost increases because a large number of substrates having a predetermined mark must be manufactured for each product.
본 개시의 과제는, 마크가 실시되어 있지 않은 가기판에, 위치 결정 정밀도 좋게, 반도체 칩(다이)을 가기판에 설치하는 다이 본딩 장치를 제공하는 것이다.An object of the present disclosure is to provide a die bonding apparatus in which a semiconductor chip (die) is mounted on a substrate with high positioning accuracy on a substrate on which no marks are applied.
본 개시 중 대표적인 것의 개요를 간단하게 설명하면 하기와 같다.A brief overview of representative ones of the present disclosure is as follows.
즉, 다이 본딩 장치는, 픽업한 다이를 투명한 기판의 상면에 적재하는 본딩 헤드와, 상기 기판을 고정하는 투명한 본딩 스테이지와, 상기 본딩 스테이지의 하방에 상기 본딩 스테이지로부터 이격되어 위치하며, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크를 갖는 플레이트와, 상기 본딩 스테이지를 투과하여 상기 다이 또는 상기 기준 마크를 촬상하는 카메라를 구비한다.That is, the die bonding apparatus includes a bonding head that loads a picked up die on an upper surface of a transparent substrate, a transparent bonding stage that fixes the substrate, and is located below the bonding stage and spaced apart from the bonding stage, A plate having a reference mark for recognizing a position of the die when it is mounted on the substrate, and a camera for imaging the die or the reference mark through the bonding stage.
상기 다이 본딩 장치에 의하면, 다이 플레이스의 정밀도를 향상시킬 수 있다.According to the die bonding device, the precision of the die place can be improved.
도 1은 실시예의 플립 칩 본더의 개략을 도시하는 상면도.
도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때에, 픽업 플립 헤드, 트랜스퍼 헤드 및 본딩 헤드의 동작을 설명하는 도면.
도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도.
도 4는 도 1의 본딩부의 주요부를 도시하는 개략 측면도.
도 5는 도 4의 타깃 마스크 플레이트를 도시하는 평면도.
도 6은 실시예의 플립 칩 본더에서 실시되는 본딩 방법을 설명하는 플로우차트.
도 7은 제1 변형예의 본딩부의 주요부를 도시하는 개략 측면도.
도 8은 제2 변형예의 본딩부의 주요부를 도시하는 개략 측면도.
도 9는 제3 변형예의 본딩부의 주요부를 도시하는 개략 측면도.
도 10은 비교예의 본딩부의 주요부를 도시하는 개략 측면도.1 is a top view schematically showing a flip chip bonder of an embodiment.
FIG. 2 is a view for explaining operations of a pickup flip head, a transfer head, and a bonding head when viewed from the direction of arrow A in FIG. 1;
3 is a schematic cross-sectional view showing an essential part of the die supply portion of FIG.
Fig. 4 is a schematic side view showing a main part of the bonding unit of Fig. 1;
Fig. 5 is a plan view showing the target mask plate of Fig. 4;
6 is a flowchart illustrating a bonding method performed in the flip chip bonder of the embodiment.
Fig. 7 is a schematic side view showing a main part of a bonding portion of the first modified example.
Fig. 8 is a schematic side view showing a main part of a bonding portion of a second modified example.
Fig. 9 is a schematic side view showing a main part of a bonding portion of a third modified example.
Fig. 10 is a schematic side view showing a main part of a bonding portion of a comparative example.
이하, 비교예, 실시예 및 변형예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙이고 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 양태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.Hereinafter, comparative examples, examples, and modifications will be described with reference to the drawings. However, in the following description, the same constituent elements are denoted by the same reference numerals, and repeated explanations may be omitted. In addition, in order to make the explanation more clear, the drawings may be schematically expressed with respect to the width, thickness, shape, etc. of each part compared to the actual mode, but are only examples and do not limit the interpretation of the present invention. .
팬 아웃형 웨이퍼 레벨 패키지(Fan Out Wafer Level Package : FOWLP)는 칩 면적을 초과하는 넓은 영역에 재배선층을 형성하는 패키지이다. 팬 아웃형 패널 레벨 패키지(Fan Out Panel Level Package : FOPLP)는, FOWLP의 일괄 제조의 사고 방식을 더 발전시킨 것이다. FOWLP는, 직경이 300㎜인 웨이퍼에 다수의 실리콘 다이를 적재하여 패키지의 제조를 일괄적으로 실시함으로써, 패키지 1개당의 제조 비용을 저감한다. 이 일괄 제조의 사고 방식을, 웨이퍼보다도 큰 패널(패널상의 기판)에 적용한 것이 FOPLP이다. 패널에는 프린트 기판 또는 유리 기판(예를 들어 액정 패널 제조용 기판 등)을 사용한다.The Fan Out Wafer Level Package (FOWLP) is a package in which a redistribution layer is formed in a wide area exceeding the chip area. The Fan Out Panel Level Package (FOPLP) is a further development of FOWLP's collective manufacturing mindset. FOWLP reduces the manufacturing cost per package by placing a large number of silicon dies on a wafer having a diameter of 300 mm to manufacture a package at once. FOPLP applies this collective manufacturing thinking method to a panel larger than a wafer (a substrate on a panel). For the panel, a printed circuit board or a glass substrate (eg, a substrate for manufacturing a liquid crystal panel) is used.
FOPLP의 제조 프로세스에는 많은 종류가 있지만, 그 중 하나로 가기판인 유리 패널 상에 웨이퍼로부터 픽업한 다이를, 유리 패널 상에 도포한 점착성의 기제를 통해 본드하여 가고정하고 나서 밀봉 수지로 일괄 밀봉하고, 그 밀봉체를 유리 패널로부터 박리하여 재배선이나 패드(PAD)의 형성을 행하는 방법이 있다. 그 방법에서는 수율, 품질을 유지하기 위해 유리 패널 상에 고정밀도로 다이를 실장할 필요가 있으며, 다이의 소형화, 고밀도 배선화에 의해 3㎛ 등의 고정밀도가 요구되고 있다.There are many types of manufacturing processes for FOPLP, but one of them is a die picked up from a wafer on a glass panel, which is a top plate, bonded through a sticky base applied on the glass panel, temporarily fixed, and then collectively sealed with a sealing resin. There is a method of peeling the sealing body from a glass panel to perform rewiring or forming a pad (PAD). In this method, in order to maintain the yield and quality, it is necessary to mount a die on a glass panel with high precision, and a high precision of 3 µm or the like is required due to the miniaturization of the die and high-density wiring.
제조 장치의 고정밀도화를 위해, 유리 패널 상에 보정 마크 등을 배치하여 얼라인먼트하는 방법이 생각되지만, 유리 패널에 가공하여 타깃 마크를 형성하는 경우, 유리 패널(형으로서)의 재사용이 곤란하고, 또한 유리 패널 상에 3㎛ 이내의 정밀도로 얼라인먼트 마크를 형성하기 위해서는 비용이 들고, 유리 패널의 비용 상승은 패키지 가격의 상승으로 이어진다. 그 때문에, 마크없음의 무지의 유리 패널 상에 다이를 고정밀도로 실장할 필요가 있고, 제조 장치도 고가의 것으로 되어 버린다. FOPLP의 비용 저감을 위해서는 고정밀도이면서 또한 저가격의 실장이 가능한 제조 장치의 실현이 필요하다.In order to increase the precision of the manufacturing apparatus, a method of arranging correction marks or the like on a glass panel is considered, but when processing a glass panel to form a target mark, it is difficult to reuse the glass panel (as a mold), and In order to form an alignment mark on a glass panel with an accuracy of within 3 μm, it is expensive, and an increase in the cost of the glass panel leads to an increase in package price. Therefore, it is necessary to mount the die with high precision on the unmarked plain glass panel, and the manufacturing apparatus becomes expensive. In order to reduce the cost of FOPLP, it is necessary to realize a manufacturing device capable of high-precision and low-cost mounting.
따라서, 유리 패널을 보유 지지 고정하는 스테이지에 타깃이 되는 마크를 형성하는 기술(비교예)을 검토하였다. 이것에 대하여 도 10을 사용하여 설명한다. 도 10은 비교예의 본딩 스테이지 및 유리 패널을 도시하는 단면도이다.Therefore, a technique (comparative example) of forming a mark serving as a target on a stage for holding and fixing a glass panel was examined. This will be described with reference to FIG. 10. 10 is a cross-sectional view showing a bonding stage and a glass panel of a comparative example.
본딩 스테이지 BSR의 유리 패널 GP측에 각인하여 타깃 마크 TMR을 형성한다. 유리 패널 GP를 통해 타깃 마크 TMR을 기판 인식 카메라(44)로 인식하고, 다이 D의 적재 위치를 보정한다. 이에 의해, 무지의 유리 패널 GP에도 안정적으로 고정밀도로 다이를 실장하는 것이 가능한 제조 장치를 제공할 수 있고, FOPLP의 품질, 수율 향상과 함께 제조 원가의 저감이 가능해진다. 본딩 스테이지 BSR의 타깃 마크 TMR은 사전에 장치마다 정밀도 보정을 해 둠으로써, 안정된 실장 정밀도의 실현이 가능해진다. 또한, 이 타깃 마크 TMR을 수시 인식, 보정 동작을 함으로써, 장치의 경시 변화, 온도 변화 등에 의한 정밀도 어긋남을 보정할 수 있어, 정밀도 유지에 공헌할 수 있다.A target mark TMR is formed by engraving on the glass panel GP side of the bonding stage BSR. The target mark TMR is recognized by the
그러나, 본딩 스테이지 상에 타깃 마크를 마킹하는 비교예의 방법에서는, 제품이 바뀔 때마다 본딩 스테이지를 교환할 필요가 있다.However, in the comparative example method of marking the target mark on the bonding stage, it is necessary to replace the bonding stage every time a product is changed.
따라서, 실시 형태에서는, 가기판인 유리 패널을 고정하는 본딩 스테이지를 유리 등의 투명 소재로 형성하고, 본딩 스테이지 아래에 타깃 마크(기준 마크)를 갖는 타깃 마스크 플레이트(플레이트)를 설치한다.Accordingly, in the embodiment, a bonding stage for fixing a glass panel as a substrate is formed of a transparent material such as glass, and a target mask plate (plate) having a target mark (reference mark) is provided under the bonding stage.
이하, 실시예로서 FOPLP에 적용하는 예에 대하여 설명하지만, FOWLP에도 적용할 수도 있다.Hereinafter, an example of application to FOPLP will be described as an embodiment, but may also be applied to FOWLP.
[실시예][Example]
도 1은 실시예의 플립 칩 본더의 개략을 도시하는 상면도이다. 도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때에, 픽업 플립 헤드, 트랜스퍼 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.1 is a top view schematically showing a flip chip bonder of an embodiment. FIG. 2 is a view for explaining operations of the pickup flip head, transfer head, and bonding head when viewed from the direction of arrow A in FIG. 1.
플립 칩 본더(10)는, 크게 나누어, 다이 공급부(1)와, 픽업부(2), 트랜스퍼부(8)와, 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5)와, 기판 공급부(6K)와, 기판 반출부(6H)와, 각 부의 동작을 감시하고 제어하는 제어 장치(7)를 갖는다.The
먼저, 다이 공급부(1)는, 유리 기판 등의 기판 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는, 분할된 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)과, 웨이퍼 링 공급부(18)를 갖는다. 다이 공급부(1)는, 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하여, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다. 웨이퍼 링 공급부(18)는 웨이퍼 링이 수납된 웨이퍼 카세트를 갖고, 순차적으로 웨이퍼 링을 다이 공급부(1)에 공급하여, 새로운 웨이퍼 링으로 교환한다. 다이 공급부(1)는 원하는 다이를 웨이퍼 링으로부터 픽업할 수 있도록, 픽업 포인트로, 웨이퍼 링을 이동시킨다. 웨이퍼 링은, 웨이퍼가 고정되며, 다이 공급부(1)에 설치 가능한 지그이다.First, the die
픽업부(2)는, 다이 D를 픽업하여 반전하는 픽업 플립 헤드(21)와, 콜릿(22)을 승강, 회전, 반전 및 X 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 이와 같은 구성에 의해, 픽업 플립 헤드(21)는, 다이를 픽업하여, 픽업 플립 헤드(21)를 180도 회전시켜, 다이 D의 범프를 반전시켜 하면으로 향하게 하여, 다이 D를 트랜스퍼 헤드(81)에 건네주는 자세로 한다.The
트랜스퍼부(8)는, 반전된 다이 D를 픽업 플립 헤드(21)로부터 수취하여, 중간 스테이지(31)에 적재한다. 트랜스퍼부(8)는, 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(82)을 구비하는 트랜스퍼 헤드(81)와, 트랜스퍼 헤드(81)를 Y 방향으로 이동시키는 Y 구동부(83)를 갖는다.The
중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31) 및 스테이지 인식 카메라(34)를 갖는다. 중간 스테이지(31)는 도시하지 않은 구동부에 의해 Y 방향으로 이동 가능하다.The intermediate stage portion 3 has an
본딩부(4)는, 중간 스테이지(31)로부터 다이 D를 픽업하여, 반송되어 오는 기판 P 상에 본딩한다. 본딩부(4)는 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 빔(43)과, 타깃 마크(도 4 참조)를 촬상하여, 본딩 위치를 인식하는 기판 인식 카메라(44)와, X 빔(45)을 갖는다.The bonding unit 4 picks up the die D from the
이와 같은 구성에 의해, 본딩 헤드(41)는, 중간 스테이지(31)로부터 다이 D를 픽업하여, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판 P에 다이 D를 본딩한다.With such a configuration, the
반송부(5)는, 기판 P가 X 방향으로 이동하는 반송 레일(51, 52)을 구비한다. 반송 레일(51, 52)은 평행하게 설치된다. 이와 같은 구성에 의해, 기판 공급부(6K)로부터 기판 P를 반출하여, 반송 레일(51, 52)을 따라서 본딩 위치까지 이동시키고, 본딩 후 기판 반출부(6H)까지 이동시켜, 기판 반출부(6H)에 기판 P를 건네준다. 기판 P에 다이 D를 본딩하는 중에, 기판 공급부(6K)는 새로운 기판 P를 반출하여, 반송 레일(51, 52) 상에서 대기한다.The
도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도이다. 도 3에 도시한 바와 같이, 다이 공급부(1)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되며 복수의 다이 D가 점착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)과, 다이 D를 상방으로 밀어올리기 위한 밀어올림 유닛(13)을 갖는다. 소정의 다이 D를 픽업하기 위해, 밀어올림 유닛(13)은, 도시하지 않은 구동 기구에 의해 상하 방향으로 이동하고, 다이 공급부(1)는 수평 방향으로 이동하도록 되어 있다.3 is a schematic cross-sectional view showing an essential part of the die supply portion of FIG. 1. As shown in Fig. 3, the
본딩부의 상세에 대하여 도 1, 도 4, 도 5를 사용하여 설명한다. 도 4는 본딩부(4)의 주요부를 도시하는 개략 단면도이다. 도 5는 타깃 마스크 플레이트를 도시하는 평면도이다.Details of the bonding unit will be described with reference to FIGS. 1, 4 and 5. 4 is a schematic cross-sectional view showing a main part of the bonding portion 4. 5 is a plan view showing a target mask plate.
도 1, 도 4에 도시한 바와 같이, 본딩부(4)는, 가대(53) 상에 지지되는 본딩 스테이지 BS 및 타깃 마스크 플레이트 MP와, 반송 레일(51, 52)의 근방에 설치되는 X 빔(45)과, X 빔(45) 상에 지지되는 Y 빔(43)과, Y 빔(43)에 지지되는 본딩 헤드(41)와, 본딩 헤드(41)를 Y축 방향 및 Z축 방향으로 구동하는 구동부(도시하지 않음)를 구비하고 있다.As shown in Figs. 1 and 4, the bonding unit 4 includes a bonding stage BS and a target mask plate MP supported on the
본딩 헤드(41)는, 진공 흡착에 의해 다이 D를 착탈 가능하게 보유 지지하는 콜릿(42)를 갖는 장치이며, Y축 방향으로 왕복 이동 가능하게 Y 빔(43)에 설치되어 있다.The
본딩 헤드(41)는 중간 스테이지(31)로부터 픽업한 다이 D를 보유 지지하여 반송하여, 본딩 스테이지 BS에 흡착 고정된 기판 P 상에 다이 D를 설치하는 기능을 구비하고 있다.The
도 1에 도시한 바와 같이, Y 빔(43)은 본딩 스테이지 BS 상에 걸치도록 Y축 방향으로 신장되고, 양단부는 X 빔(45)에 의해 X축 방향으로 이동 가능하게 지지되어 있다. 또한, 본딩 헤드(41)가 X 빔(45)보다도 중간 스테이지(31)측으로 이동하는 경우에는, 콜릿(42)이 X 빔(45)보다도 높아지도록 본딩 헤드(41)가 상승한다.As shown in FIG. 1, the
도 4에 도시한 바와 같이, 본딩 스테이지 BS는 유리 등의 투명한 소재로 형성되고, 지지부 BSa에 의해 승강 가능하게 지지되어 있다. 타깃 마스크 플레이트 MP는 지지부 BSa에 의해 승강 가능하게 지지되어 있다. 타깃 마스크 플레이트 MP는 본딩 스테이지 BS로부터 이격되어, 본딩 스테이지 BS 아래에 교환 가능하게 설치되어 있다. 도 5에 도시한 바와 같이, 타깃 마스크 플레이트 MP에는 기판 탑재 위치를 나타내는 타깃 마크 TM이 인쇄되어 형성되어 있다. 타깃 마크 TM은 타깃 마스크 플레이트 MP에 각인하여 형성해도 된다. 타깃 마크 TM은, 예를 들어 한 변이 1 내지 2㎜인 정사각형의 크기이다. 기판 P는 평면에서 보아 직사각형의 유리 패널이며, 도 4에 도시한 바와 같이, 그 상면에 점착성의 기제 G가 도포되어 있다. 또한, 기제 G는 점착성이 없는 것을 도포해도 된다.As shown in Fig. 4, the bonding stage BS is formed of a transparent material such as glass, and is supported so as to be elevating and descending by the support part BSa. The target mask plate MP is supported by the support part BSa so as to be able to move up and down. The target mask plate MP is spaced apart from the bonding stage BS and installed interchangeably under the bonding stage BS. As shown in Fig. 5, on the target mask plate MP, a target mark TM indicating a substrate mounting position is printed and formed. The target mark TM may be formed by engraving on the target mask plate MP. The target mark TM is, for example, a square size of 1 to 2 mm on one side. The substrate P is a rectangular glass panel in plan view, and as shown in Fig. 4, an adhesive base G is applied to the upper surface thereof. Further, the base G may be applied without adhesiveness.
기판 P 및 본딩 스테이지 BS가 투명이므로, 기판 인식 카메라(44)는, 타깃 마스크 플레이트에 형성된 타깃 마크 TM을 인식할 수 있다.Since the substrate P and the bonding stage BS are transparent, the
다음으로, 실시예의 플립 칩 본더에 있어서 실시되는 본딩 방법(반도체 장치의 제조 방법)에 대하여 도 6을 사용하여 설명한다. 도 6은 실시예의 플립 칩 본더에서 실시되는 본딩 방법을 설명하는 플로우차트이다.Next, a bonding method (a method of manufacturing a semiconductor device) implemented in the flip chip bonder of the embodiment will be described with reference to FIG. 6. 6 is a flowchart illustrating a bonding method performed in the flip chip bonder of the embodiment.
스텝 S1 : 제어 장치(7)는 픽업하는 다이 D가 밀어올림 유닛(13)의 바로 위에 위치하도록 웨이퍼 보유 지지대(12)를 이동시켜, 박리 대상 다이를 밀어올림 유닛(13)과 콜릿(22)에 위치 결정한다. 다이싱 테이프(16)의 이면에 밀어올림 유닛(13)의 상면이 접촉하도록 밀어올림 유닛(13)을 이동시킨다. 이때, 제어 장치(7)는 다이싱 테이프(16)를 밀어올림 유닛(13)의 상면에 흡착한다. 제어 장치(7)는 콜릿(22)을 진공화하면서 하강시키고, 박리 대상의 다이 D 상에 착지시켜, 다이 D를 흡착한다. 제어 장치(7)는 콜릿(22)를 상승시켜, 다이 D를 다이싱 테이프(16)로부터 박리한다. 이에 의해, 다이 D는 픽업 플립 헤드(21)에 의해 픽업된다.Step S1: The control device 7 moves the
스텝 S2 : 제어 장치(7)는 픽업 플립 헤드(21)를 이동시킨다.Step S2: The control device 7 moves the
스텝 S3 : 제어 장치(7)는 픽업 플립 헤드(21)를 180도 회전시켜, 다이 D의 범프면(표면)을 반전시켜 하면을 향하게 하여, 다이 D를 트랜스퍼 헤드(81)에 건네주는 자세로 한다.Step S3: The control device 7 rotates the
스텝 S4 : 제어 장치(7)는 픽업 플립 헤드(21)의 콜릿(22)으로부터 트랜스퍼 헤드(81)의 콜릿(82)에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.Step S4: The control device 7 picks up the die D from the
스텝 S5 : 제어 장치(7)는 픽업 플립 헤드(21)를 반전하여, 콜릿(22)의 흡착면을 아래로 향하게 한다.Step S5: The control device 7 inverts the
스텝 S6 : 스텝 S5 전 또는 병행하여, 제어 장치(7)는 트랜스퍼 헤드(81)를 중간 스테이지(31)로 이동시킨다.Step S6: Before or in parallel with step S5, the control device 7 moves the
스텝 S7 : 제어 장치(7)는 트랜스퍼 헤드(81)에 보유 지지되어 있는 다이 D를 중간 스테이지(31)에 적재한다.Step S7: The control device 7 loads the die D held by the
스텝 S8 : 제어 장치(7)는 트랜스퍼 헤드(81)를 다이 D의 전달 위치로 이동시킨다.Step S8: The control device 7 moves the
스텝 S9 : 스텝 S8 후 또는 병행하여, 제어 장치(7)는 중간 스테이지(31)를 본딩 헤드(41)와의 전달 위치로 이동시킨다.Step S9: After or in parallel with step S8, the control device 7 moves the
스텝 SA : 제어 장치(7)는 중간 스테이지(31)로부터 본딩 헤드(41)의 콜릿에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.Step SA: The control device 7 picks up the die D from the
스텝 SB : 제어 장치(7)는 중간 스테이지(31)를 트랜스퍼 헤드(81)와의 전달 위치로 이동시킨다.Step SB: The control device 7 moves the
스텝 SC : 제어 장치(7)는 본딩 헤드(41)의 콜릿(42)이 보유 지지하고 있는 다이 D를 기판 P 상으로 이동시킨다.Step SC: The control device 7 moves the die D held by the
스텝 SD : 제어 장치(7)는 중간 스테이지(31)로부터 본딩 헤드(41)의 콜릿(42)에 의해 픽업한 다이 D를 점착성의 기제 G가 도포된 기판 P 상에 적재한다. 보다 구체적으로는, 제어 장치(7)는 기판 인식 카메라(44)에 의해 기판 P 및 본딩 스테이지 BS를 통해 타깃 마스크 플레이트 MP의 타깃 마크(위치 인식 마크) TM을 인식한다. 제어 장치(7)는 기판 인식 카메라(44)에 의해 다이 D의 에지를 인식한다. 다이 D의 에지를 플레이스 직전까지 인식한다. 이때는, 동시·1시야의 인식이 바람직하다. 제어 장치(7)는 인식 결과를 연산한다. 타깃 마크 TM을 인식하여 플레이스 위치를 산출하고, 다이 D를 인식하여 다이 위치를 산출한다. 제어 장치(7)는, 연산 결과에 기초하여, 본딩 헤드(41)를 이동시켜, 다이 D의 위치를 보정한다. 제어 장치(7)는 다이 D를 기판 P 상에 적재(플레이스)한다.Step SD: The control device 7 loads the die D picked up from the
스텝 SE : 제어 장치(7)는 본딩 헤드(41)를 중간 스테이지(31)와의 전달 위치로 이동시킨다.Step SE: The control device 7 moves the
또한, 스텝 S8 후에, 제어 장치(7)는 기판 반출부(6H)에서 반송 레일(51, 52)로부터 다이 D가 본딩된 기판 P를 취출한다. 플립 칩 본더(10)로부터 기판 P를 반출한다. 그 후, 기판 P의 점착층 G 상에 배치된 복수의 다이(반도체 칩)를 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 기판 P를 박리하고, 이어서 밀봉체의 기판 P가 접착되어 있던 면 상에 재배선층을 형성하여 FOPLP를 제조한다.Moreover, after step S8, the control device 7 takes out the board|substrate P to which the die D was bonded from the conveyance rails 51 and 52 by the board|substrate carrying out
실시예에서는, 반도체 칩이 적재되는 기판인 유리 패널을 고정하는 스테이지를 유리 또는 투명한 소재로 형성하고, 그 아래에 교환 가능하며, 유리 패널에 적재하는 반도체 칩의 위치를 인식하기 위한 기준 마크인 타깃 마크를 각인 또는 인쇄로 형성한 타깃 마스크 플레이트를 설치하고, 이것을 기준으로 하여 무지의 유리 패널 상에 반도체 칩을 적재한다. 타깃 마스크 플레이트는, 본딩 스테이지와는 비접촉으로 배치한다. 타깃 마크는, 상방으로부터 기판 인식 카메라로 촬상하여 인식하는 경우, 타깃 마스크 플레이트의 상면측에 구비한다. 타깃 마크의 위치는, 상방의 기판 인식 카메라로 촬상하여, 위치의 검증, 보정을 행한다.In the embodiment, a stage for fixing a glass panel, which is a substrate on which a semiconductor chip is loaded, is formed of glass or a transparent material, can be exchanged under it, and a target mark that is a reference mark for recognizing the position of the semiconductor chip loaded on the glass panel A target mask plate formed by engraving or printing is provided, and a semiconductor chip is mounted on a plain glass panel based on this. The target mask plate is disposed in a non-contact manner with the bonding stage. The target mark is provided on the upper surface side of the target mask plate when an image is captured by the substrate recognition camera from above and recognized. The position of the target mark is imaged with an upper substrate recognition camera, and the position is verified and corrected.
이에 의해, 마크가 없는 무지의 유리 패널에 고정밀도로 반도체 칩의 적재가 가능해진다.Thereby, it becomes possible to mount semiconductor chips on a plain glass panel without marks with high precision.
FOPLP의 형으로서의 유리 패널에 타깃 마크의 가공없이 고정밀도의 반도체 칩의 적재가 가능해져, 유리 패널의 재이용이 용이해지고, 비용 절감이 가능해진다. 유리 패널에의 가공에 의한 어긋남의 영향없이, 상시 기준 마스크에 의한 반도체 칩의 적재가 가능해진다.High-precision semiconductor chips can be mounted on a glass panel as a mold of FOPLP without processing a target mark, making it possible to reuse the glass panel and reduce costs. A semiconductor chip can be loaded with a reference mask at all times without the influence of shift due to processing on the glass panel.
타깃 마스크 패널은 품종 변경 시의 교환이 용이해져, 작업 시간의 단축이 도모되어, 스루풋의 향상이 도모된다. 또한, 오프라인의 정밀도의 검증도 빈번하게 실시할 수 있다. 또한, 교환 시의 본딩 스테이지와의 접촉도 일어나지 않도록 한다.The target mask panel can be easily replaced at the time of changing the type, shortening the working time, and improving the throughput. Further, offline accuracy verification can also be performed frequently. In addition, no contact with the bonding stage during replacement occurs.
타깃 마스크 플레이트는, 본딩 스테이지와의 접촉이 없어 열화되지 않기 때문에, 품종 변경에 의한 교환이 없는 한 항구적으로 사용할 수 있다.Since the target mask plate does not deteriorate due to no contact with the bonding stage, it can be used permanently as long as there is no exchange due to a change in type.
<변형예><modification example>
이하, 대표적인 변형예에 대하여, 몇 가지 예시한다. 이하의 변형예의 설명에 있어서, 상술한 실시예에서 설명한 것과 마찬가지의 구성 및 기능을 갖는 부분에 대해서는, 상술한 실시예와 마찬가지의 부호가 사용될 수 있는 것으로 한다. 그리고 이러한 부분의 설명에 대해서는, 기술적으로 모순되지 않는 범위 내에 있어서, 상술한 실시예에 있어서의 설명이 적절히 원용될 수 있는 것으로 한다. 또한, 상술한 실시예의 일부, 및, 복수의 변형예의 전부 또는 일부가, 기술적으로 모순되지 않는 범위 내에 있어서, 적절히, 복합적으로 적용될 수 있다.Hereinafter, some examples are given of typical modified examples. In the following description of the modified example, it is assumed that the same reference numerals as those in the above-described embodiment may be used for portions having the same configuration and function as those described in the above-described embodiment. In addition, it is assumed that the description in the above-described embodiment can be appropriately used within a range not technically contradictory for the description of such a part. In addition, a part of the above-described embodiment, and all or part of a plurality of modified examples, may be appropriately and complexly applied within a range not technically contradictory.
(제1 변형예)(1st modification)
도 7은 제1 변형예의 본딩부의 주요부를 도시하는 개략 측면도이다.Fig. 7 is a schematic side view showing a main part of a bonding portion of the first modified example.
제1 변형예의 타깃 마스크 플레이트 MPA는, 실시예와 마찬가지로, 본딩 스테이지 BS 아래에 본딩 스테이지 BS로부터 이격되어 설치된다. 타깃 마스크 플레이트 MPA는 투명 재료(예를 들어 유리)를 사용하여, 타깃 마스크 플레이트 MPA의 하면측에 타깃 마크 TM을 구비한다. 타깃 마스크 플레이트 MPA의 하면측으로부터 언더비전 카메라(46) 등을 사용하여 타깃 마크 TM 및 다이 D의 위치의 검증 및 보정을 행한다.The target mask plate MPA of the first modification is provided below the bonding stage BS and spaced apart from the bonding stage BS, similarly to the embodiment. The target mask plate MPA is made of a transparent material (eg, glass), and a target mark TM is provided on the lower surface side of the target mask plate MPA. The position of the target mark TM and the die D is verified and corrected from the lower surface side of the target mask plate MPA using an
(제2 변형예)(2nd modification)
도 8은 제2 변형예의 본딩부의 주요부를 도시하는 개략 측면도이다.Fig. 8 is a schematic side view showing a main part of a bonding portion of a second modified example.
제2 변형예의 타깃 마스크 플레이트 MPB는, 실시예와 마찬가지로, 본딩 스테이지 아래에 본딩 스테이지 BS로부터 이격되어 설치된다. 타깃 마스크 플레이트 MPB는 타깃 마크의 위치에 개구 OP를 갖고, 타깃 마스크 플레이트 MPB의 하면측으로부터 LED 등의 광원 LS에 의해 자발광의 타깃 마크 TMB를 구성하고, 기판 인식 카메라(44)에 의해 그 광을 촬상 인식하고, 카메라의 조명을 사용하지 않고 자발광의 타깃 마크 TMB를 인식한다.The target mask plate MPB of the second modification is provided below the bonding stage, spaced apart from the bonding stage BS, as in the embodiment. The target mask plate MPB has an opening OP at the position of the target mark, and a target mark TMB for self-luminescence is formed by a light source LS such as an LED from the lower surface side of the target mask plate MPB, and the
자발광의 타깃 마크 TMB를 사용함으로써, 기판 P, 본딩 스테이지 BS의 상태가 나빠, 카메라의 조명으로는 타깃 마크 TM을 잘 인식하기 어려운 경우에도, 자발광하는 타깃 마크에 의해 인식하는 것이 가능해진다. 예를 들어 기판 P의 표면의 반사에 의한 촬상에의 영향이 있는 경우, 그 영향을 배제하고, 고정밀도로 보정이 가능해진다.By using the self-luminous target mark TMB, even when the state of the substrate P and the bonding stage BS is bad, and it is difficult to recognize the target mark TM well by illumination of the camera, it becomes possible to recognize by the self-luminous target mark. For example, when there is an influence on imaging due to reflection on the surface of the substrate P, the influence is eliminated and correction can be performed with high precision.
(제3 변형예)(3rd modification)
도 9는 제3 변형예의 본딩부의 주요부를 도시하는 개략 측면도이다.9 is a schematic side view showing a main part of a bonding portion of a third modified example.
제3 변형예의 타깃 마스크 플레이트 MPC는, 실시예와 마찬가지로, 본딩 스테이지 아래에 본딩 스테이지 BS로부터 이격되어 설치된다. 타깃 마스크 플레이트 MPC는 액정, 유기 EL 또는 플라스마 발광 등의 표시 패널 DP로 구성하고, 표시 패널 DP는 기판 P에 적재하는 반도체 칩의 위치(타깃 마크 TMC)를 화상 데이터에 의해 표시한다. 표시 패널 DP는, 기판 인식 카메라(44)에 의한 위치를 인식할 수 있는 도트 사이즈 또는 선폭으로 하고, 유리 패널 P를 통해 인식하기 쉬운 파장(색)을 표시한다.The target mask plate MPC of the third modified example is provided below the bonding stage and spaced apart from the bonding stage BS, similarly to the embodiment. The target mask plate MPC is composed of a display panel DP such as liquid crystal, organic EL or plasma light emission, and the display panel DP displays the position of a semiconductor chip (target mark TMC) mounted on the substrate P by image data. The display panel DP has a dot size or line width capable of recognizing a position by the
타깃 마스크 플레이트 MPC를 표시 패널로 구성함으로써, 표시 패널의 화상 데이터만의 변경으로 품종 변경 시의 타깃 마크의 배치 변경 등 대응이 가능해지고, 타깃 마스크 플레이트의 교환 그 자체를 없애, 한층 더한 스루풋 향상이 도모된다.By configuring the target mask plate MPC as a display panel, it is possible to respond to changes in the arrangement of target marks at the time of type change by changing only the image data of the display panel, eliminating the replacement of the target mask plate itself, further improving throughput. Is planned.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태, 실시예 및 변형예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태, 실시예 및 변형예에 한정되는 것은 아니고, 다양하게 변경 가능한 것은 물론이다.As described above, the invention made by the present inventors has been specifically described based on embodiments, examples, and modifications, but the present invention is not limited to the above embodiments, examples, and modifications, and it goes without saying that various modifications are possible. .
예를 들어, 실시예에서는 플립 칩 본더에 대하여 설명하였지만, 다이 공급부로부터 픽업한 다이를 반전하지 않고 본딩하는 다이 본더에도 적용 가능하다.For example, in the embodiment, a flip chip bonder has been described, but it is also applicable to a die bonder that bonds a die picked up from the die supply unit without inverting it.
1 : 다이 공급부
2 : 픽업부
21 : 픽업 플립 헤드
22 : 콜릿
3 : 중간 스테이지부
4 : 본딩부
41 : 본딩 헤드
42 : 콜릿
43 : Y 빔
44 : 기판 인식 카메라
45 : X 빔
7 : 제어 장치
10 : 플립 칩 본더
11 : 웨이퍼
13 : 밀어올림 유닛
D : 다이
P : 기판
MP : 타깃 마스크 플레이트
G : 점착층
TM : 타깃 마크
BS : 본딩 스테이지1: die supply
2: pickup unit
21: pickup flip head
22: collet
3: middle stage part
4: bonding part
41: bonding head
42: collet
43: Y beam
44: board recognition camera
45: X beam
7: control device
10: flip chip bonder
11: wafer
13: push-up unit
D: Die
P: substrate
MP: Target mask plate
G: adhesive layer
TM: Target mark
BS: Bonding stage
Claims (13)
상기 기판을 고정하는 투명한 본딩 스테이지와,
상기 본딩 스테이지의 하방에 상기 본딩 스테이지로부터 이격되어 위치하며, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크를 갖는 플레이트와,
상기 본딩 스테이지를 투과하여 상기 다이 또는 상기 기준 마크를 촬상하는 카메라
를 구비하는 다이 본딩 장치.A bonding head that is a transparent substrate sealed by a resin together with a plurality of dies, and loads the picked up die on the upper surface of the substrate to be peeled off from the sealed resin;
A transparent bonding stage for fixing the substrate,
A plate located below the bonding stage and spaced apart from the bonding stage and having a reference mark for recognizing the position of the die when the die is loaded onto the substrate;
A camera that passes through the bonding stage and captures the die or the reference mark
Die bonding apparatus comprising a.
상기 기판은 유리 기판과 상기 유리 기판의 상면에 마련되는 점착제를 구비하고,
상기 카메라는 상기 기판의 상방에 위치하며, 상기 다이를 촬상함과 함께, 상기 기판 및 상기 본딩 스테이지를 투과하여 상기 기준 마크를 촬상하는 다이 본딩 장치.The method of claim 1,
The substrate includes a glass substrate and an adhesive provided on an upper surface of the glass substrate,
The camera is positioned above the substrate, the die is photographed, and the die bonding apparatus passes through the substrate and the bonding stage to photograph the reference mark.
상기 플레이트는, 그 상면측에 각인 또는 인쇄된 상기 기준 마크를 갖는 다이 본딩 장치.The method of claim 2,
The plate is a die bonding apparatus having the reference mark imprinted or printed on the upper surface side thereof.
상기 기판을 고정하는 투명한 본딩 스테이지와,
상기 본딩 스테이지의 하방에 상기 본딩 스테이지로부터 이격되어 위치하며, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크를 갖는 플레이트와,
상기 본딩 스테이지를 투과하여 상기 다이 또는 상기 기준 마크를 촬상하는 카메라와,
상기 플레이트의 하방에 마련되는 광원
을 구비하고,
상기 플레이트는 개구부를 갖고,
상기 기준 마크는 상기 광원 및 상기 개구부에 의해 구성되고,
상기 기판은 유리 기판과 상기 유리 기판의 상면에 마련되는 점착제를 구비하고,
상기 카메라는 상기 기판의 상방에 위치하며, 상기 다이를 촬상함과 함께, 상기 기판 및 상기 본딩 스테이지를 투과하여 상기 기준 마크를 촬상하는 다이 본딩 장치.A bonding head that loads the picked up die on the upper surface of a transparent substrate,
A transparent bonding stage for fixing the substrate,
A plate located below the bonding stage and spaced apart from the bonding stage and having a reference mark for recognizing the position of the die when the die is loaded onto the substrate;
A camera that transmits an image of the die or the reference mark through the bonding stage,
Light source provided under the plate
And,
The plate has an opening,
The reference mark is constituted by the light source and the opening,
The substrate includes a glass substrate and an adhesive provided on an upper surface of the glass substrate,
The camera is positioned above the substrate, the die is photographed, and the die bonding apparatus passes through the substrate and the bonding stage to photograph the reference mark.
상기 기판을 고정하는 투명한 본딩 스테이지와,
상기 본딩 스테이지의 하방에 상기 본딩 스테이지로부터 이격되어 위치하며, 상기 다이를 상기 기판에 적재할 때의 상기 다이의 위치를 인식하기 위한 기준 마크를 갖는 플레이트와,
상기 본딩 스테이지를 투과하여 상기 다이 또는 상기 기준 마크를 촬상하는 카메라
를 구비하고,
상기 플레이트는 표시 패널을 갖고,
상기 기준 마크는 상기 표시 패널의 표시에 의해 구성되고,
상기 기판은 유리 기판과 상기 유리 기판의 상면에 마련되는 점착제를 구비하고,
상기 카메라는 상기 기판의 상방에 위치하며, 상기 다이를 촬상함과 함께, 상기 기판 및 상기 본딩 스테이지를 투과하여 상기 기준 마크를 촬상하는 다이 본딩 장치.A bonding head that loads the picked up die on the upper surface of a transparent substrate,
A transparent bonding stage for fixing the substrate,
A plate located below the bonding stage and spaced apart from the bonding stage and having a reference mark for recognizing the position of the die when the die is loaded onto the substrate;
A camera that passes through the bonding stage and captures the die or the reference mark
And,
The plate has a display panel,
The reference mark is constituted by display on the display panel,
The substrate includes a glass substrate and an adhesive provided on an upper surface of the glass substrate,
The camera is positioned above the substrate, the die is photographed, and the die bonding apparatus passes through the substrate and the bonding stage to photograph the reference mark.
상기 기판은 유리 기판과 상기 유리 기판의 상면에 마련되는 점착제를 구비하고,
상기 플레이트는, 그 하면측에 각인 또는 인쇄된 상기 기준 마크를 갖고,
상기 카메라는 상기 플레이트의 하방에 위치하며, 상기 기준 마크를 촬상함과 함께, 상기 본딩 스테이지 및 상기 기판을 투과하여 상기 다이를 촬상하는 다이 본딩 장치.The method of claim 1,
The substrate includes a glass substrate and an adhesive provided on an upper surface of the glass substrate,
The plate has the reference mark imprinted or printed on its lower surface side,
The camera is located under the plate, and while imaging the reference mark, the die bonding apparatus for imaging the die by passing through the bonding stage and the substrate.
다이 공급부와,
상기 다이 공급부로부터 다이를 픽업하여 상하 반전하는 픽업 헤드와,
상기 픽업 헤드로부터 상기 다이를 픽업하는 트랜스퍼 헤드를 더 구비하는 다이 본딩 장치.The method according to any one of claims 1 to 6,
With a die supply,
A pickup head that picks up a die from the die supply and reverses it up and down;
A die bonding apparatus further comprising a transfer head for picking up the die from the pickup head.
상기 트랜스퍼 헤드가 픽업한 다이가 적재되는 중간 스테이지를 더 구비하고,
상기 본딩 헤드는, 상기 중간 스테이지로부터 상기 다이를 픽업하여 상기 다이의 회로 형성면을 아래로 하여 상기 기판의 상면에 상기 다이를 적재하는 다이 본딩 장치.The method of claim 7,
Further comprising an intermediate stage in which the die picked up by the transfer head is loaded,
The bonding head picks up the die from the intermediate stage and loads the die on the upper surface of the substrate with the circuit formation surface of the die down.
(b) 다이를 갖는 다이싱 테이프를 보유 지지하는 웨이퍼 링을 준비하는 공정과,
(c) 상기 웨이퍼 링으로부터 상기 다이를 픽업하는 공정과,
(d) 상기 픽업된 다이를 상기 기판에 적재하는 공정
을 구비하고,
상기 (d) 공정은, 상기 픽업된 상기 다이 및 상기 기준 마크를 촬상하면서, 상기 픽업된 상기 다이를 상기 기판의 상면에 적재하는 반도체 장치의 제조 방법.(a) a substrate sealed by a resin together with a plurality of dies, a die bonding apparatus for bonding a die to a substrate peeled from the sealed resin, a transparent bonding stage for fixing the transparent substrate having an adhesive layer on the upper surface thereof; A process of preparing a die bonding apparatus having a plate provided below the bonding stage and spaced apart from the bonding stage and having a reference mark;
(b) preparing a wafer ring holding a dicing tape having a die;
(c) picking up the die from the wafer ring, and
(d) the step of loading the picked up die onto the substrate
And,
In the step (d), the picked-up die is mounted on an upper surface of the substrate while imaging the picked-up die and the reference mark.
상기 (d) 공정은, 상기 다이 및 상기 기준 마크를 상기 기판의 상방으로부터 촬상하는 반도체 장치의 제조 방법.The method of claim 9,
In the step (d), the die and the reference mark are imaged from above the substrate.
상기 (c) 공정은 또한 상기 픽업한 다이를 상하 반전하는 공정을 갖고,
상기 (d) 공정은 반전한 상기 다이를 픽업하여, 상기 다이의 회로 형성면을 아래로 하여 상기 기판에 적재하는 반도체 장치의 제조 방법.The method of claim 10,
The step (c) further has a step of inverting the picked up die up and down,
In the step (d), the inverted die is picked up, and the circuit formation surface of the die is placed down on the substrate.
상기 (c) 공정은 또한 상기 픽업한 다이를 중간 스테이지에 적재하는 공정을 갖고,
상기 (d) 공정은 상기 중간 스테이지로부터 상기 다이를 픽업하여, 상기 다이의 회로 형성면을 위로 하여 상기 기판에 적재하는 반도체 장치의 제조 방법.The method of claim 10,
The step (c) further has a step of loading the picked up die onto an intermediate stage,
In the step (d), the die is picked up from the intermediate stage, and the die is mounted on the substrate with the circuit formation surface of the die facing up.
상기 (d) 공정은, 상기 다이 및 상기 기준 마크의 촬상 결과에 기초하여 상기 픽업된 다이의 위치를 보정하여 상기 기판에 적재하는 반도체 장치의 제조 방법.The method of claim 11 or 12,
In the step (d), a position of the picked-up die is corrected based on a result of image pickup of the die and the reference mark, and the position of the picked-up die is corrected and mounted on the substrate.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2018-050761 | 2018-03-19 | ||
JP2018050761A JP7018338B2 (en) | 2018-03-19 | 2018-03-19 | Manufacturing method of die bonding equipment and semiconductor equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190110026A KR20190110026A (en) | 2019-09-27 |
KR102186384B1 true KR102186384B1 (en) | 2020-12-03 |
Family
ID=68001176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190024613A KR102186384B1 (en) | 2018-03-19 | 2019-03-04 | Die bonding apparatus and manufacturing method of semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7018338B2 (en) |
KR (1) | KR102186384B1 (en) |
CN (2) | CN110289227B (en) |
TW (2) | TWI758990B (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7454763B2 (en) | 2020-03-04 | 2024-03-25 | パナソニックIpマネジメント株式会社 | Electronic component mounting equipment and production data creation system |
JP7498630B2 (en) * | 2020-09-11 | 2024-06-12 | ファスフォードテクノロジ株式会社 | Die bonding apparatus and method for manufacturing semiconductor device |
CN114566445B (en) * | 2022-01-22 | 2023-09-08 | 苏州艾科瑞思智能装备股份有限公司 | Wafer three-dimensional integration-oriented high-precision micro-assembly equipment |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110208A (en) | 2001-09-28 | 2003-04-11 | Shibaura Mechatronics Corp | Substrate, mechanism for overlaying substrate, and method of overlaying substrate |
KR100540934B1 (en) * | 2002-08-30 | 2006-01-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Parts mounting method and parts mounting apparatus |
JP2008153638A (en) | 2006-11-24 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | Substrate with marker, manufacturing method of same, laser irradiation device and method, exposure system, and manufacturing method of semiconductor device |
JP2012238775A (en) | 2011-05-13 | 2012-12-06 | Bondtech Inc | Alignment device and alignment method |
JP2016058543A (en) * | 2014-09-09 | 2016-04-21 | ボンドテック株式会社 | Chip alignment method, chip alignment device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1003212A3 (en) * | 1998-11-18 | 2003-11-19 | Fuji Photo Film Co., Ltd. | Method of and apparatus for bonding light-emitting element |
JP2003215527A (en) * | 2002-01-28 | 2003-07-30 | Nec Kagoshima Ltd | Alignment method when display panel is assembled |
JP3962906B2 (en) * | 2002-02-26 | 2007-08-22 | ソニー株式会社 | Component mounting apparatus and component mounting method |
KR101318439B1 (en) * | 2006-12-06 | 2013-10-16 | 엘지디스플레이 주식회사 | Apparatus for measuring optical characteristics of liquid crystal panel |
JP2009253018A (en) * | 2008-04-07 | 2009-10-29 | Shinkawa Ltd | Bonding apparatus and bonding method |
TW201001566A (en) * | 2008-06-24 | 2010-01-01 | Powertech Technology Inc | Jig and method for picking up a die |
KR101897825B1 (en) * | 2012-01-02 | 2018-09-12 | 세메스 주식회사 | Apparatus for bonding a die on a substrate |
JP6043939B2 (en) * | 2012-08-24 | 2016-12-14 | ボンドテック株式会社 | Method and apparatus for positioning an object on a substrate |
TWI490956B (en) * | 2013-03-12 | 2015-07-01 | Shinkawa Kk | Flip chip bonder and method of flip chip bonding |
KR101614204B1 (en) * | 2014-04-29 | 2016-04-20 | 세메스 주식회사 | Unit for picking up a die, apparatus and method for bonding the same and |
JP6387256B2 (en) * | 2014-07-07 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP6584234B2 (en) * | 2015-08-31 | 2019-10-02 | ファスフォードテクノロジ株式会社 | Die bonder, bonding method and semiconductor device manufacturing method |
JP6587493B2 (en) * | 2015-10-15 | 2019-10-09 | 株式会社ジェイデバイス | Adhesive head and semiconductor manufacturing apparatus using the same |
JP2017139365A (en) | 2016-02-04 | 2017-08-10 | パナソニックIpマネジメント株式会社 | Semiconductor package manufacturing method |
JP6705668B2 (en) * | 2016-03-11 | 2020-06-03 | ファスフォードテクノロジ株式会社 | Die bonding apparatus and semiconductor device manufacturing method |
-
2018
- 2018-03-19 JP JP2018050761A patent/JP7018338B2/en active Active
-
2019
- 2019-02-19 TW TW109142808A patent/TWI758990B/en active
- 2019-02-19 TW TW108105395A patent/TWI741256B/en active
- 2019-03-04 KR KR1020190024613A patent/KR102186384B1/en active IP Right Grant
- 2019-03-14 CN CN201910193081.4A patent/CN110289227B/en active Active
- 2019-03-14 CN CN202311064732.2A patent/CN116978830A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003110208A (en) | 2001-09-28 | 2003-04-11 | Shibaura Mechatronics Corp | Substrate, mechanism for overlaying substrate, and method of overlaying substrate |
KR100540934B1 (en) * | 2002-08-30 | 2006-01-11 | 가부시키가이샤 무라타 세이사쿠쇼 | Parts mounting method and parts mounting apparatus |
JP2008153638A (en) | 2006-11-24 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | Substrate with marker, manufacturing method of same, laser irradiation device and method, exposure system, and manufacturing method of semiconductor device |
JP2012238775A (en) | 2011-05-13 | 2012-12-06 | Bondtech Inc | Alignment device and alignment method |
JP2016058543A (en) * | 2014-09-09 | 2016-04-21 | ボンドテック株式会社 | Chip alignment method, chip alignment device |
Also Published As
Publication number | Publication date |
---|---|
KR20190110026A (en) | 2019-09-27 |
TWI758990B (en) | 2022-03-21 |
CN110289227A (en) | 2019-09-27 |
JP7018338B2 (en) | 2022-02-10 |
CN116978830A (en) | 2023-10-31 |
JP2019165059A (en) | 2019-09-26 |
CN110289227B (en) | 2023-09-12 |
TW201946201A (en) | 2019-12-01 |
TWI741256B (en) | 2021-10-01 |
TW202114048A (en) | 2021-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7108739B2 (en) | Electronic component mounting apparatus and mounting method, and package component manufacturing method | |
KR102186384B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
TWI698952B (en) | Electronic device mounting device and mounting method, and package component manufacturing method | |
KR102132094B1 (en) | Electronic component mounting device and electronic component mounting method | |
TWM594806U (en) | Apparatus for semiconductor device bonding and mechanism for aligning a plurality of semiconductor devices | |
KR102152009B1 (en) | Ball mounting device | |
CN108428643B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
CN112331582B (en) | Chip mounting apparatus and method for manufacturing semiconductor device | |
JP5362404B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP6259616B2 (en) | Die bonder and semiconductor manufacturing method | |
JP2023143741A (en) | Mounting device for electronic component, and mounting method | |
KR20230103832A (en) | Die bonding equipment and driving deviation correcting method thereof | |
KR20210027101A (en) | Electronic component bonding apparatus | |
CN113206025A (en) | Mounting device for electronic component | |
CN112530839A (en) | Chip mounting device and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |