KR20210027101A - Electronic component bonding apparatus - Google Patents
Electronic component bonding apparatus Download PDFInfo
- Publication number
- KR20210027101A KR20210027101A KR1020200103405A KR20200103405A KR20210027101A KR 20210027101 A KR20210027101 A KR 20210027101A KR 1020200103405 A KR1020200103405 A KR 1020200103405A KR 20200103405 A KR20200103405 A KR 20200103405A KR 20210027101 A KR20210027101 A KR 20210027101A
- Authority
- KR
- South Korea
- Prior art keywords
- mounting
- electronic component
- stage
- substrate
- recognition
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
Abstract
Description
본 발명은 전자 부품의 실장 장치에 관한 것이다. The present invention relates to an electronic component mounting apparatus.
종래부터 웨이퍼 레벨 패키지(Wafer Level Package: WLP)라고 불리는 제조 프로세스가 알려져 있다. WLP는 인터포저 기판(중계용 기판)을 이용하지 않고서 웨이퍼 상태 그대로 I/O 단자를 설치하기 위한 재배선층을 형성하는 기술이다. WLP는 인터포저 기판을 필요로 하지 않기 때문에, 반도체 패키지의 박형화나 제조 비용을 저감할 수 있다. Conventionally, a manufacturing process called wafer level package (WLP) has been known. WLP is a technology for forming a rewiring layer for installing I/O terminals in a wafer state without using an interposer substrate (relay substrate). Since WLP does not require an interposer substrate, it is possible to reduce the thickness and manufacturing cost of the semiconductor package.
WLP에서는, 팬인 웨이퍼 레벨 패키지(fan in-WLP: FIWLP)나 팬아웃 웨이퍼 레벨 패키지(fan out-WLP: FO-WLP)가 알려져 있다. FI-WLP는 반도체 칩의 전극 패드가 형성되어 있는 면 위의 영역을 비어져 나오지 않도록 반도체 칩 상에 재배선층을 형성한다. FO-WLP는 반도체 칩의 영역을 비어져 나와 재배선층을 형성한다.In WLP, a fan in wafer level package (FIWLP) and a fan out wafer level package (FO-WLP) are known. In the FI-WLP, a redistribution layer is formed on the semiconductor chip so as not to protrude from the area on the surface where the electrode pad of the semiconductor chip is formed. The FO-WLP protrudes from the semiconductor chip to form a redistribution layer.
FO-WLP는 하나의 패키지 내에 RAM, 플래시 메모리, CPU 등의 반도체 칩이나 다이오드, 콘덴서 등의 복수 종류의 전자 부품을 탑재한 멀티 칩 패키지(Multi Chip Package: MCP)에도 적용 가능하기 때문에, 주목을 받고 있다. Since FO-WLP can be applied to a multi-chip package (MCP) in which semiconductor chips such as RAM, flash memory, CPU, etc. or a plurality of electronic components such as diodes and capacitors are mounted in one package, it is attracting attention. Are receiving.
FO-WLP의 제조 프로세스에서는, 우선 기판 상에 복수의 반도체 칩을 간격을 띄운 상태에서 행렬형으로 실장하고, 그 후 반도체 칩 사이의 간극을 수지로 밀봉하여 복수의 반도체 칩을 일체화한다. 이로써, 마치 반도체 제조 프로세스에서 형성되는 웨이퍼와 같이 성형된 유사 웨이퍼를 형성한다. 이 유사 웨이퍼 상에 I/O 단자를 설치하기 위한 재배선층을 형성한다. 복수의 반도체 칩을 수지 밀봉하여 일체화한 후에는 기판은 벗겨져 제거된다. In the FO-WLP manufacturing process, first, a plurality of semiconductor chips are mounted on a substrate in a matrix with spaced apart, and then the gaps between the semiconductor chips are sealed with a resin to integrate the plurality of semiconductor chips. In this way, a shaped similar wafer is formed like a wafer formed in a semiconductor manufacturing process. A redistribution layer for installing I/O terminals is formed on the pseudo wafer. After the plurality of semiconductor chips are resin-sealed and integrated, the substrate is peeled off and removed.
이상과 같은 WLP에서는, 동일 패키지에 탑재하는 전자 부품 개개의 실장 위치의 어긋남이, 그 패키지의 전기 특성에 서로 영향을 미친다. 이 때문에, 각각의 전자 부품의 실장에 높은 위치 정밀도가 요구되고 있다. 여기서, 인터포저 기판을 이용하여 행해지는 반도체 패키지의 제조 프로세스에서는, 인터포저 기판 상의 각 실장 위치에 위치 인식용의 얼라인먼트 마크가 마련되어 있다. 이 때문에, 실장 위치마다의 얼라인먼트 마크(이하, 로컬 마크라고 부른다)를 인식하여 전자 부품을 실장 위치에 포지셔닝(positioning)하여 실장하는 방식을 적용함으로써, 높은 위치 정밀도에 의한 실장을 실현하고 있다. 이와 같이, 기판 상의 실장 위치에 전자 부품을 각각 실장할 때에, 전자 부품을 실장할 때마다 전자 부품의 실장 영역의 위치 검출을 행하는 방식을, 로컬 인식 방식이라고 부른다. In the WLP as described above, the displacement of the mounting positions of individual electronic components mounted on the same package mutually affects the electrical characteristics of the package. For this reason, high positioning accuracy is required for mounting of each electronic component. Here, in the manufacturing process of a semiconductor package performed using the interposer substrate, alignment marks for position recognition are provided at each mounting position on the interposer substrate. For this reason, by applying a method of recognizing an alignment mark (hereinafter referred to as a local mark) for each mounting position and positioning the electronic component at the mounting position and mounting it, mounting with high positional accuracy is realized. In this way, when each electronic component is mounted at a mounting position on a substrate, a method of detecting the position of the mounting area of the electronic component each time the electronic component is mounted is referred to as a local recognition method.
그런데 WLP에서는, 전자 부품을 실장하는 기판은 실리콘이나 금속, 유리 등으로 형성된 단순한 판이다. 이 때문에, 기판 상의 전자 부품의 실장 위치에, 회로패턴 등의 로컬 마크로서 사용할 수 있는 부분은 존재하지 않는다. 또한, 상기한 것과 같이 기판은 유사 웨이퍼로부터 벗겨져 제거되는 경우도 있다. 이 때문에, 기판의 실장 위치마다 로컬 마크를 형성하는 설비 및 공정을 두고자 하면, 설비 비용, 설비의 설치 공간, 공정수 등의 증가를 초래한다. 또한, 전자 부품을 실장할 때마다 로컬 마크를 인식하는 동작을 행하는 경우, 하나의 전자 부품의 실장에 필요한 시간도 증가한다. However, in WLP, the substrate on which the electronic component is mounted is a simple plate formed of silicon, metal, glass, or the like. For this reason, there is no part that can be used as a local mark such as a circuit pattern at the mounting position of the electronic component on the substrate. In addition, as described above, the substrate may be peeled off and removed from the similar wafer. For this reason, if a facility and a process for forming a local mark are provided for each mounting position of a substrate, the facility cost, installation space of the facility, and the number of processes are increased. In addition, when an operation of recognizing a local mark every time an electronic component is mounted, the time required for mounting one electronic component increases.
이것에 대처하기 위해서, WLP에서는, 기판의 외형 위치나 기판 전체의 위치를 나타내는 얼라인먼트 마크(이하, 글로벌 마크라고 부른다)를 인식함으로써 기판의 전체 위치를 인식하고, 이 기판의 전체 위치에 의존하여 기판 상의 실장 영역에 전자 부품을 실장하는 방식을 적용하고 있다. 이와 같이, 기판의 복수의 실장 위치에 전자 부품을 각각 실장할 때에, 1회의 기판의 위치 검출로 그 기판 상의 복수의 실장 위치에 대하여 전자 부품의 실장을 행하는 방식을, 글로벌 인식 방식이라고 부른다. To cope with this, in WLP, the entire position of the substrate is recognized by recognizing the outer shape position of the substrate or the alignment mark (hereinafter referred to as a global mark) indicating the position of the entire substrate, and depending on the total position of the substrate, the substrate A method of mounting electronic components in the upper mounting area is applied. In this way, when electronic components are respectively mounted on a plurality of mounting positions on a substrate, a method of mounting the electronic components to a plurality of mounting positions on the substrate by detecting the positions of the substrate once is referred to as a global recognition method.
또한, 최근에는 WLP에 이용되는 기판은 대형화되고 있다. 이러한 기판에의 실장에 있어서는, 생산 효율을 올리기 위해서, 한 쌍의 실장부를 설치하여, 각각의 실장부가 하나의 기판 위를 이분한 부분 영역을 담당하여, 전자 부품을 병행하여 실장하고 있다. 이 경우, 각각의 실장부에 의한 실장 위치는 각 부분 영역마다 보정함으로써 정확한 포지셔닝이 가능하게 된다. In addition, in recent years, the substrate used for WLP has been increasing in size. In mounting on such a substrate, in order to increase production efficiency, a pair of mounting portions are provided, each mounting portion is in charge of a partial area divided into two parts on one substrate, and electronic components are mounted in parallel. In this case, the mounting position by each mounting portion is corrected for each partial region, thereby enabling accurate positioning.
그러나, 한 쌍의 실장부에 의한 실장 위치에는 상호 어긋남이 생기는 경우가 있다. 이러한 어긋남은, 후공정에서 하나의 기판에 실장된 전자 부품에 대하여 일괄적으로 가공이 실시되는 것을 고려하면 바람직하지 못하다. 예컨대 재배선 공정은, 감광재의 도포, 감광재의 노광, 현상, 에칭, 이온 주입, 레지스트 박리 등에 의해 이루어진다. 이 때문에, 전자 부품의 실장 위치에 어긋남이 있으면, 노광 시의 마스크 위치가 어긋나 버리는 등의 문제점이 생긴다. 즉, 기판 상의 모든 전자 부품은, 종횡 각각의 방향에 있어서 정해진 간격으로 정확하게 배치되어 있을 필요가 있다. However, there is a case where there is a mutual misalignment in the mounting position by the pair of mounting portions. Such misalignment is not preferable considering that electronic components mounted on one substrate are collectively processed in a later process. For example, the rewiring process is performed by applying a photosensitive material, exposing, developing, etching, ion implanting, resist stripping, or the like of the photosensitive material. For this reason, if there is a shift in the mounting position of the electronic component, a problem such as shifting of the mask position at the time of exposure occurs. That is, all electronic components on the substrate need to be accurately arranged at predetermined intervals in each of the vertical and horizontal directions.
이러한 어긋남을 수정하기 위해서, 한 쌍의 실장부에 의해서 기판의 부분 영역에 각각 전자 부품을 실장한 후, 그 기판을 빼내어 외부 측정기로 옮기고, 외부 측정기에 있어서, 한 쌍의 실장부에 의해 실장된 전자 부품의 위치 어긋남을 측정하고, 이 위치 어긋남에 기초하여 보정을 행하고 있었다. 그러나, 외부 측정기를 준비하는 것은 비용이 들고, 기판을 외부 측정기로 이동시키는 수고가 들기 때문에 생산 효율이 좋지 않다. In order to correct this misalignment, the electronic components are mounted on a partial area of the substrate by a pair of mounting portions, and then the substrate is removed and transferred to an external measuring device. In an external measuring device, the mounting portion is mounted by a pair of mounting portions. The positional deviation of the electronic component was measured, and correction was performed based on the positional deviation. However, preparation of an external measuring device is expensive, and production efficiency is not good because it takes the trouble of moving the substrate to the external measuring device.
본 발명은 상술한 것과 같은 과제를 해결하기 위해서 제안된 것으로, 실장 영역 전체에 전자 부품을 어긋남 없이 효율적으로 실장할 수 있는 전자 부품의 실장 장치를 제공하는 데에 있다.The present invention has been proposed in order to solve the above-described problems, and is to provide an electronic component mounting apparatus capable of efficiently mounting electronic components in the entire mounting area without shifting.
상기한 목적을 달성하기 위해서, 본 발명의 전자 부품의 실장 장치는, 전자 부품의 실장 위치를 복수로 포함하는 실장 영역에 상기 전자 부품이 실장되는 기판을 지지하는 스테이지와, 상기 전자 부품을 상기 실장 위치에 실장하는 제1 실장 헤드와 상기 제1 실장 헤드를 이동시키는 제1 실장 헤드 이동 기구를 갖는 제1 실장부와, 상기 전자 부품을 상기 실장 위치에 실장하는 제2 실장 헤드와 상기 제2 실장 헤드를 이동시키는 제2 실장 헤드 이동 기구를 갖는 제2 실장부와, 상기 제1 실장 헤드와 함께 이동할 수 있게 마련되어, 상기 스테이지에 지지된 상기 기판의 위치를 인식하는 제1 인식부와, 상기 제2 실장 헤드와 함께 이동할 수 있게 마련되어, 상기 스테이지에 지지된 상기 기판의 위치를 인식하는 제2 인식부와, 상기 제1 인식부 및 상기 제2 인식부가 상기 스테이지 상의 공통의 마크를 인식할 수 있게 되도록 상기 스테이지를 이동시키는 스테이지 이동 기구와, 상기 제1 인식부 및 상기 제2 인식부가 인식한 공통의 마크의 위치에 기초하여 상기 제1 인식부와 상기 제2 인식부 사이의 인식 오차를 보정하기 위한 인식 오차 보정 데이터를 산출하는 인식 오차 보정 데이터 산출부와, 상기 인식 오차 보정 데이터에 기초하여 상기 제1 실장 헤드 또는 상기 제2 실장 헤드에 의한 상기 실장 위치에 대한 전자 부품의 포지셔닝 위치를 보정하는 보정부를 갖는다. In order to achieve the above object, the electronic component mounting apparatus of the present invention includes a stage for supporting a substrate on which the electronic component is mounted in a mounting area including a plurality of mounting positions of the electronic component, and the electronic component is mounted in the mounting area. A first mounting unit having a first mounting head mounted at a position and a first mounting head moving mechanism for moving the first mounting head, a second mounting head and the second mounting for mounting the electronic component at the mounting position A second mounting unit having a second mounting head moving mechanism for moving the head; a first recognition unit configured to be movable together with the first mounting head and configured to recognize a position of the substrate supported on the stage; and 2 A second recognition unit provided to be movable together with the mounting head to recognize the position of the substrate supported on the stage, and the first recognition unit and the second recognition unit to recognize a common mark on the stage. Correcting a recognition error between the first recognition unit and the second recognition unit based on a stage moving mechanism for moving the stage as possible and positions of common marks recognized by the first recognition unit and the second recognition unit. A recognition error correction data calculation unit that calculates recognition error correction data for, and corrects a positioning position of the electronic component with respect to the mounting position by the first mounting head or the second mounting head based on the recognition error correction data. It has a correction part.
본 발명에 의하면, 실장 영역 전체에 전자 부품을 어긋남 없이 효율적으로 실장할 수 있는 전자 부품의 실장 장치를 제공할 수 있다. Advantageous Effects of Invention According to the present invention, it is possible to provide an electronic component mounting apparatus capable of efficiently mounting electronic components in the entire mounting area without shifting.
도 1은 실시형태에 의해 전자 부품이 실장되는 기판을 도시하는 평면도이다.
도 2는 실시형태의 실장 장치를 도시하는 평면도이다.
도 3은 실시형태의 실장 장치를 도시하는 정면도이다.
도 4는 실시형태의 실장 장치를 도시하는 우측면도이다.
도 5는 스테이지에 배치된 교정 기판과 이것을 촬상하는 기판 인식 카메라를 도시하는 설명도이다.
도 6은 제2 인식부에 의해서 스테이지의 이동 오차 보정 데이터를 중복하여 취득하는 상태를 도시하는 설명도이다.
도 7은 실시형태의 제어 장치의 구성을 도시하는 블록도이다.
도 8은 기판에 실장된 전자 부품의 어긋남을 도시하는 설명도이다.
도 9는 캘리브레이션에 사용되는 교정 기판을 도시하는 평면도이다.
도 10은 실시형태의 실장 장치에 의한 전자 부품의 실장 공정을 도시하는 흐름도이다. 1 is a plan view showing a substrate on which an electronic component is mounted according to an embodiment.
2 is a plan view showing a mounting device according to an embodiment.
3 is a front view showing a mounting device according to an embodiment.
4 is a right side view showing a mounting device according to the embodiment.
5 is an explanatory view showing a calibration substrate disposed on a stage and a substrate recognition camera that captures the same.
6 is an explanatory diagram showing a state in which the movement error correction data of the stage is repeatedly acquired by the second recognition unit.
7 is a block diagram showing a configuration of a control device according to an embodiment.
8 is an explanatory diagram showing a shift in an electronic component mounted on a substrate.
9 is a plan view showing a calibration substrate used for calibration.
10 is a flowchart showing a mounting process of an electronic component by the mounting device of the embodiment.
이하, 실시형태의 전자 부품의 실장 장치에 관해서 도면을 참조하여 설명한다. 도 1은 전자 부품(t)을 실장한 기판(W)을 도시하는 평면도이다. 도 2는 실장 장치(1)의 외관을 도시하는 평면도이고, 도 3은 실장 장치(1)의 정면도, 도 4는 우측면도이다. 도 5는 스테이지에 배치된 교정 기판(71)과 이것을 촬상하는 기판 인식 카메라(43f)를 도시하는 설명도이다. 도 6은 제2 인식부에 의해서 스테이지의 이동 오차 보정 데이터를 중복하여 취득하는 상태를 도시하는 설명도이다. 도 7은 실장 장치(1)의 제어 장치(50)를 도시하는 블록도이다. 도 8은 기판(W)에 실장된 전자 부품(t)의 어긋남을 도시하는 설명도이다. Hereinafter, an electronic component mounting apparatus according to an embodiment will be described with reference to the drawings. 1 is a plan view showing a substrate W on which an electronic component t is mounted. 2 is a plan view showing the exterior of the
[전자 부품][Electronic parts]
도 1에 도시하는 것과 같이, 본 실시형태의 실장 장치(1)에 의해 기판(W)에 실장되는 대상은 전자 부품(t)이다. 전자 부품(t)의 일례는 반도체 칩이다. 단, 전자 부품(t)은 한 종류의 반도체 칩에 한정되는 것이 아니라, 복수 종류의 반도체 칩, 나아가서는 반도체 칩과 다이오드나 콘덴서 등이라도 좋다. 본 실시형태의 실장 장치(1)는, 반도체 칩, 다이오드, 콘덴서 등을 포함하는 복수 종류의 전자 부품(t)을 기판(W) 상에 실장하여 MCP를 제조할 수 있는 장치이다. MCP의 구성예로서는, 복수 종류의 반도체 칩을 구비하는 것, 한 종류의 반도체 칩과 다이오드나 콘덴서 등을 구비하는 것, 또한 복수 종류의 반도체 칩과 다이오드나 콘덴서 등을 구비하는 것을 들 수 있다. As shown in FIG. 1, the object mounted on the board|substrate W by the
[기판][Board]
도 1에 도시하는 것과 같이, 본 실시형태의 기판(W)은, 예컨대 FO-PLP(fan out-Panel Level Package)의 제조 시에 적용되는, 유사 웨이퍼에 준하는 유사 패널의 형성에 이용되는 직사각형의 기판이다. 기판(W)으로서는, 유리 기판, 유기 기판(유리·에폭시(FR-4) 기판 등), 실리콘 기판, 스테인리스 등의 금속 기판 등을 이용할 수 있지만, 이들에 한정되는 것은 아니다. 유사 패널이란, FO-WLP의 제조 시에 적용되는 유사 웨이퍼와 마찬가지로, 개편화(個片化)된 복수의 반도체 칩 등의 전자 부품을 평면적으로 배치하고, 배치된 전자 부품 사이를 수지 밀봉하여 한 장의 판형으로 성형한 상태의 것이다. 기판(W)으로서는, 상술한 FO-PLP 프로세스에서 MCP를 제조할 때에 이용되는 기판, 즉 각 실장 영역에 복수의 반도체 칩이나 콘덴서 등의 전자 부품(t)이 실장되는 기판이 바람직하다. 물론 기판(W)은 FO-WLP의 제조 시에 적용되는 유사 웨이퍼의 형성에 이용되는 기판이라도 좋다. As shown in Fig. 1, the substrate W of the present embodiment has a rectangular shape used for formation of a similar panel similar to a similar wafer, which is applied at the time of manufacturing, for example, a fan out-panel level package (FO-PLP). It is a substrate. As the substrate W, a glass substrate, an organic substrate (such as a glass/epoxy (FR-4) substrate), a silicon substrate, or a metal substrate such as stainless steel can be used, but is not limited thereto. Similar to the similar wafers applied in the manufacture of FO-WLP, the similar panel is a flat panel of electronic components such as a plurality of individualized semiconductor chips, and resin-sealed between the arranged electronic components. It is molded into a sheet of intestine. The substrate W is preferably a substrate used when manufacturing an MCP in the above-described FO-PLP process, that is, a substrate on which electronic components t such as a plurality of semiconductor chips or capacitors are mounted in each mounting region. Of course, the substrate W may be a substrate used for formation of a similar wafer applied in the manufacture of FO-WLP.
본 실시형태의 기판(W)의 한쪽의 면은, 복수의 전자 부품(t)이 실장되는 실장면(ws)이다. 이 실장면(ws)에는 실장 영역(MA)이 설정된다. 실장 영역(MA)은, 개개의 전자 부품(t)의 실장 위치(ap)(도 1에서 점선의 원으로 나타낸다)를 복수로 포함하고 있다. 또한, 실장 영역(MA)은 제1 영역(MA1), 제2 영역(MA2)을 포함한다(모두 도 1에서 1점쇄선으로 나타내는 영역). 따라서, 제1 영역(MA1) 및 제2 영역(MA2)은 각각이 실장 영역(MA)의 일부이다. One surface of the substrate W of the present embodiment is a mounting surface ws on which a plurality of electronic components t are mounted. A mounting area MA is set on this mounting surface ws. The mounting area MA includes a plurality of mounting positions ap (indicated by a dotted circle in Fig. 1) of each electronic component t. Further, the mounting area MA includes a first area MA1 and a second area MA2 (both areas indicated by a dashed-dotted line in FIG. 1 ). Accordingly, each of the first area MA1 and the second area MA2 is a part of the mounting area MA.
본 실시형태의 제1 영역(MA1) 및 제2 영역(MA2)은 실장 영역(MA)을 이등분함으로써 인접하는 영역이다. 실장 영역(MA), 제1 영역(MA1) 및 제2 영역(MA2)은 직사각형이며, 도 1에 도시하는 예에서는, 제1 영역(MA1) 및 제2 영역(MA2)은 각각 도면의 좌우가 짧고 상하가 긴 장방형의 영역이다. 개개의 전자 부품(t)은, 제1 영역(MA1) 및 제2 영역(MA2) 내에 복수의 행과 복수의 열의 매트릭스형으로 설정된 실장 위치(ap)에 실장된다. 본 실시형태의 제1 영역(MA1) 및 제2 영역(MA2)에 있어서, 실장 위치(ap)가 나란히 늘어선 행 방향은 짧은 변을 따르는 방향이고, 열 방향이 긴 변을 따르는 방향이다. 제1 영역(MA1), 제2 영역(MA2)은 서로의 긴 변 부분에서 인접해 있다. The 1st area MA1 and the 2nd area MA2 of this embodiment are areas adjacent by bisecting the mounting area MA. The mounting area MA, the first area MA1, and the second area MA2 are rectangular, and in the example shown in FIG. 1, the first area MA1 and the second area MA2 are respectively left and right of the drawing. It is a rectangular area with short and long top and bottom. Each electronic component t is mounted in the first region MA1 and the second region MA2 at a mounting position ap set in a matrix form of a plurality of rows and a plurality of columns. In the first region MA1 and the second region MA2 of the present embodiment, the row direction in which the mounting positions ap are aligned is a direction along a short side, and a column direction is a direction along a long side. The first area MA1 and the second area MA2 are adjacent to each other on long sides.
또한, 실장 영역(MA), 실장 위치(ap), 제1 영역(MA1), 제2 영역(MA2)은, 기판(W)의 실장면(ws) 상에 가상적으로 설정되는 것이며, 실장 영역(MA), 실장 위치(ap), 제1 영역(MA1), 제2 영역(MA2)을 나타내는 마크 등이 실장면(ws) 상에 형성되어 있다는 것은 아니다. 실장면(ws)은, 기판(W) 전체의 위치를 나타내는 글로벌 인식용의 얼라인먼트 마크를 구비하고 있어도 좋지만, 개개의 실장 위치(ap)를 나타내는 로컬 인식용의 마크 등은 구비하고 있지 않다. 이하의 설명에서는, 마크는 도트 마크, 얼라인먼트 마크, 회로 패턴, 전자 부품(t)의 외형 등, 위치를 인식하기 위한 기준이 되는 대상을 널리 포함한다. In addition, the mounting area MA, the mounting position ap, the first area MA1, and the second area MA2 are virtually set on the mounting surface ws of the substrate W, and the mounting area ( MA), the mounting position ap, marks indicating the first area MA1, and the second area MA2 are not formed on the mounting surface ws. The mounting surface ws may be provided with an alignment mark for global recognition indicating the position of the entire substrate W, but not a mark for local recognition indicating the individual mounting positions ap or the like. In the following description, the mark broadly includes an object as a reference for recognizing a position, such as a dot mark, an alignment mark, a circuit pattern, and an external shape of the electronic component t.
[실장 장치][Mounting device]
(개요)(summary)
본 실시형태의 실장 장치(1)의 구성을 도 2∼도 7을 참조하여 설명한다. 실장 장치(1)는 전자 부품(t)을 기판(W)에 실장하는 장치이다. 이하의 설명에서는, 실장 장치(1) 상에서 기판(W)의 전자 부품(t)의 실장면(ws)과 평행한 면에 있어서, 제1 영역(MA1), 제2 영역(MA2)이 나란히 늘어선 방향을 X 방향으로 하고, 이것에 직교하는 방향을 Y 방향으로 한다. 또한, 실장면(ws)에 직교하는 방향을 Z 방향으로 한다. 본 실시형태에서는, 실장면(ws)에 있어서의 제1 영역(MA1), 제2 영역(MA2)이 좌우로 나란히 늘어서는 한 변 측을 정면으로 하고, 정면에서 봤을 때 X 방향을 좌우 방향, Y 방향을 전후 방향, Z 방향을 상하 방향으로 한다. The configuration of the mounting
실장 장치(1)는, 도 2에 도시하는 것과 같이, 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40), 제어 장치(50)를 갖는다. 부품 공급부(10)는 전자 부품(t)을 공급하는 장치이다. 스테이지부(20)는 기판(W)이 배치되는 스테이지(21)를 구비하는 장치이다. 이동 배치부(30)는 부품 공급부(10)로부터 전자 부품(t)을 빼내는 장치이다. 실장부(40)는 이동 배치부(30)가 빼낸 전자 부품(t)을 수취하여 스테이지(21)에 배치된 기판(W)에 실장하는 장치이다. 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40)는 설치면에 설치된 기대(基臺)인 베이스부(1a) 상에 마련되어 있다. 제어 장치(50)는 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40)의 동작을 제어하는 장치이다. 이하, 각 부를 상세히 설명한다. As shown in FIG. 2, the mounting
(부품 공급부)(Parts supply unit)
부품 공급부(10)는 베이스부(1a) 상의 전방부이며, 정면에서 봤을 때 X 방향의 중앙에 배치되어 있다. 부품 공급부(10)는 웨이퍼 링(11), 링 홀더(12), 도시하지 않는 쳐올리기 기구를 구비하고 있다. 웨이퍼 링(11)은 전자 부품(t)을 유지하는 웨이퍼 시트(S)를 유지하는 부재이다. 전자 부품(t)은 반도체 웨이퍼(T)가 개편화된 반도체 칩이다. The
링 홀더(12)는 웨이퍼 링(11)이 착탈이 자유롭게 마련되어 있다. 또한, 링 홀더(12)는, 도시하지 않는 XY 이동 기구에 의해, 웨이퍼 링(11)을 XY 방향으로 이동할 수 있게 마련되어 있다. 쳐올리기 기구는, 이동 배치부(30)에 의해서 전자 부품(t)을 빼낼 때에, 전자 부품(t)을 웨이퍼 링(11)에 유지된 웨이퍼 시트(S)의 아래쪽에서 쳐올리는 기구이다. 쳐올리기 기구는, 이동 배치부(30)에 의한 전자 부품(t)의 빼내기 포지션에 고정적으로 마련되어 있다. The
또한, 부품 공급부(10)는, 도시하지는 않지만, 교환 장치를 구비하고 있다. 교환 장치는, 웨이퍼 링(11)이 수납된 수납부로부터 전자 부품(t)이 유지된 새로운 웨이퍼 링(11)을 링 홀더(12)에 공급하고, 전자 부품(t)의 빼내기가 완료된 웨이퍼 링(11)을 수납부에 수납한다. In addition, although not shown, the
(스테이지부)(Stage part)
스테이지부(20)는, 정면에서 봤을 때, 베이스부(1a) 상의 부품 공급부(10)의 후방에, 베이스부(1a)의 X 방향의 중앙에 배치되어 있다. 스테이지부(20)는 스테이지(21), 스테이지 이동 기구(22)를 갖는다. 스테이지(21)는 기판(W)을 지지하는 대(臺)이다. 본 실시형태의 스테이지(21)는 기판(W)의 실장면(ws)과 반대쪽의 면이 배치된다. 스테이지 이동 기구(22)는 스테이지(21)를 XY 방향으로 이동시키는 기구이다. 또한, 도시하지는 않지만, 스테이지 이동 기구(22)는 수평 회전 방향의 θ 이동 기구를 갖고 있다. 또한, 스테이지 이동 기구(22)는 리니어 인코더를 갖고 있다. 리니어 인코더의 스케일에는, 열 대책으로서 열팽창 계수가 작은 유리제 스케일을 이용하는 것이 바람직하다. The
스테이지(21)가 이동하기 위한 좌표계의 Y 방향에 있어서의 이동 범위 내이며 X 방향을 따르는 일직선 상에는, 후술하는 실장 헤드(43)(제1 실장 헤드(43A), 제2 실장 헤드(43B))가 전자 부품(t)을 실장하기 위해서 포지셔닝되는 실장 라인(BL)이 설정되어 있다(도 1 참조). 이 실장 라인(BL)은 스테이지(21)의 Y 방향 중심으로 할 수 있다. 스테이지 이동 기구(22)는, 스테이지(21) 상에 배치된 기판(W)의 실장 위치(ap)의 각 행이 실장 라인(BL)에 순차 위치하게 되도록 스테이지(21)를 이동시키도록 제어된다. A mounting head 43 (first mounting
스테이지 이동 기구(22)는, 스테이지(21)에 배치되는 가장 큰 기판(W)을 X 방향에 있어서는 기판(W)의 X 방향 치수의 2분의 1보다 약간 큰(1/2X+α) 범위에서 이동시킬 수 있는 이동 스트로크를 갖고 있다. 또한, 스테이지 이동 기구(22)는, Y 방향에 있어서는 기판(W)의 Y 방향의 치수보다 약간 큰(Y+α) 범위에서 이동시킬 수 있는 이동 스트로크를 갖는다. 스테이지(21)는, 도시하지 않는 흡인 흡착 기구에 의해서 배치된 기판(W)을 흡착 유지할 수 있게 구성되어 있다. 또한, X 방향의 이동 범위에 있어서의 +α에 의해서, 스테이지(21)는 스테이지(21)의 X 방향의 중앙 부분이 중복되도록 이동할 수 있게 되어 있다. 이 중복의 이동은, 스테이지(21)의 한쪽의 반(정면에서 봤을 때 좌측 반)과 다른 쪽의 반(정면에서 봤을 때 우측 반)이 상호 중복되어도 좋고, 어느 한쪽만이 중복될 수 있는 스트로크를 갖도록 스트로크의 중심이 오프셋되어 있어도 좋다. 이 스테이지(21)의 X 방향의 이동 범위에 있어서의 +α의 크기(중복의 양)에 관해서는 후술한다. The
(이동 배치부)(Moving arrangement part)
이동 배치부(30)는 이동 배치 장치(30A, 30B), 중간 스테이지(31), 웨이퍼 링 유지 장치(32)를 갖는다. 이동 배치 장치(30A, 30B)는, 베이스부(1a) 상의 전방부에, 부품 공급부(10)를 사이에 두고서 X 방향으로 나란히 늘어서 배치되어 있다. 이동 배치 장치(30A, 30B)는, 좌우가 반전된 것을 제외하고, 동일한 구성을 갖고 있다. 이하, 좌측의 이동 배치 장치(30A)의 구성을 설명하고, 우측의 이동 배치 장치(30B)의 구성은 설명을 생략한다. The
도 2∼도 4에 도시하는 것과 같이, 이동 배치 장치(30A)는 Y 방향 이동 장치(33), 이동 배치 헤드(37), 웨이퍼 인식 카메라(38)를 갖는다. Y 방향 이동 장치(33)는, Y 방향 이동 블록(34)을 Y 방향으로 이동이 자유롭게 지지하는 장치이다. Y 방향 이동 장치(33)는, 베이스부(1a)의 전방부 좌측에, Y 방향을 따라서 베이스부(1a)의 전방 단부에서부터 중앙 부근에 걸쳐 연장 형성되어 있다. Y 방향 이동 블록(34)의 상단 측의 배면에는 지지체(35)가 마련되어 있다. 지지체(35)는 직사각형 판형이며, Y 방향 이동 블록(34)으로부터 X 방향에 따르는 우측 방향으로 연장 형성되어 있다. 이 지지체(35)의 배면 측에는 X 방향 이동체(36)가 마련되어 있다. X 방향 이동체(36)는, 도시하지 않는 X 방향 이동 장치에 의해서 X 방향을 따라서 이동 가능하게 지지되어 있다. As shown in Figs. 2 to 4, the moving
이동 배치 헤드(37)는 X 방향 이동체(36)의 부품 공급부(10) 측의 단부에 지지되어 있다. 이동 배치 헤드(37)는 흡착 노즐(이동 배치 노즐)(37a, 37b), Z 방향 이동 장치(37c, 37d), 반전 기구(37e, 37f)를 갖는다. 흡착 노즐(이동 배치 노즐)(37a, 37b)은 도시하지 않는 공기압 회로에 접속되어, 부압에 의해 전자 부품(t)을 유지할 수 있게 마련되어 있다. 2개의 흡착 노즐(이동 배치 노즐)(37a, 37b)은 X 방향으로 나란히 늘어서 있다.The moving
Z 방향 이동 장치(37c, 37d)는 흡착 노즐(37a, 37b)을 개별로 Z 방향으로 이동시키는 장치이다. 반전 기구(37e, 37f)는 흡착 노즐(37a, 37b)을 개별로 상하로 반전시키는 장치이다. 이에 따라, 흡착 노즐(37a, 37b)은, 전자 부품(t)을 흡착 유지하는 흡착면이 아래를 향한 상태와 흡착면이 위를 향한 상태로 선택적으로 자세를 전환할 수 있다. 또한, 흡착 노즐(37a)은 반전 기구(37e)에 조립 부착되어 있고, 반전 기구(37e)는 Z 방향 이동 장치(37c)에 조립 부착되어 있다. 또한, 흡착 노즐(37b)은 반전 기구(37f)에 조립 부착되어 있고, 반전 기구(37f)는 Z 방향 이동 장치(37d)에 조립 부착되어 있다. 즉, 이동 배치 헤드(37)는 상하 반전할 수 있는 흡착 노즐을 2개 갖는다. The Z-
웨이퍼 인식 카메라(38)는, 부품 공급부(10)의 웨이퍼 링(11)에 유지된 웨이퍼 시트(S)로 향하여, 웨이퍼 시트(S) 상의 전자 부품(t)의 위치를 인식하는 장치이다. 웨이퍼 인식 카메라(38)는, X 방향 이동체(36)의 부품 공급부(10) 측의 단부에, 이동 배치 헤드(37)가 지지된 면과는 반대쪽의 면에 설치되어 있다. 또한, 실장 장치(1)를 정면에서 봤을 때 좌측의 이동 배치 장치(30A)의 이동 배치 헤드(37)가 제1 이동 배치 헤드이고, 우측의 이동 배치 장치(30B)의 이동 배치 헤드(37)가 제2 이동 배치 헤드이다. The
중간 스테이지(31)는, 좌우의 이동 배치 헤드(37)의 흡착 노즐(37a, 37b)에 의해서 빼내어진 전자 부품(t)을 일시적으로 배치하는 장치이다. 중간 스테이지(31)는 베이스부(1a) 상의 부품 공급부(10)와 스테이지부(20)의 사이에 마련되어 있다. 중간 스테이지(31)는 배치부(31a∼31d)를 구비하고 있다. 배치부(31a∼31d)는, 이동 배치 장치(30A)에 있어서의 이동 배치 헤드(37)의 2개의 흡착 노즐(37a, 37b), 이동 배치 장치(30B)에 있어서의 이동 배치 헤드(37)의 2개의 흡착 노즐(37a, 37b)에 각각 대응하고 있다. The
웨이퍼 링 유지 장치(32)는 부품 공급부(10)의 링 홀더(12)에 웨이퍼 링(11)을 공급 및 수납하는 장치이다. 도 2에 도시하는 것과 같이, 웨이퍼 링 유지 장치(32)는, 이동 배치 장치(30A)의 지지체(35)에 있어서의 부품 공급부(10) 측의 단부의, X 방향 이동체(36)가 마련된 면과는 반대쪽의 면, 즉 앞면에 설치되어 있다. 웨이퍼 링 유지 장치(32)는 지지 아암(32a), 척부(32b)를 갖는다. 지지 아암(32a)은, 에어 실린더 등의 도시하지 않는 X 방향 이동 장치에 의해서, X 방향으로 진퇴가 자유롭게 마련되어 있다. 척부(32b)는 웨이퍼 링(11)을 파지하는 부재이며, 지지 아암(32a)에 있어서의 도면 우측 방향의 선단에 마련되어 있다. 또한, 웨이퍼 링 유지 장치(32)는, 지지체(35)가 마련되는 Y 방향 이동 장치(33)에 의해서 Y 방향으로 이동할 수 있다. 이러한 웨이퍼 링 유지 장치(32)는 상술한 교환 장치의 일부로서 기능한다. 즉, 웨이퍼 링(11)을 척부(32b)로 파지하여, 지지 아암(32a)과 Y 방향 이동 장치(33)에 의해서, 도시하지 않는 수납부와 링 홀더(12)에 웨이퍼 링(11)을 공급 및 수납한다. The wafer
이와 같은 이동 배치부(30)는, 부품 공급부(10)로부터 전자 부품(t)을 순차 빼내어, 실장부(40)로 향해서 이동 배치한다. 이동 배치부(30)는, 전자 부품(t)을 페이스업 실장, 즉, 전자 부품(t)의 전극면을 위로 하여 기판(W)에 실장할 때에는, 부품 공급부(10)로부터 빼낸 전자 부품(t)을 중간 스테이지(31)를 통해 실장부(40)에 전달한다. 또한, 이동 배치부(30)는, 전자 부품(t)을 페이스다운 실장, 즉 전자 부품(t)의 전극면을 아래로 하여 기판에 실장할 때에는, 부품 공급부(10)로부터 빼낸 전자 부품(t)을 흡착 노즐(37a, 37b)을 상하 반전시켜 전자 부품(t)을 표리 반전시킨 상태로 실장부(40)에 전달한다. Such a
(실장부)(Mounting part)
실장부(40)는 제1 실장부(40A), 제2 실장부(40B)를 갖는다. 제1 실장부(40A), 제2 실장부(40B)는, 좌우가 반전된 것을 제외하고, 동일한 구성을 갖는다. 제1 실장부(40A), 제2 실장부(40B)는, 베이스부(1a) 상의 후방에, 스테이지부(20)를 사이에 두도록 X 방향으로 나란히 늘어서 배치되어 있다. 이하, 좌측의 제1 실장부(40A)의 구성만을 설명하고, 우측의 제2 실장부(40B)의 구성은 설명을 생략한다. The mounting
제1 실장부(40A)는, 지지 프레임(41), 헤드 지지체(42), 실장 헤드(43), 촬상 유닛(44)을 갖는다. 지지 프레임(41)은, 측면에서 봤을 때 문(門) 형태이며, 베이스부(1a) 상의 스테이지부(20)의 좌측에 Y 방향을 따라서 마련되어 있다(도 4 참조). 헤드 지지체(42)는, 지지 프레임(41)의 우측의 측면에, Y 방향 이동 장치(41a)를 통해 Y 방향으로 이동이 자유롭게 마련되어 있다. 헤드 지지체(42)는 X 방향을 따라서 베이스부(1a)의 중앙 부근까지 연장되어 있다. The first mounting
실장 헤드(43)는 실장 위치(ap)에 전자 부품을 실장하는 장치이다. 이하, 제1 실장부(40A)의 실장 헤드(43)를 제1 실장 헤드(43A), 제2 실장부(40B)의 실장 헤드(43)를 제2 실장 헤드(43B)로 하고, 양자를 구별하지 않는 경우에는, 단순히 실장 헤드(43)로 한다. 실장 헤드(43)는, 헤드 지지체(42)의 앞면에, X 방향 이동 장치(42a)를 통해 X 방향으로 이동이 자유롭게 마련되어 있다. 실장 헤드(43)는 실장 툴(43a, 43b), Z 방향 이동 장치(43c, 43d), 촬상 유닛(44)을 갖는다. 실장 툴(43a, 43b)은 전자 부품(t)을 유지하여 기판(W)에 실장하는 한 쌍의 툴이다. 실장 툴(43a, 43b)은 흡착 노즐이며, 도시하지 않는 공기압 회로에 접속되어, 부압에 의해 전자 부품(t)을 유지할 수 있게 마련되어 있다. 실장 툴(43a, 43b)은 이동 배치 헤드(37)의 흡착 노즐(37a, 37b)과 동일한 배치 간격으로 설치되어 있다. The mounting
실장 툴(43a, 43b)은, 전자 부품(t)을 흡착 유지하는 부분과 반대쪽의 단부에, 도시하지 않는 창이 마련되어 있다. 창은 투명한 부재에 의해서 구성되어 있다. 또한, 이 부재는 빛을 투과할 수 있는 부재이면 되고, 투명에 한정되지는 않는다. 이에 따라, 실장 툴(43a, 43b)에 흡착 유지된 전자 부품(t)을 창을 통해 관찰할 수 있다. 실장 툴(43a, 43b)은, 도시하지 않는 회동 장치를 구비하고 있어, 흡착 유지한 전자 부품(t)을 XY 평면 내에서 회동시킬 수 있다.The mounting
또한, 실장 툴(43a, 43b) 중, 베이스부(1a)의 중앙 측, 즉 내측에 위치하는 실장 툴(43b)에는, 인식부로서의 기판 인식 카메라(43f)가 부착되어 있다. 기판 인식 카메라(43f)는, 실장 헤드(43)와 함께 이동 가능하게 설치되어, 기판(W)의 위치를 인식한다. 보다 구체적으로는, 기판 인식 카메라(43f)는 스테이지(21)에 배치된 기판(W)의 얼라인먼트 마크(글로벌 마크)를 촬상한다. 이 기판 인식 카메라(43f)는, 화상을 촬상하는 기능에 더하여, 촬상한 화상을 처리하여 얼라인먼트 마크 등의 인식 대상물의 위치를 인식하는 기능을 구비한다. 따라서, 기판 인식 카메라(43f)는 기판(W)의 위치를 인식하기 위한 인식부로서 기능한다. 또한, 기판 인식 카메라(43f)는, 후술하는 교정 기판(71)의 도트 마크(72)를 촬상한다. 더욱이, 기판 인식 카메라(43f)는, 인식한 기판(W)의 위치에 기초하여 전자 부품(t)이 실장되는 실장 위치(ap)를 인식할 수 있다. 이하, 제1 실장부(40A)의 기판 인식 카메라(43f)를 제1 인식부로 하고, 제2 실장부(40B)의 기판 인식 카메라(43f)를 제2 인식부로 한다. 양자를 구별하지 않는 경우에는 단순히 인식부라고 한다.Further, of the mounting
Z 방향 이동 장치(43c, 43d)는 2개의 실장 툴(43a, 43b)을 개별로 Z 방향으로 이동시키는 장치이다. Y 방향 이동 장치(41a), X 방향 이동 장치(42a) 및 Z 방향 이동 장치(43c, 43d)에 의해서 실장 헤드 이동 기구가 구성되어 있다. 제1 실장부(40A)의 제1 실장 헤드(43A)를 이동시키는 기구를 제1 실장 헤드 이동 기구로 하고, 제2 실장부(40B)의 제2 실장 헤드(43B)를 이동시키는 기구를 제2 실장 헤드 이동 기구로 하고, 양자를 구별하지 않는 경우에는 단순히 실장 헤드 이동 기구라고 한다. The Z-
촬상 유닛(44)은 실장 툴(43a, 43b)에 유지된 전자 부품(t)을 촬상하기 위한 유닛이다. 촬상 유닛(44)은, 중간 스테이지(31)의 4개의 배치부(31a∼31d)의 위쪽에, 4개의 배치부(31a∼31d)에 대응하여 4개의 칩 인식 카메라(44a∼44d)를 갖는다. The
칩 인식 카메라(44a∼44d)는, 배치부(31a∼31d)에 배치된 전자 부품(t)을 촬상할 수 있음과 더불어, 칩 인식 카메라(44a∼44d)의 아래쪽으로 이동한 실장 툴(43a, 43b)에 유지된 전자 부품(t)을 실장 툴(43a, 43b)의 창을 통해 촬상할 수 있다. The
또한, 칩 인식 카메라(44a∼44d)는, 촬상한 화상을 처리하여, 전자 부품(t) 등의 촬상 대상물의 위치를 인식하는 기능을 갖는다. Further, the
칩 인식 카메라(44a∼44d)는, 한 쌍의 XY 이동 장치(44e, 44f)에 의해서, 2개 1조로 XY 방향으로 이동할 수 있게 지지되어 있다. 조가 되는 2개의 칩 인식 카메라(44a와 44b 및 44c와 44d)는, 실장 툴(43a, 43b) 및 흡착 노즐(37a, 37b)과 동일한 배치 간격으로 설치되어 있다. 한 쌍의 XY 이동 장치(44e, 44f)는 카메라 지지 프레임(44g)에 지지되어 있다. 카메라 지지 프레임(44g)은, 정면에서 봤을 때 문 형태를 하고, 베이스부(1a) 상의 부품 공급부(10)와 스테이지부(20)의 사이에 X 방향으로 연장 형성되어 있다. 카메라 지지 프레임(44g)은, 실장부(40)에 있어서의 좌우 지지 프레임(41)의 상면의 앞쪽 단부에, 좌우 지지 프레임(41)에 걸쳐서 마련되어 있다. 칩 인식 카메라(44a∼44d)는, 카메라 지지 프레임(44g)의 들보(beam) 부분의 하측에 지지되어 있다. The
이러한 실장부(40)는, 이동 배치부(30)에 의해서 부품 공급부(10)로부터 빼낸 전자 부품(t)을 수취하고, 수취한 전자 부품(t)을 스테이지(21)에 배치된 기판(W) 상에 실장한다. 본 실시형태에서는, 제1 실장 헤드(43A)의 실장 툴(43a, 43b)이 제1 영역(MA1)에 전자 부품(t)을 실장하고, 제2 실장 헤드(43B)의 실장 툴(43a, 43b)이 제2 영역(MA2)에 전자 부품(t)을 실장한다. 제1 실장 헤드(43A)에 의한 전자 부품(t)의 실장과 제2 실장 헤드(43B)에 의한 전자 부품(t)의 실장은 병행하여 이루어진다.Such mounting
도 2에 도시하는 것과 같이, 스테이지(21)가 베이스부(1a) 상의 X 방향 중앙에 위치하고, 스테이지(21)의 중앙에 기판(W)이 지지된 상태에서, 실장 시에 있어서의 제1 실장 헤드(43A)는 스테이지(21)에 대하여 일측(도면 중, 좌측)에 배치되고, 제2 실장 헤드(43B)는 스테이지(21)에 대하여 타측(도면 중, 우측)에 배치되어 있다. 이 제1 실장 헤드(43A)와 제2 실장 헤드(43B)의 이동 가능한 범위는, 베이스부(1a)의 X 방향의 중앙 위치를 경계로 이분되어 있다. 이에 따라, 제1 실장 헤드(43A)와 그 기판 인식 카메라(43f)는, 베이스부(1a)의 중앙 위치를 넘어서 제2 실장 헤드(43B)의 이동 영역으로 이동할 수 없고, 제2 실장 헤드(43B)와 그 기판 인식 카메라(43f)는, 베이스부(1a)의 중앙 위치를 넘어서 제1 실장 헤드(43A)의 이동 영역으로 이동할 수 없게 되어 있다. 또한, 도 5에 스테이지(21)와 기판 인식 카메라(43f)를 도시한다. 도 5에서는, 후술하는 교정 기판(71)이 스테이지(21)에 배치되어 있는 모습을 도시하고 있다. 스테이지(21)는 그 X 방향의 이동 스트로크의 중앙에 위치되어 있다. 또한, 도 5는 제1 실장 헤드(43A)와 제2 실장 헤드(43B)가 각 이동 범위의 좌측 끝에 위치하고 있는 모습을 도시하고 있다. 따라서, 도 5에서는 각 기판 인식 카메라(43f)가 각 이동 범위의 좌측 끝에 위치하도록 그려져 있다. 이러한 제1 실장 헤드(43A), 제2 실장 헤드(43B)의 이동 범위는, 본 실시형태에서는 물리적인 기구에 의해 제한되어 있다. 단, 이동 범위는 프로그램의 제어에 의해 제한되어 있어도 좋다. As shown in Fig. 2, the
상기한 것과 같이, 제1 인식부, 제2 인식부의 이동 범위는, 베이스부(1a) 상을 이분하는 영역에서 제한되어 있다. 따라서, 한쪽의 인식부를 이동시키더라도 다른 쪽의 인식부의 영역에 존재하는 마크를 인식할 수는 없다. 그 때문에, 인식부의 이동만으로는 동일한 마크(공통된 마크)를 인식할 수 없다. 그러나, 본 실시형태에서는, 스테이지 이동 기구(22)는, 제1 인식부 및 제2 인식부가 공통의 마크를 인식할 수 있게 되도록 스테이지(21)를 이동시킬 수 있다. 즉, 상기한 것과 같이, 스테이지(21)는 스테이지(21)의 X 방향의 중앙 부분이 중복되도록 이동할 수 있게 되어 있다. 스테이지(21)가 이동함으로써, 예컨대 공통의 마크로서, 교정 기판(71)의 제1 인식부의 이동 범위에 대응하는 제1 영역(MA1)에 있어서의 도트 마크(72)를, 제2 인식부인 제2 실장부(40B)의 기판 인식 카메라(43f)가 촬상할 수 있는 위치까지 이동시킬 수 있다. 즉, 동일한 도트 마크(72)(공통의 마크)를 제1 실장부(40A)의 기판 인식 카메라(43f)와 제2 실장부(40B)의 기판 인식 카메라(43f)가 촬상할 수 있다. 상술한 것과 같이, 스테이지 이동 기구(22)는, 스테이지(21)에 배치되는 가장 큰 기판(W)을, X 방향에 있어서는 기판(W)의 X 방향의 치수의 2분의 1보다 약간 큰(1/2X+α) 범위에서 이동시킬 수 있는 이동 스트로크를 갖고 있다. 그리고, 이 +α의 크기는, 교정 기판(71)에 있어서의 제1 영역(MA1)(도 1 참조)의 도트 마크(72)의 열(Y 방향을 따르는 열) 중, 공통의 마크로서 이용하는 도트 마크(72)가 위치하는 열수에 따라서 결정할 수 있다. 예컨대 제1 영역(MA1)에 있어서의 제2 영역(MA2) 부근에 위치하는 2열 내에 공통의 마크로서 이용하는 도트 마크(72)가 있는 경우, 이 2열분을 둘러싸는 영역의 X 방향의 길이에 기초하여 +α를 결정할 수 있다(도 6 참조). 이와 같이 하여 결정된 +α의 범위에 의해서, 스테이지 이동 기구(22)는, 제1 인식부 및 제2 인식부가 공통의 마크를 인식할 수 있게 되도록 스테이지(21)를 이동시킬 수 있다. As described above, the moving range of the first recognition unit and the second recognition unit is limited in the area dividing the image of the
보다 구체적으로는, 도 6에 점선으로 나타내는 영역과 같이, 교정 기판(71)에 있어서의 제1 영역(MA1)의 제2 영역(MA2) 부근의 도트 마크(72)의 열(Y 방향을 따르는 열)을, 제2 실장부(40B)의 기판 인식 카메라(43f)가 촬상할 수 있게 되도록 스테이지(21)가 이동한다. 도 6에서는, 도 5와 마찬가지로 양쪽의 기판 인식 카메라(43f)가 각각의 이동 영역의 좌측 끝에 위치하고 있다. 단, 도 6에서는, 스테이지(21)가 제2 영역(MA2) 측으로 이동하여, 제2 실장부(40B)의 기판 인식 카메라(43f)가, 점선으로 나타내는 제1 영역(MA1) 내의 도트 마크(72)를 촬상할 수 있는 모습을 도시하고 있다. 예컨대 도 6의 점선으로 둘러싼 영역에 나타내는 것과 같이, 제1 영역(MA1)의 도트 마크(72) 중, 제2 영역(MA2)에 가까운 2열 내의 도트 마크(72)를 촬상할 수 있게 한다. 또한, 스테이지 이동 기구(22)가 이동함으로써, 제2 영역(MA2)에 있어서의 도트 마크(72)를 제1 실장부(40A)의 기판 인식 카메라(43f)가 촬상할 수 있게 하여도 좋다. 이 경우, 예컨대 제2 영역(MA2)의 도트 마크(72) 중, 제1 영역(MA1)에 가까운 2열 내를 촬상할 수 있게 하면 된다. 이때, 2열에 한정되지는 않으며, 2열보다 많아도 좋지만, 적어도 1열을 촬상할 수 있으면 된다. More specifically, as in the area indicated by the dotted line in FIG. 6, the row of dot marks 72 (along the Y direction) in the vicinity of the second area MA2 of the first area MA1 on the
(제어 장치)(controller)
제어 장치(50)의 구성을 도 7의 블록도를 참조하여 설명한다. 제어 장치(50)는, 기억부(56)에 기억된 제어 정보에 기초하여, 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40)의 동작을 제어하는 장치이다. 제어 장치(50)는, 예컨대 전용의 전자 회로 혹은 소정의 프로그램으로 동작하는 컴퓨터 등에 의해서 구성할 수 있다. 즉, 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40) 제어에 관해서, 그 제어 내용이 프로그램되어 있고, PLC나 CPU 등의 처리장치에 의해 실행된다. The configuration of the
제어 장치(50)는 기구 제어부(51), 화상 처리부(52), 이동 오차 보정 데이터 산출부(53), 인식 오차 보정 데이터 산출부(54), 보정부(55), 기억부(56), 입출력 제어부(57)를 갖는다. 기구 제어부(51)는 부품 공급부(10), 스테이지부(20), 이동 배치부(30), 실장부(40)의 동작을 제어한다. 화상 처리부(52)는 웨이퍼 인식 카메라(38), 기판 인식 카메라(43f), 칩 인식 카메라(44a∼44d)로부터의 화상 데이터를 디스플레이의 표시에 알맞은 형식으로 변환한다. The
이동 오차 보정 데이터 산출부(53)는, 스테이지(21)의 이동에 의해 생기는 이동 오차를 보정하기 위한 이동 오차 보정 데이터를 산출한다. 이동 오차는, 스테이지(21)의 이동을 가이드하는 가이드 레일의 정밀도, 금속 프레임에의 조립 정밀도 등에 기인하여 생기는 오차이다. The movement error correction
인식 오차 보정 데이터 산출부(54)는, 제1 인식부 및 제2 인식부가 인식한 공통의 마크의 위치에 기초하여, 제1 인식부와 제2 인식부 사이의 인식 오차를 보정하기 위한 인식 오차 보정 데이터를 산출한다. 이러한 인식 오차가 생기는 것은, 제1 실장부(40A)의 제1 인식부의 좌표계와 제2 실장부(40B)의 인식부의 좌표계에 어긋남이 있기 때문이다. The recognition error correction
이러한 어긋남이 있으면, 예컨대 도 8(a)에 도시하는 제1 영역(MA1)에 실장된 전자 부품(t)의 위치와, 도 8(b)에 도시하는 제2 영역(MA2)에 실장된 전자 부품(t)의 위치에, 도 8(c)에 도시하는 것과 같이 어긋남(d)이 발생한다. 도 8(c)에서는 Y 방향의 어긋남(d)만을 도시하고 있지만, X 방향의 어긋남도 발생한다. 이러한 인식 오차를 보정하는 데이터가 인식 오차 보정 데이터이다. If there is such a shift, for example, the position of the electronic component t mounted in the first area MA1 shown in FIG. 8(a) and the electrons mounted in the second area MA2 shown in FIG. 8(b) In the position of the component t, a shift d occurs as shown in Fig. 8C. In Fig. 8(c), only the shift d in the Y direction is shown, but a shift in the X direction also occurs. Data for correcting such a recognition error is recognition error correction data.
또한, 상기한 것과 같이, 제1 인식부 또는 제2 인식부에 공통의 마크를 인식하게 하기 위해서 스테이지(21)가 이동한다. 이 경우에도 스테이지(21)의 이동 오차가 발생하는 경우가 있다. 본 실시형태의 이동 오차 보정 데이터 산출부(53)는, 공통의 마크의 인식을 위한 스테이지(21)의 제1 영역(MA1)과 제2 영역(MA2)에 걸쳐 중복된 이동에 있어서의 이동 오차를 보정하는 이동 오차 보정 데이터도 산출한다. In addition, as described above, the
이동 오차 보정 데이터는, 도트 마크(72)를 갖는 교정 기판(71)이나 전자 부품(t)의 실장이 완료된 기판(W)(제품용이라도 시험용이라도 좋다)을 이용하여 산출할 수 있다. 구체적으로는 교정 기판(71)을 스테이지(21) 상에 셋트한다. 좌우의 기판 인식 카메라(43f)를 소정 위치에서 정지시킨 상태에서, 이동 오차 보정 데이터를 취득하고 싶은 범위 내에서 스테이지(21)(교정 기판(71))를 도트 마크(72)의 배치로 피치 이동시킨다. 그리고, 상기 범위 내에서, 기판 인식 카메라(43f)의 촬상에 의해 인식되는 각 도트 마크(72)의 위치와 기준 위치(예컨대 촬상 시야의 중심)의 위치 어긋남을 구하고, 이들에 기초하여 이동 오차 보정 데이터를 산출한다. 교정 기판(71)의 도트 마크(72) 대신에 기판(W)에 실장 완료된 전자 부품(t)을 이용하는 경우도 마찬가지다.The movement error correction data can be calculated using the
더구나, 이동 오차 보정 데이터에는, 스테이지(21)의 이동 오차뿐만 아니라, 기판 인식 카메라(43f), 실장 헤드(43A, 43B)의 이동 오차를 포함하여도 좋다. 즉, 이동 오차 보정 데이터 산출부(53)가 이동 오차 보정 데이터를 산출할 때에, 스테이지(21)뿐만 아니라, 실장 헤드(43A, 43B)에 관해서도 이동 오차 보정 데이터를 취득하여, 이동 시의 이동 오차를 보정하도록 하여도 좋다. 실장 헤드(43A, 43B)의 이동 오차 보정 데이터는, 스테이지(21)의 이동 오차 보정 데이터와 마찬가지로, 도트 마크(72)를 갖는 교정 기판(71)이나 전자 부품(t)의 실장이 완료된 기판(W)을 이용하여 취득할 수 있다. 또한, 기판 인식 카메라(43f)는 실장 헤드(43)에 탑재되어 있기 때문에, 기판 인식 카메라(43f)의 이동 오차 보정 데이터도 실장 헤드(43)의 이동 오차 보정 데이터와 같다고 볼 수 있다. Further, the movement error correction data may include not only the movement error of the
구체적으로는, 상기한 것과 같이 교정 기판(71)을 스테이지(21) 상에 셋트한다. 스테이지(21)를 원점 위치에서 고정(정지)시킨 상태로 하여, 이동 오차 보정 데이터를 취득하고 싶은 범위 내에서 실장 헤드(43A, 43B)(기판 인식 카메라(43f))를 도트 마크(72)의 배치로 피치 이동시킨다. 그리고, 상기 범위 내에서, 기판 인식 카메라(43f)의 촬상에 의해 인식되는 각 도트 마크(72)의 위치와 기준 위치(예컨대 촬상 시야의 중심)의 위치 어긋남을 구하고, 이들에 기초하여 이동 오차 보정 데이터를 산출한다. 이에 따라, 한층 더 정확한 실장이 가능하게 된다. 교정 기판(71)의 도트 마크(72) 대신에 기판(W)에 실장 완료된 전자 부품(t)을 이용하는 경우도 같은 식으로 할 수 있다.Specifically, the
보정부(55)는, 이동 위치 오차 데이터, 인식 오차 보정 데이터에 기초하여, 실장 헤드(43)에 의한 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정한다. 즉, 보정부(55)는, 이동 위치 오차 데이터, 인식 오차 보정 데이터에 기초하여, 제1 실장부(40A), 제2 실장부(40B)에 의해서, 전자 부품(t)을 실장 위치(ap)에 위치시키기 위한 제1 실장 헤드(43A), 제2 실장 헤드(43B)의 좌표 상의 이동량을 보정한다. 이것은, 좌표 상의 포지셔닝의 목표가 되는 목표 위치를 보정하는 것을 의미한다. The
기억부(56)는 실장 장치(1)의 제어에 필요한 각종 정보를 기억한다. 기억부(56)가 기억하는 정보에는, 기판(W)에 대하여 전자 부품(t)을 실장하기 위한 각 부의 동작 프로그램 외에, 이동 위치 오차 데이터, 인식 오차 보정 데이터, 각 실장 위치(ap)의 좌표, 실장 영역(MA)의 좌표, 포지셔닝 위치의 좌표, 웨이퍼 인식 카메라(38), 기판 인식 카메라(43f), 칩 인식 카메라(44a∼44d)로부터의 화상 데이터, 인식된 마크의 위치 좌표 등도 포함된다. The
더욱이, 제어 장치(50)에는 입력 장치(61), 출력 장치(62)가 접속되어 있다. 입력 장치(61)는, 오퍼레이터가 제어 장치(50)를 통해 실장 장치(1)를 조작하기 위한 터치 패널, 죠이스틱, 스위치, 키보드, 마우스 등의 입력 수단이다. Further, the
출력 장치(62)는, 장치의 상태를 확인하기 위한 정보를 오퍼레이터가 인식할 수 있는 상태로 하는 디스플레이, 램프, 미터, 스피커, 버저 등의 출력 수단이다. 예컨대 웨이퍼 인식 카메라(38), 기판 인식 카메라(43f), 칩 인식 카메라(44a∼44d에 의해 촬상된 화상은, 디스플레이에 표시되어, 오퍼레이터가 확인할 수 있다. The
[실장 장치의 동작][Operation of mounting device]
이어서, 실장 장치(1)의 동작에 관해서 상기한 도 1∼도 8에 더하여 도 9 및 도 10을 참조하여 설명한다. Next, the operation of the mounting
[개요][summary]
기판(W)의 각 실장 영역에 전자 부품(t) 등의 전자 부품을 실장함에 있어서, 글로벌 인식 방식만을 적용하는 경우, 로컬 마크에 의한 개개의 실장 위치(ap)의 위치 인식은 이루어지지 않는다. 이 때문에, 각 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 정밀도는, 기판(W)의 글로벌 마크 등의 인식 정밀도와 스테이지(21)의 스테이지 이동 기구(22)의 기계 가공 정밀도 등에 의지하게 된다. In mounting electronic components such as the electronic component t in each mounting area of the substrate W, when only the global recognition method is applied, position recognition of the individual mounting positions ap by local marks is not performed. Therefore, the positioning accuracy of the electronic component t for each mounting position ap depends on the recognition accuracy of the global mark of the substrate W and the machining accuracy of the
그러나, 스테이지(21)의 이동을 가이드하는 가이드 레일 등을, 원하는 범위에 걸쳐 ±수 ㎛ 이하의 정밀도로 마무리하는 것은, 금속 가공상 실질적으로 불가능하다. 더구나, 원하는 길이를 갖는 가이드 레일을 금속 프레임 등에 ±수 ㎛ 이하의 직진성과 기복으로 조립 부착하는 것은 더욱 불가능하다. 그래서, 이동 오차 보정 데이터 산출부(53)가 스테이지(21)의 이동 위치 오차를 측정하고, 스테이지(21)의 이동 오차를 보정하는 이동 오차 보정 데이터를 산출하여, 이것을 기억부(56)에 기억한다. However, it is practically impossible to finish a guide rail or the like for guiding the movement of the
또한, 본 실시형태에서는, 제1 인식부와 제2 인식부에 의해서 공통의 마크의 좌표를 인식하고, 양자가 인식한 좌표의 차분을 구하여 인식 오차를 측정하고, 인식 오차를 보정하는 인식 오차 보정 데이터를 산출하여, 이것을 기억부(56)가 기억한다. 더욱이, 본 실시형태에서는, 제1 인식부 또는 제2 인식부가 공통의 마크를 인식하기 때문에 스테이지(21)가 이동한다. 이 스테이지(21)의 이동에 있어서의 이동 오차를 보정하는 이동 오차 보정 데이터도 기억부(56)가 기억한다. In addition, in the present embodiment, the first recognition unit and the second recognition unit recognize the coordinates of the common mark, calculate the difference between the coordinates recognized by both, measure the recognition error, and correct the recognition error. Data is calculated, and the
[캘리브레이션][calibration]
이상과 같은, 이동 오차 보정 데이터의 산출과 기억, 인식 오차 보정 데이터의 산출과 기억을 캘리브레이션이라고 부른다. 우선, 전자 부품(t)의 실장 전에 행하는 캘리브레이션의 동작을 설명한다. 이 캘리브레이션에는, 도 5, 도 6, 도 9에 도시하는 것과 같이 교정 기판(71)을 사용한다. 교정 기판(71)은, 예컨대 유리제의 기판에 위치 인식용의 도트 마크(72)가 수 mm 간격의 매트릭스(행렬)형으로 마련된 것이다(일부의 도트 마크(72)의 도시는 생략하고 있다). 교정 기판(71)의 크기는, 한정되는 것이 아니지만, 실장 장치(1)가 적용할 수 있는 최대 크기의 기판(W)과 같은 정도의 크기를 가지고, 도트 마크(72)가 형성된 범위는, 기판(W) 상의 실장 영역(MA)을 포함하는 범위와 동일한 크기로 하는 것이 바람직하다. 또한, 도트 마크(72)는, 스테이지(21)의 이동 오차를 파악하기 위한 마크이며, 실장 위치(ap)에 대응하고 있다는 것은 아니다. 실장 위치(ap)의 배치는 주로 전자 부품(t)의 크기에 기초하고 있지만, 도트 마크(72)는 요구 정밀도를 확보할 수 있는 최대의 간격으로 배치하는 것이 바람직하다. 도트 마크(72)의 간격이 짧을수록 이동 오차를 정밀도 좋게 파악할 수 있는 한편, 소정 거리 사이에서 인식하는 횟수가 많아지기 때문에 인식에 걸리는 시간이 길어진다. 또한, 도트 마크(72)는 금속 박막 등으로 형성되어 있고, 에칭이나 스퍼터링 등의 성막 기술을 이용하여 형성할 수 있다. 이러한 교정 기판(71)을 스테이지(21) 상에 셋트한다. 교정 기판(71)의 셋트 방법은 특별히 한정되지 않지만, 예컨대 스테이지(21)의 X 방향의 이동만으로, X 방향을 따르는 동일 열 형상의 스테이지(21)의 가동 범위에 있는 모든 도트 마크(72)가 기판 인식 카메라(43f)의 촬상 시야(V)의 중심을 지나도록 스테이지(21) 상에서의 교정 기판(71)의 위치를 조정한다. The calculation and storage of the movement error correction data as described above, and the calculation and storage of the recognition error correction data are referred to as calibration. First, the operation of calibration performed before mounting of the electronic component t will be described. For this calibration, a
(이동 오차 보정 데이터의 산출)(Calculation of movement error correction data)
이어서, 상기한 방법으로 스테이지(21) 상에 셋트된 교정 기판(71)의 각 도트 마크(72)의 위치를 제1 인식부, 제2 인식부가 인식하고, 이동 오차 보정 데이터 산출부(53)가 스테이지(21)의 이동 오차 보정 데이터를 산출한다. 즉, 제1 인식부의 기판 인식 카메라(43f), 제2 인식부의 기판 인식 카메라(43f)가 도트 마크(72)의 위치를 인식한다. 그리고, 이동 오차 보정 데이터 산출부(53)가 도트 마크(72)의 이동 오차 및 그것에 기초한 이동 오차 보정 데이터를 산출한다. 이때, 도트 마크(72)를 실장 위치(ap)라고 간주하고, 도트 마크(72)가 형성된 범위를 실장 영역(MA)이라고 가정한다. 실장 영역(MA)을 이분하여, 상술한 제1 영역(MA1), 제2 영역(MA2)을 가정한다. 이후, 교정 기판(71)에 있어서도 단순히 실장 영역(MA), 제1 영역(MA1), 제2 영역(MA2)이라고 한다. Subsequently, the position of each
도트 마크(72)의 인식은, 제1 인식부의 기판 인식 카메라(43f), 제2 인식부의 기판 인식 카메라(43f)를 각각 소정의 위치에서 정지시킨 상태에서 교정 기판(71)을 이동시킴으로써 실행한다. 교정 기판(71) 상의 도트 마크(72)의 촬상은, 예컨대 도 9에 도시하는 것과 같이, 교정 기판(71)의 후방부(베이스부(1a)의 후방부 측에 위치하는 쪽) 좌측 끝에 위치하는 도트 마크(72)에서부터 X 방향 우측으로 향하여 도트 마크(72)의 배치 간격인 피치 단위로 이동을 시작하고, 전방부(베이스부(1a)의 전방부 측에 위치하는 쪽)로 향하여 순차 되꺾으면서 행한다. The
이때, 교정 기판(71) 상의 도트 마크(72) 중 제1 영역(MA1)에 형성된 도트 마크(72)를 제1 인식부의 기판 인식 카메라(43f)가 촬상한다. 또한, 교정 기판(71) 상의 도트 마크(72) 중 제2 영역(MA2)에 형성된 도트 마크(72)를 제2 인식부의 기판 인식 카메라(43f)가 촬상한다. At this time, the
구체적으로는, 예컨대 도 9에 도시하는 것과 같이, 스테이지(21)를 스테이지 이동 기구(22)의 XY 방향의 이동 스트로크의 중앙에 위치(이 위치를 원점 위치라고 부른다.)시킨 상태에서, 제1 인식부의 기판 인식 카메라(43f)를 교정 기판(71) 상에서 제1 영역(MA1)에 대응하여 위치하는 도트마크군의 중앙(71A)에 위치시킨다. 또한, 제2 인식부의 기판 인식 카메라(43f)를 교정 기판(71) 상에서 제2 영역(MA2)에 대응하여 위치하는 도트마크군의 중앙(71B)에 위치시킨다. 즉, 교정 기판(71)의 실장 영역(MA) 중심을 스테이지(21)의 원점 위치에 위치시킨 상태에서, 교정 기판(71)의 제1 영역(MA1) 및 제2 영역(MA2) 각각의 중앙 위치에 각각의 기판 인식 카메라(43f)를 위치시킨다. 따라서, 2개의 기판 인식 카메라(43f)는, Y 방향으로 같은 위치에서, X 방향으로 제1 영역(MA1)과 제2 영역(MA2)의 간격(피치)에 상당하는 간격으로 위치하게 된다. 이 상태에서, 양쪽의 기판 인식 카메라(43f)의 XY 위치를 정지시킨 채로, 오퍼레이터가 디스플레이를 보면서 스테이지 이동 기구(22)를 조작하여, 제1 영역(MA1)에 대응하는 도트마크군의 좌측 위의 도트 마크(72)가 제1 인식부의 기판 인식 카메라(43f)의 촬상 시야(V)의 중심에 위치하도록 교정 기판(71)을 이동시킨다. 이에 따라, 제1 영역(MA1)에 대응하는 도트마크군의 좌측 위의 도트 마크(72)가 제1 인식부의 기판 인식 카메라(43f)의 촬상 시야(V) 내에 위치하게 된다. 이때, 제2 영역(MA2)에 대응하는 도트마크군의 좌측 위의 도트 마크(72)가 제2 인식부의 기판 인식 카메라(43f)의 촬상 시야(V) 내에 위치하는 관계로 되어 있다. 제1 영역(MA1), 제2 영역(MA2)에 대응하는 각각의 도트마크군에 있어서, 좌측 위의 도트 마크(72)가 1번째의 도트 마크(72)가 된다. Specifically, as shown in FIG. 9, for example, in a state in which the
1번째의 도트 마크(72)를 기판 인식 카메라(43f)의 촬상 시야(V)의 중심이 되도록 위치시키면, 양쪽의 기판 인식 카메라(43f)에 의한 도트 마크(72)의 검출 동작이 시작된다. 이제부터는 제어 장치(50)에 의한 자동 제어로 실행된다. 검출동작은, 오퍼레이터가 터치 패널에 표시되는 검출 동작의 시작 버튼을 누름(터치함)으로써 시작된다. 도트 마크(72)의 검출 동작이 시작되면, 우선 1번째의 도트 마크(72)가 촬상된다. 촬상된 1번째의 도트 마크(72)의 화상은, 공지된 화상 인식 기술을 이용하여 처리되어, 기판 인식 카메라(43f)의 촬상 시야(V)의 중심에 대한 도트 마크(72)의 위치 어긋남이 검출된다. 검출된 위치 어긋남은, 스테이지(21)의 이동 위치(XY 좌표)와 쌍이 되는 정보로서 기억부(56)에 기억된다. 이와 같이, 도트 마크(72)의 위치 인식에는, 화상에 의한 인식, 위치의 파악, 위치 어긋남의 검출이 포함된다. When the
1번째의 도트 마크(72)의 위치 인식이 완료되면, 상술한 이동 순서에 따라서 다음(2번째)의 도트 마크(72)를 카메라의 시야 내에 위치시키도록 스테이지(21)가 이동한다. 도 9의 예에서는, 2번째의 도트 마크(72)는 1번째의 도트 마크(72)의 우측 옆에 위치하고 있기 때문에, 스테이지(21)를 X 방향 좌측으로 1 피치 이동시킨다. When the position recognition of the
스테이지(21)의 이동은, 스테이지(21)의 XY 이동 기구(스테이지 이동 기구(22))에 형성된 리니어 인코더의 판독치에 기초하여 이루어진다. 스테이지(21)의 이동이 완료되면, 1번째의 도트 마크(72)와 같은 식으로 하여 2번째의 도트 마크(72)의 위치 어긋남이 검출되고, 이때의 스테이지(21)의 XY 좌표와 쌍이 되는 정보로서 기억부(56)에 기억된다. 이러한 동작을 양쪽의 기판 인식 카메라(43f)에 의해서 각각의 대상으로 하는 영역의 도트 마크(72)에 대하여 행하여, 교정 기판(71) 상의 모든 도트 마크(72) 각각의 위치에 대응하는 도트 마크(72)의 이동 오차 보정 데이터를 산출하여, 기억부(56)가 기억한다. 상술한 교정 기판(71) 상의 모든 도트 마크(72)의 이동 오차 보정 데이터가 산출되면, 스테이지 이동 기구(22)로 교정 기판(71)을 스테이지(21)의 X 방향 스트로크에 있어서의 +α만큼 이동시키고, 이 +α의 영역에 존재하는 도트 마크(72)를 제2 인식부의 기판 인식 카메라(43f)에 의해서 인식하게 하고, +α의 영역의 이동 오차 보정 데이터를 또한 산출하여 기억한다. 이에 따라, 스테이지(21)의 이동이 중복될 수 있는 부분에 관해서는, 스테이지(21)의 이동이 확장된 것만큼도 이동 오차 보정 데이터가 취득된다. The movement of the
(인식 오차 보정 데이터의 산출)(Calculation of recognition error correction data)
또한, 인식 오차 보정 데이터 산출부(54)가 인식 오차 보정 데이터를 산출함으로써 취득한다. 이 인식 오차 보정 데이터는, 제1 인식부와 제2 인식부에 의해 공통의 마크를 인식하여, 양자의 좌표의 차분을 구함으로써 산출한다. Further, the recognition error correction
예컨대 도 9에 점선으로 나타낸 것과 같이, 제1 영역(MA1)의 도트 마크(72) 중 제2 영역(MA2)에 가까운 2열 내에 위치하는 적어도 하나의 도트 마크(72)를 공통의 마크로 한다. 본 실시형태에서는, 2열 내에 위치하는 선택된 하나의 도트 마크(72)를 공통의 마크로 하고 있다. For example, as shown by a dotted line in FIG. 9, of the dot marks 72 of the first area MA1, at least one
보다 구체적으로는, 도 9에 도시하는 것과 같이, 제1 인식부의 기판 인식 카메라(43f)를 도트마크군의 중앙(71A)에 위치시키고, 또한 제2 인식부의 기판 인식 카메라(43f)를 도트마크군의 중앙(71B)에 위치시킨 채로, 스테이지 이동 기구(22)에 의해서 스테이지(21)를 이동시키고, 제1 영역(MA1)의 도트 마크(72) 중 공통의 마크로서 이용되는 도트 마크(72)를 제2 인식부의 기판 인식 카메라(43f)의 시야 중심에 위치시키도록 이동시킴으로써 인식한다. 즉, 제2 인식부의 기판 인식 카메라(43f)에 의해서 인식하는 도트 마크(72)의 영역을 확장하여, 도 6에 도시하는 것과 같이, 이미 제1 인식부의 기판 인식 카메라(43f)에 의해서 인식된 도트 마크(72)를 중복하여 인식한다. 그리고, 공통의 도트 마크(72)에 대하여, 제1 인식부가 인식한 좌표(X1,Y1)와 제2 인식부가 인식한 좌표(X2,Y2)의 차분을 구하여, 이 오차를 보정하는 인식 오차 보정 데이터를 산출한다. 본 실시형태에서는, 구한 차분을 인식 오차 보정 데이터로 하고 있다. More specifically, as shown in Fig. 9, the
이와 같이 중복된 도트 마크(72)를 인식하기 위해서 스테이지(21)를 이동시킬 때에는, 앞서 구한 이동 오차 보정 데이터를 참조하여 스테이지(21)의 이동 위치의 보정이 이루어진다. 이와 같이, 제2 인식부가 인식한 좌표(X2,Y2)는, 인식 오차 보정 데이터, 이동 오차 보정 데이터와 함께 기억부(56)가 기억한다. When moving the
상술한 이동 오차 보정 데이터와 인식 오차 보정 데이터의 산출은, 기본적으로는 실장 장치(1)를 가동시킬 때에 실시하고, 그 측정 결과에 기초하여 스테이지(21)의 이동을 제어하면 된다. 단, 스테이지(21)에는, 전자 부품(t)의 실장을 보조하는 히터 등이 내장된 경우가 있다. 이러한 경우, 장치 각 부의 온도가 상승하여 열팽창에 의해 기계 정밀도가 저하할 우려가 있다. 또한, 실장 장치(1)에 의한 전자 부품(t)의 실장 공정을 진행함에 따라, 실장 헤드(43)를 이동시키는 이동 장치의 모터 등의 발열에 의해서도 장치 각 부의 기계 정밀도가 저하하는 경우도 있다. 이러한 온도 상승에 의한 이동 오차를 고려하는 경우, 장치 가동 시의 1회에만 한하지 않고, 정기적으로 실시하여도 좋다. The calculation of the above-described movement error correction data and recognition error correction data is basically performed when the mounting
또한, 전자 부품(t)의 실장 후, 실장된 기판(W) 상의 전자 부품(t) 중 적어도 하나의 전자 부품(t)을 공통의 마크로서 이용하도록 하여도 좋다. 이와 같이 공통의 실장 완료된 전자 부품(t)을 제1 인식부 및 제2 인식부에서 인식함으로써, 상기한 것과 같은 식으로 인식 오차 보정 데이터의 취득하여도 좋다. 즉, 제1 인식부, 제2 인식부가 인식하는 공통의 마크에는, 도트 마크(72)뿐만 아니라 전자 부품(t)도 포함된다. 또한, 전자 부품(t)의 위치 인식은, 실장된 전자 부품(t)의 상면에 얼라인먼트 마크나 회로 패턴 등의 판별 가능한 마크가 존재하는 경우에는 그 마크에 의존하여 행할 수 있고, 그와 같은 마크가 존재하지 않는 경우에는 전자 부품(t)의 외형(이것도 마크의 일종에 포함된다)에 의존하여 행할 수 있다. 또한, 실장 완료된 전자 부품(t)을 공통의 마크로서 이용하는 경우에는, 제1 실장부(40A)와 제2 실장부(40B)의 사이에, 개체차에 기인하는 실장 어긋남이 생길 가능성이 있는데, 이러한 어긋남에 관해서도 보정할 수 있다. Further, after mounting the electronic component t, at least one of the electronic components t on the mounted substrate W may be used as a common mark. As described above, by recognizing the commonly mounted electronic component t by the first recognition unit and the second recognition unit, recognition error correction data may be obtained in the same manner as described above. That is, the common mark recognized by the first recognition unit and the second recognition unit includes not only the
[실장 위치의 보정][Correction of mounting position]
기구 제어부(51)는, 스테이지(21)에 배치된 기판(W) 상에 가상적으로 설정된 실장 위치(ap)가 X 방향을 따르는 실장 위치(ap)의 행마다 순차 실장 라인(BL) 상에 위치하도록 스테이지 이동 기구(22)를 제어한다. 이때, 보정부(55)가 스테이지(21)의 이동 위치를 보정하는 보정 처리를 설명한다. The
보정부(55)는, 스테이지(21)의 이동 오차 보정 데이터를 참조하여, 이번에 전자 부품(t)이 실장되는 실장 위치(ap)의 행을 실장 라인(BL) 상에 위치시킬 때의 스테이지(21)의 이동 위치를 보정한다. 또한, 제2 영역(MA2)에 실장할 때에, 스테이지(21)의 이동 오차 보정 데이터, 인식 오차 보정 데이터를 참조하여, 이번에 전자 부품(t)이 실장되는 실장 위치(ap)의 행을 실장 라인(BL) 상에 위치시킬 때의 스테이지(21)의 이동 위치를 보정하여도 좋다. The
[전자 부품의 실장][Mounting of electronic components]
상기한 캘리브레이션 후에 행하는 전자 부품(t)의 기판(W)에의 실장을, 도 10의 흐름도를 참조하여 설명한다. 또한, 도 10은 웨이퍼 링(11)이 반입되고 나서 웨이퍼 링(11)의 전자 부품(t)을 실장 완료할 때까지의 공정을 도시한다. The mounting of the electronic component t to the substrate W performed after the above-described calibration will be described with reference to the flowchart in FIG. 10. In addition, FIG. 10 shows the process from the
(1) 웨이퍼 링의 반입(단계 S101)(1) Carrying in the wafer ring (step S101)
우선, 도 2에 도시하는 것과 같이, 도시하지 않는 수납부로부터 링 홀더(12)에 전자 부품(t)이 유지된 새로운 웨이퍼 링(11)을 반입하여, 웨이퍼 링(11)을 링 홀더(12) 상에 고정한다. 링 홀더(12) 상에 위치하게 된 웨이퍼 링(11)은, 부품 공급부(10)가 구비하는 도시하지 않는 확장(Expand) 기구에 의해서 웨이퍼 시트(S)가 늘어나게 된 상태로 유지된다. First, as shown in Fig. 2, a
(2) 기판의 셋트(단계 S102)(2) Set of substrates (step S102)
(기판의 공급)(Supply of substrate)
도시하지 않는 반송 로봇에 의해서 유지된 기판(W)이 스테이지(21)에 공급된다. 도시하지 않는 반송 로봇은, 기판(W)을 배치하여 유지하는 반송 아암을 구비하고 있고, 기판(W)을 실장 장치(1)의 좌측으로부터 제1 실장부(40A)의 지지 프레임(41)의 문 아래의 공간을 통과하여 스테이지(21) 상에 반입한다. 기판(W)을 스테이지(21) 상에 공급한 후, 반송 아암은 실장 장치(1) 상에서 후퇴한다. 기판(W)의 공급 공정은, 웨이퍼 링(11)의 반입과 병행하여 행하여도 좋고, 개별로 행하여도 좋다. The substrate W held by a transfer robot (not shown) is supplied to the
(기판의 위치 어긋남 보정)(Correction of misalignment of the substrate)
스테이지(21) 상에 배치된 기판(W)의 글로벌 마크를 검출하여 기판(W)의 위치를 인식한다. 예컨대 기판(W)의 4 모퉁이 중 3개의 코너부에 형성된 글로벌 마크의 위치를, 기판 인식 카메라(43f)를 이용하여 촬상하여 검출한다. 그리고, 검출한 3개의 글로벌 마크의 위치에 기초하여 기판(W)의 XY 방향의 위치 어긋남과 θ 방향(수평 회전 방향)의 위치 어긋남을 구하고, 이 위치 어긋남을 보정하는 보정 데이터에 기초하여, 스테이지(21)의 스테이지 이동 기구(22)에 의해서 위치 어긋남을 보정한다. 또한 여기서, 기억부(56)에는 글로벌 마크와 각 실장 위치(ap)의 상대적인 위치 관계가 기억되어 있고, 제어 장치(50)는 글로벌 마크의 위치에 기초하여 기판(W) 상의 실장 위치(ap)를 파악할 수 있게 되어 있다. 그런데, 한쪽의 기판 인식 카메라(43f)는 다른 쪽의 영역에 침입할 수 없다. 스테이지(21)도 X 방향은 기판의 반+α밖에 이동할 수 없다. 따라서, 기판의 X 방향 양끝의 글로벌 마크는, 각각의 영역의 기판 인식 카메라(43f)로 인식하게 된다. 또한, 상기한 것과 같이 스테이지(21)에 배치된 기판(W)의 위치 어긋남을 보정할 때, 글로벌 마크의 검출 위치는 상기한 이동 오차 보정 데이터, 인식 오차 보정 데이터에 기초하여 보정된다. 이와 같이, 기판(W)의 위치 어긋남을 보정하면서 맨 처음 실장되는 실장 위치(ap)의 행을 스테이지(21)의 Y 방향 스트로크의 중심 위치(원점 위치)에 설정한 실장 라인(BL) 상에 위치시킨다. 이때, 기판(W)의 X 방향은, 그 중심 위치가 스테이지(21)의 X 방향 스트로크의 중심 위치(원점 위치)에 위치하게 된다. The position of the substrate W is recognized by detecting the global mark of the substrate W disposed on the
(3) 전자 부품의 이동 배치(단계 S103)(3) Movement arrangement of electronic components (step S103)
(전자 부품 빼내기)(Extracting electronic components)
링 홀더(12)에 웨이퍼 링(11)이 유지되면, 웨이퍼 링(11) 상에서 맨 처음에 빼내어지는 전자 부품(t)이 빼내기 포지션에 위치하게 된다. 전자 부품(t)이 빼내어질 때마다, 기억부(56)에 미리 기억된 순서에 따라서 링 홀더(12)가 웨이퍼 링(11)을 피치 이동시켜, 순차 전자 부품(t)이 빼내기 포지션에 위치하게 된다. When the
빼내기 포지션에 위치하게 된 전자 부품(t)의 바로 위쪽으로, 이동 배치 장치(30A)의 이동 배치 헤드(37)의 흡착 노즐(37a, 37b)이 각각 이동한다. Z 방향 이동 장치(37c, 37d)가 흡착 노즐(37a, 37b)을 각각 하강시켜, 흡착 노즐(37a, 37b)의 흡착면을 전자 부품(t)의 상면(전극 형성면)에 각각 맞닿게 한다. 흡착 노즐(37a, 37b)이 전자 부품(t)에 맞닿으면, 흡착 노즐(37a, 37b)이 전자 부품(t)을 각각 흡착 유지한다. 이러한 흡착 노즐(37a, 37b)의 전자 부품(t)의 흡착 유지는, 순차 위치가 부여되는 전자 부품(t)에 대하여 각각 순차 이루어진다. 또한, 이러한 전자 부품(t) 빼내기는 이동 배치 장치(30A)와 이동 배치 장치(30B)에 의해 교대로 이루어진다.
이동 배치 헤드(37)의 흡착 노즐(37a, 37b)이 중간 스테이지(31)의 배치부(31a, 31b) 상에 위치하게 된다. 이 상태에서, 흡착 노즐(37a, 37b)이 하강되어, 배치부(31a, 31b) 상에 흡착 노즐(37a, 37b)에 유지되어 있던 전자 부품(t)이 배치된다. The
(전자 부품의 전달)(Delivery of electronic parts)
중간 스테이지(31)의 배치부(31a, 31b) 상에 전자 부품(t)이 배치되면, 제1 실장부(40A)의 제1 실장 헤드(43A)가 중간 스테이지(31)로 향해서 이동하여, 실장 툴(43a, 43b)을 배치부(31a, 31b)의 위쪽 위치에 위치시키고, 하강시켜 전자 부품(t)을 흡착 유지한 후, 실장 툴(43a, 43b)을 상승시킨다. 이에 따라, 2개의 전자 부품(t)을 동시에 실장 툴(43a, 43b)이 수취한다. 여기서, 전자 부품(t)의 전달과 병행하여, 이동 배치 장치(30B)에 의해서, 이동 배치 장치(30A)와 마찬가지로, 전자 부품(t)의 빼내기와 중간 스테이지(31)의 이동 배치가 실행된다. When the electronic component t is disposed on the
(4) 전자 부품의 실장(단계 S104, S105)(4) Mounting of electronic components (steps S104 and S105)
(전자 부품의 위치 검출 및 이동)(Location detection and movement of electronic components)
실장 툴(43a, 43b)이 전자 부품(t)을 수취하면, 배치부(31a, 31b)의 위쪽에 배치된 촬상 유닛(44)의 칩 인식 카메라(44a, 44b)에 의해서, 실장 툴(43a, 43b)에 흡착 유지된 전자 부품(t)이 촬상된다. 이 촬상은, 실장 툴(43a, 43b)의 투시 가능한 부재를 투과하여 이루어진다. 칩 인식 카메라(44a, 44b)의 촬상 화상에 기초하여, 실장 툴(43a, 43b)에 흡착 유지된 전자 부품(t)의 위치가 검출된다. When the mounting
또한, 전자 부품(t)의 위치 검출은 배치부(31a, 31b) 상에서 행하도록 하여도 좋다. 이 경우에는, 칩 인식 카메라(44a, 44b)에 의해서 전자 부품(t)의 촬상을 행한 후, 실장 툴(43a, 43b)이 전자 부품(t)을 흡착 유지하게 된다. 칩 인식 카메라(44a, 44b)에 의한 전자 부품(t)의 촬상이 완료되면, 실장 툴(43a, 43b)은, X 방향을 따른 실장 라인(BL) 상에 위치하게 된 기판(W)의 실장 영역(MA)에 있어서의 실장 위치(ap)의 행의 위로 향해서 이동한다. Further, the position detection of the electronic component t may be performed on the mounting
(전자 부품의 실장)(Mounting of electronic components)
제1 실장부(40A)의 제1 실장 헤드(43A)는, 실장 툴(43a, 43b) 중, 우선 실장 툴(43a)에 유지된 전자 부품(t)을 실장하는 실장 위치(ap) 상에, 실장 툴(43a)에 유지된 전자 부품(t)을 위치시키도록 이동한다. 이 경우, 좌측의 실장 툴(43a)에 유지되어 있는 전자 부품(t)은, 기판(W)에 맨 처음 실장되는 전자 부품(t)이므로, 실장 라인(BL) 상에 위치하게 된 실장 위치(ap)의 행 중 가장 좌측에 위치하는 실장 위치(ap) 상으로 실장 툴(43a)을 이동시키고, 하강하여 전자 부품(t)을 기판(W)에 접촉시킨 후 상승하여 실장 툴(43a)로부터 이탈시킴으로써, 기판(W)에 대하여 전자 부품(t)이 실장된다. The
실장은 기판(W)에 대하여 전자 부품(t)을 접합함으로써 이루어진다. 이 접합은, 기판(W)의 표면 또는 전자 부품(t)의 하면에 미리 붙여져 있는 점착 시트나 다이 어태치 필름(Die Attach Film: DAF) 등의 점착력을 이용하여 행한다. 전자 부품(t)의 접합은, 스테이지(21)에 히터를 설치해 두고서, 가열된 기판(W)에 대하여 전자 부품(t)을 가압하여 실시하여도 좋다. Mounting is performed by bonding the electronic component t to the substrate W. This bonding is performed using adhesive force such as a pressure-sensitive adhesive sheet or a die attach film (DAF) previously pasted on the surface of the substrate W or the lower surface of the electronic component t. The electronic component t may be bonded to each other by pressing the electronic component t against the heated substrate W with a heater provided on the
실장 툴(43a)에 의한 실장이 완료되면, 이어서 실장하는 실장 위치(ap) 상에, 실장 툴(43b)에 유지된 전자 부품(t)을 위치시키도록 제1 실장 헤드(43A)가 이동한다. 실장 툴(43b)에 유지된 전자 부품(t)이 실장 위치(ap) 상에 위치하게 되면, 상술한 실장 툴(43a)과 같은 동작에 의해서 실장 위치(ap)에 대하여 전자 부품(t)이 실장된다. 실장 툴(43a, 43b)에 의한 전자 부품(t)의 실장이 완료된 제1 실장 헤드(43A)는 중간 스테이지(31)로 향해서 이동한다. When mounting by the mounting
여기서, 제1 실장부(40A)에 의한 전자 부품(t)의 실장 공정과 병행하여, 이동 배치 장치(30A)에 의한 전자 부품(t)의 이동 배치가 이루어지고 있기 때문에, 제1 실장 헤드(43A)가 중간 스테이지(31)의 배치부(31a, 31b) 상으로 이동했을 때에는, 이어서 실장되는 전자 부품(t)이 배치부(31a, 31b)에 배치된 상태로 되어 있다. 따라서, 중간 스테이지(31) 상으로 이동한 제1 실장 헤드(43A)는, 곧바로 배치부(31a, 31b) 상에서 전자 부품(t)을 수취하여, 다시 상기한 실장을 실행한다. 이후, 이 동작을 제1 영역(MA1)의 실장 위치(ap)에 대하여 전자 부품(t)의 실장이 완료될 때까지 반복하여 행한다. Here, in parallel with the mounting process of the electronic component t by the first mounting
제1 실장 헤드(43A)의 실장 툴(43a, 43b)에 의한 전자 부품(t)의 실장이 한창 이루어지고 있는 도중이라도, 이동 배치 장치(30B)에 의해서 중간 스테이지(31)의 배치부(31c, 31d)에 대한 전자 부품(t)의 이동 배치가 완료된 단계에서, 제2 실장부(40B)의 제2 실장 헤드(43B)에 의한 전자 부품(t)의 실장이 시작된다. 이 동작은 제1 실장부(40A)의 예에서 설명한 상술한 공정과 같은 식이다. 제2 실장부(40B)에 의해서, 제2 영역(MA2)의 실장 위치(ap)에 대하여 전자 부품(t)의 실장이 완료될 때까지 반복하여 이루어진다. Even while mounting of the electronic component t by the mounting
제1 실장부(40A)와 제2 실장부(40B)는, 기판(W) 상의 영역을 좌우(X 방향)로 이등분하여, 각각의 영역을 분담하여 전자 부품(t)의 실장을 행한다. 그 때문에, 제1 실장부(40A)의 제1 실장 헤드(43A)와 제2 실장부(40B)의 제2 실장 헤드(43B)는 상술한 공정을 교대로 행할 뿐만 아니라, 병행적으로 행할 수도 있다. 실장 라인(BL) 상의 1행의(MA1, MA2 횡폭 모두) 실장이 끝나면, 스테이지(21)를 이동시켜 행바꾸기하고, 이어서 실장을 행하는 실장 위치(ap)의 행을 실장 라인(BL) 상에 위치시켜, 실장을 반복한다. 이상과 같은 실장의 동작을, 기판(W) 상의 모든 실장 위치(ap)에 대하여 전자 부품(t)의 실장이 완료될 때까지 반복하여 행한다(단계 S105의 '아니오'). The first mounting
(5) 기판의 교환(반출, 반입)(단계 S105, S106)(5) Substrate replacement (carrying out, carrying in) (steps S105, S106)
기판(W) 상의 모든 실장 위치(ap)에 대하여 전자 부품(t)의 실장이 완료되면(단계 S105의 '예'), 이동 배치부(30) 및 실장부(40)가 일단 정지되고, 전자 부품(t)의 실장이 완료된 기판(W)의 스테이지(21)로부터의 반출과, 새로운 기판(W)의 스테이지(21) 상으로의 반입이 이루어진다(단계 S106). 스테이지(21)로부터의 기판(W)의 반출은, 상술한 도시하지 않는 반송 로봇과 같거나 혹은 다른 반송 로봇에 의해서 이루어진다. When mounting of the electronic component t is completed for all mounting positions ap on the substrate W (YES in step S105), the moving
(6) 웨이퍼 링의 교환(단계 S107, S108)(6) Wafer ring replacement (steps S107, S108)
상술한 것과 같이 기판(W)에 대한 전자 부품(t)의 실장을 반복하여 행함으로써 웨이퍼 링(11) 상의 전자 부품(t)이 없어진 경우(단계 S107의 '예'), 웨이퍼 링(11)이 새로운 웨이퍼 링(11)과 교환된다(단계 S108).When the electronic component t on the
[작용 효과][Action effect]
(1) 본 실시형태의 전자 부품(t)의 실장 장치(1)는, 전자 부품(t)의 실장 위치(ap)를 복수로 포함하는 실장 영역(MA)에 전자 부품(t)이 실장되는 기판(W)을 지지하는 스테이지(21)와, 전자 부품(t)을 실장 위치(ap)에 실장하는 제1 실장 헤드(43A)와, 제1 실장 헤드(43A)를 이동시키는 제1 실장 헤드 이동 기구를 갖는 제1 실장부(40A)와, 전자 부품(t)을 실장 위치(ap)에 실장하는 제2 실장 헤드(43B)와 제2 실장 헤드(43B)를 이동시키는 제2 실장 헤드 이동 기구를 갖는 제2 실장부(40B)와, 제1 실장 헤드(43A)와 함께 이동 가능하게 마련되어, 스테이지(21)에 지지된 기판(W)의 위치를 인식하는 제1 인식부와, 제2 실장 헤드(43B)와 함께 이동 가능하게 마련되어, 스테이지(21)에 지지된 기판(W)의 위치를 인식하는 제2 인식부를 갖는다. (1) In the mounting
더욱이, 실장 장치(1)는, 제1 인식부 및 제2 인식부가 스테이지(21) 상의 공통의 마크를 인식할 수 있게 되도록 스테이지(21)를 이동시키는 스테이지 이동 기구(22)와, 제1 인식부 및 제2 인식부가 인식한 공통의 마크의 위치에 기초하여 제1 인식부와 제2 인식부 사이의 인식 오차를 보정하기 위한 인식 오차 보정 데이터를 산출하는 인식 오차 보정 데이터 산출부(54)와, 인식 오차 보정 데이터에 기초하여 제1 실장 헤드(43A) 또는 제2 실장 헤드(43B)에 의한 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정하는 보정부(55)를 갖는다. Moreover, the mounting
이와 같이, 공통의 마크를 제1 인식부 및 제2 인식부가 인식함으로써 구해진 인식 오차 보정 데이터에 기초하여, 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정한다. 이 때문에, 제1 실장부(40A)에 의한 실장 위치(ap)와 제2 실장부(40B)에 의한 실장 위치(ap)의 어긋남이 해소되어, 기판(W) 전체에 전자 부품(t)을 어긋남 없이 정확하게 실장할 수 있다. 또한, 기판(W)을 외부 측정기로 옮겨 위치 어긋남을 측정하여 보정한다고 하는 수고가 들기 때문에, 정확한 실장을 효율적으로 행할 수 있다. In this way, the positioning position of the electronic component t with respect to the mounting position ap is corrected based on the recognition error correction data obtained by recognizing the common mark by the first recognition unit and the second recognition unit. Therefore, the shift between the mounting position ap by the first mounting
이에 따라, 기판(W) 상의 모든 전자 부품(t)이 종횡 각각의 방향에 있어서 정해진 간격으로 정확하게 배치되기 때문에, 패키지 제조 공정에 있어서, 노광 시의 마스크의 위치가 어긋나 버리는 등의 문제점이 방지된다. Accordingly, since all the electronic components t on the substrate W are accurately arranged at predetermined intervals in each vertical and horizontal direction, problems such as shifting the position of the mask during exposure in the package manufacturing process are prevented. .
(2) 제1 실장 헤드(43A)는, 실장 영역(MA)을 이분한 한쪽의 영역인 제1 영역(MA1)의 실장 위치(ap)에 전자 부품(t)을 실장하고, 제2 실장 헤드(43B)는, 실장 영역(MA)을 이분한 다른 쪽의 영역인 제2 영역(MA2)의 실장 위치(ap)에 전자 부품(t)을 실장한다.(2) The
공통의 실장 영역(MA)을 이분한 제1 영역(MA1), 제2 영역(MA2)에 각각 별도의 제1 실장 헤드(43A), 제2 실장 헤드(43B)에 의해서 실장하는 경우에 실장 위치(ap)의 어긋남이 생기기 쉽지만, 본 실시형태에서는 이러한 어긋남을 보정할 수 있다. 이 때문에, 예컨대 대형 기판(W)의 넓은 실장 영역(MA)에 실장하는 경우라도, 복수의 실장부에 의해서 전자 부품(t)을 효율적으로 또한 전자 부품(t)을 어긋남 없이 정확하게 실장할 수 있다. Mounting position in the case of mounting by separate first mounting
(3) 제1 실장 헤드(43A)는 스테이지(21)에 대하여 일측에 배치되고, 제2 실장 헤드(43B)는 스테이지(21)에 대하여 타측에 배치되고, 제1 실장 헤드(43A)와 제2 실장 헤드(43B)는 각각이 이동 가능한 범위를 일측과 타측으로 이분하여 설치되고, 기판(W)은 스테이지(21)에 제1 영역(MA1)이 일측에 위치하고, 제2 영역(MA2)이 타측에 위치하도록 지지된다.(3) The
이와 같이, 제1 실장 헤드(43A)와 함께 이동하는 제1 인식부, 제2 실장 헤드(43B)와 함께 이동하는 제2 인식부의 이동 범위가 한정되어 있더라도, 스테이지(21)가 이동함으로써 제1 인식부 및 제2 인식부의 어느 한쪽을 인식할 수 있는 범위를 확장하여, 공통의 마크를 인식하게 할 수 있다. As described above, even if the moving range of the first recognition unit moving together with the first mounting
제1 실장 헤드(43A), 제2 실장 헤드(43B)의 가동 범위를 확장하는 것은 장치의 대형화를 초래하지만, 본 실시형태에서는 스테이지(21) 측을 이동시키기 때문에 대형화를 억제할 수 있다. 또한, 본 실시형태에서는, 스테이지 이동 기구(22)는, 스테이지(21)에 배치되는 가장 큰 기판(W)을 중복하여 이동, 예컨대 X 방향에 있어서 기판(W)의 X 방향의 치수의 2분의 1보다 약간 큰(1/2X+α) 범위에서 이동시킬 수 있는 이동 스트로크를 갖고 있다. 이 때문에, 실장 장치(1)의 풋프린트(footprint)를 억제하면서 중복 부분을 갖게 하고, 그 만큼으로 2개의 인식부의 인식 오차를 보정하기 때문에, 실장 정밀도를 높일 수 있다. Increasing the movable range of the first mounting
(4) 스테이지(21)의 이동에 의해 생기는 이동 오차를 보정하는 이동 오차 보정 데이터를 산출하는 이동 오차 보정 데이터 산출부(53)를 가지고, 보정부(55)는 인식 오차 보정 데이터와 이동 오차 보정 데이터에 기초하여, 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정한다. (4) Has a movement error correction
이 때문에, 공통의 마크를 인식하기 위해서, 스테이지(21)의 이동에 의해 생기는 오차도 포함하여 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정하기 때문에, 보다 정확한 실장이 가능하게 된다. For this reason, in order to recognize a common mark, since the positioning position of the electronic component t relative to the mounting position ap is corrected, including the error caused by the movement of the
[다른 실시형태][Other embodiments]
본 발명의 실시형태 및 각 부의 변형예를 설명했지만, 이 실시형태나 각 부의 변형예는 일례로서 제시한 것이고, 발명의 범위를 한정하는 것은 의도하지 않는다. 상술한 이들 신규의 실시형태는 그 밖의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함됨과 더불어 청구범위에 기재된 발명에 포함된다. Although the embodiment of the present invention and the modification of each part have been described, this embodiment and the modification of each part are presented as an example, and limiting the scope of the invention is not intended. These novel embodiments described above can be implemented in various other forms, and various omissions, substitutions, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and summary of the invention and included in the invention described in the claims.
상술한 실시형태에 있어서, 스테이지(21)의 이동 오차를 보정하는 이동 오차 보정 데이터는, 스테이지(21)의 이동 가능한 범위 전역에서 취득하여도 좋으며, 적어도 기판(W) 상의 각 실장 영역을 실장 위치에 위치시킬 때에 스테이지(21)가 이동하는 범위 내에서 취득하게 하면 된다. 또한, 이동 오차 보정 데이터는, 스테이지(21)의 이동 오차의 실측치 그 자체를 이용하여도 좋고, 이동 위치 오차를 상쇄하는 보정치 등, 실측치를 가공한 것이라도 좋다. 요는 스테이지(21)의 이동 위치 오차를 보정하기 위한 데이터이면 된다. 또한, 인식 오차 보정 데이터도, 제1 인식부 및 제2 인식부의 인식 오차의 실측치 그 자체를 이용하여도 좋고, 인식 오차를 상쇄하는 보정치 등, 실측치를 가공한 것이라도 좋다. In the above-described embodiment, the movement error correction data for correcting the movement error of the
보정부(55)가 이동 위치 오차 데이터, 인식 오차 보정 데이터에 기초하여 실장 위치(ap)에 대한 전자 부품(t)의 포지셔닝 위치를 보정하는 것은, 실장 위치(ap)의 좌표를 보정함으로써 보정된 위치를 포지셔닝 위치로 하는 것도 포함한다. 또한, 공통의 마크를 인식시키기 위해서 스테이지(21)를 이동시킬 때에 이동 오차를 보정하는 것이 아니라, 인식 오차 보정 데이터로서 구한 차분에 이동 오차 보정 데이터에 기초한 보정치를 가산함으로써 보정하여도 좋다. Correcting the positioning position of the electronic component t with respect to the mounting position ap based on the moving position error data and the recognition error correction data by the
상기한 실시형태에서는, 인식 오차 보정 데이터를 취득할 때에 이용하는 공통의 마크는 2열 중 하나의 도트 마크(72)로 하고 있었다. 단, 이것에 한정되지는 않으며, 공통의 마크를 복수로 하여도 좋다. 이 경우, 복수의 마크의 조의 차분의 평균치를 인식 오차 보정 데이터로 하여도 좋다. In the above-described embodiment, the common mark used when acquiring the recognition error correction data is one
공통의 마크로서의 전자 부품(t)의 위치를 인식하는 경우, 제1 인식부로서의 기판 인식 카메라(43f) 및 제2 인식부로서의 기판 인식 카메라(43f)를, 교정 기판(71) 상의 제1 영역(MA1)의 도트마크군의 중앙(71A) 및 제2 영역(MA2)의 도트마크군의 중앙(71B), 즉, 실장 포지션에 각각 위치하게 하여, 상술한 도트 마크(72)에 의한 인식 오차 보정 데이터의 취득과 같은 식으로 행하도록 하여도 좋다. 또한, 실장 포지션은 실장 라인(BL) 상의 미리 설정된 정위치(定位置)이다. 보다 구체적으로는, 실장 포지션은, 예컨대 원점 위치에 위치하게 된 스테이지(21) 상에 정규의 위치 관계로 배치된 기판(W)에 대하여, 도 9의 부호(71A, 71B)에 나타내는 위치에 설정된다. In the case of recognizing the position of the electronic component t as a common mark, the
실장 라인(BL) 상에서 공통의 마크로서의 도트 마크(72)나 전자 부품(t)의 위치를 인식하는 경우, 제1 인식부와 제2 인식부는, 도트마크군의 중앙(71A, 71B)이 아니라, 도트마크군의 중앙(71A, 71B)보다도 스테이지(21)의 원점 위치 부근의 위치에 배치하도록 하여도 좋다. 이와 같이 함으로써, 제1 인식부와 제2 인식부의 이격 거리를 기판(W)의 X 방향의 치수의 2분의 1보다도 짧게 할 수 있기 때문에, 스테이지(21)의 X 방향 스트로크에 있어서의 +α의 크기를 최대한 작게 할 수 있다. When recognizing the position of the
상술한 실시형태의 실장 장치(1)에서는, 기판(W) 상에 전자 부품(t)을 전극형성면이 위를 향하는 상태로 실장하는 페이스업 실장의 예를 주로 설명했지만, 이것에 한정되는 것이 아니라, 기판(W) 상에 전자 부품(t)을 전극 형성면이 아래를 향하는 상태로 실장하는 페이스다운 실장에도 적용 가능하다. In the mounting
실장 장치(1)로 페이스다운 실장을 실시하는 경우에는, 이동 배치부(30)의 흡착 노즐(37a, 37b)로 빼낸 전자 부품(t)을 중간 스테이지(31)에는 배치하지 않고, 반전 기구(37e, 37f)에 의해서 흡착 노즐(37a, 37b)을 상하로 반전시킨다. 이 상태에서, 중간 스테이지(31) 상으로 흡착 노즐(37a, 37b)을 이동시켜, 흡착 노즐(37a, 37b)로부터 실장부(40)의 실장 툴(43a, 43b)에 전자 부품(t)을 전달한다. In the case of face-down mounting with the mounting
또한, 상술한 실시형태에서는 전자 부품(t)이 전극면을 위로 하여 웨이퍼 시트(S)에 유지되어 있는 경우이지만, 전자 부품(t)이 전극면을 아래로 하여 웨이퍼 시트(S)에 유지되어 있어도 좋다. 이 경우는 페이스업 실장과 페이스다운 실장의 전달 동작은 바뀐다. 즉, 실장 장치(1)로 페이스다운 실장을 실시하는 경우에는, 이동 배치부(30)의 흡착 노즐(37a, 37b)로 빼낸 전자 부품(t)을 중간 스테이지(31)에는 배치하고, 페이스업 실장을 실시하는 경우에는, 전자 부품(t)을 중간 스테이지(31)에는 배치하지 않고, 반전 기구(37e, 37f)에 의해서 흡착 노즐(37a, 37b)을 상하로 반전시킨다. 이 상태에서, 중간 스테이지(31) 상으로 흡착 노즐(37a, 37b)을 이동시켜, 흡착 노즐(37a, 37b)로부터 실장부(40)의 실장 툴(43a, 43b)에 전자 부품(t)을 전달한다. In addition, in the above-described embodiment, although the electronic component t is held on the wafer sheet S with the electrode face up, the electronic component t is held on the wafer sheet S with the electrode face down. You may have it. In this case, the forwarding operation of face-up mounting and face-down mounting is changed. That is, in the case of facedown mounting with the mounting
상술한 실시형태에 있어서, 실장 헤드(43)에 2개의 실장 툴(43a, 43b)을 설치한 예를 설명했지만, 이것에 한정되는 것이 아니라, 실장 툴의 수는 하나라도 3개 이상이라도 좋다. 이에 따라, 중간 스테이지(31)의 배치부(31a∼31d)의 수, 이동 배치 헤드(37)의 흡착 노즐(37a, 37b), Z 방향 이동 장치(37c, 37d)의 수, 반전 기구(37e, 37f)의 수도 설정된다. 단, 실장 툴의 수가 많아지면 그 만큼 근접 간격이 넓어지므로, 전자 부품(t)을 실장하는 기판(W)의 크기에 따라서 설정하는 것이 바람직하다. 중간 스테이지(31)나 이동 배치 헤드(37)를 고려하면, 전자 부품(t)의 크기도 더욱 가미하여 설정하는 것이 바람직하다. In the above-described embodiment, an example in which two
더욱이, 상술한 실시형태에 있어서, 기판(W)은 패키지 부품의 제조 공정의 과정에서 제거되는 것으로, 실장 위치(ap)마다 위치 검출용 마크(로컬 마크)가 형성되어 있지 않는 것으로 하여 설명했지만, 이것에 한정되는 것이 아니다. 실시형태의 실장 장치 및 실장 방법에 의하면, 예컨대 실장 영역마다 위치 검출용 마크가 있어, 패키지 부품의 일부로서 이용되는 기판에 대하여도, 당연히 로컬 마크에 의지하지 않고서 정밀도 좋게 또한 효율적으로 전자 부품(t)을 실장하는 것이 가능하다. In addition, in the above-described embodiment, the substrate W is removed in the process of manufacturing the package component, and the position detection mark (local mark) is not formed for each mounting position ap. It is not limited to this. According to the mounting apparatus and mounting method of the embodiment, for example, there is a mark for position detection in each mounting area, and of course, even for a substrate used as a part of a package component, electronic components (t. ) Can be implemented.
또한, 상술한 실시형태에서는, 스테이지(21)는 고정하고, 실장 헤드(43)가 2개의 영역(MA1, MA2) 각각에 실장 라인(BL) 위를 이동하여 실장하고 있었다. 그리고, 제2 영역(MA2)에의 실장 시에는, 실장 헤드(43)의 보정으로 인식 오차를 반영시키고 있었다. 보다 구체적으로는, 기판(W)의 X 방향 중심 위치를 스테이지(21)의 X 방향 중심 위치에 위치시킨 상태에서, 실장 헤드(43)를 실장 라인(BL)을 따라서 이동시켜 전자 부품(t)의 실장을 행했지만, 그것에 한정되지는 않는다. In addition, in the above-described embodiment, the
예컨대 제1 영역(MA1)에의 전자 부품(t)의 실장이 이루어지는 경우와, 제2 영역(MA2)에의 전자 부품(t)의 실장이 이루어지는 경우에 있어서, 스테이지(21)를 이동시키더라도 좋다. 이 경우, 스테이지(21)와 제1 실장 헤드(43A), 제2 실장 헤드(43B)가 협동하여 실장한다. 제2 영역(MA2)에의 전자 부품(t)의 실장을 행할 때에, 스테이지(21)의 이동에 의해서, 이동 오차, 인식 오차를 보정한 위치에 기판(W)을 위치시킨다. 또한, 상기한 양태에서는 전자 부품(t) 빼내기가 하나의 포지션에서 이루어지기 때문에, 제1 영역(MA1), 제2 영역(MA2)에의 실장은 교대로 하게 된다. 즉, 제1 영역(MA1)에의 실장, 스테이지의 이동, 제2 영역(MA2)에의 실장, 스테이지의 이동, 제1 영역(MA1)에의 실장과 같이 동작한다. 이로써, 상기한 양태와 같은 효과를 발휘할 수 있다. For example, the
또한, 제1 실장 헤드(43A), 제2 실장 헤드(43B)의 실장을 행할 때의 실장 포지션을 고정하고, 각각의 실장 툴(43a, 43b)이 순차 실장 포지션에 위치하게 되도록 스테이지(21)를 이동 제어하여도 좋다. 이 이동 제어는 기억부(56)에 기억된 이동 오차 보정 데이터, 인식 오차 보정 데이터에 기초하여 보정되도록 이동한다. 이 경우, 실장 시에는 실장 헤드(43)의 실장하는 위치가 고정되기 때문에, 제1 실장 헤드(43A), 제2 실장 헤드(43B)의 이동 오차는, 전자 부품(t)의 전달에서부터 실장 라인까지의 이동 오차만으로 된다. 전달에서부터 실장 라인까지의 이동 오차는 고정 루트가 되고, 실장 툴의 이동 오차는 거리가 작으므로 무시할 수 있기 때문에, 실장 정밀도를 높일 수 있다. In addition, the mounting position when mounting the first mounting
또한, 상기한 도 10을 따라 설명한 전자 부품(t)의 실장 수순에 있어서, 기판(W)의 전체 실장 영역(MA)에의 전자 부품(t)의 실장이 완료되어, 웨이퍼 링(11)의 전자 부품(t)이 없어지기 전에 기판(W)을 교환하는 경우를 설명했지만, 기판(W)의 전체 실장 영역(MA)에의 전자 부품(t)의 실장이 완료되기 전에 웨이퍼 링(11)의 전자 부품(t)이 먼저 없어질 가능성도 있다. 그 경우에는 웨이퍼의 전자 부품(t)이 없어지면, 웨이퍼 링(11)의 교환을 행한 후, 전자 부품(t)의 실장을 계속하여 행한다. 즉, 기판의 교환(단계 S105, S106)과 웨이퍼 링의 교환(단계 S107, S108)의 흐름이 바뀌더라도 좋다. In addition, in the mounting procedure of the electronic component t described with reference to FIG. 10 described above, the mounting of the electronic component t on the entire mounting area MA of the substrate W is completed, and the electronic component t is mounted on the
1: 실장 장치, 1a: 베이스부, 10: 부품 공급부, 11: 웨이퍼 링, 12: 링 홀더, 20: 스테이지부, 21: 스테이지, 22: 스테이지 이동 기구, 30: 이동 배치부, 30A, 30B: 이동 배치 장치, 31: 중간 스테이지, 31a∼31d: 배치부, 32: 웨이퍼 링 유지 장치, 32a: 지지 아암, 32b: 척부, 33: Y 방향 이동 장치, 34: Y 방향 이동 블록, 35: 지지체, 36: X 방향 이동체, 37: 이동 배치 헤드, 37a, 37b: 흡착 노즐, 37c, 37d: Z 방향 이동 장치, 37e, 37f: 반전 기구, 38: 웨이퍼 인식 카메라, 40: 실장부, 40A: 제1 실장부, 40B: 제2 실장부, 41: 지지 프레임 41a: Y 방향 이동 장치, 42: 헤드 지지체, 42a: X 방향 이동 장치, 43: 실장 헤드, 43A: 제1 실장 헤드, 43B: 제2 실장 헤드, 43a, 43b: 실장 툴, 43c, 43d: Z 방향 이동 장치, 43f: 기판 인식 카메라, 44: 촬상 유닛, 44a∼44d: 칩 인식 카메라, 44e, 44f: XY 이동 장치, 44g: 카메라 지지 프레임, 50: 제어 장치, 51: 기구 제어부, 52: 화상 처리부, 53: 이동 오차 보정 데이터 산출부, 54: 인식 오차 보정 데이터 산출부, 55: 보정부, 56: 기억부, 57: 입출력 제어부, 61: 입력 장치, 62: 출력 장치, 71: 교정 기판, 72: 도트 마크1: mounting device, 1a: base portion, 10: component supply portion, 11: wafer ring, 12: ring holder, 20: stage portion, 21: stage, 22: stage moving mechanism, 30: moving placement portion, 30A, 30B: Movable placement device, 31: intermediate stage, 31a to 31d: placement portion, 32: wafer ring holding device, 32a: support arm, 32b: chuck portion, 33: Y-direction movement device, 34: Y-direction movement block, 35: support, 36: X-direction moving body, 37: moving placement head, 37a, 37b: adsorption nozzle, 37c, 37d: Z-direction moving device, 37e, 37f: reversing mechanism, 38: wafer recognition camera, 40: mounting portion, 40A: first Mounting portion, 40B: second mounting portion, 41: supporting frame 41a: Y-direction moving device, 42: head support, 42a: X-direction moving device, 43: mounting head, 43A: first mounting head, 43B: second mounting Head, 43a, 43b: mounting tool, 43c, 43d: Z-direction movement device, 43f: substrate recognition camera, 44: imaging unit, 44a to 44d: chip recognition camera, 44e, 44f: XY moving device, 44g: camera support frame , 50: control device, 51: mechanism control unit, 52: image processing unit, 53: movement error correction data calculation unit, 54: recognition error correction data calculation unit, 55: correction unit, 56: storage unit, 57: input/output control unit, 61 : Input device, 62: output device, 71: calibration board, 72: dot mark
Claims (4)
상기 전자 부품을 상기 실장 위치에 실장하는 제1 실장 헤드와, 이 제1 실장 헤드를 이동시키는 제1 실장 헤드 이동 기구를 갖는 제1 실장부와,
상기 전자 부품을 상기 실장 위치에 실장하는 제2 실장 헤드와, 이 제2 실장 헤드를 이동시키는 제2 실장 헤드 이동 기구를 갖는 제2 실장부와,
상기 제1 실장 헤드와 함께 이동할 수 있게 마련되어, 상기 스테이지에 지지된 상기 기판의 위치를 인식하는 제1 인식부와,
상기 제2 실장 헤드와 함께 이동할 수 있게 마련되어, 상기 스테이지에 지지된 상기 기판의 위치를 인식하는 제2 인식부와,
상기 제1 인식부 및 상기 제2 인식부가 상기 스테이지 상의 공통의 마크를 인식할 수 있도록 상기 스테이지를 이동시키는 스테이지 이동 기구와,
상기 제1 인식부 및 상기 제2 인식부가 인식한 공통의 마크의 위치에 기초하여, 상기 제1 인식부와 상기 제2 인식부 사이의 인식 오차를 보정하기 위한 인식 오차 보정 데이터를 산출하는 인식 오차 보정 데이터 산출부와,
상기 인식 오차 보정 데이터에 기초하여, 상기 제1 실장 헤드 또는 상기 제2 실장 헤드에 의한 상기 실장 위치에 대한 전자 부품의 포지셔닝(positioning) 위치를 보정하는 보정부
를 갖는 것을 특징으로 하는 전자 부품의 실장 장치. A stage for supporting a substrate on which the electronic component is mounted in a mounting area including a plurality of mounting positions of the electronic component;
A first mounting portion having a first mounting head for mounting the electronic component at the mounting position, and a first mounting head moving mechanism for moving the first mounting head;
A second mounting portion having a second mounting head for mounting the electronic component at the mounting position, and a second mounting head moving mechanism for moving the second mounting head;
A first recognition unit provided to be movable together with the first mounting head and configured to recognize a position of the substrate supported on the stage,
A second recognition unit provided to be movable together with the second mounting head and configured to recognize a position of the substrate supported on the stage,
A stage moving mechanism for moving the stage so that the first recognition unit and the second recognition unit can recognize a common mark on the stage;
Recognition error for calculating recognition error correction data for correcting a recognition error between the first recognition unit and the second recognition unit based on the position of the common mark recognized by the first recognition unit and the second recognition unit A correction data calculation unit,
A correction unit correcting a positioning position of an electronic component with respect to the mounting position by the first mounting head or the second mounting head based on the recognition error correction data
Electronic component mounting apparatus, characterized in that it has a.
상기 제1 실장 헤드는, 상기 실장 영역을 이분한 한쪽의 영역인 제1 영역의 실장 위치에 상기 전자 부품을 실장하고,
상기 제2 실장 헤드는, 상기 실장 영역을 이분한 다른 쪽의 영역인 제2 영역의 실장 위치에 상기 전자 부품을 실장하는 것을 특징으로 하는 전자 부품의 실장 장치. The method of claim 1,
The first mounting head mounts the electronic component at a mounting position in a first area, which is one area divided by two of the mounting area,
Wherein the second mounting head mounts the electronic component at a mounting position in a second area, which is the other area divided by the mounting area.
상기 제1 실장 헤드는 상기 스테이지에 대하여 일측에 배치되고,
상기 제2 실장 헤드는 상기 스테이지에 대하여 타측에 배치되고,
상기 제1 실장 헤드와 상기 제2 실장 헤드는, 각각이 이동 가능한 범위를, 상기 일측과 상기 타측으로 이분하여 설치되고,
상기 제1 영역이 상기 일측에 위치하고 상기 제2 영역이 상기 타측에 위치하도록 상기 기판이 상기 스테이지에 지지되는 것을 특징으로 하는 전자 부품의 실장 장치. The method of claim 2,
The first mounting head is disposed on one side with respect to the stage,
The second mounting head is disposed on the other side with respect to the stage,
The first mounting head and the second mounting head are installed by dividing a movable range into the one side and the other side, respectively,
The electronic component mounting apparatus, wherein the substrate is supported on the stage such that the first region is positioned on the one side and the second region is positioned on the other side.
상기 스테이지의 이동에 의해 생기는 이동 오차를 보정하는 이동 오차 보정 데이터를 산출하는 이동 오차 보정 데이터 산출부
를 가지고,
상기 보정부는, 상기 인식 오차 보정 데이터와 상기 이동 오차 보정 데이터에 기초하여, 상기 실장 위치에 대한 전자 부품의 포지셔닝 위치를 보정하는 것을 특징으로 하는 전자 부품의 실장 장치. The method according to claim 2 or 3,
A movement error correction data calculation unit that calculates movement error correction data for correcting a movement error caused by the movement of the stage
Have,
And the correction unit corrects a positioning position of the electronic component with respect to the mounting position based on the recognition error correction data and the movement error correction data.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2019-157418 | 2019-08-29 | ||
JP2019157418 | 2019-08-29 | ||
JP2020123145A JP7350696B2 (en) | 2019-08-29 | 2020-07-17 | Electronic component mounting equipment |
JPJP-P-2020-123145 | 2020-07-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210027101A true KR20210027101A (en) | 2021-03-10 |
KR102417464B1 KR102417464B1 (en) | 2022-07-06 |
Family
ID=74847472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200103405A KR102417464B1 (en) | 2019-08-29 | 2020-08-18 | Electronic component bonding apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7350696B2 (en) |
KR (1) | KR102417464B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296808A (en) * | 2003-03-27 | 2004-10-21 | Shibaura Mechatronics Corp | Mounting apparatus and method for electronic component |
KR20090125151A (en) * | 2007-04-03 | 2009-12-03 | 파나소닉 주식회사 | Method for mounting component |
KR20190013670A (en) * | 2017-08-01 | 2019-02-11 | 시바우라 메카트로닉스 가부시끼가이샤 | Electronic component mounting device and mounting method, and method for manufacturing package component |
KR20190099355A (en) * | 2016-02-01 | 2019-08-26 | 시바우라 메카트로닉스 가부시끼가이샤 | Electronic component mounting device and mounting method, and method for manufacturing package component |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041260A (en) | 2004-07-28 | 2006-02-09 | Juki Corp | Method for correcting nozzle position of electronic part mounting device |
JP5301329B2 (en) | 2008-03-31 | 2013-09-25 | Juki株式会社 | Electronic component mounting method |
-
2020
- 2020-07-17 JP JP2020123145A patent/JP7350696B2/en active Active
- 2020-08-18 KR KR1020200103405A patent/KR102417464B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296808A (en) * | 2003-03-27 | 2004-10-21 | Shibaura Mechatronics Corp | Mounting apparatus and method for electronic component |
KR20090125151A (en) * | 2007-04-03 | 2009-12-03 | 파나소닉 주식회사 | Method for mounting component |
KR20190099355A (en) * | 2016-02-01 | 2019-08-26 | 시바우라 메카트로닉스 가부시끼가이샤 | Electronic component mounting device and mounting method, and method for manufacturing package component |
KR20190013670A (en) * | 2017-08-01 | 2019-02-11 | 시바우라 메카트로닉스 가부시끼가이샤 | Electronic component mounting device and mounting method, and method for manufacturing package component |
JP2019029563A (en) | 2017-08-01 | 2019-02-21 | 芝浦メカトロニクス株式会社 | Electronic component implementation apparatus and implementation method, and package component manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP7350696B2 (en) | 2023-09-26 |
KR102417464B1 (en) | 2022-07-06 |
JP2021040127A (en) | 2021-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI698952B (en) | Electronic device mounting device and mounting method, and package component manufacturing method | |
KR102196105B1 (en) | Electronic component mounting device and mounting method, and method for manufacturing package component | |
KR20140037747A (en) | Electronic component mounting apparatus | |
KR102176254B1 (en) | Device and method for bonding alignment | |
CN111742399A (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device | |
US11284550B2 (en) | Use of placeable marker components for a staged placement of components on a carrier | |
KR102186384B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
EP2059112B1 (en) | Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component | |
KR20210027101A (en) | Electronic component bonding apparatus | |
TWI752603B (en) | Mounting device for electronic parts | |
CN112447555B (en) | Electronic component mounting apparatus | |
CN112331582B (en) | Chip mounting apparatus and method for manufacturing semiconductor device | |
US6954272B2 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
CN110783224B (en) | Assembling component carriers using offset information between structural features formed on opposite sides of a reference component | |
CN114613713A (en) | Semiconductor manufacturing apparatus, position reading method, and attaching method | |
JP2022165725A (en) | Device mounting apparatus and device mounting method using the same | |
KR20230138423A (en) | Electronic component mounting device and mounting method | |
KR20230103832A (en) | Die bonding equipment and driving deviation correcting method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |