JP6043939B2 - Positioning method and apparatus of the object on the substrate - Google Patents

Positioning method and apparatus of the object on the substrate Download PDF

Info

Publication number
JP6043939B2
JP6043939B2 JP2012185463A JP2012185463A JP6043939B2 JP 6043939 B2 JP6043939 B2 JP 6043939B2 JP 2012185463 A JP2012185463 A JP 2012185463A JP 2012185463 A JP2012185463 A JP 2012185463A JP 6043939 B2 JP6043939 B2 JP 6043939B2
Authority
JP
Japan
Prior art keywords
substrate
chip
temporary
step
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012185463A
Other languages
Japanese (ja)
Other versions
JP2014045013A (en
Inventor
山内 朗
朗 山内
Original Assignee
ボンドテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボンドテック株式会社 filed Critical ボンドテック株式会社
Priority to JP2012185463A priority Critical patent/JP6043939B2/en
Publication of JP2014045013A publication Critical patent/JP2014045013A/en
Application granted granted Critical
Publication of JP6043939B2 publication Critical patent/JP6043939B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Description

本発明は、基板上へ対象物を位置決めする技術に関する。 The present invention relates to a technique for positioning an object on a substrate.

電子部品実装の分野では、多数個のチップなどの電子部品を基板上に接合し実装する工程があるが、チップを一個ずつ基板上に取り付けるのには時間が掛かる。 In the field of electronic component mounting, there is a step of bonding the electronic parts such as a large number of chips on a substrate mounting, it takes time to mount on the substrate chips one by one. そこで、まず、基板上に複数のチップを接合する際に、仮基板上に当該複数のチップを取り付け(仮接合し)ておいて、チップが接合された仮基板を上記基板に対して接合することで、複数のチップを同時に基板に接合できるので、接合効率が向上する。 Therefore, first, when bonding a plurality of chips on a substrate, keep in the plurality of chips mounted on a temporary substrate (temporarily bonded) to bond the temporary substrate where the chip is joined to the substrate it is, therefore a plurality of chips can be simultaneously bonded to the substrate, bonding efficiency is improved.

この場合、最終的な基板とチップとの接合精度は、仮基板上のチップの位置決め精度に依存する。 In this case, precision of the joint between the final substrate and the chip depends on the chip positioning accuracy on the temporary substrate. そこで、仮基板上へのチップの取り付けの際の位置決め精度を上げることが必要である。 Therefore, it is necessary to improve the positioning accuracy in the chip mounting of onto the temporary substrate.

チップオンウェハ(COW)実装技術において、チップと基板との互いに一致させるべき箇所にマークを施し、基板に対してほぼ垂直に光を透過させる光学システムと画像認識を用いて、対応するチップのマークと基板のマークの間の相対的位置を測定して、理想的位置からのずれ(誤差)を計算し、その分を補正するようにチップと基板とを相対的に移動させることで、チップウェハ間の位置決め精度を高くする技術が開発されている。 In chip-on-wafer (COW) mounting technology, subjected to mark the locations to match each other between the chip and the substrate, using an optical system and an image recognition of transmitting light substantially perpendicular to the substrate, the mark of the corresponding chip and measuring the relative position between the mark of the substrate, to calculate the deviation from the ideal position (error), by relatively moving the chip and the substrate so as to correct that amount, the chip wafer high technology positioning accuracy between have been developed. したがって、この技術を用いることで、上記仮基板にマークを施すことで、仮接合時のチップの仮基板に対する位置決め精度を高くすることができる。 Accordingly, using this technique, by applying a mark on the temporary substrate, it is possible to increase the positioning accuracy of the temporary substrate of the temporary bonding during the chip.

しかしながら、マークを基板上のどのような位置に施すかは、チップの構造や最終的なチップと基板の配置関係に応じて、決められる。 However, whether applied a mark to any position on the substrate, depending on the structure and the final chips and arrangement of the substrate of the chip is determined. すなわち、最終製品の構造や部品配置に応じた、所定のマークを有する仮基板を準備する必要がある。 That is, according to the structure and component arrangement of the final product, it is necessary to prepare a temporary substrate having a predetermined mark. したがって、事実上各プロセスに応じた所定のマークを有する仮基板を多数枚作成しなければいけないので、コストが上がるという問題がある。 Therefore, so you do not have to create multiple sheets of temporary substrate having a predetermined mark in accordance with the fact the process, there is a problem that the cost is increased.

上記課題を解決するために、本発明は、マークの画像認識による位置決めを採用しつつも、マークが施されていない仮基板に、位置決め精度良く、チップを基板に取り付けるための方法及び装置を提供することを目的とする。 In order to solve the above problems, the present invention also while adopting the positioning by image recognition of the mark, the mark has not been applied to the temporary substrate may positioning accuracy, provide a method and apparatus for attaching a chip to a substrate an object of the present invention is to.

上記の技術的課題を解決するために、本願発明に係る基板上に対象物を位置決めする方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、対象物側マークが附されたマーク領域を有する対象物を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程と、を備えるようにしたものである。 To solve the above technical problem, a method for positioning a workpiece on a substrate according to the present invention has a substrate supporting surface for supporting a substrate, the substrate support side marks on the substrate supporting surface on are subjected preparing a substrate support has a step of attaching a step of preparing an object having a mark region where the object side mark is subjected, a transparent substrate on a substrate supporting surface of the substrate support, the substrate support substantially in a direction perpendicular to the substrate supporting surface of, by using the light transmitted through the substrate, relative position error is measured correction between the object and the substrate and the substrate support side mark and the object-side mark image recognition by, in which as comprising the steps of: positioning a workpiece on a substrate. 本願発明によれば、基板にマークを設ける必要がないので、基板にマークを附するコストを削減しつつ、基板上の所定位置に精度良く対象物を位置決めすることができる。 According to the present invention, there is no need to provide a mark on the substrate, while reducing the cost of Fusuru a mark on a substrate can be positioned with high accuracy object at a predetermined position on the substrate. また、基板にマークがあってはならない処理の場合にも、マークのない基板上の所定位置に精度良く、対象物を位置決めすることができる。 In the case of treatment there should be no mark on the substrate is also accurately at a predetermined position on the substrate without the mark, it is possible to position the object.

本願発明において、「基板」(ウェハとも称する。)は、板状の半導体を含むが、これに限定されず、半導体以外にも、ガラス、セラミックス、金属、プラスチックなどの材料、又はこれらの複合材料により形成されていてもよく、円形、長方形等の種々の形状に形成される。 In the present invention, (also referred to as a wafer.) "Substrate" includes a plate-like semiconductor is not limited to this, in addition to a semiconductor, glass, ceramics, metals, materials such as plastics, or composite materials thereof may be formed by a circular, it is formed into various shapes such as a rectangle.

本願発明において、後述される「チップ」とは、半導体部品を含む成型加工半導体の板状部品、パッケージされた半導体集積回路(IC)などの電子部品等を示す広い概念の用語として与えられる。 In the present invention, the term "chip" as described below, given as broad concept of term for molding semiconductor board members including a semiconductor component, the electronic components such as packaged semiconductor integrated circuit (IC). 「チップ」には、一般に「ダイ」と呼ばれる部品や、基板よりも寸法が小さくて、複数個を当該基板に接合できるほどの大きさを有する部品又は小型の基板も含まれる。 A "chip", components and commonly referred to as "die", small size than the substrate, also includes parts or small substrate having a size enough to bond the plurality on the substrate. また、電子部品以外に、光部品、光電子部品、機械部品も含まれる。 In addition to electronic components, optical components, optoelectronic components, mechanical components are also included. さらにまた、「チップ」とは半導体チップに限らず、ガラスやレンズであったり、小片状の部材をいう。 Furthermore, the term "chip" is not limited to the semiconductor chip, referred to or a glass or a lens, a small piece-like member. 基板とは回路基板に限らず、チップ(小片状の部材)を搭載するベース部材をいう。 Is not limited to the circuit board to the substrate refers to a base member for mounting the chips (small pieces of element).

本願発明において、「チップ」と「基板」は入れ替わってもよい。 In the present invention, a "chip", "substrate" may be interchanged. 例えば、これらは、第一対象物、第二対象物として表されてもよい。 For example, these are the first object may be represented as the second object.

本願発明において、「透明」とは、使用される光が画像認識のために少なくとも基板を十分に透過できる程度に「透明」であるという意味である。 In the present invention, the term "transparent" means that the light used is "transparent" to the extent that sufficiently permeable to at least a substrate for image recognition. すなわち、使用される光の特性と、この光が透過する部材の光学特性とは、互いに相対的な関係により定められる。 That is, the characteristic of the light used, the optical properties of the members which the light is transmitted is determined by the relative relationship to each other. たとえば、上記光が透過する部材がケイ素(Si)で形成されている場合は、使用される光として赤外光が使用されることが好ましい。 For example, if the members which the light passes is formed of silicon (Si) is preferably infrared light is used as the light used.

上記基板上に対象物を位置決めする方法において、基板支持体は、光の少なくとも一部が透過することができるように構成されるようにしてもよい。 A method for positioning an object on the substrate, the substrate support, at least a portion of the light may be constituted so that it can be transmitted. これにより、発光装置及び受光装置をそれぞれ、基板支持体に対して相対する両側にそれぞれ配置することができる。 Thus, the light emitting device and a light-receiving device, respectively, can be arranged on opposite sides with respect to the substrate support. したがって、対象物を保持し位置決めをする機構が配置される側に発光装置及び受光装置の両方を配置する場合に比べ、光学システムの配置設計の自由度が上がる。 Therefore, compared with the case of arranging both the light emitting device and light receiving device on the side mechanism for the holding of the object positioning are arranged, the degree of freedom in layout design of the optical system increases.

上記基板上に対象物を位置決めする方法において、基板支持体は、基板支持面を有し且つ基板支持体側マークが附された第一支持板を第二支持板に着脱可能に取り付けられてなるようにしてもよい。 A method for positioning an object on the substrate, the substrate support, so that the first support plate and the substrate support side mark has a substrate supporting surface is subjected removably attached to the second support plate it may be. これにより、種々のプロセスに応じたマークの数、大きさ、密度、及び空間配置パターンなどにより規定されるマークが附された第一基板支持体を予め各種用意しておき、その中から、行うべきプロセスに適した第一基板支持体を選択して、これを第二基板支持体上に設置することができる。 Thus, the number of marks corresponding to the various processes, the size, density, and advance various prepared first substrate support mark defined is subjected due spatial arrangement pattern from among them, carried out select first substrate support suitable for processes to, it can be installed in a on the second substrate support. その結果、基板支持体全体を取り替える場合より、効率的に多品種のプロセスを一つの位置合わせ装置で行うことが可能になる。 As a result, compared with the case of replacing the entire substrate support becomes effectively possible to carry out the process of various kinds in a single alignment device.

本願発明に係る、電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程と、各チップの電極面と反対側の面が仮基板に接するように、仮基板上に各チップを順次取り付けていく工程と、複数の According to the present invention, a method of joining together a plurality of chips to the final substrate having an electrical wiring having electrical circuit includes a substrate support surface for supporting a temporary substrate, a plurality of substrates supported by the substrate supporting surface on preparing a substrate support side marks are subjected, have an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected, transparent substrate supporting surface of the substrate support and attaching a temporary substrate such, in a direction substantially perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, and a substrate support side mark and the chip-side mark by image recognition of the chip and the substrate by correcting measured the relative position error between successively mounting the steps of positioning the chip on the substrate, as a surface opposite to the electrode surface of each chip is in contact with the temporary substrate, each chip on a temporary substrate and the process going, multiple ップが取り付けられた仮基板と最終基板とを、チップの電極と、当該チップの電極に対応する最終基板の電気配線とが接触するように貼り合わせる工程と、最終基板に接合された複数のチップから仮基板を分離する工程と、を備えるようにしたものである。 A temporary substrate and the final substrate-up is mounted, and the chip electrode, a step of bonding to the electric wiring of the final substrate corresponding to the electrode of the chip are in contact, the final substrate a plurality of joined in it is obtained as comprising the step of separating the temporary substrate from the chip, a. これにより、仮基板にマークを設ける必要がないので、マークを附していない仮基板を用いて、低コストで、効率よく、複数のチップを一括して最終基板に接合することができる。 Thus, it is not necessary to provide a mark on the temporary substrate by using a temporary substrate which is not denoted by the mark, at a low cost, efficient, can be bonded to the final substrate in a lump a plurality of chips.

上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、基板支持面上に透明な仮基板を取り付ける工程の前に、基板支持体の基板支持面上に光に対して透明な樹脂層を形成する工程を更に備えるようにしてもよい。 A method of joining together a plurality of chips to the final substrate having an electrical wiring having the electric circuit, before the step of attaching a transparent temporary substrate on the substrate supporting surface, the light on the substrate supporting surface of the substrate support it may further comprise the step of forming a transparent resin layer against. これにより、簡便に、適切な剥離特性を有する樹脂を用いて、仮基板に複数のチップを仮固定し、最終基板に複数のチップを接合した後に、当該仮基板を剥がすことが可能になる。 Thus, conveniently, by using a resin having suitable release properties, a plurality of chips temporarily fixed on the temporary substrate, after bonding the plurality of chips to the final substrate, it is possible to peel off the temporary substrate.

上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、熱可塑性樹脂であり、各チップを仮基板に取り付ける工程では、熱可塑性樹脂を、加熱により軟化させ、チップの仮基板への取付けの後に当該加熱を停止して冷却することで硬化させるようにしてもよい。 A method of joining together a plurality of chips to the final substrate having an electrical wiring having the above electric circuit, the resin is a thermoplastic resin, in the step of mounting each chip to the temporary substrate, the thermoplastic resin, by heating It softens, the heating after the attachment to a temporary substrate of the chip may be cured by cooling down.

上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、光硬化性樹脂であり、各チップを仮基板に取り付ける工程の後に、光と異なる波長の光を用いて当該光硬化性樹脂を硬化させるようにしてもよい。 A method of joining together a plurality of chips to the final substrate having an electrical wiring having the above electric circuit, the resin is a photocurable resin, after the step of attaching each chip to the temporary substrate, light with different wavelengths it may be caused to cure the photocurable resin with light.

上記電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法において、樹脂は、熱硬化性樹脂であり、各チップを仮基板に取り付ける工程の後に、熱硬化性樹脂を加熱により硬化させるようにしてもよい。 A method of joining together a plurality of chips to the final substrate having an electrical wiring having the above electric circuit, the resin is a thermosetting resin, after the step of attaching each chip to the temporary substrate, the thermosetting resin it may be cured by heating.

本願発明に係る、電気回路を有する複数のチップを、最終基板上に積層して接合する方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、各チップを、各チップの電極を仮基板の接合面に向けて、仮基板上に各チップを順次取り付けていく工程と、複数のチップが According to the present invention, a plurality of chips having an electrical circuit, a method of joining laminated on the final substrate has a substrate supporting surface for supporting a temporary substrate, a plurality of substrate support side marks on the substrate supporting surface on preparing a has tufts substrate support has an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected, transparent temporary on the substrate supporting surface of the substrate support and attaching the substrate, in a direction substantially perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, between the substrate support side mark and the chip-side mark by image recognition of the chip and the substrate by measuring the relative position error correcting, comprising the steps of positioning the respective chips on the temporary substrate, each chip, toward the electrode of each chip on the bonding surface of the temporary substrate, sequentially mounting each chip on a temporary substrate a step will, a plurality of chips り付けられた仮基板と既に他のチップが取り付けられた最終基板とを、対応するチップ同士が接触するように貼り合わせる工程と、最終基板に接合された複数のチップから仮基板を分離する工程とを備えるようにしたものである。 Ri temporary substrate attached with already the final substrate that other chip is mounted, a step of bonding to corresponding chip contact each other, the step of separating the temporary substrate from the plurality of chips bonded to the final substrate it is obtained so as to include and. 本願発明によれば、仮基板にマークを設ける必要がないので、仮基板にマークを附するコストを削減しつつ、仮基板上の所定位置に精度良く複数のチップを位置決めすることができる。 According to the present invention, there is no need to provide a mark on the temporary substrate, while reducing the cost of Fusuru marks the temporary substrate, can be positioned accurately plurality of chips in place on the temporary substrate. また、仮基板にマークがあってはならない処理の場合にも、マークのない仮基板上の所定位置に精度良く、複数のチップを位置決めすることができる。 Further, in the case of processing the temporary substrate must be free of marks, accurately in position on the temporary substrate unmarked, it is possible to position the plurality of chips. そして、一括してこれらの複数のチップを最終基板に接合することができる。 Then, it is possible to bond these multiple chips to the final substrate in a lump. その結果、多数のチップを基板上に実装する際のコストが削減され、実装技術が効率化される。 As a result, the cost of implementing a large number of chips on the substrate is reduced, mounting technology is efficient.

本願発明に係る、チップ埋め込み型の実装方法は、仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型を準備する工程と、電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程と、基板支持面にほぼ垂直方向に、仮基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと仮基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、各チップの電極が樹脂層に接触するように、仮基板上に各チップを順次取り付けていく工程と、仮基板上に取り付けられた複数 According to the present invention, a mounting method of the chip embedded has a substrate supporting surface for supporting a temporary substrate, a step of preparing a substrate support having a plurality of substrate support side marks on the substrate supporting surface on is subjected, a step of preparing a mold die side mark is subjected, has an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected, on the substrate supporting surface of the substrate support and attaching a transparent temporary substrate, in a direction substantially perpendicular to the substrate supporting surface, with the light transmitted through the temporary substrate, between the substrate support side mark and the chip-side mark by image recognition of the chip and the temporary substrate by the relative positional error measurement correction, a step of positioning the chips on a temporary substrate, such that the electrodes of each chip is in contact with the resin layer, a step of successively attaching each chip on a temporary substrate a plurality mounted on the temporary substrate チップを樹脂で固定する工程と、仮基板を、複数のチップから分離する工程と、複数のチップの電極の内の所定の電極を接続するように、金属配線を形成する工程と、を備えるようにしたものである。 And fixing the chip with resin, the temporary substrate, and separating a plurality of chips, so as to connect the predetermined electrodes of the plurality of chips of the electrode, as comprising the steps of forming a metal wiring it is obtained by the. 本願発明によれば、仮基板にマークを設ける必要がないので、仮基板にマークを附するコストを削減しつつ、仮基板上の所定位置に精度良く複数のチップを位置決めすることができる。 According to the present invention, there is no need to provide a mark on the temporary substrate, while reducing the cost of Fusuru marks the temporary substrate, can be positioned accurately plurality of chips in place on the temporary substrate. また、仮基板にマークがあってはならない処理の場合にも、マークのない仮基板上の所定位置に精度良く、同種異種の複数のチップを位置決めすることができる。 Further, in the case of processing the temporary substrate must be free of marks, accurately in position on the temporary substrate unmarked, it is possible to position the plurality of chips of the same type heterogeneous. そして、一括してこれらの複数のチップの間で電気的最配線をすることが可能になる。 Then, it is possible to electrically uppermost wiring among the plurality of chips at once. その結果、多数又は多種のチップをウエハに埋め込んで実装するチップ埋め込み型の実装のコストが削減され、実装技術が効率化される。 As a result, the cost of a chip embedded in the mounting of mounting embed many or many kinds of chips in the wafer is reduced, mounting technology is efficient.

本願発明に係る、基板上に樹脂を成形する金型成形方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型側マーク部を有する金型を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板上に樹脂を塗布する工程と、基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、塗布された基板上の樹脂上に金型を押し付けて金型成形を行う工程と、を備えるようにしたものである。 According to the present invention, a die molding method for molding the resin on the substrate has a substrate supporting surface for supporting a substrate, a step of preparing a substrate support substrate support side marks on the substrate supporting surface on was subjected and a step of applying the steps of: preparing a mold having a mold-side mark portion the mold side mark is subjected, and attaching a transparent substrate on a substrate supporting surface of the substrate support, the resin on the substrate When the substrate substantially in a direction perpendicular to the substrate supporting surface of the support, by using the light transmitted through the substrate, the relative position error between the mold and the substrate and the substrate support side mark and the mold-side mark image recognition to by measuring the correction, it is obtained as comprising the steps of positioning the mold on the substrate, and a step of performing molding by pressing a mold coated on the resin substrate. 本願発明によれば、基板にマークを設けなくても、所謂ナノインプリントの技術により、ナノレンズなどの最終製品の特性を低下させるマークがあってはならないデバイスを、ステップアンドリピート方式により精度良く形成することができる。 According to the present invention, without providing a mark on a substrate, by a so-called nanoimprint technology, a device must be free of marks to reduce the properties of the final product, such as nanolens, it is formed with high accuracy by the step-and-repeat method can.

本願発明に係る金型成形方法は、基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、金型側マークが附された金型側マーク部を有する金型を準備する工程と、基板支持体の基板支持面上に透明な基板を取り付ける工程と、基板上に樹脂を塗布する工程と基板支持体の基板支持面にほぼ垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、塗布された基板上の樹脂上に金型を押し付けて樹脂を成形することで、基板と成形された樹脂とからなる仮金型を成形する工程と、仮金型が形成された基板の面上に、最終金型を形成する材料を Molding method according to the present invention has a substrate supporting surface for supporting a substrate, a step of preparing the substrate supporting surface on the substrate support side mark tassel substrate support, the mold-side mark Supplementary preparing a mold having a mold-side mark portion which is a step of attaching a transparent substrate on a substrate supporting surface of the substrate support, the substrate supporting surface of the step and the substrate support applying a resin onto a substrate substantially vertically, with the light transmitted through the substrate, by the substrate support side mark and the mold-side mark image recognition and by measuring the relative position error between the mold and the substrate is corrected on the substrate a step of positioning the mold on top, by molding a resin by pressing the mold coated on a resin on a substrate, comprising the steps of forming a temporary mold having a substrate and a resin molded, provisionally on the surface of the substrate on which the mold is formed, the material forming the final mold 布する工程と、仮金型を最終金型から分離する工程と、を備えるようにしたものである。 A step of the fabric is obtained by so and a step of separating the Karikin type from the final die, the. 本願発明によれば、基板にマークを設けずに、ステップアンドリピート方式により、正確な三次元構造の二次元的に配置を有する金型を、効率よく製造し、かつ基板にマークを附するコストを削減することができる。 According to the present invention, without providing a mark on a substrate, the step-and-repeat method, a mold having a two-dimensionally arranged in accurate three-dimensional structure, efficiently manufactured, and Fusuru marks on the substrate cost it can be reduced.

本願発明に係る位置決め装置は、基板支持面上の所定位置に基板支持体側マークが附された基板支持体と、対象物側マークが附されたマーク領域を有する対象物を、基板支持面上に、画像認識により位置決めするための光学システムであって、基板支持面に対してほぼ垂直方向に、基板支持体が支持する基板を光が透過するように構成された発光装置と受光装置と、基板支持体側マークの位置と対象物側マークの位置とを認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置とを有する光学システムと、上記測定された対象物と基板との間の相対位置誤差に基づいて、対象物と基板との相対的な位置を修正する位置決め機構と、を備えるようにしたものである。 Positioning apparatus according to the present invention, a substrate support subjected the substrate support side mark at a predetermined position on the substrate supporting surface, an object having a mark region where the object side mark is subjected, on the substrate supporting surface , an optical system for positioning by the image recognition, substantially vertically, and configured light emitting device so that the substrate support light passes through the substrate that supports the light receiving device relative to the substrate supporting surface, the substrate an optical system and an image recognition device for measuring the relative position error between the target and the substrate by recognizing the positions of the object-side mark on the support side mark, the object and the substrate that is the measurement based on the relative position error between the, in which as comprising a positioning mechanism for correcting the relative position between the object and the substrate.

本願発明によれば、基板にマークを設ける必要がないので、基板にマークを附するコストを削減しつつ、基板上の所定位置に精度良く対象物を位置決めすることができる。 According to the present invention, there is no need to provide a mark on the substrate, while reducing the cost of Fusuru a mark on a substrate can be positioned with high accuracy object at a predetermined position on the substrate. また、基板にマークがあってはならない処理の場合にも、マークのない基板上の所定位置に精度良く、対象物を位置決めすることができる。 In the case of treatment there should be no mark on the substrate is also accurately at a predetermined position on the substrate without the mark, it is possible to position the object.

本発明の第一実施形態に係る基板上にチップを位置決めする方法の一例を示すフローチャートである。 An example of a method for positioning a chip on the substrate according to the first embodiment of the present invention is a flow chart showing. 本発明の第一実施形態に係る基板上にチップを位置決めする方法を実施するための位置決め装置を模式的に示す正面図である。 A positioning device for carrying out the method for positioning the chip on the substrate according to the first embodiment of the present invention is a front view schematically showing. チップに設けられたチップ位置調整用マークを示す図である。 It is a diagram showing the alignment marks chip position provided on the chip. 基板に設けられたチップ位置調整用マークを示す図である。 It is a diagram showing the alignment marks chip position provided on the substrate. 両チップ位置調整用マークの相対的な位置ずれを示す図である。 It is a diagram illustrating a relative positional deviation of the alignment marks both chip position. 基板支持体の変形例を示す正面図である。 It is a front view showing a modification of the substrate support. 本発明の第二実施形態に係る複数のチップを一括して最終基板に接合する方法一例を示すフローチャートである。 An example method of bonding to the final substrate in a lump a plurality of chips according to a second embodiment of the present invention is a flow chart showing. 本発明の第二実施形態に係る複数のチップを一括して最終基板に接合する方法一例を示す正面図である。 An example method of bonding to the final substrate in a lump a plurality of chips according to a second embodiment of the present invention is a front view showing. 本発明の第三実施形態に係る複数のチップの電極間に電気的接続を確立するチップの埋め込み型実装方法の一例を示すフローチャートである。 Is a flowchart illustrating an example of an implantable mounting method of the chip to establish an electrical connection between a plurality of chips of the electrode according to the third embodiment of the present invention. 本発明の第三実施形態に係る複数のチップの電極間に電気的接続を確立するエンベデッドウエハレベルパッケージ方法を示す正面図である。 Is a front view showing an embedded wafer level packaging method for establishing an electrical connection between a plurality of chips of the electrode according to the third embodiment of the present invention. 本発明の第四実施形態に係る基板上に樹脂を成形する金型成形方法を示す正面図である。 Molding method for molding the resin on the substrate according to a fourth embodiment of the present invention is a front view showing a. 本発明の第四実施形態に係る基板上に樹脂を成形する金型成形方法を示す正面図である。 Molding method for molding the resin on the substrate according to a fourth embodiment of the present invention is a front view showing a. 本発明の第四実施形態の第一変形例を示す正面図である。 It is a front view showing a first modification of the fourth embodiment of the present invention. 本発明の第四実施形態の第二変形例を示す正面図である。 The second modification of the fourth embodiment of the present invention is a front view showing. 本発明の一般的な実施形態に係る位置決め方法を示すフローチャートである。 It is a flowchart illustrating a positioning method according to a general embodiment of the present invention. 本発明の光学システムの変形例を示す正面図である。 It is a front view showing a modification of the optical system of the present invention.

以下、本発明の実施形態を図面に基づいて説明する。 It will be described below with reference to embodiments of the present invention with reference to the drawings. 本発明は、一般的に基板に対象物を位置決めする技術に関するものであるが、以下の各実施形態では、本発明に含まれる具体例を説明する。 The present invention is concerned with the general technique for positioning a workpiece to a substrate, in the following embodiments, a specific example contained in the present invention. 第一実施形態は、対象物としてチップを基板に位置決めする方法に関する。 First embodiment relates to a method for positioning a chip to a substrate as an object. 第二実施形態は、第一実施形態に係る位置決め方法を応用して、複数のチップを一括して最終基板に接合する方法に関する。 Second embodiment, by applying the positioning method according to a first embodiment, relates to a method of bonding a plurality of chips to the final substrate in a lump. 第三実施形態は、第一実施形態に係る位置決め方法を応用して、複数のチップを埋め込み型実装する方法に関する。 Third embodiment, by applying the positioning method according to the first embodiment, to a method for embedded mounting a plurality of chips. 第四実施形態は、基板上に樹脂を成形する金型成形方法に関する。 Fourth embodiment relates molding method for molding the resin on the substrate. そして、最後に、本発明の一般的な基板への対象物の位置決め方法について説明する。 And, finally, it describes a method of locating a general object of the substrates of the present invention.

<1. <1. 第一実施形態> The first embodiment>
本実施形態に係るチップの仮基板への位置決め方法は、図1に示すように、仮基板を支持する基板支持面を有し、当該基板支持面上の複数の所定位置に基板支持体側マークが附された基板支持体を準備する工程S11と、電極を有する電極面を有するチップであって、上記基板支持体側マークに対応するチップ側マークが附された複数のチップを準備する工程S12と、基板支持体の基板支持面上に透明な仮基板を取り付ける工程S13と、基板支持体の基板支持面にほぼ垂直方向に、少なくとも基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程S14と、を備えている。 Positioning system to the temporary substrate in the chip according to the present embodiment, as shown in FIG. 1 has a substrate supporting surface for supporting the temporary substrate, the substrate support side marks in a plurality of predetermined positions on the substrate supporting surface a step S11 of preparing a Supplementary by substrate support, a chip having an electrode surface having electrode, a second process S12 of preparing a plurality of chips the chip-side marks corresponding to the substrate support side mark is subjected, and step S13 of mounting a transparent temporary substrate on a substrate supporting surface of the substrate support, in a direction substantially perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through at least the substrate, the substrate support side mark and the chip-side mark by relative position error measured correction between the image recognized by the chip and the substrate bets, and a step S14 to position the chip on the substrate.

図1に示す位置決め方法を具体的に実施する位置決め装置100の一例を、図2を参照しつつ説明する。 An example of a positioning device 100 for specifically implementing the positioning method shown in FIG. 1 will be described with reference to FIG. 図2に示す位置決め装置100は、仮基板WTを支持する基板支持面11を有する基板支持体10と、対象物であるチップCPに附された対象物側マーク(チップ側マーク)MC1と、基板支持体10に附された基板側マークMC2とを画像認識により位置決めするための光学システム20と、光学システム20からのマークの位置に関する情報を受けて対象物であるチップCPと仮基板WTとの間の相対位置誤差を補正するように対象物と基板とを相対的に移動させる位置決め手段30(図示せず)とを有して構成されている。 Positioning device 100 shown in FIG. 2, a substrate support 10 having a substrate supporting surface 11 for supporting the temporary substrate WT, the object-side mark (chip side mark) MC1 which was subjected to a chip CP as an object, the substrate an optical system 20 for positioning the substrate-side mark MC2 was subjected to the support 10 by image recognition, the chip CP and the temporary substrate WT is the object receives information about the position of the mark from the optical system 20 It is configured to include a positioning means 30 for relatively moving the object and the substrate so as to correct (not shown) the relative position error between.

<基板支持体> <Substrate support>
基板支持体10には、仮基板WTを支持する基板支持面11に基板側マークMC2が附されている。 The substrate support 10, the substrate-side mark MC2 is subjected to a substrate supporting surface 11 for supporting the temporary substrate WT. マークの形成方法については後述する。 It will be described later method of forming the mark. 基板支持体10は、仮基板WTを基板支持面11上に固定する手段を有していることが好ましい。 The substrate support 10 is preferably a temporary substrate WT has means for fixing on the substrate supporting surface 11. 仮基板WTを基板支持面11に十分な強度で固定することで、仮基板WTが基板支持面11上で滑るなどして位置ずれを起こすことを防ぐとともに、仮基板WTと基板支持面11との間の不要な隙間の形成を防ぐことで、チップCPの仮基板WT上へのXY方向(基板支持体の基板支持面内方向)及びZ方向(基板支持体の基板支持面に垂直方向)の位置決め並びに取り付け精度を上げることができる。 The temporary substrate WT by fixing with sufficient strength to the substrate supporting surface 11, together with the temporary substrate WT is prevented from causing positional displacement with such slipping on the substrate supporting surface 11, the temporary substrate WT and the substrate supporting surface 11 by preventing the formation of unwanted gaps between, XY direction onto the temporary substrate WT chip CP (substrate the substrate support plane direction of the support) and the Z-direction (direction perpendicular to the substrate supporting surface of the substrate support) it can be increased for positioning and mounting accuracy.

仮基板WTを基板支持面11上に固定する手段の一例として、図2では、基板支持体10は、基板支持面11に開口部を有して当該基板支持体10を貫通する基板吸着孔(真空吸着孔)12を有している。 The temporary substrate WT as an example of a means for fixing on the substrate supporting surface 11, in Figure 2, the substrate support 10, the substrate adsorption holes penetrating the substrate support 10 has an opening on the substrate supporting surface 11 ( and a vacuum suction hole) 12. 他方の開口部に真空装置(図示されず)を接続し、基板吸着孔12を真空引きすることで、仮基板WTは基板支持面11に十分強固に固定することができる。 Vacuum apparatus (not shown) connected to the other opening, the substrate suction hole 12 by evacuating the temporary substrate WT may be sufficiently firmly fixed to the substrate supporting surface 11. 基板吸着孔12は、使用される光の光路Lを妨害しない程度に、複数個設けられるのが好ましい。 Substrate suction holes 12, so as not to interfere with the optical path L of the light used, that is a plurality preferably provided.

また、図2では、基板吸着孔(真空吸着孔)12は、基板支持体10を基板支持面11に対して垂直方向に貫通するように構成されているが、この構成に限られない。 Further, in FIG. 2, the substrate suction hole (vacuum suction hole) 12 is a substrate support 10 relative to the substrate supporting surface 11 is configured to penetrate in the vertical direction is not limited to this configuration. たとえば、貫通孔は、基板支持面11に一方の開口部を有し、他の開口部を基板支持体10の側部に有するように構成されてもよい。 For example, the through hole has one opening in the substrate supporting surface 11 may be configured to have other openings on the side of the substrate support 10. これにより、基板吸着孔(真空吸着孔)12に接続される真空システム(図示せず)を基板支持体10の側部に配置することが容易となる。 This facilitates placing the substrate attracting holes vacuum system connected to the (vacuum suction hole) 12 (not shown) on the side of the substrate support 10. これにより、基板支持体10の下側の空間において、種々の部品の配置などの設計の自由度をより高くすることができる。 Thus, the space below the substrate support 10, it is possible to increase the degree of freedom in design, such as the arrangement of the various components.

仮基板WTを基板支持面11上に固定する手段は、真空吸着によるものに限られず、他の手段が用いられてもよい。 Means for fixing the temporary substrate WT on the substrate supporting surface 11 is not limited to by vacuum suction, other means may be used. 例えば、基板支持体10に静電チャック(図示せず)が設けられても良い。 For example, an electrostatic chuck (not shown) on the substrate support 10 may be provided. すなわち、基板支持体10は、静電容量層と、基板と静電容量層を絶縁する誘電体層とにより構成されてもよい(図示せず)。 That is, the substrate support 10, and the capacitance layer, (not shown) which may be constituted by a dielectric layer which insulates the substrate and the capacitance layer.

電極への電圧の印加により静電容量層に蓄積された電荷が、シリコン(Si)などで形成された仮基板WTの基板支持体10側の表面に反対電荷を出現させ、これらの電荷の対が引き合うことで仮基板WTは基板支持体10に吸着される。 Charges accumulated in the capacitance layer by applying a voltage to the electrodes, silicon (Si) are allowed to appear opposite charge on the surface of the substrate support 10 side of the temporary substrate WT formed like a pair of these charges temporary substrate WT by attract each other is attracted to the substrate support 10. すなわち、基板支持体10は、静電気により仮基板WTを支持する機構(静電チャック)として機能することができる。 That is, the substrate support 10 can function as a mechanism (an electrostatic chuck) to support the temporary substrate WT by static electricity.

静電容量層は、金属により形成されてもよいが、他の導電性を有する材料を使用して形成されてもよい。 Capacitance layer may be formed of a metal, but may be formed using a material having other conductive. また、使用する光が基板支持体を透過する構成をとる場合には、静電容量層は、画像認識に使用される光が十分透過することができる光学特性を有していることが必要である。 Further, when a configuration in which light to be transmitted through the substrate support, the capacitance layer, it is necessary that the light used for image recognition has optical characteristics which can sufficiently transparent is there. 例えば、金属により形成される場合は、100μm程度以下の厚さであれば、光として使用する可視光又は赤外光の強度を調節することにより、十分な画像認識を行うことができる。 For example, when formed by a metal, if a thickness of less than about 100 [mu] m, by adjusting the intensity of the visible light or infrared light is used as light, it is possible to perform sufficient image recognition.

<光学システム> <Optical System>
光学システム20は、少なくとも基板支持体10の基板支持面11上に支持された仮基板WTと対象物(チップCP)のマーク領域とを光が透過するように構成された発光装置21と透過して両マークに関する情報を含む光を受光するように構成された受光装置22と、受光装置22からの画像データを受けて基板支持体側マークMC2の位置と対象物側マークMC1の位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置(位置認識部とも称する)23とを有して構成されている。 The optical system 20 is transmitted through the light-emitting device 21 which light and mark area of ​​the temporary substrate WT and the object supported on the substrate supporting surface 11 of at least the substrate support 10 (chip CP) is configured to transmit image data receiving position and image recognition of the position and the object-side mark MC1 of the substrate support side mark MC2 of the light receiving device 22 that is configured to receive light including information about both marks, the light receiving device 22 Te It is configured to include an image recognition apparatus (also referred to as position identification unit) 23 for measuring the relative position error between the target and the substrate by.

<発光装置及び受光装置> <Light-emitting device and a light-receiving device>
図2では、発光装置21は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できる光を、基板支持面11にほぼ垂直な方向に発するように構成されている。 In Figure 2, the light emitting device 21 is configured to emit light that can penetrate or pass through the mark region of at least temporary substrate WT and the object (chip CP), in a direction substantially perpendicular to the substrate supporting surface 11. 発光装置21の発する光の波長と強度は、少なくとも仮基板WTと対象物(チップCP)のマーク領域とを透過又は通過できるものであることが必要である。 Wavelength and intensity of the light emitted by the light emitting device 21 is required to be as it can transmit or pass the mark region of at least temporary substrate WT and the object (chip CP). たとえば、当該光は、基板がケイ素(Si)を主成分として形成されている場合には、ケイ素を透過する赤外光であることが好ましい。 For example, the light, if the substrate is formed mainly of silicon (Si) is preferably infrared light transmitted through the silicon. また、基板も対象物も可視光を透過させるものであれば、当該光は可視光であってもよい。 Further, if the substrate also be an object in which to transmit visible light, the light may be visible light.

受光装置22は、発光装置21から発せられた後に、対象物のマークMC1と基板のマークMC2の情報を含んで入射される光を受光する。 Receiving device 22, after being emitted from the light emitting device 21, it receives the light incident contains information mark MC1 and the substrate mark MC2 object. 受光装置22は、使用される光の波長と強度に対して、マークMC1,MC2を認識できるような感度特性を有している必要がある。 Receiving device 22, with respect to the wavelength and intensity of the light used, it is necessary to have a sensitivity characteristic that can recognize the mark MC1, MC2. たとえば、光として赤外光が使用されるならば、赤外線カメラを用いるのが好ましい。 For example, if infrared light as the light is used, it is preferred to use an infrared camera.

図2に示す装置では、チップCPが、チップCPを保持するとともに基板に取り付けるように構成された、ボンディング部41のボンディングヘッド42にて吸着されて、接合されるべき仮基板WTの所定位置またはその十分近傍に搬送される。 In the apparatus shown in FIG. 2, chip CP is configured for attachment to the substrate holds the chip CP, is adsorbed by the bonding head 42 of the bonding unit 41, a predetermined position of the temporary substrate WT to be joined or It is conveyed its full near. しかし、この時点では、十分な位置決め精度は得られていない可能性がある。 However, at this point, sufficient positioning accuracy may not been obtained. ボンディングヘッド42は、使用される光を十分に透過することができる材料と形状を有して形成されている。 Bonding head 42 is formed with a material and shape which can be sufficiently transmitted through the light used. また、ボンディング部41は、基板支持面11に対してほぼ垂直方向に、光が十分に通過できる中空部43を有して構成されている。 The bonding portion 41 is substantially perpendicular to the substrate supporting surface 11, the light is configured to have a hollow portion 43 can be sufficiently pass. 基板支持面に対してほぼ垂直方向に伝播する光の光路上に受光装置22である撮像部が配置されている。 The imaging unit is arranged as a light receiving device 22 on the optical path of light propagating in a direction substantially perpendicular to the substrate supporting surface. 図2では、一例として、ミラー24により光路Lはほぼ基板支持面11に対してほぼ水平方向に変更され、変更された後の光路L上に撮像部22が配置されているが、撮像部22の配置の態様はこれに限られない。 In Figure 2, as an example, the optical path L by the mirror 24 is changed in a substantially horizontal direction to approximately the substrate supporting surface 11, but the imaging unit 22 is disposed on the optical path L which has been changed, the imaging unit 22 aspects of the arrangement of is not limited thereto.

図2では、基板支持体10は、使用される光が十分透過できる程度に透明であるように、すなわち使用される光の少なくとも一部が透過することができるように構成されており、発光装置21である光源は、基板支持体10の下側(基板支持体の基板支持面から見て反対側)に配置されている。 In Figure 2, the substrate support 10, as will be clear to the extent that the light used can be sufficiently transmitted, i.e. at least part of the light used is configured so that it can be transmitted, the light emitting device the light source is disposed below the substrate support 10 (the opposite side as viewed from the substrate supporting surface of the substrate support) is 21. この場合、光源21からほぼ基板支持面11に垂直方向に発せられた光は、基板支持体10と仮基板WTとチップCPを透過し、ボンディングヘッド42及びボンディング部41を透過又は通過して、撮像部22に入射される。 In this case, light emitted in a direction perpendicular to the substrate supporting surface 11 substantially from the light source 21 is transmitted through the temporary substrate WT and the chip CP and the substrate support 10, passes through or passes through the bonding head 42 and the bonding portion 41, It is incident on the imaging unit 22. 撮像部22に入射された光は、基板支持体10とチップCPを透過する際に、それぞれに附されたマークMC1,MC2の情報を含んでいる。 Light incident on the imaging unit 22, when passing through the substrate support 10 and the chip CP, includes mark MC1, MC2 information that is subjected to, respectively.

発光装置である光源21と受光装置である撮像部22が配置される位置は、図2で示される位置に限定されない。 Position the imaging unit 22 and the light source 21 is a light emitting device is a light receiving device is disposed is not limited to the position shown in Figure 2. たとえば、光源21と撮像部22の位置を入れ替えてもよい。 For example, it may be interchanged the position of the light source 21 and the imaging unit 22.

<位置決め用マークMC> <Positioning mark MC>
チップCP及び仮基板WTには、チップCPの仮基板WTに対する位置決め又は位置調整用のアライメントマークとして、それぞれ対象物側マーク及び基板支持体側マークとして、マークMC1,MC2が附される。 The chip CP and the temporary substrate WT, as an alignment mark for positioning or alignment with respect to the temporary substrate WT chip CP, as the object-side mark and the substrate support side marks respectively, mark MC1, MC2 are subjected. チップ側マークは、チップ位置調整用マーク(あるいは部品位置調整用マーク)とも称される。 Chip side mark is also referred to as chip alignment marks (or parts alignment marks).

ここでは、1つのチップCPの位置合わせのために、各チップに2つのマークMC1a,MC1bがマークMC1として設けられ(図3)、基板WA上に2つのマークMC2a,MC2bがマークMC2として設けられる(図4)。 Here, for the alignment of one chip CP, two marks MC1a into chips, MC1b is provided as a mark MC1 (3), two marks MC2a on a substrate WA, MC2b is provided as a mark MC2 (Figure 4). また、チップCPにおけるマークMC1の付与部分(チップ側マーク領域)、および基板におけるマークMC2の付与部分(基板側マーク領域)は、撮影光(例えば可視光、赤外光等)を透過する材料で構成される。 Also, conferring part of the mark MC1 in the chip CP (chip side mark regions), and conferring part of the mark MC2 in the substrate (substrate-side mark region), a material which transmits the photographing light (e.g. visible light, infrared light, etc.) constructed.

この2種類のマークMC1,MC2は、互いに異なる形状(より詳細には、互いに重複しない形状)を有している。 The two marks MC1, MC2 is different shapes (more specifically, the shape does not overlap with each other) to each other has. たとえば、図3に示すように、マークMC1(詳細にはマークMC1a,MC1b)としては、比較的小さな径を有する円形状のものが用いられる。 For example, as shown in FIG. 3, the mark MC1 (mark in particular MC1a, MC1b) as it is those circular having a relatively small diameter is used. 一方、図4に示すように、マークMC2(詳細にはマークMC2a,MC2b)としては、比較的大きな径を有する円形状のものが用いられる。 On the other hand, as shown in FIG. 4, the mark MC2 (mark in particular MC2a, MC2b) as are those circular having a relatively large diameter is used.

これらのマークMC1,MC2は、金属の蒸着により形成すされることができる。 These marks MC1, MC2 may be be formed by vapor deposition of metal. 基板支持体10上に蒸着された金属の厚さは、数十μm程度の厚さであれば、仮基板WTなどの基板支持面11上への吸着に問題は生じない。 The thickness of the metal deposited on the substrate support 10, if the thickness of about several tens [mu] m, there is no problem in adsorption onto the substrate supporting surface 11, such as a temporary substrate WT. 蒸着された金属が光を吸収するので、撮像部22で受光された画像の中でマークに対応する部分において、光の強度が低下する。 Since the deposited metal absorbs light, in a portion corresponding to the mark in the received light by the image capturing unit 22, the intensity of light is reduced. したがって、マークMC1,MC2は、撮像部22で撮像する明視野像の中で暗く現れる。 Accordingly, the mark MC1, MC2 appears dark in the bright-field image to image by the imaging unit 22.

あるいは、上記マークは、仮基板WT又はチップCPの表面へのエッチングにより形成されてもよい。 Alternatively, the mark may be formed by etching the temporary substrate WT or chip CP surface. エッチングにより生じた段差では、光が乱反射し、光路に沿って伝播する光の強度は低下する。 In the step difference caused by the etching, the light is irregularly reflected, the intensity of light propagating along the optical path is reduced. したがって、上記段差に対応するマークの輪郭が撮像部22で撮像する明視野像の中で暗く現れる。 Therefore, the contour of the mark corresponding to the step appears dark in the bright-field image to image by the imaging unit 22.

マークMC1aは、各チップCPにおける第1の基準位置(平面位置)(図3では左方手前側)に設けられ、マークMC1bは、各チップCPにおける第2の基準位置(平面位置)(図3では右方奥側)に設けられる。 Mark MC1a is provided on the first reference position in each chip CP (planar position) (FIG. 3 leftward front side), it marks MC1b the second reference position (planar position) in each chip CP (Fig. 3 in is provided to the right rear side). また、マークMC2aは、仮基板WTにおいて、各チップCPの第1の基準位置に対応する正規の位置(平面位置)に設けられ、マークMC2bは、基板WAにおいて各チップCPの第2の基準位置に対応する正規の位置(平面位置)に設けられる。 Further, the mark MC2a, in temporary substrate WT, provided at a position of the normal (flat position) corresponding to the first reference position of each chip CP, mark MC2b, the second reference position of each chip CP In the substrate WA It is provided at a position of the normal (flat position) corresponding to. 端的に言えば、マークMC2aはマークMC1aの対応位置に設けられ、マークMC2bはマークMC1bの対応位置に設けられる。 In short, the mark MC2a is provided at corresponding positions of the marks MC1a mark MC2b are provided in a corresponding position of the mark MC1b. なお、各チップCPと基板WAとの相対角度を良好に調整するため、マークMC1a,MC1bは、各チップCPにおいて、互いに離間した位置(たとえば、チップCPの両端部付近)に設けられることが好ましい。 In order to better adjust the relative angle between the respective chips CP and the substrate WA, marks MC1a, MC1b in each chip CP, spaced locations from one another (e.g., near both ends of the chip CP) is preferably provided in . マークMC2a,MC2bも同様である。 Mark MC2a, MC2b is also similar.

また、マークMC1a,MC1bは、それぞれ、フェイスダウン状態のチップCPの下側の面(金属バンプ(電極)が形成されている面、あるいは基板WAに対向する面)上に設けられている。 Further, the mark MC1a, MC1b are respectively provided on the lower surface of the chip CP facedown state (metal bumps (surface electrode) is formed or a surface facing the substrate WA,). 基板支持体側マークMC2は、基板支持体10の基板支持面11上に附する方が、基板支持体10の基板支持面11と反対側の面にマークを附するより、金型側マークMC5に近くなるので、一般的に位置決め精度が高くなる。 Substrate support side mark MC2 is who Fusuru on the substrate supporting surface 11 of the substrate support 10, from Fusuru marks on a surface opposite to the substrate supporting surface 11 of the substrate support 10, the mold-side mark MC5 since closer, generally positioning accuracy becomes high.

ただし、これに限定されず、所定位置決め精度が得られる場合には、マークMC1a,MC1bは、フェイスダウン状態のチップCPの上側の面(金属バンプ(電極)が形成されている面と反対側の面)、又は基板支持体10の基板支持面11と反対側の面に附されてもよい。 However, not limited to this, if the predetermined positioning accuracy can be obtained, the mark MC1a, MC1b is the upper chip CP of facedown face (metal bumps (electrodes) opposite to the face which is formed face), or it may be subjected to a surface opposite to the substrate supporting surface 11 of the substrate support 10. あるいはまた、マークMC1a,MC1bは、チップCPの内部に埋め込まれて設けられても良い。 Alternatively, mark MC1a, MC1b may be provided embedded within the chip CP.

<位置決め工程> <Positioning step>
次に、マークを画像認識することにより、チップ(対象物)を基板上へ位置決めする工程について説明する。 Then, by image recognition marks, the Chip (object) will be described step of positioning on the substrate.

<相対位置誤差の測定> <Measurement of the relative position error>
光学システムは、上述のように、撮像部22と接続された画像認識部である位置認識部23を備えている。 The optical system, as described above, and a position recognizing section 23 is an image recognition unit connected to the imaging unit 22. 位置認識部23は、撮像部22からの画像データを受けて、各チップCPと仮基板WTとに付された2組のマーク(MC1a,MC2a)及び(MC1b,MC2b)の位置を認識し、当該マークMC1a,MC2aの相互間のXY方向の位置ずれ量(Δxa,Δya)とマークMC1b,MC2bの相互間のXY方向の位置ずれ量(Δxb,Δyb)とを求める。 Position recognizing unit 23 receives the image data from the imaging unit 22, recognizes the position of the two sets of marks attached to the respective chips CP and the temporary substrate WT (MC1a, MC2a) and (MC1b, MC2b), the mark MC1a, positional displacement amount in the XY direction between the mutual MC2a (Δxa, Δya) and mark MC1b, positional displacement amount in the XY direction between the mutual MC2b (Δxb, Δyb) Request and. これにより、位置認識部23は、基板支持体の基板支持面内方向(XYを張る面)におけるチップCPと基板WAとのX方向,Y方向,及びθ方向の相対位置を計算する。 Thus, the position identification unit 23 calculates the X-direction, Y-direction, and θ directions relative positions between the chip CP and the substrate WA in the substrate support plane direction of the substrate support (the surface tension the XY). 位置認識部23は、さらに、当該位置ずれ量をゼロ又は所定の許容範囲内となるように、相対位置誤差を補正するように、位置決め手段に信号又は指令を出すことができるように構成されていることが好ましい。 Position recognition unit 23 is further such that the positional deviation amount of zero or within a predetermined tolerance, so as to correct a relative position error, is configured to be able to issue a signal or command to the positioning means it is preferable to have.

図2においては、X及びY方向の相対位置関係は、基板支持体10をX及びY方向に移動させることにより補正され、θ方向の相対位置関係は、ボンディング部の中心軸BX周りに、ボンディング部が回転することにより補正される。 In Figure 2, the relative positional relationship between the X and Y directions are corrected by moving the substrate support 10 in the X and Y directions, the relative positional relationship between θ direction, the center axis BX around the bonding portion, the bonding part is corrected by rotating.

各チップCPと基板WAとの位置合わせ動作(アライメント動作)は、位置認識部23により、各チップCPと基板WAとに付された2組のマーク(MC1a,MC2a)及び(MC1b,MC2b)の位置を認識することによって実行される。 Positioning operations of the respective chips CP and the substrate WA (alignment operation) is the position recognizing section 23, the two sets of marks attached to the respective chips CP and the substrate WA (MC1a, MC2a) and (MC1b, MC2b) It is performed by recognizing the position. このアライメント動作は、下降期間の一部の期間等において実行される。 The alignment operation is performed in such a portion of the period of the falling period. 特に、チップCPと基板WAとの両者が非常に近接した状態(当該両者間の距離が例えば数十マイクロメートル〜数マイクロメートル程度)で、アライメント動作が実行されることが好ましい。 In particular, in a state where both are very close to the chip CP and the substrate WA (for example, several tens of micrometers to about several micrometers distance between the two), it is preferable that the alignment operation is performed.

図2に示すように、位置認識部23は、ヘッド部(ボンディングヘッド)42によって保持された各チップCPが仮基板WTに対向する状態において、光源(発光装置)21から出射され、マークMC1及びMC2の両方の情報を含む透過光に関する画像データを用いて、仮基板WTにおけるチップCPの位置を認識する。 As shown in FIG. 2, the position identification unit 23, in a state in which the respective chips CP held by the head portion (bonding head) 42 is opposed to the temporary substrate WT, emitted from the light source (light emitting device) 21, marks MC1 and using image data relating to the transmitted light containing MC2 both information and recognizes the position of the chip CP in temporary substrate WT.

図5においては、撮像部35a,35bが基板WAの上側においてチップCPよりもさらに上方から当該チップと基板に附されたマーク等を撮影している様子、が概念的に示されている。 In FIG. 5, the imaging unit 35a, how 35b are shooting like mark subjected from further above the chip CP in the upper substrate WA on the chip and the substrate, are shown conceptually.

図5に示すように、光源21から出射された光は、基板支持体10と透明な仮基板WTのマークを含む領域とを透過した後、チップCPとシリコン(Si)製のボンディング部41のヘッド部42を透過し、ボンディング部41の中空部43を通過し、撮像部22a,22bの撮像素子で受光される。 As shown in FIG. 5, the light emitted from the light source 21 is transmitted through a region including the mark of transparent temporary substrate WT and the substrate support 10, the chip CP and silicon (Si) steel bonding portion 41 passes through the head portion 42, it passes through the hollow portion 43 of the bonding unit 41, imaging unit 22a, is received by the image pickup device 22b. これにより、基板支持体10と各チップCPとのマークに関する光像を含む画像が画像データGaとして取得される。 Thus, an image including the light image related to the mark with the substrate support 10 and each chip CP is acquired as image data Ga. すなわち、2種類のマークMC1a,MC2aを同時に読み取った撮影画像Gaが取得される。 That is, two types of marks MC1a, photographed images Ga read simultaneously MC2a is obtained. 位置認識部23は、当該撮影画像Gaに基づいて各チップCPと基板支持体10とに付された或るマーク(MC1a,MC2a)の位置とマーク(MC1b,MC2b)の位置とを認識するとともに、当該マークMC1a,MC2aの相互間の位置ずれ量(Δxa,Δya)とマークMC1b,MC2bの相互間の位置ずれ量(Δxb,Δyb)とを求める。 Position recognizing section 23, the captured image Ga certain mark provided on each chip CP and the substrate support 10 on the basis of (MC1a, MC2a) position and the mark (MC1b, MC2b) of recognizes the position of the , the mark MC1a, positional deviation amount between the mutual MC2a (Δxa, Δya) and mark MC1b, positional deviation amount between the mutual MC2b (Δxb, Δyb) and seeking.

位置認識部23は、これら2組のマークの位置ずれ量(Δxa,Δya),(Δxb,Δyb)に基づいて、水平方向(X方向、Y方向およびθ方向)における各チップCPと基板支持体10との相対的位置ずれ量(Δx,Δy,Δθ)を算出する。 Position recognizing unit 23, positional deviation amounts of these two sets of marks (Δxa, Δya), (Δxb, Δyb) based on the horizontal direction each chip CP and the substrate support in the (X direction, Y direction and θ direction) the relative positional deviation between 10 (Δx, Δy, Δθ) is calculated. ここで、値ΔxはX方向におけるチップCPと基板支持体10との間の相対的な位置ずれであり、値ΔyはY方向におけるチップCPと基板支持体10との間の相対的な位置ずれである。 The value Δx is a relative displacement between the chip CP and the substrate support 10 in the X direction, the value Δy is relative displacement between the chip CP and the substrate support 10 in the Y-direction it is. また、値Δθはθ方向(回転方向)におけるチップCPと基板支持体10との間の相対的な位置ずれ(相対姿勢誤差とも称される)である。 The value Δθ is a relative displacement between the chip CP and the substrate support 10 in the θ direction (rotational direction) (also referred to relative attitude error). チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)は、チップCPと基板支持体10との間の相対位置誤差であるとも表現される。 The relative positional deviation amount between the chip CP and the substrate support 10 ([Delta] x, [Delta] y, [Delta] [theta]) is also expressed as a relative position error between the chip CP and the substrate support 10.

仮基板WTは、基板支持体10上に固定され、各チップの基板への位置決めや取り付けの工程において基板支持体10に対して静止しているといえる。 Temporary substrate WT is fixed onto the substrate support 10, it can be said to be stationary relative to the substrate support 10 in the step of positioning and attachment to the substrate of each chip. さらに、光の光路Lは、仮基板WTが取り付けられる基板支持体10の基板支持面11に対して垂直である。 Further, the optical path L of the light is perpendicular to the substrate supporting surface 11 of the substrate support 10 the temporary substrate WT is attached. したがって、チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)は、チップCPと仮基板WTとの間の相対的位置ずれ量(Δx,Δy,Δθ)と等しい。 Therefore, the relative positional deviation amount between the chip CP and the substrate support 10 (Δx, Δy, Δθ), the relative positional deviation amount between the chip CP and the temporary substrate WT (Δx, Δy, Δθ) and equal. すなわち、チップCPと仮基板WTとの間の相対的位置ずれ量は、マークの画像認識により測定された、チップCPと基板支持体10との間の相対的位置ずれ量(Δx,Δy,Δθ)として計算される。 That is, the relative positional deviation amount between the chip CP and the temporary substrate WT is measured by image recognition of the mark, the relative positional deviation amount between the chip CP and the substrate support 10 (Δx, Δy, Δθ ) is calculated as.

<位置決め> <Positioning>
光学システムからの画像データに基づき位置認識部23で計算された、チップCPと基板支持体10との間、すなわちチップCPと仮基板WTとの間の相対的位置ずれ量(Δx,Δy,Δθ)に関するデータ又は信号は、位置決め機構(位置決め手段)(図示せず)に送信される。 Calculated by the position identification unit 23 based on the image data from the optical system, between the chip CP and the substrate support 10, i.e. the relative positional deviation amount between the chip CP and the temporary substrate WT (Δx, Δy, Δθ data or signals related) is sent to the positioning mechanism (positioning means) (not shown). 位置決め機構は、チップCPと基板支持体10のいずれか一方又は双方を、全体で(-Δx,-Δy,-Δθ)となるように移動させる。 Positioning mechanism, either or both of the chip CP and the substrate support 10, total (-Δx, -Δy, -Δθ) is moved so that. 測定により得られた(Δx,Δy,Δθ)と全く同量分、チップCP又は基板支持体10を移動させることが困難な場合がある。 Obtained by the measurement ([Delta] x, [Delta] y, [Delta] [theta]) exactly same amount, it may be to move the chips CP or substrate support 10 is difficult. この場合には、所定の許容誤差範囲(α,β,γ)を設定し、相対的位置ずれ量が0である理想的な相対位置から、この所定の許容誤差範囲(α,β,γ)になったときに、位置決め機構を用い、位置決めが完了したとみなして、チップCP又は基板支持体10の移動を終了してもよい。 In this case, the predetermined tolerance range (alpha, beta, gamma) is set and the ideal relative position relative positional deviation amount is 0, the predetermined tolerance range (alpha, beta, gamma) when it is, using a positioning mechanism, it is regarded as the positioning is completed, may end the movement of the chips CP or the substrate support 10.

位置決め機構(位置決め手段)は、チップCPと基板支持体10のいずれか一方又は双方を移動させる、X方向駆動部(X方向駆動機構)、Y方向駆動部(Y方向駆動機構)及びθ方向回動部(θ方向駆動機構)とを有して構成される。 The positioning mechanism (positioning means) moves either or both of the chip CP and the substrate support 10, X-direction driving unit (X-direction drive mechanism), Y-direction driving section (Y-direction drive mechanism) and θ directions times configured to have a dynamic section (theta direction drive mechanism).

例えば、X方向駆動部(X方向駆動機構)及びY方向駆動部(Y方向駆動機構)は、基板支持体10を固定して支持する部位(ステージ)(図示せず)に設けられ、このステージをX及びY方向に移動させる、ステージの支持機構、ステージのステッピングモータなどを有して構成されてもよい(図2参照)。 For example, X-direction driving unit (X-direction drive mechanism) and Y-direction driving section (Y-direction drive mechanism) is provided in a region supporting and fixing the substrate support 10 (stage) (not shown), the stage the move in the X and Y directions, the supporting mechanism of the stage may be configured to have a stepping motor of the stage (see FIG. 2). また、θ方向回動部(θ方向駆動機構)は、ボンディング部41の中心軸BXを回転軸とし、ボンディング部41を基板支持体10を固定して支持するステージに対して、ボンディング部41を回転させる、回転機構とステッピングモータなどを有して構成されてもよい(図2参照)。 Further, theta direction rotating unit (theta direction drive mechanism) is to the center axis BX of the bonding portion 41 and the rotary shaft, the bonding portion 41 relative to the stage for supporting and fixing the substrate support 10, the bonding portion 41 rotate, which may be configured with such as a rotating mechanism and a stepping motor (see FIG. 2).

しかしながら、位置決め機構はこれに限定されない。 However, the positioning mechanism is not limited thereto. たとえば、X方向駆動部(X方向駆動機構)とY方向駆動部(Y方向駆動機構)とθ方向回動部が、すべて基板支持体を支持する部位(ステージ)に設けられてもよい。 For example, X-direction driving unit (X-direction drive mechanism) and Y-direction driving section (Y-direction drive mechanism) and θ direction rotating unit, all may be provided in a portion (stage) for supporting the substrate support.

<第一実施形態の基板支持体の変形例> <Modification of the substrate support body of the first embodiment>
図6に示すように、上記基板支持体10は、上記第一実施形態に示す一変形例として、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13と、当該第一支持板13が基板支持面11と反対側の面を介して着脱可能に取り付けられる第二支持板14とを有するように構成されてもよい。 As shown in FIG. 6, the substrate support 10, as a modification shown in the first embodiment, the first support plate 13 and the substrate support side mark MC2 has a substrate supporting surface 11 is subjected, the first support plate 13 may be configured to have a second support plate 14 detachably mounted through the surface opposite to the substrate supporting surface 11. すなわち、図6に示す基板支持体10は、基板支持面11を有し且つ基板支持体側マークMC2が附された第一支持板13を第二支持板14に着脱可能に取り付けられて構成されている。 That is, the substrate support 10 shown in Figure 6, is composed of the first support plate 13 and the substrate support side mark MC2 has a substrate supporting surface 11 is subjected removably attached to the second support plate 14 there.

この場合、たとえば、第二支持板14は、基板支持体10を移動させ位置決めする位置決め機構又はステージ(図示せず)に固定されてもよい。 In this case, for example, the second support plate 14 may be fixed to the positioning mechanism or stage to position by moving the substrate support 10 (not shown).

第一支持板13を第二支持板14に着脱可能に取り付けるために、図6に示すように、第二支持板14を貫通する第一支持板真空吸着孔15が設けられてもよい。 To detachably mounting the first support plate 13 to the second support plate 14, as shown in FIG. 6, the first support plate vacuum suction holes 15 may be provided which passes through the second support plate 14. 第一支持板13を、第二支持板14上に第一支持板真空吸着孔15の開口部を覆うように取り付けて、第一支持板真空吸着孔15を真空引きすることで、第一支持板13を第二支持板14上に十分な強度で固定することができる。 A first support plate 13, on the second supporting plate 14 is attached so as to cover the opening of the first support plate vacuum suction holes 15, by a first support plate vacuum suction holes 15 for evacuation, the first support it can be fixed with sufficient strength to the plate 13 on the second support plate 14.

第二支持板14上に着脱可能に取り付けられた第一支持板13の基板支持面11上に仮基板WTを取り付けるために、図6に示すように、第一支持板13と第二支持板14とを通して貫通する第一基板吸着孔16及び第二基板吸着孔17が、それぞれ設けられてもよい。 To attach the temporary substrate WT on the substrate supporting surface 11 of the first support plate 13 detachably mounted on the second supporting plate 14, as shown in FIG. 6, the first support plate 13 the second support plate the first substrate adsorbing holes 16 and the second substrate suction hole 17 which penetrates through the 14 may be provided respectively. 第一基板吸着孔16及び第二基板吸着孔17とは、第一支持板13が第二支持板14上に取り付けられたときに、流体連通する貫通孔が形成するように、第一支持板13と第二支持板14とに設けられている。 The first substrate adsorbing holes 16 and the second substrate suction hole 17, when the first support plate 13 is mounted on the second support plate 14, so as to form a through hole in fluid communication with, the first supporting plate 13 and is provided on the second support plate 14. 第二支持板14に開けられた第二基板吸着孔17は、上記の第一支持板真空吸着孔15とは別に設けられていることが好ましい。 The second substrate suction hole 17 drilled in the second support plate 14 is preferably provided separately from the first support plate vacuum suction holes 15 described above.

したがって、取付け手順としては、まず、第一基板吸着孔16及び第二基板吸着孔17が貫通孔を形成するように、第二支持板14上に所定のマークが附された第一支持板13を真空吸着により固定する。 Accordingly, the attachment procedure, first, as the first substrate adsorbing holes 16 and the second substrate suction hole 17 is a through-hole, the first supporting plate a predetermined mark on the second supporting plate 14 is subjected 13 the fixed by vacuum suction. 次に、仮基板WTを、第一支持板13の基板支持面11上に、第一基板吸着孔16の開口部を覆うように取り付けて、第一基板吸着孔16及び第二基板吸着孔17を真空引きすることで、仮基板WTを第一支持板13の基板支持面11上に十分な強度で固定することができる。 Then, the temporary substrate WT, on the substrate supporting surface 11 of the first support plate 13, mounted so as to cover the opening portion of the first substrate adsorbing holes 16, the first substrate suction holes 16 and the second substrate adsorbing holes 17 the by vacuuming can be fixed with sufficient strength to the temporary substrate WT on the substrate supporting surface 11 of the first support plate 13.

ただし、上述の又は図6に示す、第一支持板13の第二支持板14上への着脱可能な取り付け方や、第二支持板14上に着脱可能に取り付けられた第一支持板13の基板支持面11上への仮基板WTの取り付け方は、一例にすぎず、上記の取り付け方に限定されるものではなく、他の取り付け方が採用されてもよい。 However, shown in or Figure 6 above, detachable Attaching and possible to the second support plate 14 on the first support plate 13, the first support plate 13 detachably mounted on the second supporting plate 14 attaching of the temporary substrate WT to the substrate supporting surface 11 above is only one example, not intended to be limited to the mounting side of the, how the attachment of other may be employed.

また、第一支持板13は、第二支持板14上へ所定位置関係となるように位置決めされて取り付けられるように構成されてもよい。 The first support plate 13 may be configured to be mounted is positioned to have a predetermined positional relationship onto the second support plate 14. たとえば、第一支持板と第二支持板とに位置合わせ用のマークを附して、これらのマークの間の相対的な位置ずれ量を画像認識により測定し補正するように、第一支持板を第二支持板上に位置決めをしてから接触させて取り付ける工程を設けてもよい。 For example, denoted by the mark for alignment to the first support plate and a second supporting plate, the relative positional deviation between these marks to measure corrected by the image recognition, the first support plate the may be provided a second positioning on the support plate and attached in contact after step.

本実施例によれば、基板支持側マークMC2の形態に応じた、種々の第一支持板13を用意し、第二支持板がステージ等(図示せず)が固定されたまま、各プロセスに応じて所定の第一支持板13を取り付けることができる。 According to this embodiment, depending on the form of the substrate support side mark MC2, providing a variety of the first support plate 13, while the second support plate stage (not shown) such as is fixed, in each process it can be attached to a predetermined first support plate 13 depending. これにより、多品種生産を効率よく行うことができる。 As a result, it is possible to perform multi-product production efficiently.

図6に示す第一支持板13においては、基板支持体側マークMC2は、基板支持面11上に附されているが、基板支持側マークMC2が附される位置はこれに限られない。 In a first supporting plate 13 shown in FIG. 6, the substrate support side mark MC2 is being subjected on the substrate supporting surface 11, the position where the substrate supporting side mark MC2 is subjected is not limited to this. たとえば、基板支持側マークMC2は、第一支持板13の第二支持板14に向かい合う面に附されてもよく、第一支持板13の内部に埋め込まれて形成されてもよい。 For example, the substrate support side mark MC2 may be subjected to a surface facing the second support plate 14 of the first support plate 13 may be formed embedded in the first support plate 13. 基板支持体側マークMC2は、対象物であるチップCPの位置決めの際の画像認識に使用される光の光路L上にある必要がある。 Substrate support side mark MC2 is required in the light path L of light used for image recognition during the positioning of the chips CP as an object.

第一支持板13と第二支持板14との双方を、使用される光が十分透過できる程度に透明であるように、すなわち使用される光の少なくとも一部が透過することができるように構成されることが好ましい。 Configuration the first support plate 13 to both the second support plate 14, so that the light used is transparent enough to sufficiently transparent, i.e. to be able to at least a portion of the light to be used is transmitted it is preferred that the. この場合は、発光装置である光源21が、基板支持体10の下側(基板支持体10の基板支持面11から見て反対側)に配置され、受光装置である撮像部22が、基板支持体10の上側(基板支持体10の基板支持面11側)に配置されることができる。 In this case, the light source 21 is a light emitting device is disposed on the lower side of the substrate support 10 (the opposite side as viewed from the substrate supporting surface 11 of the substrate support 10), the imaging unit 22 is received apparatus, a substrate support It may be disposed on the upper side of the body 10 (the substrate supporting surface 11 of the substrate support 10). 光源21からほぼ基板支持面11に垂直方向に発せられた光は、第一支持板13と第二支持板14とを有する基板支持体10と仮基板WTとチップCPを透過し、ボンディング部41を透過又は通過して、撮像部22に入射される。 Light emitted in the direction perpendicular to the substrate supporting surface 11 substantially from the light source 21 is transmitted through the substrate support 10 the temporary substrate WT and chip CP has a first support plate 13 and the second support plate 14, the bonding portion 41 It passes through or passes through and is incident on the imaging unit 22. 撮像部22に入射された光は、基板支持体10とチップCPを透過する際に、それぞれに附されたマークMC1,MC2の情報を含んでいる。 Light incident on the imaging unit 22, when passing through the substrate support 10 and the chip CP, includes mark MC1, MC2 information that is subjected to, respectively.

基板支持体側マークMC2を第一支持板13の基板支持面11上に附して、光源(発光装置)21と撮像部(受光装置)22を基板支持面11の上側(基板支持体の基板支持面側)に配置する場合、第一支持板13は、使用される光に対して透明である必要はない。 The substrate support side mark MC2 and denoted on the substrate supporting surface 11 of the first support plate 13, the light source (light emitting device) 21 and the imaging unit (light receiving unit) 22 of the substrate support of the upper (substrate support substrate supporting surface 11 If you place on the side), the first support plate 13 need not be transparent to the light used.

基板支持体側マークMC2を第一支持板13の第二支持板14に向かい合う面に附し、又は第一支持板13の内部に埋め込むように附して、光源(発光装置)21と撮像部(受光装置)22とを基板支持体10の上側(基板支持体10の基板支持面11側)に配置する場合、第一支持板13は、使用される光に対して透明であるように構成される。 Denoted by the substrate support side mark MC2 to the surface facing the second support plate 14 of the first support plate 13, or denoted so as to be embedded in the inside of the first support plate 13, the light source (light emitting device) 21 and the imaging unit ( If you place a light receiving device) 22 on the upper side of the substrate support 10 (substrate supporting surface 11 of the substrate support 10), the first support plate 13 is configured to be transparent to the light used that.

<2. <2. 第二実施形態> Second Embodiment>
次に、図7及び図8を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップを一括して最終基板に接合する方法について説明する。 Next, referring to FIGS. 7 and 8, a method for bonding using a positioning method according to the first embodiment collectively a plurality of chips to the final substrate.

本実施形態に係る、チップを基板に接合する方法は、複数のチップCPを基板WAに一括して接合する方法であって、仮基板WTを支持する基板支持面11を有し、当該基板支持面11上の複数の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S21と、電極BUを有する電極面を有するチップであって、基板支持体側マークMC2に対応するチップ側マークMC1が附された複数のチップCPを準備する工程S22と、基板支持面11上に透明な仮基板WTを取り付ける工程S23と、基板支持面11にほぼ垂直方向に、仮基板WTとチップ側マーク領域とを透過する光を用いて、基板支持体側マークMC2とチップ側マークMC1とを画像認識して各チップCPと仮基板WTとの間の相対位置誤差を測定 According to the present embodiment, a method of joining a chip to a substrate is a method of joining together a plurality of chips CP on the substrate WA, it has a substrate supporting surface 11 for supporting the temporary substrate WT, the substrate support a step S21 of preparing the substrate support 10 the substrate support side mark MC2 to a plurality of predetermined positions has been subjected over the surface 11, a chip having an electrode surface having electrode BU, corresponding to the substrate support side mark MC2 a reaction process S22 of preparing a plurality of chips CP chip side mark MC1 is subjected, the reaction process S23 of attaching the transparent temporary substrate WT on the substrate supporting surface 11, substantially perpendicularly to the substrate supporting surface 11, and the temporary substrate WT using the light transmitted through the chip-side mark area, measuring the relative position error between the respective chips CP and the temporary substrate WT by image recognition and the substrate support side mark MC2 and the chip-side mark MC1 補正することにより、仮基板WT上の各所定位置に対してチップCPを位置決めする工程S24(図8(a))と、各チップCPが位置決めされた仮基板WT上の各所定位置に、各チップCPを、各チップCPの電極面と反対側の面が仮基板WTに接するように、順次取り付けていく工程S25(図8(a))と、複数のチップCPが取り付けられた仮基板WTと最終基板WAとを貼り合わせる工程S26(図8(b))と、最終基板WAに接合された複数のチップCPから仮基板WTを分離する工程S27(図8(c))と、を備える。 By correcting a step S24 to position the chip CP for each predetermined position on the temporary substrate WT (FIG. 8 (a)), each predetermined position on the temporary substrate WT each chip CP is positioned, the the chip CP, as surface opposite to the electrode surface of each chip CP is in contact with the temporary substrate WT, the process sequentially attached S25 (FIG. 8 (a)), a temporary substrate WT which a plurality of chips CP is attached comprises a final substrate WA and the bonding step S26 (FIG. 8 (b)), the step of separating the temporary substrate WT plurality of chips CP joined to the final substrate WA S27 and (FIG. 8 (c)), the .

本実施形態では、第一実施形態において基板支持体に支持される「基板」を、当該実施形態では「仮基板」と称し、「仮基板」上に取り付けられた複数のチップが一括して接合される対象である基板を「最終基板」と称する。 In the present embodiment, the "substrate" which is supported by the substrate support in the first embodiment, in this embodiment referred to as a "temporary substrate", a plurality of chips mounted on a "temporary substrate" is collectively bonded the substrate is a subject which is referred to as "final substrate". しかし、「仮基板」及び「最終基板」の「仮」及び「最終」は、これら二つの「基板」を区別するために用いられる用語であって、辞書などで定義される又は一般的に用いられる「仮」及び「最終」の意味に限定して解釈されるべきではない。 However, "temporary" and "final" in "temporary substrate" and "final substrate", used a term used to distinguish these two a "substrate", or generally defined by such dictionaries It is "temporary" and should not be construed as being limited to the meaning of the "final". たとえば、「最終基板」に複数のチップが接合された後に、これらのチップや「最終基板」に係るプロセスにおいて、他の基板が使用される場合もあり、このような場合が排他的に解釈されるものではない。 For example, after the plurality of chips are bonded to the "final substrate", in the process according to the chips and "final substrate", may also have other substrate is used, such a case is exclusively interpreted not shall.

また、本実施形態では、「チップ」は、電気回路を有し、さらには電気回路と接続された電極をその表面(電極面)に有していることが好ましい。 Further, in the present embodiment, "chip", has an electrical circuit, and more preferably has an electrode connected to the electric circuit on the surface (electrode surface). さらに、チップが接合される「最終基板」は、電極面の電極と接合される電気配線M1を有していることが好ましい。 Furthermore, the "final substrate" chips is bonded, preferably it has an electrical wiring M1 which is bonded to the electrode of the electrode surface. そして、チップの電極と、当該チップの電極と対応する最終基板の電気配線M1とが接触するように接合されることが好ましい。 Then, the tip of the electrode, that the final substrate of the electrical wiring M1 and the corresponding electrode of the chip are bonded to contact is preferred. これにより、チップの電気回路と最終基板との間、又は最終基板を介して当該チップと他のチップとの間の電気信号又は電流の授受が可能になる。 This enables transfer of electrical signals or currents between the between, or with the chip and the other chip via the final substrate between the electric circuit and the final substrate of the chip.

本実施形態では、仮基板WTは、チップCPの平面的な位置合わせ、及び最終基板WAにチップCPが接合される際にチップCPの支持基板として機能しつつ、最終基板WT上には残らない。 In the present embodiment, the temporary substrate WT, move planar position of the chip CP, and while functioning to the final substrate WA as the supporting substrate of the chip CP when the chips CP are joined, does not remain on the final substrate WT . このような仮基板WTは、次のプロセス又は他のプロセスにリサイクルされ、若しくは一回だけ用いられて廃棄される場合がある。 Such temporary substrate WT may be recycled to the next process or other processes, or discarded used only once. このような用途には、マークを附すことにより生じうる仮基板WTのコストの上昇を抑制することができる。 Such applications, it is possible to suppress an increase in cost of the temporary substrate WT which may occur by Hus mark.

仮基板WTと最終基板WAとの貼り合わせる工程S26の後に、仮基板WTを最終基板WA上に接合されたチップCPから分離することができるようにするために、チップCPを取り付ける前に仮基板WT上に樹脂からなる層(樹脂層)RSを形成しておくことが好ましい。 After be bonded steps S26 in the temporary substrate WT and the final substrate WA, in order to be able to be separated from the chips CP which is bonded to the temporary substrate WT on the final substrate WA, temporary substrate before attaching the chip CP it is preferred that on WT comprising a resin layer (resin layer) previously formed the RS. この樹脂層RSにより、取り付けられたチップCPを仮基板WT上に、最終基板WA上へ接合するまでは固定(仮固定)するとともに、最終基板WA上への接合後に、樹脂層RSを含んだ仮基板WTをチップCPから取り外すことが可能になる。 The resin layer RS, the mounted chips CP on the temporary substrate WT, with up bonded onto the final substrate WA fixed (temporarily fixed), after bonding to the final substrate WA, including the resin layer RS the temporary substrate WT makes it possible to remove from the chip CP.

樹脂層RSは、スピンコート法などで形成されてもよく、また樹脂シートを仮基板WT上に貼り付けることで形成されてもよい。 Resin layer RS ​​may be formed by spin coating or the like, or may be formed by pasting a resin sheet on a temporary substrate WT.

たとえば、上記樹脂層RSの樹脂は熱可塑性樹脂であることが好ましい。 For example, it is preferable that the resin of the resin layer RS ​​is a thermoplastic resin. 一般に、熱可塑性樹脂は、加熱により軟化し流動性を増加させる。 In general, the thermoplastic resin causes softened by heating to increase the flowability. 特にガラス転移温度以上では、流動性が顕著になる。 Particularly in glass transition temperature or higher, the fluidity becomes remarkable. したがって、当該熱可塑性樹脂を、そのガラス転移温度未満であって十分に軟化する温度まで加熱させてから、熱可塑性樹脂からなる樹脂層RS上にチップCPを取り付ける。 Therefore, the thermoplastic resin, a below its glass transition temperature after heated to a temperature that sufficiently softened, mounting the chips CP on the resin layer on the RS of a thermoplastic resin. 例えば、樹脂層RSを形成する熱可塑性樹脂のガラス転移温度が200℃である場合には、これを150℃程度に加熱することで軟化させることができる。 For example, if the glass transition temperature of the thermoplastic resin forming the resin layer RS ​​is 200 ° C., this to can be softened by heating to about 0.99 ° C.. その後、加熱を停止して熱可塑性樹脂の温度が低下することで再び樹脂が硬化することで、チップは熱可塑性樹脂の樹脂層RSを介して仮基板WT上に固定(仮固定)されることになる。 After that, again the resin at the temperature of the thermoplastic resin by stopping the heating is reduced to cure, chips fixed (temporarily fixed) by the fact on the temporary substrate WT via the resin layer RS ​​thermoplastic resin become. 仮基板WTを分離する工程は、熱可塑性樹脂を、加熱して軟化させることで行われる。 Separating the temporary substrate WT will be realized by the thermoplastic resin, it is softened by heating. この加熱で到達する温度は、流動性が顕著になるガラス転移温度以上とする必要はない。 The temperature reached in the heating need not be the glass transition temperature or higher the fluidity becomes remarkable. たとえば、例えば、樹脂層RSを形成する熱可塑性樹脂のガラス転移温度が200℃である場合には、これを150℃から180℃程度の温度で加熱することで軟化させて、上記分離工程を行ことが好ましい。 For example, For example, if the glass transition temperature of the thermoplastic resin forming the resin layer RS ​​is 200 ° C. is which was softened by heating at a temperature of about 180 ° C. from 0.99 ° C., lines the separation step it is preferable. 上記の加熱温度は、いずれも、チップCPや最終基板WAが有する電気回路、電極や電気配線などの金属部の融点を超えないことが好ましい。 The above heating temperature are both electrical circuits having chip CP and the final substrate WA is preferably that does not exceed the melting point of the metal portion of the electrodes or electrical wiring.

またたとえば、上記樹脂層RSの樹脂は熱硬化性樹脂であってもよい。 Also, for example, resin of the resin layer RS ​​may be a thermosetting resin. この場合、チップを取り付ける前に、仮基板WT上に熱硬化性樹脂の樹脂層RSを形成することができる。 In this case, before attaching the chip, it is possible to form the resin layer RS ​​thermosetting resin on a temporary substrate WT. 当該熱硬化性樹脂が未硬化の状態で、チップを取り付け、チップの取り付け後に、当該熱硬化性樹脂をその硬化温度以上に加熱することで硬化させる。 The thermosetting resin in an uncured state, mounting the chips, after mounting of the chip, is cured by heating the thermosetting resin above its curing temperature. これにより、チップCPは、仮基板WT上に固定(仮固定)される。 Thus, the chip CP is fixed (provisionally fixed) on a temporary substrate WT. 仮基板WTを分離する工程は、硬化した熱硬化性樹脂に対してレーザアブレーションを行うことにより行われてもよい。 Separating the temporary substrate WT may be performed by performing laser ablation to the cured thermoset resin. 強度の強いレーザ光を硬化した熱硬化性樹脂の樹脂層RSに対して照射することにより、当該樹脂層RS内に気泡を発生させることができる。 By irradiating the resin layer RS ​​of cured thermoset resin intense laser light intensity, it is possible to generate bubbles in the resin layer RS. この気泡により、樹脂層RSの機械的強度が低くなるので、仮基板WTをチップCPから比較的容易に分離させることが可能になる。 This bubble, the mechanical strength of the resin layer RS ​​is lower, the temporary substrate WT becomes possible to relatively easily separated from the chips CP.

またたとえば、上記樹脂層RSの樹脂は光硬化性樹脂であってもよい。 Also, for example, resin of the resin layer RS ​​may be a light curable resin. この場合、チップCPを取り付ける前に、仮基板WT上に熱硬化性樹脂の樹脂層RSを形成することができる。 In this case, before mounting the chip CP, it is possible to form the resin layer RS ​​thermosetting resin on a temporary substrate WT. 当該熱硬化性樹脂が未硬化の状態で、チップCPを取り付け、チップCPの取り付け後に、当該光硬化性樹脂に樹脂を硬化させる波長の光を照射することにより硬化させることができる。 In the uncured state is the thermosetting resin, fitted with a chip CP, after installation of the chip CP, can be cured by irradiation with light of a wavelength for curing the resin in the photocurable resin. たとえば、光硬化性樹脂は紫外線硬化樹脂であることが好ましい。 For example, it is preferable photocurable resin is ultraviolet curable resin. 紫外線硬化樹脂は、紫外線の照射により硬化する。 UV-curable resin is cured by irradiation of ultraviolet rays. これにより、チップCPは、仮基板WT上に固定(仮固定)される。 Thus, the chip CP is fixed (provisionally fixed) on a temporary substrate WT. 仮基板WTを分離する工程は、硬化した熱硬化性樹脂に対してレーザアブレーションを行うことにより行われてもよい。 Separating the temporary substrate WT may be performed by performing laser ablation to the cured thermoset resin.

樹脂層RSは、上記熱可塑性樹脂、熱硬化性樹脂及び光硬化性樹脂の例を挙げたが、これに限定されない。 Resin layer RS, the thermoplastic resin, an example of a thermosetting resin and a photocurable resin, but is not limited thereto. チップCPの仮基板WT上への取り付けの際に、チップCPを十分な強度で仮基板WT上に固定(仮固定)することができ、仮基板WTの最終基板WA上への接合後に、仮基板WTをチップCPから分離することができる特性を有する樹脂であれば、これを用いて樹脂層RSを形成することができる。 Upon attachment to the temporary substrate WT chip CP, fixed on the temporary substrate WT and tip CP with sufficient strength can be (temporarily fixed) to, after bonding to the final substrate WA of the temporary substrate WT, tentative as long as it is a resin having the property of being able to separate the substrate WT from the chip CP, it is possible to form the resin layer RS ​​by using this.

図8では、樹脂層RSは、仮基板WT上に形成されているが、これに限られない。 In Figure 8, the resin layer RS ​​is formed on a temporary substrate WT, but not limited thereto. たとえば、樹脂層RSは、チップCPの仮基板WTに取り付けられる面、すなわちチップCPの電極面と反対側の面上に形成されてもよい。 For example, the resin layer RS, the surface to be attached to the temporary substrate WT chip CP, i.e. may be formed on the surface opposite to the electrode surface of the chip CP.

最終基板WA上に接合されたチップCPから仮基板WTを分離することができるようにするために、チップCPを取り付ける前に仮基板WT上に樹脂からなる層(樹脂層)RSを形成しておく例を示したが、これに限られない。 In order to be able to separate the temporary substrate WT from chips CP which is bonded to a final substrate WA, made of a resin layer (resin layer) on the temporary substrate WT before attaching the chip CP to form RS an example placing, but not limited thereto. たとえば、樹脂を使わずとも、仮固定をチップCP又は仮基板WTの表面に水の層を形成し、水の力(ファンデルワールス力又は表面張力)でチップCPを仮基板WTに仮固定してもよい。 For example, without using the resin, the temporary fixing to form a layer of water on the surface of the chip CP or temporary substrate WT, temporarily fixing the chip CP to the temporary substrate WT water force (van der Waals forces or surface tension) it may be. その後、上記水の力によるチップCPと仮基板WTとの仮固定の力より強い接合力で、チップCPを最終基板WA上に接合し、当該接合の後に仮基板WTをチップCPから剥がすことができる。 Thereafter, a strong bonding force than the force of the temporary fixing of the chip CP and the temporary substrate WT by the force of the water, and bonding the chips CP on the final substrate WA, be peeled off after the joining temporary substrate WT from the chip CP it can. チップCPの最終基板WAへの接合は、たとえば、真空中で、チップCP及び最終基板WAの接合面をエネルギー粒子で照射して活性化させた後、常温で接触さらには必要に応じて加圧することで行われてもよい。 Bonding to the final substrate WA chip CP is, for example, in a vacuum, after activation by irradiation with the bonding surface of the chip CP and the final substrate WA energy particles, more contact at room temperature pressurized if necessary it may be carried out by. この接合方法は、常温接合法とも称される。 The bonding method is also referred to as room-temperature bonding method.

仮基板WTと最終基板WAの接合の際に、仮基板WTと最終基板WAに予め附しておいたマークを用いて、両基板間の位置合わせを行ってもよい。 During bonding of the temporary substrate WT and the final substrate WA, using a mark that has been previously denoted the temporary substrate WT and the final substrate WA, may be carried out alignment between the substrates. たとえば、仮基板WTと最終基板WAとにそれぞれ、仮基板側マークMC3と最終基板側マークMC4とを設けてもよい。 For example, each of the temporary substrate WT and the final substrate WA, may be provided with temporary substrate side marks MC3 and final substrate side marks MC4. 仮基板側マークMC3及び最終基板側マークMC4は、チップ側マークMC1と基板支持体側マークMC2と同様な手法により仮基板WT及び最終基板WAに附することで形成されうる。 Temporary substrate side marks MC3 and final substrate side marks MC4 may be formed by Fusuru the temporary substrate WT and final substrate WA by the same as the chip-side mark MC1 and the substrate support side mark MC2 technique.

仮基板WTと最終基板WAの位置合わせは、上記のチップCPと基板支持体10との間の位置合わせと同様に、画像認識により、仮基板側マークMC3及び最終基板側マークMC4との間の相対位置誤差を測定し、これを補正するように、仮基板WTと最終基板WAとの間の相対的位置を移動させることにより行われることが好ましい。 Alignment of the temporary substrate WT and the final substrate WA, like the alignment between the chip CP and the substrate support 10 described above, by image recognition, between the temporary substrate side marks MC3 and final substrate side marks MC4 the relative position error is measured, to correct this, it is preferably carried out by moving the relative position between the temporary substrate WT and the final substrate WA. 相対的位置が補正された後に、仮基板WTと最終基板WAとは互いに接合される(図8(b))。 After the relative position is corrected, the temporary substrate WT and the final substrate WA is joined together (Figure 8 (b)).

仮基板WTの分離後には、最終基板WA上に接合された複数のチップCPにより第1層のチップCP1が形成される(図8(c))。 After separation of the temporary substrate WT, chip CP1 of the first layer is formed by a plurality of chips CP which is bonded to a final substrate WA (FIG 8 (c)). この第1層のチップCP1と最終基板WTとを、あらたな最終基板として、本実施形態により、さらに複数のチップを一括して接合してもよい。 The chip CP1 and final substrate WT of the first layer, as a new final substrate, the present embodiment may be further collectively joining a plurality of chips. すなわち、本実施形態により、第二の仮基板WT2上に第2層用のチップを取付け、この第2層用のチップを、最終基板WA上にすでに接合された第1層のチップCP1上に、接合する。 That is, the present embodiment, attaching the chip for second layer on the second temporary substrate WT2, the second layer for the tip, on the first layer of chip CP1 already joined on the final substrate WA , to join. その結果、2層の複数のチップCPが最終基板WA上に積層されて実装される(図8(d))。 As a result, a plurality of chips CP of two layers are mounted is laminated on a final substrate WA (FIG 8 (d)). この際、チップCP1の電極面と反対側の面には他の電極(図示せず)が設けられているのが好ましい。 In this case, preferably the electrode surface opposite to the surface of the chip CP1 is provided with another electrode (not shown). これにより、チップCP1の電極BUとチップCP2の上記他の電極とが接合して、接合されたチップCP1,CP2間での電気的接続が確立される。 Thus, by joining with the other electrode of the electrode BU and chip CP2 of chip CP1 is, electrical connection between the chip CP1, CP2 joined is established. 仮基板WT上に取り付けられた第2層のチップCP2と、最終基板WA上に接合された第1層のチップCP1との間の位置決めは、第二仮基板WT2上に附された仮基板側マークMC3と最終基板側マークMC4とを画像認識することにより行ってもよく、また、第1層のチップに附されたチップ側マークMC1と、第2層のチップCP2に附されたチップ側マークMC2とを画像認識することにより行ってもよい。 Chip CP2 of the second layer mounted on a temporary substrate WT, positioned between the chip CP1 of the first layer which is bonded to a final substrate WA is temporary substrate which is subjected on the second temporary substrate WT2 may be performed by image recognition of the mark MC3 and final substrate-side mark MC4, also, a chip-side mark MC1 which was subjected to a chip of the first layer, the chip-side mark subjected to chip CP2 of the second layer MC2 and may be performed by image recognition. この方法を繰り返して、合計N層(Nは3以上)のチップCPを最終基板WA上に積層することができる。 Repeat this process a total of N layers (N is 3 or more) can be stacked chips CP of on the final substrate WA.

<3. <3. 第三実施形態> Third Embodiment>
次に、図9及び図10を参照しつつ、第一実施形態に係る位置決め方法を利用して複数のチップの電極間に電気的接続を確立するエンベデッドウエハレベルパッケージ方法(埋め込み型ウエハレベル実装方法、eWLP)について説明する。 Next, referring to FIGS. 9 and 10, the embedded wafer level packaging method (embedded wafer level packaging method which utilizes a positioning method according to the first embodiment to establish electrical connection between a plurality of chips of the electrode , eWLP) will be described.

図2及び図8(a)に示す位置決め装置100及び200においては、ボンディング部41のボンディングヘッド42が、チップCPの電極BUを有する電極面を吸着して、電極面が基板WTと反対方向に向くようにチップCPを保持することができるように構成されているが、図10(a)に示すチップ位置決め装置300においては、ボンディング部41のボンディングヘッド42がチップCPの電極BUを有する電極面と反対側の面を吸着して、電極面が基板WTに向うようにチップCPを保持することができるように構成されている。 The positioning apparatus 100 and 200 shown in FIGS. 2 and FIG. 8 (a), the bonding head 42 of the bonding portion 41, by adsorbing electrode surface having electrode BU chip CP, the electrode surface in the opposite direction to the substrate WT are configured to be able to hold the chip CP to face, in the chip positioning device 300 shown in FIG. 10 (a), the electrode surface where the bonding head 42 of the bonding portion 41 has an electrode BU chips CP by adsorbing the surface opposite the electrode surface is configured to be able to hold the chip CP as toward the substrate WT.

本実施形態に係る、チップの埋め込み型ウエハレベル実装方法は、仮基板WTを支持する基板支持面11を有し、当該基板支持面11上の複数の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S31と、電極BUを有する電極面を有するチップであって、基板支持体側マークMC2に対応するチップ側マークMC1が附された複数のチップCPを準備する工程S32と、基板支持体10の基板支持面11上に透明な仮基板WTを取り付ける工程S33と、当該透明な仮基板WTの接合面上に透明な樹脂層RSを形成する工程S34と、仮基板WTと各チップCPとを基板支持面11にほぼ垂直方向に透過する光を用いて、基板支持体側マークMC2とチップ側マークMC1とを画像認識して各チップCPと仮 According to the present embodiment, an implantable wafer level packaging method of the chip has a substrate supporting surface 11 for supporting the temporary substrate WT, substrate support side mark MC2 to a plurality of predetermined positions on the substrate supporting surface 11 is subjected a step S31 of preparing the substrate support 10, a chip having an electrode surface having electrode BU, step S32 of preparing a plurality of chips CP chip side mark MC1 corresponding to the substrate support side mark MC2 is subjected When, in the step S33 of mounting a transparent temporary substrate WT on the substrate supporting surface 11 of the substrate support 10, a step S34 of forming a transparent resin layer RS ​​on joint surface of the transparent temporary substrate WT, temporary substrate WT and each chip CP with light transmitted in a direction substantially perpendicular to the substrate supporting surface 11 and the substrate support side mark MC2 and the chip-side mark MC1 and image recognition to each chip CP and the temporary 板WTとの間の相対位置誤差を測定し補正することにより、仮基板WT上の各所定位置に対して各チップCPを位置決めする工程S35(図10(a))と、各チップCPが位置決めされた仮基板WT上の各所定位置に、各チップCPを、各チップCPの電極BUが樹脂層RSに接触するように順次取り付けていく工程S36(図10(a))と、仮基板WT上に取り付けられた複数のチップCPの配置関係を維持するように、仮基板WT上に取り付けられた複数のチップCPを第二樹脂RS2で固定する工程S37(図10(b))と、仮基板WTと樹脂層RSとを、複数のチップCPから分離する工程S38(図10(c))と、複数のチップの電極の内の所定の電極を接続するように、金属配線Mを形成する工程S39(図10(d By relative position error measured correction between the plate WT, as the step of positioning the respective chips CP on each predetermined position on the temporary substrate WT S35 (FIG. 10 (a)), each chip CP is positioned each predetermined position on the temporary substrate WT that is, each chip CP, the process electrodes BU of each chip CP is sequentially mounted so as to be in contact with the resin layer RS ​​S36 (FIG. 10 (a)), a temporary substrate WT so as to maintain the positional relationship of the plurality of chips CP attached to the top, as the step of fixing a plurality of chips CP attached to the temporary substrate WT by the second resin RS2 S37 (FIG. 10 (b)), the tentative the substrate WT and the resin layer RS, with the step of separating a plurality of chips CP S38 (FIG. 10 (c)), so as to connect the predetermined electrodes of the plurality of chips of the electrodes, forming a metal wiring M step S39 (FIG. 10 (d )と、を備える。 ) And it includes a.

仮基板WT上に取り付けられた複数のチップCPを第二樹脂RS2で固定する工程S37は、仮基板WT上に取り付けられた複数のチップCPの配置関係を維持するように、当該複数のチップCPをその一部又は全体を樹脂(第二樹脂RS2)で埋め込んで固定することが好ましい(図10(b))。 Step S37 for fixing the plurality of chips CP attached to the temporary substrate WT by the second resin RS2 so as to maintain the positional relationship of the plurality of chips CP attached to the temporary substrate WT, the plurality of chips CP that is preferably a part or the entire fixing is embedded in the resin (second resin RS2) (Figure 10 (b)). しかし、複数のチップの配置関係の維持の手法は、樹脂の埋め込みで行うことに限られず、他の手法でもよい。 However, the method of maintaining the positional relationship of the plurality of chips is not limited to be performed by the embedding of the resin or may be in other ways. 例えば、仮基板WT上に取り付けられた複数のチップCPに接触及び接着するような基板を、当該複数のチップCPの電極面と反対側から接着させることで、これらの複数のチップCPの配置関係を維持するようにしてもよい。 For example, a substrate such as to contact and adhere to a plurality of chips CP attached to the temporary substrate WT, by adhering the side opposite to the electrode surface of the plurality of chips CP, arrangement of the plurality of chips CP the may be maintained.

仮基板WTと樹脂層RSとを、複数のチップCPから分離する工程S38では、樹脂層RSが仮基板WTと一緒に複数のチップCPから分離されるのが好ましい。 A temporary substrate WT and the resin layer RS, the step S38 is separated from the plurality of chips CP, that the resin layer RS ​​is separated from the plurality of chips CP with temporary substrate WT preferred. この分離には、上記第二実施形態で説明した分離の方法を採用することができる。 The separation can be adopted a method of separation described in the second embodiment. 樹脂層RSの全体が、仮基板WTと一緒に分離されるのが好ましいが、樹脂層RSの一部が複数のチップCP上に残存する場合もある。 Whole of the resin layer RS ​​is, but preferably is separated together with the temporary substrate WT, in some cases a portion of the resin layer RS ​​remains on a plurality of chips CP. この場合は、研磨やエッチング処理などを用いて、残存する樹脂層RSを除去することが好ましい。 In this case, by using a polishing or etching treatment, it is preferable to remove the resin layer RS ​​remaining.

仮基板WTと樹脂層RSが分離された後は、チップの電極BUが、埋め込み樹脂の最表面から露出している。 After the temporary substrate WT and the resin layer RS ​​is separated, tip electrode BU is exposed from the outermost surface of the potting. この埋め込み樹脂RS2の最表面から、チップCPの電極BUが十分に露出していない場合には、当該チップCPの電極BUがある埋め込み樹脂RS2の最表面を、研磨やエッチング処理などを用いて、チップCPの電極BUを十分に露出させることが好ましい。 From the outermost surface of the potting RS2, when the electrode BU chip CP is not sufficiently exposed, outermost surface of the potting RS2 has electrodes BU of the chip CP, by using a polishing or etching process, it is preferred to sufficiently expose the electrode BU chip CP.

このように、埋め込み樹脂RS2から露出した複数のチップCPの電極BUの内の所定の電極を接続するように、パターニングと金属蒸着により金属配線M2が形成される(図10(d))。 Thus, as to connect the predetermined electrodes of the plurality of chips CP electrodes BU exposed from the embedding resin RS2, metal wiring M2 is formed by patterning and metal deposition (Figure 10 (d)). すなわち、チップ間の再配線が行われる。 In other words, re-wiring between chips is performed.

複数のチップCPの電極BUの内の所定の電極BUの接続のための金属配線M2の形成手法は、パターニングと金属蒸着による手法に限定されない。 Formation method of the metal wires M2 for a given electrode BU connection of the electrodes BU plurality of chips CP is not limited to the method by patterning and metal deposition. たとえば、所定の金属配線M2を表面に有する基板(金属配線基板)を、当該金属配線Mとこれに対応するチップCPの電極BUが接続されるように、複数のチップCPに対して貼り付けることで行われてもよい。 For example, the substrate (metal wiring board) having a predetermined metal wiring M2 to the surface, so that the electrodes BU of the metal wires M and the chip CP corresponding thereto are connected, paste to a plurality of chips CP it may be carried out in. この場合、仮基板WTに取り付けられた複数のチップCPは、樹脂の埋め込みにより固定されている必要はない。 In this case, a plurality of chips CP attached to the temporary substrate WT need not be fixed by embedding resin. この方法によれば、たとえば、上述した、複数のチップCPの配置関係を維持するように、仮基板WT上に取り付けられた複数のチップCPが、当該複数のチップCPの電極面と反対側から接触及び接着するような基板により固定されている状態でも、金属配線M2を形成することができる。 According to this method, for example, described above, to maintain the positional relationship of the plurality of chips CP, a plurality of chips CP attached to the temporary substrate WT is from the side opposite to the electrode surface of the plurality of chips CP even when fixed by a substrate, such as contact and adhesion, it is possible to form the metal wiring M2.

金属配線を形成する工程S39の後に、さらに、当該金属配線の表面を被覆するように樹脂等による層を形成して、金属配線(再配線)をも埋め込む構造を形成することもできる(図示せず)。 After the step S39 of forming a metal wire, further, the surface of the metal wiring to form a layer of a resin or the like so as to cover, to form a structure embedding even a metal wiring (redistribution) can be (shown not).

図10では、チップCPの基板支持面11に垂直方向の寸法(高さ)は一定に描かれているが、これに限らない。 In Figure 10, the vertical dimension of the substrate supporting surface 11 of the chip CP (height), but is depicted in a certain, not limited to this. 仮基板WTに取り付けられるチップCPの高さは、様々であってもよい。 The height of the chip CP attached to the temporary substrate WT may be varied. 多種のチップCPを仮基板WTに取り付けた後に、これらのチップCPすべてが埋まるように樹脂で埋め込んで固定することで、高さの異なる複数の種類のチップを、ウエハレベルで埋め込み(エンベッドし)、これらのチップ間で電気的接続を行う実装が可能になる。 A wide chip CP after attaching the temporary substrate WT, by fixing embedded in the resin so that all the chips CP are filled, different types of chips heights, buried at the wafer level (embeds) , mounting becomes possible to carry out electrical connection between these chips. 本実施形態によれば、さらに、仮基板WTにマークを附さないことにより、仮基板WTのコストを抑制し、より安価にかつ効率よく、エンベデッドウエハレベルパッケージを実現することができる。 According to this embodiment, further, by not state the mark on the temporary substrate WT, to suppress the cost of the temporary substrate WT, less expensive and efficiently, it is possible to realize an embedded wafer level package.

<4. <4. 第四実施形態> Fourth Embodiment>
次に、図11及び図12を参照しつつ、基板上に樹脂を成形する金型成形方法にいて説明する。 Next, referring to FIGS. 11 and 12, will be described are in a mold molding method for molding the resin on the substrate.

本実施形態に係る、基板上に樹脂を成形する金型成形方法は、基板WTを支持する基板支持面11有し、当該基板支持面11上の所定位置に基板支持体側マークMC2が附された基板支持体10を準備する工程S41と、金型側マーク部に基板支持体側マークに対応する金型側マークMC5が附された金型を準備する工程S42と、基板支持体10の基板支持面11上に透明な基板を取り付ける工程S43と、基板上の金型が押し付けられる位置に樹脂RS3を塗布(分注)する工程S44と、金型側マークMC5が附された金型側マーク部を有する金型(金型押圧部)44を用いて、基板支持体10と基板WTと金型側マーク部とを基板支持面にほぼ垂直方向に透過する光を用いて、基板支持体側マークMC2と金型側マークMC5とを画 According to the present embodiment, die molding method for molding the resin on the substrate has a substrate supporting surface 11 for supporting the substrate WT, substrate support side mark MC2 at a predetermined position on the substrate supporting surface 11 is subjected a step S41 of preparing a substrate support 10, a step S42 of preparing a mold die side mark MC5 is subjected corresponding to the substrate support side marks the mold-side mark portion, the substrate supporting surface of the substrate support 10 and step S43 for mounting the transparent substrate on 11, in a position the mold on the substrate is pressed against the step S44 that the resin RS3 coated (dispensed), the mold-side mark portion the mold-side marks MC5 was subjected by use of a mold (mold pressing portion) 44 having, a substrate support 10 and the substrate WT and the mold-side mark part with a light transmitted in a direction substantially perpendicular to the substrate supporting surface, and the substrate support side mark MC2 mold-side marks MC5 Tooe 認識して金型44と基板WTとの間の相対位置誤差を測定し補正することにより、基板WT上の所定位置に位置決めする工程S45と、塗布(分注)された樹脂RS3上に金型44を押し付けて金型成形を行う工程S46と、を備える。 By recognizing and measuring the relative position error between the die 44 and the substrate WT to correct, in Step S45 that positioned at a predetermined position on the substrate WT, coated (dispensed) resinous RS3 mold on comprising 44 to step S46 to perform the molding by pressing, and the.

金型側マークMC5が附される金型側マーク部は、画像認識に使用される光を十分に透過させる程度に透明であることが必要である。 Mold-side mark portion the mold side mark MC5 is subjected, it is necessary to be transparent to the extent that sufficiently transmits light to be used for image recognition.

また、金型又は金型押圧部44を構成する材料は、金属に限られず、たとえば樹脂であってもよい。 Further, the material constituting the mold or mold pressing portion 44 is not limited to the metal may be, for example, resin.

図12は、本実施形態に係る基板上に樹脂を成形する金型成形方法を実施するための装置の一例として、ナノインプリントを行うための金型成形装置500の概略構成を示す側面図である。 Figure 12 is an example of an apparatus for performing the molding method for molding the resin on the substrate according to the present embodiment is a side view showing a schematic configuration of a molding device 500 for performing nanoimprinting. この金型成形装置500は、マークが附された基板支持体10と、第一実施形態のボンディングヘッド42に替わる金型押圧部44と、基板支持体10の基板支持面11に対してほぼ垂直方向に伝播する光を発する発光装置(光源)21と受光装置(撮像装置)22とを備えている。 The molding device 500 includes a substrate support 10 marks are subjected, the mold pressing portion 44 replaces the bonding head 42 of the first embodiment, substantially perpendicular to the substrate supporting surface 11 of the substrate support 10 and a light-emitting device (light source) 21 that emits light propagating in a direction and a light receiving device (imaging device) 22. 図12では、ナノインプリントによりガラス基板WT上に樹脂RS3を用いて、三次元構造であるレンズ54を作成する金型成形装置500(ナノインプリント装置)を示しているが、本実施形態はこれに限定されない。 In Figure 12, using the resin RS3 on a glass substrate WT by nanoimprinting, while indicating the three-dimensional structure a molding device 500 for creating a lens 54 which is (nanoimprint apparatus), the present embodiment is not limited thereto . 本実施形態の金型成形方法及び金型成形装置500は、たとえば、数十ナノメートルからサブミクロンメートルの寸法で規定される微細構造の種々のナノインプリント技術に適用されうる。 Molding method and molding apparatus 500 of this embodiment, for example, can be applied from tens of nanometers to various nanoimprint technology microstructure defined by submicron dimensions meters.

金型押圧部44には、基板支持体10の基板支持体側マークMC2と対応するマーク(金型側マーク)MC5が附されており、基板支持体側マークMC2と金型側マークMC5とを画像認識して金型押圧部44と基板WTとの間の相対位置誤差を測定し補正することにより、金型押圧部44と基板WTとの位置決めが行われる。 The mold pressing portion 44, and the substrate support side mark MC2 of the substrate support 10 has been subjected corresponding mark (die side mark) MC5, image recognition and a substrate support side mark MC2 mold side mark MC5 by correcting measured the relative position error between the mold pressing portion 44 and the substrate WT, positioning the mold pressing portion 44 and the substrate WT is carried out.

上記成形は、基板WT上に所定の樹脂RS3を塗布し、この樹脂RS3に金型押圧部44を押し付けることで金型押圧部44の金型形状を樹脂RS3に転写することで行うことができる。 The molding is coated with a predetermined resin RS3 on the substrate WT, the mold shape of the mold pressing portion 44 can be carried out by transferring the resin RS3 by pressing the mold pressing portion 44 to the resin RS3 . このように、本願発明に係る位置決め工程を行いつつ、ステップアンドリピート方式を行うことで、すなわち、ある位置でマークを画像認識により金型の基板に対する位置決めをして金型を押し付けることを、所定の複数の位置に対して順次行うことで、大型の金型を使用せずに、広い面積を有する金型を、高速にかつ正確に成形することができる。 Thus, while performing the positioning step according to the present invention, by performing the step-and-repeat method, namely, that the pressing mold by positioning the mold to the substrate by the image recognition mark at a certain position, a predetermined of by sequentially performed for a plurality of positions, without using a mold of a large, a mold having a large area can be formed fast and accurately.

金型成形装置500は、さらに、樹脂RS3を基板WT上に分注するディスペンサ51を有して構成されていてもよい(図12)。 Molding apparatus 500 further resin RS3 may be configured with a dispense dispenser 51 on the substrate WT (Figure 12). ディスペンサ51は、後に金型押圧部44が押し付けられる位置にRS3を適正量分注する。 The dispenser 51 is properly amount to note the RS3 in a position where the mold pressing portion 44 is pressed against the post. このRS3を分注する基板上の位置の精度は、金型押圧部44と基板支持体10の位置決め精度に比べて低くても構わない場合もある。 Position accuracy on the substrate for dispensing the RS3 are sometimes may be lower than the positioning accuracy of the mold pressing portion 44 and the substrate support 10.

金型成形装置500は、さらに、成形された樹脂RS3を硬化させる樹脂硬化手段52を有して構成されていてもよい。 Molding apparatus 500 may further be configured with a resin curing device 52 for curing the resin RS3 molded. 樹脂RS3として紫外線(紫外光)硬化樹脂を用いる場合には、樹脂硬化手段52として紫外光(UV)照射装置を配置することが好ましい(図12)。 Ultraviolet as resin RS3 in the case of using (ultraviolet light) curable resin, it is preferable to dispose the ultraviolet light (UV) irradiation device as the resin curing means 52 (FIG. 12). 樹脂硬化手段である紫外光(UV)照射装置52は基板WTで金型成形された樹脂RS3の部位に対して、所定の波長と強度の紫外線53を所定の時間に亘り照射する。 Ultraviolet light is a resin curing unit (UV) irradiation apparatus 52 for sites of the resin RS3 that is molding the substrate WT, it is irradiated over the ultraviolet 53 of a predetermined wavelength and intensity at a given time. これにより、金型成形により形成された樹脂RS3は硬化し、その形状が固定される。 Thus, the resin RS3 formed by molding hardens, its shape is fixed.

ディスペンサ51と樹脂硬化手段52とは、ボンディング部41に取り付けられた金型押圧部44に対して所定の間隔で配置され、基板WTを支持する基板支持体10を移動させるように攻勢されることが好ましい。 The dispenser 51 and the resin hardening unit 52, that are disposed at predetermined intervals relative to the mold pressing portion 44 attached to the bonding portion 41, is offensive to move the substrate support 10 for supporting the substrate WT It is preferred. これにより、ディスペンサ51による樹脂RS3の基板WT上への分注と、金型押圧部44の押し付けによる樹脂RS3の金型成形と、成形された樹脂RS3の硬化とを、順次、ステップアンドリピート方式で行うことができ、広い面積に亘り金型成形を効率よく行うことができる。 Thus, a dispensing onto the substrate WT resin RS3 by a dispenser 51, a molding resin RS3 by pressing of the mold pressing portion 44, and curing of the resin RS3 molded sequentially step-and-repeat method can be performed by, it is possible to perform efficiently over mold molding a wide area.

また、樹脂RS3の分注は上記のディスペンサ51による分注に限られない。 Moreover, the dispensing of the resin RS3 is not limited to dispensing by the dispenser 51. たとえば、樹脂の分注と成形は、射出成形により、金型押圧部44の内部形状と基板WTとで定義される空間内に樹脂RS3を射出して成形することで行われてもよい。 For example, molding a dispensing of resin, by injection molding, the resin RS3 may be performed by molding and injected into the space defined by the inner shape and the substrate WT mold pressing portion 44. この場合、凹形状の金型の表面のある位置に、射出口(図示せず)を設け、当該射出口から樹脂を射出できるように、金型押圧部が構成されることが好ましい。 In this case, in a position where they concave mold surface, is provided an injection port (not shown), to allow injecting resin from the injection port, it is preferable that the mold pressing portion is configured.

さらにまた、図12では、樹脂RS3は分注される場合を示したが、これに限られない。 Furthermore, in FIG. 12, the resin RS3 showed when dispensed is not limited to this. たとえば、樹脂RS3は、基板の表面を覆うように、又はコーティングするように塗布されてもよい。 For example, the resin RS3 is to cover the surface of the substrate, or may be applied to the coating. 樹脂RS3は基板の表面全体をコーティングするように塗布されてもよい。 Resin RS3 may be applied to coat the entire surface of the substrate.

<第一変形例> <First Modification>
図12では、板状の基板WTの一方の表面上にレンズ54が形成される実施例が示されているが、レンズ54の形成態様はこれに限らない。 In Figure 12, the embodiment in which the lens 54 is formed on one surface of the plate-like substrate WT is shown, formation of the lens 54 is not limited thereto. 本実施形態の第一変形例として、図13に示すように、レンズ54は基板WTの両面に形成されてもよい。 As a first modification of this embodiment, as shown in FIG. 13, the lens 54 may be formed on both surfaces of the substrate WT. 図13では、基板WTの所定位置の両面にレンズ54a,54bを設けることで、同じ金型押圧部44と同じ樹脂RS3を用いて成形することで同じ特性のレンズを形成する場合でも、図12に示す場合と異なる光学特性を有するレンズを形成することができる。 In Figure 13, double-sided lens 54a at a predetermined position of the substrate WT, by providing the 54b, even when forming a lens of the same characteristics by molding using the same resin RS3 same mold pressing portion 44, FIG. 12 it is possible to form a lens having a case with different optical characteristics shown in. また、基板WTの一方の面と他方の面とにおいて、異なる金型押圧部44を用いてレンズ54a,54bを成形してもよい。 Further, in the one surface and the other surface of the substrate WT, different mold pressing portion 44 the lens 54a with may be molded 54b.

基板の両側にレンズを形成するためには、最初にレンズ54が形成された面を基板支持体10に十分な強度で固定するために、最初に形成されたレンズ54の三次元構造を吸収する構造が基板支持体10に設けられていることが好ましい。 To form a lens on both sides of the substrate, first a surface lens 54 are formed to secure a sufficient strength to the substrate support 10, to absorb the three-dimensional structure of the initially formed lens 54 it is preferable that the structure is provided on the substrate support 10.

たとえば、基板支持体10の表面に、形成されたレンズ54を収納できる凹部18が設けられてもよい(図13(a))。 For example, the surface of the substrate support 10, a lens 54 formed may be is provided recesses 18 which can hold (FIG. 13 (a)).

あるいは、レンズを収納できる凹部又は孔が設けられ、基板支持体10の表面に吸着により固定することができるスペーサ19を用いてもよい(図13(b))。 Alternatively, recess or hole is formed can hold the lens, may be used a spacer 19 which can be fixed by adsorption on the surface of the substrate support 10 (FIG. 13 (b)). マークの画像認識のために、このスペーサ19は透明である必要がある。 For image recognition of the mark, the spacer 19 must be transparent. また、スペーサ19は、少なくとも基板支持体10に装着されたときに、基板支持面11に対して平行となるように、両面の平行度の高い板状に形成されていることが好ましい。 The spacer 19 is, when mounted on at least the substrate support 10 so as to be parallel to the substrate supporting surface 11, it is preferably formed on both surfaces of parallelism high plate.

これにより、基板WTの第一の面上へのレンズの形成が完了した後に、第二の面上へレンズを形成する場合に、既に形成されたレンズを当該凹部等に収容することで、当該第一の面上に形成されたレンズ54aを変形又は損傷させることなく、基板WTを基板支持体10に対して密着して取り付けることができるので、第二の面上へのレンズ54bの成形を正確に行うことができる。 Accordingly, after the formation of the lens onto the first surface of the substrate WT is completed, in the case of forming the lens to a second on the surface, already lenses formed by accommodating to the recesses and the like, the without deforming or damaging the lens 54a formed on the first surface, since the substrate WT can be attached in close contact to the substrate support 10, the molding of the lens 54b onto the second surface it can be carried out accurately.

数十nmから数μmの凹凸を形成するナノインプリント技術の問題の一つは、パターンを形成する場所に金型を位置合わせすることが困難なことである。 One of the problems nanoimprint technology for forming irregularities of several μm from a few tens of nm is that it is difficult to align the mold in a location to form a pattern. 基板に対する金型の位置合わせ精度を上げるために基板にマークのような構造を設けることも考えられるが、最終製品の特性に影響を与える構造が基板上に存在することは好ましくない。 It is conceivable to provide a structure such as a mark on a substrate in order to improve the alignment accuracy of the die to the substrate, the structure affecting the properties of the final product are present on the substrate is not preferable. 例えばレンズのような光学デバイスがナノインプリントで形成させる基板上にマークが残ることは、完成した光学デバイスの光学特性において好ましくない。 For example the optical device such as a lens remains the mark on the substrate to form nano-imprinting is not preferred in the optical properties of the finished optical device. しかし、本願発明に係る金型成形を適用すれば、最終製品に必要でなく、工程上必要な位置合わせのためのマークなどを基板に附す必要はなくなる。 However, by applying the molding according to the present invention, the final product not required, it becomes unnecessary to Hus like to the substrate mark for step necessary for alignment. したがって、高速で正確な位置決めを達成するとともに、最終製品の特性を劣化させること無く、ナノインプリントを行うことが可能になる。 Therefore, while achieving precise positioning at high speed, without degrading the properties of the final product, it is possible to perform nanoimprinting.

<第二変形例> <Second Modification>
さらには、本実施形態の第二変形例として、上記実施形態により作成された基板上の三次元構造は、当該基板と同じ面積を有する金型を作成するための金型としても使用されうる。 Further, as a second modification of the present embodiment, the three-dimensional structure on the substrate created by the above-described embodiment may also be used as a mold for making a mold having the same area as the substrate. すなわち、上記実施携帯により作成された金型を仮金型又は中間金型として、この仮金型をさらに用いて最終金型55を成形することができる。 That is, a mold created by the above-described mobile as Karikin type or intermediate mold, it is possible to form the final die 55 further using the Karikin type. この最終金型の成形方法は、形成された樹脂を有する基板の面上に、硬化性(熱可塑性、熱硬化性、光硬化性など)の流体材料を塗布する工程(図14(a))と、当該基板上に塗布された流体材料を熱処理又は光照射などで硬化させて最終金型55を形成する工程(図14(a))と、形成された樹脂54と基板WTとからなる仮金型を最終金型55から分離する工程(図14(b))とを、さらに備えてもよい。 Method of molding the final mold, on the surface of the substrate having the formed resin, applying a fluid material of a curable (thermoplastic, thermosetting, photocuring, etc.) process (FIG. 14 (a)) When temporary comprising the step of curing the fluid material coated on the substrate by heat treatment or the like, or light irradiation to form the final mold 55 (FIG. 14 (a)), and formed resin 54 and the substrate WT separating the mold from the final mold 55 (FIG. 14 (b)) and may comprise further.

本実施形態により作成されたレンズ54などの三次元構造を有する基板WT(仮金型)上に、ニッケルなどの金属を堆積させ(図14(a))、堆積された金属を残して上記仮金型を取り外すことで、広い面積を有する最終金型55を作成することができる(図14(b))。 On the substrate WT (Karikin type) having a three-dimensional structure such as a lens 54 created by the present embodiment, depositing a metal such as nickel (FIG. 14 (a)), the deposited metal to leave the temporary by removing the mold, it is possible to create a final die 55 having a large area (FIG. 14 (b)). 上記金属の堆積は、電気鋳造(電鋳)、スパッタ法などによる蒸着により行われてもよい。 Deposition of the metal is electroformed (electroforming), it may be performed by deposition by a sputtering method.

金型を作成するための金型は、通常、1回程度用いられて廃棄される場合がある。 Mold for making a mold may typically be discarded used about once. このような用途には、マークを附すことにより生じうる基板のコストの上昇を回避することができる。 Such applications can be avoided an increase in the cost of the substrate may occur by Hus mark.

<5. <5. 他の実施形態> Other embodiments>
なお、上記実施形態では、基板に位置決めする対象物として、チップや金型などが一例として用いられたが、対象物はこれらに限られない。 In the above embodiment, as an object for positioning on the substrate, although such chips and mold were used as an example, the object is not limited to these.

本発明は、図15に示すように、より一般に、基板上に対象物を位置決めする方法であって、基板を支持する基板支持面を有し、当該基板支持面上の所定位置に基板支持体側マークが附された基板支持体を準備する工程とS1、対象物側マークが附されたマーク領域を有する対象物を準備する工程S2と、基板支持体の基板支持面上に透明な基板を取り付ける工程S3と、基板支持体の基板支持面にほぼ垂直方向に、少なくとも基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程S3と、を備える方法を含む。 The present invention, as shown in FIG. 15, more generally, to a method for positioning a workpiece on a substrate having a substrate support surface for supporting a substrate, the substrate support side at a predetermined position on the substrate supporting surface process and S1 for preparing a substrate support marks are subjected, attached and step S2 of preparing a target object having a mark region where the object side mark is subjected, a transparent substrate on a substrate supporting surface of the substrate support a step S3, in a direction substantially perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through at least the substrate, between the object and the substrate and the substrate support side mark and the object-side mark image recognition by measuring the relative position error correction includes a step S3 for locating an object on a substrate, the method comprising.

以上、本願発明の幾つかの実施形態及び実施例について説明したが、これらの実施形態及び実施例は、本願発明を例示的に説明するものである。 Having described several embodiments and examples of the present invention, these embodiments and examples are illustrative of the present invention exemplarily. 特許請求の範囲は、本願発明の技術的思想から逸脱することのない範囲で、実施の形態に対する多数の変形形態を包括するものである。 Claims, within the range not departing from the technical idea of ​​the present invention is intended to encompass numerous variations to the embodiments. したがって、本明細書に開示された実施形態及び実施例は、例示のために示されたものであり、本願発明の範囲を限定するものと考えるべきではない。 Accordingly, embodiments and examples disclosed herein has been presented for purposes of illustration and should not be considered as limiting the scope of the present invention.

たとえば、図面及び明細書では、S11とS12、S21とS22、S31とS32、S41とS42、S1とS2とはそれぞれこの順番で行うように記載したが、逆に行われても並行して行われてもよい。 For example, in the drawings and specification, S11 and S12, S21 and S22, S31 and S32, S41 and S42, S1 and has been described as carried out in this order respectively with S2, be performed in the opposite parallel rows it may be cracking. S11、S21、S31、S41及びS1は、それぞれS13、S23、S33、S43及びS3の前に行われていればよい。 S11, S21, S31, S41 and S1, respectively S13, S23, S33, it is sufficient performed before S43 and S3. また、S12、S22、S32、S42及びS2は、それぞれS14、S24、S34、S44及びS4の前に行われていればよい。 Further, S12, S22, S32, S42 and S2, respectively S14, S24, S34, it is sufficient that performed before at S44 and S4.

図2、図8、図10、図12、図13、及びこれに対応する明細書の記載において、発光装置である光源21と受光装置である撮像部22とが、基板支持体及び基板を挟むように配置され、使用される光が、光源21と撮像部22との間の光路Lにあるすべての部位を透過又は通過する例が示されている。 2, 8, 10, 12, 13, and the description corresponding thereto, the light source 21 is a light emitting device and the imaging unit 22 is a light receiving device, sandwiching the substrate support and the substrate are arranged, the light used is an example of transmitting or passing all the sites in the light path L between the light source 21 and the imaging unit 22 is shown. すなわち、上記各図に示す例においては、少なくとも基板WTと基板支持体10とチップCPは、使用される光に対して透明である必要があるが、本発明はこれに限られない。 That is, in the example shown in the drawings, at least the substrate WT and the substrate support 10 and the chip CP, it is necessary to be transparent to the light used, the present invention is not limited thereto. 以下、例示的に、図16を参照しつつ、幾つかの光学システムの変形例を説明する。 Hereinafter illustratively with reference to FIG. 16, a modified example of several optical systems.

図16(a)に示す変形例のように、光源21は、基板支持体10の上側(基板支持体10の基板支持面11と同じ側)に配置され、撮像部22に入射する光と同軸の光路Lに光を発するように配置されてもよい。 As in the modification shown in FIG. 16 (a), the light source 21 is disposed above the substrate support 10 (the same side as the substrate supporting surface 11 of the substrate support 10), light and coaxial incident on the imaging unit 22 it may be arranged to emit light in the light path L of. この場合、基板支持体10が、使用される光に対して透明である必要はない。 In this case, the substrate support 10 need not be transparent to the light used. 撮像部22と実質的に同じ箇所から発せられた光は、対象物CPを透過して、対象物側マークMC1が附されている対象物CPのマーク領域と基板WTを透過し、基板支持面11で反射される。 Light emitted from the imaging unit 22 substantially the same portion is transmitted through the object CP, transmitted through the mark region and the substrate WT object CP where the object side mark MC1 is subjected, the substrate supporting surface It is reflected by the 11. 基板支持面11で反射される際に、基板側マークMC2の情報が伝播する光に含まれることになる。 When reflected by the substrate supporting surface 11, information of the substrate-side marks MC2 is to be contained in the light propagates. 基板支持面11で反射された光は、再び、基板WTと対象物CPのマーク領域とを透過して撮像部22に入射される。 The light reflected by the substrate supporting surface 11 is again incident on the imaging unit 22 passes through the mark region of the substrate WT and the object CP.

図16(b)に示す変形例のように、同軸光学系を有する光源21と撮像部22が、基板支持体10の下側、すなわち基板支持体10に対して基板WTの反対側に配置されてもよい。 As in the modification shown in FIG. 16 (b), the light source 21 and the imaging unit 22 having a coaxial optical system is disposed on the opposite side of the substrate WT relative to the lower, i.e. the substrate support 10 the substrate support 10 it may be. この場合、使用される光に対して、対象物CPが透明である必要はなく、基板WTと基板支持体10とが透明である必要がある。 In this case, the light used, need not be subject CP is transparent, it is necessary and the substrate WT and the substrate support 10 is transparent. 撮像部22と実質的に同じ箇所から発せられた光は、基板支持体10を透過して、基板側マークMC2の情報を含み、基板WTを透過した後、対象物CPの表面で反射される。 Light emitted from substantially the same location and the imaging unit 22 is transmitted through the substrate support 10 includes information of the substrate-side marks MC2, after passing through the substrate WT, it is reflected by the surface of the object CP . 対象物側マークMC1が対象物CPの基板WTに対向する表面に附されていれば、上記反射の際に、対象物側マークMC1の情報が伝播する光に含まれる。 If the object-side mark MC1 is sufficient that subjected to a surface opposite the substrate WT object CP, during the reflection, information of the object-side mark MC1 is contained in the light propagates. 対象物CPで反射された光は、再び基板WTと対象物CPのマーク領域を透過して撮像部22に入射される。 The light reflected by the object CP is incident on the imaging unit 22 is transmitted through the mark region of the substrate WT and the object CP again.

図16(c)に示す変形例のように、対象物CPと基板WTの間から基板支持面11に対して垂直方向に光路La,Lbに光を伝播させる2視野光学系を用いることもできる。 As in a modification shown in FIG. 16 (c), it is also possible to use a two-field optical system for propagating the optical path La, Lb, vertically from between the object CP and the substrate WT relative to the substrate supporting surface 11 . この光学系は、一対の光源21と撮像部22、すなわち光源21aと撮像部22a及び光源21bと撮像部22bにより、それぞれ光路La,Lbをなす光が伝播するように構成されている。 The optical system includes a pair of light source 21 and the imaging unit 22, i.e. the light source 21a and the imaging unit 22a and the light source 21b and the imaging unit 22b, the optical path respectively La, the light forming the Lb is configured to propagate. 光路La及び光路Lbは、プリズムPを介して、基板支持面11に対してほぼ垂直方向に伝播することにより、それぞれ対象物CPのマークMC1と基板支持体10のマークMC2の情報を含むことになる。 Optical path La and the optical path Lb through a prism P, by propagating in a direction substantially perpendicular to the substrate supporting surface 11, that each include information of the mark MC2 mark MC1 and the substrate support 10 of the object CP Become. 撮像部22a及び22bで撮像されたマークMC1及びMC2の画像データによって、対象物CPと基板支持体10との相対位置関係を把握することができる。 The image data of the mark MC1 and MC2 which are captured by the imaging unit 22a and 22b, it is possible to grasp a relative positional relationship between the object CP and the substrate support 10. 位置決めの終了後、この光学系は、対象物CPと基板WTとの間の空間から取り除かれ、その後、対象物CPを基板WTに近づけることができる。 After completion of the positioning, the optical system is removed from the space between the object CP and the substrate WT, then, it is possible to make the object CP on the substrate WT.

100,200 位置決め装置10 基板支持体11 基板支持面12 基板吸着孔(真空吸着孔) 100,200 positioner 10 the substrate support 11 the substrate supporting surface 12 the substrate suction hole (vacuum suction hole)
13 第一支持板14 第二支持板20 光学システム21 発光装置(光源) 13 first support plate 14 the second support plate 20 optical system 21 light emitting device (light source)
22 受光装置(撮像部) 22 receiving apparatus (imaging unit)
23 画像認識装置(位置認識部)23 23 image recognition device (position recognition unit) 23
30 位置決め手段41 ボンディング部42 ボンディングヘッド(ヘッド部) 30 positioning means 41 bonding unit 42 bonding head (head)
500 金型成形装置51 ディスペンサ52 樹脂硬化手段54 レンズ55 最終金型CP チップWT,WA 基板MC1 対象物側マーク(チップ側マーク) 500 molding device 51 the dispenser 52 resin curing means 54 lens 55 final mold CP chip WT, WA substrate MC1 object side mark (chip side mark)
MC2 基板側マーク MC2 substrate-side marks

Claims (13)

  1. 基板上に対象物を位置決めする方法であって、 A method for positioning a workpiece on a substrate,
    基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a substrate, a step of preparing a substrate support substrate support side marks on the substrate supporting surface on is subjected,
    対象物側マークが附されたマーク領域を有する対象物を準備する工程と、 A step of preparing an object having a mark region where the object side mark is subjected,
    基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、 And attaching the transparent substrate not subjected marks on the substrate supporting surface of the substrate support,
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと対象物側マークとを画像認識して対象物と基板との間の相対位置誤差を測定し補正することにより、基板上に対象物を位置決めする工程と、 In a direction perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, the relative position error between the target and the substrate were measured and the substrate support side mark and the object-side mark image recognition by correcting the steps of positioning a workpiece on a substrate,
    を備える、方法。 Equipped with a, way.
  2. 基板支持体は、前記光の少なくとも一部が透過することができるように構成される、請求項1に記載の方法。 The substrate support is configured to allow at least a portion of the light is transmitted The method according to claim 1.
  3. 基板支持体は、基板支持面を有し且つ基板支持体側マークが附された第一支持板を第二支持板に着脱可能に取り付けられてなる、請求項1または請求項2に記載の方法。 Substrate support consists a first support plate and the substrate support side mark has a substrate supporting surface is subjected removably attached to the second support plate, the method according to claim 1 or claim 2.
  4. 電気回路を有する複数のチップを電気配線を有する最終基板に一括して接合する方法であって、 A method of joining together a plurality of chips having an electrical circuit to the final substrate with electrical wiring,
    仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a temporary substrate, a step of preparing a substrate support having a plurality of substrate support side marks on the substrate supporting surface on is subjected,
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、 Has an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected,
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、 And attaching a transparent temporary substrate which is not subjected marks on the substrate supporting surface of the substrate support,
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、基板上にチップを位置決めする工程と、 In a direction perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, by measuring the relative position error between the a and the substrate support side mark and the chip-side mark and the image recognizes that the chip and the substrate correction by the steps of positioning the chip on the substrate,
    前記各チップの電極面と反対側の面が仮基板に接するように、仮基板上に前記各チップを順次取り付けていく工程と、 Wherein as a surface opposite to the electrode surface of each chip is in contact with the temporary substrate, the steps of the successively mounted each chip on a temporary substrate,
    前記複数のチップが取り付けられた仮基板と最終基板とを、チップの電極と、当該チップの電極に対応する最終基板の電気配線とが接触するように貼り合わせる工程と、 A temporary substrate and the final substrate on which the plurality of chips are mounted, and the chip electrode, a step of bonding to the electric wiring of the final substrate corresponding to the electrode of the chip are in contact,
    最終基板に接合された前記複数のチップから仮基板を分離する工程と、 And separating the temporary substrate from the plurality of chips bonded to the final substrate,
    を備える、方法。 Equipped with a, way.
  5. 基板支持面上に透明な仮基板を取り付ける工程の前に、前記基板支持体の基板支持面上に前記光に対して透明な樹脂層を形成する工程を更に備える、請求項4に記載の方法。 Before the step of attaching a transparent temporary substrate on the substrate support surface further comprises a step of forming a transparent resin layer to the light on the substrate supporting surface of the substrate support, the method according to claim 4 .
  6. 前記樹脂は、熱可塑性樹脂であり、 The resin is a thermoplastic resin,
    前記各チップを仮基板に取り付ける工程では、前記熱可塑性樹脂を、加熱により軟化させ、チップの仮基板への取付けの後に当該加熱を停止して冷却することで硬化させる、請求項5に記載の方法。 Wherein in the step of mounting each chip to the temporary substrate, the thermoplastic resin, is softened by heating, and cured by cooling to stop the heating after the attachment to a temporary substrate of the chip, according to claim 5 Method.
  7. 前記樹脂は、光硬化性樹脂であり、 The resin is a photocurable resin,
    前記各チップを仮基板に取り付ける工程の後に、前記光と異なる波長の光を用いて当該光硬化性樹脂を硬化させる、請求項5に記載の方法。 Wherein each chip after the step of attaching the temporary substrate, thereby curing the photocurable resin with light of the light wavelength different method of claim 5.
  8. 前記樹脂は、熱硬化性樹脂であり、 The resin is a thermosetting resin,
    前記各チップを仮基板に取り付ける工程の後に、熱硬化性樹脂を加熱により硬化させる、請求項5に記載の方法。 After the step of attaching the chips on the temporary substrate, it is cured by heating the thermosetting resin, A method according to claim 5.
  9. 電気回路を有する複数のチップを、最終基板上に積層して接合する方法であって、 A plurality of chips having an electric circuit, a method of joining laminated onto the final substrate,
    仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a temporary substrate, a step of preparing a substrate support having a plurality of substrate support side marks on the substrate supporting surface on is subjected,
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、 Has an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected,
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、 And attaching a transparent temporary substrate which is not subjected marks on the substrate supporting surface of the substrate support,
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、 In a direction perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, by measuring the relative position error between the a and the substrate support side mark and the chip-side mark and the image recognizes that the chip and the substrate correction by the steps of positioning the respective chips on the temporary substrate,
    前記各チップを、前記各チップの電極面と反対側の面が仮基板に接するように、順次取り付けていく工程と、 Wherein each chip, as the surface opposite to the electrode surface of each chip is in contact with the temporary substrate, and sequentially attaching step,
    複数のチップが取り付けられた仮基板と既に他のチップが取り付けられた最終基板とを、対応する電極同士が接触するように貼り合わせる工程と、 The provisional substrate on which a plurality of chips are mounted and already final substrate other chip is mounted, a step of corresponding electrodes to each other attached to be in contact,
    最終基板に接合された前記複数のチップから仮基板を分離する工程とを備える、方法。 And a step of separating the temporary substrate from the plurality of chips bonded to the final substrate, method.
  10. 仮基板を支持する基板支持面を有し、当該基板支持面上に複数の基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a temporary substrate, a step of preparing a substrate support having a plurality of substrate support side marks on the substrate supporting surface on is subjected,
    電極を有する電極面を有し、チップ側マークが附された複数のチップを準備する工程と、 Has an electrode surface having electrode, a step of preparing a plurality of chips the chip side mark is subjected,
    基板支持体の基板支持面上にマークが附されていない透明な仮基板を取り付ける工程と、 And attaching a transparent temporary substrate which is not subjected marks on the substrate supporting surface of the substrate support,
    基板支持面に垂直方向に、仮基板を透過する光を用いて、基板支持体側マークとチップ側マークとを画像認識して各チップと仮基板との間の相対位置誤差を測定し補正することにより、仮基板上に各チップを位置決めする工程と、 In a direction perpendicular to the substrate supporting surface, that by using the light transmitted through the temporary substrate, relative position error is measured correction between the substrate support side mark and the chip-side mark and the image recognizes that the chip and the temporary substrate Accordingly, a step of positioning the chips on the temporary substrate,
    前記各チップの電極を仮基板の接合面に向けて、仮基板上に前記各チップを順次取り付けていく工程と、 Towards the electrodes of each chip on the bonding surface of the temporary substrate, the steps of the successively mounted each chip on a temporary substrate,
    仮基板上に取り付けられた複数のチップを樹脂で固定する工程と、 A plurality of chips mounted on a temporary substrate and fixing with a resin,
    仮基板を、前記複数のチップから分離する工程と、 The temporary substrate, and separating from said plurality of chips,
    前記複数のチップの電極の内の所定の電極を接続するように、金属配線を形成する工程と、 So as to connect the predetermined electrodes of the plurality of chips of the electrode, and forming a metal wiring,
    を備える、チップ埋め込み型の実装方法。 Comprising a chip embedded mounting method.
  11. 基板上に樹脂を成形する金型成形方法であって、 A molding method for molding the resin on the substrate,
    基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a substrate, a step of preparing a substrate support substrate support side marks on the substrate supporting surface on is subjected,
    金型側マークが附された金型側マーク部を有する金型を準備する工程と、 Preparing a mold having a mold-side mark portion the mold side mark is subjected,
    基板支持体の基板支持面上にマークが附されていない透明な基板を取り付ける工程と、 And attaching the transparent substrate not subjected marks on the substrate supporting surface of the substrate support,
    基板上に樹脂を塗布する工程と、 A step of applying a resin on a substrate,
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、 In a direction perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, and a substrate support side mark and the mold-side mark image recognition and by measuring the relative position error between the mold and the substrate by correcting the steps of positioning the mold on a substrate,
    塗布された基板上の樹脂上に金型を押し付けて金型成形を行う工程と、 And performing molding by pressing a mold coated on the resin on the substrate,
    を備える、方法。 Equipped with a, way.
  12. 基板を支持する基板支持面を有し、当該基板支持面上に基板支持体側マークが附された基板支持体を準備する工程と、 Has a substrate supporting surface for supporting a substrate, a step of preparing a substrate support substrate support side marks on the substrate supporting surface on is subjected,
    金型側マークが附された金型側マーク部を有する金型を準備する工程と、 Preparing a mold having a mold-side mark portion the mold side mark is subjected,
    前記基板支持体の前記基板支持面上にマークが附されていない透明な基板を取り付ける工程と、 And attaching the transparent substrate not subjected marks on the substrate supporting surface of the substrate support,
    基板上に樹脂を塗布する工程と、 A step of applying a resin on a substrate,
    基板支持体の基板支持面に垂直方向に、基板を透過する光を用いて、基板支持体側マークと金型側マークとを画像認識して金型と基板との間の相対位置誤差を測定し補正することにより、基板上に金型を位置決めする工程と、 In a direction perpendicular to the substrate supporting surface of the substrate support, by using the light transmitted through the substrate, and a substrate support side mark and the mold-side mark image recognition and by measuring the relative position error between the mold and the substrate by correcting the steps of positioning the mold on a substrate,
    塗布された基板上の樹脂上に金型を押し付けて樹脂を成形することで、基板と成形された樹脂とからなる仮金型を成形する工程と、 The coated on the resin on the substrate is pressed against the mold by molding a resin, a step of forming a temporary mold having a substrate and a resin molded,
    仮金型が形成された前記基板の面上に、最終金型を形成する材料を塗布する工程と、 On the surface of the substrate Karikin type is formed, a step of applying a material for forming a final mold,
    仮金型を形成された最終金型から分離する工程と、 And separating from the final mold formed a Karikin type,
    を備える、金型成形方法。 The comprising, die molding method.
  13. 基板支持面上に基板支持体側マークが附された基板支持体と、 A substrate support substrate support side mark is subjected to a substrate supporting surface,
    対象物側マークが附されたマーク領域を有する対象物を、基板支持面の基板支持面上に、画像認識により位置決めするための光学システムであって、 An object having a mark region where the object side mark is subjected, on the substrate supporting surface of the substrate supporting surface, an optical system for positioning by the image recognition,
    基板支持面に対して垂直方向に、基板支持体が支持するマークが附されていない基板における基板支持体側マークと重なる領域を光が透過するように構成された発光装置と透過した光を受光する受光装置と、 In a direction perpendicular to the substrate supporting surface to receive light transmitted through the configured light emitting device so that the substrate support light a region overlapping with the substrate support side marks in the substrate not subjected mark to support passes and a light-receiving device,
    基板支持体側マークの位置と対象物側マークの位置とを画像認識することにより対象物と基板との間の相対位置誤差を測定する画像認識装置とを有する光学システムと、 An optical system and an image recognition device for measuring the relative position error between the target and the substrate by image recognition and the position of the object-side mark of the substrate support side marks,
    測定された対象物と基板との間の相対位置誤差に基づいて、対象物と基板との相対的な位置を修正する位置決め機構と、 Based on the relative position error between the measured object and the substrate, and a positioning mechanism for correcting the relative position between the object and the substrate,
    を備える、位置決め装置。 Comprising a positioning device.
JP2012185463A 2012-08-24 2012-08-24 Positioning method and apparatus of the object on the substrate Active JP6043939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012185463A JP6043939B2 (en) 2012-08-24 2012-08-24 Positioning method and apparatus of the object on the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185463A JP6043939B2 (en) 2012-08-24 2012-08-24 Positioning method and apparatus of the object on the substrate

Publications (2)

Publication Number Publication Date
JP2014045013A JP2014045013A (en) 2014-03-13
JP6043939B2 true JP6043939B2 (en) 2016-12-14

Family

ID=50396097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185463A Active JP6043939B2 (en) 2012-08-24 2012-08-24 Positioning method and apparatus of the object on the substrate

Country Status (1)

Country Link
JP (1) JP6043939B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164623B1 (en) * 2016-10-18 2017-07-19 上野精機株式会社 Electronic component movement apparatus and an electronic component transporting device
KR101897243B1 (en) * 2017-04-19 2018-09-10 주식회사 에프에스티 Apparatus for measuring a coordinate by using an overlay

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package
JPH0779152B2 (en) * 1991-09-24 1995-08-23 日本電気株式会社 Implementation of a flip chip type semiconductor device
JPH07283269A (en) * 1994-04-04 1995-10-27 Nippon Avionics Co Ltd Bonding method between electrode pattern and bump electrode pattern on circuit substrate
US5590456A (en) * 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
JP2000323461A (en) * 1999-05-11 2000-11-24 Nec Corp Fine pattern forming device, its manufacture, and method of forming the same
JP4562254B2 (en) * 1999-07-27 2010-10-13 東レエンジニアリング株式会社 Chip mounting apparatus and a calibration method in which
JP3537400B2 (en) * 2000-03-17 2004-06-14 松下電器産業株式会社 Semiconductor-embedded module and manufacturing method thereof
JP4822577B2 (en) * 2000-08-18 2011-11-24 東レエンジニアリング株式会社 Implementation method and apparatus
JP2002158237A (en) * 2000-11-20 2002-05-31 Sony Corp Method for transferring element and method for mounting element
JP4856026B2 (en) * 2002-04-04 2012-01-18 東レエンジニアリング株式会社 Alignment method and mounting method using the method
JP2006351875A (en) * 2005-06-16 2006-12-28 Seiko Epson Corp Manufacturing method of semiconductor module and manufacturing device of semiconductor module
JP2008132722A (en) * 2006-11-29 2008-06-12 Toshiba Corp Mold for nano-imprinting, its fabricating method and method of manufacturing device using this mold
CN102977809A (en) * 2007-11-29 2013-03-20 日立化成工业株式会社 Circuit member connecting adhesive and semiconductor device
JP2010245452A (en) * 2009-04-09 2010-10-28 Tohoku Univ Collectively holding tray and three-dimensionally integrated circuit manufacturing apparatus
JP5854375B2 (en) * 2010-12-24 2016-02-09 ボンドテック株式会社 Bonding apparatus and the bonding method

Also Published As

Publication number Publication date
JP2014045013A (en) 2014-03-13

Similar Documents

Publication Publication Date Title
US10029451B2 (en) Non-contact transfer printing
US7906860B2 (en) Semiconductor device
CN1228686C (en) Producing method of electronic apparatus and producing apparatus thereof
US8350377B2 (en) Semiconductor device package structure and method for the same
US6653157B2 (en) Manufacturing method for device including function block, and light transmitting device
US7192805B2 (en) Semiconductor device and method of manufacturing the same
KR100910188B1 (en) Circuit board, circuit board-use member and production method therefor and method of laminating flexible film
US20110256714A1 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US20140225271A1 (en) Panelized packaging with transferred dielectric
CN102016653B (en) Method for producing wafer lens assembly and method for producing wafer lens
US20110285003A1 (en) Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
US20060291771A1 (en) Methods and apparatus to mount a waveguide to a substrate
US7413925B2 (en) Method for fabricating semiconductor package
US8540906B2 (en) Method of molding, process for producing lens, molding apparatus, process for producing stamper, master production apparatus, stamper production system, and stamper production apparatus
US8563358B2 (en) Method of producing a chip package, and chip package
CN103915414B (en) Flip-chip wafer-level package and method
US20110215342A1 (en) Led packaging with integrated optics and methods of manufacturing the same
US9379082B2 (en) Pressure application apparatus and pressure application method
CN102062912B (en) Optical interconnect device and method for manufacturing the same
JP2005353858A (en) Processing unit and method therefor
JP2005311298A (en) Joining method, and device and apparatus formed by method
US8192637B2 (en) Method and apparatus for imprinting microstructure and stamper therefor
US20100031833A1 (en) Imprint apparatus, imprint method, and article manufacturing method
JP5271141B2 (en) Preparation and an opto-electric hybrid module obtained thereby opto-electric hybrid module
KR20050090070A (en) Device, method, and system for pattern forming

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161013

R150 Certificate of patent or registration of utility model

Ref document number: 6043939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150