JP2018532251A - 特定用途向け電子機器パッケージングシステム、方法及びデバイス - Google Patents

Abstract

【解決手段】描写される実施形態は、特定用途向け電子機器パッケージング（「ＡＳＥＰ」）システムに向けられ、それは、電子製品及びＭＩＤを現在製造するために使用されている「バッチ」プロセスとは対照的なリールツーリール（６８ａ、６８ｂ）製造プロセスを使用して追加的な製品の製造を可能にする。一定のＡＳＥＰ実施形態を通して、コネクタ、センサ、ＬＥＤ、熱管理、アンテナ、ＲＦＩＤデバイス、マイクロプロセッサ、メモリ、インピーダンス制御、及び多層機能を直接的に製品の中に統合することが可能である。【選択図】図１３

Description

関連出願
本出願は、２０１５年６月２９日に出願された米国仮出願第６２／１８６，１０２号、２０１５年１１月１２日に出願された米国仮出願第６２／２５４，５７４号、２０１５年１１月１７日に出願された米国仮出願第６２／２５６，４７７号、及び２０１６年４月２２日に出願された米国仮出願第６２／３２６，５３９号に対する優先権を主張し、それらの全ては、その全体を参照することによって本明細書に組み込まれる。

本開示は、電子デバイス及びかかるデバイスの製造に関する。

成形相互接続デバイス（「ＭＩＤ」）は、典型的には、プラスチック構成要素及び電子回路トレースを含む３次元電気機械部品である。プラスチック基板又は筐体が生成され、電気回路及びデバイスは、プラスチック基板の上にめっきされるか、層状化されるか、又は埋め込まれる。ＭＩＤは、典型的には、従来から生産されているデバイスよりも少ない部品を有し、それは、空間及び重量の節減を結果としてもたらす。ＭＩＤデバイスの用途として、携帯電話、現金自動預け払い機、自動車用のハンドル構成要素、ＲＦＩＤ構成要素、照明、医療デバイス、及び多くの消費財が挙げられる。

ＭＩＤを製造するための現在のプロセスは、２個取り成形及びレーザ直接構造化（ＬＤＳ）を含む。２個取り成形は、１つがめっき可能であり、１つがめっき不可能である、２つの別個のプラスチック部分の使用を伴う。めっき可能な部分は、回路を形成し、めっき不可能な部分は、機械的機能を果たし、成形を完成させる。２つの部分は、共に融合され、回路が、無電解めっきの使用によって生成される。めっき可能なプラスチックは金属化され、一方、めっき不可能なプラスチックは非伝導性のままとなる。ＬＤＳは、対照的に、プラスチック材料の射出成形、レーザ活性化、次いで、金属化の工程を伴う。レーザは、その部分の上に配線パターンをエッチングし、それを金属化のために準備する。ＬＤＳを用いると、ただ１つの熱可塑性材料が必要であり、それによって、成形工程を単発プロセスにさせる。

しかしながら、構成要素の組み合わせを含むことができる３次元構造を迅速かつ効率的に製造するための改善されたシステム及びプロセスのための必要性が存在する。特に、より小さな空間の中に電子機器パッケージを追加して、より高速で動くより多くの特徴部を含む一方で、すべて削減された製造費用において、少ない電力を使用して、熱を減らす必要性が存在する。

描写される実施形態は、特定用途向け電子機器パッケージング（「ＡＳＥＰ」）システムに向けられ、それは、電子製品及びＭＩＤを現在製造するために使用されている「バッチ」プロセスとは対照的なリールツーリール（連続フロー）製造プロセスを使用して追加的な製品の製造を可能にする。一定のＡＳＥＰ実施形態を通して、コネクタ、センサ、ＬＥＤ、熱管理、アンテナ、ＲＦＩＤデバイス、マイクロプロセッサ、メモリ、インピーダンス制御、及び多層機能を直接的に製品の中に統合することが可能である。

ＡＳＥＰシステムの実施形態は、デバイスが基板成形後及び電気めっき前にシード層トレースを連続的に堆積させることによって生成されるプロセスに関する。３Ｄであり得る、基板の表面上へのトレースのシード層の適用が、リールツーリール製造プロセスにおいて行われる。デバイスを作製するためのプロセスは、好ましくは、リードフレームを形成するフレキシブルキャリアを打抜き加工すること、キャリアの上にプラスチック基板を成形すること、キャリアによって形成された内部バスに接続するトレースのシード層を堆積させること、トレースのシード層を電気めっきして、電子回路トレース、及び構成要素アセンブリを形成することを含む。必要に応じて、半田マスク付け工程が提供されてもよい。プロセスフローは、基板の表及び裏上、並びに内部層上においても同様に実行することができる。これらの及び他の態様並びに特徴を以下に更に詳細に説明する。

製造プロセスのフロー図である。 製造プロセスの更なる工程のフロー図である。 製造の種々の段階におけるキャリア上のデバイスの例解である。 キャリアから分離された完成デバイスの例解である。 リールツーリールキャリアの象徴的な例解である。 電子回路トレースを基板上に生成するための複数レーザ連続プロセスのためのフロー図である。 アセンブリの形成を示すフローチャートを例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 図６に例解されたプロセスを経るアセンブリの実施形態を例解する。 製造プロセスによって形成される自動車用ライトの概略図を例解する。 自動車用ライトの分解組立概略図である。 キャリア及び成形基板の一部分の断面図であり、その上に着座された構成要素を示す。 キャリア及び成形基板の一部分の代替の断面図である。 成形及びイメージ化された基板の凹部の中にパッケージ化されるベアダイ、能動、及び受動デバイスを用いてリールツーリール製造されるポリイミドフレキシブルコアを用いるＡＳＥＰ適用例の上面図例解である。 図１７のＡＳＥＰ適用例の概略図例解である。 キャリア及び成形基板の一部分の断面概略図であり、その上に着座された構成要素を示す。 キャリア及び成形基板の一部分の断面概略図であり、代案として着座された構成要素を示す。 キャリア及び成形基板の一部分の断面図であり、その中に着座された構成要素を示す。 ＡＳＥＰ製造プロセスの実施形態の工程を示すフローチャートである。 ＡＳＥＰ製造プロセスの実施形態の工程のフロー図である。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。 図２３のフロー図の個々の工程の拡大図を例解する。

特定の実施形態が、上記で列挙した図面を参照して以下に開示される。同じ番号／参照符号は、それぞれの図面において同じ対象を表わすことを意図されなくてもよい。以下の発明を実施するための形態におけるそれらの使用の文脈によって示されるように、一部の場合では、それらは、同じ対象を表すが、他の場合では、それらは、同じ対象を表さない。

本開示は、特定用途向け電子機器パッケージング（「ＡＳＥＰ」）システム及び方法に向けられる。プロセスは、デバイス、例えば、プリント回路基板、フレックス回路、コネクタ、熱管理特徴部、ＥＭＩシールド、高電流導体、ＲＦＩＤ装置、アンテナ、無線電力、センサ、ＭＥＭＳ装置、ＬＥＤ、マイクロプロセッサ及びメモリ、ＡＳＩＣ、受動、並びに他の電気及び電気機械式装置などの生成のために有用である。

ＡＳＥＰ製造プロセスの実施形態のためのフロー図を図１に示し、フローチャートを図６に示す。図１の工程１において、打抜き加工キャリア４０が、適切な金属又は他の材料から生産される。次に、工程２において、別個のプラスチック基板４２が、打抜き加工キャリア４０にオーバーモールドされる。これは、図６において参照番号１００で参照付けられる。トレース４４のシード層は、次いで、図１の工程３において及び図６の参照番号１１０において、プラスチック基板４２の表面上に堆積され、それは、工程３Ａにおいて提供される図から認識され得るように、キャリア４０によって形成された内部バス４３が、プラスチック基板４２の表面上のトレース４４のシード層に電気的に接続されることを可能にする。トレース４４のシード層は、（内部バス４３経由で、トレース４４のシード層に接続される）キャリア４０に電位を印加することによって、図１の工程４において及び図６の参照番号１２０において電気めっきされ、部分４６を形成し、次いで、その部分４６は電気めっき槽を通過させられる。半田マスク４８が、工程５において適用されてもよい。構成要素アセンブリは、図１の工程６において及び図６の参照番号１３０において現れ、それにおいて、構成要素５０は、基板４２に取設されて、完成デバイスを形成する。構成要素５０が半田付けされる場合、完成デバイスを形成するためにリフロープロセスを使用してもよい。構成要素５０がワイヤボンディングされる場合、半田マスク工程を省いてもよい。好適な実施形態では、形成されたデバイス２２が、リールツーリール技術を使用して製造される。キャリア４０の脇のキャリアホール５２が、各工程における代表的な図面に例解され、これらのキャリアホール５２は、キャリア４０が、連続フローにおいて製造ラインに沿って横断することを可能にする。図１のフロー図は、特定の順序における７つのプロセス工程を例解するが、当業者は、一定の用途において、工程の全てが必要とされるとは限らず、このため、工程の順序が、必要に応じて修正されてもよいことを認識するであろう。

工程１では、キャリア４０が打抜き加工／形成される。キャリア４０は、金属、例えば、銅合金（若しくは任意の他の所望の伝導性材料）などから打抜き加工／形成されてリードフレーム５４を形成してもよいし、又はポリイミドフレックス材料、例えば、１つ以上の層を有するフレキシブル回路など（一定の実施形態では、フレックス材料が４つ以上の層を有することができる）から打抜き加工／形成されてリードフレーム５４を形成してもよい。図１に示されるように、リードフレーム５４は、指部５６を有してもよく、その中に開口５８が設けられている。

工程２では、基板４２がリードフレーム５４上に成形される。指部５６における開口５８と整合する開口６０が提供されてもよい。

トレース４４のシード層の連続堆積は、図１の工程３に表されるように、好ましくは、工程２に示されるような成形後及び工程４に示されるような電気めっき前に完了する。シード層堆積は、以下により詳細に説明されるように、例えば、インクジェットプロセス、スクリーニングプロセス、又はエアロゾルプロセスによって達成される。キャリア４０によって提供された内部バス４３へのトレース４４のシード層の接続は、全ての金属、例えば、銅、ニッケル、金、銀、錫、鉛、パラジウム、及び他の材料などの電気めっきを可能にする。内部バス４３に接続されるトレース４４のシード層を堆積させ、次いで、電気めっきするプロセスは、既知の無電解めっきプロセスよりも高速な金属の堆積を可能にする。加えて、めっきプロセスは、更に従来のバッチプロセスと比較して、リールツーリール技術を使用して実現されるときにより円滑であり、低費用である。図１のフロー図は、基板４２の１つの側のみに適用される製造プロセスを示すが、製造プロセスは、基板４２の裏側及び内部層に同様に適用してもよい。金属キャリア４０の使用は、金属キャリアに加えて２つの層のみ（プラスチック基板４２の両側に１つずつ）が存在する用途に最も適した構造を結果としてもたらし得ることに留意されたい。追加的な層への要望が存在する場合には、ポリイミドフレックス材から形成されたキャリア４０の使用が、追加的な内部層が追加されることを可能にするのにより有益であり得ることが判断されている。２つ以上のキャリア４０を基板４２内に提供することができる。

ある実施形態では、キャリア４０が、フレックス材料、例えば、１つ以上の層を有するフレキシブル回路など（一定の実施形態では、フレックス材料が４つ以上の層を有することができる）から打抜き加工／形成され（工程１）、リードフレーム５４を形成する。ある実施形態では、キャリア４０が、銅合金（若しくは任意の他の所望の伝導性材料）から打抜き加工／形成され、リードフレーム５４を形成する。成形工程（工程２）は、単発若しくは２個取りプロセス又は他の従来の成形プロセスに頼ることができる。成形に続いて、リソグラフィ又はレーザパターンが使用され（工程３）、トレース４４のシード層を形成するようにパターンを形成する。その後、トレース４４のシード層が、電気めっきされ（工程４）、電子回路トレース６２を形成する。電気めっき工程（工程４）は、銅又は他の適切な材料の追加的な厚さを含む複数工程めっきプロセスを伴うことができる。

別の実施形態では、例えば、Ｍｅｓｏｓｃｒｉｂｅ技術に含まれるものなどの技法が、表面上に銅（又は他の伝導性材料）の全層厚を堆積させるために使用されてもよい。次いで、ピコ秒レーザを使用して、伝導性材料において所望回路パターンを隔離してもよい。かかるアプローチは、本明細書におけるどこかに説明されるように、めっき工程の代わりに、又は１つ以上のめっきされた金属が所望されるめっきに加えて、使用され得る。

図２は、種々の製造段階においてキャリア４０上に形成されるデバイス２２を例解する。成形基板４２無しで、Ａに表される形成されたキャリア４０が、最初に例解される。電子回路トレース６２を有する成形基板４２がＢにおいて例解され、ピン接触子がＣにおいて追加されており、追加的な回路金属化がＤにおいて表され、完成したデバイス２２が参照番号Ｅにおいて例解される。完成したデバイス２２は、図３に例解されるように隣接したキャリア４０から分離してデバイス２２を単体化してもよい。キャリア４０は図２においてデバイス２２の一方側上に描写されるが、キャリア４０は、デバイス２２の両側上に提供されることがある。

留意したように、ＡＳＥＰデバイス２２を構築するためのプロセスは、好ましくは、速度及び費用の理由のために連続的である。リールツーリール技術、例えば、図４に概略的に例解されるものなどは、デバイス２２が、バルクソースリール６８ａからスプールを解かれ、次いで、第２のリール６８ｂにおいて回収されるキャリア４０に取設される間に形成されることを可能にする。認識され得るように、いくらかのプロセス工程が、２つのリール６８ａ、６８ｂ間で行われる。

連続プロセスの一実施形態が図５に描写され、それは、基板４２上に電子回路トレース６２を生成するために複数レーザプロセスを利用することができる。基板４２は、レーザ活性化され得る樹脂を使用する標準的な型において成形してもよいし、又は基板４２は、単純なプラスチックとすることができる。認識され得るように、基板４２は、図５において断面で例解される。工程９において、レーザ７０が、基板４２の表面をアブレーションして、パターン６６を形成するために使用される。所望の相互接続パターン６６は、レーザ７０を利用して成形された基板４２上に刻まれる。ＬＤＳプロセスでは、レーザ７０からの集束ビームによって誘発される反応によって活性化されるレーザ活性化可能な材料が、添加剤を含む。ポリマー母材をアブレーションして、樹脂内の金属を活性化することによって、レーザ７０は、（工程１０に示される）無電解めっきの間に金属の後続の取設を可能にするパターン６６を生成して、電子回路トレース６２を形成する。また、めっきが取設して電子回路トレース６２を形成するように、パターン６６は、活性化表面上に適切なめっきを導くインクジェットプロセスによって塗布され得ることも可能である。無電解めっきは遅い傾向があるので、多くの場合、電解めっき槽内に部分４６を置くことがより望ましい。

プロセスがＬＤＳプロセスではない場合には、レーザ７０は、基板４２の表面をアブレーションして、単に一部の材料を除去する。それは、結局、基板４２の一部の除去が、粗面化されたチャネル７２を生成するように働き、このため、伝導性インク又はペースト７４を直接的に上手く受け取ることができることになる。工程１０では、伝導性インク又はペースト７４が、回路トレースパターンを提供するように、インクジェットプロセス、エアロゾルプロセス、又はスクリーニングプロセスを用いて塗布することができる。

インク又はペースト７４は、高伝導率及びその伝導率を上げるような低バインダ含有量を有することができる。インク又はペースト７４は、更に、めっき槽における高化学安定度及び所望の分配方法と適合性のある粘性を有するべきである。堆積されたインク又はペースト７４は、次いで、工程１１に例解されるように、レーザ又はフラッシュ加熱７６によって焼結される。焼結工程（工程１１）は、インク又はペースト７４が基板４２に接着することを保証するのに役立ち、また、（適用されるようなインク又はペースト７４は、電位が電子回路トレース６２に印加されることを可能にするのに十分に伝導性ではないことが多いでの）インク又はペースト７４が伝導性であることを確実にする。認識され得るように、無電解めっきプロセスは、無電解めっきを焼結する必要性が無いので、焼結工程（工程１１）を飛ばすことができる。最終的に、工程１２では、電気めっきが行われ、そのため、所望の厚さの銅（又は他の所望の伝導性要素）が提供されて、電子回路トレース６２を形成する。厚さの増加は、通電能力の増加を可能にし、一般に、電気めっきプロセスは、高伝導率を有する材料を生成する傾向があり、このため、結果として生じる電子回路トレース６２の性能が改善される。

好適なシステム及びプロセスは、単一ステーションの中に統合される複数のレーザ７０、７６を使用する。第１のレーザ７０は、表面をアブレーションする（工程９）一方で、第２のレーザ７６は、伝導性インク又はペースト７４が工程９において塗布された直後に、材料を焼結する（工程１０）。この設計は、製造プロセスにおける空間を節約し、各レーザ７０、７６が適切に登録されることを保証するのに役立つ。加えて、単一ステーション内への複数のレーザ７０、７６の統合は、材料のより高速な処理を可能にする。

別の実施形態では、基板４２の表面上のパターン６６が、レーザ、（真空若しくは大気中プロセスであり得る）プラズマプロセス、ＵＶプロセス、及び／又はフッ素化プロセスを用いて準備することができる。一旦、表面が、選択されたプロセスによってその上に形成されたパターン６６を有すると、パターン６６は、所望のプロセスを用いてインク付け又はペースト付けされ得、次いで、焼結され得る。焼結は、インク内のナノ粒子を融解するのに十分な熱エネルギーを提供するレーザ又は他の所望のプロセスによるものであり得る。好ましくは、電位がパターン６６上に置かれ得るように、パターン６６が、キャリア４０に電気的に接続され、パターン６６は、電気めっきされ得、電気回路トレース６２を形成する。上記プロセスは、ＸＡＲＥＣによって提供されたシンジオタクチックポリスチレン（ＳＰＳ）上に使用することができ、電気回路トレース６２の良好な保持を表面に提供することができる。

多くの液晶ポリマー（ＬＣＰ）は、成形に適した良好な耐熱性及び寸法安定性を有するので、追加的な製造に適した別の材料は、ＬＣＰである。それは、結局、ＬＣＰ材料の場合、（他のプロセスに比べて）レーザプロセスが、表面を前処理するために使用される場合、電気回路トレース６２の保持に驚くべき改善が存在することになる。一旦、表面がレーザで粗面化されると、伝導性インクが、ｎＳｃｒｙｐｔのマイクロポンプ、Ｏｐｔｍｅｃのエアロゾル、スクリーン印刷プロセス、又はインクジェットプロセスを含む種々のシステムを使用してレーザマーキングされたパターン上に堆積され得る。次いで、インクは、レーザ、光フラッシュ硬化プロセス、従来の熱露出、及び銅をベースとしたインクの場合、炉内のギ酸環境で焼結することができる。

ＬＣＰ上に電気回路トレース６２を置くことの別の代替案は、プラズマプロセスを使用して、銅を表面上に直接的に導くことである。結果として生じる電気回路トレース６２は、純銅トレースのように伝導性ではないが、電位が電気回路トレース６２上に置かれることを可能にするのにより十分である。プラズマの使用に関する１つの問題は、パターン６６が、所望され得るものほど精巧ではない傾向があることである。しかしながら、粗いパターンが形成され得、次いで、表面に著しく影響を及ぼさずに、表面から不要な銅をアブレーションするために使用され得るレーザ、例えば、ピコ秒レーザなどの使用によってより精密にされ得ることが判断されている。このため、レーザは、所望の機能を提供するパターン６６を形成するようにエッジを除去する。認識され得るように、プラズマプロセスは、焼結又は任意の前処理工程のための必要性を回避することができ、プラズマプロセスによって表面に直接的に適用される銅材料は、従来の伝導性インクよりもはるかに安価である。パターン６６は、一旦形成されると、上述したように電気めっきされ得、電気回路トレース６２を形成する。

図７〜１２から認識され得るように、開示されるプロセスは、興味深い構造を可能にする。図７は、リードフレーム５４をキャリア４０の一部分として形成することによって製造の間に（リール６８ａからリール６８ｂへの）リールツーリール手法で運ばれ得るリードフレーム５４を例解する。具体的には、リードフレーム５４は、キャリア４０の一部分として形成され、次いで、例えば、図８に描写されるように、基板４２の中に挿入成形（インサート成形）され得、次いで、上述したように処理され、例えば、図９に提供されるように、基板４２の表面上にパターン６６を提供する。リードフレーム５４は、開口５８が中に設けられた指部５６を有することに留意されたい。これらの開口５８は、基板４２を形成する成形材料における入口開口６０と整合される。これは、後に形成される電気回路トレースへの電気接続の容易さを可能にすることが判断されており、かつ、リードフレーム５４に電圧を印加することによって電子回路トレース上に電圧を提供することを可能にさせ、このため、電気めっきを容易にする。このため、リードフレーム５４における開口６０の使用は、製造目的のために有益となる。

基板４２は、半田マスク付けされてもよく、構成要素５０は、図１０及び１１に示されるように、電子回路トレース６２に半田付けされ、次いで、結果として生じるデバイス２２は、キャリア４０から単体化され得る。半田マスク付け／半田付けに代えて又は加えて、構成要素５０は、電子回路トレース６２にワイヤボンディングされてもよい。結果として生じるデバイス２２は、図１２に示されるように、実質的に追加的な手法で形成され得る統合されたデバイス２２を可能にする。電気めっきは、比較的効果的なプロセスであるので、３０分より少ない比較的短い休止時間を伴うめっき槽を通る往復経路が十分であり得、このため、複雑な組の幾何形態及び構成を可能にしながら合計プロセスを１時間よりも少なくすることが可能である。当然、めっきの追加的な層の追加は、製造プロセスの合計時間を増やし得るが、依然として、ＰＣＢを使用する従来のプロセスと比較して、端から端まで、合計時間の実質的な削減を提供するはずである。

製造プロセスが内部層に適用される実施形態では、最初に、適切なトレースが、基板４２の第１の層の外面上に提供され、所望される場合、構成要素（パッケージ化されたもの、ベアダイのいずれか、又はその両方）が、基板４２の第１の層の外面上に位置付けられ得、これらのトレースに電気的に接続されることになるように、半田付け又はワイヤボンディングされ得る。次いで、基板４２の第２の層が、外面及び構成要素の全て又は一部分の上に成形され得る。追加的なトレースが、上述したように第２の層上に提供され得、次いで、追加的な構成要素が、新しい表面上に位置付けられ得、これらの構成要素が、次いで、上述したようにトレースに接続され得る。更なる層が、各層が異なるトポロジーを有し得ることを考慮して、所望に応じて追加されてもよい。このため、限定するものではないが、第１の層は、比較的平坦／平らであり得、第２の層は、平らでない表面を提供するような手法で第１の層の上に形成され得る。当然、逆もまた行われ得る。結果として生じる構造は、このため、所望に応じて変動する内部層であって、外部層に一致する可能性がない内部層を伴う３次元形状を有することができる。

図１５に示されるように、ある実施形態では、基板４２がキャリア４０に成形されるとき、ポケット８０が基板４２に形成され、キャリア４０の材料が露出されるように、基板４２は、不連続的である。構成要素５０（１つ以上の個々の構成要素であり、それぞれが、パッケージ化又はベアダイ形態のいずれかである構成要素５０）は、露出されるキャリア４０の外面の上に直接的に置くことができる。構成要素５０は、基板４２上に形成された電子回路トレース６２へのワイヤボンディング８２によってワイヤボンディングすることができる。キャリア４０は、構成要素５０のためのヒートシンクとして機能する。非伝導性材料８４、例えば、接着剤などが、構成要素５０及びワイヤボンディング８２上に提供されてもよい。この非伝導性材料８４は、次いで、基板４２の外面の部分を形成する。適切な非伝導性材料８４として、非伝導性接着剤が挙げられるが、これに限定されるものではない。

図１６に示されるように、ある実施形態では、基板４２がキャリア４０に成形されるとき、ビア８６が基板４２に形成されてキャリア４０を露出するように、基板４２は、不連続的である。ビア８６は、所望に応じて、選択的に電気めっきされ、トレース６２及びキャリア４０の間に伝導性経路を形成する。構成要素５０は、ビア８６内に置くことができる。構成要素５０は、電子回路トレース６２へのワイヤボンディング８２によってワイヤボンディングすることができる。キャリア４０は、再び、ビア８６を通る構成要素５０のためのヒートシンクとして機能する。非伝導性材料８４、例えば、接着剤などが、構成要素及びワイヤボンディング８２の上に提供されてもよい。この非伝導性材料８４は、次いで、基板４２の外面の部分を形成する。適切な非伝導性材料８４として、非伝導性接着剤が挙げられるが、これに限定されるものではない。所望される場合、ビア８６は、基板４２に形成されたポケット及びポケット内に着座された構成要素５０内に形成されてもよい。

パッケージ化及び／又はベアダイ構成要素５０の配置及び電気接続のための多くの可能性が存在する。図１９〜２１は、可能性の一部を例解する。図１９〜２１に示されるように、基板４２は、ポケット（すなわち、凹部）が基板４２に形成されるように、不均一／不連続的な手法でキャリア４１上に成形される。実施形態に応じて、キャリア４１は、金属又はポリイミドフレックス材料を含んでもよいし、また、構成要素５０が中に置かれるポケットにおいて露出されてもよいし、又は露出されなくてもよい。図１９では、例えば、キャリア４１は、構成要素５０の下方で露出されていないが、図２０では、キャリア４１は、構成要素５０の下方で露出されている。構成要素５０は、キャリア４１の上に置かれてもよいが、それらは、キャリア４１に電気的に接続されなくてもよい。例えば、キャリア４１は、構成要素５０のためのヒートシンクとして機能してもよいが、直接的な電気接続を提供しなくてもよい。図２１では、構成要素５０が、キャリア４１の開口内に置かれる。重ねて、構成要素５０は、キャリア４１に電気的に接続されてもよいし、又は接続されなくてもよい。

前に述べたように、パッケージ化及び／又はベアダイ構成要素５０の電気接続のために多くの可能性が存在する。接続は、ワイヤボンディング又は半田付けのいずれかによって行われてもよく、構成要素５０は、キャリア４１、ビア８６、又は（ポケットの中に下方へ形成され得、基板外面上に（恐らく、キャリア４１の片側上に）、若しくは中間基板層上に形成され得る）トレース６２のうちの１つ以上に電気的に接続されてもよい。

デバイス２２は、特定の回路、構成要素、ピン等を備える特定の形状及び構成を有するように説明され描写されたが、デバイス２２は、ある特定の例を使用してＡＳＥＰ製造技法をより明確に例解及び説明するためのデバイス例として意図される。このため、種々の実施形態は、デバイス２２を参照して上記で説明される。しかしながら、これらは、ＡＳＥＰ及び／又はＡＳＥＰデバイスとして集合的に呼ばれるものへの変形の一部の単なる例である。ＡＳＥＰを通して、コネクタ、センサ、ＬＥＤ、熱管理、アンテナ、ＲＦＩＤデバイス、マイクロプロセッサ、メモリ、インピーダンス制御、及び多層機能を製品の中に直接的に統合することを可能にする。

一例は、図１３に示されるように、ライト２０であり、それは、デバイス、例えば、ＡＳＥＰ技法を使用して形成することができるデバイス２２などを含む。ライト２０は、車両又は自動車における使用のための以下の例において目的とされるが、それは、汎用目的のライトのためにも全く同様に使用されてもよい。例えば、ライト２０は、内側若しくは外で、表示器内若しくは表示器のために、人間若しくは衣服上で、又は移動式個人用デバイスの一部分として、照明のために使用され得る。ライト２０のための可能な使用は、列挙するには非常に多過ぎ、特に、例として、機器若しくは機械類内又はそれらとの使用が考えられる。

自動車用ライト２０は、筐体２４、デバイス２２、及びライトパイプ２８を含む。筐体２４は、図１４に示されるように、２つの部分２４ａ、２４ｂに形成されてもよい。筐体２４は、そこを通る通路３４を形成する壁３２と、壁３２を通って延在し、かつ通路３４と連通する開口３６と、を有する。開口３６は、通路３４を横切ってもよい。ＡＳＥＰ製造プロセスを使用して形成されるデバイス２２は、筐体３０の通路３４内に取り付けられる。ライトパイプ２８は、筐体３０内の開口３６を通って延在し、発光ダイオード（ＬＥＤ）３８の上方に取り付けられ、それは、本明細書に説明されるようにデバイス２２上の構成要素５０（又は構成要素５０の１つ）として形成される。

図１は、図１Ａと組み合わせて、作製される自動車用ライト２０の代表的な表示及び自動車用ライト２０の作製に続く工程を提供する。図１Ａの工程７及び８、並びに図６の参照番号１４０もまた、デバイス２２が他のデバイスから単体化され、筐体２４及びライトパイプ２８と共に組み立てられることを示す。更なる詳細のために、図１及び６の上記説明を参照せよ。デバイス２２が形成された後、デバイス２２は、筐体２４の通路３４内に取り付けられ、筐体２４の部分２４ａ、２４ｂは、共に組み立てられる。ピン接触子６４は、露出されたままとなる。ライトパイプ２８は、筐体２４の開口３６を通して取り付けられ、ＬＥＤ（複数可）３８の上方に設けられる。これは、自動車用ライト２０のアセンブリを完成させる。自動車用ライト２０は、直ちに、車両と共に組み立てられる状態にある。

上述したように、種々の実施形態が説明され、ＡＳＥＰ技法を使用して形成され得るデバイスの種々の例が、本明細書に提供される。別の例では、多層フレキシブル回路が、高温度／３Ｄ基板、例えば、ＬＣＰ又はＳＰＳなどを用いて、リールツーリール法で挿入成形され得る。ビアは、プラスチックの表面及びフレキシブル回路の内部層の上に印刷されるトレース間の電気経路を生成する基板の表面の中に成形することができる。これらのトレースは、キャリアへの「電気バスバー（母線）」を生成し、それは、インクジェット堆積伝導性層がデバイスに適用された後にトレースが電気めっきされることを可能にする。ナノ粒子Ｃｕ又はＡｇインクの伝導性トレースは非常に薄く、かつバルク金属に対して高伝導性ではないけれども、それらの伝導率は、表面上に印刷されたトレースを電気めっきするためのシード層を提供するのに十分に高い。

インクジェット技術は、３Ｄ表面の上への回路パターンの印刷に関して制限があるが、その技術は、おおよそ２ｍｍの被写界深度を有し、それは、ベアシリコンダイが中に置かれ得る凹部、ポケット、及び小さな隆起特徴部の中への回路パターンの印刷を可能にする。ダイが、ポケットに入り込むトレースにワイヤボンディングされた後、ダイ及びシステムの間の電気接続が生成され、シリコンの従来のパッケージングの必要性を取り除く。従来法によりパッケージ化されたシリコンデバイスを使用する必要がないことにより、最終製品のサイズが、劇的に削減され得、シリコンパッケージングの費用が削減される。その上、５０マイクロのライン及び空間を伴う回路パターンが、インクジェット技術を使用して確実に印刷することができる。

従来の減法的製造プロセスの間に１平方メートル当たり１５１４リットル（４００ガロン）の水を使用する従来のＰＣＢ又はフレックス材の製造とは異なり、ＡＳＥＰ製品の表面へのトレースの適用は、追加的なものである。水が使用される唯一のプロセス工程は、電気めっき直後のすすぎプロセスである。水の使用が削減された標準回路基板と同じ伝導率、金属の種類、及び表面仕上げを有する回路を製造するための完全に追加的なプロセスは、持続可能な電子機器製造のために非常に望ましい。

図１７（上面図）及び１８（概略図）は、成形及びイメージ化された基板の凹部の中にパッケージ化されるベアダイ、能動、並びに受動デバイスを用いてリールツーリール製造されるポリイミドフレキシブルコアを用いるＡＳＥＰ適用の概念設計を例解する。デバイスは、所定の場所にワイヤボンディングされたか又は半田付けされた後、それらは、非伝導性材料を使用して「グロブトップ（glob top）」することができる。必要に応じて、アセンブリ内に見える電子機器が存在しない適用を開発することが可能であろう。

かかるアプローチの利点は、それが、電子製品のサイズ及び費用を劇的に削減することができることである。それは、ベアダイが中に置かれるポケット（複数可）の中にトレースを印刷して、そのダイをダイ取設して、それを電気めっきされたトレースにワイヤボンディングすることによってプラスチック筐体への直接的なベアダイの統合を可能にする。構成要素を「グロブトップ」した後、デバイス内に電子機器が存在することすら知れないであろう。その上、デバイスの内部に多層フレックス材を使用することによって、非常に高い密度の電子製品を生成することができ、構成要素は、例えば、その部分の表及び裏の両方上にあり得る。

上述したように、種々の実施形態が説明され、ＡＳＥＰ技法を使用して形成され得るデバイスの種々の例が、本明細書に提供される。図２２、２３、及び２３Ａ〜２３Ｋは、ＡＳＥＰ製造の追加的な実施形態を例解する。

図２２は、ＡＳＥＰデバイス２１０を築くためのＡＳＥＰ製造プロセス２２０の実施形態のためのフローチャートを例解する。図２３は、ＡＳＥＰ製造プロセス２２０のフロー図を例解し、そのＡＳＥＰ製造プロセス２２０は、工程Ａ〜Ｋを含む。図２３Ａ〜２３Ｋは、工程Ａ〜Ｋの拡大した画像を提供し、そこで、図２３Ａは、工程Ａを例解し、図２３Ｂは、工程Ｂを例解し、及びその他も同様である。

有利には、製造プロセス２２０は、好ましくは、速度及び費用の理由のために連続的である。例えば、図２３に例解されるように、リールツーリール技術は、ＡＳＥＰデバイス２１０が、キャリアウェブ部２２２に取設されながら形成されることを可能にする。キャリアウェブ部２２２は、好ましくは、第１の（バルクソース）リール（図示せず）からスプールを解かれ、次いで、所望される場合、第２の（巻き取り）リール（図示せず）において回収され、製造プロセス２２０は、第１及び第２のリールの間で行われる。キャリアウェブ部２２２は、反対端部分２２４ａ、２２４ｂと、その反対端部分２２４ａ、２２４ｂの間の距離に広がる中間部分（図示せず）と、を有する。端部分２２４ａ、２２４ｂは、それらを通って延在するキャリアホール２２６を有する。キャリアホール２２６は、キャリアウェブ部２２２が、第１及び第２のリールの間で、コンベヤーベルトと同様に、連続フローにおける製造ラインに沿って横断することを可能にする。キャリアウェブ部２２２は、好ましくは、任意の所望の伝導性金属、例えば、銅合金などから形成されるが、代わりに、ポリイミドフレックス材料、例えば、１つ以上の層を有するフレキシブル回路などから形成されてもよい（一定の実施形態では、フレックス材料が、４つ以上の層を有することができる）。

図２２、２３、及び２３Ａに例解されるように、製造プロセス２２０は、工程Ａで始まり、その場合、工程Ａは、第１及び第２のリールの間並びに第１のリールの後に位置する位置Ａにおいて起こる。工程Ａでは、キャリアウェブ部２２２の中間部分は、打抜き加工され（このため、キャリアウェブ部２２２の中間部分の不要部分を除去し）、リードフレーム２２８を形成する。リードフレーム２２８は、ＡＳＥＰデバイス２１０の形成に適した所望の構成に形成される。図２３Ａに最も良く例解されるように、リードフレーム２２８は、好ましくは、端部分２２４ａ、２２４ｂ（１つのリードフレーム２２８の端部分２２４ａ、２２４ｂが隣接リードフレーム２２８の端部分２２４ａ、２２４ｂと連続していることが理解される）、一対の安定化部分２３０ａ、２３０ｂ（１つのリードフレーム２２８の安定化部分２３０ａもまた、好ましくは、隣接リードフレーム２２８の安定化部分２３０ｂとして機能することが理解される）を含み、各安定化部分２３０ａ、２３０ｂは、反対端部分２２４ａ、２２４ｂ間の距離に広がる（その端部分２２４ａ、２２４ｂは、好ましくは、工程Ａの打抜き加工にさらされない）。反対端部分２２４ａ、２２４ｂ及び安定化部分２３０ａ、２３０ｂは、このため、一般に、矩形フレームを形成し、それは、それらの間の開口２３２を画定する。リードフレーム２２８はまた、好ましくは、複数の指部２３４を含み、それらは、反対端部分２２４ａ、２２４ｂのいずれか一方及び安定化部分２３０ａ、２３０ｂに接続され、それらは、開口２３２の内部へ延在する。各指部２３４は、それらを通って提供される１つ以上の開口２３６を有してもよい。

図２２、２３、及び２３Ｂに例解されるように、製造プロセス２２０は、工程Ｂを続け、その場合、工程Ｂは、第１及び第２のリールの間並びに位置Ａ後に位置する位置Ｂにおいて起こる。工程Ｂでは、基板２３８が、リードフレーム２２８の指部２３４にオーバーモールドされる。基板２３８は、それを通って提供される開口２４０を有してもよく、その開口２４０は、好ましくは、指部２３４の開口２３６と整合する。図２３Ｂに例解されるように、指部２３４の一定の部分２４２は、それにオーバーモールドされた基板２３８を有さず、及びさもなければ、反対端部分２２４ａ、２２４ｂのいずれか１つ及び安定化部分２３０ａ、２３０ｂに接続されない。これらの一定の部分２４２は、形成されるべきＡＳＥＰデバイス２１０の接触ピンとして機能し得る。工程Ｂのオーバーモールドは、単発若しくは２個取りプロセス、又は任意の他の従来の成形プロセスを用いて行うことができる。

図２２、２３、及び２３Ｃに例解されるように、製造プロセス２２０は、工程Ｃを続け、その場合、工程Ｃは、第１及び第２のリールの間並びに位置Ｂ後に位置する位置Ｃにおいて起こる。工程Ｃでは、回路パターニングが、基板２３８上で行われる。回路パターニングは、基板２３８の表面上に形成されるべき１つ以上の回路パターン２４４を提供する。回路パターン２４４は、レーザプロセス、（真空若しくは大気プロセスであり得る）プラズマプロセス、ＵＶプロセス、及び／又はフッ素化プロセスを含む、任意の数の適切なプロセスによって形成することができる。使用されるプロセス（例えば、プラズマ、ＵＶ、及び／又はフッ素化）に応じて、回路パターニングは、基板２３８の表面の、全部ではないが、大部分のパターニング（すなわち、その表面処理）を含んでもよい。このため、回路パターン２４４は、基板２３８の表面の全て又はほぼ全ての上に形成されてもよい。

図２２、２３、及び２３Ｄに例解されるように、製造プロセス２２０は、工程Ｄを続け、その場合、工程Ｄは、第１及び第２のリールの間並びに位置Ｃ後に位置する位置Ｄにおいて起こる。工程Ｄでは、（通常、シード層として称される）金属層が、回路パターン２４４上に堆積され、基板２３８に接続され、その金属層は、トレース２４６を提供する。トレース２４６はまた、開口２４０、２３６の壁に沿って提供され、このため、トレース２４６を指部２３４に、及びこのため、リードフレーム２２８の残りにも同様に電気的に接続する。金属層の堆積は、無電解めっきプロセス、インクジェットプロセス、スクリーニングプロセス、又はエアロゾルプロセスを含む、任意の適切なプロセスによって行われてもよい。使用されるプロセスに応じて、堆積されるべき金属は、インク又はペーストを含む、任意の適切な形態にあってもよい。堆積されるべき金属は、高伝導率及びその伝導率を上げるような低バインダ含有量を有してもよい。堆積されるべき金属は、好ましくは、めっき槽における高化学安定度及び所望の堆積プロセスと適合性のある粘性を有する。例解されないが、指部２３４の部分は、基板２３８の表面上のトレース２４６に電気的に接続される内部バス（複数可）として機能することができることを理解されたい。

図２２、２３、及び２３Ｅに例解されるように、製造プロセス２２０は、工程Ｅを続け、その場合、工程Ｅは、第１及び第２のリールの間並びに位置Ｄ後に位置する位置Ｅにおいて起こる。工程Ｅでは、トレース２４６は、焼結され、それによって、焼結されたトレース２４８を形成する。焼結プロセスは、レーザによって若しくはフラッシュ加熱によって、又は例えば、インク中のナノ粒子を融解するための十分な熱エネルギーを提供する任意の他の所望のプロセスによって行うことができる。焼結は、トレース２４６を形成する堆積された金属が基板２３８に接着することを保証するのに役立ち、また、（適用されるような堆積された金属は、電位がトレース２４６に印加されることを可能にするのに十分に伝導性ではないことが多いので）堆積された金属が伝導性であることも確実にする。認識され得るように、工程Ｄが無電解めっきプロセスを用いて行われる場合には、無電解めっきを焼結する必要性が存在しないので、工程Ｅが行われる必要はない。

工程Ｃ及び工程Ｅの両方がレーザを使用して行われる場合、好適なシステム及びプロセスが、単一ステーション／位置に統合される複数のレーザを有すること、それによって、製造プロセス２２０における空間を節減すること及びレーザが適切に登録されることを保証するのに役立つことを更に留意されたい。加えて、単一ステーション／位置内への複数のレーザの統合は、材料のより高速な処理を可能にする。

図２２、２３、及び２３Ｆに例解されるように、製造プロセス２２０は、工程Ｆを続け、その場合、工程Ｆは、第１及び第２のリールの間並びに位置Ｅ後に位置する位置Ｆにおいて起こる。工程Ｆでは、トレース２４６／焼結されたトレース２４８が、電位を（内部バス（複数可）経由でトレース２４６／焼結されたトレース２４８に電気的に接続される）リードフレーム２２８に印加し、リードフレーム２２８、基板２３８、及びトレース２４６／焼結されたトレース２４８を電気めっき槽に露出することによって電気めっきされる。電気めっきプロセスは、電子回路トレース２５０を形成するためにトレース２４６／焼結されたトレース２４８を電気めっきするだけではなくて、リードフレーム２２８を電気めっきして、電気めっきされたリードフレーム２５４を形成し、それは、電気めっきされた接触ピン部分２５８を有する電気めっきされた指部２５６を有する。工程Ｆは、例えば銅などの単一材料の単一層を築く単一工程めっきプロセスを伴うことができるし、又は例えば銅層及び錫層などの複数の材料の複数の層を築く複数工程めっきプロセスを伴うことができ、他の適切な材料もまた使用され得ることが理解される。厚さの増加は、通電能力の増加を可能にし、一般に、電気めっきプロセスは、結果として生じる電子回路トレース２５０の性能が改善されるように、高伝導率を有する材料を生成する傾向がある。

内部バス（複数可）へのトレース２４６の接続は、銅、ニッケル、金、銀、錫、鉛、パラジウム、及び他の材料を含む全ての金属の電気めっきを可能にする。内部バス（複数可）に接続されるトレース２４６を形成し、次いで、電気めっきするプロセスは、既知の無電解めっきプロセスよりも高速な金属の堆積を可能にする。加えて、めっきプロセスは、更に従来のバッチプロセスと比較して、リールツーリール技術を使用して実現されるときにより円滑であり、低費用である。

別の実施形態では、例えば、Ｍｅｓｏｓｃｒｉｂｅ技術に含まれるものなどの技法が、表面上に銅（又は他の伝導性材料）の全層厚を堆積させるために使用されてもよい。次いで、ピコ秒レーザを使用して、伝導性材料において所望される回路パターンを隔離してもよい。かかるアプローチは、本明細書に説明されるように、１つ以上のめっきされた材料が所望される工程Ｆの代わりに、又は工程Ｆに加えて、使用され得る。

工程Ｃ、Ｄ、Ｅ、及びＦが、ＸＡＲＥＣによって提供されるシンジオタクチックポリスチレン（ＳＰＳ）上で使用されてもよく、そして、基板２３８の表面への電子回路トレース２５０の良好な保持を提供し得る。

図２２、２３、及び２３Ｇに例解されるように、製造プロセス２２０は、工程Ｇを続け、その場合、工程Ｇは、第１及び第２のリールの間並びに位置Ｆ後に位置する位置Ｇにおいて起こる。工程Ｇでは、半田マスク２５２が適用され、それは、電子回路トレース５０の選択した部分及び基板２３８の露出表面の全て又は実質的に全てを覆う。

図２２、２３、及び２３Ｈに例解されるように、製造プロセス２２０は、工程Ｈを続け、その場合、工程Ｈは、第１及び第２のリールの間並びに位置Ｇ後に位置する位置Ｈにおいて起こる。工程Ｈでは、半田ペースト２５４が、電子回路トレース２５０の露出部分（すなわち、半田マスク２５２によって覆われない部分）の上に刷り込まれる。

図２２、２３、及び２３Ｉに例解されるように、製造プロセス２２０は、工程Ｉを続け、その場合、工程Ｉは、第１及び第２のリールの間並びに位置Ｈ後に位置する位置Ｉにおいて起こる。工程Ｉでは、電気構成要素２８６が、電気構成要素２８６を電子回路トレース２５０に電気的に接続するために半田ペースト２５４上に位置付けられる。電気構成要素２８６が半田ペースト２５４上に位置すると、リフロープロセスが、次いで、使用され、ＡＳＥＰデバイス２１０を形成してもよい。電気構成要素２８６は、工程Ｇ及びＨに代えて又は加えて、電子回路トレース２５０にワイヤボンディングされてもよいことに留意されたい。

図２２、２３、及び２３Ｊに例解されるように、製造プロセス２２０は、工程Ｊを続け、その場合、工程Ｊは、第１及び第２のリールの間並びに位置Ｉ後に位置する位置Ｊにおいて起こる。工程Ｊでは、電気めっきされたリードフレーム２５４の「フレーム」に接続される残りの露出されて電気めっきされた指部２５６の大部分が型取り／除去され、電気めっきされたリードフレーム２５４の「フレーム」に依然として接続された露出されて電気めっきされた指部２５６の必要な量（例えば、図２Ｊに例解されるように、２つ）のみを残す。この点において、所望される場合、形成されたＡＳＥＰデバイス２１０は、電気的に試験することができる。

図２２、２３、及び２３Ｋに例解されるように、製造プロセス２２０は、工程Ｋを続け、その場合、工程Ｋは、第１及び第２のリールの外側に位置する位置Ｋにおいて起こる。工程Ｋでは、ＡＳＥＰデバイス２１０が使用されるために、一旦ＡＳＥＰデバイス２１０が形成されると、それは、ＡＳＥＰデバイス２１０を単体化するために、キャリアウェブ部２２２から除去される必要があり、その場合、その後、単体化されたＡＳＥＰデバイス２１０は、例えば、最終アセンブリ（図示せず）の一部として、所望に応じて使用することができる。

ＡＳＥＰデバイス２１０は、実質的に追加的な手法で形成され得る統合されたデバイスを可能にする。電気めっきは、比較的効果的なプロセスであるので、３０分より少ない比較的短い休止時間を伴うめっき槽を通る往復経路が十分であり得、このため、複雑な組の幾何形態及び構成を可能にしながら合計プロセスを１時間よりも少なくすることが可能である。当然、めっきの追加的な層の追加は、製造プロセスの合計時間を増やし得るが、依然として、ＰＣＢを使用する従来のプロセスと比較して、端から端まで、合計時間の実質的な削減を提供するはずである。

一定の適用では、工程Ａ〜Ｋの全てが必要とされるとは限らないことを認識されたい。一定の適用では、工程Ａ〜Ｋの順序は、必要に応じて修正されてもよいことを更に認識されたい。一定の適用では、位置Ａ〜Ｋの順序は、必要に応じて修正されてもよく、一部の適用では、位置Ａ〜Ｋの一部が、位置Ａ〜Ｋの他に一致してもよいことを更に認識されたい。

図面は、基板２３８の一方側に適用される製造プロセス２２０のみを示すが、製造プロセス２２０は、基板２３８の他方側、並びに内部層にも同様に適用されてもよいこともまた認識されるべきである。金属キャリアウェブ部２２２の使用は、金属キャリアウェブ部２２２に加えて２つの層（基板２３８の両側に１つずつ）のみが存在する適用に最も適した構造を結果としてもたらし得ることに留意されたい。追加的な層への要望が存在する場合には、ポリイミドフレックス材から形成されたキャリアウェブ部２２２の使用が、追加的な内部層が追加されることを可能にするためにより有益であり得ることが判断されている。

本明細書に引用される刊行物、特許出願、及び特許を含む全ての参考文献は、各参考文献が参照によって組み込まれるように個々に及び具体的に指示され、かつ本明細書にその全体が規定されるのと同程度に、参照によって本明細書に組み込まれる。

発明の説明の文脈における（特に、以下の特許請求の範囲の文脈における）用語「ａ」及び「ａｎ」及び「ｔｈｅ」及び「少なくとも１つの」並びに類似の指示物の使用は、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、単数及び複数形の両方を包含するように解釈されるものとする。１つ以上の項目のリストが後に続く用語「少なくとも１つ」の使用（例えば、「Ａ及びＢのうちの少なくとも１つ」）は、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、列挙された項目（Ａ若しくはＢ）から選択された１つの項目又は列挙された項目（Ａ及びＢ）の２つ以上の任意の組み合わせを意味するように解釈されるものとする。用語「備える」、「有する」、「含む」、及び「含有する」は、特に留意がない限り、制限のない用語（すなわち、「〜が挙げられるが、それに限定されない」を意味する）として解釈されるものとする。本明細書における値の範囲の記述は、本明細書に特に指示がない限り、単に、範囲内にあるそれぞれの別個の値を個々に言及する簡略化法として機能することを意図し、それぞれの別個の値は、それが本明細書に個々に記述されたかのように明細書に組み込まれる。本明細書に説明される全てのプロセスは、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、任意の適切な順序で行うことができる。本明細書に提供された任意の及び全ての例、又は例示的な言葉使い（例えば、「例えば〜など」）の使用は、単に、発明をより良く明らかにすることを意図し、特に特許請求されない限り、発明の範囲への限定をもたらさない。明細書における言葉使いは、発明の実施に欠かせないとして、いかなる特許請求されない要素を指示するものとして解釈されるべきではない。

本発明の好適な実施形態は、本明細書に説明され、発明を実行するために発明者らに既知である最良の形態を含む。それらの好適な実施形態の変形は、前述の説明を読んだ後に当業者に明らかになるであろう。発明者らは、当業者が、必要に応じてかかる変形を採用することを期待し、発明者らは、本明細書に具体的に説明されるようなもの以外に発明が実施されることを意図する。したがって、本発明は、適用法によって許されるように、本明細書に添付された特許請求の範囲に記述された主題の全ての修正及び等価物を含む。その上、それらの全ての可能な変形における上記要素の任意の組み合わせは、本明細書に特に指示がない限り又は文脈と明確に相反しない限り、発明に包含される。

Claims (31)

1. 筐体と、
   該筐体に取設されたライトパイプと、
   前記筐体内に取り付けられた特定用途向け電子機器パッケージングシステムによって形成されたデバイスであって、前記特定用途向け電子機器パッケージングシステムは、その上に設けられた少なくとも１つの発光ダイオードを有し、前記ライトパイプが、前記少なくとも１つの発光ダイオードの上方に位置付けられる、デバイスと、を備える、ライト。
2. 前記特定用途向け電子機器パッケージングシステムを形成することが、
   連続したキャリアを形成することと、
   該キャリアの上に複数の基板を成形することと、
   該基板上にトレースを形成することと、
   該トレースを電気めっきすることと、
   構成要素を前記トレースに電気的に取設して、複数のデバイスを形成することであって、各デバイス上の前記構成要素のうちの少なくとも１つが、発光ダイオードである、形成することと、
   前記キャリアの残りから前記デバイスのうちの１つを単体化することと、を含む、請求項１に記載のライト。
3. 前記トレースを形成することが、
   レーザで前記基板をアブレーションすることと、
   アブレーションされた表面上にインクを堆積させることと、
   該インクを焼結することと、を含む、請求項２に記載のライト。
4. 前記構成要素が、前記基板に形成されたポケット内に着座される、請求項２に記載のライト。
5. 連続したキャリアを形成することと、
   該キャリアの上に複数の基板を成形することと、
   該基板上にトレースを形成することと、
   該トレースを電気めっきすることと、
   構成要素を前記トレースに電気的に取設して、複数のデバイスを形成することであって、各デバイス上の前記構成要素のうちの少なくとも１つが、発光ダイオードである、形成することと、
   前記キャリアの残りから前記デバイスのうちの１つを単体化することと、
   ライトパイプを有する筐体内に前記デバイスを取り付けることと、
   前記発光ダイオード及び前記ライトパイプを整合させることと、を含むプロセスによって調製された、ライト。
6. 前記トレースを形成することが、
   レーザで前記基板をアブレーションすることと、
   アブレーションされた表面上にインクを堆積させることと、
   該インクを焼結することと、を含む、請求項５に記載のライト。
7. 前記構成要素が、前記基板に形成されたポケット内に着座される、請求項５に記載のライト。
8. ライトを形成する方法であって、
   導電性材料から形成された連続したキャリアを形成することと、
   複数の非伝導性基板を前記キャリアの上に成形することと、
   前記基板上にトレースを形成することと、
   該トレースを電気めっきすることと、
   構成要素を前記トレースに電気的に取設して、複数のデバイスを形成することであって、各デバイス上の前記構成要素のうちの少なくとも１つが、発光ダイオードである、形成することと、
   前記キャリアの残りから前記デバイスのうちの１つを単体化することと、
   ライトパイプを有する筐体内に前記デバイスを取り付けることと、
   前記発光ダイオードからの光が、前記ライトパイプに沿って伝達されることができるように、前記発光ダイオード及び前記ライトパイプを整合させることと、を含む、方法。
9. 前記トレースを形成することが、
   レーザで前記基板をアブレーションすることと、
   アブレーションされた表面上にインクを堆積させることと、
   該インクを焼結することと、を含む、請求項８に記載の方法。
10. 前記キャリアの部分が露出されるように、ポケットが、前記基板の中に成形される、請求項８に記載の方法。
11. 電子デバイスを製造する方法であって、
    導電性材料から形成された連続したキャリアを形成することと、
    複数の非伝導性基板を前記キャリアの上に成形することと、
    前記基板上にトレースを形成することと、
    該トレースを電気めっきすることと、
    構成要素を前記トレースに電気的に取設して、複数のデバイスを形成することと、
    前記キャリアの残りから前記デバイスのうちの１つを単体化することと、を含む、方法。
12. 前記トレースを形成することが、
    レーザで前記基板をアブレーションすることと、
    アブレーションされた表面上にインクを堆積させることと、
    該インクを焼結することと、を含む、請求項１１に記載の方法。
13. 前記キャリアの部分が露出されるように、ポケットが、前記基板の中に成形される、請求項１１に記載の方法。
14. 連続製造システムであって、
    連続したキャリアを形成する工程と、
    該キャリアの上に複数の基板を成形する工程と、
    基板の表面上に伝導性層を噴霧する工程と、
    レーザアブレーションして、前記基板の表面上にトレースを形成する工程と、
    構成要素を前記トレースに電気的に取設して、複数のデバイスを形成する工程と、
    前記キャリアの残りから前記デバイスのうちの１つを単体化する工程と、を含む、連続製造システム。
15. 単体化されたキャリア部分と、
    該単体化されたキャリア部分の上に成形された基板と、
    該基板上のシード層トレースと、
    該シード層トレース上のめっきされた金属トレースと、
    少なくとも１つのめっきされた金属トレースに電気的に取設された構成要素と、を備える、デバイス。
16. 前記デバイスが、プリント回路基板、フレックス回路、コネクタ、熱管理特徴部、ＥＭＩシールド、高電流導体、ＲＦＩＤ装置、アンテナ、無線電力デバイス、センサ、ＭＥＭＳ装置、ＬＥＤデバイス、マイクロプロセッサ、メモリデバイス、ＡＳＩＣ、受動デバイス、インピーダンス制御デバイス、及び電気機械式装置のうちの少なくとも１つを備える、請求項１５に記載のデバイス。
17. 前記構成要素が、前記基板に形成されたポケット内に着座される、請求項１５に記載のデバイス。
18. 前記単体化されたキャリア部分の一部分が露出されるように、前記ポケットが、前記基板の中に形成される、請求項１７に記載のデバイス。
19. 前記単体化されたキャリア部分が、金属を備える、請求項１５に記載のデバイス。
20. 前記単体化されたキャリア部分が、フレックス材料を備える、請求項１５に記載のデバイス。
21. 前記フレックス材料が、ポリイミドフレックス材料を備える、請求項２０に記載のデバイス。
22. 前記めっきされた金属トレースが、電気めっきでめっきされた金属トレースを備える、請求項１５に記載のデバイス。
23. 前記シード層トレースが、焼結されたインクを備える、請求項１５に記載のデバイス。
24. 前記シード層トレースが、焼結されたペーストを備える、請求項１５に記載のデバイス。
25. 単体化されたキャリア部分と、
    該単体化されたキャリア部分の上に成形された基板と、
    電気的に絶縁された部分が中に形成された前記基板上に堆積された伝導性の材料と、
    該材料の少なくとも１つの電気的に絶縁された部分に電気的に取設された構成要素と、を備える、デバイス。
26. 前記デバイスが、プリント回路基板、フレックス回路、コネクタ、熱管理特徴部、ＥＭＩシールド、高電流導体、ＲＦＩＤ装置、アンテナ、無線電力デバイス、センサ、ＭＥＭＳ装置、ＬＥＤデバイス、マイクロプロセッサ、メモリデバイス、ＡＳＩＣ、受動デバイス、インピーダンス制御デバイス、及び電気機械式装置のうちの少なくとも１つを備える、請求項２５に記載のデバイス。
27. 前記構成要素が、前記基板に形成されたポケット内に着座される、請求項２５に記載のデバイス。
28. 前記単体化されたキャリア部分の一部分が露出されるように、前記ポケットが、前記基板の中に形成される、請求項２７に記載のデバイス。
29. 前記単体化されたキャリア部分が、金属を備える、請求項２５に記載のデバイス。
30. 前記単体化されたキャリア部分が、フレックス材料を備える、請求項２５に記載のデバイス。
31. 前記フレックス材料が、ポリイミドフレックス材料を備える、請求項３０に記載のデバイス。