JP2018531504A6 - 半導体デバイスの組立 - Google Patents

Abstract

複数のピクセルを含み、その各々は複数のサブピクセルを含む、ディスプレイ素子を製造する方法は、ピックアップツールを使用して、複数の第１の未テストＬＥＤダイをピックアップすること、および、それらをディスプレイ基板上の複数のピクセルに対応する位置に配置すること、を含む第１の配置サイクル（１９０８）を実行すること、ディスプレイ基板上の第１のＬＥＤ発光器をテスト（１９１２）して、非機能性の第１のＬＥＤ発光器の１つ以上の位置を決定すること、テストの結果に基づいて１つ以上の第２のテスト済ＬＥＤダイを選択すること、選択された１つ以上の第２のＬＥＤダイを、ディスプレイ基板上のそれらのピックアップおよび配置を可能にするように構成すること、ＰＵＴを使用して、選択された１つ以上の第２のＬＥＤダイをピックアップすること、および、それらをディスプレイ基板上の非機能性の第１のＬＥＤ発光器の決定された位置に配置することを含む第２の配置サイクル（２００８）を実行すること、を含む。

Description

本発明は、半導体デバイスを組み立てるための方法および装置、ディスプレイ技術のためのＬＥＤダイ、ディスプレイおよびディスプレイの製造方法に関する。具体的には、本発明は、これらに限定される必要はないが、無機発光ダイオード（ＩＬＥＤ）、ディスプレイ技術のためのマイクロＬＥＤ（μＬＥＤ）ダイ、μＬＥＤディスプレイおよび／またはμＬＥＤディスプレイのための製造方法に関する。本発明は、接触印刷によって半導体デバイスを組み立てるための方法および装置に関する。

ディスプレイは、ユビキタスであり、着用可能デバイス、スマートフォン、タブレット、ラップトップ、デスクトップ、テレビおよびディスプレイシステムのコア構成要素である。今日の一般的なディスプレイ技術は、液晶ディスプレイ（ＬＣＤ）からより最近の有機発光ダイオード（ＯＬＥＤ）ディスプレイおよびアクティブマトリックス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）までの範囲に及ぶ。

ディスプレイアーキテクチャは、各ピクセルが別個に駆動されるか否かに応じて、パッシブマトリックスディスプレイおよびアクティブマトリックスディスプレイを含む。アクティブ駆動回路は、アモルファスシリコン（Ａ‐Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）およびアモルファスインジウムガリウム亜鉛酸化物（ＩＧＺＯ）技術に基づくトランジスタが、第１世代のディスプレイの約３０ｃｍ×４０ｃｍから（ＧＥＮ１０として知られている）最新の第１０世代のディスプレイの約２．８８ｍ×３．１５ｍまでのガラス基板サイズを有し得るガラスパネル上に製造される、薄膜トランジスタ（ＴＦＴ）技術を使用している。

最も多くの携帯型デバイス（すなわち、バッテリ駆動式のデバイス）では、ディスプレイは、利用可能なバッテリ電力の大部分を使用する。さらに、携帯型デバイスに対する最も一般的なユーザの不満は、ディスプレイの明るさが不十分であることである。電池寿命を延ばし、輝度レベルを向上させるために、消費電力を低減し、光源からのより高い輝度放射を生成する新たなディスプレイ技術を開発することが必要である。

優れた電池性能および増強された輝度に基づくフラットディスプレイ画像生成器の第３世代として、無機ＬＥＤ（ＩＬＥＤ）が出現している。ＩＬＥＤディスプレイは、基本レベルにおいてＯＬＥＤ（有機ＬＥＤ）ディスプレイの一種である。ＯＬＥＤの概念は、光を生成するために２つのガラス面の間に挟まれた有機またはポリマー材料を通過する電流に基づく。提案されるＩＬＥＤディスプレイの概念は、ディスプレイの各ピクセル（各ピクセルは、カラーディスプレイのための３つの個別の赤、緑および青のＬＥＤから構成される）において、有機ＬＥＤ材料を個別の標準ＬＥＤ（無機材料から作られている）に本質的に置き換える。

標準的な（すなわち、無機の）ＬＥＤデバイスは、長年にわたって普及し、それらの性能（効率、輝度、信頼性および寿命）は、ＬＥＤ産業が多くの商業的機会、特に一般的な光応用に対して標準的な白熱電球に取って代わることを可能にするためのＬＥＤ技術の開発を課題とすることを追求してきたため、長年にわたって最適化されてきており、すなわち、無機ＬＥＤは、新規のさほど発達していないＯＬＥＤ材料よりも、はるかに効率的で、明るく、信頼性が高い。

ディスプレイ内の各ピクセルにおける個々に切り替え可能な標準ＬＥＤ（Ｒ、ＧおよびＢ）の概念は周知である。このアプローチは、大容量の情報のディスプレイに広く使用されている。しかし、標準的なＬＥＤは、典型的には、光方向制御が非効率的な平面チップであるため、今日まで、このアプローチをより小型のディスプレイにスケールダウンすることは不可能であった。さらに、ラップトップまたはスマートフォンのディスプレイに必要とされる数百万個のピクセルの組立は、従来の組立製造技術を使用することによっては、このスケールでは実現可能ではない。

ＩＬＥＤディスプレイの製造に伴う現在の課題は重要であり、ウェハの歩留り損失を克服するための組立技術は、今日の歩留りおよび将来のより高い期待歩留りのために、ＩＬＥＤディスプレイの製造ストラテジに要因として考慮される必要がある。選択的ピックアップツール（ＰＵＴ）は、欠陥ダイが供給元で識別・交換される歩留り問題を克服するための１つの解決策である。歩留りにもよるが、公知の悪いダイを交換するか、またはＴＦＴ基板への抜き取りのためにＫＧＤのみをウェハから一時的キャリアに移送することは、現実的でも経済的でもないであろう。いずれのアプローチも、ウェハ上のＫＧＤまたは欠陥チップを判定するためにウェハレベルテストを必要とし、これは複雑である。

小型のダイを操作して処理するための解答を有するスマート組立プロセスは、ガラスパネル上のＩＬＥＤ組立体を改良する。したがって、ネイティブＬＥＤウェハからガラスＴＦＴ基板上への一辺１０μｍ未満のサイズのＩＬＥＤダイの、約±３μｍ以下の精度での大量抜き取りおよび移送を並行して行うことを可能にすることができる、高いスループットを有する組立プロセスが必要とされている。

スマート組立法は、ＩＬＥＤディスプレイの業界で開発されており、「非選択的」エラストマーコンフォーマルスタンプ、レーザ補助移送、直接セルフ組立法、流体アセンブリ、および選択的ＭＥＭＳベースプリントヘッドの範囲に及ぶ。すべての技術は、基板のバルクが除去されるか、または基板からエピ層が解放された組立準備済チップの準備を必要とする。ＩＬＥＤディスプレイが商業的現実となるためには、上記の課題の多くまたはすべてを解決する必要がある。

本発明の一態様によると、複数のピクセルを含み、各ピクセルは複数のサブピクセルを含み、各サブピクセルは所与の波長の光を提供するように構成された、ディスプレイ素子を製造する方法が提供され、方法は、ピックアップツール、すなわちＰＵＴを使用して、複数の第１の未テストＬＥＤダイをピックアップすることであって、各第１のＬＥＤダイは、ディスプレイの複数のサブピクセルのうちの１つを提供するように構成された少なくとも１つの第１のＬＥＤ発光器を備える、ピックアップすること、および、第１のＬＥＤダイをディスプレイ基板上のディスプレイの複数のピクセルに対応する位置に配置すること、を含む、第１の配置サイクルを実行することと；ディスプレイ基板上の第１のＬＥＤ発光器をテストして、非機能性の第１のＬＥＤ発光器の１つ以上の位置を決定することと；ディスプレイの複数のサブピクセルのうちの１つを提供するように構成された少なくとも１つの第２のＬＥＤ発光器をそれぞれ含む、複数の第２のテスト済ＬＥＤダイから、テストの結果に基づいて１つ以上の第２のＬＥＤダイを選択することと；選択された１つ以上の第２のＬＥＤダイを、ディスプレイ基板上のそれらのピックアップおよび配置を可能にするように構成することと；ＰＵＴを使用して、選択された１つ以上の第２のＬＥＤダイをピックアップすること、および、選択された１つ以上の第２のＬＥＤダイを、ディスプレイ基板上の非機能性の第１のＬＥＤ発光器の決定された位置に配置すること、を含む第２の配置サイクルを実行することと、を含む。

未テストＬＥＤダイは、製造中または製造後にウェハ上でテストされていないＬＥＤダイを包含する。未テストＬＥＤダイは、ウェハ歩留り、ウェハ材質および／または同様のものに関する情報を除いては、それらに関連するそれらの動作性の表示を与えるテストデータを何ら有していないであろう。テスト済ＬＥＤダイとは、それらの動作性を決定するためにテストされたダイを包含する。テスト済ＬＥＤダイは、製造後に、恐らくウェハ上でテストされ、動作可能であると判定されたダイであり得る。これらのＬＥＤダイは、公知の良好なダイ（Known Good Dies : ＫＧＤ）とも称され得る。

すべてのＬＥＤダイが、さらなるディスプレイ製造ステップが行われることなく、ディスプレイ基板上でテスト可能であるわけではないことに留意されたい。たとえば、その２つの対向する面に電極を有する縦型ＬＥＤデバイスは、短絡等について完全にテストすることができる前に、ディスプレイ製造プロセスの金属化ステップをさらに必要とする。これは、不可能ではないとしても、第２の配置サイクルをはるかに複雑にする。

また、例示的な方法において、非機能性の第１のＬＥＤダイは、第２の配置サイクルにより置き換えられないことにも留意されたい。むしろ、例示的な方法では、第２のＬＥＤダイは、非機能性の第１のＬＥＤダイに加えてピクセル位置に配置される。

任意選択的に、選択された１つ以上のＬＥＤダイを構成するステップは、１つ以上の選択された第２のＬＥＤダイ上に変形可能な材料を堆積することを含む。
任意選択的に、変形可能な材料は、第２の配置サイクル中に、１つ以上の選択された第２のＬＥＤダイとＰＵＴとの間の接着を引き起こすように構成される。接着は、変形可能な材料の変形性（またはコンフォーマビリティ）に起因するファンデルワールス力を包含し得る。

任意選択的に、方法において、１つ以上の選択された第２のＬＥＤダイ上に変形可能な材料を堆積するステップは、変形可能な材料をモールドまたはキャリア要素に貼付することと、変形可能な材料が複数の第２のＬＥＤダイのうちの１つ以上における表面と接触するように、モールドまたはキャリアを複数の第２のＬＥＤダイのうちの１つ以上における表面と係合することと、を含む。

任意選択的に、１つ以上の選択された第２のＬＥＤダイ上に変形可能な材料を堆積させることは、変形可能な材料が１つ以上の選択されたＬＥＤダイに接着するように変形可能な材料と１つ以上の選択された第２のＬＥＤダイとの間の接着レベルを修正することを含む。

任意選択的に、変形可能な材料と１つ以上の選択された第２のＬＥＤダイとの間の接着レベルを修正するステップは、１つ以上の選択された第２のＬＥＤダイの位置に対応するモールドまたはキャリア要素の１つ以上の部分に光を照射することを含む。任意選択的に、光は紫外光を含む。

任意選択的に、１つ以上の選択された第２のＬＥＤダイ上に変形可能な層を堆積する前に、方法は、選択された第２のＬＥＤダイをハンドル層上に配置することを含む。任意選択的に、選択された第２のＬＥＤダイは、ハンドル層に接着される。

任意選択的に、第２の配置サイクルは、１つ以上の選択された第２のＬＥＤダイとハンドル層との間の接着レベルを修正することを含み、接着レベルは、ＰＵＴによって印加される力よりも小さくなるようになっている。

任意選択的に、方法は、第１の配置サイクルを実行する前に、複数の第１のＬＥＤダイ上に変形可能な材料を堆積させることを含む。
任意選択的に、変形可能な材料は、第１の配置サイクル中に複数の第１のＬＥＤダイとＰＵＴとの間の接着を引き起こすように構成されている。

任意選択的に、方法はさらに、１つ以上の非機能性の第１および第２、あるいは第１または第２のＬＥＤ発光器の位置を決定するために第２の配置サイクルの後に、第１のＬＥＤ発光器および第２のＬＥＤ発光器、あるいは第１のＬＥＤ発光器または第２のＬＥＤ発光器のさらなるテストを実行することを含む。

任意選択的に、方法はさらに、さらなるテストの結果に基づいて、さらなるテストの実行後に、１つ以上の第３のテスト済ＬＥＤダイを選択することを含む。
任意選択的に、テストおよびさらなるテスト、あるいはテストまたはさらなるテストは、第１および第２のＬＥＤ発光器、あるいは第１または第２のＬＥＤ発光器に逆バイアスを印加すること、および／または、第１および第２のＬＥＤ発光器、あるいは第１または第２のＬＥＤ発光器に順バイアスを印加すること、ならびに、第１および第２のＬＥＤ発光器、あるいは第１または第２のＬＥＤ発光器からの放射を分析するために１つ以上のフィルタを使用することを含む。

任意選択的に、方法はさらに、テストおよびさらなるテスト、あるいはテストまたはさらなるテストの結果に基づいて組み立てられたディスプレイの１つ以上の較正サイクルを実行することを含む。

任意選択的に、１つ以上の較正サイクルは、１つ以上の非機能性の第１および第２のＬＥＤ発光器、あるいは第１または第２のＬＥＤ発光器をディスプレイ基板上の駆動回路から切り離すことを含む。

任意選択的に、方法はさらに、第１および第２の配置サイクル、あるいは第１または第２の配置サイクルの前に、ディスプレイの基板上にアンダーフィルまたは非導電性フィルムを堆積することを含む。

任意選択的に、方法はさらに、第１および選択された第２の１つ以上のＬＥＤダイをディスプレイ基板に事前結合または結合することを可能にするために、アンダーフィルまたは非導電性フィルムの粘度を修正することを含む。

任意選択的に、第１および第２のＬＥＤダイ、あるいは第１または第２のＬＥＤダイは、第１および第２のＬＥＤダイ、あるいは第１または第２のＬＥＤダイのディスプレイ基板への相互接続を可能にするように配置された結合要素を含む。

任意選択的に、結合要素はディスプレイ基板の電気的コンタクトと一時的に接触するように構成され、それにより第１および第２のＬＥＤダイ、あるいは第１または第２のＬＥＤダイのテストを可能にする。

任意選択的に、方法は、結合ヘッドを用いて、第１および選択された１つ以上の第２のＬＥＤダイ、あるいは第１または選択された１つ以上の第２のＬＥＤダイをディスプレイ基板に結合することを含む。

任意選択的に、結合ヘッドは、ディスプレイのディスプレイ基板にわたって移動し、かつ、その上に配置された第１および選択された１つ以上の第２のＬＥＤダイ、あるいは第１または選択された１つ以上の第２のＬＥＤダイに力を印加するように構成されたドラムを含む。

任意選択的に、ＰＵＴは非選択的ＰＵＴである。
任意選択的に、第１および第２のＬＥＤダイは、１つ以上のそれぞれのμＬＥＤ発光器を含むμＬＥＤダイを含む。

任意選択的に、各μＬＥＤ発光器は電流がμＬＥＤ発光器を通過することを可能にするように構成された第１および第２の電極を含み、第１および第２の電極はμＬＥＤダイの同一表面上に配置されている。

任意選択的に、第１および第２の電極は放射面と反対側のμＬＥＤダイの表面上に配置される。
任意選択的に、μＬＥＤダイは、それぞれ実質的に同じ波長の光を放射するように構成された複数のμＬＥＤ発光器を含む。

任意選択的に、第１および第２の電極の一方は、複数のμＬＥＤ発光器のそれぞれに共通である。
任意選択的に、方法はさらに、受動電子機器および駆動電子機器、あるいは受動電子機器または駆動電子機器などの複数のディスプレイ素子をピックアップすることと、ディスプレイ製造のために適切な位置にディスプレイ素子を配置することとを含む、１つ以上のさらなる配置サイクルを含み得る。

本発明の一態様によると、少なくとも１つのプロセッサ上で実行されると、少なくとも１つのプロセッサに上述の方法のいずれかを実行させる、命令を含むコンピュータプログラムが提供される。

本発明の一態様によると、上述のコンピュータプログラムを含むキャリアが提供され、キャリアは、電子信号、光信号、無線信号または非一時的なコンピュータ可読記憶媒体のうちの１つである。

本明細書で使用される場合、ＬＥＤという用語は、ＩＬＥＤを包含するとみなされる。さらに、ＬＥＤという用語は、ＩＬＥＤであり得るμＬＥＤを包含するとみなされる。
本明細書に開示された方法および装置は、ＬＥＤおよびディスプレイの製造に関連するが、それらはフォトディテクタの製造にも関連し得ることに留意されたい。かかる方法において、「ＬＥＤ」という用語は、「フォトセンサ」に置き換えられ得る。さらに、受動電子機器および駆動電子機器、あるいは受動電子機器または駆動電子機器などの、ディスプレイおよびディテクタ、あるいはディスプレイまたはディテクタ製造に関連する他の素子もまた、追加の配置サイクルにおいて配置され得る。

本明細書に開示された例示的な方法は、非ネイティブ基板の上部にＬＥＤを組み立ててＬＥＤディスプレイを形成する方法を含み得る。ＬＥＤディスプレイは、μＬＥＤであり得るＩＬＥＤを含み得る。本明細書に開示された方法は、ウェハの歩留り損失およびアセンブリ内の損失の両方から、業界によって認識される公知の歩留り制約に従って調整され得る。

本明細書に開示された例示的な方法は、非コンフォーマルおよび非選択的、あるいは非コンフォーマルまたは非選択的ピックアップツールを使用する非選択的および選択的組立法の組合せを含み得る。

本明細書で使用されるように、「ピックアップツール」（ＰＵＴ）という用語は、単一のピックアップヘッドまたは複数のピックアップヘッドを含むツールを包含する。各ヘッドは、少なくとも１つのＬＥＤダイ（たとえば、μＬＥＤまたはＩＬＥＤ）をハンドル層（ハンドルキャリア基板とも呼ばれる）から抜き取って、ＬＥＤダイを最終的な基板、たとえばＴＦＴなどのディスプレイ基板上に配置するように構成され得る。これは、ＬＥＤダイが組立準備形式で製造されることを必要とし得る。これは、ＬＥＤダイからのバルク基板の除去を必要とし得る。バルク基板を除去するための例示的な方法は、サファイア基板についてのレーザリフトオフ（ＬＬＯ）および／またはＧａＡｓ基板についてのエッチストップ層（ＥＳＬ）ドライ／ウェットエッチング方法を含み得る。

選択的ＰＵＴは、単一のピックアップヘッドまたは複数のピックアップヘッドを含むツールであり得る。各ヘッドは、少なくとも１つのＬＥＤダイをハンドルキャリア基板から選択的に抜き取ることを可能または不可能にすることができるように個別に制御可能である。すなわち、選択的ＰＵＴによって印加される接着量を変更し得、それにより、ピックアップヘッドを動作可能にするとＬＥＤダイがピックアップされ、ピックアップヘッドを動作不可能にするとＬＥＤダイがピックアップされない。選択的ＰＵＴは、次いで、抜き取られたＬＥＤダイを、ＴＦＴなどの最終的な基板上に配置するように構成され得る。したがって、選択的ＰＵＴは、ピックアップ要件に応じてプログラム可能であるとみなされ得、能動的ＰＵＴとみなされる。

非選択的ＰＵＴは、単一のピックアップヘッドまたは複数のピックアップヘッドを含むツールであり得る。非選択的ＰＵＴは、あらゆる所与のＬＥＤダイに固定の接着レベルを印加するように構成され得る。接着レベルは変更されなくともよい。非選択的ＰＵＴは、所定のパターンまたはシーケンスに従って抜き取るように設計され得る。したがって、非選択的ＰＵＴの各ヘッドは、単一のＬＥＤダイをハンドルキャリア基板から抜き取って、ＬＥＤダイをＴＦＴなどの最終的な基板上に配置することを個別に可能または不可能にすることができない。したがって、非選択的ＰＵＴは、プログラム可能でないとみなされ得、受動的ＰＵＴとみなされる。

ＩＬＥＤディスプレイの製造アプローチは２つの特徴を含む：
１） 組立前にウェハレベルのテストを必要とする、高い歩留りのウェハからの公知の良好なダイ（ＫＧＤ）のウェハ（またはハンドルキャリア基板）にわたる空間マップ、および
２） ＫＧＤを抜き取って配置するための選択的ＰＵＴ。

発明者らは、ＬＥＤ（特にＩＬＥＤ）ディスプレイの製造方法について、選択的ＰＵＴに連結されたウェハソースにおけるＫＧＤテストの組合せが重大な課題であり、容易には達成されないことを認識していた。ウェハテストは、このアプローチを経済的に非現実的にし得る。代替の方策が望ましい。

例示的な組立またはマイクロ組立方法は、移送デバイスを直接、ＰＵＴヘッドに取り付けることによって実行され得る。移送デバイスは、マイクロ組立用のＫＧＤの抜き取りに必要な選択性を可能にし得る。

ＰＵＴと移送デバイスとの組合せは、ＬＥＤダイの抜き取りおよびＴＦＴ基板上への配置のためにＬＥＤダイに接触し得る。移送デバイスの例は、コンフォーマルな移送デバイスおよび静電移送デバイス、あるいはコンフォーマルな移送デバイスまたは静電移送デバイスを含み得る。いずれの場合も、移送デバイスは配置後に素子から除去される。

本明細書に開示された例示的な方法は、小さなダイを操作して処理するための優れた解答を有し得、高いスループットを達成し得る。これは、たとえば、ネイティブＬＥＤウェハからガラスＴＦＴ基板上への一辺１０μｍ未満のサイズのＩＬＥＤダイの、約±２μｍ以下の精度での大量抜き取りおよび移送を並行して行うことを可能にし得る。

本明細書に開示された例示的な方法では、変形可能な材料（中間層を形成する）を１つ以上のＩＬＥＤダイの表面上に堆積させ得、非コンフォーマルなピックアップツール（ＰＵＴ）のヘッドを、堆積された変形可能な材料に接触するために使用し得る。中間層の上面はＰＵＴに接触し、ＩＬＥＤダイを中間層を介してＰＵＴヘッドに接着させ得る。複数のＩＬＥＤダイをそのヘッドに付着させたＰＵＴは、ガラスまたはプラスチックの薄膜トランジスタパネル基板上の所望の位置にチップを向け得る。その後、中間層およびＩＬＥＤダイが受容基板上にて適切に配置されたままになるように、中間層の上面をＰＵＴヘッドから解放し得る。ＰＵＴは非コンフォーマブルであり得る。中間層は、ＩＬＥＤダイとコンフォーマルな接触を行うことができるように変形可能であり得る。ＩＬＥＤダイ上の中間層は、欠陥ＩＬＥＤダイとＫＧＤとの間の選択などの、特定のＩＬＥＤダイの選択を可能にし得る。

本明細書では、ＬＥＤ（特にＩＬＥＤ）ディスプレイの製造方法が開示される。方法は、現実的なＬＥＤウェハの開始歩留りを考慮したＬＥＤ発光器冗長方式に基づいて歩留りを向上させ得る。方法は、抜き取りおよび配置組立サイクルのための非選択的および選択的、あるいは非選択的または選択的なプロセスの組合せを含み得る。

本明細書の残りの部分では、ディスプレイ製造のための方法および装置を説明するために、μＬＥＤダイおよびＩＬＥＤの例示的な配置を用いる。しかしながら、本発明の原理は、他のタイプのＬＥＤに適用され得ることに留意されたい。

本明細書に開示された方法は、ディスプレイピクセル当たりの色毎に複数のμＬＥＤダイと組み合わされた複数の組立サイクル（たとえば、抜き取り、配置およびテスト）を含み得る。各μＬＥＤダイは、デバイス歩留りの高い出発ウェハ材料（starting wafer material）と同様の効果を得るために複数のμＬＥＤ発光器を含み得、それにより高いディスプレイ歩留りが得られる。ウェハのデバイス歩留りはウェハが生成し得る機能性デバイスの数に関連しており、ウェハの品質および製造方法などの多くの要因によって影響を受ける可能性があることに留意されたい。

ディスプレイ歩留りは、ディスプレイ内の機能性のＬＥＤ発光器またはμＬＥＤ発光器の数の測定値を包含する。
例示的な方法では、単一の組立ステーション、あるいは複数の組立サブステーションは、以下のような第１の組立サイクル（サイクルＡ）（たとえば、抜き取り、配置およびテスト）を実行し得る：
・未テストμＬＥＤダイ（ダイタイプＡ）を含むウェハからのμＬＥＤダイを配備し得る。

・未テストμＬＥＤダイを含むウェハからのμＬＥＤダイを、マイクロ組立の準備状態に後処理して、抜き取りおよび配置のための一時的なハンドル層上に載置し得る。
・１つ以上のμＬＥＤダイは、変形可能な材料を有し得、これは、中間移送層を形成し得、一時的なハンドル層上に載置されたときに貼付される。

・移送印刷の非選択的かつ非コンフォーマルなＰＵＴは、ハンドル層から１つのアレイのμＬＥＤダイを抜き取り得る。μＬＥＤダイのアレイはディスプレイ基板上に、たとえば、１つの角から始まり、各ダイがディスプレイのピクセル位置に対応するように配置され得る。

・ハンドル層上の抜き取り位置が次の（たとえば、隣接する）μＬＥＤダイのアレイに順次移動し、配置位置が基板上の次の（たとえば、隣接する）対応するセットのピクセル位置に移動して、各「四角形」が１アレイのμＬＥＤダイを含む「チェスボードパターン（chess board pattern）」の類推によれば、次の四角形に移動して、このシーケンスを繰り返し得る。

・各アレイ内の各μＬＥＤダイは、ディスプレイのピクセルのサブピクセルを提供するために少なくとも１つのμＬＥＤ発光器を含む。
・シーケンスが１つのサブピクセルのタイプ（すなわち、放射色‐ＲＧＢ）に対してチェスボードパターン内のすべての四角形の移動を完了すると、他の２つのサブピクセルタイプに対して同じプロセスが繰り返される。

・すべてのサブピクセルタイプが完了すると、テストシーケンスを実行し得る（たとえば、すべてのμＬＥＤダイがオンにされて機能的にテストされ、ピクセルが配置されているμＬＥＤダイ／発光器のいずれが作動していないかが決定される）。

・テストシーケンスは、ディスプレイのパラメトリック性能受容限界の外側にある１つ以上のダイをタグ付けし、識別するためにフィルタを使用して、ダイのスクリーニングを行い得る。

・較正サイクル中に較正用のディスプレイメモリに欠陥マップを記録し、プログラムし得る（サイクルＣ）。
例示的な方法では、単一の組立ステーション、あるいは複数の組立サブステーションは、以下のような第２の組立サイクル（サイクルＢ１）（たとえば、抜き取り、配置およびテスト）を実行し得る：
・未テストμＬＥＤダイまたはＫＧＤなどのテスト済μＬＥＤダイ（ダイタイプＢ）を含むウェハからのμＬＥＤダイを配備し得る。

・未テストμＬＥＤダイまたはテスト済μＬＥＤダイを含むウェハからのμＬＥＤダイを、マイクロ組立の準備状態に後処理して、抜き取りおよび配置のための一時的なハンドル層上に載置し得る。

・μＬＥＤダイは、変形可能な材料を有し得、これは、中間移送層を形成し得、一時的なハンドル層上に載置されたときに１つ以上の未テストまたはテスト済μＬＥＤダイに貼付される。

・変形可能な材料は、第１の組立サイクルのテスト中に識別された欠陥マップに従って、未テストまたはテスト済μＬＥＤダイのウェハに選択的に貼付され得る。
・移送印刷（transfer printing）の非選択的かつ非コンフォーマルなＰＵＴは、未テストまたはテスト済ＬＥＤダイを含むハンドル層から１アレイのμＬＥＤダイを抜き取り得る。μＬＥＤダイのアレイは、第１の配置サイクル後に非機能性のμＬＥＤダイが配置されたピクセル位置に対応し得る。μＬＥＤダイのアレイはディスプレイ基板上に、たとえば、１つの角から始まるように配置され得る。

・ＰＵＴによって、中間層を含むμＬＥＤダイのみを抜き取り得る。
・ハンドル層上の抜き取り位置が次の（たとえば、隣接する）μＬＥＤダイのアレイに順次移動し、配置位置が基板上の次の（たとえば、隣接する）セットの位置に移動して、「チェスボードパターン」の類推によれば、次の四角形に移動して、このシーケンスを繰り返す。

・シーケンスが１つのサブピクセルタイプに対してチェスボードパターン内のすべての四角形の移動を完了すると、他の２つのサブピクセルタイプに対して同じプロセスが繰り返され得る。

・すべてのサブピクセルタイプが完了すると、テストシーケンスを実行し得る（すなわち、すべてのμＬＥＤダイがオンにされて機能的にテストされ、ピクセルが配置されているμＬＥＤダイ／発光器のいずれが作動していないかが決定される）。

・テストシーケンスは、ディスプレイのパラメトリック性能受容限界の外側にあるダイをタグ付けし、識別するためにフィルタを使用して、ダイのスクリーニングを行い得る。
・較正サイクル中に較正用のディスプレイメモリに欠陥マップを記録し、プログラムし得る（サイクルＣ）。

例示的な方法では、単一の組立ステーションまたは代替的な組立ステーションは第３の組立サイクル（サイクルＢ２）を実行し得、これは、μＬＥＤ抜き取りのための選択マップが第２の組立サイクル（サイクルＢ１）中に決定された欠陥マップから作成され得ることを除き、第２の組立サイクル（サイクルＢ１）と同様であり得る。所望のディスプレイ歩留りを達成するために、必要に応じて多くの後続のサイクルを実行し得る。

例示的な方法は、冗長モデルに基づき得、いかなる物理的なウェハ修復ストラテジにも基づくものではない。あるいは、冗長ストラテジは、欠陥のあるサブピクセルに隣接した姉妹μＬＥＤサブピクセルの配置を含み得る。レーザトリム機能を配備して、ヒューズを開放または溶融させて、駆動回路から第１のμＬＥＤを切り離し得る。欠陥のあるサブピクセルを修正するためのこの物理的アプローチは魅力的ではあるが、ＬＥＤウェハ歩留りが９９％未満である場合、規模において経済的ではないであろう。たとえば、９０％のウェハ歩留りは、第１の組立サイクルの後に約３１Ｋのレーザトリム機能を生じる可能性があり、これは不経済であり得る。また、第２のサブピクセルのみでは、第２の配置サイクルに対する組立歩留りが１００％であることを保証されない限り、修正が不十分となり得る。

例示的な方法は、組立シーケンス（サイクルＡ、Ｂ１、および任意選択的にＢ２）中に生成された欠陥マップに基づいて最終ディスプレイの較正サイクル（サイクルＣ）を含み得る。較正サイクルは、駆動回路にいまだ接続されている配置サイクルの間に配置された作動μＬＥＤサブピクセルを残しつつ、配置サイクルで識別された欠陥サブピクセルを駆動回路から分離するためのレーザトリム機能を含み得る。電気的修復ストラテジを使用して、第１の配置サイクルの後に識別された欠陥性μＬＥＤダイを駆動回路から分離し得る。

例示的な方法は、以下の特徴のうちの１つ以上を含み得る：
・μＬＥＤウェハ歩留りのための全体的な目標は公知であり得る。
・ディスプレイピクセル当たりの色毎の複数のμＬＥＤダイは、同一のウェハまたは異なるウェハの異なる位置から供給され得る。

・すべてまたはほぼすべて（たとえば、９９％以上）またはすべてのディスプレイピクセルの位置に各色（Ｒ、ＧおよびＢ）の作動μＬＥＤダイが存在するまで、抜き取り、配置およびテストのシーケンスを繰り返し得る。

・μＬＥＤダイは、同じ側にすべてのコンタクトを有し得、コンタクトをガラス上に下方に配置して、各μＬＥＤダイのμＬＥＤ発光器が配置直後にガラス基板から電源供給されることを可能にし得る。

・μＬＥＤウェハが事前にテストされず、規定された数のμＬＥＤ（単一の発光器またはマルチ発光器ＬＥＤ）ダイがピクセル当たり色毎に配置される場合に、この方法を使用し得る。

μＬＥＤダイが単一の発光器の代わりに複数の発光器を含む場合には、かかる複数の発光器ダイが許容可能なディスプレイ歩留りを得るためにピクセル毎に必要なサイクル／ダイの数を大幅に削減できることをモデリングが示している。これは、使用されるウェハ材料（必要とされるダイの数）および組立時間（組立サイクルの数）に著しい影響を及ぼす可能性がある。

テストシーケンスの例示的な方法は、以下の特徴のうちの１つ以上を含み得る：
・すべてのサブピクセルタイプが完了するか、または各サブピクセルタイプの配置シーケンスの間で、サイクル間のインラインパネルテストを実行するために、μＬＥＤダイは予め結合され得、または、最終的な結合となり得る。予め結合された状態は、μＬＥＤダイのコンタクトとディスプレイの基板上のコンタクトパッドとの間の一時的な金属対金属接触であり得る。これは永久的な結合でなくともよいが、テストを行うのに十分なものであり得る。最終的な結合は、永久コンタクトを生成するために、μＬＥＤダイのコンタクトが、たとえば、リフロー（たとえば、共晶）または金属相互拡散（たとえば、固液性拡散（ＳＬＩＤ））を受けた場合であり得る。これは、確実な永久結合を確保するために、熱、圧縮または超音波の力などの励起源を含み得る。

・抜き取りおよび配置のサイクルならびに相互接続の品質も支援するために、事前に貼付されるアンダーフィルまたは後で貼付されるアンダーフィルを、良好な品質の信頼性のある結合インターフェースを確保するために貼付し得る。事前に貼付されるアンダーフィルは、配置中に中間層およびμＬＥＤダイ、あるいは中間層またはμＬＥＤダイのコンタクトからＰＵＴを解放することを支援し得る。

第１の組立サイクル（サイクルＡ）で使用されるμＬＥＤへの変形可能な材料の堆積のための例示的な方法は、以下の内の１つ以上を含み得る：スピンコーティングおよびリソグラフィ、スプレーコーティング、マイクロコンタクト印刷、ラミネーションおよびマイクロ成型。

第２または第３の組立サイクル（サイクルＢ１またはＢ２）で使用されるμＬＥＤへの変形可能な材料の堆積のための例示的な方法は、以下の内の１つ以上を含み得る：インクジェット処理およびマイクロ成型。

第１の組立サイクル（サイクルＡ）で使用されるμＬＥＤへのアンダーフィルの貼付のための例示的な方法は、以下の内の１つ以上を含み得る：スピンコーティングおよびリソグラフィ、マイクロ成型およびマイクロ印刷。

例示的な方法では、結合中にアンダーフィルを貼付し得る。アンダーフィルは事前に貼付されるＢステージエポキシを含み得る。
例示的な方法では、熱圧着プロセス、たとえば、Ｃ２を使用し得る。結合プロセスは、ＣｕＳｎからＣｕまたはＣｕからＣｕの超微細ピッチ微小バンプ技術を使用し得る。

例示的な方法は、現在の技術の制約および課題を克服し得るハイブリッド組立法を含み得る。例示的な方法は、組立サイクルのシーケンスを含み得る。組立サイクルのシーケンスは、非選択的および選択的、あるいは非選択的または選択的組立サイクルを含み得る。組立サイクルのシーケンスは、ウェハテストおよびインラインパネルテスト、あるいはウェハテストまたはインラインパネルテストを含み得る。このアプローチは、本明細書に開示されたＬＥＤダイによって可能となり得、組立中のインラインテストを可能にし得る。

方法は、第１の配置サイクル（サイクルＡ）を含み得る。第１の配置サイクルは、非選択的組立サイクルの一部であり得、および／または、テストされていない、たとえば、ウェハレベルで個別にテストされていない、ＬＥＤダイを使用し得る。

方法は、第２および第３、あるいは第２または第３の配置サイクル（サイクルＢ１、Ｂ２）を含み得る。第２および第３、あるいは第２または第３の配置サイクルは、選択的組立サイクルの一部であり得、および／または、テストされている、たとえば、個別にテストされている、ＬＥＤダイを使用し得る。

第１の組立サイクル（サイクルＡ）の前にＬＥＤウェハテストは存在しないであろう。第１の組立サイクルは、μＬＥＤの抜き取りおよび配置のみを含み得る。第２および第３、あるいは第２または第３の組立サイクル（サイクルＢ１およびＢ２、あるいはサイクルＢ１またはＢ２）の前にＬＥＤウェハテストが存在し得る。

例示的な方法では、すべての配置サイクルの間にパネル上に配置される場合は、インラインＬＥＤダイテストが存在し得る。各ディスプレイピクセル作動の確率は、今や、製造ライン修復ストラテジを配備することができるディスプレイ製品毎の欠陥数が十分に低い作動製品（ディスプレイ）を得ることが可能である、ピクセル当たりの規定された数のμＬＥＤダイの３つの配置サイクルの後に十分に高い、すなわち、ディスプレイ歩留りは「製造可能な」プロセスとみなされるほど十分に高い。このアプローチは、小型ディスプレイのためのディスプレイ製品当たりの欠陥の数をゼロにするであろう。すなわち、１つのピクセル当たりの複数のダイに起因するコストアップは、着用可能技術などの小さなピクセル数のディスプレイにとって重要ではない。このアプローチは、大きなディスプレイに広げることができる。

（第１の配置の後の）後続のμＬＥＤダイは、単一の発光器μＬＥＤダイであり得る。これにより、使用されるμＬＥＤダイのサイズを小さくしてコストを低減することになる。

各抜き取りおよび配置サイクルの間のテストは、ダイ製造または組立歩留りの結果としての欠陥のある、最適に機能しないμＬＥＤダイまたは欠落するダイを識別し、欠陥μＬＥＤダイの隣に位置する冗長箇所で作動ダイとそれらを交換するために使用し得る。修復作業のために指定されたＫＧＤのウェハバンクから作動ダイを取り出す。

任意選択的に、配置したが欠陥のあるダイ内のいずれかの発光器および／または過剰な発光器に対するトラックを切り離すためにレーザが使用される。並行して作動するピクセル当たりの複数の異なる数のＬＥＤ発光器が、画像アーチファクトを生成し得、これは許容できないであろう。

上述の組立プロセスにウェハを投入する前に、１００％の「仮想」ウェハ歩留りを得るよう、ＬＥＤウェハまたはハンドル層を修復するために、選択可能ＰＵＴも使用し得る。選択可能ＰＵＴは、ＬＥＤウェハまたはハンドル層上の欠陥を「修復」して、約１００％の仮想歩留りを有するＬＥＤウェハまたはハンドル層を製造するために使用され得る。

μＬＥＤなどのＬＥＤを検査するためのＡＯＩアプローチ（機能的、光パワー、ビームプロファイル）に加えて、ＬＥＤを逆バイアスし、その上に光を照射する、すなわち、フォトダイオードとして機能させ、フォトダイオードモードのＬＥＤの挙動を使用して、ＬＥＤパラメトリック性能を予測して特徴付けるなどの、追加のアプローチを使用し得る。

本発明の一態様によれば、半導体チップを移動させるための方法が提供され、方法は、第１の位置でピックアップツール、すなわちＰＵＴのヘッドを半導体チップの表面に接触させることであって、半導体チップの表面は、接触するＰＵＴに接着するように構成された変形可能な材料を含む、接触させることと、ＰＵＴを第２の位置に移動させ、半導体を解放することと、を含む。

任意選択的に、変形可能な材料は弾性材料を含む。
任意選択的に、弾性材料はエラストマー材料を含む。
任意選択的に、変形可能な材料は、ＰＵＴヘッドに接触し、半導体チップの接着および解放、あるいは半導体チップの接着または解放を容易にするように構成された構造化表面を含む。

任意選択的に、構造化表面は、表面から延びる細長い柱を含む。
任意選択的に、ＰＵＴヘッドと変形可能な材料との間の接触は、それらの間に実質的に空隙を生じない。

任意選択的に、方法はさらに、変形可能な材料を半導体チップの表面上に堆積させることを含む。
任意選択的に、方法はさらに、半導体チップの表面から変形可能な材料を除去することを含む。

任意選択的に、変形可能な材料の除去は、エッチングプロセスによって行われる。任意選択的に、変形可能な材料の除去は、変形可能な材料を溶解するか、または溶液を使用して変形可能な材料を洗浄するか、いずれか一方によって行われる。

任意選択的に、変形可能な材料は半導体チップの表面上に堆積された犠牲層の上部に堆積され、エッチングプロセスによって犠牲層をエッチング除去する。
任意選択的に、ＰＵＴヘッドは実質的に剛性および実質的に平坦、あるいは実質的に剛性または実質的に平坦である。

任意選択的に、方法はさらに、ＰＵＴヘッドを複数の半導体チップのうちの１つ以上に選択的に接着することを含む。
任意選択的に、複数の半導体チップが存在し、方法はさらに、ＰＵＴヘッドと接触する前に１つ以上の半導体チップから変形可能な材料を選択的に除去して、ＰＵＴヘッドがそれらの半導体チップに付着しないようにすることを含む。

任意選択的に、方法はさらに、ＰＵＴヘッドを複数の半導体チップに接着することを含む。
任意選択的に、半導体チップはＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップを含む。

任意選択的に、第２の位置は半導体デバイスの基板である。
任意選択的に、基板はガラスまたはプラスチックの薄膜トランジスタパネルを含む。
任意選択的に、方法はさらに、ディスプレイの画像生成器を形成するために、複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップを基板上に配置することを含む。

本発明の別の態様によれば、ＬＥＤディスプレイの画像生成器を形成する方法が提供され、方法は、複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップの表面上に変形可能な材料を堆積させることと、ピックアップツール、すなわちＰＵＴのヘッドを複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのうちの１つ以上の上に堆積された変形可能な材料に接触させて、複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのうちの１つ以上をＰＵＴヘッドに接着させるようにすることと、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのコンタクトがガラスまたはプラスチックの薄膜トランジスタパネルの薄膜トランジスタのパッドと電気的に連通するように１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップが配置されるように、ＰＵＴヘッドを移動させることと、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップをＰＵＴヘッドから解放することと、を含む。

本発明の別の態様によれば、ＬＥＤディスプレイ用の画像生成器が提供され、画像生成器はガラスまたはプラスチックの薄膜トランジスタパネル上に配置された複数のＩＬＥＤおよびμＬＥＤチップを含み、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップは、ガラスまたはプラスチックの薄膜トランジスタパネル上に、複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップの表面に変形可能な材料を堆積させることと、ピックアップツール、すなわちＰＵＴのヘッドを複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのうちの１つ以上の上に堆積された変形可能な材料に接触させて、複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのうちの１つ以上をＰＵＴヘッドに接着させるようにすることと、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップのコンタクトがガラスまたはプラスチックの薄膜トランジスタパネルの薄膜トランジスタのパッドと電気的に連通するように、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップが配置されるように、ＰＵＴヘッドを移動させることと、１つ以上のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップをＰＵＴヘッドから解放することと、によって配置されている。

本発明の別の態様によれば、半導体チップを移動させるための方法が提供され、方法は、第１の位置でピックアップツール、すなわちＰＵＴのヘッドを半導体チップの表面に接触させることを含み、半導体チップの表面は中間層を含み、中間層はコンフォーマルであり、中間層の表面とＰＵＴヘッドとの間のコンフォーマルな表面接触をもたらす。

μＬＥＤの概略断面図である。 例示的なμＬＥＤダイの概略図である。 例示的なμＬＥＤダイの概略図である。 例示的なディスプレイを通る断面図である。 例示的なディスプレイ製造方法の概略図である。 例示的なμＬＥＤダイの設計の概略図である。 例示的なμＬＥＤの概略断面図である。 図８（ａ）は、例示的なμＬＥＤの概略断面図であり、図８（ｂ）は、基板を除去した後の例示的なμＬＥＤの概略断面図である。 例示的な基板除去プロセスの概略図である。 例示的な基板除去プロセスの概略図である。 例示的な非選択的変形可能層堆積プロセスの概略図である。 例示的な選択的変形可能層堆積プロセスの概略図である。 例示的な選択的変形可能層堆積プロセスの概略図である。 例示的な非選択的ピックアッププロセスの概略図である。 例示的な選択的ピックアッププロセスの概略図である。 例示的な非選択的ピックアッププロセスの概略図である。 例示的な選択的ピックアッププロセスの概略図である。 例示的なディスプレイの一部の概略図である。 例示的なディスプレイの一部の概略図である。 例示的なディスプレイの一部の概略図である。 例示的なディスプレイの一部の概略図である。 例示的なμＬＥＤダイの概略図である。 例示的なディスプレイ歩留りの表である。 フロー図である。 フロー図である。 フロー図である。 例示的なＴＦＴ層を通る断面図である。 例示的な結合プロセスの概略図である。 例示的な結合プロセスの概略図である。 市販の平面ＬＥＤデバイスからおよびμＬＥＤデバイスから出力された、ビームプロファイルを示す図である。 例示的な組立プロセスフローを示す図である。 例示的な組立プロセスフローを示す図である。 例示的な組立プロセスフローを示す図である。

本発明者らは、ＩＬＥＤディスプレイが、優れた電池性能および増強された輝度を提供する、将来の世代のフラットディスプレイ画像生成器を提供し得ることを認識した。ＩＬＥＤディスプレイは、基本レベルにおいてＯＬＥＤディスプレイの変形例である。ＯＬＥＤの概念は、光を生成するために２つのガラス面の間に挟まれた有機またはポリマー材料を通過する電流に基づいている。

ＩＬＥＤディスプレイ製造は、半導体無機発光ダイオード（inorganic light emitting diode : ＩＬＥＤ）または他のマイクロＬＥＤデバイスのフレキシブル基板またはＴＦＴガラス基板などの基板上への組立を指す。１つのＩＬＥＤディスプレイを作成するための数百万個の小さなμＬＥＤチップの組立は、たとえば、ウェハおよび組立歩留り損失ならびに非ネイティブ基板上へのインライン組立の間のテストストラテジを考慮すると、一意的な課題を作り出す可能性がある。

発明者らは、以下に記載するように、ＩＬＥＤディスプレイ製造に関するいくつかの課題をさらに認識した。
ディスプレイ業界は、ディスプレイにおけるピクセル欠陥に対してゼロトレランスアプローチ（zero tolerance approach）をとるため、ＩＬＥＤディスプレイ製造にとって、９９．９９％以上の高いＬＥＤウェハ歩留りが理想的には好ましい。技術的現状のＬＥＤウェハ製造歩留りは、製品に応じて産業上でかなり変化する。ディスプレイ内のピクセル数が着用可能ディスプレイのための数万から大面積高解像度ディスプレイのための数千万までの範囲であることを考慮すると、ウェハ歩留り９９．９％超は非現実的であるとみなされ、ＩＬＥＤディスプレイ製造に対する主要な障害の一つである。既存のウェハ歩留りのシナリオを考慮する別のストラテジが必要である。

ＩＬＥＤディスプレイに必要とされるＬＥＤダイの寸法は、従来の照明器具／照明用途のための標準的なＬＥＤダイに比べて、スケールが極めて小さい。これは従来の組立方法がこれらのチップサイズに適合しておらず、したがってより細かい配置ソリューションが必要とされることを意味する。具体的には、小型ダイを操作・処理するための解答を有するスマート組立プロセスは、ガラスパネル上のＩＬＥＤ組立を改善する。したがって、ネイティブＬＥＤウェハからガラスＴＦＴ基板上への一辺１０μｍ未満のサイズのＩＬＥＤダイの、約±２μｍ以下の精度での大量の抜き取りおよび移送を並行して行うことを可能にすることができる、高いスループットを有する組立プロセスが必要とされている。

組立のためのストラテジは、公知の不良ダイがＫＧＤダイを用いてウェハ上で交換されるウェハ修復、またはＴＦＴ基板への抜き取りのためのウェハから一時的キャリアへのＫＧＤのみの移送を含む。いずれのアプローチも、ウェハ上に欠陥マップを生成するようＫＧＤを決定するために、複雑なウェハプローブカードテストを必要とする。これらは、本明細書に開示された方法によって不経済で冗長であるとみなされる。ウェハの歩留りによるが、公知の悪いダイの交換も、ＴＦＴ基板への抜き取りのためのウェハから一時的キャリアへのＫＧＤのみの移送も、現実的でも経済的でもないであろう。

スマート組立方法は、ＩＬＥＤディスプレイの業界で開発されており、「非選択的」エラストマーコンフォーマルスタンプ（elastomer conformal stamp）、レーザ補助移送、直接自己組立法、流体アセンブリおよび選択的ＭＥＭＳベース印刷ヘッドの範囲に及ぶ。すべての技術は、基板のバルクが除去されるか、またはエピ層が基板から解放されている、組立準備済みチップの準備を必要とする。

非選択的抜き取りおよび配置組立方法は、小さなディスプレイサイズに対して、およびディスプレイ上の最初の抜き取りおよび配置後のダイおよび組立歩留りが９９．９９％を超える場合にのみ実用的である。一例として、着用可能な３２０×３２０ピクセルディスプレイフォーマットは、各原色の赤、緑の１０２，４００個のサブピクセルを有する３０７，２００個のサブピクセルから構成されている。９９．９９％超の歩留りは、３０８個の交換および修復を必要とする欠陥ピクセルをもたらす。これらの数の交換および修復ストラテジは、時間がかかり、着用可能な物品のコストにとって経済的ではない。代替的な低コストの方法が必要である。

選択的抜き取りおよび配置組立は歩留りの問題を克服するのに好ましい解決策であり得、ＰＵＴは組立に公知の良好なダイ（known good die : ＫＧＤ）を選択するだけである。これは、欠陥のあるダイが識別され、欠陥ウェハマップが確立される、完全なウェハテスト能力を必要とする。

発明者らは、ＩＬＥＤディスプレイが商業的現実になるために、上述の課題のすべてを解決する必要があることを認識した。ＩＬＥＤディスプレイ業界の特定の必要性に対処し得、低ウェハ歩留り、複雑なウェハテスト方法および／または選択的ＰＵＴツール設計などの、既存の技術における１つ以上の不足分を克服し得る、製造方法が本明細書に開示されている。本明細書に開示される例示的な方法および装置は、冗長スキームを含み得る。本明細書に開示される例示的な方法および装置は、着用可能なディスプレイから大型のラップトップディスプレイまでの範囲のディスプレイを含み得る、ディスプレイ内に実装するためのマイクロＬＥＤ（μＬＥＤ）を使用し得る。

大略的には、本明細書はディスプレイの製造方法を開示する。例示的なディスプレイは、μＬＥＤを組み込んだ着用可能ディスプレイなどのディスプレイ用途に使用し得る。
本明細書中で使用されるように、「μＬＥＤ」技術は、光出力を方向づけし、ユーザによって観測される輝度レベルを最大化する、ミクロンサイズのＩＬＥＤデバイスを包含する。μＬＥＤは、米国特許第７５１８１４９号明細書に開示されており、特に方向づけされた光を送達するために開発された次世代ＩＬＥＤ技術である。本明細書で使用されるように、「方向づけされた光（directionalisedlight）」とは、コリメート光（collimated light）および準コリメート光を包含する。たとえば、方向づけされた光はＩＬＥＤの光生成領域から放射される光であり得、放射された光の少なくとも一部は半角（half angle）を有するビーム内に向けられる。これにより、光ビームの方向におけるＩＬＥＤの輝度を高め得る。

μＬＥＤは円形断面を有し得、その場合、μＬＥＤの直径は典型的に２０μｍ未満である。μＬＥＤは、ウェハ処理ステップ中にＩＬＥＤダイ上に直接エッチングされた放物線状構造体を有し得る。放物線状構造体は、μＬＥＤの発光領域を含み得、生成された光の一部を反射して、チップから出る準コリメート光ビームを形成する。

図１は例示的なμＬＥＤ１００を示している。図に示されたμＬＥＤ１００は、国際公開第２００４／０９７９４７号（米国特許第７，５１８，１４９号明細書としても公開されている）で提案されたものと同一または類似しており、抽出効率が高く、放物線形状のため準コリメート光を出力する。基板１０２は、その上に配置された半導体エピタキシャル層１０４を有している。エピタキシャル層１０４はメサ１０６に成形される。活性（または発光）層１０８はメサ構造体１０６内に封入されている。メサ（mesa）１０６は、μＬＥＤ１００の光透過または放射面１１０に対向する側に、切頭頂部（truncated top）を有している。メサ１０６はまた、μＬＥＤ１００内で生成された光のための反射性の筐体を形成するために、ほぼ放物線状の形状を有している。矢印１１２は、活性層１０８から放射された光が、どのようにメサ１０６の内壁から光放射面１１０に向かってμＬＥＤデバイス１００を出るのに十分な角度（すなわち、全内部反射の角度以内）で反射されるかを示している。

μＬＥＤ１００の放物線状構造は、非形状または標準的なＬＥＤと比較した場合、低い照射角度へのμＬＥＤ１００の抽出効率を著しく増大させる。
図２は、例示的なμＬＥＤダイ２００を示している。ダイ２００は、ダイ２００のメサ２０８と同じ側に形成された「ｐ」電極２０４および「ｎ」電極２０６を有する単一の発光器２０２を含む。光はμＬＥＤダイ２００の電極と反対側の発光面２１０から出力される。光はμＬＥＤダイ２００のエピタキシャル層を通って放射される。

図３は、複数の発光器３０２ａ、３０２ｂを含むμＬＥＤダイ３００の斜視図を示している。図３の単一のダイ３００は、２つのμＬＥＤを含む。本明細書で使用される「単一のダイ」という用語は、たとえば、その上に半導体デバイスが作成された半導体基板などの、基板の単一かつ個別的な部分を包含する。ダイ３００は、ｎ電極３０４およびｐ電極３０６ａ、３０６ｂを各μＬＥＤ発光器３０２ａ、３０２ｂごとに含む。

μＬＥＤダイ３００のサイズは、μＬＥＤ発光器の数を増加させたため、図３に示すダイ２００よりも大きい。しかし、複数の発光器を必要とし、ｎ電極およびｐ電極の形成がチップの同じ側にある場合、ダイ３００が使用する面積は低減される。たとえば、２つの発光器が必要である場合、ダイ３００は、単一の発光器を含む２つのダイ２００と比較して、２５％を超える面積節約を表す。

本明細書に開示される装置の利点は、ダイの相互接続構成である（すなわち、発光側と反対側のｐ電極およびｎ電極）。この構成は、ガラス（または他の透明な材料）パネルに組み立てられた直後でかつ最終的なディスプレイ積層組立の完了の前に、ダイ３００の統合されたテストを可能にする。したがって、製造のテストストラテジを簡略化し、テストを組立プロセスに統合することができる。相互接続構成はまた、組立プロセスに統合し得る、ダイの修復または交換ストラテジの簡略化を可能にし得ることが理解されるであろう。

図４は、ディスプレイ４００の断面を示す断面図である。ディスプレイ４００は、光の放射がガラストップ層（glass top layer）４０４内に入射して透過するように、ガラストップ層４０４の上に載置された複数のμＬＥＤダイ４０２を含む。図４の例示的な構成において、ｐ電極４０６およびｎ電極４０８はいずれも、各ダイ４０２の同じ側でかつダイ４０２の出力面と反対側の面に載置されている。図４は、μＬＥＤダイ４０２がディスプレイ４００のＴＦＴ層４１０にどのように載置され得るかを示している。

ｐ電極４０６およびｎ電極４０８は、下方に面したダイ４０２の下面上にあり、かつ適切な結合層を使用してＴＦＴ層４１０内のディスプレイ能動回路と直接接触している。さらに、ディスプレイは、他のディスプレイにおいては、トップガラス層４０４に向かって上方に光を方向づけさせるために導電性トラックおよび反射層を形成するのに必要である、パターン化されたバンク構造を含まない。ディスプレイ４００は、光出力を本質的に方向づけする複数のμＬＥＤダイ４０２を含むため、反射性バンク層は不要である。他の構成では、μＬＥＤダイ４０２のコンタクトは、ダイの反対側に形成され得る。これは、上側不動態化および完全電気的相互接続が行われるまで、最終的なテストを制限する。本明細書に開示された例示的な方法および装置では、２つのコンタクト４０６、４０８は、ＴＦＴ層４１０に下方に面しており、それによりディスプレイ最終組立のあらゆる最終的な不動態化の前のテストが可能となる。

例として、図５は、図４に示すディスプレイ４００を製造するためのプロセスフローを示す。プロセスの最初のステップ（Ａ）は、μＬＥＤデバイス５０２の製造である。μＬＥＤ製作後、デバイス５０２は、そのエピタキシャル基板５０４から除去される。デバイス５０２の上面には、機械的な層が貼付され、これは、次の処理ステップのためのハンドル層５０６として作用する。デバイス５０２をハンドル層５０６に移送した後、コンフォーマルな中間層（conformal intermediate layer）５０８は、デバイス５０２の上面に堆積され、図５のステップＢに示すようにデバイス５０２は部分的に個片化される。ＰＵＴの移送ヘッド５１０は、平坦な非エラストマーヘッド（flat non-elastomeric head）であり、中間層に貼付されると、中間層５０８とＰＵＴの移送ヘッド５１０との間のコンフォーマルな接触をもたらす（ステップＤ）。これにより、デバイス５０２をピックアップしてディスプレイ基板５１２（またはＴＦＴ層）に移送することができる（ステップＥ）。移送ヘッド５１０は、プラスチック、ガラスまたはシリコンから作られ得、ピックアップすべきチップ５０２ごとに突出するディンプル（dimple）を伴う。デバイス５０２がＴＦＴ層５１２上に配置されると、ＰＵＴの移送ヘッド５１０を中間層５０８から除去することができる。ＴＦＴ層上にデバイス５０２を配置した後、中間層５０８を除去し得、デバイスをＴＦＴ層に結合することができる（ステップＦ）。本明細書に開示された方法は、上述のおよび図５に示されたプロセスフロー、あるいは上述のまたは図５に示されたプロセスフローに限定されないことを理解すべきである。

図５の例示的なプロセスフローのステップは、以下でより詳細に説明される。
図６は、μＬＥＤデバイス６０２の例示的な構造を示す。図６に見られるように、青（たとえばλ＝４７０ｎｍ）および緑（たとえばλ＝５３０ｎｍ）発光のためのμＬＥＤデバイスは、ＧａＮ／サファイア６０４材料系に基づく。例示的な青および緑デバイス６０２は、それらの活性層として多重量子井戸構造（multi quantum well structure : ＭＱＷ）を含むことができる。この例では、活性層は、ｐ型ＧａＮ層とｎ型ＧａＮ層との間に設けられる。デバイス６０２は、１つ以上の歪み緩和層を含み得ることが理解されるであろう。

赤（たとえばλ＝６４０ｎｍ）発光のための例示的なμＬＥＤデバイスは、ＧａＡｓ基板６０４上にリン化物またはヒ素ベースのエピタキシャル層を含むことができる。赤色デバイス用の活性層もまた、ＭＱＷを含むことができ、この例では、リン化物含有ヘテロ構造に基づく。他の例では、ＭＱＷは、１つ以上のヒ素ベースのヘテロ構造を含み得ることが理解されるであろう。赤デバイスは、１つ以上のエッチストップ層（Etch Stop Layer : ＥＳＬ）を含むことができ、これはＧａＡｓ基板６０４に堆積され得る。本明細書に開示された方法は、これらの材料またはこのデバイス構造または図６に示されたものに限定されないことを理解されたい。

図７は、基板７０４上の例示的なμＬＥＤデバイス７０２（またはＩＬＥＤダイ）を通る断面を示し、基板７０４は、緑および青発光デバイス用のサファイア基板、ならびに、赤発光デバイス用のＧａＡｓ基板とすることができる。図７に示す例示的なデバイス７０２は、図１、図２および図３に示したものと同様である。図７のデバイス７０２は、結合要素を含み、これはデバイス７０２とＴＦＴ層との相互接続のために、バンプまたはマイクロバンプ７１４の形態で提供される。バンプ７１４は、デバイス７０２の上面およびコンタクトパッド上に配置される。コンタクトパッドは、デバイスのｐおよびｎコンタクトを含み、これらはチップ７０２の放射側とは反対側のデバイス片側に配置され、約５μｍの直径を有する。バンプ７１４は、約３〜６μｍの高さを有することができ、金属、たとえばＣｕＳｎまたはＣｕを含むことができ、ＴＦＴ層上の対応する金属パッド、たとえばＣｕパッドへの相互接続を可能にする。デバイス７０２がＴＦＴ層に移送されると、デバイス７０２上のバンプ７１４は、一時的な金属対金属接触となり、これによりデバイス７０２のテストが可能となる。デバイス７０２をテストするためには、デバイス７０２は、ＴＦＴ層に永久的に結合されていなくてもよい。バンプ７１４とＴＦＴ層上の金属パッドとの間の一時的な金属対金属接触により、事前結合状態、すなわち一時的結合状態におけるデバイス７０２のテストが可能になり得る。デバイス７０２上のバンプ７１４は、高スループットマルチデバイスのパネル相互接続および結合を可能にし得る。公知のＣ４（崩壊制御チップ接続）フリップチップ技術は、結合中に崩壊するバンプに起因して、目標の相互接続ピッチまでスケールダウンすることができない。バンプの崩壊は、１０μｍ以下のピッチであり得るバンプ間の橋絡（bridging）を引き起こし得る。

図８（ａ）に示された例示的なμＬＥＤデバイス８０２は、図７に示したものと同様である。デバイス８０２は、２０μｍ未満の長さ、１０μｍ未満の幅、および、約３〜８μｍの厚さを有し得る。放射面８１６は、２００ｎｍ未満の粗さを有し得る。デバイス８０２のこれらの特性／寸法は、ＴＦＴ層上のデバイス８０２の組立に有益であり得る。しかし、本明細書に開示された方法および装置は、これらの特性／寸法を有するμＬＥＤデバイスに限定されないことが理解されるべきである。

図８（ｂ）は、２つの例示的なμＬＥＤデバイス８０２を示し、図７および図８（ａ）に示したものと同様である。図８（ｂ）において、デバイス８０２は、基板８０４から除去されている。基板８０４がデバイス８０２から取り外されると、デバイス８０２を反転させ、さらに処理することができる。

デバイス９０２からの基板９０４の除去は、図９を参照して以下でより詳細に説明される。
図９は、例示的な基板除去プロセスを示す。基板除去のための例示的な方法は、基板９０４の化学的エッチングおよび薄化を含み得る。基板９０４が除去される前に、ハンドル層９０６は、デバイス９０２の上面に貼付される。１つ以上のＵＶテープなどの１つ以上のテープ（図示せず）を使用して、デバイス９０２をハンドル層９０６に取り付けることができる。ＵＶテープにＵＶ光を照射することにより、ハンドル層９０６に対するデバイス９０２の接着強度を修正することができる。ＵＶテープの代わりに使用することができるテープの他の例には、熱解放テープが含まれ、テープを熱に暴露することによりその接着強度を修正することができる。

ハンドル層９０６が貼付されると、サファイア基板を含むデバイス９０２にレーザリフトオフ（laser lift-off : ＬＬＯ）プロセスを適用することができる。レーザリフトオフプロセスは、ＵＶレーザビームなどのレーザビームを用いてサファイア基板を除去する。レーザビームは、サファイア基板を通ってデバイス９０２のＧａＮ層に向けられ、ＧａＮ層とサファイア基板との界面に衝撃波を発生させ、それにより、ＧａＮをサファイアから解離させる。このプロセスは、１０μｍ未満の厚さを有する自立性のＧａＮ層を作成することができる。本技術は、高出力ＬＥＤチップまたはサファイア基板上に成長させたＩｎＧａＮまたはＧａＮなどの窒化物半導体の製造において、高いスループットおよび優れた品質を関心対象とする。

図１０は、赤μＬＥＤデバイス１００２からＧａＡｓ基板を除去するための例示的なプロセスを示している。上述したように、赤デバイスは、１つ以上のエッチストップ層（ＥＳＬ）を含むことができ、これはＧａＡｓ基板１００４上に堆積され、ＧａＡｓ基板１００４をデバイス１００２のエピタキシャル層１０１８から分離する。一例として、ＥＳＬは、単一の高Ａｌ組成のＡｌＧａＡｓ層またはＩｎＧａＰ層によって形成することができる。いくつかの例では、２つのＥＳＬを使用して、表面粗さを低減し得る。用途に応じて、ＥＳＬは選択的なドライおよびウェットエッチング、あるいはドライまたはウェットエッチングにより保持または除去され得る。いくつかの例示的なプロセスにおいて、ＧａＡｓ基板１００４は、基板１００４の選択的ウェット／ドライエッチングの前に薄化される。これにより、基板１００４の除去を加速し得る。例示的なプロセスにおいて、ＧａＡｓ基板１００４は、有機酸系（たとえばクエン酸）またはＮＨ４ＯＨ系ウェットエッチャントを用いて選択的に除去され、一方、ＥＳＬはＨＣｌ系またはＨＦ系ウェットエッチャントで選択的に除去することができる。

図１１の上部を参照すると、いくつかの例では、デバイスから基板を除去して任意の残留物を除去した後に、洗浄ステップを必要とし得る。この洗浄ステップは、サファイアまたはＧａＡｓ基板除去プロセスの後に適用され得る。

洗浄ステップの後、変形可能な材料をデバイス１１０２上に堆積させて中間層１１０８（ｅＬａｙｅｒ）を形成することができる。この中間層１１０８は、ハンドル層１１０６上のすべてのデバイス１１０２上に堆積され得（非選択的堆積）、または、ハンドル層１１０６上の選択ダイ１１０２に堆積され得る（選択的堆積）。中間層１１０８の堆積は、以下でより詳細に説明される。

中間層１１０８を形成するために使用される変形可能な材料の例には、可視波長範囲で透明であるエラストマーが含まれ、これは、たとえば３００℃までの熱安定性を有し、高い化学的および物理的安定性を有する。変形可能な材料は、デュロメータショア（Durometer shore）Ａ５５の硬度または約３ＭＰａのヤング率を有し得、変形可能な材料にＵＶ光を照射することにより、または１２５℃未満の温度などの低温で、硬化可能であり得る。

変形可能な材料の例としては、ポリジメチルシロキサン（polydimethylsiloxane : ＰＤＭＳ）などのシロキサン系エラストマーが挙げられる。ＰＤＭＳは非毒性であり、生体適合性であり、ナノメートル範囲の大きさを有する特徴を形成するために使用することができる。ＰＤＭＳの用途は多様であり、例として、軟組織の弾性率に適合させて、筋肉および神経における細胞メカノバイオロジーを研究するための生体材料としての使用を含む。

図１１は、中間層１１０８を形成するための変形可能な材料の非選択的堆積のための例示的なプロセスを示している。非選択的堆積のための例示的な技術は、スプレーコーティング、スピンコーティングおよびリソグラフィのうちの１つ以上を含むことができる。他の例示的な技術は、各ダイの上面に変形可能な材料のプリフォームを成型すること、または、変形可能な材料をインクとして使用するあらゆるデバイスの表面上のマイクロコンタクト印刷（microcontactprinting）を含むことができる。

中間層１１０８の形成に続いて、中間層１１０８は、隣接するデバイス１１０２の間の空間において除去され、デバイス１１０２は図１１の下部に示すように個片化される。これを行うための例示的な方法は、中間層１１０８をパターニングし、続いて金属ハードマスクを用いたドライエッチングを行うステップを含む。中間層１１０８をパターニングするために使用されるドライエッチングは、ＳＦ６およびＯ２を含むことができ、デバイス１１０２の個片化のためのドライエッチングは、塩素ベースエッチングを含み得る。他の例では、中間層１１０８は、たとえばスプレーコーティング、成型およびステンシルプロセスを使用して個々のデバイス上に堆積され得る。スプレーコーティングおよびステンシルプロセスの使用は、中間層１１０８のパターニングを必要としなくてもよい。

図１２は、中間層１２０８を形成するための変形可能な材料の選択的堆積のための例示的なプロセスを示す。プロセスは、図１１に示し、上で説明したものと同様である。しかし、この例では、変形可能な材料の選択的堆積は、選択デバイス１２０２上の変形可能な材料のインクジェットまたはスーパーインクジェット印刷によって達成される。これらの技術は、ピコリットル量などの小量の変形可能な材料の精密配置を含み、これは、この例では選択デバイス１２０２の表面上にて低粘度を有する。変形可能な材料が選択デバイス１２０２上に堆積された後に、デバイス１２０２は、上述したドライエッチングプロセスを用いて個片化される。

変形可能な材料を選択的に堆積させるための別のプロセスが、図１３に示されている。この例示的なプロセスでは、変形可能な材料は、モールド１３２０に貼付され、モールド１３２０は、変形可能な材料が第２のＬＥＤダイの表面に接触するように、デバイス１３０２の表面と係合する。モールドは、変形可能な材料に光を照射できるように透明である。本明細書で使用される場合、光という用語は、可視光および非可視光を含む任意の波長の光を包含する。図１３に示す例示的なプロセスでは、ＵＶ光が使用される。モールド１３２０の一部１３２０ａには、ＵＶ光が選択的に照射される。モールド１３２０の部分１３２０ａの位置は、選択デバイス１３０２ａの位置に対応する。モールド１３２０の部分１３２０ａのＵＶ光照射は、選択デバイス１３０２ａへの変形可能な材料を硬化させる。これにより、変形可能な材料と選択デバイス１３２０ａとの間の接着レベルが増大する。モールド１３２０がデバイス１３２０の表面から除去されると、選択デバイス１３０２ａに変形可能な材料が付着し、それにより選択デバイス１３０２ａに中間層１３０８が形成される。硬化されていない変形可能な材料は、残りのデバイスからモールド１３２０で除去される。本明細書に開示されるように、選択的または非選択的方法のいずれかを使用して複数の選択デバイスに変形可能な材料を堆積させるために、このプロセスを使用し得ることが理解されるであろう。

デバイス１４０２のピックアップは、図１４（ａ）および図１４（ｂ）に示されている。ＰＵＴの移送ヘッド１４１０は、中間層１４０８の上面に接触し、これは、中間層１４０８を介してデバイス１４０２を移送ヘッド１４１０に付着させる。そして、デバイスをＴＦＴ層（図示せず）上に移送して配置することができる。配置されると、外部パラメータ（たとえばＵＶ光、温度および／または圧力）の印加によって切り替え可能である、移送ヘッド１５１０上の接着面などの適切な解放機構を使用して、移送ヘッド１４１０をコンフォーマルなデバイスから除去することができる。あるいは、または、追加的に、中間層上のマイクロ構造を使用して、移送ヘッドと中間層との間の接着力を制御することができる。図１４（ａ）に示すピックアッププロセスは、すべてのデバイス１４０２がそれに貼付される中間層１４０８を有するので、非選択的ピックアップと呼ばれる。ＰＵＴは非選択的ＰＵＴであり、図１４（ａ）に示すように、ピックアッププロセス中に移送ヘッド１４１０によって接触されるあらゆるデバイス１４０２をピックアップする。

図１４（ｂ）の例では、変形可能な材料は、中間層１４０８を形成し、選択デバイス１４０２ａに貼付されている。ＰＵＴの移送ヘッド１４１０は、選択デバイス１４０２ａの中間層１４０８にのみ接触する。これにより、図１４（ｂ）に示すようにＰＵＴの移送ヘッド１４１０によって選択デバイス１４０２ａのみがピックアップされる。選択デバイス上に変形可能な材料を貼付することにより、たとえば非選択的ＰＵＴによる、これらのデバイスの選択的ピックアップが可能となり得る。これは選択的ＰＵＴの使用を省略し得る。

図９を参照して説明したように、１つ以上のＵＶテープを使用して、デバイスをハンドル層に取り付け得る。図１５（ａ）および図１５（ｂ）は、例示的な非選択的および選択的ピックアッププロセスをそれぞれ示し、ＵＶテープにＵＶ光を照射することにより、ハンドル層１５０６に対するデバイス１５０２の接着強度を修正することができる。ハンドル層１５０６上のテープへの照射により、デバイス１５０２、１５０２ａとハンドル層１５０６との間の接着レベルが、ＰＵＴの移送ヘッド１５１０によって印加される力よりも小さくなり、それにより、（たとえば図１４（ａ）および図１４（ｂ）に関連して上述したように）ＰＵＴの移送ヘッド１５１０によるハンドル層１５０６からのデバイス１５０２、１５０２ａの非選択的ピックアップおよび選択的ピックアップ、あるいは非選択的ピックアップまたは選択的ピックアップが可能となる。

図１６（ａ）〜図１６（ｄ）は、ＩＬＥＤまたはμＬＥＤディスプレイ１６００またはその一部の概略図を示す。ディスプレイ１６００は、ディスプレイピクセル位置１６２２ａの１×３マトリックスを含む。各ピクセル位置１６２２ａは、サブピクセル位置１６２４ａの３×３マトリックスを含み、各ピクセルが２つの冗長なサブピクセル位置１６２４ａを有することとなる。各サブピクセルは、ＩＬＥＤまたはμＬＥＤデバイスで埋め得る。デバイスは、単一のμＬＥＤ発光器または複数のμＬＥＤ発光器を含み得る。μＬＥＤ発光器の色は、赤、緑または青の１つであり得、したがって、ディスプレイピクセル１６２２ｂのサブピクセル１６２４ｂを形成するために使用され得る。

例示的なディスプレイ組立プロセスフローが、以下でより詳細に説明される。プロセスは、複数の配置サイクルを実行する単一の組立ステーションを含み得る。他の例では、第１の配置サイクルは第１の組立ステーションによって実行され得、代替の組立ステーションは、その次の、または、各々の次の、配置サイクルを実行し得る。

図１６（ａ）では、サブピクセル位置１６２４ａのいずれも、それぞれのμＬＥＤデバイスによって埋められてはいない。
第１の配置サイクルＡでは、ＰＵＴは、上述したように、ハンドル層からμＬＥＤデバイスのアレイをピックアップする。アレイ内のμＬＥＤデバイスの各々は、ディスプレイ１６００のサブピクセル１６２４ｂを提供するように構成される。μＬＥＤデバイスのアレイは、ＴＦＴ層上に配置され、ディスプレイ１６００上の対応するピクセル位置のμＬＥＤデバイスのマトリックスを形成し得る。ディスプレイとなるものの１つのコーナーで、配置を開始し得る。そして、ディスプレイ１６００のすべてのピクセル１６２２ｂがピクセル１６２２ｂのサブピクセル１６２４ｂを形成するμＬＥＤダイを有するまで、抜き取りおよび配置のプロセスが繰り返される。抜き取りを繰り返す際、ＰＵＴは、ハンドル層上の抜き取り位置を順次、次のμＬＥＤデバイスに移動させ、その配置位置をディスプレイのピクセルの次のマトリックスに移動させ得、これは、チェスボードパターンにおけるピクセルの第１のマトリックスに隣接し得る。ディスプレイ１６００のすべてのピクセルが、１つの色（赤、緑または青）のサブピクセル１６２４ｂを含むと、残りの２つの色について抜き取りおよび配置プロセスが繰り返される。これにより、複数のピクセルを含むディスプレイが得られ、各ピクセルは、図１６（ｂ）に示すように、赤、青および緑の各々のμＬＥＤデバイスを含む。この第１の配置サイクルＡで使用されるμＬＥＤデバイスは、未テストのμＬＥＤデバイス、たとえば、ウェハテストされていない、および／または、推測良好ダイ（たとえば、ブラインドビルト）であるμＬＥＤデバイスを含む。

第１の配置サイクルＡの後に、μＬＥＤデバイスをテストして、１つ以上の非機能性（non-functional）または欠陥性のμＬＥＤ発光器のピクセル位置を決定し、これらは図１６（ｂ）において×で表示されている。テストは、すべてのデバイスに逆バイアスおよび順バイアス、あるいは逆バイアスまたは順バイアスで電流を印加することを含み得る。これは、各ピクセルのすべてのサブピクセルについて行い得る。そして、μＬＥＤデバイスのいずれかが欠陥であるか否か、すなわち、（たとえばカメラなどのフォトディテクタを使用して）機能的なμＬＥＤ発光器が含まれるか否か、または、（たとえばフィルタを用いて）ダイオード特性から検出されたパラメトリック欠陥を有するか否か、および、そのピクセル位置について判定する。そして、１つ以上の非機能性または欠陥性のμＬＥＤ発光器のピクセル位置は、サイクルＡについての欠陥マップに記録および記憶され、これは、続いてディスプレイ１６００の較正に使用され得る。

テスト結果、たとえば欠陥マップに基づいて、別のハンドル層上、または、異なる位置であるが未テストμＬＥＤデバイスと同一のハンドル層上に配置され得る、１つ以上のテスト済μＬＥＤデバイスまたは公知の良好なダイ（ＫＧＤ）が選択され、第２の配置サイクルＢ１において、ＰＵＴによるピックアップおよび配置を可能にするように構成される。選択されたμＬＥＤデバイスは、非機能性ＬＥＤ発光器としてディスプレイの同じサブピクセルを提供するように構成される。テスト済μＬＥＤデバイスを構成するステップは、上で説明したように、選択されたμＬＥＤデバイス上の変形可能な層の選択的堆積を含み得る。

第２の配置サイクルＢ１では、ＰＵＴは１つ以上の選択されたμＬＥＤデバイスをピックアップし、図１６（ｃ）に示すようにディスプレイ１６００のＴＦＴ上で非機能性ＬＥＤ発光器のピクセル位置に対応する位置に、選択されたμＬＥＤデバイスを配置する。テスト済またはＫＧＤのダイを、ＴＦＴ層上の第２の配置サイクルＢ１でピックアップして配置することによって、ＴＦＴ層上に配置された冗長μＬＥＤダイの数と、配置サイクル数とを低減し得、コストおよび時間の低減を図り得る。

そして、非機能性μＬＥＤ発光器のすべてのピクセル位置が、サブピクセル１６２４ｂを形成する、選択されたμＬＥＤデバイスを有するまで、抜き取りおよび配置の第２のプロセスが繰り返される。抜き取りを繰り返す際、ＰＵＴは、選択されたμＬＥＤデバイスを載置するハンドル層上のピック位置を順次、次の選択されたμＬＥＤデバイスに移動させ得、その配置位置を、非機能性μＬＥＤ発光器を有する次のピクセル位置に移動させ得る。非機能性μＬＥＤ発光器のすべてのピクセル位置が、１つの色（赤、緑または青）のサブピクセル１６２４ｂを含むと、図１６（ｃ）に示すように、残りの２つの色について抜き取りおよび配置プロセスが繰り返される。第２の配置サイクルは、単一の組立ステーションによって実行され得る。

第２の配置サイクルＢ１の後に、第１の配置サイクルＡに関連して上述したように、μＬＥＤデバイスをテストして、１つ以上の非機能性または欠陥性のμＬＥＤ発光器のピクセル位置を決定し、これらは図１６（ｃ）において×で表示されている。そして、１つ以上の非機能性または欠陥性のμＬＥＤ発光器のピクセル位置は、サイクルＢ１についての欠陥マップに記録および記憶され、これは、続いてディスプレイ１６００の較正に使用され得る。

図１６（ｃ）は、３つのピクセルのうちの１つが、赤色のための機能性μＬＥＤ発光器を含まないことを示している。第２の配置サイクルに続くテストの結果、たとえばサイクルＢ１についての欠陥マップに基づいて、テスト済μＬＥＤダイまたはＫＧＤの選択が繰り返される。そして、第２の配置サイクルＢ１は、図１６（ｄ）に示すように、配置サイクルＢ２として繰り返される。

テスト、選択および配置サイクルＢ１（またはＢ２）は、ディスプレイのほぼすべて（たとえば９９％以上）のピクセル位置において各色（赤、緑または青）についての機能性μＬＥＤ発光器が存在するまで繰り返され得る。

例示的なμＬＥＤデバイスは、発光面とは反対側の一方面にすべて、それらの電気的コンタクトを有し、これにより配置直後のＴＦＴ層からテストのためにμＬＥＤデバイスに電力を供給することができる。

第１および第２または任意の後続の配置サイクルにおいて使用することができる例示的なμＬＥＤダイは、同一の性能パラメータを有し得る。上述したように、第１の配置サイクルで使用し得るμＬＥＤデバイスは、ウェハレベルでテストされておらず、タイプＡとして図１７に示されている。タイプＡμＬＥＤデバイスのウェハ歩留りは、ウェハ毎およびバッチ毎に公知であり得、製造中に制御され得る。図１７は、例示的なタイプＡμＬＥＤデバイスの３×２マトリックスおよび例示的なタイプＢμＬＥＤデバイスの２×２マトリックスを示す。タイプＢμＬＥＤデバイスは、第２の配置または任意の後続の配置サイクルで使用され得る。タイプＢμＬＥＤデバイスは、ＫＧＤであり、たとえば例としてプローブカードを使用して、たとえばウェハレベルでテストされている。

タイプＡダイは、タイプＢダイよりも高い密度で製造し得、デバイスの一方の側に単一のｎおよびｐコンタクトを有し得る。

表１は、配置サイクル数に依存する失敗ピクセル数の一例を示す。表１の失敗ピクセル数を計算するために使用されたディスプレイは３２０×３２０ピクセルカラーディスプレイである。すべての色（赤、緑または青）についてＴＦＴ層上への配置を必要とするサブピクセル総数は、３０７，２００個である。表１に示す例では、未テストμＬＥＤ発光器についてのウェハ歩留りは９０％であり、組立歩留りは９９．９９％である。これにより、約３１，０００個の非機能性μＬＥＤ発光器との結果となり、これらは第１の配置サイクルの後に識別された。

上述したように、第２の配置サイクルの間に、テスト済またはＫＧＤのμＬＥＤ発光器を使用し得る。μＬＥＤ発光器はテストされているが、μＬＥＤ発光器のいくつかが非機能性である可能性がある（たとえばμＬＥＤ発光器が、ピックアップおよび配置プロセス、または、上述した以前のプロセスステップのいずれかの間に、損傷している可能性がある）。表１の例は、０．００１％または１０個の非機能性μＬＥＤ発光器の歩留り損失を示す。第２の配置サイクルを繰り返すことにより、表１に示すように非機能性μＬＥＤ発光器の数をゼロに減少させ得る。テスト済μＬＥＤのウェハ歩留りの増加により、配置サイクル数の低減につながり得、その結果、ディスプレイを製造するために必要とされる時間およびコストを低減し得る。

図１８は、単一発光器を含むμＬＥＤデバイスおよび複数発光器（たとえば２つの発光器）を含むμＬＥＤデバイスについてのディスプレイ歩留りの比較を示す。μＬＥＤデバイスが、ＬＥＤダイ毎に単一の発光器の代わりに複数の発光器を備える場合、図１８は、このような複数の発光器デバイスが、許容可能なディスプレイ歩留りを得るために、ピクセル当たりに必要とされる配置サイクルおよびμＬＥＤデバイス、あるいは配置サイクルまたはμＬＥＤデバイスの数を減らすことができることを示している。複数の発光器を含むμＬＥＤデバイスの使用により、ディスプレイの組立に必要とされる時間およびコストを低減し得る。

図１９および図２０は、例示的な製造方法のプロセスフローを示す。
図１９は、上述した例示的な組立サイクルＡのフローを示す。組立サイクルＡのプロセスフローの左手側は、図５〜図１２に関連して上で説明されている。サイクルＡのプロセスフローの左手側に示されるように、製造されたμＬＥＤダイをいくつかの例でテストして、ウェハの歩留り品質を評価し得る。組立サイクルＡのプロセスフローの右手側は、図１６（ａ）〜図１６（ｄ）に関連して詳細に説明された。サイクルＡのプロセスフローの右手側は、以下に説明する結合ステップを含む。

第１のμＬＥＤダイが製造され（１９００）、１つ以上の第１のμＬＥＤ発光器を含み得る。任意選択的に、ウェハテスト（１９０２）は、ウェハ歩留りを決定するために、第１のμＬＥＤダイのサンプル上で実行され得る。第１のμＬＥＤダイは、ＴＦＴ基板であり得るディスプレイ基板上への抜き取りおよび配置のために構成される（１９０４）。この構成は、たとえばＬＬＯを使用して第１のμＬＥＤダイをハンドル層上に配置することを含み得る。この構成はまた、第１のμＬＥＤダイ上に変形可能な層を堆積させて、ＰＵＴへの接着を可能にすることを含み得る。この構成はまた、第１のμＬＥＤダイの個片化を含み得る。構成の後、第１のμＬＥＤダイは、組立準備状態となり（１９０６）、第１配置サイクル（１９０８）でディスプレイ基板上に配置され得、これは、ディスプレイのすべてのピクセルがサブピクセルタイプに対応する第１のμＬＥＤダイの１つを含むまで１つのサブピクセルタイプのアレイをチェスボードパターンに配置し、そして他の２つのサブピクセルタイプについて反復することを含み得る。そして、ＴＣＢ（１９１０）が行われ得る。上述のように、第１のμＬＥＤダイはテストされ（１９１２）、非機能性の第１のＬＥＤ発光器の１つ以上の位置を決定し（１９１４）、たとえば、第１のμＬＥＤダイ上の１つ以上の第１の発光器は、ＬＥＤの製造プロセス歩留りに起因して機能しないか、または、組立失敗により損傷／欠損し得る。

図２０は、例示的な組立サイクルＢのフローを示す。組立サイクルＢは、以下に説明する、結合およびトリミングのステップを含む。図２０に示す残りのステップは、図５〜図１０、図１２、図１３および図１６（ａ）〜図１６（ｄ）に関連して上述されている。ＫＧＤを決定するプロセス（２０００）を実行して、第１の配置サイクル（図１９）からのテスト結果（２００２）を統合する前に、複数の第２のμＬＥＤダイを準備し得る。テストの結果は、第１の配置サイクルの後に、非機能性μＬＥＤダイのマップ（２００４）を決定するために使用され得る。テストの結果に基づいて、１つ以上の第２のμＬＥＤが、複数の第２のμＬＥＤから選択される。たとえば、第２のμＬＥＤダイのサブピクセルタイプおよび位置、あるいはサブピクセルタイプまたは位置は、非機能性の第１のμＬＥＤダイのサブピクセルタイプおよび位置、あるいはサブピクセルタイプまたは位置に対応し得る。選択された１つ以上の第２のμＬＥＤダイは、ＰＵＴによるピックアップのために構成される（２００６）。これは、上に記載されているような選択的ピックアッププロセスであり得、選択された第２のμＬＥＤダイ上への変形可能な層の堆積を含み得る。後続の配置サイクル（２００８）は、上述した第１の配置サイクルと同様に行われるが、さらなるテストは任意選択的であり、さらなる後続の配置サイクル（２０１０）の存在に依存し得る。

図２１は、本明細書に記載された例示的な製造方法の一部であり得る例示的な組立サイクルＣのフローを示す。組立サイクルＣのステップ２１００〜２１０４は、ディスプレイ組立の最終的なステップを示す。

組立サイクルＣのサイドステップ２１０６〜２１１２は、組み立てられたディスプレイの例示的な較正サイクルを示す。この較正サイクルは欠陥マップに基づき得、これは、第１の配置サイクルＡおよび第２の配置サイクルＢ１（または任意の後続の配置サイクルＢ２）に続いて生成された。

較正サイクルは、ＴＦＴ層上に配置されたμＬＥＤデバイスの１つ以上の非機能性または欠陥性のμＬＥＤ発光器を切り離すステップを含むことができる。たとえば、非機能性または欠陥性のμＬＥＤ発光器は、レーザトリムプロセスを用いてＴＦＴ層上の駆動回路から分離され得、これは、欠陥性のμＬＥＤ発光器の接続を開放または溶融させて、駆動回路からμＬＥＤ発光器を切り離す。

較正サイクルは、第１および第２、あるいは第１または第２の組立サイクル（サイクルＡおよびサイクルＢ１、あるいはサイクルＡまたはサイクルＢ１）で第３の組立サイクル（サイクルＢ２）の間に配置された作動μＬＥＤ発光器から識別された欠陥性のサブピクセル（たとえば欠陥性のμＬＥＤ発光器）を駆動回路から分離または切り離すためのレーザトリム機能を含み得る。電気的修復ストラテジを使用して、第１の組立サイクル（サイクルＡ）の後に第２の組立（サイクルＢ１）の間に配置およびテストされた作動μＬＥＤデバイスから識別された欠陥性のμＬＥＤ欠陥性のμＬＥＤ発光器を分離し得る。

欠陥性のμＬＥＤ発光器を切り離すステップは、較正サイクルの一部として説明されているが、他の例では、切り離しステップは、各配置サイクル（たとえばＡ、Ｂ１またはＢ２）の後に実行され得ることが理解されるであろう。

第２および第３、あるいは第２または第３の配置サイクル（または、その後の任意のサイクル）に関連して、テスト済μＬＥＤデバイスの使用が説明されてきたが、本明細書に開示された方法および装置は、第２および第３、あるいは第２または第３（または任意の次の）選択・配置サイクルにおけるテスト済ＫＧＤの使用に限定されないことを理解すべきである。いくつかの例では、単一μＬＥＤ発光器または複数μＬＥＤ発光器を含む未テスト（またはブラインドビルト）のμＬＥＤデバイスが、第２および第３、あるいは第２または第３（または任意の次の）選択・配置サイクルで使用され得る。そして、第２（または第３）の配置サイクルを、所定のディスプレイ歩留りが達成されるまで、繰り返し得る。

上述した組立サイクルＡおよびＢは、第１、第２または任意の後続の配置サイクル（たとえばＡ、Ｂ１またはＢ２）間にＴＦＴ層に配置されたμＬＥＤデバイスを結合するステップを含む。結合ステップは、ＴＦＴ層へのμＬＥＤデバイスの一時的な結合（または事前結合）、または、ＴＦＴ層へのμＬＥＤデバイスの永久的な結合を含み得る。

μＬＥＤデバイスをＴＦＴ層に一時的に結合するために使用される例示的なプロセスは、図２２を参照して説明される。上述のように、μＬＥＤデバイスとＴＦＴ層上のコンタクトパッドとの間の一時的な結合は、μＬＥＤデバイスのバンプとＴＦＴ層上のコンタクトパッドとの間の金属対金属接触に対応する。この金属対金属接触は、一時的な結合であり得、これはμＬＥＤデバイスのテストを可能にする。

図２２は、ＴＦＴ層２２１２の例を示す。図２２の下方にて、アンダーフィルまたは非導電性層２２２６は、ＴＦＴ層２２１２上に堆積されている。アンダーフィルまたは非導電性膜は、各配置サイクルの間にＴＦＴ層２２１２にパターニングされ得る。アンダーフィルの例は、ＢステージエポキシなどのＢステージ化可能なノーフローアンダーフィル（B-stageable no flow underfills: ＢＮＵＦ）を含む。Ｂステージエポキシ（B-stage epoxy）とは、基板または表面に貼付された後の初期段階として実質的に硬化または「事前乾燥」されることができるエポキシ系についての記述用語である。後の段階では、それを熱および圧力下で完全に硬化させることができる。Ｂステージエポキシの粘度は温度の関数として複雑である。Ｂステージエポキシの利点は、最終的結合がエポキシ接着剤の貼付に直ちに続く必要がないので、製造ボトルネックを回避し、生産を増加させることができることである。Ｂステージエポキシの用途には、密封パッケージング、フリップチップ処理およびガラスの光学ガスケットシーリングが含まれる。アンダーフィルは、低温（典型的には１００℃未満）でＴＦＴ層上に堆積され、そして、μＬＥＤデバイスをＴＦＴ層上に配置することができる。上昇された温度、典型的には１００〜２００℃で、Ｂステージエポキシの粘度は低く、μＬＥＤデバイスとＴＦＴ層との間の界面から過剰な材料を絞り出して流すことができ、それにより、金属対金属接触を発生させることができる。この温度暴露中に、ＢステージエポキシはＣｕ上の自然酸化物を除去するための同時フラックス能力を有し得る。これにより、各配置後のμＬＥＤデバイスのテストが可能になる。より高い温度、典型的には２００〜３００℃において、μＬＥＤデバイスは、たとえば熱圧着によりＴＦＴ層に永久的に結合することができ、これについては以下に説明する。ＴＦＴへのμＬＥＤデバイスの永久的な結合の後、テストを実行することができる。上述のようにアンダーフィルを用いることにより、永久結合ステップがアンダーフィルの堆積およびＴＦＴ層上のデバイスの各配置サイクルの直後に発生する必要はないので、熱圧着の製造ボトルネックを回避し得る。アンダーフィルを使用することにより、μＬＥＤデバイス、および、銅を含み得るＴＦＴ層の金属接触の酸化を防止し得る。

Ｂステージエポキシは、μＬＥＤデバイスとＴＦＴ層との間の接着を助けることができ、それにより配置後のＰＵＴからのμＬＥＤデバイスの解放を容易にする。
図２３は、本明細書に開示された例示的な製造方法の最終的なステップを示す。μＬＥＤデバイス２３０２は、例示的な熱圧着（thermocompressionbonding : ＴＣＢ）プロセスを使用して、ＴＦＴ層２３１２に永久的に結合することができる。ＴＣＢは、約４０μｍのピッチおよび３０μｍの柱高を有する微細ピッチＣｕ柱状相互接続を用いた微細ピッチ２．５Ｄおよび３Ｄ組立技術を可能にし得る。配置精度は±２μｍオーダーである。ＴＣＢは、たとえば、技術において成材を駆動するメモリ製品に使用される。図２３は、熱圧着ヘッドであり得る例示的な結合ヘッドを示す。結合ヘッド２３３０は、ＴＦＴ層２３１２上でμＬＥＤデバイス２３０２と接触し、たとえば、μＬＥＤデバイスのバンプのリフロー（たとえば共晶）、または、金属相互拡散、たとえば、固液性相互拡散（Solid Liquid Intediffiusion : ＳＬＩＤ）を作成することにより、μＬＥＤデバイス２３０２とＴＦＴ層２３１２との間に永久的な結合を形成する。ＳＬＩＤは、永久結合を生成するための熱、圧縮または超音波の力などの励起源を含む。図２３に示す例では、結合ヘッド２３３０は、ＴＦＴ基板２３１２と同じサイズである。これにより、スループットが高くなり、コストが低減され得る。結合の間に、μＬＥＤデバイス２３０２の熱膨張係数（thermal expansion coefficient : ＴＣＥ）を、ＴＦＴ層の熱膨張係数と一致させる必要があり、組み立てられたディスプレイにおける熱機械的応力を低減し、ＴＦＴ層にわたる結合を実現する。事前貼付アンダーフィルは、デバイスとＴＦＴ層との間の熱膨張不整合を分散させ、および／または、μＬＥＤデバイス２３０２とＴＦＴ層２３１２との間の結合における任意の応力を低減させるように作用し得、これにより、金属結合の品質を向上させる。

図２４は、ＴＣＢヘッドなどの代替的な例示的結合ヘッド２４３０を示し、これは、μＬＥＤデバイス２４０２をＴＦＴ層２４１２に結合するために使用し得る。ＴＣＢ２４３０ヘッドがドラムの形態で供給され、これはＴＦＴ層２４１２にわたって移動、たとえば回転またはロールし、μＬＥＤデバイスに力を印加するように構成されている。ドラムは、ＴＦＴ層２４１２上のμＬＥＤダイ２４０２に沿って線圧を印加する。これにより、ＴＣＢ結合ヘッドとＴＦＴ層との間の内部応力およびＴＣＥ不整合が除去され得、および／または、必要な圧縮力の制御を可能にし得る。ディスプレイ製造のための例示的な方法では、１つ以上のＬＥＤダイをディスプレイ基板上に配置し得る。１つ以上のＬＥＤダイを、本明細書に開示された方法のいずれかに従ってディスプレイ基板上に配置し得る。ＬＥＤダイは、バンプまたはマイクロバンプなどの結合要素を含み得る。ドラムの形態のＴＣＢヘッドを使用して、ＬＥＤダイの結合要素を活性化させるように構成された圧縮力および熱伝達を提供し得る。ドラムを、複数のＬＥＤダイにわたってロールして、それらをディスプレイ基板に結合させ得る。

ディスプレイ製品用のＩＬＥＤ画像生成器を形成するために半導体チップの組立に対処する製造プロセスが開示される。
ＴＦＴガラスパネル上へのハンドルおよび操作のためのＰＵＴツールへの接触およびコンフォーマンスを可能にするように特別に設計されている複数のＩＬＥＤチップを用いて画像生成器および関連する製造方法を提供することが、本開示の方法および装置の目的である。

新規なマイクロＬＥＤ設計およびマイクロ移送組立方法を用いる無機発光ダイオード（ＩＬＥＤ）画像生成器を開示する。ＩＬＥＤ画像生成器は、基板と複数のμＬＥＤチップと中間層とを備える。例示的な方法および装置では、ＩＬＥＤという用語は、μＬＥＤを包含する。中間層は、μＬＥＤチップの少なくとも１つの表面上に堆積され、μＬＥＤの表面を覆う。中間層は変形可能であり、ＰＵＴの表面に適合し得る。中間層は、連続層であり得、または、マイクロ構造でパターン化されていてもよく、これは、非コンフォーマルなピックアップツール（pick up tool : ＰＵＴ）移送ヘッドを用いたピックアップ、移送および解放のためにμＬＥＤチップの接着を促進する。組立後、中間層は、解放層を使用してまたは化学的分解により除去することができる。

開示された方法は、ＩＬＥＤ画像生成器を製造するために所定の位置でのμＬＥＤチップの組立を容易にする。
ディスプレイ用の無機発光ダイオード（ＩＬＥＤ）画像生成器を製造するための組立方法が開示される。ＩＬＥＤディスプレイは、これらだけではないが、着用可能装置、着用可能デバイス、スマートフォン、タブレット、ラップトップなどのエネルギー感受性／電池駆動式ディスプレイ用途におけるような、特定使用のためのディスプレイ技術の新世代である。

例示的な方法および装置において、ＩＬＥＤディスプレイ用の画像生成器を製造するための組立方法が開示される。具体的には、ＩＬＥＤチップ上にあり（そして構造化され得）、組立中にＩＬＥＤチップと印刷ヘッドとの間の「中間」にある中間層を使用する、ＩＬＥＤチップの抜き取りおよび配置（または移動）の方法が開示される。中間層の使用により、ピックアップツール（ＰＵＴ）の接触面と中間層のコンフォーマル（または変形可能）な面との間のコンフォーマルな接触がもたらされ、実質的に空隙なしに、すなわち、ＰＵＴの接触面上へのＩＬＥＤチップの最適な張り付きを必要とせずに、緊密な接触が得られる。個々であれ、または集合的であれ、チップはディスプレイピクセルのサブピクセルを形成し、この技術を用いてガラス薄膜トランジスタ（ＴＦＴ）パネル上に所定のピッチで組み立てられ、ＩＬＥＤ画像生成器を作成する。

本明細書で使用される用語「μＬＥＤ技術」は、光出力を方向づけし、ユーザによって観測される輝度レベルを最大化するミクロンサイズのＬＥＤデバイス製造を包含する。米国特許第７５１８１４９号明細書に開示されているようなμＬＥＤは、方向づけされた光、すなわち必要とされる場所にのみ光を送達するために特に開発された次世代ＬＥＤ技術である。μＬＥＤは、直径が、典型的には２０μｍ未満であり、ウェハ処理ステップ中にＬＥＤダイ上に直接、エッチングされた放物線状構造を有し、チップから出る準コリメート光ビームを形成する（図２５）。マイクロＩＬＥＤ発光器は、その形状により高い抽出効率を有し、準コリメート光を出力する国際公開第２００４／０９７９４７号（米国特許第７，５１８，１４９号明細書）に提案されているものと同様のマイクロＩＬＥＤ構造を示している。このようなマイクロＩＬＥＤ３００は、図１に示されている。

この形状の構造は、形状のないまたは標準的なＬＥＤチップと比較した場合に、低照射角度へと効率を著しく増大させる（図２５参照）。この増加された効率とμＬＥＤのコリメート出力により、駆動電流のナノアンペアのみで人間の目に見える光を生成することができる。

コンフォーマルなμＬＥＤは、中間層を有するμＬＥＤチップを含む。中間層は、μＬＥＤチップの少なくとも１つの表面上に堆積され、μＬＥＤ表面（すなわち、図１の放射面１１０）を覆う。中間層はコンフォーマルであり、この層が、ＰＵＴの実質的に剛性のある表面などの他の接触面とコンフォーマルな接触を形成することを可能にする。

例として、プロセスフローは、図２６、図２７および図２８に開示され、青および緑の発光μＬＥＤのためのＧａＮ／サファイア材料系に基づくものである。本発明は、この材料系にも、本開示において提案されたプロセスフローのシーケンスにも限定されないことを理解されたい。

このプロセスは、エピ層および／またはテンプレートとＩＬＥＤチップ製造および組立準備のために調整された基板とを有するＧａＮ／サファイアウェハを用いて開始する。
プロセスにおける最初のステップは、μＬＥＤデバイスの製造であり、ｐおよびｎコンタクトパッドを伴う。μＬＥＤ製造の後、チップは、ハードマスクを画定するフォトリソグラフィ、および、隣接デバイス間のＧａＮエピ層／テンプレート内に典型的には２μｍ幅、３〜５μｍ深さのトレンチをエッチングするドライエッチング方法（たとえば、ＤＲＩＥまたはＩＣＰエッチングツール）の組合せによってウェハ上で部分的に個片化される。一例として、ＳｉＯｘハードマスクは、深ＵＶレジストおよびフォトリソツールを用いて堆積およびパターニングされ、ＣＦ４／ＣＨＦ３ ＩＣＰエッチング化学を用いて画定パターンをＳｉＯｘに転写する。これに続いて、第２の塩素系エッチング化学を用いて、ＧａＮをエッチングする。ハードマスクは、分離目的のためにデバイス上に残される。

部分的な個片化の後、機械的な層が上面に貼付され、後続の処理ステップのためのハンドル層として作用する。ハンドル層が貼付されると、レーザリフトオフプロセスが適用され、レーザビームを用いてサファイア基板が除去される。レーザリフトオフ処理は、エキシマレーザ光子を用いてＧａＮエピ層からサファイア基板を取り外す技術である。本技術は、ＨＢ‐ＬＥＤ（高輝度）およびフレキシブルディスプレイの製造における高スループットおよび優れた品質を関心対象とする。

サファイア基板が取り外されると、さらなる薄膜処理のために構造は反転して提示される。具体的には、本発明によれば、μＬＥＤチップの放射面、すなわち図１の表面１１０に中間層を貼付する。ＬＬＯ処理後のチップは今や、基板が除去されてハンドル層に載置された状態で完全に個片化されている。

中間層は、まずは放射面上に堆積されるレジストなどの犠牲層からなる２層構造を含み得る。そして、エラストマーなどの第２のコンフォーマル（または変形可能）な層を犠牲層の上部に貼付する。中間層は、デバイスが分離したままであることを保証するために、隣接するデバイス間のトレンチ内で除去され得る。これを行うための方法には、ハードマスクを画定するフォトリソグラフィステップおよびその後のドライエッチングステップが含まれる。

中間層は、ＩＬＥＤチップと、ダイ（半導体チップ）をピックアップして配置するために使用される移送ヘッドとの間の位置によって中間体と呼ばれる。
中間層はコンフォーマルであり、実質的に均一な厚さを有するμＬＥＤチップの表面にわたる連続層である。あるいは、中間層はマイクロ構造を用いてパターニングすることができ、これは、非コンフォーマルな移送ヘッドを用いてピックアップ、移送および解放、あるいは移送または解放を容易にする。中間層は、デバイスが分離されたままであるように、中間層がＩＬＥＤチップ上に直接、パターニングされるようパターニングされる。

移送ヘッドまたはピックアップツール（ＰＵＴ）移送ヘッドは平坦な非エラストマーヘッドであり、これは、μＬＥＤデバイス上のコンフォーマルな中間層に貼付されると、チップがピックアップされることを可能にするコンフォーマルな接触をもたらす。ピックアップヘッドはプラスチック、ガラスまたはシリコン製であり得、ピックアップされる各ＩＬＥＤチップ毎に突出したディンプルを有する。

ピックアップされたダイは、ガラスパネルのＴＦＴパッドに直接、移送されて結合される。載置および結合、載置または結合されると、適切な解放機構を使用して、ピックアップヘッドをコンフォーマルなＩＬＥＤチップから取り外すことができる。中間層からＰＵＴ移送ヘッドを解放する機構は、以下を含む。１）取り外しに十分な解放強度を発生させる引っ張り力、２）外部パラメータ（例としては、ＵＶ放射、温度および圧力）の印加により接着力を切替えるＰＵＴ移送ヘッド上の切替可能な接着表面、３）移送ヘッドと中間層との間の接着力を制御することができる中間層上のマイクロ構造。

組立後、中間層は、ＩＬＥＤチップからエラストマー層を効果的にリフトオフする解放層である犠牲層のエッチングまたは除去によって除去することができる。
本発明の他の実施形態では、チップ上にエラストマー層を残すことが許容可能であるかまたは望ましいかもしれない。この場合、中間層は、基礎となる犠牲層を有しない単一層であるだけでよい。

エラストマー層とＩＬＥＤチップとの統合は、ディスプレイ製造のための重要な利点を提供する。ＩＬＥＤデバイスを選択的に抜き取る能力は、重大な課題を表す。現在のアプローチは、ＰＵＴにおける選択的アドレッシングに焦点を合わせる。開示された例示的な方法および装置において、抜き取り（すなわち接着層）を可能にする材料は、個々のチップ上にある。このように、この層は、選択的に修正されて、非機能性デバイスの抜き取りを停止させることができる。これは、多くの技術を用いて達成することができるであろう。例示的な実施形態では、デジタルマイクロミラーデバイス（Digital Micro- mirror Device : ＤＭＤ）を使用して、ＩＬＥＤウェハの表面にわたってレーザビームを走査することができる。このレーザビームは、機能していないＩＬＥＤのエラストマー層を選択的に損傷するために使用される。これにより、デバイスがＰＵＴに結合して抜き取られることが防止される。非機能性デバイスが一切抜き取られないウェハを提供する能力は、組立工程の大幅な簡略化をもたらす。

本方法は、ＩＬＥＤ画像生成器を製造するために、所定位置でのμＬＥＤチップ組立を容易にするものであり、ＩＬＥＤディスプレイを通る例示的な断面である図２８を参照されたい。このダイは、ディスプレイサブピクセルと呼ばれ、メサと同じ側にｐおよびｎ電極が形成されたチップ毎の単一発光器からなる。光出力は、反対方向であり、ＩＬＥＤデバイスのエピ層を通る。図２８は、ＩＬＥＤディスプレイの簡単な概念図である。Ｒ、ＧおよびＢ ＩＬＥＤは、ＴＦＴガラスパネル基板上に組み立てられる。電気的トラックは、典型的にはμＬＥＤのｐコンタクトへの電極と、ｎコンタクトへの別個の電極または接地とを有するμＬＥＤに接続され、この図に示されるように２つのコンタクトダウンアプローチを容易にする。ＩＬＥＤ画像生成器のためのフルスタックの重要な要素のさらなる組立は、本開示には含まれないが、ＩＬＥＤディスプレイ製品について想定されよう。これらは、タッチスクリーンセンサ、ポラライザ（polariser）、ガラスカバー等を含む。

コンピュータプログラムは、上記の方法のいずれかを提供するように構成され得る。コンピュータプログラムは、コンピュータ可読媒体上に提供され得る。コンピュータプログラムは、コンピュータプログラム製品であり得る。製品は、非一時的なコンピュータ使用可能な記憶媒体を含み得る。コンピュータプログラム製品は、この方法を実行するように構成された媒体に具現化されたコンピュータ可読プログラムコードを有し得る。コンピュータプログラム製品は、少なくとも１つのプロセッサに、方法の一部または全部を実行させるように構成され得る。

様々な方法および装置は、本明細書では、コンピュータで実装される方法、装置（システムおよびデバイス、システムまたはデバイス）および／またはコンピュータプログラム製品のブロック図またはフローチャート図を参照して説明される。ブロック図および／またはフローチャート図のブロック、および、ブロック図および／またはフローチャート図のブロックの組合せは、１つ以上のコンピュータ回路によって実行されるコンピュータプログラム命令によって実装することができることが理解される。これらのコンピュータプログラム命令は、汎用コンピュータ回路、専用コンピュータ回路、および／または、機械を生成するための他のプログラマブルデータ処理回路のプロセッサ回路に提供され得、これにより、コンピュータおよび他のプログラマブルデータ処理装置のプロセッサ、あるいはコンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行される命令が、トランジスタ、メモリ位置に記憶された値、および、このような回路内の他のハードウェア構成要素を変換および制御して、ブロック図および／またはフローチャートのブロック内で指定された機能／作用を実行し、それにより、ブロック図および／またはフローチャートブロックで指定された機能／作用を実装するための手段（機能性）および構造、あるいは手段（機能性）または構造を生成する。

コンピュータプログラム命令はまた、コンピュータまたは他のプログラマブルデータ処理装置を特定の方法で機能させるように指示することができるコンピュータ可読媒体に格納され得、これにより、コンピュータ可読媒体に格納された命令が、ブロック図および／またはフローチャートブロックにて指定された機能／作用を実装する命令を含む製造品を生成する。

有形の非一時的なコンピュータ可読媒体は、電子、磁気、光学、電磁、または半導体データ記憶システム、装置、またはデバイスを含み得る。コンピュータ可読媒体のより具体的な例は、以下のものを含む：ポータブルコンピュータディスケット、ランダムアクセスメモリ（ＲＡＭ）回路、読み出し専用メモリ（ＲＯＭ）回路、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）回路、携帯型コンパクトディスク読み出し専用メモリ（ＣＤ‐ＲＯＭ）、携帯型デジタルビデオディスク読み取り専用メモリ（ＤＶＤ／Ｂｌｕ‐ｒａｙ）。

コンピュータプログラム命令はまた、コンピュータおよび他のプログラマブルデータ処理装置、あるいはコンピュータまたは他のプログラマブルデータ処理装置にロードされて、コンピュータおよび他のプログラマブルデータ処理装置、あるいはコンピュータまたは他のプログラマブルデータ処理装置上で一連の動作ステップを実行させてコンピュータ実装プロセスを生成し、これにより、コンピュータまたは他のプログラマブル装置上で実行される命令が、ブロック図および／またはフローチャートブロックで指定された機能／作用を実装するためのステップを提供する。

したがって、本発明は、ハードウェアおよびプロセッサ、あるいはハードウェアまたはプロセッサ上で実行されるソフトウェア（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）で具現化され得、これらは集合的に「回路」、「モジュール」またはその変形と呼ばれ得る。

いくつかの代替実装形態では、ブロック内に記載された機能／作用は、フローチャートに記載された順序から外れて発生し得る。たとえば、連続して示される２つのブロックを、奏される機能／作用に応じて、実際には実質的に並行して実行し得、または時には、それらブロックを逆の順序で実行し得る。さらに、フローチャートおよび／またはブロック図の所与ブロックの機能性は、複数ブロックに分離され得、および／または、フローチャートおよび／またはブロック図の２つ以上のブロックの機能性は、少なくとも部分的に統合され得る。最後に、図示されたブロックの間に他のブロックを追加／挿入し得る。

当業者は、添付の特許請求の範囲から逸脱することなく、他の実施形態を想定することができるであろう。

Claims (51)

1. 複数のピクセルを含み、各ピクセルは複数のサブピクセルを含み、各サブピクセルは所与の波長の光を提供するように構成されたディスプレイ素子を製造する方法であって、
   ピックアップツール（ＰＵＴ）を使用して、第１の配置サイクルを実行することであって、
   複数の第１の未テストＬＥＤダイをピックアップすることであって、各第１のＬＥＤダイは、前記ディスプレイの複数のサブピクセルのうちの１つを提供するように構成された少なくとも１つの第１のＬＥＤ発光器を備える、前記ピックアップすること、
   前記複数の第１のＬＥＤダイをディスプレイ基板上のディスプレイの複数のピクセルに対応する位置に配置すること、を含む前記第１の配置サイクルを実行すること、
   前記ディスプレイ基板上の複数の第１のＬＥＤ発光器をテストして、非機能性の複数の第１のＬＥＤ発光器の１つ以上の位置を決定すること、
   前記ディスプレイの複数のサブピクセルのうちの１つを提供するように構成された少なくとも１つの第２のＬＥＤ発光器をそれぞれ含む複数の第２のテスト済ＬＥＤダイから、前記テストの結果に基づいて１つ以上の第２のＬＥＤダイを選択すること、
   選択された１つ以上の第２のＬＥＤダイを、前記ディスプレイ基板上の選択された１つ以上の第２のＬＥＤダイのピックアップおよび配置を可能にするように構成すること、
   前記ピックアップツールを使用して、第２の配置サイクルを実行することであって、
   選択された１つ以上の第２のＬＥＤダイをピックアップすること、
   前記選択された１つ以上の第２のＬＥＤダイを、前記ディスプレイ基板上の非機能性の複数の第１のＬＥＤ発光器の決定された位置に配置すること、を含む前記第２の配置サイクルを実行すること、を備える方法。
2. 前記選択された１つ以上のＬＥＤダイを構成することは、
   前記１つ以上の選択された第２のＬＥＤダイ上に変形可能な材料を堆積することを含む、請求項１に記載の方法。
3. 前記変形可能な材料は、第２の配置サイクル中に、前記１つ以上の選択された第２のＬＥＤダイとピックアップツールとの間を接着させるように構成される、請求項２に記載の方法。
4. 前記方法において、前記１つ以上の選択された第２のＬＥＤダイ上に前記変形可能な材料を堆積することは、
   前記変形可能な材料をモールドまたはキャリア要素に貼付すること、
   前記変形可能な材料が前記複数の第２のＬＥＤダイのうちの１つ以上における表面と接触するように、前記モールドまたはキャリアを前記複数の第２のＬＥＤダイのうちの１つ以上における表面と係合すること、を含む、請求項２または３に記載の方法。
5. 前記１つ以上の選択された第２のＬＥＤダイ上に前記変形可能な材料を堆積させることは、
   前記変形可能な材料が前記１つ以上の選択されたＬＥＤダイに接着するように前記変形可能な材料と前記１つ以上の選択された第２のＬＥＤダイとの間の接着レベルを修正することを含む、請求項４に記載の方法。
6. 前記変形可能な材料と前記１つ以上の選択された第２のＬＥＤダイとの間の接着レベルを修正することは、
   前記１つ以上の選択された第２のＬＥＤダイの位置に対応する前記モールドまたはキャリア要素の１つ以上の部分に光を照射することを含む、請求項５に記載の方法。
7. 前記光は紫外光を含む、請求項６に記載の方法。
8. 前記１つ以上の選択された第２のＬＥＤダイ上に前記変形可能な層を堆積する前に、前記方法は、選択された第２のＬＥＤダイをハンドル層上に配置することを備える、請求項２〜７のいずれか１項に記載の方法。
9. 前記１つ以上の選択された第２のＬＥＤダイは、前記ハンドル層に接着される、請求項８に記載の方法。
10. 前記第２の配置サイクルは、
    前記接着レベルが、前記ピックアップツールによって印加される力よりも小さくなるように、前記１つ以上の選択された第２のＬＥＤダイと前記ハンドル層との間の接着レベルを修正することを含む、請求項２０に記載の方法。
11. 前記方法は、前記第１の配置サイクルを実行する前に、前記複数の第１のＬＥＤダイ上に変形可能な材料を堆積させることを備える、請求項１〜１０のいずれか１項に記載の方法。
12. 前記変形可能な材料は、前記第１の配置サイクル中に前記複数の第１のＬＥＤダイと前記ピックアップツールとの間を接着させるように構成されている、請求項１１に記載の方法。
13. １つ以上の非機能性の第１のＬＥＤ発光器および第２のＬＥＤ発光器の少なくとも一方の位置を決定するために第２の配置サイクルの後に、前記第１のＬＥＤ発光器および第２のＬＥＤ発光器の少なくとも一方のさらなるテストを実行することをさらに備える請求項１〜１２のいずれか１項に記載の方法。
14. 前記さらなるテストの結果に基づいて、前記さらなるテストの実行後に、１つ以上の第３のテスト済ＬＥＤダイを選択することをさらに備える請求項１３に記載の方法。
15. 前記テストおよびさらなるテストの少なくとも一方は、
    前記第１のＬＥＤ発光器および第２のＬＥＤ発光器の少なくとも一方に逆バイアスを印加すること、および第１のＬＥＤ発光器および第２の発光器の少なくとも一方に順バイアスを印加すること、のうちの少なくとも一方と、
    前記第１のＬＥＤ発光器および前記第２のＬＥＤ発光器の少なくとも一方からの放射を分析するために１つ以上のフィルタを使用することを含む、請求項１〜１４のいずれか１項に記載の方法。
16. 前記テストおよびさらなるテストの少なくとも一方の結果に基づいて組み立てられたディスプレイの１つ以上の較正サイクルを実行することをさらに備える請求項１〜１５のいずれか１項に記載の方法。
17. 前記１つ以上の較正サイクルは、１つ以上の非機能性の第１のＬＥＤ発光器および第２のＬＥＤ発光器の少なくとも一方を前記ディスプレイ基板上の駆動回路から切り離すことを含む、請求項１６に記載の方法。
18. 前記第１の配置サイクルおよび第２の配置サイクルの少なくとも一方の前に、前記ディスプレイの基板上にアンダーフィルまたは非導電性フィルムを堆積することをさらに備える請求項１〜１７のいずれか１項に記載の方法。
19. 前記第１のＬＥＤダイおよび選択された第２の１つ以上のＬＥＤダイを前記ディスプレイ基板に事前結合または結合することを可能にするために、前記アンダーフィルまたは前記非導電性フィルムの粘度を修正することをさらに備える請求項２４に記載の方法。
20. 前記第１のＬＥＤダイおよび前記第２のＬＥＤダイの少なくとも一方は、前記第１のＬＥＤダイおよび前記第２のＬＥＤダイの少なくとも一方のディスプレイ基板への相互接続を可能にするように配置された結合要素を含む、請求項１〜１９のいずれか１項に記載の方法。
21. 前記結合要素は、前記ディスプレイ基板の電気的コンタクトと一時的に接触するように構成され、それにより前記第１のＬＥＤダイおよび前記第２のＬＥＤダイの少なくとも一方のテストを可能にする、請求項２０に記載の方法。
22. 結合ヘッドを用いて、前記第１のＬＥＤダイおよび選択された１つ以上の第２のＬＥＤダイの少なくとも一方を前記ディスプレイ基板に結合することを備える請求項１〜２１のいずれか１項に記載の方法。
23. 前記結合ヘッドは、
    前記ディスプレイのディスプレイ基板にわたって移動し、かつ、その上に配置された前記第１のＬＥＤダイおよび選択された１つ以上の第２のＬＥＤダイの少なくとも一方に力を印加するように構成されたドラムを含む、請求項２３に記載の方法。
24. 前記ピックアップツールは非選択的ピックアップツールである、請求項１〜２３のいずれか１項に記載の方法。
25. 前記第１および第２のＬＥＤダイは、対応する１つ以上のμＬＥＤ発光器を含む複数のμＬＥＤダイを含む、請求項１〜２４のいずれか１項に記載の方法。
26. 各μＬＥＤ発光器は、電流が前記μＬＥＤ発光器を通過することを可能にするように構成された第１および第２の電極を含み、
    前記第１および第２の電極は、前記μＬＥＤダイの同一表面上に配置されている、請求項２５に記載の方法。
27. 前記第１および第２の電極は、放射面と反対側のμＬＥＤダイの表面上に配置される、請求項２６に記載の方法。
28. 前記複数のμＬＥＤダイは、それぞれ実質的に同じ波長の光を放射するように構成された複数のμＬＥＤ発光器を含む、請求項２５〜２７のいずれか１項に記載の方法。
29. 前記第１および第２の電極の一方は、前記複数のμＬＥＤ発光器のそれぞれに共通である、請求項２８に記載の方法。
30. 少なくとも１つのプロセッサ上で実行されると、少なくとも前記１つのプロセッサに請求項１〜２９のいずれか１項に記載の方法を実行させる命令を備えるコンピュータプログラム。
31. 請求項３０に記載のコンピュータプログラムを含むキャリアであって、電子信号、光信号、無線信号または非一時的なコンピュータ可読記憶媒体のうちの１つであるキャリア。
32. 半導体チップを移動させるための方法であって、
    第１の位置でピックアップツール（ＰＵＴ）のヘッドを半導体チップの表面に接触させることであって、前記半導体チップの表面は、接触する前記ピックアップツールに接着するように構成された変形可能な材料を含む、前記接触させること、
    前記ピックアップツールを第２の位置に移動させ、前記半導体を解放すること、
    を備える方法。
33. 前記変形可能な材料は弾性材料を含む、請求項３２に記載の方法。
34. 前記弾性材料はエラストマー材料を含む、請求項３３に記載の方法。
35. 前記変形可能な材料は、前記ピックアップツールヘッドに接触し、前記半導体チップの接着および解放のうちの少なくとも一方を容易にするように構成された構造化表面を含む、請求項３２〜３４のいずれか１項に記載の方法。
36. 前記構造化表面は、前記表面から延びる細長い柱を含む、請求項３５に記載の方法。
37. 前記ピックアップツールヘッドと前記変形可能な材料との間の接触は、前記ピックアップツールヘッドと前記変形可能な材料との間に実質的に空隙を生じない、請求項３２〜３６のいずれか１項に記載の方法。
38. 前記変形可能な材料を前記半導体チップの表面上に堆積させることをさらに備える請求項３２〜３７のいずれか１項に記載の方法。
39. 前記半導体チップの表面から前記変形可能な材料を除去することをさらに備える請求項３２〜３８のいずれか１項に記載の方法。
40. 前記変形可能な材料の除去は、エッチングプロセスによって行われる、請求項３９に記載の方法。
41. 前記変形可能な材料は前記半導体チップの表面上に堆積された犠牲層の上部に堆積され、前記エッチングプロセスによって前記犠牲層をエッチング除去する、請求項４０に記載の方法。
42. 前記ピックアップツールヘッドは、実質的に剛性および実質的に平坦のうちの少なくとも一方を有する、請求項３２〜４１のいずれか１項に記載の方法。
43. 前記ピックアップツールヘッドを複数の半導体チップのうちの１つ以上に選択的に接着することをさらに備える請求項３２〜４２のいずれか１項に記載の方法。
44. 複数の半導体チップが存在し、
    前記方法は、
    前記ピックアップツールヘッドと接触する前に１つ以上の半導体チップから前記変形可能な材料を選択的に除去して、前記ピックアップツールヘッドがそれらの半導体チップに付着しないようにすることをさらに備える、請求項３２〜４３のいずれか１項に記載の方法。
45. 前記ピックアップツールヘッドを複数の半導体チップに接着することをさらに備える請求項３２〜４４のいずれか１項に記載の方法。
46. 前記半導体チップは、ＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方を含む、請求項３２〜４５のいずれか１項に記載の方法。
47. 前記第２の位置は半導体デバイスの基板である、請求項４６に記載の方法。
48. 前記基板はガラスまたはプラスチックの薄膜トランジスタパネルを含む、請求項４７に記載の方法。
49. 前記ディスプレイの画像生成器を形成するために、複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方を前記基板上に配置することをさらに備える請求項４７〜４８のいずれか１項に記載の方法。
50. ＬＥＤディスプレイの画像生成器を形成する方法であって、
    複数のＩＬＥＤおよびμＬＥＤチップ、あるいはＩＬＥＤまたはμＬＥＤチップの表面上に変形可能な材料を堆積させることと、
    ピックアップツール（ＰＵＴ）のヘッドを前記複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方の１つ以上の上に堆積された前記変形可能な材料に接触させて、前記複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方の１つ以上を前記ピックアップツールヘッドに接着させるようにすること、
    前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方のコンタクトがガラスまたはプラスチックの薄膜トランジスタパネルの薄膜トランジスタのパッドと電気的に連通するように前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方が配置されるように、前記ピックアップツールヘッドを移動させること、
    前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方を前記ピックアップツールヘッドから解放すること、を備える方法。
51. ＬＥＤディスプレイ用の画像生成器であって、
    ガラスまたはプラスチックの薄膜トランジスタパネル上に配置された複数のＩＬＥＤおよびμＬＥＤチップを備え、
    前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方は、前記ガラスまたはプラスチックの薄膜トランジスタパネル上に、
    前記複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方の表面に変形可能な材料を堆積させること、
    ピックアップツール（ＰＵＴ）のヘッドを前記複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方の１つ以上の上に堆積された前記変形可能な材料に接触させて、前記複数のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方の１つ以上を前記ピックアップツールヘッドに接着させるようにすること、
    前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方のコンタクトがガラスまたはプラスチックの薄膜トランジスタパネルの薄膜トランジスタのパッドと電気的に連通するように、前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方が配置されるように、前記ピックアップツールヘッドを移動させること、
    前記１つ以上のＩＬＥＤおよびμＬＥＤチップのうちの少なくとも一方を前記ピックアップツールヘッドから解放すること、によって配置されている、画像生成器。