KR102145325B1 - 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 - Google Patents
마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 Download PDFInfo
- Publication number
- KR102145325B1 KR102145325B1 KR1020200040495A KR20200040495A KR102145325B1 KR 102145325 B1 KR102145325 B1 KR 102145325B1 KR 1020200040495 A KR1020200040495 A KR 1020200040495A KR 20200040495 A KR20200040495 A KR 20200040495A KR 102145325 B1 KR102145325 B1 KR 102145325B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- micro led
- verification
- passivation layer
- present specification
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000012795 verification Methods 0.000 claims abstract description 54
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
- G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Automation & Control Theory (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 명세서는 다수의 마이크로 엘이디를 빠르게 검증할 수 있는 장치 및 방법을 개시한다. 본 명세서에 따른 엘이디 검증용 기판은 다수의 검증용 칩이 구비된 마이크로 엘이디 검증용 기판으로서 각각의 검증용 칩은, 하부 기판 상부에 증착된 제1 컨텍트; 상기 제1 컨텍트 상부에 증착된 제1 패시배이션층; 상기 제1 패시배이션층 상부에 증착된 제2 컨텍트; 상기 제2 컨텍트 상부에 증착된 제2 패시배이션층; 상기 제1 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제1 범프; 및 상기 제2 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제2 범프;를 포함할 수 있다.
Description
본 발명은 마이크로 엘이디의 검증에 관한 것이며, 보다 상세하게는 다수의 마이크로 엘이디를 빠르게 검사하여 불량칩을 찾아내는 기술에 관한 것이다.
마이크로 엘이디 칩(Micro LED chip)은 일반적으로 80um이하의 크기를 가진 매우 작은 엘이디(LED)이다. 반도체 웨이퍼에 다수의 마이크로 엘이디 칩을 생성한 후 이를 원하는 기판으로 전사(transfer)하는 과정에서 다음과 같은 어려움이 있다.
스탬프를 이용한 대량 전사의 경우, 전사 속도가 빠른 장점이 있으나 불량 칩(dead chip)을 구별하지 않고 그대로 전사하는 단점이 있다. 따라서 최종 전사된 기판에서 불량 칩을 제거하고 빈 자리를 다시 정상 칩으로 채워 넣는 과정이 필요하다.
하나씩 칩을 옮기는 개별 전사의 경우, 불량 칩을 걸러낼 수 있어 가장 정확한 전사가 가능한 장점이 있지만, 속도가 너무 느려서 실제 적용이 불가능한 단점이 있다.
상기 대량 전사와 개별 전사의 장점을 함께 누릴 수 있는 전사 방법이 필요한 실정이다.
본 명세서는 다수의 마이크로 엘이디를 빠르게 검증할 수 있는 장치 및 방법을 제공하는 것을 목적으로 한다.
본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 명세서에 따른 엘이디 검증용 기판은 다수의 검증용 칩이 구비된 마이크로 엘이디 검증용 기판으로서 각각의 검증용 칩은, 하부 기판 상부에 증착된 제1 컨텍트; 상기 제1 컨텍트 상부에 증착된 제1 패시배이션층; 상기 제1 패시배이션층 상부에 증착된 제2 컨텍트; 상기 제2 컨텍트 상부에 증착된 제2 패시배이션층; 상기 제1 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제1 범프; 및 상기 제2 컨텍트와 전기적으로 연결되며, 상기 제2 패시배이션층의 상부표면보다 위로 융기된 제2 범프;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 범프는 상기 제1 패시배이션층의 일부, 상기 제2 컨텍트의 일부 및 상기 제2 패시배이션층의 일부가 식각된 제1 영역을 통해 상기 제1 컨텍트와 전기적으로 연결되고, 상기 제2 범프는 상기 제1 영역을 제외한 제2 패시배이션층의 일부가 식각된 제2 영역을 통해 상기 제2 컨텍트와 전기적으로 연결될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 영역은 상기 제2 영역에 비해 넓은 면적을 가질 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제2 패시배이션층은 상기 제1 영역 내 상기 제2 컨텍트의 측면까지 더 증착될 수 있다.
상술한 과제를 해결하기 위한 본 명세서에 따른 엘이디 검증용 기판 제작 방법은 다수의 검증용 칩이 구비된 마이크로 엘이디 검증용 기판을 제작하는 방법으로서, (a) 하부 기판 상부에 제1 컨텍트를 증착시키는 단계; (b) 상기 제1 컨텍트 상부에 제1 패시배이션층을 증착시키는 단계; (c) 상기 제1 패시배이션층 상부에 제1 모양을 가진 제1 포토레지스트를 놓는 단계; (d) 상기 제1 포토레지스트의 상부 및 상기 제1 포토레지스트에 의해 가려지지 않은 제1 패시배이션층 상부에 제2 컨텍트를 증착시키는 단계; (e) 제1 포토레지스트를 제거한 후 상기 제2 컨텍트 상부에 제2 패시배이션층을 증착시키는 단계; (f) 상기 제2 패시배이션층 상부에 제2 모양을 가진 제2 포토레지스트를 놓는 단계; (g) 상기 제2 포토레지스트에 의해 노출된 영역에서 상기 제1 컨텍트가 외부로 노출될 때까지 식각하는 단계; (h) 상기 제2 포토레지스트를 제거한 후 제3 모양을 가진 제3 포토레지스트를 놓는 단계; (i) 상기 제3 포토레지스트에 의해 노출된 영역에서 상기 제2 컨텍트가 외부로 노출될 때까지 식각하는 단계; 및 (j) 상기 외부에 노출된 제1 컨텍트와 제2 컨텍트에 각각 제1 범프와 제2 범프를 전기적으로 연결하는 단계;를 포함할 수 있다.
상술한 과제를 해결하기 위한 본 명세서에 따른 마이크로 엘이디 검증 방법은, 다수의 검증용 칩이 구비된 마이크로 엘이디 검증 기판을 이용하여 다수의 마이크로 엘이디 칩을 검사하는 방법으로서, (a) 마이크로 엘이디 검증 기판의 상부와 복수의 마이크로 엘이디 칩을 포함하는 마이크로 엘이디 기판의 상부를 웨이퍼 본딩하는 단계; (b) 상기 마이크로 엘이디 기판의 최하부 기판을 제거하는 단계; (c) 상기 마이크로 엘이디 검증용 기판의 제1 컨텍트와 제2 컨텍트에 전력을 인가하는 단계; 및 (d) 상기 복수의 마이크로 엘이디 칩 중 발광하지 않는 엘이디 칩(이하 '데드 칩')을 제거하는 단계;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 (b) 단계는 상기 최하부 기판은 사파이어 기판으로서, 레이저리프트오프(Laser Lift Off, LLO)로 상기 최하부 기판을 제거하는 단계일 수 있다.
본 명세서의 일 실시예에 따르면, 상기 (d) 단계는 상기 데드 칩을 개별 전사하는 단계일 수 있다.
본 명세서에 따른 마이크로 엘이디 검증 방법은 (e) 상기 데드 칩이 제거된 다수의 마이크로 엘이디 칩을 스탬프를 이용하여 전사하는 단계;를 더 포함할 수 있다.
이 경우, (f) 상기 스탬프 전사된 영역 내 데드 칩으로 인해 빈 부분이 있을 때, 상기 빈 부분을 정상 칩을 개별 전사로 수리하는 단계;를 더 포함할 수도 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 일 측면에 따르면, 다수의 마이크로 엘이디를 빠르게 검증할 수 있다.
본 명세서의 다른 측면에 따르면, 불량 칩을 제거 후 스탬프를 이용하여 대량으로 전사하므로 종래 기술에 비해 속도가 향상되고, 품질 역시 함께 향상된다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서에 따른 마이크로 엘이디 검증용 기판 및 검증용 칩의 확대 단면도이다.
도 2는 본 명세서의 일 실시예에 따른 마이크로 엘이디 검증용 기판 제작 방법의 흐름도이다.
도 3은 본 명세서의 일 실시예에 따라 마이크로 엘이디 검증용 기판 제작 중 2번의 식각을 통해 제1 컨텍트와 제2 컨텍트가 외부로 노출된 사시도이다.
도 4는 웨이퍼 본딩 참고도이다.
도 5는 웨이퍼 본딩했을 때 검증요 칩과 마이크로 엘이디가 접한 단면도이다.
도 6은 마이크로 엘이디 검증용 기판에 전력을 인가한 예시도이다.
도 7은 데드 칩을 제거하는 예시도이다.
도 8은 본 명세서에 따라 스탬프 전사 및 개별 전사로 수리하는 참고도이다.
도 2는 본 명세서의 일 실시예에 따른 마이크로 엘이디 검증용 기판 제작 방법의 흐름도이다.
도 3은 본 명세서의 일 실시예에 따라 마이크로 엘이디 검증용 기판 제작 중 2번의 식각을 통해 제1 컨텍트와 제2 컨텍트가 외부로 노출된 사시도이다.
도 4는 웨이퍼 본딩 참고도이다.
도 5는 웨이퍼 본딩했을 때 검증요 칩과 마이크로 엘이디가 접한 단면도이다.
도 6은 마이크로 엘이디 검증용 기판에 전력을 인가한 예시도이다.
도 7은 데드 칩을 제거하는 예시도이다.
도 8은 본 명세서에 따라 스탬프 전사 및 개별 전사로 수리하는 참고도이다.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소와 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들어, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓일 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있으며, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 본 명세서에 따른 마이크로 엘이디 검증용 기판 및 검증용 칩의 확대 단면도이다.
도 1을 참조하면, 본 명세서에 따른 마이크로 엘이디 검증용 기판(10)을 확인할 수 있다. 본 명세서에 따른 마이크로 엘이디 검증용 기판(10)은 다수의 검증용 칩(100)이 구비될 수 있다.
도 1에는 본 명세서에 따른 검증용 칩(100)의 확대 단면도가 있다. 본 명세서에 따른 검증용 칩(100)은 하부 기판(110) 상부에 증착된 제1 컨텍트(120), 상기 제1 컨텍트(120) 상부에 증착된 제1 패시배이션층(130), 상기 제1 패시배이션층(130) 상부에 증착된 제2 컨텍트(140), 상기 제2 컨텍트(140) 상부에 증착된 제2 패시배이션층(150), 제1 범프(160) 및 제2 범프(170)를 포함할 수 있다. 본 명세서에 따른 검증용 칩(100)에 대한 이해의 편의를 돕기 위해 우선 본 명세서에 따른 마이크로 엘이디 검증용 기판의 제작 방법에 대해서 살펴보도록 하겠다.
도 2는 본 명세서의 일 실시예에 따른 마이크로 엘이디 검증용 기판 제작 방법의 흐름도이다.
도 2를 참조하면, 먼저 하부 기판(110)을 준비한다(1). 다음으로 상기 하부 기판(110) 상부에 제1 컨텍트(120)를 증착시킬 수 있다(2). 본 명세서의 일 실시예에 따르면 상기 제1 컨텍트(120)는 금(원소기호: Au)일 수 있다. 다음으로 상기 제1 컨텍트(120) 상부에 제1 패시배이션층(130)을 증착시킬 수 있다(3). 다음으로 상기 제1 패시배이션층(130) 상부에 제1 모양을 가진 제1 포토레지스트(181)를 놓을 수 있다(4). 다음으로 상기 제1 포토레지스트(181)의 상부 및 상기 제1 포토레지스트에 의해 가려지지 않은 제1 패시배이션층(130) 상부에 제2 컨텍트(140)를 증착시킬 수 있다(5). 본 명세서의 일 실시예에 따르면, 상기 제1 컨텍트(120)는 금(원소기호: Au)일 수 있다. 다음으로 상기 제1 포토레지스트(181)를 제거할 수 있다(6). 상기 제1 포토레지스트(181)를 제거한 후 상기 제2 컨텍트(140) 상부에 제2 패시배이션층(150)을 증착시킬 수 있다(7). 다음으로 상기 제2 패시배이션층(150) 상부에 제2 모양을 가진 제2 포토레지스트(182)를 놓을 수 있다(8). 다음으로 상기 제2 포토레지스트(182)에 의해 노출된 영역에서 상기 제1 컨텍트(120)가 외부로 노출될 때까지 식각(etching)할 수 있다(9). 다음으로 상기 제2 포토레지스트(182)를 제거한 후 제3 모양을 가진 제3 포토레지스트(183)를 놓을 수 있다(10). 다음으로 상기 제3 포토레지스트(183)에 의해 노출된 영역에서 상기 제2 컨텍트(140)가 외부로 노출될 때까지 식각(etching)할 수 있다(11). 다음으로 상기 외부에 노출된 제1 컨텍트(120)와 제2 컨텍트(140)에 각각 제1 범프(160)와 제2 범프(170)를 전기적으로 연결할 수 있다(12).
도 3은 본 명세서의 일 실시예에 따라 마이크로 엘이디 검증용 기판 제작 중 2번의 식각을 통해 제1 컨텍트와 제2 컨텍트가 외부로 노출된 사시도이다.
도 3을 참조하면, 상기 제1 범프(160) 및 제2 범프(170)가 연결되기 전 상태로서 도 2의 (11)에 해당한다. 본 명세서에서는 상기 제1 패시배이션층(130), 상기 제2 컨텍트(140) 및 상기 제2 패시배이션층(150)의 일부가 식각된 영역을 '제1 영역'이라고 호칭하겠다. 즉, 상기 제1 영역은 제2 포토레지스트(182)에 의해 노출된 부분이 식각된 영역을 의미한다. 본 명세서에서 상기 제1 영역을 제외한 제2 패시배이션층(150)의 일부가 식각된 영역을 '제2 영역'이라고 호칭하겠다. 즉, 상기 제2 영역은 제3 포토레지스트(183)에 의해 노출된 부분이 식각된 영역을 의미한다. 본 명세서의 일 실시예에 따르면, 상기 제1 범프(160)는 상기 제1 영역을 통해 상기 제1 컨텍트(120)와 전기적으로 연결될 수 있고, 상기 제2 범프(170)는 상기 제2 영역을 통해 상기 제2 컨텍트(140)와 전기적으로 연결될 수 있다. 이 경우, 상기 제1 영역은 상기 제2 영역에 비해 넓은 면적을 가질 수 있다.
한편, 상기 제2 패시배이션층(150)은 상기 제1 영역 내 상기 제2 컨텍트(140)의 측면까지 더 증착될 수 있다. 도 1 및 도 2를 참조하면, 제2 패시배이션층(150)이 상기 제1 영역 내 상기 제2 컨텍트(140)의 측면까지 증착된 것을 확인할 수 있다. 다만, 도 3에서는 제1 영역 내 제2 컨텍트(140)으 측면이 노출된 것으로 도시되었으나, 이것은 제1 영역에 대한 이해의 편의를 위한 것이며 도 1 및 도 2와 반대되는 것은 아니다.
한편 도 1 및 도 2를 다시 참조하면, 상기 제1 범프(160)는 상기 제2 패시배이션층(150)의 상부표면보다 위로 융기될 수 있으며, 상기 제2 범프(170)는 상기 제2 컨텍트(140)는 상기 제2 패시배이션층의 상부표면보다 위로 융기될 수 있다.
이하에서는, 도 4 내지 도 7을 참조하여, 상술한 마이크로 엘이디 검증 기판을 이용하여 마이크로 엘이디 칩을 검사하는 방법에 대해서 설명하도록 하겠다. 다만, 본 명세서에 따른 마이크로 엘이디 칩 검사 방법을 설명함에 있어서 상술한 마이크로 엘이디 검증 칩 및 마이크로 엘이디 검증 기판의 구성에 대한 반복적인 설명은 생략하도록 하겠다.
먼저, 마이크로 엘이디 검증 기판의 상부와 복수의 마이크로 엘이디 칩을 포함하는 마이크로 엘이디 기판의 상부를 웨이퍼 본딩할 수 있다. 다음으로 상기 마이크로 엘이디 기판의 최하부 기판을 제거할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 최하부 기판은 사파이어 기판으로서, 상기 최하부 기판은 레이저리프트오프(Laser Lift Off, LLO)로 상기 최하부 기판을 제거될 수 있다.
도 4는 웨이퍼 본딩 참고도이다.
도 4를 참조하면, 본 명세서에 따른 마이크로 엘이디 검증 기판(100)과 마이크로 엘이디 기판을 확인할 수 있다. 마이크로 엘이디 기판에는 다수의 엘이디 칩이 구비되어 있으며, 본 명세서에 따른 마이크로 엘이디 검증 기판 역시 다수의 검증용 칩이 구비된다. 바람직하게 상기 검증용 칩의 개수는 상기 엘이디 칩의 개수와 동일하지만, 상기 검증용 칩의 개수가 상기 엘이디 칩의 개수보다 많을 수 있다. 상기 검증용 칩의 위치는 상기 마이크로 엘이디 검증 기판의 상부와 마이크로 엘이디 기판의 상부를 웨이퍼 본딩했을 때 1:1로 대응하는 위치에 구성되는 것이 바람직하다.
도 5는 웨이퍼 본딩했을 때 검증요 칩과 마이크로 엘이디가 접한 단면도이다.
도 5를 참조하면, 제1 범프(160)는 P-커넥터로서 제2 범프(170)는 n-커넥터로서 마이크로 엘이디의 n-단자와 리플렉터(Reflector, p-단자 역할)접하는 것을 확인할 수 있다. 이를 통해 각각의 엘이디 칩과 검증용 칩이 전기적으로 연결된다.
다음으로 상기 마이크로 엘이디 검증용 기판의 제1 컨텍트(120)와 제2 컨텍트(140)에 전력을 인가할 수 있다.
도 6은 마이크로 엘이디 검증용 기판에 전력을 인가한 예시도이다.
도 6을 참조하면, 상기 마이크로 엘이디 검증용 기판에는 모든 검증용 칩에 포함된 제1 컨텍트(120) 및 제2 컨텍트(140)와 각각 전기적으로 연결된 외부 전극이 형성될 수 있다. 상기 외부 전극을 통해 전력을 인가하면 상기 마이크로 엘이디에 전력이 공급된다. 이때 정상 칩은 모두 발광하게 되지만, 불량 칩은 발광하지 않는다. 발광 여부를 통해 불량 칩 이른바 '데드 칩'을 식별할 수 있다.
다음으로 상기 복수의 마이크로 엘이디 칩 중 데드 칩을 제거할 수 있다.
도 7은 데드 칩을 제거하는 예시도이다.
도 7을 참조하면, 데드 칩으로 식별된 칩을 제거하는 것을 확인할 수 있다. 본 명세서의 일 실시예에 따르면, 상기 데드 칩을 개별 전사 방식으로 제거할 수 있다.
도 8은 본 명세서에 따라 스탬프 전사 및 개별 전사로 수리하는 참고도이다.
도 8을 참조하면, 본 명세서에 따른 마이크로 엘이디 검증 방법은 상기 데드 칩이 제거된 다수의 마이크로 엘이디 칩을 스탬프를 이용하여 전사하는 단계를 더 포함할 수 있다. 이 후 상기 스탬프 전사된 영역 내 데드 칩으로 인해 빈 부분이 있을 때, 상기 빈 부분을 정상 칩을 개별 전사로 수리하는 단계를 더 포함할 수 있다. 상기 방법을 이용하면 개별 전사를 통한 정확성과 스탬프 전사를 통한 신속성을 동시에 가질 수 있다.
이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.
10 : 마이크로 엘이디 검증용 기판
100 : 검증용 칩
110 : 하부 기판
120 : 제1 컨텍트
130 : 제1 패시배이션층
140 : 제2 컨텍트
150 : 제2 패시배이션층
160 : 제1 범프
170 : 제2 범프
181 : 제1 포토레지스트
182 : 제2 포토레지스트
183 : 제3 포토레지스트
100 : 검증용 칩
110 : 하부 기판
120 : 제1 컨텍트
130 : 제1 패시배이션층
140 : 제2 컨텍트
150 : 제2 패시배이션층
160 : 제1 범프
170 : 제2 범프
181 : 제1 포토레지스트
182 : 제2 포토레지스트
183 : 제3 포토레지스트
Claims (5)
- 삭제
- 삭제
- 삭제
- 삭제
- 다수의 검증용 칩이 구비된 마이크로 엘이디 검증용 기판을 제작하는 방법으로서,
(a) 하부 기판 상부에 제1 컨텍트를 증착시키는 단계;
(b) 상기 제1 컨텍트 상부에 제1 패시배이션층을 증착시키는 단계;
(c) 상기 제1 패시배이션층 상부에 제1 모양을 가진 제1 포토레지스트를 놓는 단계;
(d) 상기 제1 포토레지스트의 상부 및 상기 제1 포토레지스트에 의해 가려지지 않은 제1 패시배이션층 상부에 제2 컨텍트를 증착시키는 단계;
(e) 제1 포토레지스트를 제거한 후 상기 제2 컨텍트 상부에 제2 패시배이션층을 증착시키는 단계;
(f) 상기 제2 패시배이션층 상부에 제2 모양을 가진 제2 포토레지스트를 놓는 단계;
(g) 상기 제2 포토레지스트에 의해 노출된 영역에서 상기 제1 컨텍트가 외부로 노출될 때까지 식각하는 단계;
(h) 상기 제2 포토레지스트를 제거한 후 제3 모양을 가진 제3 포토레지스트를 놓는 단계;
(i) 상기 제3 포토레지스트에 의해 노출된 영역에서 상기 제2 컨텍트가 외부로 노출될 때까지 식각하는 단계; 및
(j) 상기 외부에 노출된 제1 컨텍트와 제2 컨텍트에 각각 제1 범프와 제2 범프를 전기적으로 연결하는 단계;를 포함하는 마이크로 엘이디 검증용 기판 제작 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180034673 | 2018-03-26 | ||
| KR20180034673 | 2018-03-26 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180116319A Division KR102107101B1 (ko) | 2018-03-26 | 2018-09-28 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200038228A KR20200038228A (ko) | 2020-04-10 |
| KR102145325B1 true KR102145325B1 (ko) | 2020-08-18 |
Family
ID=68422223
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180116319A KR102107101B1 (ko) | 2018-03-26 | 2018-09-28 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
| KR1020200040495A KR102145325B1 (ko) | 2018-03-26 | 2020-04-02 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180116319A KR102107101B1 (ko) | 2018-03-26 | 2018-09-28 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11728225B2 (ko) |
| KR (2) | KR102107101B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102376315B1 (ko) | 2020-09-28 | 2022-03-18 | (주)뮤텍코리아 | 특수 글라스를 이용한 마이크로 엘이디 리페어 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210044430A (ko) * | 2019-10-15 | 2021-04-23 | 삼성전자주식회사 | 디스플레이 장치의 제조 방법, 중계 기판 및 기록 매체에 저장된 컴퓨터 프로그램 |
| KR102633149B1 (ko) | 2021-05-12 | 2024-02-02 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604450B2 (ja) | 2003-02-13 | 2011-01-05 | セイコーエプソン株式会社 | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 |
| WO2017037475A1 (en) * | 2015-09-02 | 2017-03-09 | Oculus Vr, Llc | Assembly of semiconductor devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3188876B2 (ja) * | 1997-12-29 | 2001-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 |
| US6301121B1 (en) | 1999-04-05 | 2001-10-09 | Paul T. Lin | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process |
| JP3747807B2 (ja) | 2001-06-12 | 2006-02-22 | ソニー株式会社 | 素子実装基板及び不良素子の修復方法 |
| US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| WO2010059781A1 (en) | 2008-11-19 | 2010-05-27 | Semprius, Inc. | Printing semiconductor elements by shear-assisted elastomeric stamp transfer |
| KR101795806B1 (ko) | 2010-08-31 | 2017-12-01 | 송원호 | 면접촉 프로브판, 그의 면접촉 프로브판 제조방법 |
| US8957691B2 (en) * | 2011-10-21 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe cards for probing integrated circuits |
| JP6519311B2 (ja) * | 2014-06-27 | 2019-05-29 | 日亜化学工業株式会社 | 発光装置 |
| US10600823B2 (en) * | 2015-09-02 | 2020-03-24 | Facebook Technologies, Llc | Assembly of semiconductor devices |
| US20170141278A1 (en) * | 2015-11-17 | 2017-05-18 | Toshiba Corporation | Led assembly for led package with sidewall electrodes |
| TWI653694B (zh) * | 2017-09-13 | 2019-03-11 | 英屬開曼群島商錼創科技股份有限公司 | 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列 |
| FR3079470A1 (fr) * | 2018-04-03 | 2019-10-04 | Valeo Vision | Dispositif lumineux de vehicule automobile ayant au moins une source lumineuse pixelisee |
-
2018
- 2018-09-28 KR KR1020180116319A patent/KR102107101B1/ko active IP Right Grant
-
2019
- 2019-03-19 US US17/041,598 patent/US11728225B2/en active Active
-
2020
- 2020-04-02 KR KR1020200040495A patent/KR102145325B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604450B2 (ja) | 2003-02-13 | 2011-01-05 | セイコーエプソン株式会社 | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 |
| WO2017037475A1 (en) * | 2015-09-02 | 2017-03-09 | Oculus Vr, Llc | Assembly of semiconductor devices |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102376315B1 (ko) | 2020-09-28 | 2022-03-18 | (주)뮤텍코리아 | 특수 글라스를 이용한 마이크로 엘이디 리페어 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190112615A (ko) | 2019-10-07 |
| KR102107101B1 (ko) | 2020-05-12 |
| US20210028074A1 (en) | 2021-01-28 |
| KR20200038228A (ko) | 2020-04-10 |
| US11728225B2 (en) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102145325B1 (ko) | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 | |
| EP3345178B1 (en) | Assembly of semiconductor devices | |
| EP3425618B1 (en) | Assembly of semiconductor devices | |
| US10600823B2 (en) | Assembly of semiconductor devices | |
| TWI670869B (zh) | 微型發光二極體晶片及其製作方法與應用 | |
| JP2018531504A6 (ja) | 半導体デバイスの組立 | |
| JP2019527465A (ja) | 基板上に個別部品を並列に組み立てる方法 | |
| TW202006987A (zh) | 使用基於光之脫膠之微型led轉移方法 | |
| US20090085224A1 (en) | Stack-type semiconductor package | |
| JP4450067B2 (ja) | 電子部品及びその製造方法、これを用いた画像表示装置 | |
| US20100044857A1 (en) | Wlcsp target and method for forming the same | |
| WO2020196225A1 (ja) | チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法 | |
| JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
| US9391233B2 (en) | Method for manufacturing light emitting device package | |
| KR20200111012A (ko) | 마이크로 엘이디 고속 전사 방법 | |
| KR102548400B1 (ko) | Led 이송 방법 | |
| US9627593B2 (en) | Manufacturing method of light-emitting device | |
| TWI473189B (zh) | 已單離晶粒堆疊封裝件之晶圓級測試方法 | |
| WO2019190102A1 (ko) | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 | |
| JP2004266026A (ja) | チップ部品の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
| TWI509681B (zh) | Method and apparatus for processing on wafers | |
| KR20210006488A (ko) | 마이크로 엘이디 고속 전사 방법 | |
| KR101343048B1 (ko) | 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법. | |
| KR102633149B1 (ko) | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 | |
| JP2011124297A (ja) | 半導体装置形成用基板および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |