JP2018509748A - ｐ型酸化物半導体薄膜の原子層堆積 - Google Patents

Abstract

本明細書では、原子層堆積（ＡＬＤ）によってｐ型金属酸化物薄膜を堆積させる方法が提供される。ｐ型金属酸化物薄膜およびｐ型金属酸化物チャネルを含むＴＦＴも提供される。いくつかの実装形態では、ｐ型金属酸化物薄膜は、金属および酸素空格子点欠陥密度が１０１９／ｃｍ３未満である。ｐ型金属酸化物薄膜は、薄膜の厚さ全体にわたって電気的に活性であってもよい。

Description

関連出願の相互参照
本出願は、全体が、すべての目的のために、参照により本明細書に組み込まれる、２０１４年１２月３０日に出願された米国特許出願第１４／５８６２８２号の優先権を主張する。

本開示は、薄膜トランジスタに関し、より詳細には、ｐチャネル金属酸化物薄膜トランジスタおよび作製技法に関する。

電気機械システム（ＥＭＳ）は、電気的要素および機械的要素、アクチュエータ、トランスデューサ、センサ、鏡および光学フィルムなどの光学部品、ならびに電子部品を有するデバイスを含む。ＥＭＳデバイスまたは要素は、マイクロスケールおよびナノスケールを含むがこれらに限定されない、さまざまなスケールで製造可能である。たとえば、マイクロ電気機械システム（ＭＥＭＳ）デバイスは、約１ミクロンから数百ミクロン以上の範囲にわたるサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ）デバイスは、たとえば数百ナノメートルより小さいサイズを含む、１ミクロンより小さいサイズを有する構造を含むことができる。電気機械的要素は、堆積、エッチング、リソグラフィ、ならびに／あるいは基板および／もしくは堆積材料層の一部をエッチング除去する、または層を追加して、電気デバイスおよび電気機械的デバイスを形成する他のマイクロマシニングプロセスを使用して、作製可能である。

ＥＭＳデバイスの１種は干渉変調器（ＩＭＯＤ）と呼ばれる。ＩＭＯＤまたは干渉光変調器という用語は、光学的干渉の原理を使用して光を選択的に吸収かつ／または反射するデバイスを指す。いくつかの実装形態では、ＩＭＯＤディスプレイ素子は、１対の導電性プレートを含むことができ、そのうちの一方または両方は、全体的または部分的に透明かつ／または反射性であってもよく、適切な電気信号の印加により相対運動が可能である。たとえば、一方のプレートは、基板上に堆積されたまたは基板によって支持された固定層を含むことができ、他方のプレートは、エアギャップによって固定層から分離された反射膜を含むことができる。一方のプレートのもう１つのプレートに対する位置は、ＩＭＯＤディスプレイ素子に入射する光の光学的干渉を変化させることができる。ＩＭＯＤベースのディスプレイデバイスは、広範囲の用途を有し、既存の製品の改良および新製品、特に表示機能を有する製品の開発での使用が予想されている。

ハードウェアおよびデータ処理装置は、電気機械システムに関連付けられる場合がある。そのようなハードウェアおよびデータ処理装置は、薄膜トランジスタ（ＴＦＴ）を含む場合がある。ＴＦＴは、金属層および半導体層の薄膜を含む電界効果トランジスタである。

米国仮特許出願第６２／０７８８７４号

Ｐｏ−Ｃｈｉｎｇ Ｈｓｕら、２０１３ Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ． ５２ Ｉｓｓｕｅ ５Ｓ１ Ｈｏ−Ｎｙｅｏｎ Ｌｅｅら、２０１０ Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４９， Ｉｓｓｕｅ ２Ｒ Ｓａｎｇ Ｂｏｋ Ｋｉｍら、Ｃｈｅｍ． Ｍａｔｅｒ． ２０１４， ２６， ３０６５−３０７３ Ｔｈｏｍａｓ Ｗａｅｃｈｔｌｅｒら、Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃ．， Ｖｏｌ． １５６， Ｎｏ． ６， Ｈ４５３−Ｈ４５９ （２００９）

本開示のシステム、方法、およびデバイスはそれぞれ、いくつかの革新的な態様を有し、そのいずれも、本明細書で開示される望ましい属性に単独で寄与するものではない。

本開示において説明する主題の１つの発明的態様は、薄膜トランジスタ（ＴＦＴ）を形成する方法において実施することができる。この方法は、基板を設けるステップと、基板を金属反応物のパルスにさらして基板の上方に金属反応物の吸着層を形成するステップと、基板を酸化剤のパルスにさらして金属反応物の吸着層と反応させ、金属酸化物層を形成するステップであって、金属酸化物層がスズ系（Ｓｎ系）のｐ型半導体層である、ステップとを含んでもよい。

いくつかの実装形態では、金属反応物はＳｎ（ＩＩ）系の有機金属反応物である。酸化剤の例には、酸素（Ｏ_２）、オゾン（Ｏ_３）、水（Ｈ_２Ｏ）、過酸化水素（Ｈ_２Ｏ_２）、およびそれらの組合せが含まれる。いくつかの実装形態では、酸化剤は水素含有酸化剤である。水素含有酸化剤からの水素が金属酸化物層に取り込まれる。いくつかの実装形態では、酸化剤は比較的弱い酸化剤であり、その例には、Ｈ_２Ｏ、二酸化炭素（ＣＯ_２）、一酸化炭素（ＣＯ）、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_２Ｈ_６ＯＨ）、イソプロピルアルコール（Ｃ_３Ｈ_７ＯＨ）、およびそれらの組合せが含まれる。いくつかの実装形態では、基板を酸化剤のパルスにさらすステップは、プラズマエネルギーを印加するステップを含む。

いくつかの実装形態では、基板が第２の金属反応物にさらされる。Ｓｎ系のｐ型半導体層はたとえば、Ｓｎ系の三元金属酸化物層であってもよい。第２の金属反応物の例には、タングステン含有反応物、チタン含有反応物、ニオブ含有反応物、およびホウ素含有反応物が含まれる。いくつかの実装形態では、基板がドーパントパルスにさらされる。一例では、ドーパントは水素であってもよい。この方法は、ゲート電極およびゲート誘電体を形成するステップであって、ゲート誘電体がｐ型金属酸化物半導体層とゲート電極との間に位置する、ステップをさらに含んでもよい。ゲート電極は、いくつかの実装形態では金属酸化物層の上方に形成されてもよい。金属酸化物層は、いくつかの実装形態ではゲート電極の上方に形成されてもよい。

本開示で説明する主題の別の発明的態様は、ＴＦＴを含む装置において実施することができる。ＴＦＴは、ソース電極と、ドレイン電極と、ソース電極とドレイン電極を接続する半導体チャネルとを含み、半導体チャネルは、Ｓｎ系のｐ型金属酸化物半導体を含み、Ｓｎ系のｐ型金属酸化物半導体は、空格子点欠陥密度が約１０^１９／ｃｍ^３未満である。いくつかの実装形態では、半導体チャネルの厚さは約１５ｎｍ未満である。いくつかの実装形態では、半導体チャネルはその厚さ全体にわたって電気的に活性である。いくつかの実装形態では、Ｓｎ系のｐ型金属酸化物半導体はＡＬＤ堆積層であってもよい。

ＴＦＴは、いくつかの実装形態では相補型金属酸化物半導体（ＣＭＯＳ）ＴＦＴデバイスの一部であってもよい。さまざまな実装形態では、ＴＦＴは、トップゲートＴＦＴであってもあるいはボトムゲートＴＦＴであってもよい。この装置は、ディスプレイと、ディスプレイと通信するように構成されたプロセッサであって、画像データを処理するように構成されたプロセッサと、前記プロセッサと通信するように構成されたメモリデバイスとをさらに含んでもよい。この装置は、ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、ドライバ回路に画像データの少なくとも一部分を送るように構成されたコントローラとをさらに含んでもよい。いくつかの実装形態では、ドライバ回路はＴＦＴを含む。この装置は、画像データをプロセッサに送るように構成された画像ソースモジュールをさらに含んでよく、画像ソースモジュールは、レシーバ、トランシーバ、およびトランスミッタのうちの少なくとも１つを含む。いくつかの実装形態では、装置は、入力データを受信し、入力データをプロセッサに通信するように構成された入力デバイスを含む。

本開示に記載されている主題の１つまたは複数の実装形態の詳細について、添付の図面および以下の説明で説明する。本開示において提供されている例は主にＥＭＳベースディスプレイおよびＭＥＭＳベースディスプレイに関して説明しているが、本明細書で提供される概念は、液晶ディスプレイ、有機発光ダイオード（“ＯＬＥＤ”）ディスプレイ、および電界放出ディスプレイなどの他の種類のディスプレイに適用することができる。その他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかとなるであろう。以下の図の相対的寸法が縮尺通りに描かれていない場合があることに留意されたい。

ＩＭＯＤディスプレイデバイスのディスプレイ素子の系列または配列内の２つの隣接する干渉変調器（ＩＭＯＤ）ディスプレイ素子を示す等角図である。 ＩＭＯＤディスプレイ素子の３つの素子×３つの素子配列を含むＩＭＯＤベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。 ＥＭＳ素子の配列と背板（ｂａｃｋｐｌａｔｅ）とを含む電気機械システム（ＥＭＳ）パッケージの一部分の概略分解部分斜視図である。 ＥＭＳ素子の配列と背板とを含む電気機械システム（ＥＭＳ）パッケージの一部分の概略分解部分斜視図である。 いくつかの実装形態によるボトムゲート薄膜トランジスタ（ＴＦＴ）を示す断面図の一例である。 いくつかの実装形態によるトップゲートＴＦＴを示す断面図の一例である。 いくつかの実装形態によるｐ型金属酸化物層を作製する方法の一例を示す流れ図である。 いくつかの実装形態による三元ｐ型金属酸化物半導体薄膜を作製する方法の例を示す流れ図である。 いくつかの実装形態による三元ｐ型金属酸化物半導体薄膜を作製する方法の例を示す流れ図である。 いくつかの実装形態によるドープされたｐ型金属酸化物層を作製する方法の一例を示す流れ図である。 いくつかの実装形態による相補型金属酸化物半導体（ＣＭＯＳ）ＴＦＴデバイスを示す断面図の一例である。 複数のＩＭＯＤディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。 複数のＩＭＯＤディスプレイ素子を含むディスプレイデバイスを示すシステムブロック図である。

種々の図面における同じ参照符号および名称は、同じ要素を示す。

以下の説明は、本開示の革新的な態様を説明することを目的として、ある特定の実装形態を対象とする。しかしながら、本明細書における教示は多数の異なる方法で適用できることが、当業者には容易に理解されよう。説明する実装形態は、（ビデオのように）動いていようと（静止画像のように）静止していようと、および文字であろうと図であろうと絵であろうと、画像を表示するように構成可能ないかなるデバイス、装置、またはシステムでも実施され得る。より具体的には、説明する実装形態は、携帯電話、マルチメディアインターネットに対応したセルラー電話、携帯型テレビ受像機、無線デバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、無線電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノート型コンピュータ、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、全地球測位システム（ＧＰＳ）受信機／ナビゲータ、カメラ、デジタルメディアプレーヤ（ＭＰ３プレーヤなど）、カムコーダ、ゲーム機、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末（たとえば電子書籍リーダー）、コンピュータ用モニタ、自動車のディスプレイ（走行距離計ディスプレイおよび速度計ディスプレイなどを含む）、コックピット制御装置および／またはディスプレイ、カメラ視野のディスプレイ（乗り物の後方監視カメラのディスプレイなど）、電子写真、電子広告板または電光サイン、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯／乾燥機、パーキングメータ、包装（微小電気機械システム（ＭＥＭＳ）アプリケーションを含む電気機械システム（ＥＭＳ）アプリケーションならびに非ＥＭＳアプリケーションにおいてなど）、芸術的構造（宝石または衣服への画像の表示など）、ならびにさまざまなＥＭＳデバイスなどであるがこれらに限定されないさまざまな電子デバイスに含まれても、関連付けられもよいことが企図されている。本明細書における教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、民生用電子機器の慣性構成要素、民生用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子検査機器などであるがこれらに限定されない、ディスプレイ以外の用途でも使用され得る。したがって、当業者には容易に明らかであるように、本教示は、図のみに示されている実装形態に限定されるのではなく、代わりに広い適用可能性を有することを意図する。

本明細書において説明する実装形態は、ｐ型金属酸化物半導体薄膜および作製方法に関する。この作製方法は、金属酸化物薄膜がｐ型半導体薄膜になるような条件下において金属酸化物膜を堆積させる原子層堆積（ＡＬＤ）技法に関係する。いくつかの実装形態では、基板を１つまたは複数の金属反応物および酸化剤のパルスに交互にさらすことによって、ｐ型スズ系（Ｓｎ系）金属酸化物薄膜が作製される。金属反応物の１つは、スズ（ＩＩ）含有反応物であってもよい。いくつかの実装形態では、ｎ型半導体膜または絶縁体を堆積させるのではなくｐ型半導体薄膜を堆積させるように温度が調節される。いくつかの実装形態では、スズ（ＩＩ）系の薄膜の場合、約３００℃よりも低い温度が使用されてもよい。

本明細書において説明する実装形態は、欠陥密度が低いＡＬＤ堆積によるｐ型金属酸化物膜に関する。いくつかの実装形態では、ＡＬＤ堆積によるｐ型金属酸化物膜は、金属および酸素空格子点欠陥密度が１０^１９／ｃｍ^３未満である。ＡＬＤ堆積によるｐ型金属酸化物薄膜は、薄膜の厚さ全体にわたって電気的に活性であってもよい。本明細書において説明する実装形態は、ＡＬＤ堆積によるｐ型金属酸化物膜を含むｐ型チャネルを有するｐ型薄膜トランジスタ（ＴＦＴ）に関する。いくつかの実装形態では、本明細書において説明するｐ型ＴＦＴは、ｎ型ＴＦＴおよびｐ型ＴＦＴを含む相補型金属酸化物半導体（ＣＭＯＳ）ＴＦＴデバイスにおいて使用されてもよい。

本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの１つまたは複数を実現するために実施され得る。本明細書において説明するＡＬＤ方法によって、厳密に調節された化学量論を有するｐ型金属酸化物半導体薄膜を作製することができる。インキュベーション層を含まない層の厚さ全体にわたって電気的に活性であるｐ型薄膜トランジスタ（ＴＦＴ）チャネル層に、ＡＬＤ堆積によるｐ型金属酸化物半導体薄膜を実装することができる。ＡＬＤ堆積によるｐ型金属酸化物半導体を含むｐ型ＴＦＴがＣＭＯＳ ＴＦＴ回路に実装されてもよい。そのようなＴＦＴ回路は、たとえば、ドライバ回路としてディスプレイバックプレート上に集積されてもあるいは他の電子デバイス内に集積されてもよい。これによって、個別にパッケージングされる集積回路（ＩＣ）ドライバに伴う製造コストが削減され、欠陥が少なくなる。

ＴＦＴの説明する実装形態を適用可能な適切なＥＭＳまたはＭＥＭＳデバイスもしくは装置の一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学的干渉の原理を使用して干渉変調器（ＩＭＯＤ）ディスプレイ素子に入射する光を選択的に吸収かつ／または反射するように実装され得るＩＭＯＤディスプレイ素子を組み込むことができる。ＩＭＯＤディスプレイ素子は、部分光吸収体と、この吸収体に対して可動な反射体と、吸収体と反射体の間に画定された光共振空洞とを含むことができる。いくつかの実装形態では、反射体は、２つ以上の異なる位置に移動でき、これによって光共振空洞の大きさを変更でき、それによりＩＭＯＤの反射率に影響を及ぼす。ＩＭＯＤディスプレイ素子の反射スペクトルは、可視波長全体をシフトしてさまざまな色を生成可能なかなり幅広いスペクトルバンドをもたらすことができる。スペクトルバンドの位置は、光共振空洞の厚さを変更することによって調節され得る。光共振空洞を変更する１つの方法は、吸収体に対する反射体の位置を変更することによる。

図１は、ＩＭＯＤディスプレイデバイスのディスプレイ素子の系列または配列内の２つの隣接する干渉変調器（ＩＭＯＤ）ディスプレイ素子を示す等角図である。ＩＭＯＤディスプレイデバイスは、１つまたは複数の、干渉ＭＥＭＳディスプレイ素子などの干渉ＥＭＳディスプレイ素子を含む。これらのデバイスでは、干渉ＭＥＭＳディスプレイ素子は、明状態または暗状態のどちらかで構成可能である。明（「緩和（ｒｅｌａｘｅｄ）」、「開」、または「オン」など）状態では、ディスプレイ素子は、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」、または「オフ」など）状態では、ディスプレイ素子は、入射可視光をほとんど反射しない。ＭＥＭＳディスプレイ素子は、主に光の特定の波長で反射するように構成可能であり、黒色および白色に加えてカラー表示を可能にする。いくつかの実装形態では、複数のディスプレイ素子を使用することによって、原色のさまざまな強度および灰色の濃淡を達成することができる。

ＩＭＯＤディスプレイデバイスは、行および列の形で整列され得るＩＭＯＤディスプレイ素子の配列を含むことができる。配列内の各ディスプレイ素子は、空気ギャップ（光学ギャップ、空洞、または光共振空洞とも呼ばれる）を形成するために互いから可変および制御可能な距離のところに配置された可動反射層（すなわち、機械層とも呼ばれる可動層）および固定部分反射層（すなわち固定層）などの反射層および半反射層からなる少なくとも１対を含むことができる。可動反射層は、少なくとも２つの位置の間で移動され得る。たとえば、第１の位置すなわち緩和位置では、可動反射層は、固定部分反射層からのある距離に配置され得る。第２の位置すなわち作動位置では、可動反射層は、部分反射層により近く配置され得る。２つの層から反射する入射光は、可動反射層の位置および入射光の波長に応じて強め合うように（ｃｏｎｓｔｒｕｃｔｉｖｅｌｙ）および／または弱め合うように（ｄｅｓｔｒｕｃｔｉｖｅｌｙ）干渉し、各ディスプレイ素子について全体反射状態または非反射状態を作り出すことができる。いくつかの実装形態では、ディスプレイ素子は、作動されていないとき反射状態にあり、可視スペクトル内で光を反射することができ、かつ作動されているとき暗状態にあり、可視域内で光を吸収および／または干渉することができる。しかし、他のいくつかの実装形態では、ＩＭＯＤディスプレイ素子は、作動されていないときは暗状態になり、作動されているときは反射状態になることができる。いくつかの実装形態では、印加電圧の導入により、ディスプレイ素子を駆動して状態を変更させることができる。他のいくつかの実装形態では、電荷の印加により、ディスプレイ素子を駆動して状態を変更させることができる。

図１の配列の図示された部分は、ＩＭＯＤディスプレイ素子１２の形態をとる２つの隣接する干渉ＭＥＭＳディスプレイ素子を含む。（図示される）右側のディスプレイ素子１２では、可動反射層１４は、光学スタック１６に近い、これに隣接する、またはこれに接する作動位置で示されている。右側のディスプレイ素子１２に印加される電圧Ｖ_ｂｉａｓは、可動反射層１４を移動させ、作動位置に維持するのに十分である。（図示される）左側のディスプレイ素子１２では、可動反射層１４は、光学スタック１６からある距離（設計パラメータに基づいてあらかじめ決定されてよい）にある緩和位置で示されており、光学スタック１６は部分反射層を含む。左側のディスプレイ素子１２に印加される電圧Ｖ_０は、右側のディスプレイ素子１２の作動位置などの作動位置への可動反射層１４の作動を引き起こすのに不十分である。

図１では、ＩＭＯＤディスプレイ素子１２の反射特性は、ＩＭＯＤディスプレイ素子１２に入射する光１３を示す矢印および左側のディスプレイ素子１２から反射する光１５により概括的に示されている。ディスプレイ素子１２に入射する光１３のほとんどは透明基板２０を通って光学スタック１６の方へ透過することができる。光学スタック１６に入射する光の一部分は、光学スタック１６の部分反射層を透過することができ、一部分は反射して透明基板２０を通る。光学スタック１６を透過する光１３の一部分は、可動反射層１４から反射して、透明基板２０の方へ進む（さらに、これを通る）ことができる。光学スタック１６の部分反射層から反射した光と可動反射層１４から反射した光の間の（強め合う（ｃｏｎｓｔｒｕｃｔｉｖｅ）および／または弱め合う（ｄｅｓｔｒｕｃｔｉｖｅ））干渉により、デバイスの観視（ｖｉｅｗｉｎｇ）側すなわち基板側のディスプレイ素子１２から反射する光１５の波長の強度が部分的に決まる。いくつかの実装形態では、透明基板２０は、ガラス基板（ガラス板またはガラスパネルと呼ばれることがある）とすることができる。ガラス基板は、たとえば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス（登録商標）、または他の適切なガラス材料であってもよいし、これらを含んでもよい。いくつかの実装形態では、ガラス基板は、０．３、０．５、または０．７ミリメートルの厚さを有することができるが、いくつかの実装形態では、ガラス基板は、これより厚くてもよい（数十ミリメートルなど）し、これより薄くてもよい（０．３ミリメートル未満など）。いくつかの実装形態では、ポリカーボネート基板、アクリル基板、ポリエチレンテレフタレート（ＰＥＴ）基板、またはポリエーテルエーテルケトン（ＰＥＥＫ）基板などの非ガラス基板が使用可能である。そのような実装形態では、非ガラス基板は、０．７ミリメートル未満の厚さを有する可能性があるが、基板は、設計上の考慮すべき事項に応じて、これより厚くてもよい。いくつかの実装形態では、金属箔またはステンレス鋼系の基板などの不透明基板が使用可能である。たとえば、固定反射層と部分的に透過性および部分的に反射性である可動層とを含む逆ＩＭＯＤベースのディスプレイは、基板の反対側から図１のディスプレイ素子１２として見られるように構成され得、不透明基板によって支持され得る。

光学スタック１６は、単一の層または複数の層を含むことができる。この層は、電極層、部分的反射性かつ部分的透過性の層、および透明誘電体層のうちの１つまたは複数を含むことができる。いくつかの実装形態では、光学スタック１６は、導電性であると共に、部分的透過性かつ部分的反射性であり、たとえば上記の層のうちの１つまたは複数を透明基板２０上に堆積させることによって製作され得る。電極層は、種々の金属たとえば酸化インジウムスズ（ＩＴＯ）などのさまざまな材料から形成可能である。部分反射層は、種々の金属（たとえばクロムおよび／またはモリブデン）、半導体、および誘電体などの部分的に反射性であるさまざまな材料から形成可能である。部分反射層は、材料の１つまたは複数の層から形成可能であり、層のそれぞれは、単一の材料または材料の組合せから形成可能である。いくつかの実装形態では、光学スタック１６の特定の部分は、部分光吸収体と導電体の両方の役割を果たす半透明の単一厚の金属または半導体を含むことができるが、より導電性の高い異なる層または（たとえば、光学スタック１６またはディスプレイ素子の他の構造の）部分がＩＭＯＤディスプレイ素子間で信号をバスで送る（ｂｕｓ）役割を果たすことができる。光学スタック１６は、１つまたは複数の導電層または導電／部分吸収層を覆う１つまたは複数の絶縁層または誘電体層を含むこともできる。

いくつかの実装形態では、光学スタック１６の層のうちの少なくともいくつかは、平行ストリップにパターニング可能であり、以下でさらに説明するようにディスプレイデバイス内に行電極を形成することができる。当業者には理解されるように、「パターニングされる」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウム（Ａｌ）などの導電性および反射性の高い材料は、可動反射層１４に使用されてもよく、これらのストリップは、ディスプレイデバイス内に列電極を形成することができる。可動反射層１４は、図示の支柱１８などの支持体およびそれら複数の支柱１８の間に配置された介在犠牲材料に堆積された列を形成するために、堆積された１つの金属層または複数の層（光学スタック１６の行電極と直交する）の一連の平行ストリップとして形成され得る。犠牲材料がエッチングされて除去されると、画定されたギャップ１９すなわち光学空洞は、可動反射層１４と光学スタック１６の間に形成され得る。いくつかの実装形態では、支柱１８間の間隔は約１〜１０００μｍであってよく、ギャップ１９は、約１０，０００オングストローム（Å）未満であってもよい。

いくつかの実装形態では、各ＩＭＯＤディスプレイ素子は、作動状態であろうと緩和状態であろうと、固定反射層および動く反射層によって形成されるコンデンサであるとみなされ得る。電圧が印加されないとき、図１の左側のディスプレイ素子１２によって示されるように、可動反射層１４は、機械的緩和状態のままであり、可動反射層１４と光学スタック１６の間にはギャップ１９がある。しかし、電位差すなわち電圧が、選択された行および列のうちの少なくとも１つに印加されるとき、対応するディスプレイ素子において行電極と列電極の交差点に形成されたコンデンサが帯電し、静電力が電極を引き合わせる。印加電圧がしきい値を超える場合、可動反射層１４は、変形して光学スタック１６の近くに移動するかまたは光学スタック１６と逆の方向に移動することができる。図１の右側の作動ディスプレイ素子１２によって示されるように、光学スタック１６内の誘電体層（図示せず）は、短絡を防止し、層１４と１６の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず同じであり得る。アレイ内の一連のディスプレイ素子は、いくつかの例では「行」または「列」と呼ばれることがあるが、一方向を「行」と呼び、別の方向を「列」と呼ぶことは任意であることが、当業者には容易に理解されよう。言い換えると、いくつかの向きでは、行は列とみなされ、列は行とみなされ得る。いくつかの実装形態では、行が「コモン」ラインと呼ばれることがあり、列が「セグメント」ラインと呼ばれることがあり、またはその逆もある。さらに、ディスプレイ素子は、直交する行と列（「配列」）に均等に構成されても、またはたとえば互いに対してある特定の位置のオフセットを有する（「モザイク」）非線形構成に構成されてもよい。「配列」および「モザイク」という用語は、どちらも構成を指すことができる。したがって、ディスプレイは「配列」または「モザイク」を含むと言及されるが、素子自体は、どのような場合でも、互いに直交するように構成されたり均一な分布に配置されたりする必要はないが、非対称の形状および不均一に分布された素子を有する構成を含むことができる。

図２は、ＩＭＯＤディスプレイ素子の３つの素子×３つの素子配列を含むＩＭＯＤベースディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。そのような電子デバイスは、本明細書において開示するＴＦＴの実装形態を含んでもよい。たとえば、相補型金属酸化物半導体（ＣＭＯＳ）ＴＦＴデバイスが、たとえば図２に示す電子デバイスの駆動回路の一部として使用されてもよい。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ２１は、配列ドライバ２２と通信するように構成され得る。配列ドライバ２２は、たとえばディスプレイ配列またはパネル３０に信号を提供する行ドライバ回路２４および列ドライバ回路２６を含むことができる。図１に示されるＩＭＯＤディスプレイデバイスの断面は、図２では線１−１によって示される。図２は、分かりやすくするためにＩＭＯＤディスプレイ素子の３×３配列を示しているが、ディスプレイ配列３０は、非常に多数のＩＭＯＤディスプレイ素子を含むことができ、列と異なる数のＩＭＯＤディスプレイ素子を行に有してもよいし、行と異なる数のＩＭＯＤディスプレイ素子を列に有してもよい。

図３Ａおよび図３Ｂは、ＥＭＳ素子の配列３６と背板９２とを含むＥＭＳパッケージ９１の一部分の概略分解部分斜視図である。本明細書において開示するＴＦＴが、図３Ａおよび図３Ｂに示すＥＭＳパッケージ９１に実装されてもよい。たとえば、ｐ型金属酸化物半導体チャネルを含むＴＦＴが、背板９２上のドライバ回路に実装されてもよい。図３Ａは、背板９２の特定の部分をよりよく示すために背板９２の２つの隅部が切り取られた状態で示されているが、図３Ｂは、隅部が切り取られていない状態で示されている。ＥＭＳ配列３６は、基板２０と、支持支柱１８と、可動層１４とを含むことができる。いくつかの実装形態では、ＥＭＳ配列３６は、透明基板上の１つまたは複数の光学スタック部分１６を有するＩＭＯＤディスプレイ素子の配列を含むことができ、可動層１４は可動反射層として実施可能である。

背板９２は、本質的に平面とすることができ、または少なくとも１つの輪郭を形成される表面を有することができる（たとえば、背板９２は、凹部および／または突出部を有するように形成可能である）。背板９２は、透明であろうと不透明であろうと、導電性であろうと絶縁性であろうと、任意の適切な材料から作成され得る。背板９２に適した材料としては、ガラス、プラスチック、セラミック、ポリマー、積層体、金属、金属泊、コバール、およびめっきコバールがあるが、これらに限定されない。

図３Ａおよび図３Ｂに示されるように、背板９２は、１つまたは複数の背板構成要素９４ａおよび９４ｂを含むことができ、背板構成要素９４ａおよび９４ｂは、背板９２に部分的に埋め込まれてもよいし、完全に埋め込まれてもよい。図３Ａで分かるように、背板構成要素９４ａは背板９２に埋め込まれている。図３Ａおよび図３Ｂで分かるように、背板構成要素９４ｂは、背板９２の表面に形成された凹部９３の中に配置される。いくつかの実装形態では、背板構成要素９４ａおよび／または９４ｂは、背板９２の表面から突き出すことができる。背板構成要素９４ｂは、背板９２の、基板２０に面する側に配置されるが、他の実装形態では、背板構成要素は、背板９２の反対側に配置可能である。

背板構成要素９４ａおよび／または９４ｂは、トランジスタ、コンデンサ、インダクタ、抵抗、ダイオード、スイッチ、および／またはパッケージ化されたＩＣ、標準ＩＣ、もしくはディスクリートＩＣなどの集積回路（ＩＣ）などの、１つまたは複数の能動電気構成要素または受動電気構成要素を含むことができる。さまざまな実装形態で使用可能な背板構成要素の他の例としては、アンテナ、バッテリ、および電気センサ、接触センサ、光センサ、もしくは化学センサなどのセンサ、または薄膜デバイス（ｔｈｉｎ−ｆｉｌｍ ｄｅｐｏｓｉｔｅｄ ｄｅｖｉｃｅ）がある。

いくつかの実装形態では、背板構成要素９４ａおよび／または９４ｂは、ＥＭＳ配列３６の一部分と電気的に通信することができる。トレース、バンプ、支柱、またはビアなどの導電性構造は、背板９２または基板２０の一方または両方に形成されてもよく、互いまたは他の導電性構成要素と接触して、ＥＭＳ配列３６と背板構成要素９４ａおよび／または９４ｂとの間に電気接続を形成し得る。たとえば、図３Ｂは、ＥＭＳ配列３６内の可動層１４から上方に延びる電気接点９８と整列可能な、背板９２上の１つまたは複数の導電性ビア９６を含む。いくつかの実装形態では、背板９２は、背板構成要素９４ａおよび／または９４ｂをＥＭＳ配列３６の他の構成要素から電気的に絶縁する１つまたは複数の絶縁層も含むことができる。背板９２が蒸気透過性材料から形成されるいくつかの実装形態では、背板９２の内表面は、蒸気バリア（図示せず）で被覆可能である。

背板構成要素９４ａおよび９４ｂは、ＥＭＳパッケージ９１に入り得る湿気を吸収するように作用する１つまたは複数の乾燥剤を含むことができる。いくつかの実装形態では、乾燥剤（またはゲッターなどの他の吸湿材料）は、たとえば接着材により背板９２に装着された（またはその中に形成された凹部内の）シートとして、任意の他の背板構成要素とは別に提供され得る。あるいは、乾燥剤は背板９２に統合されてよい。いくつかの他の実装形態では、乾燥剤は、たとえばスプレー塗装、スクリーン印刷、または任意の他の適切な方法によって、他の背板構成要素の上で直接的にまたは間接的に適用され得る。

いくつかの実装形態では、ＥＭＳ配列３６および／または背板９２は、背板構成要素とディスプレイ素子との間の距離を維持するために機械的隔離絶縁器９７を含み、それによって、それらの構成要素間の機械的干渉を防止することができる。図３Ａおよび図３Ｂに示される実装形態では、機械的隔離絶縁器９７は、ＥＭＳ配列３６の支持支柱１８と整列した背板９２から突き出す支柱として形成される。あるいは、またはこれに加えて、レールまたは柱などの機械的隔離絶縁器は、ＥＭＳパッケージ９１の縁に沿って設けることができる。

図３Ａおよび図３Ｂに示されていないが、ＥＭＳ配列３６を部分的または完全に取り巻くシールを設けることができる。背板９２および基板２０とともに、シールは、ＥＭＳ配列３６を囲む保護空洞を形成することができる。シールは、従来のエポキシ系接着剤などの半ハーメチックシールであってよい。いくつかの他の実装形態では、シールは、薄膜金属溶接またはガラスフリットなどのハーメチックシールであってよい。いくつかの他の実装形態では、シールは、ポリイソブチレン（ＰＩＢ）、ポリウレタン、液体スピンオンガラス、はんだ（ｓｏｌｄｅｒ）、ポリマー、プラスチック、または他の材料を含むことができる。いくつかの実装形態では、機械的隔離絶縁器を形成するために、強化されたシール材が使用可能である。

代替実装形態では、シールリングは、背板９２または基板２０の一方または両方のいずれかの延長部を含むことができる。たとえば、シールリングは、背板９２の機械的延長部（図示せず）を含むことができる。いくつかの実装形態では、シールリングは、Ｏリングまたは他の環状部材などの別個の部材を含むことができる。

いくつかの実装形態では、ＥＭＳ配列３６と背板９２は、互いに取り付けられるまたは結合される前に別個に形成される。たとえば、基板２０の縁は、上記で説明したように、背板９２の縁に取り付けられ、これに対してシール可能である。あるいは、ＥＭＳ配列３６および背板９２は、ＥＭＳパッケージ９１として形成され、互いに接合可能である。いくつかの他の実装形態では、ＥＭＳパッケージ９１は、堆積によってＥＭＳ配列３６の上で背板９２の構成要素を形成することによってなどの任意の他の適切な方法で製作可能である。

ハードウェアおよびデータ処理装置は、ＥＭＳ構造に関連付けられてもよい。そのようなハードウェアおよびデータ処理装置は、薄膜トランジスタ（ＴＦＴ）などのトランジスタスイッチを含んでもよい。ディスプレイデバイスにおけるＥＭＳディスプレイ要素は、２次元格子などのアレイとして配置され、アレイの行および列に関連する回路によってアドレス指定される。行ドライバ回路が、アドレス指定すべき特定の行を選択するトランジスタスイッチのゲートを駆動してもよく、共通のドライバ回路が、行リフレッシュによって同期的に更新される場合があるディスプレイ要素の所与の行にバイアスを加えてもよい。

ディスプレイデバイスは、ピクセルと呼ばれることもあるディスプレイ要素のアレイを含むことができる。いくつかのディスプレイは、数百または数千の行と数百または数千の列として配置された、数百、数千、または数百万のピクセルを含むことができる。各ピクセルは、１つまたは複数のＴＦＴによって駆動することができる。ＴＦＴは、半導体層ならびに基板の上方の１つまたは複数の誘電体層および導電層の薄膜を堆積させることによって作られる電界効果トランジスタの種類である。フラットパネルディスプレイ、システムオングラス、ディスプレイデバイス、モバイルデバイス、ウェアラブルデバイスなどの開発が進んでいるので、高性能ＴＦＴの需要が増加している。

スイッチングマトリックスをディスプレイバックプレート上のドライバ回路と集積し、ならびに他の電子デバイスにおいて集積することによって、個別にパッケージングされるＩＣドライバに伴う製造コストが削減され欠陥が少なくなる。相補型金属酸化物半導体（ＣＭＯＳ）回路はｎ型チャネルおよびｐ型チャネルを使用する。本明細書では、良好なＴＦＴ性能を示すｐ型金属酸化物半導体材料、ならびにｐ型金属酸化物半導体チャネルを含むＴＦＴが開示される。ｎ型ＴＦＴとｐ型ＴＦＴとを含む回路、ならびにそのような回路を含む、ディスプレイデバイスなどの電子回路も開示される。以下の説明では、ＴＦＴに関連するｐ型金属酸化物半導体を対象とするが、ｐ型金属酸化物半導体はソーラ用途などの他の場合において使用されてもよい。

概して、ＴＦＴは、半導体層内のソース領域、ドレイン領域、およびチャネル領域を含む半導体層を含むことができる。したがって、ＴＦＴは、チャネルの導電率を変調するためにソース端子と、ドレイン端子と、ゲート端子とを含む３端子デバイスであってもよい。いくつかの種類のＴＦＴは、ゲート端子の位置に関して定義することができる。たとえば、ＴＦＴ形状の種類には、ボトムゲート形状およびトップゲート形状を含めることができる。図４Ａは、いくつかの実装形態によるボトムゲートＴＦＴを示す断面図の一例である。図４Ａにおいて、ボトムゲートＴＦＴ ４００ａは、基板４１０ａと、基板４１０ａの上方のゲート電極４２０ａと、ゲート電極４２０ａの上方のゲート誘電体４３０ａと、ゲート誘電体４３０ａの上方の半導体層４４０ａと、半導体層４４０ａのソース領域の上方のソース電極４５０ａと、半導体層４４０ａのドレイン領域の上方のドレイン電極４６０ａとを含み、半導体層４４０ａ内のチャネル領域はソース領域とドレイン領域との間に位置する。半導体層４４０ａはソース電極４５０ａとドレイン電極４６０ａを電気的に接続し、チャネル領域における導電率は、ゲート電極４２０ａおよびソース電極４５０ａにわたって印加される電位の関数である。

図４Ｂは、いくつかの実装形態によるトップゲートＴＦＴを示す断面図の一例である。図４Ｂにおいて、トップゲートＴＦＴ ４００ｂは、基板４１０ｂと、基板４１０ｂの上方の半導体層４４０ｂと、半導体層４４０ｂのソース領域の上方のソース電極４５０ｂと、半導体層４４０ｂのドレイン領域の上方のドレイン電極４６０ｂと、ソース電極４５０ｂの上方のゲート電極４３０ｂと、ゲート誘電体４３０ｂの上方のゲート電極４２０ｂとを含み、チャネル領域は、半導体層４４０ｂのソース領域とドレイン領域との間に位置する。半導体層４４０ｂは、ソース電極４５０ｂとドレイン電極４６０ｂを電気的に接続し、チャネル領域における導電率は、ゲート電極４２０ｂおよびソース電極４５０ｂにわたって印加される電位の関数である。

ゲート電極４２０ａおよび４２０ｂは、１つまたは複数の金属またはその他の導電材料を含んでもよい。金属の例には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、タングステン（Ｗ）、チタン（Ｔｉ）、金（Ａｕ）、ニッケル（Ｎｉ）、およびこれらの要素のいずれかを含有する合金が含まれる。いくつかの実装形態では、ゲート電極４２０ａおよび４２０ｂの各々は、積層構造として配置された異なる金属の２つ以上の層を含むことができる。いくつかの実装形態では、ゲート電極４２０の各々は約５０ｎｍから約５００ｎｍの間または約１００ｎｍから約２５０ｎｍの間の厚さを有することができる。

ソース電極４５０ａおよび４５０ｂならびにドレイン電極４６０ａおよび４６０ｂは、任意の数のさまざまな金属またはその他の導電材料を含んでもよい。金属の例には、Ｍｏ、Ｗ、Ａｕ、Ｐｔ、Ａｇ、Ｍｇ、Ｍｎ、Ｔｉ、Ａｌ、Ｃｕ、Ｔａ、Ｃｒ、Ｎｄ、Ｎｉ、およびこれらの元素のうちのいずれかを含む合金が含まれる。たとえば、ソース電極４５０ａおよび４５０ｂならびにドレイン電極４６０ａおよび４６０ｂは、Ｍｏ、Ｗ、Ａｕ、Ｐｔ、およびＡｇなどの安定したコンタクト金属を含んでもよい。いくつかの実装形態では、ソース電極４５０ａおよび４５０ｂならびにドレイン電極４６０ａおよび４６０ｂの各々は、積層構造として配置された異なる金属の２つ以上の副層を含むことができる。いくつかの実装形態では、ソース電極４５０ａおよび４５０ｂならびにドレイン電極４６０ａおよび４６０ｂの各々は約５０ｎｍから約５００ｎｍの間または約１００ｎｍから約２５０ｎｍの間の厚さを有することができる。

ゲート誘電体４３０ａおよび４３０ｂは、ゲート絶縁体と呼ばれる場合もある。ゲート誘電体４３０ａおよび４３０ｂの各々は、二酸化ケイ素（ＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ハフニウム（ＨｆＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、酸窒化ケイ素（ＳｉＯＮ）、窒化ケイ素（ＳｉＮ）、または有機誘電体材料を含む、任意の数のさまざまな誘電体材料を含んでもよい。いくつかの実装形態では、ゲート電極４３０ａおよび４３０ｂの各々は、積層構造として配置された誘電体材料の２つ以上の層を含むことができる。いくつかの実装形態では、ゲート誘電体層の厚さは、約５０ｎｍから約５００ｎｍの間または約１００ｎｍから約２５０ｎｍの間であってもよい。

図４Ａおよび図４Ｂにおいて、ボトムゲートＴＦＴ ４００ａおよびトップゲートＴＦＴ ４００ｂは金属酸化物ＴＦＴを含むことができ、半導体層４４０ａおよび４４０ｂは金属酸化物を含むことができる。金属酸化物ＴＦＴでは、金属酸化物半導体をＴＦＴにおける活性チャネル層として堆積させる。金属酸化物ＴＦＴは高いモビリティを有することができる。さまざまな実装形態によれば、金属酸化物ＴＦＴはｐ型金属酸化物ＴＦＴであり、半導体層４４０ａおよび４４０ｂはｐ型金属酸化物を含むことができる。

たいていの酸化物半導体はｎ型半導体であり、ｐ型伝導を示す材料はほとんどない。公知のｐ型酸化物半導体は概して、欠陥密度が高いのでＴＦＴには適していない。しかし、ｐ型ならびにｎ型の酸化物半導体ＴＦＴを形成することができれば、たとえば、ＣＭＯＳ ＴＦＴ回路を作ることが可能になる。

従来のｐ型金属酸化物膜は、スパッタリング、真空蒸着、およびパルスレーザー堆積などの物理蒸着（ＰＶＤ）技法を使用して堆積させられる。これらの技法によって形成される薄膜は、ｐ型金属酸化物ソース材料から形成することができるので、ｐ型導電性を有する金属酸化物薄膜を形成するのは比較的容易である。たとえば、セラミックＳｎＯターゲットをスパッタリングすることによってｐ型スズ（ＩＩ）酸化物（酸化第一スズまたは二酸化スズとも呼ばれる、ＳｎＯ）薄膜を作ることができる。たとえば、Ｐｏ−Ｃｈｉｎｇ Ｈｓｕら、２０１３ Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ． ５２ Ｉｓｓｕｅ ５Ｓ１を参照されたい。別の例では、ＳｎＯ粉末を真空蒸着することによってｐ型ＳｎＯ薄膜を作ることができる。たとえば、Ｈｏ−Ｎｙｅｏｎ Ｌｅｅら、２０１０ Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４９， Ｉｓｓｕｅ ２Ｒを参照されたい。しかしながら、化学気相堆積（ＣＶＤ）および原子層堆積（ＡＬＤ）などの化学反応を利用する堆積方法は、ｐ型導電性を有する薄膜を実現するのが困難であるので、一部が使用されていない。

多くのｐ型半導体酸化物が透明導電性酸化物（ＴＣＯ）として注目されている。しかしながら、このような材料は、透明導電性酸化物として有用である場合があるが、通常、品質がＴＦＴには不十分である。これはバンドギャップに欠陥が存在することに起因する。そのような欠陥は、伝導帯において金属と同様の導電率を示すＴＣＯには影響を与えない場合があるが、ＴＦＴの性能を大幅に損なう。

非晶質材料における欠陥は、結晶構造からのあらゆる逸脱が欠陥である結晶材料よりも特徴づけが困難であるが、非晶質材料の配位または化学量論からの逸脱が欠陥である。たとえば、非晶質一酸化スズ（ＳｎＯ）は、非化学量論的Ｓｎ_１−ｘＯまたはＳｎＯ_１−ｘになるような多くの金属または酸素空格子点を有する場合がある。イオン性酸化物における欠陥には、金属陽イオン空格子点（Ｖ_Ｍ）、酸素陰イオン空格子点（Ｖ_Ｏ）、酸素陰イオン間隙（Ｏ_ｉ）、金属陽イオン間隙（Ｍ_ｉ）、ならびに外部陽イオン、零有効電荷を有するイオン、および荷電された空格子点を含めることができる。

多くの場合、ＰＶＤ方法によって堆積させるｐ型金属酸化物薄膜は、金属陽イオン空格子点および／または酸素陰イオン空格子点密度が高い。たとえば、ＰＶＤ堆積させたＳｎＯ層は、スズおよび酸素空格子点欠陥が１０^１９／ｃｍ^３を超える。これらの欠陥は、正孔捕獲状態およびドナー状態として働くことがあり、ＳｎＯ ＴＦＴのＴＦＴ性能を不十分なものにする主要な原因となる場合がある。さらに、ＰＶＤ方法によって堆積させるｐ型金属酸化物薄膜は、ｐ型酸化物薄膜および下部層の界面に（たとえば、ボトムゲートＴＦＴのｐ型金属酸化物／ゲート酸化物界面に）電気的に不活性の層を有する場合がある。たとえば、ＰＶＤ堆積させたＳｎＯ層は、厚さが約１０ｎｍ程度の電気的に活性の層（インキュベーション層とも呼ばれる）を有する。上述の高欠陥密度およびインキュベーション層は、ＳｎＯ薄膜に限らず、たいていのｐ型酸化物半導体に見られる。（いくつかの参考文献では、成分イオンの比を省略した金属酸化物に言及する傾向があることに留意されたい。たとえば、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）膜は一般にＩｎＧａＺｎＯまたはＩｎＧａＺｎＯ_４と呼ばれるが、イオンの比率は１：１：１：１または１：１：１：４ではない場合がある。同様に、酸化スズ（ＩＶ）（ＳｎＯ_２）は、このように簡略化してＳｎＯと呼ばれる場合がある。しかしながら、本明細書において使用されるＳｎＯは、酸化第一スズと呼ばれる（一酸化スズまたは酸化スズ（ＩＩ）とも呼ばれる）。これは酸化スズ（ＩＶ）とは別個の化合物である。）

本明細書では、原子層堆積（ＡＬＤ）によってｐ型金属酸化物薄膜を堆積させる方法が提供される。ＡＬＤ堆積によるｐ型金属酸化物薄膜およびＡＬＤ堆積によるｐ型金属酸化物チャネルを含むＴＦＴも提供される。ＡＬＤは、基板を反応物ガスの連続パルスにさらすことを含む気相堆積技法である。ＡＬＤ機構によって、基板表面上で反応物（前駆体とも呼ばれる）の吸着層の、表面によって媒介される反応を生じさせることができる。ＡＬＤ技法は、サイクル当たり約０．１ｎｍ程度の微小な膜成長を伴う非常に薄い膜を厳密に調整するのに好適である。ソース材料がｐ型半導体である場合があるＰＶＤ方法とは異なり、本明細書において開示するＡＬＤ技法は、堆積プロセス自体の間にｐ型半導体を形成する。

ＡＬＤプロセスでは、表面によって媒介される堆積反応を使用して層ごとに膜を堆積させてもよい。第１の反応物を基板の上方に向けることができ、第１の反応物の少なくとも一部が基板の表面上に化学吸着するかまたは物理吸着して層を形成する。この層は、吸着された反応物分子の単分子層または準単分子層であってもよい。ただし、必ずしもそうであるとは限らない。堆積は、飽和層を堆積させた後、反応物が引き続き表面上に吸着することがないように自己制限されてもよい。いくつかの実装形態では、ＡＬＤプロセスが準飽和方式で実行されてもよい。そのようなプロセスでは、基板表面上に準飽和吸着層が形成されるように反応物のうちの１つまたは複数が限定されてもよい。

非反応反応物分子および気体反応副生成物を除去するのにパージガスを導入することができる。いくつかの実装形態では、パージガスのパルスを介在させずに各反応物が交互に反応チャンバに導入されてもよい。

いくつかの実装形態では、第１の反応物は分解してフィルム層を形成することができる。いくつかの他の実装形態では、第１の反応物の層と反応することができる第２の反応物を導入することができる。基板に熱エネルギーを加えて第１の反応物と第２の反応物との間の表面反応を活性化させてフィルム層を形成することができる。プラズマなどの他の高エネルギー手段を熱エネルギーと組み合わせて第１の反応物と第２の反応物との間の反応を推進してもよい。その後、パージガスを導入して余分な反応物および気体反応副生成物を除去してもよい。これによって、マルチサイクルＡＬＤプロセスのうちの１サイクルを完了してもよい。各反応物をほとんど重複しないように交互に反応チャンバ内に導入することができる。各サイクルを必要に応じて何度も繰り返して適切な厚さの膜を形成してもよい。以下においてさらに説明するように、ｐ型金属酸化物薄膜のＡＬＤ堆積では一般に、金属反応物および酸化剤の連続パルスを使用する。いくつかの実装形態では、複数の異なる金属反応物を使用して三元ｐ型金属酸化物薄膜またはそれよりも多元素の金属酸化物薄膜が形成されてもよく、１サイクルには、たとえば、第１の金属反応物、第２の金属反応物、および酸化剤の連続パルスが含まれる。

ＡＬＤ堆積によるｐ型金属酸化物薄膜の厚さは、ＡＬＤサイクルの数によって調節することができる。１サイクルには約０．５秒から数１０秒の時間をかけてもよく、１サイクルでは材料を厚さが約０．１ｎｍから約０．４ｎｍになるように堆積させてもよい。したがって、ＡＬＤ堆積によるｐ型金属酸化物薄膜の各々を０．１ｎｍの精度で厳密に調整することができる。

金属反応物と酸化剤との間のＡＬＤ反応によってｎ型金属酸化物半導体または絶縁体が形成されることがあるので、ｐ型金属酸化物半導体のＡＬＤ堆積は困難である。上述のように、このことは、ｐ型金属酸化物材料によって開始することができるＰＶＤ薄膜堆積技法の場合には問題にならない。ｐ型金属酸化物半導体をＡＬＤ堆積させる方法についてさらに以下の図５を参照しながら説明する。

図５は、いくつかの実装形態によるｐ型金属酸化物層を作製する方法の一例を示す流れ図である。プロセス５００は、異なる動作、より少ない動作、または追加の動作によって行われてもよい。いくつかの実装形態では、プロセス５００について、１つまたは複数の処理チャンバおよびコントローラを参照して説明する。この場合、コントローラは、本明細書において説明する任意の動作を制御するようにプログラムされてもよい。

プロセス５００のブロック５１０において、基板が設けられる。基板は、ガラスまたはプラスチックなどの実質的に透明な材料を含む、任意の基板材料を含むことができる。本明細書において使用する実質的な透明度は、可視光についての、約８０％以上または約９０％以上などの、約７０％以上の透過率として定義することができる。ガラス基板（ガラスプレートまたはパネルと呼ばれることもある）は、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス（登録商標）、またはその他の適切なガラス材料であってもよいかあるいはそれらを含んでもよい。ポリカーボネート、アクリル、ポリイミド、ポリエチレンテレフタラート（ＰＥＴ）、またはポリエーテルエーテルケトン（ＰＥＥＫ）の基板などの非ガラス基板を使用することができる。他の適切な基板材料にはフレキシブル基板材料を含めることができる。いくつかの実装形態では、基板は、数ミクロンから数百ミクロンの寸法を有することができる。

プロセス５００のブロック５２０において、基板を金属反応物パルスにさらして基板上に金属反応物の吸着層を形成する。ｐ型金属酸化物薄膜を形成するのに使用される場合がある金属反応物については、Ｓｎ（ＩＩ）有機金属化合物を含む例によって以下にさらに説明する。

いくつかの実装形態では、プロセス５００は、ブロック５２０の前に、金属反応物の吸着を容易にするように基板を処理することを含んでもよい。たとえば、いくつかの実装形態では、基板表面を水素またはヒドロキシル含有化学成分にさらして、ｐ型金属酸化物を堆積させることが望まれる基板の少なくとも部分上に水酸基を形成してもよい。その場合、ブロック５２０は、金属反応物を水酸基に固着することを含んでもよい。

プロセス５００のブロック５３０において、金属反応物の吸着層を含む基板を酸化剤パルスにさらして吸着された金属反応物と反応させ、ｐ型金属酸化半導体を形成する。ｐ型金属酸化物薄膜を形成するのに使用される場合がある酸化剤には、酸素（Ｏ_２）、オゾン（Ｏ_３）、水（Ｈ_２Ｏ）、過酸化水素（Ｈ_２Ｏ_２）、およびそれらの組合せが含まれる。いくつかの実装形態では、ブロック５３０の前および／または後にパージを行って余分な反応物および／または反応生成物を除去してもよい。

ブロック５２０および５３０において、使用される特定の前駆体およびプロセスに応じてチャンバ圧力を変えた堆積チャンバに基板を入れてもよく、この場合、チャンバ圧力の例は０．１トルから７６０トルの範囲である。以下においてさらに説明するように、チャンバ温度は、ｐ型金属酸化物膜の堆積を容易にするように調節される。いくつかの実装形態では、温度は約４００℃よりも低く、より詳細には、約３００℃よりも低い。

プロセス５００のブロック５４０において、ｐ型金属酸化物半導体薄膜の所望の厚さが実現されるまでブロック５２０および５３０が繰り返される。いくつかの実装形態では、ｐ型金属酸化物半導体薄膜は、厚さが約１０ｎｍから約１００ｎｍの間であってもよい。

ｐ型金属酸化物半導体薄膜は、ゲート電極に揃えられているかあるいは揃えるべきチャネル領域を含むことができ、この場合、チャネル領域は、酸化物半導体層のソース領域とドレイン領域との間に位置する。ｐ型金属酸化物半導体層のソース領域およびドレイン領域を形成することは、ｐ型金属酸化物半導体層のこれらの領域をドープすることを含んでもよい。

いくつかの実装形態において、このプロセスでは引き続き、１つまたは複数の誘電体層および金属層をｐ型金属酸化物層の上方に形成する。たとえば、プロセス５００のブロック５５０において、酸化物半導体層の上方に１つまたは複数の誘電体層を形成してもよい。いくつかの実装形態では、誘電体層はｐ型酸化物半導体層に接触する。１つまたは複数の誘電体層には、たとえば、パッシベーション層、ゲート誘電体層、およびエッチ停止層を含めてもよい。１つまたは複数の誘電体層には、ＳｉＯ_２またはＡｌ_２Ｏ_３などの酸化物、および窒化物を含む任意の適切な誘電体材料を含めることができる。いくつかの実装形態では、誘電体層の厚さは、約３００ｎｍから約５００ｎｍの間などの、約１０ｎｍから約１０００ｎｍの間であってもよい。ｐ型金属酸化物半導体層および誘電体層はＴＦＴの一部を形成することができる。

プロセス５００では、引き続きブロック５６０において、１つまたは複数の金属層を形成することができる。いくつかの実装形態では、ブロック５６０は、ｐ型酸化物半導体層のソース領域上にソース電極を形成することと、ｐ型酸化物半導体層のドレイン領域上にドレイン電極を形成することとを含む。ソース電極およびドレイン電極を形成する場合、ソース電極およびドレイン電極をエッチングしてもよい。したがって、ブロック５６０は、ソース電極およびドレイン電極をエッチングして酸化物半導体層のチャネル領域を露出させることを含めてもよい。いくつかの実装形態では、ブロック５５０において誘電体層を形成することは、ソース電極およびドレイン電極を形成することよりも前に行われる。これには、誘電体層がエッチ停止層またはゲート誘電体である例を含めることができる。いくつかの実装形態では、ブロック５５０において誘電体層を形成することは、ソース電極およびドレイン電極を形成することよりも後に行われる。これには、誘電体層が、ＴＦＴを保護するためにソース電極およびドレイン電極の上方に形成されたパッシベーション層である例を含めることができる。

いくつかの実装形態では、プロセス５００は、基板の上方にゲート電極を形成することをさらに含む。いくつかの実装形態では、ゲート電極が基板上に形成されてもよく、ゲート誘電体がボトムゲートＴＦＴのゲート電極上に形成されてもよい。いくつかの実装形態では、誘電体酸化物層がゲート誘電体として働いてもよく、ゲート電極がトップゲートＴＦＴのゲート誘電体の上方に形成されてもよい。

上述のように、金属前駆体と酸化剤との間のＡＬＤ反応によってｎ型金属酸化物半導体または絶縁体が形成されることがあるので、ｐ型金属酸化物半導体のＡＬＤ堆積は困難である。さまざまな実装形態によれば、本明細書において提供するＡＬＤ方法では、前駆体の選択、温度調節、および酸化の制限を含む１つまたは複数の技法を使用してｐ型金属酸化物半導体を堆積させる。これらの技法については以下にさらに説明するが、図５を参照して上記において説明し、図６〜図８を参照して以下に説明する方法のいくつかの実装形態においてこれらの技法が使用されてもよい。

スズ系の酸化物を堆積させる場合、使用される場合がある前駆体は、ビス［ビス（トリメチルシリル）アミノ］スズ（ＩＩ）、スズ（ＩＩ）アセチルアセトネート、およびスズ（ＩＩ）２，４−ペンタネジオナートなどのスズ（ＩＩ）系の有機前駆体である。同じく使用される場合があるビス（Ｎ，Ｎ’−ジイソプロピルアセトアミジナト）スズ（ＩＩ）などの複素環式スタニレン化合物、およびｒａｃ−１，３−ジ−ｔｅｒｔ−ブチル−４，５−ジメチル−１，３−ジアザ−２−スタンナシクロペンタン−２−イリデンなどのスズ（ＩＩ）アミジナートの例の合成は、Ｓａｎｇ Ｂｏｋ Ｋｉｍら、Ｃｈｅｍ． Ｍａｔｅｒ． ２０１４， ２６， ３０６５−３０７３に記載されている。

Ｃｕ系の酸化物を堆積させるのに使用される場合がある前駆体には、ビス（トリ−ｎ−ブチルフォスファン）−銅（Ｉ）アセチルアセトネートなどのＣｕ（Ｉ）系の有機前駆体がある。Ｔｈｏｍａｓ Ｗａｅｃｈｔｌｅｒら、Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃ．， Ｖｏｌ． １５６， Ｎｏ． ６， Ｈ４５３−Ｈ４５９ （２００９）を参照されたい。Ｃｕ_２ＯのＡＬＤ堆積には塩化銅（Ｉ）が使用されてもよい。

いくつかの実装形態では、ｐ型金属酸化物半導体を堆積させることは、堆積時にｎ型金属酸化物半導体または酸化物絶縁体ではなくｐ型金属酸化物半導体が形成されるように温度を調節することを含む。温度調節は、ｐ型金属酸化物半導体が堆積サイクルの後でｎ型金属酸化物半導体または絶縁体に変換されないようにすることもできる。ＡＬＤによってＳｎＯを堆積させる場合、いくつかの実装形態では、温度は約４００℃よりも低く、より詳細には、約３００℃よりも低くてもよい。そのような温度は、ｎ型ＳｎＯ_２の形成を防止するのを助けることができる。いくつかの実装形態では、ＡＬＤ堆積によるＳｎＯ膜の堆積は、約５０℃から約３００℃の間の温度で行われる。以下にさらに説明するように、いくつかの実装形態では、ＳｎＯのＡＬＤ堆積は、堆積薄膜に水素を取り込むのを容易にするように水素含有酸化剤によって行われ、ならびに／あるいは水素環境において行われる。そのような実装形態では、堆積温度は、ＳｎＯ_２の酸化を防止しつつ水素の取り込みを容易にするように少なくとも約１５０℃であり、たとえば、約１５０℃から３００℃の間または約１５０℃から２５０℃の間であってもよい。

使用される場合がある酸化剤の例には、Ｏ_２、Ｏ_３、Ｈ_２Ｏ、Ｈ_２Ｏ_２、およびそれらの組合せが含まれる。いくつかの実装形態では、水または過酸化水素などの水素含有酸化剤が使用される。そのような酸化剤は、いくつかの実装形態では、堆積薄膜の水素源であってもよい。いくつかの実装形態では、ｐ型半導体の形成を容易にするのに比較的弱い酸化剤が（単独であるいはより強い酸化剤の希釈剤として）使用されてもよい。弱酸化剤の例には、水、二酸化炭素（ＣＯ_２）、一酸化炭素（ＣＯ）、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_２Ｈ_６ＯＨ）、イソプロピルアルコール（Ｃ_３Ｈ_７ＯＨ）、およびそれらの組合せが含まれる。

いくつかの実装形態では、水素化されたＡＬＤ堆積によるｐ型金属酸化物半導体層が設けられる。参照により本明細書に組み込まれる、２０１４年１１月１２日に出願された「Ｈｙｄｒｏｇｅｎａｔｅｄ Ｐ−Ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の米国仮特許出願第６２／０７８８７４号（代理人整理番号第ＱＵＡＬＰ２６３ＰＵＳ／１４５６０６Ｐ１号）に記載されたように、水素含有量が少なくとも１０^１８原子／ｃｍ^３であり、いくつかの実装形態では、少なくとも１０^２０原子／ｃｍ^３以上であるｐ型チャネルＴＦＴは、高いモビリティ、低いサブスレッショルドスイング（ｓ値）、および高いオン／オフ電流比を有し得る。水素は、水素含有大気中でＡＬＤ堆積を実行することによって、水素含有大気中での堆積後熱アニールによって、または隣接する層からの堆積後拡散によって、上述の水素含有酸化剤を使用することのうちの１つまたは複数によって薄膜に取り込むことができる。さらに、図９に関して以下にさらに説明するように、いくつかの実装形態では水素をＡＬＤサイクルにおけるドーパントとして導入してもよい。

いくつかの実装形態では、反応物パルスのうちの１つまたは複数を印加する間にプラズマエネルギーが加えられてもよい。たとえば、１サイクルは、金属反応物（プラズマオフ）／パージ／酸化剤（プラズマオン）／パージのシーケンスを含んでもよい。いくつかの実装形態では、膜への水素の取り込みを容易にするために水素含有酸化剤を使用する間にプラズマが印加されてもよい。いくつかの実装形態では、ｐ型金属酸化物薄膜のＡＬＤ堆積の間の温度は比較的低く（たとえば、約３００℃よりも低い温度、約２５０℃よりも低い温度、または約２００℃よりも低い温度）、酸化剤パルスを印加する間にプラズマエネルギーが加えられてもよい。

さまざまな実装形態によれば、堆積させる場合があるｐ型金属酸化物半導体は、ＳｎＯおよびＣｕ_２Ｏなどのドープされた二元化合物またはドープされていない二元化合物、ならびにスズ（ＩＩ）系の三元酸化物およびスズ（ＩＩ）系の四元酸化物などの三元化合物またはそれよりも多元素の化合物であってもよい。

スズ（ＩＩ）系の三元酸化物膜の例には、Ｓｎ（ＩＩ）−Ｘ−Ｏを含み、この場合、Ｘはチタン（Ｔｉ）、タングステン（Ｗ）、ホウ素（Ｂ）、またはニオブ（Ｎｂ）のうちの１つである。Ｓｎ（ＩＩ）−Ｔｉ−ＯのＡＬＤ堆積に使用される場合があるチタン前駆体の例には、テトラキス（ジエチルアミド）チタン（ＩＶ）、ビス（ｔｅｒｔ−ブチルシクロペンタジエニル）二塩化チタン（ＩＶ）、およびチタン（ＩＶ）ジイソプロポキシドビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオネート）などの有機チタン化合物、テトラエトキシチタン、テトラメトキシチタン、ならびにテトライソプロポキシチタンが含まれる。Ｓｎ（ＩＩ）−Ｗ−ＯのＡＬＤ堆積において使用される場合があるタングステン前駆体の例には、六フッ化タングステン、六塩化タングステン、およびヘキサカルボニルタングステンが含まれる。いくつかの実施形態では、タングステンビス（アルキルイミノ）ビス（アルキルアミノ）化合物（たとえば、ビス（ｔｅｒｔ−ブチルイミノ）ビス（ジメチルアミノ）タングステン（ＶＩ）およびヘキサキス（ジメチルアミド）タングステン（ＶＩ））などの有機タングステン化合物が使用されてもよい。Ｓｎ（ＩＩ）−Ｂ−ＯのＡＬＤ堆積において使用される場合があるホウ素前駆体の例には、三臭化ホウ素、およびボラン（ＢＨ_３）、ジボラン（Ｂ_２Ｈ_６）、トリボラン（Ｂ_３Ｈ_７）を含むボランが含まれる。Ｓｎ（ＩＩ）−Ｎｂ−ＯのＡＬＤ堆積において使用される場合があるニオブ前駆体の例には、ニオブ（Ｖ）エトキシドおよびトリス（ジエチルアミド）（ｔｅｒｔ−ブチルイミド）ニオブ（Ｖ）などの有機ニオブ化合物が含まれる。

（より多元素の膜の構成成分またはドーパントのいずれかとして）ＡＬＤ堆積によるＳｎ（ＩＩ）系の膜に取り込まれる場合がある他の化合物には、カルシウム（Ｃａ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ケイ素（Ｓｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、鉛（Ｐｂ）、および銀（Ａｇ）を含めることができる。ＡＬＤ堆積に適切な任意の前駆体がそのような実装形態に使用されてもよい。

ＡＬＤによって三元ｐ型金属酸化物半導体薄膜またはそれよりも多元素のｐ型金属酸化物半導体薄膜を堆積させるのにさまざまな反応物パルスシーケンスが使用されてもよい。図６および図７は、いくつかの実装形態による三元ｐ型金属酸化物半導体薄膜を作製する方法の例を示す流れ図である。

まず図６を参照する。プロセス６００のブロック６１０において、基板を設ける。この基板は、図５のブロック５１０に関して上記において説明したように任意の基板材料を含むことができる。プロセス６００のブロック６２０において、基板を第１の金属反応物パルスにさらして基板上に第１の金属反応物の吸着層を形成する。たとえば、第１の金属反応物は、上述のようなＳｎ（ＩＩ）有機金属化合物であってもよい。

プロセス６００のブロック６３０において、第１の金属反応物の吸着層を含む基板を第２の金属反応物パルスにさらして第２の金属反応物の吸着層を形成する。一例では、第２の金属反応物は、タングステン反応物、チタン反応物、ニオブ反応物、またはホウ素反応物であってもよい。

プロセス６００のブロック６４０において、基板を酸化剤パルスにさらして第１および第２の反応物の吸着層と反応させ、三元ｐ型金属酸化物半導体薄膜を形成する。プロセスのブロック６５０において、三元ｐ型金属酸化物半導体薄膜の所望の厚さが実現されるまでブロック６２０〜６４０を繰り返す。

いくつかの実装形態では、第１および第２の金属反応物が同時に導入され、これらの反応物の両方を含む吸着層を形成するようにブロック６２０および６３０を実行してもよい。パージ、温度、酸化剤、追加の動作などの、プロセス６００のさまざまな実装形態によるさらなる詳細については、図５に関して上記において説明した。

図７では、プロセス７００のブロック７１０において、図５および図６に関して上記において説明したように基板を設ける。プロセス７００のブロック７２０において、基板を第１の金属反応物パルスにさらして基板上に第１の金属反応物の吸着層を形成する。たとえば、第１の金属反応物は、上述のようなＳｎ（ＩＩ）有機金属化合物であってもよい。プロセス７００のブロック７３０において、基板を酸化剤パルスにさらして第１の反応物の吸着層と反応させる。プロセスのブロック７４０において、ブロック７２０および７３０を任意選択により１回または複数回繰り返す。プロセス７００のブロック７５０において、基板を第２の金属反応物パルスにさらして第２の金属反応物の吸着層を形成する。一例では、第２の金属反応物は、タングステン反応物、チタン反応物、ニオブ反応物、またはホウ素反応物であってもよい。プロセス７００のブロック７６０において、基板を酸化剤パルスにさらして第２の反応物の吸着層と反応させ、三元ｐ型金属酸化物半導体薄膜を形成する。プロセス７００のブロック７７０において、ブロック７５０および７６０を任意選択により１回または複数回繰り返す。プロセス７００のブロック７８０において、三元ｐ型金属酸化物半導体薄膜の所望の厚さが実現されるまでブロック７２０〜７７０を繰り返す。パージ、温度、酸化剤、追加の動作などの、プロセス７００のさまざまな実装形態によるさらなる詳細については、図５に関して上記において説明した。

さまざまな実装形態によれば、第１および第２の金属反応物の相対比が、第１および第２の金属反応物パルスの流量、用量時間、または濃度、ならびにこれらのパルスの各々を含むサイクル数を変更することによって調節されてもよい。

図８は、いくつかの実装形態によるドープされたｐ型金属酸化物層を作製する方法の一例を示す流れ図である。ドーパントの例には、水素および金属を含めることができる。ドーパントは通常、三元金属酸化物化合物またはそれよりも多元素の金属酸化物化合物の金属陽イオン構成成分よりもずっと低い濃度で存在する。たとえば、化学式Ａ_ｘＢ_ｙＯを有するｐ型金属酸化物膜において、Ｂは、ｙが０．１未満である場合にドーパントとみなされてもよい。ドーパントは、薄膜の１％（原子）未満と特徴づけられてもよい。図８では、プロセス８００のブロック８１０において、上述のように基板を設ける。プロセス８００のブロック８２０において、基板を第１の金属反応物パルスにさらして基板上に第１の金属反応物の吸着層を形成する。プロセス８００のブロック８３０において、基板を酸化剤パルスにさらして第１の反応物の吸着層と反応させる。プロセス８００のブロック８４０において、ブロック８２０および８３０を任意選択により１回または複数回繰り返す。いくつかの実装形態では、ブロック８２０および８３０は繰り返されず、それにより、これらのブロックによって定義される各サイクルの後で膜にドーパントが取り込まれる。プロセス８００のブロック８５０において、基板をドーパントパルスにさらす。さまざまな実装形態によれば、ブロック８５０は、ドーパント種を含む蒸気またはプラズマに基板をさらすことを含んでもよい。たとえば、ブロック８５０は、水素（Ｈ_２）プラズマに基板をさらすことを含んでもよい。プロセス８００のブロック８６０において、ドープされたｐ型金属酸化物半導体薄膜の所望の厚さが実現されるまでブロック８２０〜８５０を繰り返す。さまざまな実装形態では、ブロック８２０および８３０は、たとえば図６および図７において説明したように三元ｐ型金属酸化物半導体膜を堆積させることを含む。

図５〜図８に記載された方法によって作製されたＴＦＴのＡＬＤ堆積によるｐ型金属酸化チャネルは、欠陥密度が低いことを特徴としてもよい。いくつかの実装形態では、ＡＬＤ堆積によるＳｎ（ＩＩ）系のｐ型金属酸化物半導体チャネルは、複合酸素スズ空格子点欠陥密度が１０^１９／ｃｍ^３未満である。いくつかの実装形態では、チャネルはチャネルの厚さ全体にわたって電気的に活性であることを特徴としてもよい。いくつかの実装形態では、チャネルは厚さが１５ｎｍ以下または１０ｎｍ以下である。

いくつかの実装形態では、本明細書において開示する半導体チャネルは、酸化物の複数の形態および／または金属元素の混合物ではなく、ＡＬＤ堆積させたｐ型材料の、基本的に純粋な膜である。たとえば、ＳｎＯはｐ型材料であるが、ＳｎＯ２はｎ型材料である。ＡＬＤ堆積させたｐ型材料またはＴＦＴチャネルには酸化スズ（ＩＶ）または金属スズ（Ｓｎ）がほとんど存在しない（５％未満）かまたはまったく存在しない。いくつかの実装形態では、純度は９５％以上であり、たとえば、９９％であってもよい。

いくつかの実装形態では、ＡＬＤ堆積によるｐ型金属酸化物半導体層は、ｐ型ＴＦＴとｎ型ＴＦＴとを含むＣＭＯＳ ＴＦＴデバイスの一部を形成してもよい。図９は、いくつかの実装形態によるＣＭＯＳ ＴＦＴデバイスを示す断面図の一例である。図９において、ＣＭＯＳ ＴＦＴデバイス９００は、基板９１０上にｐ型トップゲートＴＦＴ ９０２ａとｎ型トップゲートＴＦＴ ９０２ｂとを含む。基板の例については上記において説明した。図９の例では、ｐ型トップゲートＴＦＴ ９０２ａおよびｎ型トップゲートＴＦＴ ９０２ｂが誘電体層９１１上に形成される。しかし、いくつかの実装形態では、図４Ｂの例と同様に、ｐ型トップゲートＴＦＴ ９０２ａおよびｎ型トップゲートＴＦＴ ９０２ｂが基板９１０上に形成されてもよい。

ｐ型トップゲートＴＦＴ ９０２ａは、チャネル領域９４０ａとソース領域およびドレイン領域９４２ａとを含むＡＬＤ堆積によるｐ型金属酸化物半導体を含む。ソース電極およびドレイン電極９７０ａがＡＬＤ堆積によるｐ型金属酸化物半導体層のソース領域およびドレイン領域９４２ａに接触し、ゲート電極９２０ａがゲート誘電体９３０ａ上に重なる。ｐ型ＴＦＴ ９０２ａのＡＬＤ堆積によるｐ型金属酸化物半導体層は、上述のＡＬＤ堆積によるｐ型金属酸化物のいずれかを含んでもよい。

ｎ型トップゲートＴＦＴ ７０２ｂは、チャネル領域７４０ｂとソース領域およびドレイン領域７４２ｂとを含むｎ型金属酸化物半導体を含む。ソース電極およびドレイン電極７７０ｂがｎ型金属酸化物半導体層のソース領域およびドレイン領域７４２ｂに接触し、ゲート電極７２０ｂがゲート誘電体７３０ｂ上に重なる。ソース電極７７０ａおよびドレイン電極７７０ｂは、ｐ型トップゲートＴＦＴ ７０２ａとｎ型トップゲートＴＦＴ ７０２ｂを分離する誘電体層７８０として形成されてもよい。

いくつかの実装形態では、ｎ型金属酸化物半導体は、非晶質であり、インジウム（Ｉｎ）含有酸化物半導体、亜鉛（Ｚｎ）含有酸化物半導体、スズ（Ｓｎ）含有酸化物半導体、ハフニウム（Ｈｆ）含有酸化物半導体、またはガリウム（Ｇａ）含有酸化物半導体を含むことができる。ｎ型アモルファス酸化物半導体の例には、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＩｎＨｆＺｎＯ、ＩｎＳｎＺｎＯ、ＳｎＺｎＯ、ＩｎＳｎＯ、ＧａＺｎＯおよびＺｎＯが含まれる。

いくつかの実装形態では、ｐ型金属酸化物半導体とｎ型金属酸化物半導体は、同じ金属酸化物の異なるようにドープされた膜であってもよい。たとえば、ｐ型金属酸化物半導体は、上述のようなＡＬＤ堆積させたＳｎＯであってもよく、ｎ型金属酸化物半導体は、ｎ型金属酸化物半導体を形成するようにアンチモン（Ｓｂ）がドープされたＳｎＯであってもよい。いくつかの実装形態では、ｎ型金属酸化物半導体はＡＬＤ堆積による薄膜であってもよい。

いくつかの実装形態では、ＣＭＯＳ ＴＦＴは、図４Ａを参照して上記において説明したようにボトムゲートＴＦＴを含む。図９の例に示すようなＣＭＯＳ ＴＦＴデバイスは、たとえば、ディスプレイデバイスの駆動回路の一部として使用されてもよい。

図１０Ａおよび図１０Ｂは、本明細書において説明する、複数のＩＭＯＤディスプレイ素子とＴＦＴとを含むディスプレイデバイス４０を示すシステムブロック図である。ディスプレイデバイス４０は、たとえば、スマートフォン、セルラー式電話機または携帯電話機とすることができる。しかし、ディスプレイデバイス４０の同じ構成要素またはそのわずかな変形形態も、テレビ、コンピュータ、タブレット、電子書籍リーダー、ハンドヘルドデバイスおよび携帯型メディアデバイスなどの種々のタイプのディスプレイデバイスを例示するものである。

ディスプレイデバイス４０は、筐体４１と、ディスプレイ３０と、アンテナ４３と、スピーカ４５と、入力デバイス４８と、マイクロホン４６とを含む。筐体４１は、射出成形および真空成形を含むさまざまな製造プロセスのいずれかから形成され得る。さらに、筐体４１は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはこれらの組合せを含むがこれらに限定されないさまざまな材料のいずれかから作製され得る。筐体４１は、異なる色をしたまたは異なるロゴ、画像、もしくは記号を含む他の着脱可能な一部分と交換され得る着脱可能な部分（図示せず）を含むことができる。

ディスプレイ３０は、本明細書において説明する、双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、もしくはＴＦＴ ＬＣＤなどのフラットパネルディスプレイ、またはＣＲＴもしくは他の管デバイスなどの非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ３０は、本明細書において説明するように、ＩＭＯＤベースのディスプレイを含むことができる。

ディスプレイデバイス４０の構成要素は、図１０Ａに概略的に示されている。ディスプレイデバイス４０は、筐体４１を含み、その中に少なくとも部分的に納められた追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０は、トランシーバ４７に結合され得るアンテナ４３を含むネットワークインタフェース２７を含む。ネットワークインタフェース２７は、ディスプレイデバイス４０上で表示可能な画像データの供給源であってよい。したがって、ネットワークインタフェース２７は画像ソースモジュールの一例であるが、プロセッサ２１および入力デバイス４８も画像ソースモジュールとして機能することができる。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整用ハードウェア５２に接続される。調整用ハードウェア５２は、信号を調整する（フィルタまたは他の方法で信号を操作するなど）ように構成され得る。調整用ハードウェア５２は、スピーカ４５およびマイクロホン４６に接続可能である。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続可能である。ドライバコントローラ２９は、フレームバッファ２８および配列ドライバ２２に結合可能であり、配列ドライバ２２はディスプレイ配列３０に結合可能である。図１０Ａに具体的に示されていない要素を含む、ディスプレイデバイス４０内の１つまたは複数の要素は、メモリデバイスとして機能するように構成され、また、プロセッサ２１と通信するように構成されることが可能である。いくつかの実装形態では、電源５０は、特定のディスプレイデバイス４０の設計において必要とされる実質的にすべての構成要素に電力を供給することができる。

ネットワークインタフェース２７は、アンテナ４３とトランシーバ４７とを含み、その結果、ディスプレイデバイス４０は、ネットワークを介して１つまたは複数のデバイスと通信することができる。ネットワークインタフェース２７は、たとえばプロセッサ２１のデータ処理要件を軽減するためにいくつかの処理能力も有することができる。アンテナ４３は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ４３は、ＩＥＥＥ １６．１１（ａ）、（ｂ）、もしくは（ｇ）を含むＩＥＥＥ １６．１１規格またはＩＥＥＥ ８０２．１１ａ、ｂ、ｇ、ｎおよびそのさらなる実装形態を含むＩＥＥＥ ８０２．１１規格に従ってＲＦ信号を送信および受信する。いくつかの他の実装形態では、アンテナ４３は、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格に従ってＲＦ信号を送信および受信する。セルラー式電話の場合、アンテナ４３は、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ／Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ Ｅｎｖｉｒｏｎｍｅｎｔ（ＥＤＧＥ）、Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＰＡ）、Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＤＰＡ）、Ｈｉｇｈ Ｓｐｅｅｄ Ｕｐｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＵＰＡ）、Ｅｖｏｌｖｅｄ Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＰＡ＋）、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または３Ｇ技術、４Ｇ技術、もしくは５Ｇ技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される他の知られている信号を受信するように設計され得る。トランシーバ４７は、アンテナ４３から受信された信号を、これらがプロセッサ２１によって受信され、さらに操作可能であるように前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号を、これらがアンテナ４３を介してディスプレイデバイス４０から送信可能であるように処理することができる。

いくつかの実装形態では、トランシーバ４７は、受信機と置き換えられてもよい。さらに、いくつかの実装形態では、ネットワークインタフェース２７は、プロセッサ２１に送られるべき画像データを保存または生成できる画像ソースと置き換えられてもよい。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインタフェース２７または画像ソースから圧縮画像データなどのデータを受信し、そのデータを処理して未加工の画像データを、または未加工の画像データに容易に処理され得るフォーマットを生成する。プロセッサ２１は、この処理されたデータをドライバコントローラ２９に、または保存するためにフレームバッファ２８に送信することができる。未加工のデータとは、典型的には、画像内の各場所における画像特性を識別する情報を指す。たとえば、このような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためにマイクロコントローラ、ＣＰＵ、または論理演算装置を含むことができる。調整用ハードウェア５２は、信号をスピーカ４５に送信するための、および信号をマイクロホン４６から受信するための、増幅器とフィルタとを含んでもよい。調整用ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素品であっても、あるいはプロセッサ２１または他の構成要素内に組み込まれてもよい。

ドライバコントローラ２９は、プロセッサ２１によって生成された未加工の画像データを、プロセッサ２１から直接またはフレームバッファ２８から取得でき、配列ドライバ２２への高速送信のために未加工の画像データを適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ２９は、ディスプレイ配列３０全体にわたって走査に適した時間順序を有するように、未加工の画像データをラスターのようなフォーマットを有するデータフローに再フォーマットすることができる。次に、ドライバコントローラ２９は、フォーマットした情報を配列ドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、独立した集積回路（ＩＣ）としてシステムプロセッサ２１を関連付けられることが多いが、このようなコントローラは多数の方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１に組み込まれても、ソフトウェアとしてプロセッサ２１に組み込まれても、またはハードウェア内で配列ドライバ２２と完全に一体化されてもよい。

配列ドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受信でき、ディスプレイのディスプレイ素子のｘ−ｙ行列から来る、数百、場合によっては数千（またはそれ以上）のリード線に毎秒多数回印加される並列な１組の波形にビデオデータを再フォーマットすることができる。

いくつかの実装形態では、ドライバコントローラ２９、配列ドライバ２２、およびディスプレイ配列３０は、本明細書において説明するディスプレイのタイプのいずれかに適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（ＩＭＯＤディスプレイ素子コントローラなど）とすることができる。さらに、配列ドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（ＩＭＯＤディスプレイ素子ドライバなど）とすることができる。さらに、ディスプレイ配列３０は、従来のディスプレイ配列または双安定ディスプレイ配列（ＩＭＯＤディスプレイ素子の配列を含むディスプレイなど）とすることができる。いくつかの実装形態では、ドライバコントローラ２９は、配列ドライバ２２と一体化され得る。このような実装形態は、高集積システム、たとえば、携帯電話、携帯型電子デバイス、腕時計、または小面積ディスプレイで有用であり得る。

いくつかの実装形態では、入力デバイス４８は、たとえばユーザがディスプレイデバイス４０の動作を制御できるように構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話機のキーパッドなどのキーパッド、ボタン、スイッチ、ロッカー（ｒｏｃｋｅｒ）、タッチセンシティブスクリーン、ディスプレイ配列３０と一体化されたタッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロホン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実装形態では、マイクロホン４６を介した音声コマンドは、ディスプレイデバイス４０の動作を制御するために使用され得る。

電源５０は、さまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウム電池またはリチウムイオン電池などの充電式電池とすることができる。充電式電池を使用する実装形態では、充電式電池は、たとえばコンセントまたは光電式デバイスもしくは配列によってもたらされる電力を使用して充電可能であってよい。あるいは、充電式電池は、ワイヤレス充電可能である。電源５０はまた、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池を含むことができる。電源５０はまた、壁コンセント電力を受信するように構成され得る。

いくつかの実装形態では、制御プログラマビリティ（ｃｏｎｔｒｏｌ ｐｒｏｇｒａｍｍａｂｉｌｉｔｙ）は、電子ディスプレイシステム内のいくつかの場所に設置可能なドライバコントローラ２９内に備わっている。いくつかの他の実装形態では、制御プログラマビリティは配列ドライバ２２内に備わっている。上述した最適化は、任意の数のハードウェア構成要素および／またはソフトウェア構成要素において、ならびに種々の構成で実施され得る。

本明細書で使用される場合、項目のリスト「のうち少なくとも１つ」を参照するフレーズは、単一のメンバを含むこれらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうち少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含することを意図するものである。

本明細書で開示される実装形態に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、またはこの両者の組合せとして実施可能である。ハードウェアおよびソフトウェアの互換性について、機能に関して概略的に説明し、上述の種々の例示的な構成要素、ブロック、モジュール、回路、およびステップとして示してきた。このような機能がハードウェアで実施されるかソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課せられた設計の制約によって決まる。

本明細書で開示される態様に関連して説明した種々の例示的なロジック、論理ブロック、モジュール、および回路を実施するために使用されるハードウェアおよびデータ処理装置は、本明細書において説明する機能を実行するように設計された、シングルチップまたはマルチチップの汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラム可能な論理デバイス、ディスクリートゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはこれらの任意の組合せによって実施または実行され得る。汎用プロセッサは、マイクロプロセッサであってもよいし、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサの組合せ、ＤＳＰコアと連動する１つまたは複数のマイクロプロセッサの組合せなどのコンピューティングデバイスの組合せ、または他の任意のこのような構成としても実施され得る。いくつかの実装形態では、特定のステップおよび方法は、所与の機能に固有の回路によって実行され得る。

１つまたは複数の態様では、説明した機能は、本明細書に開示されている構造およびそれらの構造的な等価物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実施され得る。本明細書において説明する主題の実装形態はまた、データ処理装置によって処理されるための、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化された１つまたは複数のコンピュータプログラムすなわちコンピュータプログラム命令の１つまたは複数のモジュールとして実施され得る。

機能は、ソフトウェアで実装される場合、１つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され、またはコンピュータ可読媒体を介して送信され得る。本明細書で開示した方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在し得るプロセッサ実行可能ソフトウェアモジュール内で実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することが可能になり得る任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形式で所望のプログラムコードを記憶するために使用され得るとともに、コンピュータによってアクセスされ得る任意の他の媒体を含むことができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ぶことができる。本明細書で使用する場合、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ディスク（ｄｉｓｋ）は、通常、磁気的にデータを再生するが、ディスク（ｄｉｓｃ）は、レーザーで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれ得る。加えて、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の１つまたは任意の組合せまたはセットとして存在することができる。

本開示において説明する実装形態の種々の変更は、当業者には容易に明らかになり、本明細書において定義される一般的原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用され得る。したがって、特許請求の範囲は、本明細書において示される実装形態に限定されることを意図したものではなく、特許請求の範囲には、本明細書で開示される本開示、原理、および新規な特徴と一致する最も広い範囲が認められるべきである。さらに、「上の（ｕｐｐｅｒ）」および「下の（ｌｏｗｅｒ）」という用語が、図を説明しやすくするために使用されることがあり、適切に配向されたページ上の図の向きに対応する相対的位置を示し、たとえば、実施されるＩＭＯＤディスプレイ素子の適切な向きを反映しなくてもよいことは、当業者には容易に理解されるであろう。

別個の実装形態に関して本明細書において説明する特定の特徴はまた、単一の実装形態で組み合わせて実施され得る。逆に、単一の実装形態に関して説明する種々の特徴はまた、複数の実装形態でまたは任意の適切な副次的組合せ（ｓｕｂｃｏｍｂｉｎａｔｉｏｎ）で別々に実施され得る。さらに、特徴が特定の組合せで作用すると上述され、さらに当初はそのようなものとして請求され得るが、請求した組合せからの１つまたは複数の特徴は場合によってはその組合せから除き得ること、請求した組合せは副次的組合せまたは副次的組合せの変形を対象とし得る。

同様に、動作が図面では特定の順序で示されているが、望ましい結果を達成するために、このような動作が、示された特定の順序でもしくは順次に実行されること、または示された動作のすべてが実行されることを必要としないことが当業者には容易に理解されよう。さらに、図面は、さらに１つの例示的なプロセスを流れ図の形で概略的に示すことができる。しかし、示されない他の動作が、概略的に示される例示的なプロセスに組み込まれてもよい。たとえば、示された動作のいずれかの前、その後、またはその間に、１つまたは複数の追加の動作が実行可能である。特定の状況では、マルチタスク方式および並列処理が有利な場合がある。さらに、上述の実装形態における種々のシステム構成要素の分離は、すべての実装形態でこのような分離を必要とすると理解されるべきではなく、説明したプログラム構成要素およびシステムは一般に単一のソフトウェア製品に合わせて統合されるかまたは複数のソフトウェア製品にパッケージ化されることが可能なことを理解されたい。さらに、他の実装形態は、以下の特許請求の範囲に含まれる。場合によっては、特許請求の範囲に記載された作用は、異なる順序で実行でき、依然として所望の結果を達成することが可能である。

１ 線
１２ ＩＭＯＤディスプレイ素子
１３ 光
１４ 可動反射層、可動層
１５ 光
１６ 光学スタック、光学スタック部分
１８ 支持支柱
１９ ギャップ
２０ 透明基板
２１ プロセッサ
２２ 配列ドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインタフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイ配列
３６ ＥＭＳ配列
４０ ディスプレイデバイス
４１ 筐体
４３ アンテナ
４５ スピーカ
４６ マイクロホン
４７ トランシーバ
４８ 入力デバイス
５０ 電源
５２ 調整用ハードウェア
５６ プロセッサ
６０ ディスプレイコントローラ
６４ フレームバッファ
７６ 保持電圧
９１ ＥＭＳパッケージ
９２ 背板
９３ 凹部
９４ａ 背板構成要素
９４ｂ 背板構成要素
９６ 導電性ビア
９７ 機械的隔離絶縁器
９８ 電気接点
４１０ａ ゲート電極
４１０ｂ ゲート電極
４２０ａ ゲート電極
４２０ｂ ゲート電極
４３０ａ ゲート誘電体
４３０ｂ ゲート誘電体
４４０ａ 半導体層
４４０ｂ 半導体層
４５０ａ ソース電極
４５０ｂ ソース電極
４６０ａ ドレイン電極
４６０ｂ ドレイン電極
７２０ｂ ゲート電極
７３０ｂ ゲート誘電体
７４０ｂ チャネル領域
７４２ｂ ドレイン領域
７７０ａ ドレイン電極
７８０ 誘電体層
９１０ 基板
９２０ａ ゲート電極
９３０ａ ゲート誘電体
９４０ａ チャネル領域
９４２ａ ドレイン領域

Claims (28)

1. 薄膜トランジスタ（ＴＦＴ）を形成する方法であって、
   基板を設けるステップと、
   前記基板を金属反応物のパルスにさらして前記基板の上方に前記金属反応物の吸着層を形成するステップと、
   前記基板を酸化剤のパルスにさらして前記金属反応物の前記吸着層と反応させ、金属酸化物層を形成するステップであって、前記金属酸化物層は、スズ系（Ｓｎ系）のｐ型半導体層である、ステップとを含む方法。
2. 前記金属反応物は、Ｓｎ（ＩＩ）系の有機金属反応物である、請求項１に記載の方法。
3. 基板温度が約５０℃から３００℃の間である、請求項１に記載の方法。
4. 前記酸化剤は、酸素（Ｏ_２）、オゾン（Ｏ_３）、水（Ｈ_２Ｏ）、過酸化水素（Ｈ_２Ｏ_２）、二酸化炭素（ＣＯ_２）、一酸化炭素（ＣＯ）、メタノール（ＣＨ_３ＯＨ）、エタノール（Ｃ_２Ｈ_６ＯＨ）、イソプロピルアルコール（Ｃ_３Ｈ_７ＯＨ）、およびそれらの組合せからなるグループから選択される、請求項１に記載の方法。
5. 前記酸化剤は、水素含有酸化剤である、請求項１に記載の方法。
6. 前記水素含有酸化剤からの水素が前記金属酸化物層に取り込まれる、請求項５に記載の方法。
7. 前記酸化剤は、弱酸化剤である、請求項１に記載の方法。
8. 前記基板を酸化剤のパルスにさらすステップは、プラズマエネルギーを印加するステップを含む、請求項１に記載の方法。
9. 前記基板を第２の金属反応物にさらすステップをさらに含む、請求項１に記載の方法。
10. 前記Ｓｎ系のｐ型半導体層は、三元Ｓｎ系金属酸化物層である、請求項９に記載の方法。
11. 前記第２の金属反応物は、タングステン含有反応物、チタン含有反応物、ニオブ含有反応物、およびホウ素含有反応物からなるグループから選択される、請求項９に記載の方法。
12. 前記基板をドーパントパルスにさらすステップをさらに含む、請求項１に記載の方法。
13. 前記ドーパントは水素である、請求項１２に記載の方法。
14. ゲート電極およびゲート誘電体を形成するステップであって、前記ゲート誘電体が前記ｐ型金属酸化物半導体層と前記ゲート電極との間に位置する、ステップをさらに含む、請求項１に記載の方法。
15. 前記ゲート電極は前記金属酸化物層の上方に形成される、請求項１４に記載の方法。
16. 前記金属酸化物層は前記ゲート電極の上方に形成される、請求項１４に記載の方法。
17. ソース電極を含む薄膜トランジスタ（ＴＦＴ）と、
    ドレイン電極と、
    前記ソース電極と前記ドレイン電極を接続する半導体チャネルであって、前記半導体チャネルは、Ｓｎ系のｐ型金属酸化物半導体を含み、前記Ｓｎ系のｐ型金属酸化物半導体は、空格子点欠陥密度が約１０^１９／ｃｍ^３未満である半導体チャネルとを備える装置。
18. 前記半導体チャネルの厚さは、約１５ｎｍ未満である、請求項１７に記載の装置。
19. 前記半導体チャネルは、その厚さ全体にわたって電気的に活性である、請求項１７に記載の装置。
20. 前記ＴＦＴは、相補型金属酸化物半導体（ＣＭＯＳ）ＴＦＴデバイスの一部である、請求項１７に記載の装置。
21. 前記ＴＦＴはボトムゲートＴＦＴである、請求項１７に記載の装置。
22. 前記ＴＦＴはトップゲートＴＦＴである、請求項１７に記載の装置。
23. 前記Ｓｎ系のｐ型金属酸化物半導体はＡＬＤ堆積層である、請求項１７に記載の装置。
24. ディスプレイと、前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、前記プロセッサと通信するように構成されたメモリデバイスとをさらに備える、請求項１７に記載の装置。
25. ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、前記ドライバ回路に画像データの少なくとも一部分を送るように構成されたコントローラとをさらに備える、請求項１７に記載の装置。
26. ドライバ回路がＴＦＴを含む、請求項２４に記載の装置。
27. 前記画像データを前記プロセッサに送るように構成された画像ソースモジュールをさらに備え、前記画像ソースモジュールは、レシーバ、トランシーバ、およびトランスミッタのうちの少なくとも１つを含む、請求項２４に記載の装置。
28. 入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイスをさらに備える、請求項２４に記載の装置。