JP2018508988A - 半導体ボディの製造方法 - Google Patents

半導体ボディの製造方法 Download PDF

Info

Publication number
JP2018508988A
JP2018508988A JP2017539296A JP2017539296A JP2018508988A JP 2018508988 A JP2018508988 A JP 2018508988A JP 2017539296 A JP2017539296 A JP 2017539296A JP 2017539296 A JP2017539296 A JP 2017539296A JP 2018508988 A JP2018508988 A JP 2018508988A
Authority
JP
Japan
Prior art keywords
layer
mask
recess
semiconductor body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017539296A
Other languages
English (en)
Other versions
JP6548053B2 (ja
Inventor
フランツ エーベルハルト
フランツ エーベルハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018508988A publication Critical patent/JP2018508988A/ja
Application granted granted Critical
Publication of JP6548053B2 publication Critical patent/JP6548053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、接触層(7)が設けられた少なくとも1つの空洞(10)を備えている半導体ボディ(1)を製造する方法に関する。本方法は、半導体ボディ(1)を形成するステップと、半導体ボディ(1)に第1のマスク層(5)および第2のマスク層(6)を形成するステップであって、第2のマスク層(6)が、パターニングされない状態で半導体ボディ(1)に形成され、第1のマスク層(5)が、パターニングされた状態で第2のマスク層(6)に形成され、かつ少なくとも1つの第1のマスク開口部(50)を有する、ステップと、第1のマスク層(5)の少なくとも1つの第1のマスク開口部(50)の領域において、第2のマスク層(6)における少なくとも1つの第2のマスク開口部(60)と、半導体ボディ(1)における少なくとも1つの空洞(10)を形成するステップであって、空洞(10)が側面(11)および底面(12)を有し、この空洞(10)が、第1のマスク開口部(50)から見たとき、第2のマスク開口部(60)と一緒にアンダーカット部(13)を形成する、ステップと、第1のマスク層(5)と、少なくとも1つの空洞(10)の底面(12)とに、方向性堆積法によって接触層(7)を形成するステップと、少なくとも1つの空洞(10)の側面(11)にパッシベーション層(8)を形成するステップと、を含む。【選択図】 図2E

Description

凹部を有する半導体ボディを製造する方法を提供する。
半導体積層体の半導体層(1層または複数層のさらなる半導体層によって覆われている)に接触する目的で、1つまたは複数の貫通接続部(いわゆるビア)を使用することができ、貫通接続部は、覆っている半導体層を貫通して、接触する対象の半導体層まで延びている。これらの貫通接続部は、従来、半導体積層体における、止まり穴の形における開口部であり、半導体積層体の一部を貫いて延びており導電性材料によって満たされている。貫通接続部が中を通っている半導体層が貫通接続部によって短絡することを防止する目的で、貫通接続部が配置されている開口部の側壁には、従来、電気絶縁層が設けられており、したがって半導体積層体の中で貫通接続部は、接触する対象の半導体層にのみ電気的に接触している。開口部を満たしている材料が良好に接触するように、満たす前に開口部に接触層を設けることができる。
したがって、貫通接続部を形成するためには、最初に、半導体積層体に開口部を形成しなければならない。次いで、開口部に電気絶縁層および接触層を設ける必要があり、この場合、開口部のうち接触層が配置されている部分は、少なくとも部分的には電気絶縁層が存在しないようにしなければならない。この目的のため、従来技術では慣習的に、複数のフォトレジストマスクおよび2つ以上の個別の光レベル(photo level)を使用する。すなわち、半導体積層体に開口部を形成する、電気絶縁層をパターニングする、および接触層をパターニングする目的で、複数の異なるフォトレジストマスクが順々に使用される。しかしながら、この方式では、極めて正確かつしたがって複雑なプロセス制御が要求される。
少なくとも特定の実施形態の目的は、接触層が設けられた少なくとも1つの凹部を備えている半導体ボディを製造する方法を提供することである。
この目的は、独立請求項による方法によって達成される。主題の有利な実施形態およびさらなる発展形態は、従属請求項に記載されており、さらに以下の説明および図面によって明らかになるであろう。
少なくとも一実施形態によると、半導体ボディを製造する方法を提供する。本方法は、特に、接触層が設けられた少なくとも1つの凹部を有する半導体ボディを製造する方法とすることができる。さらには、本方法は、少なくとも1つの凹部にパッシベーション層を設ける方法とすることができる。
さらなる一実施形態によると、半導体ボディを提供する。本半導体ボディは、1層または複数層の半導体層を備えていることができ、これらの半導体層は、好ましくは半導体積層体を形成しており、エピタキシャル成長法によって成長基板に形成することができる。本半導体ボディは、例えば、光電子的に活性な(optoelectronically active)半導体チップ(例えば発光半導体チップまたは光吸収半導体チップ)を製造するために設けられる半導体積層体とすることができる。この目的のため、本半導体ボディは、互いに異なる導電型を有するさらなる半導体層の間に配置されている少なくとも1つの光電子的に活性な領域(具体的には発光領域または光検出領域)を有する半導体積層体を備えていることができる。これに代えて、本半導体ボディは、光電子的に活性ではない半導体ボディとすることもできる。例えば、電子的半導体チップ(例えばトランジスタまたは他の電子デバイスなど)を製造する目的に、本半導体ボディを設けることができる。本半導体ボディは、キャリア要素の上に設けることができ、キャリア要素は、成長基板、または成長基板以外のキャリア基板とすることができる。
本半導体ボディは、例えば、化合物半導体材料系(特に、III−V族化合物半導体系)をベースとすることができ、ヒ化物化合物半導体材料、リン化物化合物半導体材料、および/または窒化物化合物半導体材料を含む半導体層を備えていることができる。これに代えて、他の半導体材料(例えば、II−VI族化合物半導体材料、シリコン系半導体材料、またはゲルマニウム系半導体材料)も使用可能である。
さらなる一実施形態によると、半導体ボディに第1のマスク層を形成する。半導体ボディは、特に、1層または複数層の半導体層の形に製造する点において、成長方向を有し、したがって半導体ボディは成長方向において主面を終端とする。第1のマスク層は、特に、成長方向において半導体ボディの終端である主面(成長方向に垂直とすることができる)に配置することができる。
第1のマスク層は、特に、レジストマスク(すなわち特にフォトレジスト)とすることができる。第1のマスク層を、少なくとも1つの第1のマスク開口部を有するようにパターニングされた状態で形成する。少なくとも1つの第1のマスク開口部は、半導体ボディに少なくとも1つの凹部が形成される領域に位置する。第1のマスク層は、特に、半導体ボディに1つまたは複数の凹部が形成される(1つまたは複数の)領域に、1つまたは複数の第1のマスク開口部を備えていることができる。第1のマスク層に少なくとも1つの第1のマスク開口部を形成する目的で、例えば、半導体ボディの主面の大きな面積にわたり第1のマスク層を形成することができ、次いで、適切な露光工程を使用してパターニングして少なくとも1つの第1のマスク開口部を形成する。
さらなる一実施形態によると、半導体ボディに第2のマスク層を形成する。第2のマスク層は、特に、第1のマスク層と半導体ボディとの間に形成される。言い換えれば、最初に半導体ボディに第2のマスク層を形成し、次いでその第2のマスク層に第1のマスク層を形成する。第2のマスク層は、特に、パターニングせずに大きな面積にわたり形成する(すなわち特に、第1のマスク層の少なくとも1つの第1のマスク開口部の領域に、開口部が存在しない)。したがって、第2のマスク層を形成する目的には、マスクを使用せずに、パターニングを行わない大面積法(large-area method)を使用することができる。したがって、パターニングされずに大きな面積にわたり形成されている第2のマスク層に、第1のマスク層を形成する。第2のマスク層は、特に、ハードマスクとすることができる。第2のマスク層は、例えば、酸化物または酸窒化物(好ましくは二酸化珪素(SiO)またはシリコン酸窒化物(SiON))を含む、またはこれらの材料から構成することができる。
さらなる一実施形態によると、第1のマスク層における少なくとも1つの第1のマスク開口部の領域において、第2のマスク層における少なくとも1つの第2のマスク開口部と、半導体ボディにおける少なくとも1つの凹部とを形成する。言い換えれば、第1のマスク層が第1のマスク開口部を備えているすべての領域において、第2のマスク層に第2のマスク開口部を形成し、さらに半導体ボディに凹部を形成する。したがって第1のマスク層は、特に、第2のマスク層をパターニングする目的に使用され、このパターニングは、個別の手順において行われるのではなく、半導体ボディに少なくとも1つの凹部を形成する過程において行われる。
形成される少なくとも1つの凹部は、第1のマスク層が形成されている主面から、好ましくは半導体ボディの成長方向に平行な方向に、半導体ボディの中に突き出す。半導体ボディにおける少なくとも1つの凹部は、特に、止まり穴タイプの凹部(すなわち半導体ボディを完全に貫通するのではなく半導体ボディの中に突き出している凹部)を形成することができる。したがって凹部は、半導体ボディの表面によって形成される側面および底面を備えていることができる。この場合に側面は、底面を囲んでおり、半導体ボディの複数の異なる結晶面によって形成することができる。特に、少なくとも1つの第2のマスク開口部と、半導体ボディにおける少なくとも1つの凹部は、第1のマスク開口部から見たとき凹部が第2のマスク開口部と一緒にアンダーカット部(undercut)を形成するように、形成される。言い換えれば第2のマスク層は、第2のマスク開口部の領域において、凹部の側面よりも突き出しているオーバーハング部(overhang)を形成している。したがって第1のマスク層から凹部を見たとき、凹部の側面の少なくとも一部は、第2のマスク層の陰になって見えない。
さらなる一実施形態によると、少なくとも1つの第2のマスク開口部および少なくとも1つの凹部を、ジョイントパターニング法(joint patterning method)を使用して(特に、ジョイントエッチング法(joint etching method)を使用して)形成する。少なくとも1つの第2のマスク開口部および少なくとも1つの凹部を形成するジョイントエッチング法は、特に、湿式化学エッチング法とすることができる。これに代えて、第1のエッチング法を使用して少なくとも1つの第2のマスク開口部を形成し、少なくとも1種類の第2のエッチング法を使用して少なくとも1つの凹部を形成することも可能である。したがって、少なくとも1つの第2のマスク開口部および少なくとも1つの凹部を、2段階エッチング法(すなわち第1のエッチング法と第2のエッチング法が順々に実行される)を使用して形成することができる。少なくとも1つの第2のマスク開口部を形成するための乾式化学エッチング法は、例えば、フッ素含有ガス(特に、フッ素プラズマ)を使用するエッチング法とすることができる。第2のエッチング法は、湿式化学エッチング法とすることができる。特に、第1のエッチング法および第2のエッチング法は、それぞれ第2のマスク層の材料および半導体ボディの材料(特に、アンダーカット部の形成にも関して)に適合させることができる。この点において、半導体ボディの半導体材料の一部を、第1のエッチング法によって早い段階で除去し、第2のエッチング法を使用して半導体ボディにおける凹部の最終的な形状(特にアンダーカット部)を形成することも可能である。
さらなる一実施形態によると、第1のマスク層と、少なくとも1つの凹部の底面とに、接触層を形成する。接触層は、特に、方向性堆積法(directional deposition method)(例えば蒸着)を使用して形成することができる。これにより、アンダーカット部によって陰が形成されるため、少なくとも1つの凹部の側面に接触層が存在しない、または少なくとも実質的に存在しないままにすることが可能になる。すなわち側面は、最大でも底面と側面との間の移行部において接触層と接触しているにすぎず、少なくとも1つの凹部の側面を形成する半導体ボディの半導体層が接触層によって短絡することがない。したがって、接触層を形成するための特に適する方法は、コンフォーマルコーティング(conformal coating)につながらない方法である。接触層は、特に、半導体ボディとは反対側の、第1のマスク層の面と、少なくとも1つの凹部の底面の少なくとも一部とを覆うことができる。言い換えれば接触層は、少なくとも1つの凹部の底面を少なくとも部分的に、または完全に覆うことができる。
接触層は、例えば金属(例えばチタン、白金、ニッケル、金、銀、アルミニウム、ロジウム、またはこれらの混合物など)を含む、または金属から構成することができる。これに代えて、またはこれに加えて、接触層は、透明導電性酸化物を含む、または透明導電性酸化物から構成することができる。接触層は、複数の層(例えば金属の層または金属合金の層(例えば銀の層または銀との合金の層)と、透明導電性酸化物のさらなる層(例えばZnOを含む層またはZnOの層))を備えていることもできる。
さらなる一実施形態によると、少なくとも1つの凹部の側面に、パッシベーション層を形成する。パッシベーション層は、特に、第2のマスク層と、少なくとも1つの凹部の側面および底面と、接触層とに形成することができる。すなわち特に、パッシベーション層は、第2のマスク層と、少なくとも1つの凹部の側面および底面と、接触層とに、パターニングせずに大きな面積にわたり形成する。
さらなる一実施形態によると、パッシベーション層を形成する前、かつ少なくとも1つの第2のマスク開口部および半導体ボディにおける少なくとも1つの凹部を形成した後、かつ接触層を形成した後に、第1のマスク層を除去する。したがって特に、パッシベーション層を形成する前に、第1のマスク層を、第1のマスク層に形成されている接触層と一緒に、例えば適切なリフトオフ法によって除去することができる。このようにすることで、接触層が少なくとも1つの凹部における底面のみに残るようにすることができる。第2のマスク層は好ましくはハードマスクとして構成されているため、第2のマスク層によって、接触層と第1のマスク層のリフトオフを単純化することができる。
パッシベーション層は、第2のマスク層に例えば直接形成することができる。パッシベーション層を形成した後、パッシベーション層を形成する前には露出していた、第2のマスク層の表面と、第2のマスク開口部の領域における半導体ボディの表面と、半導体ボディにおける凹部の表面と、さらには少なくとも1つの凹部の底面上の接触層の表面、のすべてを、パッシベーション層が覆っていることが好ましい。特に、パッシベーション層は、第2のマスク層の平面視および凹部の平面視で見たとき、第2のマスク層によって陰になっている半導体ボディにおける凹部の領域も覆う。したがってパッシベーション層は、連続的な層を形成することが好ましく、この層は、半導体ボディとは反対側の第2のマスク層の表面から、少なくとも1つの第2のマスク開口部を経て、アンダーカット部と、接触層を有する少なくとも1つの凹部の表面に延在する。このステップは、無方向性堆積法(non-directional deposition method)、例えば化学気相成長法(例:プラズマ化学気相成長法(PECVD)や原子層成長法(ALD)など)を使用することによって行うことができる。パッシベーション層を形成するときには、陰になっている領域もパッシベーション層によって被覆することができるように、被覆される表面のコンフォーマルコーティングが可能な方法が特に有利である。パッシベーション層は、特に、電気絶縁性材料を含むことができる。パッシベーション層は、例えば、酸化物または酸窒化物(例:二酸化珪素(SiO)やシリコン酸窒化物(SiON))を含むことができる。特に、第2のマスク層とパッシベーション層とが同じ材料を含むことも可能である。
さらなる一実施形態によると、少なくとも1つの凹部の底面から、パッシベーション層を除去する。さらに、底面に形成されている接触層からパッシベーション層を除去することができる。すなわち特に、パッシベーション層を除去することによって、少なくとも1つの凹部の底面の少なくとも一部と、接触層の少なくとも一部とが露出する。さらに、半導体ボディとは反対側の第2のマスク層の面からもパッシベーション層を除去することができる。特に、少なくとも1つの凹部の側面の少なくとも一部にパッシベーション層が残るように、少なくとも1つの凹部の底面および接触層からパッシベーション層を除去することができる。言い換えれば、接触層を有する少なくとも1つの凹部の底面が露出し、その一方で側面は、パッシベーション層の少なくとも一部によって覆われたままである。パッシベーション層は、半導体ボディにおける少なくとも1つの凹部の側面のみに残っていることが特に好ましい。例えば、パッシベーション層が少なくとも1つの凹部の底面の領域において接触層と隣接するように、底面および接触層からパッシベーション層を除去することができる。
パッシベーション層は、例えば方向性エッチバック法(directional etch back method)によって除去することができ、したがって、少なくとも1つの凹部の底面からと、接触層からと、オプションとして、半導体ボディとは反対側の第2のマスク層の面から、意図的にパッシベーション層を除去することができる。方向性エッチバック法は、例えばフッ素含有ガス(例:フッ素プラズマ)を使用する例えば乾式化学エッチング法とすることができる。第2のマスク層と、半導体ボディにおける少なくとも1つの凹部とによってアンダーカット部が形成され、したがって少なくとも1つの凹部の側面が第2のマスク層によって陰になるため、方向性エッチバック法の場合、少なくとも1つの第2のマスク開口部を通じて、底面と、したがって接触層のみにアクセスできるが、凹部の側面にはアクセスできないようにすることが可能である。このように、パッシベーション層を除去する目的に、大きな面積にわたる方向性エッチバック法(large-area directional etch back method)を使用することができ、個別のマスクは必要ない。代わりに第2のマスク層が、パッシベーション層を除去するのに必要なマスクを形成する。
したがって、本明細書に記載されている方法は、半導体ボディに少なくとも1つの凹部を画成するステップと、第2のマスク層に第2のマスク開口部を形成するステップの組合せを含む自己調整プロセス順序(self-adjusting process sequence)を備えている。第2のマスク層によって、同じマスクを使用しての接触層のパターニングおよびパッシベーション層のパターニングが可能となり、特に、後からさらに説明するように第2のマスク層が湿式化学的方法でパターニングされる場合、例えば接触層の幾何学的寸法を、第1のマスクにおける第1のマスク開口部によって決めることができる。これによって単純化されたプロセス制御が可能となり、したがって公知の方法と比較してコストが低下し、必要な空間も小さくなる。これに加えて、接触層を形成してパッシベーション層を除去する手順において、少なくとも1つの凹部の側面が十分に陰になるように第2のマスク層が少なくとも1つの凹部の側面の上方に十分に大きいオーバーハング部を形成している限りは、半導体ボディにおける少なくとも1つの凹部の側面の傾斜に関する要件が生じない。
さらなる一実施形態によると、第2のマスク層は、パッシベーション層を選択的に除去した後に半導体ボディに残る。第2のマスク層は、半導体ボディにおける少なくとも1つの凹部の側面におけるパッシベーション層と一緒に、半導体ボディ上に連続的な絶縁層を形成することができる。この絶縁層は、接触層を有する少なくとも1つの凹部の底面のみを実質的に覆わないように構成することができる。
さらなる一実施形態によると、第1のマスク層と第2のマスク層との間にエッチング停止層を形成する。したがってエッチング停止層は、少なくとも1つの第1のマスク開口部を有する第1のマスク層を形成する前に、第2のマスク層にカバー層として形成することができる。
さらなる一実施形態によると、上述した、第2のマスク層における少なくとも1つの第2のマスク開口部を形成する過程において、第1のマスク層における少なくとも1つの第1のマスク開口部の領域に、エッチング停止層における開口部をさらに形成する。エッチング停止層の材料によっては、エッチング停止層における開口部を、第2のマスク層における少なくとも1つの第2のマスク開口部の形成と同時に(すなわち同じ方法によって)形成することができる。これに代えて、エッチング停止層における少なくとも1つの開口部を形成する目的に、個別の方法(特に、エッチング法)を使用することができる。エッチング停止層は、例えば、酸化アルミニウム(Al)を含む、または酸化アルミニウム(Al)から構成することができる。この場合、エッチング停止層の開口部を選択的に形成するためには、リン酸(HPO)が特に適している。したがって、少なくとも1つの第2のマスク開口部と、半導体ボディにおける少なくとも1つの凹部とを形成した後、エッチング停止層が、半導体ボディとは反対側の第2のマスク層の面のみに残ることが好ましい。
第2のマスク層における少なくとも1つの第2のマスク開口部を形成する前にエッチング停止層を形成する代替方法として、少なくとも1つの第2のマスク開口部および少なくとも1つの凹部を形成した後、かつ接触層を形成した後、エッチング停止層を大きな面積にわたり形成することもできる。特に、第1のマスク層を除去した後に、エッチング停止層を形成することができる。言い換えれば、パッシベーション層を形成する前に、エッチング停止層を、パッシベーション層に関して前述した方法で形成することができる。すなわち具体的には、この場合にエッチング停止層は、形成した後、半導体ボディにおける少なくとも1つの凹部の側面および底面と、凹部における接触層とを覆う。
エッチング停止層を形成するタイミングには関係なく、パッシベーション層を形成した後にエッチング停止層がパッシベーション層によって完全に覆われるように、エッチング停止層にパッシベーション層を形成することができる。すなわち言い換えれば、エッチング停止層を大きな面積にわたり形成する場合、パッシベーション層も同様に大きな面積にわたりエッチング停止層に形成する。
特に、最低でも、少なくとも1つの凹部の底面からパッシベーション層を除去するステップは、前述した状態にエッチング停止層が存在する状態においても行うことができる。エッチング停止層が、特に、少なくとも1つの凹部の底面および少なくとも1つの凹部における接触層も覆う場合、半導体ボディにおける凹部の底面の領域におけるパッシベーション層を選択的に除去した後に、パッシベーション層と同様に、エッチング停止層を方向性エッチング法によって選択的に除去することができる。さらに、エッチング停止層を湿式化学的手段によって選択的に除去することも可能である。
特に上述した方向性エッチバック法を用いる場合、パッシベーション層を選択的に除去している間、エッチング停止層の使用によって、第1のマスク層または第2のマスク層と、半導体ボディにおける凹部の底面と、凹部における接触層とを保護することができる。例えば酸化アルミニウムは、エッチング停止層の材料として使用される場合、フッ素含有ガスに抗するように極めて選択的に作用し、したがってフッ素含有ガスのような物質によってパッシベーション層を除去するときに、エッチング停止層の下に位置する材料が保護される。エッチング停止層の使用によって、特に、パッシベーション層を除去する方法の持続時間に関する厳しい要件なしに、プロセス制御を継続させることができる。したがって、長時間にわたりオーバーエッチングを行うことができ、このとき第2のマスク層が損傷する、あるいはエッチングにより除去されるという問題は生じない。パッシベーション層の直前にエッチング停止層を堆積させる場合、少なくとも1つの凹部の底面からと、接触層からと、半導体ボディとは反対側の第2のマスク層の面から、エッチング停止層およびパッシベーション層が除去された後、少なくとも1つの凹部の側面の少なくとも一部に、エッチング停止層がパッシベーション層と一緒に残る。この場合、エッチング停止層は、機能的には、半導体ボディにおける少なくとも1つの凹部の側面の不動態化に貢献する。
さらなる一実施形態によると、少なくとも1つの貫通接続部を有する半導体チップを製造する方法において、ここまでの実施形態の1つまたは複数に従って、接触層が設けられた少なくとも1つの凹部を有する半導体ボディを作製する。貫通接続部を完成させる目的で、接触層が設けられた凹部を、導電性材料(特に、金属または合金)によって満たすことができる。半導体ボディにおける少なくとも1つの凹部は、好ましくは凹部の底面の領域にのみ接触層を備えているため、凹部を満たす導電性材料は、半導体ボディの対応する半導体層(底面を形成している)に、底面における接触層を介して電気的に良好に接続されている。半導体ボディは、第2のマスク層によって形成される面によって、例えば接合層を使用してキャリアの上に取り付けることができる。したがって、少なくとも1つの貫通接続部が接触している半導体層に、キャリアの側の半導体ボディの面から接触を形成することができる。
さらなる利点、有利な実施形態、およびさらなる発展形態は、図面に関連して以下に説明する例示的な実施形態によって明らかになるであろう。
貫通接続部を有する半導体チップの一例の概略図を示している。 例示的な一実施形態による方法の方法ステップの概略図を示している。 例示的な一実施形態による方法の方法ステップの概略図を示している。 例示的な一実施形態による方法の方法ステップの概略図を示している。 例示的な一実施形態による方法の方法ステップの概略図を示している。 例示的な一実施形態による方法の方法ステップの概略図を示している。 さらなる例示的な実施形態による方法の方法ステップの概略図を示している。 さらなる例示的な実施形態による方法の方法ステップの概略図を示している。 さらなる例示的な実施形態による方法の方法ステップの概略図を示している。 さらなる例示的な実施形態による方法の方法ステップの概略図を示している。 さらなる例示的な実施形態による方法の方法ステップの概略図を示している。
例示的な実施形態および図面において、同じ要素、類似する要素、または同じ機能の要素には、それぞれ同じ参照数字を付してある。図示した要素と、それらの互いの大きさの比率は、正しい縮尺ではないものとみなされたい。むしろ、図を見やすくする、または本発明を深く理解できるようにする目的で、個々の要素(例えば、層、部品、デバイス、領域)を、誇張して大きく示してあることがある。
以下の例示的な実施形態に説明されている方法の理解を助ける目的で、図1は、半導体ボディ101内に貫通接続部(すなわちビア)を備えている半導体チップ100を示している。
半導体チップ100は、半導体ボディ101を形成している半導体積層体を備えており、この半導体積層体は、光を生成するために設けられている活性領域102を備えており、活性領域は、第1の半導体層103と第2の半導体層104との間に配置されている。示した例においては、半導体ボディ101はキャリア105に貼り付けられている。第1の半導体層103は、キャリア105とは反対側の活性領域102の面に配置されている。キャリア105の適切な材料の例は、例えばゲルマニウムやシリコンなどの半導体材料(ドーピングされていてよい)である。
第1の半導体層103と第2の半導体層104は異なる導電型を有し、したがって活性領域102はダイオード構造に配置されている。例えば、第1の半導体層103をn型導電性、第2の半導体層104をp型導電性とする、またはこの逆とすることができる。
キャリア105とは反対側の半導体ボディ101の面は、半導体チップ100の放射出口面106を形成している。半導体チップ100の動作時、活性領域102において光が生成され、この光は大部分が放射出口面106を通じて半導体チップ100から出ることが好ましい。
半導体ボディ101(特に、活性領域102)は、III−V族半導体材料を含むことが好ましい。III−V族半導体材料は、紫外スペクトル領域(InGaAl1−x−yN)から可視スペクトル領域(特に青色〜緑色の放射の場合にはInGaAl1−x−yN、特に黄色〜赤色の放射の場合にはInGaAl1−x−yP)、さらには赤外スペクトル領域(InGaAl1−x−yAs)の放射を生成するのに、特に適している。各場合において、0≦x≦1、0≦y≦1、かつx+y≦1が成り立ち、このとき特に、x≠1、y≠1、x≠0、および/またはy≠0である。特に、上に挙げた材料系のIII−V族半導体材料を使用することで、放射の生成において高い内部量子効率を達成することがさらに可能である。
半導体ボディ101は、半導体ボディ101の側のキャリア105の主面に、接合層107によって接合されている。接合層107は、例えば接着剤層(特に、導電性接着剤層)またははんだ層とすることができる。
半導体ボディ101とキャリア105との間に、第1の接続層108がさらに形成されている。半導体ボディ101は、第2の半導体層104および活性領域102を貫いて第1の半導体層103の中まで延びている複数の凹部109を備えている。第1の接続層108は、凹部109の中に延在しており、キャリア105の側の半導体ボディ101の面から、第1の半導体層103との導電接続を形成しており、したがって、このようにして形成されている貫通接続部を通じて、キャリア側から第1の半導体層103に電気的に接触することができる。凹部109それぞれにおいて、第1の接続層108と第1の半導体層103との間には、第1の半導体層103に接触している接触層114がさらに配置されており、この接触層は、第1の接続層108と第1の半導体層103との間の電気的接触を改善する役割を果たす。さらに、半導体ボディ101とキャリア105との間には、第2の半導体層104に電気的に接触する役割を果たす第2の接続層110が形成されている。
複数の凹部109およびしたがって複数の貫通接続部は、電荷キャリアを第1の半導体層103を介して活性領域102の中に横方向に均一に注入する役割を果たす。凹部109は、例えば行列状に、またはハニカムパターンの形に配置することができる。特に、第1の半導体層103の横方向導電率が十分である場合、第1の半導体層103に電気的に接触するための1つのみの凹部109およびしたがって1つのみの貫通接続部を備えている半導体チップ100の実施形態も考えられる。
第1の接続層108および/または第2の接続層110および/または接触層114は、それぞれ、金属(例えばチタン、白金、ニッケル、金、銀、アルミニウム、またはロジウム)、またはこれらの材料のうちの少なくとも1種類を備えた金属合金を含む、または、金属あるいは金属合金から構成されることが好ましい。これに代えて、またはこれに加えて、第1の接続層108および/または第2の接続層110および/または接触層114は、透明導電性酸化物を含む、またはそのような材料から構成することができる。透明導電性酸化物(TCO)とは、透明な導電性材料であり、一般的には金属酸化物(例えば酸化亜鉛、酸化錫、アルミニウムスズ酸化物、酸化カドミウム、酸化チタン、酸化インジウム、インジウムスズ酸化物(ITO)など)である。二元金属酸素化合物(例えばZnO、SnO、Inなど)に加えて、三元金属酸素化合物(例えば、ZnSnO、CdSnO、ZnSnO、MgIn、GaInO、ZnIn、InSn12など)、あるいは複数の異なる透明導電性酸化物の混合物も、TCOの群に属する。さらに、透明導電性酸化物(TCO)は、必ずしも化学量論的組成に対応している必要はなく、p型にドープする、またはn型にドープすることもできる。第2の接続層110は、活性領域102において生成される光に対する高い反射率を示すことがさらに好ましい。高い反射率に関しては、紫外線および青色のスペクトル領域では例えば銀、アルミニウム、またはロジウムが適しており、赤色および赤外線のスペクトル領域では例えば金が適している。活性領域102において生成されてキャリア105の方に放出される光を、反射性の第2の接続層110によって放射出口面106の方に向きを変えて、放射出口面106を通じて半導体チップ100から放出させることができる。
半導体チップ100は、外部から半導体チップ100に電気的に接触するために設けられているコンタクト111,112を備えている。半導体チップ100の動作時、コンタクト111,112の間に電圧が印加されることによって、異なる側から活性領域102の中に電荷キャリアを注入することができ、電荷キャリアが活性領域102において再結合して光が放出される。
コンタクト111,112は、特に、第1および第2の接続層108,110に関連して記載した金属、またはこれらの材料のうちの1種類を有する金属合金を含む、またはこのような材料から構成することができる。適切な材料は、特に、例えばボンディングワイヤによって、またははんだ付け接合部によって、外部からの電気的な接触を容易に形成することのできる材料である。例えば金は、コンタクト111,112の材料として特に適している。
活性領域102の電気的短絡を防止する目的で、凹部109の側面と第1の接続層108との間に絶縁層113が形成されている。さらに絶縁層113は、接続層108と接続層110との間に延びており、したがってこれらの間の電気的短絡を単純に防止することができる。絶縁層113は、例えば、酸化物(例:シリコン酸化物、酸化チタン)、窒化物(例:窒化珪素)、または酸窒化物(例:シリコン酸窒化物)を含む、またはこのような材料から構成することができる。
コンタクト111,112による接続層108,110の電気的な接触は、単なる一例として示したこの例では、キャリア105の両側にコンタクト111,112を配置し、パターニングされていない導電性のキャリア105を通じて電荷キャリアを注入することによって、行う。示した例とは異なり、キャリア105の中を垂直に延び、かつ導電性材料(例えば金属)によって満たされている少なくとも1つの切取り部を、キャリア105が備えることもできる。この場合、キャリア105を電気絶縁性とすることもできる。この場合にキャリア105は、例えばセラミック材料(例:窒化アルミニウム、酸化アルミニウム、または窒化珪素)を含む、またはこのような材料から構成することができる。
さらには、示した例とは異なり、半導体ボディ101とは反対側のキャリア105の面に電気コンタクトが存在しないようにすることができる。したがって電気コンタクト111,112の両方を、半導体ボディ101の側のキャリア105の面に配置することができる。この場合、キャリア105は、好ましくは電気絶縁性である。しかしながらこれとは異なり、導電性のキャリア105を使用することもできる。
示した例とは異なり、さらなる代替形態においては、コンタクト111,112を、半導体ボディ101とは反対側のキャリア105の面に配置することができ、したがってキャリア105の一方の側のみから半導体チップ100に電気的に接触することができる。例えば、第1の接続層108に電気的に接触するためと、第2の接続層110に電気的に接触するためとに、それぞれ少なくとも1つの切取り部を、好ましくは電気絶縁性のキャリア105に設けることができ、これらの切取り部それぞれはキャリア105を垂直に貫いている。
図1に示した半導体チップ100(発光ダイオードチップまたはレーザダイオードチップの形をとることができる)は、純粋に一例として、以降の例示的な実施形態に関して制限しないものと理解されたい。特に、半導体チップ100は、光を放出する活性領域102の代わりに光を吸収する活性領域を備えていることもできる。さらには、これに加えて、またはこれに代えて、半導体チップ100は、光電子的ではない機能(例えば発光ダイオード以外のダイオード、またはトランジスタの形における機能)を有することもできる。
接触層7が設けられた少なくとも1つの凹部10を半導体ボディ1に形成する方法の例示的な実施形態を、以降の図2A〜図4Cを参照しながら開示する。半導体チップを製造する方法の文脈においては、接触層7が設けられている少なくとも1つの凹部10を、上述した接続層を形成するための導電性材料によってさらに満たすことができ、したがって凹部内に配置された導電性材料が貫通接続部を形成する。
以下に開示する半導体ボディ1は、純粋に一例として、かつ一般的な適用性を制限することなく、図1の半導体チップ100の半導体ボディ101のように構成することができ、さらに、図1の例による特徴(ここでは具体的には言及しない)も備えていることができる。しかしながら、以下に記載する方法は、例えば、上の説明による半導体ボディ101とは異なる積層体および/または材料を備えた別の半導体ボディにも適用することができる。
図2A〜図2Eは、接触層が設けられた少なくとも1つの凹部を有する半導体ボディを製造する方法の例示的な実施形態を示している。図2A〜図2Eそれぞれ、および以降の図それぞれは、半導体ボディ1の一部分と、半導体ボディ1に形成されている層、開口部、および半導体ボディ1における凹部の一部分を示している。
図2Aに示したように、半導体ボディ1は、示した例示的な実施形態においては、第1の半導体層3と第2の半導体層4との間の活性領域2を有する半導体積層体の形で設けられている。この半導体積層体は、例えばエピタキシャルに、例えば有機金属気相成長法(MOVPE)または分子線エピタキシ(MBE)によって、成長基板の上に堆積させることができる。これとは異なり、成長基板以外の補助キャリアの上に半導体ボディ1を設けることもできる。
以下に記載する方法ステップの文脈においては、成長基板またはオプションとして補助キャリアとは反対側の半導体ボディの面から、少なくとも1つの凹部10を形成し、この凹部10は、例えば図2Bに示したように、半導体ボディ1の中に延びている。このステップは、半導体積層体の堆積の終了後、したがって半導体ボディ1の作製の終了後(したがって半導体ボディ1は、半導体積層体の成長方向に沿った方向において主面(成長方向に垂直とすることができる)を終端とする)に行うことが有利である。示した例示的な実施形態においては、少なくとも1つの凹部10は、この主面から第2の半導体層4および活性領域2を貫いて第1の半導体層3の中まで延びる。
図2Aに示したように、半導体ボディ1に少なくとも1つの凹部10を形成する目的で、半導体ボディ1に第1のマスク層5および第2のマスク層6を形成し、この場合、第2のマスク層は第1のマスク層5と半導体ボディ1との間に配置される。すなわち言い換えれば、最初に半導体ボディ1に第2のマスク層6を形成し、次いで第2のマスク層6の上に第1のマスク層5を堆積させる。これらのマスク層5,6は、特に、成長方向において半導体ボディ1の終端である主面に形成する。
第1のマスク層5を、少なくとも1つの第1のマスク開口部50を有するようにパターニングされた状態で第2のマスク層6に形成する。この目的のため、第1のマスク層5の材料として例えばフォトレジストを形成することができ、第1のマスク開口部50を形成するため、このフォトレジストを適切な露光ステップおよび現像ステップを用いてパターニングする。上述したように、図2Aおよび以降の図は、第1のマスク開口部50の一部分のみを示しており、第1のマスク開口部50は、半導体ボディ1に凹部10が形成される領域を定義する。第1のマスク層5は、特に、半導体ボディに形成される凹部10の数に応じて、1つまたは複数の第1のマスク開口部50を備えていることができる。
第1のマスク層5を形成する前に、第2のマスク層6を、パターニングせずに大きな面積にわたり半導体ボディ1に形成する。第2のマスク層6は、特に、ハードマスクとすることができ、このハードマスクは、例えば酸化物または酸窒化物(例:二酸化珪素やシリコン酸窒化物など)を含む、またはこのような材料から構成される。第2のマスク層6は、大きな面積にわたり作用する適切な方法(例えば化学気相成長法または物理気相成長法)を使用して形成することができる。
さらなる方法ステップにおいては、図2Bに示したように、第1のマスク層5における少なくとも第1のマスク開口部50の領域において、第2のマスク層6に少なくとも1つの第2のマスク開口部60を形成し、半導体ボディ1に少なくとも1つの凹部10を形成する。この目的のため、特に、エッチング法(例えば湿式化学エッチング法)を使用することができる。少なくとも1つの第2のマスク開口部60の形成と、少なくとも1つの凹部10の形成は、特に、ジョイントエッチング法によって行うことができる。この場合、凹部10(側面11および底面12を備えている)が、第1のマスク開口部50から見たとき、第2のマスク開口部60と一緒にアンダーカット部13を形成するように、エッチングパラメータを調整する。すなわち言い換えれば、第2のマスク開口部60は、第2のマスク開口部60のすぐ下の領域における凹部10よりも小さい断面を有する。したがって凹部10の周辺領域において、第2のマスク層6が凹部10よりも突き出しており、したがって、第1および/または第2のマスク層5,6の平面視と、凹部10の平面視において、凹部10の側面11が第2のマスク層6によって陰になっている。
第1のマスク開口部50および第2のマスク開口部60と、したがって凹部10は、円形または多角形の断面形状を有することができる。第1のマスク開口部50および第2のマスク開口部60それぞれは、数十マイクロメートルのオーダー(例えば約30μm〜約50μm)の寸法を有することができる。第2のマスク層6の真下の、半導体ボディ1におけるアンダーエッチング部(underetch)の深さ(すなわちアンダーカット部13のサイズ)は、以降に形成されるパッシベーション層8の厚さよりも大きいかまたはこれに等しく、例えば最大300nmとすることができ、その一方で、半導体ボディ1の中への凹部10の深さは、貫通接続部によって橋渡しされる半導体積層体の領域の厚さに応じて、約600nm〜700nmとすることができる。第2のマスク層6と半導体ボディ1との間に、接触メタライゼーション(contact metallization)(図1に関連して上述した接続層110に類似する)を、間隔(例えば1マイクロメートル以上(一般には約5μm)の間隔)をあけて配置することができる。記載した寸法は、純粋に一例であるものと理解するべきであり、半導体ボディ1の構造に応じて、および製造する半導体チップに課される要件に応じて、記載値とは異なっていてよい。
図2Cはさらなる方法ステップを示しており、第1のマスク層5と、少なくとも1つの凹部10の底面12とに、接触層7を形成する。接触層7は、大きな面積にわたり方向性堆積法によって形成する。接触層7は、特に、半導体ボディ1とは反対側の第1のマスク層5の上面に垂直な方向から、特に、蒸着することができる。凹部10の側面11はアンダーカット部13によって陰になっており、したがって側面11には接触層が存在しない、または少なくとも実質的に存在しないままである。すなわち側面11は、最大でも底面12と側面11との間の移行部の領域において接触層7と接触するのみである。しかしながら接触層7は、側面11を形成する半導体ボディ1の半導体層が短絡するほど十分な高さまでは側面11上を上方に突き出さない。接触層7を大きな面積にわたり方向性堆積法によって形成する結果として、接触層7は、半導体ボディ1とは反対側の第1のマスク層5の面と、少なくとも1つの凹部10の底面12の少なくとも一部とを覆う。示した例示的な実施形態においては、接触層7は、少なくとも1つの凹部10の底面12を実質的に完全に覆っている。
接触層は、図1の半導体チップ100の接触層114に関連して上述した1種類または複数種類の材料を、1つまたは複数の層において含む、またはこのような材料から構成することができる。例えば接触層7は、銀および/またはZnOを含む、または銀および/またはZnOから構成することができる。
さらなる方法ステップにおいては、図2Dに示したように、パッシベーション層8を、パターニングせずに大きな面積にわたり形成する。この目的のため、パッシベーション層8を形成する前に、特に、第1のマスク層5を、その上に配置されている接触層7と一緒に除去し、したがって接触層7は、半導体ボディ1における少なくとも1つの凹部10にのみ配置されたままである。
パッシベーション層8は、第2のマスク層6のすべての露出面と、凹部10のすべての露出面と、凹部10に配置されている接触層7のすべての露出面とを、できる限り均一に、少なくとも連続的な層によって覆うために適する方法を使用して、形成する。例えば、プラズマ化学気相成長法または原子層成長法を使用することができる。パッシベーション層8を形成した後、パッシベーション層8は、第2のマスク層6の真下の(すなわち凹部10の縁部における)アンダーカット部13を形成しているアンダーエッチング部の領域さえも、凹部10の側面11を完全に覆っている。パッシベーション層8は、電気絶縁性材料、例えば酸化物または酸窒化物(例:二酸化珪素やシリコン酸窒化物など)を含む。特に、パッシベーション層8は、第2のマスク層と同じ材料を含むこともできる。
図2Eはさらなる方法ステップを示しており、半導体ボディ1とは反対側の第2のマスク層6の面からと、少なくとも1つの凹部10の底面12からと、凹部10に配置されている接触層7から、パッシベーション層8を選択的に除去し、したがってパッシベーション層8は、アンダーエッチング部またはアンダーカット部13の領域における、少なくとも1つの凹部10の側面11の少なくとも一部、特に好ましくは側面11の全体、に残る。パッシベーション層8は、例えばパッシベーション層8が少なくとも1つの凹部10の底面12の領域において接触層7と隣接するように、底面12および接触層7から除去することができる。パッシベーション層8を除去する目的で、図2Eに示した矢印によって示したように、特に方向性エッチバック法99を使用する。エッチバック法99は、大きな面積にわたり、追加のマスクを使用することなく行うことができ、なぜなら第2のマスク層6によって、半導体ボディ1における少なくとも1つの凹部10の側面11に必要な陰が形成されるためである。方向性エッチング法99は、例えば、フッ素含有ガス(特に、フッ素プラズマ)を使用する乾式化学エッチング法とすることができる。エッチバック法99の後、パッシベーション層8が半導体ボディ1における少なくとも1つの凹部10の側面11の少なくとも一部分のみに残ることが特に好ましい。
第2のマスク層6における第2のマスク開口部60(凹部10の領域のうち接触層7を形成して次いでパッシベーション層8を再び除去する領域を定義する)の形成と、凹部10自体の形成とが、1つのジョイント方法ステップに組み合わされるため、凹部10を基準とする第2のマスク開口部60の形成が、自己調整プロセスにおいて行われる。第2のマスク層6のアンダーエッチングが組み込まれていることにより、個別に形成されるマスクと比較してプロセス制御が著しく単純であり、したがって公知の方法と比較してコストが下がる。
第2のマスク開口部60および凹部10は、図3Aおよび図3Bに示したように、多段階エッチング法を使用して形成することもできる。この目的のため、例えば、第1のエッチング法によって、第2のマスク層6に少なくとも1つの第2のマスク開口部60を形成することができる。第2のマスク層6の材料として酸化物または酸窒化物を使用する場合、第1のエッチング法は、例えば乾式化学エッチング法とすることができる。図3Aに示したように、半導体ボディ1の領域も、このようなエッチング法によって除去することができる。半導体ボディ1における少なくとも1つの凹部10を最終的な形状にするステップを、第2のエッチング法によって行うことができる。特に、第2のエッチング法(例えば湿式化学エッチング法とすることができる)によって、第2のマスク開口部60の縁部の領域における第2のマスク層6のアンダーエッチングを通じて、アンダーカット部13を形成することができる。
このような多段階エッチング法は、例えばInAlGaN化合物半導体材料系の半導体ボディ1と組み合わせるときに有利であることがあり、なぜならこの材料系の場合、Ga極性面を純粋に湿式化学エッチングすることが困難なことがあり得るためである。しかしながら、最初に第2のマスク層6における開口部60およびオプションとして半導体ボディ1における領域を乾式エッチングによって形成し、さらなるエッチング法に必要なアンダーカット部13を、追加の湿式化学エッチングを使用して形成することができる。
窒化物化合物半導体材料系(すなわちInAlGaN系の半導体ボディ)の場合、湿式化学エッチング法のエッチング作用は、エッチングされる結晶面に依存することがある。この場合、マスク開口部50,60と、したがって凹部10が六角形形状を有することが有利であることがある。
図3Bに示した方法ステップの後、図2Cおよび図2Dに関連して説明したさらなる方法ステップを続けることができる。
接触層7が設けられている少なくとも1つの凹部10を有する半導体ボディ1を製造する方法の方法ステップのさらなる例示的な実施形態について、図4A〜図4Cに関連して説明する。図4A〜図4Cに関連して説明する方法ステップは、その前に、図2A〜図2Cおよびオプションとして図3Aおよび図3Bに関連して説明した方法ステップが行われ、したがって図4Aに関連して説明する方法ステップは、第1のマスク層5を、そこに形成されている接触層7と一緒に除去したすぐ後に続く。
図4Aに示したように、さらなる方法ステップにおいて、第2のマスク層6のすべての露出面と、半導体ボディ1における少なくとも1つの凹部10のすべての露出面と、凹部10における接触層7のすべての露出面とに、大きな面積にわたりエッチング停止層9を形成する。この目的には、例えば、パッシベーション層8に関連して前述した方法を使用することができる。次いで、前の方法に関連して説明したように、パッシベーション層8をエッチング停止層9の大きな面積にわたり形成し、したがってエッチング停止層9がパッシベーション層8によって完全に覆われる。
さらなる方法ステップにおいては、図4Bに示したように、前述した方向性エッチバック法99を使用して、半導体ボディ1とは反対側の第2のマスク層6の面からと、凹部10の底面12からと、凹部10における接触層7から、パッシベーション層8を選択的に除去し、したがってアンダーカット部13の結果として、パッシベーション層8が凹部10の側面11に残る。エッチング停止層9は、例えば、酸化アルミニウムを含む、または酸化アルミニウムから構成することができる。この場合にエッチング停止層9は、第2のマスク層6またはパッシベーション層8の乾式化学エッチングに使用することのできるフッ素含有ガスによって、極めてゆっくりと攻撃されるにすぎない。エッチング停止層9は、方向性エッチバック法99の間、その下の層を保護し、したがってプロセス制御を緩和することができる。エッチング停止層なしでの方法と比較して、例えば、第2のマスク層6および/または接触層7が損傷する、あるいはエッチングにより除去されるという問題が発生することなく、特に、長時間にわたりオーバーエッチングを行うことができる。
さらなる方法ステップにおいては、図4Cに示したように、半導体ボディ1とは反対側の第2のマスク層6の面からと、凹部10の底面12からと、凹部10における接触層7から、エッチング停止層9を除去することができる。エッチング停止層9の材料として酸化アルミニウムを使用する場合、エッチング停止層9を選択的に除去する目的には、例えばリン酸が適切であることがある。
エッチング停止層9はパッシベーション層8の下に配置されているため、少なくとも1つの凹部10の側面11にはエッチング停止層9がパッシベーション層8と一緒に残り、したがって少なくとも1つの凹部10の側面11の不動態化に貢献する。
半導体ボディ1における少なくとも1つの凹部10の側面11に、上述した方法を使用して形成されるパッシベーション層8およびオプションとしてエッチング停止層9は、半導体ボディ1の上に残っている第2のマスク層6と一緒に、絶縁層(例えば図1に関連して説明した絶縁層113など)を形成し、この絶縁層113は、接触層7が形成されている少なくとも1つの凹部10の底面12を除いて、半導体ボディ1を連続的に覆う。
図面に関連して説明した例示的な実施形態は、上記に代えて、または上記に加えて、発明の概要のセクションにおいて上述したさらなる特徴を備えていることができる。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含む。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
[関連出願]
本特許出願は、独国特許出願第102015102374.1号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。

Claims (20)

  1. 接触層(7)が設けられた少なくとも1つの凹部(10)を備えている半導体ボディ(1)を製造する方法であって、
    A)前記半導体ボディ(1)を形成するステップと、
    B)前記半導体ボディ(1)に第1のマスク層(5)および第2のマスク層(6)を形成するステップであって、前記第2のマスク層(6)が、パターニングされずに前記半導体ボディ(1)に形成され、前記第1のマスク層(5)が、少なくとも1つの第1のマスク開口部(50)を有するようにパターニングされた状態で前記第2のマスク層(6)に形成される、ステップと、
    C)前記第1のマスク層(5)の前記少なくとも1つの第1のマスク開口部(50)の領域において、前記第2のマスク層(6)における少なくとも1つの第2のマスク開口部(60)と、前記半導体ボディ(1)における少なくとも1つの凹部(10)とを形成するステップであって、前記凹部(10)が側面(11)および底面(12)を備えており、前記凹部(10)が、前記第1のマスク開口部(50)から見たとき、前記第2のマスク開口部(60)と一緒にアンダーカット部(13)を形成する、ステップと、
    D)前記第1のマスク層(5)と、前記少なくとも1つの凹部(10)の前記底面(12)とに、方向性堆積法を使用して接触層(7)を形成するステップと、
    E)前記少なくとも1つの凹部(10)の前記側面(11)にパッシベーション層(8)を形成するステップと、
    を含む、方法。
  2. 前記接触層(7)が蒸着される、
    請求項1に記載の方法。
  3. 前記接触層(7)が、金属および/または透明導電性酸化物を含む、
    請求項1または請求項2のいずれかに記載の方法。
  4. 方法ステップEが、以下の方法ステップ、すなわち、
    E1)前記第2のマスク層(6)と、前記少なくとも1つの凹部(10)の前記側面(11)および前記底面(12)と、前記接触層(7)とに、前記パッシベーション層(8)を、パターニングせずに形成するステップと、
    E2)前記半導体ボディ(1)とは反対側の、前記第2のマスク層(6)の面からと、前記少なくとも1つの凹部(10)の前記底面(12)からと、前記接触層(7)から、前記パッシベーション層(8)を除去するステップであって、前記パッシベーション層(8)が前記少なくとも1つの凹部(10)の前記側面(11)の少なくとも一部に残る、ステップと、
    を含む、
    請求項1から請求項3のいずれかに記載の方法。
  5. 方法ステップE2において、前記パッシベーション層(8)が方向性エッチバック法(99)を使用して除去される、
    請求項4に記載の方法。
  6. 前記方向性エッチバック法(99)が、乾式化学エッチング法である、
    請求項5に記載の方法。
  7. 方法ステップEの後、前記パッシベーション層(8)が、前記少なくとも1つの凹部(10)の前記底面(12)の領域において前記接触層(7)と隣接する、
    請求項1から請求項6のいずれかに記載の方法。
  8. 方法ステップEの前に、前記第1のマスク層(5)が、自身に形成されている前記接触層(7)と一緒に除去される、
    請求項1から請求項7のいずれかに記載の方法。
  9. 方法ステップEの後、前記第2のマスク層(6)が、前記半導体ボディ(1)上に残り、前記パッシベーション層(8)と一緒に連続的な絶縁層を形成する、
    請求項1から請求項8のいずれかに記載の方法。
  10. 方法ステップCにおいて、前記少なくとも1つの第2のマスク開口部(60)および前記少なくとも1つの凹部(10)が、ジョイントエッチング法によって形成される、
    請求項1から請求項9のいずれかに記載の方法。
  11. 前記ジョイントエッチング法が、湿式化学エッチング法である、
    請求項10に記載の方法。
  12. 方法ステップCにおいて、前記少なくとも1つの第2のマスク開口部(60)が第1のエッチング法によって形成され、前記少なくとも1つの凹部(10)が、少なくとも1種類の第2のエッチング法によって形成される、
    請求項1から請求項9のいずれかに記載の方法。
  13. 前記第1のエッチング法が乾式化学エッチング法であり、前記第2のエッチング法が湿式化学エッチング法である、
    請求項12に記載の方法。
  14. 前記半導体ボディ(1)が、互いに重なるように配置されている半導体層(2,3,4)を有する半導体積層体として設けられ、前記第1のマスク層(5)が前記半導体積層体の主面に形成される、
    請求項1から請求項13のいずれかに記載の方法。
  15. 前記第2のマスク層および前記パッシベーション層が同じ材料を含む、
    請求項1から請求項14のいずれかに記載の方法。
  16. 方法ステップDと方法ステップEの間において、前記第2のマスク層(6)と、前記少なくとも1つの凹部(10)の前記側面(11)および前記底面(12)と、前記接触層(7)とに、エッチング停止層(9)が大きな面積にわたり形成される、
    請求項1から請求項15のいずれかに記載の方法。
  17. 前記エッチング停止層(9)および前記パッシベーション層(8)が、前記半導体ボディ(1)とは反対側の、前記第2のマスク層(6)の面からと、前記少なくとも1つの凹部(10)の前記底面(12)からと、前記接触層(7)から、除去され、前記エッチング停止層(9)および前記パッシベーション層(8)が、前記少なくとも1つの凹部(10)の前記側面(11)の少なくとも一部に残る、
    請求項16に記載の方法。
  18. 前記エッチング停止層(9)が酸化アルミニウムを含む、
    請求項16または請求項17に記載の方法。
  19. 前記第2のマスク層(6)および/または前記パッシベーション層(8)が、二酸化珪素またはシリコン酸窒化物を含む、
    請求項1から請求項18のいずれかに記載の方法。
  20. 前記第1のマスク層(5)がレジストマスクを備えている、および/または、前記第2のマスク層(6)が酸化物系または酸窒化物系のハードマスクである、
    請求項1から請求項19のいずれかに記載の方法。
JP2017539296A 2015-02-19 2016-02-10 半導体ボディの製造方法 Active JP6548053B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015102374.1 2015-02-19
DE102015102374.1A DE102015102374A1 (de) 2015-02-19 2015-02-19 Verfahren zur Herstellung eines Halbleiterkörpers
PCT/EP2016/052817 WO2016131690A1 (de) 2015-02-19 2016-02-10 Verfahren zur herstellung eines halbleiterkörpers

Publications (2)

Publication Number Publication Date
JP2018508988A true JP2018508988A (ja) 2018-03-29
JP6548053B2 JP6548053B2 (ja) 2019-07-24

Family

ID=55345826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539296A Active JP6548053B2 (ja) 2015-02-19 2016-02-10 半導体ボディの製造方法

Country Status (6)

Country Link
US (1) US10424509B2 (ja)
EP (1) EP3259783B1 (ja)
JP (1) JP6548053B2 (ja)
CN (1) CN107251238A (ja)
DE (1) DE102015102374A1 (ja)
WO (1) WO2016131690A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021533002A (ja) * 2018-07-04 2021-12-02 Ignite株式会社 エッチング停止層を有するmems表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102019131502A1 (de) * 2019-08-29 2021-03-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109772A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0521473A (ja) * 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタの製造方法
JPH05259188A (ja) * 1992-03-14 1993-10-08 Nec Corp 半導体装置の製造方法
JP2008028128A (ja) * 2006-07-20 2008-02-07 Phenitec Semiconductor Corp 半導体装置及び半導体装置の製造方法
JP2008060132A (ja) * 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
JPH03227026A (ja) 1990-01-31 1991-10-08 Nec Kansai Ltd 半導体装置の製造方法
JPH0536846A (ja) * 1991-08-01 1993-02-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH05335341A (ja) 1992-05-29 1993-12-17 Fujitsu Ltd Iii−v族化合物半導体装置の製造方法
US5795793A (en) 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JPH08111424A (ja) * 1994-10-11 1996-04-30 Mitsubishi Electric Corp 半導体装置の製造方法
US6448657B1 (en) 1999-04-21 2002-09-10 Applied Materials, Inc. Structure for reducing junction spiking through a wall surface of an overetched contact via
US20060105520A1 (en) * 2004-11-18 2006-05-18 Tan Sia K Structure and method to fabricate a protective sidewall liner for an optical mask
US7807583B2 (en) 2006-08-25 2010-10-05 Imec High aspect ratio via etch
KR100875180B1 (ko) 2008-07-10 2008-12-22 주식회사 동부하이텍 반도체 소자의 제조 방법
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
DE102011010362B4 (de) 2011-02-04 2014-07-10 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
CN202094125U (zh) 2011-06-03 2011-12-28 广东银雨芯片半导体有限公司 一种高压交流led晶片模块
JP5838833B2 (ja) 2012-01-30 2016-01-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US9076923B2 (en) 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
TW201405864A (zh) * 2012-07-30 2014-02-01 Lextar Electronics Corp 具有底切結構之發光二極體及其製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109772A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0521473A (ja) * 1991-07-11 1993-01-29 Nec Corp 電界効果トランジスタの製造方法
JPH05259188A (ja) * 1992-03-14 1993-10-08 Nec Corp 半導体装置の製造方法
JP2008028128A (ja) * 2006-07-20 2008-02-07 Phenitec Semiconductor Corp 半導体装置及び半導体装置の製造方法
JP2008060132A (ja) * 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021533002A (ja) * 2018-07-04 2021-12-02 Ignite株式会社 エッチング停止層を有するmems表示装置
JP7359359B2 (ja) 2018-07-04 2023-10-11 Ignite株式会社 Mems装置及びmems装置を製造する方法

Also Published As

Publication number Publication date
CN107251238A (zh) 2017-10-13
WO2016131690A1 (de) 2016-08-25
EP3259783B1 (de) 2019-06-05
DE102015102374A1 (de) 2016-08-25
US20180040512A1 (en) 2018-02-08
JP6548053B2 (ja) 2019-07-24
EP3259783A1 (de) 2017-12-27
US10424509B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
US7998761B2 (en) Light emitting diode with ITO layer and method for fabricating the same
CN101351899B (zh) 半导体发光元件和其制法
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
JP5883118B2 (ja) オプトエレクトロニクス半導体チップ
TW200536151A (en) Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
US10074766B2 (en) Method for producing semiconductor components and semiconductor component
US10658548B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
TWI523260B (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
JP2015532785A (ja) 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法
JP6548053B2 (ja) 半導体ボディの製造方法
TWI472063B (zh) 發光二極體晶片
JP6577659B2 (ja) オプトエレクトロニクス部品の製造方法
US20160005930A1 (en) Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production
WO2015141166A1 (ja) 半導体発光装置とその製造方法
TWI557944B (zh) 光電半導體晶片
JP2013540365A (ja) オプトエレクトロニクス素子及びその製造方法
KR20110044188A (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
JP6476305B2 (ja) 半導体ボディの製造方法
CN114464710A (zh) 一种led芯片及其制备方法
JP2011519171A (ja) ビーム放射型薄膜半導体チップ及び該ビーム放射型薄膜半導体チップの製造方法
US20210126155A1 (en) Method for Producing a Component and Optoelectronic Component
KR100802424B1 (ko) 반사층을 갖는 고휘도 발광 다이오드의 조립방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190612

R150 Certificate of patent or registration of utility model

Ref document number: 6548053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250