JP2018207197A - クロック冗長システム - Google Patents
クロック冗長システム Download PDFInfo
- Publication number
- JP2018207197A JP2018207197A JP2017107530A JP2017107530A JP2018207197A JP 2018207197 A JP2018207197 A JP 2018207197A JP 2017107530 A JP2017107530 A JP 2017107530A JP 2017107530 A JP2017107530 A JP 2017107530A JP 2018207197 A JP2018207197 A JP 2018207197A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- standby
- unit
- phase
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Telephonic Communication Services (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】 簡易な構成により、効率的に位相跳躍を減少させる事ができるクロック冗長システムを提供する。
【解決手段】 本発明は、第1のクロック制御装置及び第2のクロック制御装置を有し、各クロック制御装置は、外部から供給されたクロックを受信するクロック受信部と、運用系のクロックを選択するセレクタ部と、選択したクロックを、所定倍の周波数に変換するPLL部と、変換したクロックを、変換前のクロックの周波数にP分周(Pは自然数)し、この際のカウント値を出力する分周カウンタを備え、分周クロックの立ち上がりエッジに同期した同期パルスを両系で送受信するクロック同期部とを有し、待機系のクロック同期部は、運用系の同期パルスを受信すると、該同期パルス及び分周カウンタに基づき、自系の分周するクロックの位相を制御することを特徴とする。
【選択図】 図1
【解決手段】 本発明は、第1のクロック制御装置及び第2のクロック制御装置を有し、各クロック制御装置は、外部から供給されたクロックを受信するクロック受信部と、運用系のクロックを選択するセレクタ部と、選択したクロックを、所定倍の周波数に変換するPLL部と、変換したクロックを、変換前のクロックの周波数にP分周(Pは自然数)し、この際のカウント値を出力する分周カウンタを備え、分周クロックの立ち上がりエッジに同期した同期パルスを両系で送受信するクロック同期部とを有し、待機系のクロック同期部は、運用系の同期パルスを受信すると、該同期パルス及び分周カウンタに基づき、自系の分周するクロックの位相を制御することを特徴とする。
【選択図】 図1
Description
本発明は、クロック冗長システムに関し、例えば、2重化冗長構成(運用系/待機系)のクロック制御装置を有するクロック冗長システムに適用し得るものである。
例えば、電話交換機における運用系と待機系を有するクロック冗長システムにおいては、運用系及び待機系の電話交換機(クロック制御装置)のそれぞれにクロック供給装置よりクロックが入力され、運用系クロックが音声処理の基準クロックとして用いられる。しかしながら、運用系が切り替わる際に、両系のクロックの位相がずれてしまい(位相跳躍が発生し)、音声にノイズが重畳されてしまうことがあった。
一般的なクロック同期方法として、クロック供給装置からのクロックを運用系と待機系それぞれに供給し、PLL回路を通して、例えば、25MHzなどの高周波数に変換し、PLL出力の25MHzを分周したものを同期クロックとして用いる方法が存在する(他にも、位相跳躍を抑える技術として、特許文献1に記載の技術も存在する)。
しかしながら、従来の一般的な構成では、分周時に位相情報(他系の位相情報)を保持していないため、そのまま分周すると系間で位相が異なってしまい、結局の所、位相跳躍を抑える事が出来なかった。また、先述の特許文献1に記載の技術を含む従来の構成は、システム内部の構成が複雑となってしまい、複雑となる割に十分に効果を果たしているとは言い難かった。
そのため、簡易な構成により、効率的に位相跳躍を減少させる事ができるクロック冗長システムが望まれている。
本発明は、第1のクロック制御装置及び第2のクロック制御装置を有し、前記第1のクロック制御装置及び第2のクロック制御装置の内、いずれか一方のクロック制御装置が運用系として動作し、他方のクロック制御装置が待機系として待機するクロック冗長システムにおいて、(1)前記各クロック制御装置は、(2)外部装置から供給されたクロックを受信するクロック受信部と、(3)運用系及び待機系の前記各クロック受信部が受信したクロックの内、運用系の前記クロック受信部が受信したクロックを選択するセレクタ部と、(4)前記セレクタ部が選択したクロックを、所定倍の周波数に変換するPLL部と、(5)前記PLL部にて所定倍の周波数に変換したクロックを、変換前のクロックの周波数にP分周(Pは自然数)し、この際のカウント値を出力する分周カウンタを備え、分周クロックの立ち上がりエッジに同期した同期パルスを両系で送受信するクロック同期部とを有し、(6)待機系の前記クロック同期部は、運用系の前記クロック同期部から前記同期パルスを受信すると、該同期パルス及び前記分周カウンタに基づき、自系の分周するクロックの位相を制御することを特徴とする。
本発明によれば、簡易な構成により、効率的に位相跳躍を減少させる事ができる。
(A)主たる実施形態
以下、本発明によるクロック制御システムの実施形態を、図面を参照しながら詳述する。ここで、実施形態のクロック制御システムは、冗長構成をなしている2つのクロック制御装置を備えるシステムである。
以下、本発明によるクロック制御システムの実施形態を、図面を参照しながら詳述する。ここで、実施形態のクロック制御システムは、冗長構成をなしている2つのクロック制御装置を備えるシステムである。
(A−1)実施形態の構成
(A−1−1)全体構成
図1は、この実施形態のクロック制御装置の機能的構成、及びその周辺の接続構成(クロック制御システム)について示したブロック図である。
(A−1−1)全体構成
図1は、この実施形態のクロック制御装置の機能的構成、及びその周辺の接続構成(クロック制御システム)について示したブロック図である。
図1に示すように、クロック制御システム1は、2台のクロック制御装置10(10−1、10−2)を備えており、この2台のクロック制御装置10−1、10−2により冗長構成が組まれている。クロック制御システム1では、クロック制御装置10−1、10−2のいずれか一方が運用系(ACT系)として動作し、他方が待機系(SBY系)として動作するアクティブ・スタンバイの冗長構成が採用されているものとする。なお、クロック制御システム1を構成するクロック制御装置10の数は限定されないものであるが、少なくとも1台のACT系(運用系)と1台のSBY系(待機系)(計2台)で構成されるものとして説明する。また、クロック制御装置10は、種々様々な装置に搭載されるものであるが、例えば、電話交換装置に搭載される。この実施形態では、クロック制御装置10は、運用系と待機系の各電話交換装置に搭載されていることを前提とする。
クロック供給装置5(5−1、5−2)は、クロック制御装置10−1、10−2にクロックを供給する装置(外部装置)である。
クロック制御装置10−1、10−2は、クロック供給装置5−1、5−2からクロックを受信し、内部でクロックの制御を行い、分周したクロックを図示しない後段の処理部(例えば、音声処理部)に出力する。
(A−1−2)クロック制御装置10の詳細な構成
クロック制御装置10は、クロック受信部11、セレクタ12、PLL部13、及びクロック同期部14を有する。
クロック制御装置10は、クロック受信部11、セレクタ12、PLL部13、及びクロック同期部14を有する。
クロック受信部11は、クロック供給装置5から供給されるクロックを受信し、運用系と待機系の各セレクタ12(12−1、12−2)へ送出する。この実施形態では、クロック供給装置5から供給されるクロック周波数を8kHzとした場合を例に挙げて説明するが、これに限定されるものでは無い。
セレクタ12は、運用系と待機系の各クロック受信部11(11−1、11−2)よりクロックを受信し、運用系のクロックを選択し、PLL部13へ送出する。
PLL部13は、セレクタ12より受け取ったクロックを倍数周波数に変換し、クロック同期部14へ送出する。この実施形態では、8kHzの3125倍である25MHzに変換した場合を例に挙げて説明するが、これに限定されるものでは無い。
クロック同期部14は、PLL部13で25MHzに変換したクロックを後述する位相カウンタCを用いて、再度8kHzのクロックに分周する。また、その際、クロック同期部14は、他系に対し、分周したクロックの立ち上がりエッジに同期したパルス(同期パルスP)を送出する。待機系のクロック同期部14は、他系(運用系)から受信した同期パルスPを基に位相カウンタCを動作させる。運用系と待機系のクロック同期部14から出力されるクロックは、運用系クロックを基に同期されたクロックとなる。待機系のクロック同期部14が、同期パルスPを利用して位相カウンタCを動作させる詳細については、動作の項で説明する。
なお、運用系のクロック同期部14は、待機系から同期パルスPを受信したとしても、待機系と異なり、位相カウンタCを動作させない。また、クロック同期部14は、同期パルスPの送出については、自身が運用系だった場合のみ行っても良い。
図2は、この実施形態の位相カウンタ及び分周クロックの一例を示す図である。図2(A)では、位相カウンタC(25MHzのクロックを分周するカウンタ)は、3125の段数が示されている。位相カウンタCの段数は、PLL部13で3125倍の周波数に変換したので、3125となる。クロック同期部14は、位相カウンタCの「0〜1562」の範囲をHi、「1563〜3124」の範囲をLowとして送出レベルを決定する。図2(B)では、分周された8kHzのクロック周波数の例が示されている。
また、クロック同期部14は、クロックの系が切替わる際(クロック制御装置10−1、10−2の運用系と待機系が切替わる際)には、閾値L(L1、L2)と位相カウンタC(C1、C2)とを比較して、その比較した結果に応じて、位相補填を実施する。閾値L(L1、L2)及び位相補填の詳細については動作の項で述べる。
(A−2)実施形態の動作
次に、以上のような構成を有するこの実施形態のクロック制御システム1(クロック制御装置10−1、10−2)の動作について説明する。以下では、クロック制御装置10−1が運用系であり、クロック制御装置10−2が待機系の状態から動作を開始したことを前提とする。
次に、以上のような構成を有するこの実施形態のクロック制御システム1(クロック制御装置10−1、10−2)の動作について説明する。以下では、クロック制御装置10−1が運用系であり、クロック制御装置10−2が待機系の状態から動作を開始したことを前提とする。
(A−2−1)通常時のクロック制御装置10の動作について
まず、運用系のクロック制御装置10−1の動作から説明する。
まず、運用系のクロック制御装置10−1の動作から説明する。
クロック供給装置5−1から送出されたクロックは、クロック受信部11−1にて受信され、運用系のセレクタ12−1と待機系(他系)のセレクタ12−2に送出される。
セレクタ12−1では、運用系のクロック受信部11−1及び待機系のクロック受信部11−2から各クロックが入力されるが、運用系のクロック(運用系のクロック受信部11−1から入力されたクロック)が選択されて、PLL部13−1に当該クロックが送出される。PLL部13−1では、クロックが倍数周波数に変換され、クロック同期部14−1へ送出される。
クロック同期部14−1にて、PLL部13−1からのクロックを基に位相カウンタC1が生成され、分周される。分周されたクロックの立ち上がりエッジのパルス(同期パルスP)が待機系のクロック同期部14−2に送出される。
次に、待機系のクロック制御装置10−2の動作を説明する。
クロック供給装置5−2から送出されたクロックは、クロック受信部11−2にて受信され、運用系(他系)のセレクタ12−1と待機系のセレクタ12−2に送出される。
セレクタ12−2では、運用系のクロック受信部11−1及び待機系のクロック受信部11−2から各クロックが入力されるが、運用系のクロック(運用系のクロック受信部11−1から入力されたクロック)が選択されて、PLL部13−2に当該クロックが送出される。PLL部13−2では、クロックが倍数周波数に変換され、クロック同期部14−2へ送出される。
クロック同期部14−2にて、PLL部13−2からのクロックを基に位相カウンタC2が生成され、分周される。分周されたクロックの立ち上がりエッジのパルス(同期パルスP)が運用系のクロック同期部14−1に送出される。
また、待機系のクロック同期部14−2は、運用系のクロック同期部14−1から同期パルスPを受信すると、位相カウンタC2を動作(カウンタ値に「0」をセット)させる。
図3は、この実施形態の同期パルス受信時の待機系のクロック同期部(位相カウンタ)の処理をイメージ化した図である。図3(C)では、運用系の位相カウンタC1の例が示されている。運用系のクロック同期部14−1は、分周したクロックの立ち上がりエッジに同期した同期パルスP(例えば、25MHzの2クロック分のパルス)を、待機系に送出する。図3(B)では、送出した同期パルスPの例が示されている。図3(A)では、待機系のクロック同期部14−2に入力される25MHzのクロックと、分周に用いる待機系の位相カウンタC2の例が示されている。25MHzの1クロックに応じて、位相カウンタC2が「0」からカウントアップしている例が示されている。ただし、待機系の位相カウンタC2では、同期パルスPを受信すると、位相カウンタC2をリセット(「0」をセット)する。同期パルスPは、位相カウンタC1が「0」の時点で送信される信号であるため、この同期パルスPの受信により位相カウンタC2を「0」にすると、両カウンタは一致することになる。即ち、運用系と待機系のクロックの位相補填が実施され、同期が取れることになる。なお、クロック同期部14−1とクロック同期部14−2間における同期パルスPの送受信間の処理(処理時間)は、無視できる程のものである。以上の処理を行うことにより、運用系と待機系のクロック同期部14(14−1、14−2)で分周を行ったとしても位相のズレを修正できる(両系間で同期が取れる)ことになる。
(A−2−2)系の切替わり時のクロック制御装置の動作について
次に、クロック制御装置10−1が運用系から待機系(新待機系)に、クロック制御装置10−2が待機系から運用系(新運用系)に系が切り替わった際の動作(新待機系のクロック同期部14−1の動作)について説明する。
次に、クロック制御装置10−1が運用系から待機系(新待機系)に、クロック制御装置10−2が待機系から運用系(新運用系)に系が切り替わった際の動作(新待機系のクロック同期部14−1の動作)について説明する。
クロックの系が切替わる際には、新待機系のクロック同期部14−1は、位相カウンタC1で位相補填を実施する。図4は、この実施形態のクロックの系が切替わる際の新待機系のクロック同期部(位相カウンタ)の処理をイメージ化した図である。まず、新待機系のクロック同期部14−1は、新運用系のクロック同期部14−2からの同期パルスPを基に位相判定(同期パルスPが閾値L1の範囲内か否かの判定)を行う。図4(A)は、同期パルスPが閾値L1の範囲外にある場合の処理を示し、図4(B)は、同期パルスPが閾値L1の範囲内である場合の処理を示している。例えば、閾値L1には、「3122」、「3123」、「3124」、「0」、「1」、「2」の6クロック分の範囲が予め定められているものとする。そうすると、新待機系のクロック同期部14−1は、同期パルスPの受信時の位相カウンタC1の値が閾値L1の範囲内であるか否か判定する。そして、新待機系のクロック同期部14−1は、位相カウンタC1の値が閾値L1の範囲外であれば、同期パルスPを基に位相保持(同期パルスPに合わせて位相カウンタC1に「0」セット)を実施し、分周クロックを図示しない音声処理部に送出する。
一方、新待機系のクロック同期部14−1は、位相カウンタC1の値が閾値L1の範囲内であれば、新運用系と位相のズレは生じていないと判断し、PLL部13−1からのクロックを基にした分周クロックを、図示しない音声処理部に送出する。
(A−3)実施形態の効果
この実施形態によれば、運用系と待機系のクロック制御装置10が、PLL部13の後段に、クロック同期部14を有し、両系間で位相情報(同期パルスP)をやりとりし、待機系のクロック同期部14が同期パルスPを基に位相カウンタCを制御する事により、運用系に位相を一致させることが可能となった。
この実施形態によれば、運用系と待機系のクロック制御装置10が、PLL部13の後段に、クロック同期部14を有し、両系間で位相情報(同期パルスP)をやりとりし、待機系のクロック同期部14が同期パルスPを基に位相カウンタCを制御する事により、運用系に位相を一致させることが可能となった。
さらに、2台のクロック制御装置10の系が切替わる際には、新待機系のクロック同期部14は、新運用系からの同期パルスPを基に、位相カウンタCが閾値Lの範囲(倍数周波数の前後数クロックの範囲)内であるか否か判定し、当該範囲内あれば、両系間で同期は取れているものと判断し、位相一致は行な無わず、範囲を外れていた場合には、位相一致を行う事とした。これにより、クロック制御装置10は、簡易な構成により、無駄な処理を省き、効率的な位相跳躍の発生を防止する事が可能となった(同期クロックの実現が可能となった)。
1…クロック制御システム、5(5−1、5−2)…クロック供給装置、10(10−1、10−2)…クロック制御装置、11(11−1、11−2)…クロック受信部、12(12−1、12−2)…セレクタ、13(13−1、13−2)…PLL部、14(14−1、14−2)…クロック同期部、C(C1、C2)…位相カウンタ、L(L1、L2)…閾値、P…同期パルス。
Claims (2)
- 第1のクロック制御装置及び第2のクロック制御装置を有し、前記第1のクロック制御装置及び第2のクロック制御装置の内、いずれか一方のクロック制御装置が運用系として動作し、他方のクロック制御装置が待機系として待機するクロック冗長システムにおいて、
前記各クロック制御装置は、
外部装置から供給されたクロックを受信するクロック受信部と、
運用系及び待機系の前記各クロック受信部が受信したクロックの内、運用系の前記クロック受信部が受信したクロックを選択するセレクタ部と、
前記セレクタ部が選択したクロックを、所定倍の周波数に変換するPLL部と、
前記PLL部にて所定倍の周波数に変換したクロックを、変換前のクロックの周波数にP分周(Pは自然数)し、この際のカウント値を出力する分周カウンタを備え、分周クロックの立ち上がりエッジに同期した同期パルスを両系で送受信するクロック同期部とを有し、
待機系の前記クロック同期部は、運用系の前記クロック同期部から前記同期パルスを受信すると、該同期パルス及び前記分周カウンタに基づき、自系の分周するクロックの位相を制御する
ことを特徴とするクロック冗長システム。 - 前記クロック同期部は、前記第1のクロック制御装置及び第2のクロック制御装置の系が切り替わり、新たに待機系となった場合には、前記同期パルスの受信時における前記分周カウンタのカウント値が所定の範囲内であるか否か判定を行い、
前記クロック同期部は、前記カウント値が所定の範囲外である場合には、新運用系の分周クロックと位相を一致させるように、自系の分周するクロックの位相を制御する
ことを特徴とする請求項1に記載のクロック冗長システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017107530A JP2018207197A (ja) | 2017-05-31 | 2017-05-31 | クロック冗長システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017107530A JP2018207197A (ja) | 2017-05-31 | 2017-05-31 | クロック冗長システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018207197A true JP2018207197A (ja) | 2018-12-27 |
Family
ID=64957463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017107530A Pending JP2018207197A (ja) | 2017-05-31 | 2017-05-31 | クロック冗長システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018207197A (ja) |
-
2017
- 2017-05-31 JP JP2017107530A patent/JP2018207197A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5353277B2 (ja) | ストリーム信号伝送装置及び伝送方法 | |
JP2023515026A (ja) | クロック信号生成回路、駆動方法および電子装置 | |
JP2006222587A (ja) | Dll回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 | |
JP2001211228A (ja) | 電話端末装置 | |
TW201206181A (en) | Camera system, signal delay amount adjusting method and program | |
JP5772140B2 (ja) | 多地点接続装置、多地点テレビ会議システム、表示制御方法、及び表示制御プログラム | |
JP2008236493A (ja) | データ伝送装置及びクロック切替回路 | |
JP2018207197A (ja) | クロック冗長システム | |
US20020080825A1 (en) | Method and compensation module for the phase compensation of clock signals | |
US7599460B2 (en) | Transmitting apparatus | |
JP5068282B2 (ja) | 映像伝送装置及び方法 | |
JP5401947B2 (ja) | クロック無瞬断切替装置およびその動作方法 | |
JP3288192B2 (ja) | 同期クロック回路 | |
JP4527996B2 (ja) | デジタルデータ受信装置 | |
JP2007219875A (ja) | データ転送装置 | |
JP2864703B2 (ja) | 光伝送路の二重化方式 | |
KR100456976B1 (ko) | 시분할 다중화 버스를 이용한 데이터 송수신 시스템 및 방법 | |
JPH11298460A (ja) | クロック切替回路 | |
JP2009021876A (ja) | クロック信号生成回路とクロック信号生成方法 | |
JP2003018138A (ja) | 並列データ転送装置及び並列データ転送方法 | |
JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
JPH04298199A (ja) | クロック供給装置及び通信ネットワークシステム | |
CN114546928A (zh) | 核心簇同步的方法、控制方法及设备、核心、介质 | |
JP2005333331A (ja) | 時分割無線通信システム | |
JP2001333098A (ja) | パケット交換装置およびそのパケットスイッチング処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210706 |