CN114546928A - 核心簇同步的方法、控制方法及设备、核心、介质 - Google Patents
核心簇同步的方法、控制方法及设备、核心、介质 Download PDFInfo
- Publication number
- CN114546928A CN114546928A CN202011333989.XA CN202011333989A CN114546928A CN 114546928 A CN114546928 A CN 114546928A CN 202011333989 A CN202011333989 A CN 202011333989A CN 114546928 A CN114546928 A CN 114546928A
- Authority
- CN
- China
- Prior art keywords
- core
- cluster
- synchronization
- core cluster
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
Abstract
本公开提供了一种核心簇同步的方法,包括:判断第一目标核心簇是否满足同步条件;在所述第一目标核心簇满足同步条件的情况下,控制所述第一目标核心簇中的核心进行同步;其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述第一目标核心簇为至少一个所述核心簇中的一者。本公开实施例还提供一种核心簇同步的控制方法、一种同步器、一种核心、一种同步接口、一种电子设备、一种计算机可读介质。
Description
技术领域
本公开涉及计算机技术领域,特别涉及一种核心簇同步的方法、一种核心簇同步的控制方法、一种同步器、一种核心、一种同步接口、一种电子设备、一种计算机可读介质。
背景技术
众核系统可以是由至少一个芯片构成的,每个芯片具有多个计算单元,每个芯片中可独立调度并拥有完整计算能力的最小计算单元称为核心。在众核系统中,多个核心可以联合工作,各个核心可以分别独立运行程序指令,利用并行计算的能力加快程序的运行速度,并提供多任务处理能力。
在一些相关技术中,众核系统中的核心具有统一的同步信号,多个核心根据同步信号同时切换,众核系统全局按照统一的同步信号一个阶段(phase)一个阶段的处理计算任务,灵活性较差。
发明内容
本公开提供一种核心簇同步的方法、一种核心簇同步的控制方法、一种同步器、一种核心、一种同步接口、一种电子设备、一种计算机可读介质。
第一方面,本公开实施例提供一种核心簇同步的方法,包括:
判断第一目标核心簇是否满足同步条件;
在所述第一目标核心簇满足同步条件的情况下,控制所述第一目标核心簇中的核心进行同步;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述第一目标核心簇为至少一个所述核心簇中的一者。
第二方面,本公开实施例提供一种核心簇同步的控制方法,应用于同步接口,所述控制方法包括:
根据接收到的同步信息生成同步信令;
根据所述同步信息将所述同步信令传输到目标核心簇;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述目标核心簇为至少一个所述核心簇中的一者。
第三方面,本公开实施例提供一种同步器,包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现本公开实施例第一方面所述的核心簇同步的方法。
第四方面,本公开实施例提供一种核心,应用于众核系统,所述核心包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
第五方面,本公开实施例提供一种同步接口,包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现本公开实施例第二方面所述的核心簇同步的控制方法。
第六方面,本公开实施例提供一种电子设备,包括:
多个处理核;以及
片上网络,被配置为交互所述多个处理核间的数据和外部数据;
一个或多个所述处理核中存储有一个或多个指令,一个或多个所述指令被一个或多个所述处理核执行,以使一个或多个所述处理核能够实现以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
第七方面,本公开实施例提供一种计算机可读介质,其上存储有计算机程序,其中,所述计算机程序在被处理核执行时实现以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
在本公开实施例中,在众核系统中根据计算任务动态组建核心簇,并由同步接口根据接收到的同步信息生成各个核心簇的同步信令,使得各个核心簇具有单独的同步,不同的核心簇可以具有不同的同步,从而无需众核系统全局核心同步,能够提高众核系统处理任务的灵活性。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用来提供对本公开的进一步理解,并且构成说明书的一部分,与本公开的实施例一起用于解释本公开,并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述,以上和其他特征和优点对本领域技术人员将变得更加显而易见,在附图中:
图1是本公开实施例中一种核心簇同步的方法的流程图;
图2是本公开实施例中众核系统的示意图;
图3是本公开实施例中另一种核心簇同步的方法中部分步骤的流程图;
图4是本公开实施例中又一种核心簇同步的方法中部分步骤的流程图;
图5是本公开实施例中再一种核心簇同步的方法中部分步骤的流程图;
图6是本公开实施例中再一种核心簇同步的方法中部分步骤的流程图;
图7是本公开实施例中一种核心簇同步的控制方法的流程图;
图8是本公开实施例中同步接口的示意图;
图9是本公开实施例中另一种控制方法中部分步骤的流程图;
图10是本公开实施例中又一种控制方法中部分步骤的流程图;
图11是本公开实施例中再一种控制方法中部分步骤的流程图;
图12是本公开实施例中再一种控制方法中部分步骤的流程图;
图13是本公开实施例中再一种控制方法中部分步骤的流程图;
图14是本公开实施例中一种同步器的组成框图;
图15是本公开实施例中一种核心的组成框图;
图16是本公开实施例中一种同步接口的组成框图;
图17是本公开实施例中一种电子设备的组成框图;
图18是本公开实施例中一种计算机可读介质的组成框图。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案,以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
在不冲突的情况下,本公开各实施例及实施例中的各特征可相互组合。
如本文所使用的,术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例,且不意欲限制本公开。如本文所使用的,单数形式“一个”和“该”也意欲包括复数形式,除非上下文另外清楚指出。还将理解的是,当本说明书中使用术语“包括”和/或“由……制成”时,指定存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
除非另外限定,否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解,诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义,且将不解释为具有理想化或过度形式上的含义,除非本文明确如此限定。
参照图1,本公开实施例提供一种众核系统的核心簇同步的方法,包括:
在步骤S100中,判断第一目标核心簇是否满足同步条件;
在步骤S200中,在所述第一目标核心簇满足同步条件的情况下,控制所述第一目标核心簇中的核心进行同步;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述第一目标核心簇为至少一个所述核心簇中的一者。
在本公开实施例中,为了解决上述问题,根据计算任务动态的组建核心簇。图2为众核系统的示意图。如图2所示,众核系统中包括第一核心和第二核心,多个第二核心组建成为核心簇(如图2中虚线框所示),在每个核心簇的多个第二核心中,包括一个作为该核心簇的簇长的第二核心。众核系统中可以有多个核心簇,每个核心簇执行相应的计算任务。进一步地,通过步骤S100至步骤S200,使得众核系统的各个核心簇具有单独的同步,不同核心簇可以有不同的同步。
在本公开实施例中,由同步器执行步骤S100至步骤S200,控制核心簇中的核心同步。在本公开实施例中,同步器可以是第一目标核心簇中作为簇长的核心;也可以是众核系统中不归属于任意一个核心簇的核心;还可以是众核系统中独立于核心的专用器件。本公开实施例对此不做特殊限定。
在本公开实施例中,众核系统中可以具有一个同步器,由该同步器对众核系统的各个核心簇中的核心同步进行控制;众核系统中也可以具有多个同步器,每一个同步器对应至少一个核心簇,由多个同步器分别对其对应的核心簇中的核心同步进行控制,例如,每一个同步器对应一个核心簇,由各个同步器分别对各个核心簇中的核心同步进行控制。例如,同步器为各个核心簇中作为簇长的核心,各个核心簇中作为簇长的核心控制核心簇中的核心同步。
需要说明的是,在本公开实施例中,核心进行同步是指核心进行phase切换。本公开实施例对于核心簇中的核心如何进行同步不做特殊限定。例如,核心簇中的各核心同时进行phase切换,进行下一phase的处理。
本公开实施例提供的众核系统的核心簇同步的方法中,在众核系统中根据计算任务动态组建核心簇,各个核心簇具有单独的同步,不同的核心簇可以具有不同的同步,从而无需众核系统全局核心同步,能够提高众核系统处理任务的灵活性。
本公开实施例对于如何设定同步条件不做特殊限定。作为一种可选的实施方式,同步器在其对应的核心簇接收到同步信令且该核心簇中的各个核心均为就绪(Ready)状态时,控制该核心簇中的核心进行同步。各个核心簇根据同步信令实现单独的同步。需要说明的是,核心为Ready状态是指核心执行完当前phase、等待执行下一phase的状态。
相应地,在一些实施例中,参照图3,步骤S100包括:
在步骤S101中,判断所述第一目标核心簇是否接收到同步信令;
在步骤S102中,判断所述第一目标核心簇中的各核心是否均为就绪状态;
在所述第一目标核心簇接收到同步信令且所述第一目标核心簇中的各核心均为就绪状态的情况下,判定所述第一目标核心簇满足同步条件。
在本公开实施例中,同步信令可以是众核系统外部组建的同步信令;也可以是由众核系统的同步接口通过同步线接收到同步信息后,将接收到的同步信息转换生成的同步信令。本公开实施例对此不做特殊限定。
需要说明的是,在本公开实施例中,第一目标核心簇接收到同步信令可以是第一目标核心簇中作为簇长的核心接收到同步信令;在同步器不是目标核心簇中作为簇长的核心的情况下,第一目标核心簇接收到同步信令也可以是第一目标核心簇对应的同步器接收到第一目标核心簇的同步信令。本公开实施例对此不做特殊限定。
本公开实施例提供的众核系统的核心簇同步的方法还可以应用于核心簇间的同步。例如,核心簇B处理的任务依赖于至少一个核心簇A处理任务的结果,当核心簇B接收到核心簇A处理任务的结果后切换到下一phase,即进行同步。需要说明的是,核心簇B接收到核心簇A处理任务的结果切换到下一phase时,需要确保核心簇B中的各个核心均为Ready状态。作为一种可选的实施方式,通过设置同步条件实现核心簇间的同步。
相应地,在一些实施例中,参照图4,步骤S100包括:
在步骤S111中,判断所述第一目标核心簇中的各核心是否均为就绪状态;
在步骤S112中,判断所述第一目标核心簇是否接收到第二目标核心簇传输的目标数据;
在所述第一目标核心簇中的各核心均为就绪状态且所述第一目标核心簇接收到所述第二目标核心簇传输的所述目标数据的情况下,判定所述第一目标核心簇满足同步条件。
在本公开实施例中,第一目标核心簇中的核心可以直接从第二目标核心簇中的核心获取数据;第一目标簇中的核心也可以通过第一目标簇中作为簇长的核心从第二目标核心簇中的核心获取数据。本公开实施例对此不做特殊限定。
相应地,第一目标核心簇接收到第二目标核心簇传输的目标数据可以是第一目标核心簇中的核心接收到第二目标核心簇中的核心传输的目标数据;也可以是第一目标核心簇中作为簇长的核心接收到第二目标核心簇中的核心传输目标数据。本公开实施例对此不做特殊限定。
在本公开实施例中,同步器也可以在第一目标核心簇中的各核心均为就绪状态且第一目标核心簇接收到第二目标核心簇传输的所述目标数据时,根据同步信令控制第一目标核心簇中的核心进行同步。
相应地,在一些实施例中,参照图5,步骤S100还包括:
在步骤S113中,判断所述第一目标核心簇是否接收到同步信令;
在所述第一目标核心簇接收到同步信令、所述第一目标核心簇中的各核心均为就绪状态且所述第一目标核心簇接收到所述第二目标核心簇传输的所述目标数据的情况下,判定所述第一目标核心簇满足同步条件。
在本公开实施例中,同步信令可以是众核系统外部组建的同步信令;也可以是由众核系统的同步接口通过同步线接收到同步信息后,将接收到的同步信息转换生成的同步信令。本公开实施例对此不做特殊限定。
需要说明的是,在本公开实施例中,第一目标核心簇接收到同步信令可以是第一目标核心簇中作为簇长的核心接收到同步信令;在同步器不是目标核心簇中作为簇长的核心的情况下,第一目标核心簇接收到同步信令也可以是第一目标核心簇对应的同步器接收到第一目标核心簇的同步信令。本公开实施例对此不做特殊限定。
在本公开实施例中,众核系统中的核心簇中的核心均已同步时,可以将核心簇中的核心已同步的反馈信号传输到同步接口,并由同步接口传输到众核系统外部,以使众核系统外部的设备在接收到核心簇中的核心已同步的反馈信号之后,才通过同步线向众核系统的同步接口传输同步信息或直接组建同步信令传输到核心簇。从而能够降低众核系统的核心簇中的核心不同步的概率,提高众核系统个核心簇任务同步的安全性。在本公开实施例中,可以由同步器将反馈信号传输到同步接口,具体地,可以由作为同步器的专用器件将反馈信号传输到同步接口;也可以由作为同步器的专用核心将反馈信号传输到同步接口;还可以由作为同步器的核心簇的簇长将反馈信号传输到同步接口,本公开实施例对此不做特殊限定。在本公开实施例中,在同步器不是核心簇的簇长的情况下,也可以由核心簇的簇长将反馈信号传输到同步接口,本公开实施例对此也不做特殊限定。
相应地,在一些实施例中,参照图6,所述核心簇同步的方法还包括:
在步骤S301中,将所述第一目标核心簇中的核心已同步的反馈信号传输到同步接口。
在本公开实施例中,第一目标核心簇中的核心已同步的反馈信号可以通过片上网络(NOC,Network On Chip)传输至同步接口。本公开实施例对此不做特殊限定。
在本公开可选的实施例中,核心一个phase处理数据分组中的一部分数据,一个数据分组中的数据需要核心经过至少一个phase进行处理。同步接口接收到同步信息生成同步信令的同时,会生成数据分组序号,用来标识核心当前正在处理的数据分组,每一个同步信令都对应一个数据分组序号,至少一个同步信令对应相同的数据序号。在本公开实施例中,对数据分组不做特殊限定。例如,可以以帧为单位确定数据分组,将一帧中的数据作为一个数据分组,相应地,数据分组序号可以是帧号。核心接收到同步信令的同时接收到当前正在处理的数据分组的分组序号,根据分组序号判断正在处理的数据分组是否处理完毕。当正在处理的数据分组处理完毕时,将数据分组序号输出作为正在处理的数据分组处理完毕的消息。
相应地,在一些实施例中,参照图6,所述方法还包括:
在步骤S302中,获取接收到的同步信令对应的数据分组序号,其中,至少一个同步信令对应的所述数据分组序号相同;
在步骤S303中,判断接收到的对应相同的所述数据分组序号的同步信令的数量是否达到目标值;
在步骤S304中,在接收到的对应相同的所述数据分组序号的同步信令的数量达到所述目标值的情况下,输出所述数据分组序号。
需要说明的是,在本公开实施例中,目标值是指核心处理完毕一个数据分组需要的phase数量,对应相同的所述数据分组序号的同步信令的数量达到目标值标识当前正在处理的数据分组已经处理完毕。
第二方面,本公开实施例提供一种核心簇同步的控制方法,应用于同步接口,参照图7,所述控制方法包括:
在步骤S400中,根据接收到的同步信息生成同步信令;
在步骤S500中,根据所述同步信息将所述同步信令传输到目标核心簇;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述目标核心簇为至少一个所述核心簇中的一者。
如图8所示,在本公开实施例中,同步接口与NOC直连,通过NOC与众核系统中的各个核心簇建立连接。图8仅示出了同步接口与众核系统的各核心簇中作为簇长的核心通过NOC连接。需要说明的是,在本公开实施例中,众核系统中的核心簇是动态组建的,作为核心簇的簇长的核心也是动态变化的。由于同步接口与NOC直连,通过NOC与众核系统中的各个核心建立连接,因此可以确保同步接口在动态组建核心簇的过程中能够与各核心簇中作为簇长的核心建立连接。
需要说明的是,在本公开实施例中,同步接口将同步信令传输到目标核心簇可以是同步接口将同步信令传输到目标核心簇中作为簇长的核心;在同步器不是目标核心簇中作为簇长的核心的情况下,同步接口将同步信令传输到目标核心簇也可以是同步接口将同步信令传输到目标核心簇对应的同步器。本公开实施例对此不做特殊限定。
如图8所示,同步接口通过同步线与众核系统外部的设备进行交互,通过同步线接收同步信息。本公开实施例对同步接口接收到的同步信息的具体内容不做特殊限定。作为一种可选的实施方式,同步信息满足使同步接口能够通过同步信息确认对应的目标核心簇。例如,同步信息为需要同步的任务的任务号。
本公开实施例提供的核心簇同步的控制方法中,在众核系统中根据计算任务动态组建核心簇,并由同步接口根据接收到的同步信息生成各个核心簇的同步信令,使得各个核心簇具有单独的同步,不同的核心簇可以具有不同的同步,从而无需众核系统全局核心同步,能够提高众核系统处理任务的灵活性。
在本公开实施例中,各核心簇分别处理相应的任务,不同核心簇处理的任务通过任务号区分。如图8所示,同步接口内置有簇长列表,簇长列表包括众核系统中各核心簇中作为簇长的核心的地址信息及各核心簇处理的任务的任务号。作为一种可选的实施方式,同步接口接收到的同步信息包括任务号,同步接口根据任务号通过簇长列表确定目标核心簇,并根据簇长列表中目标核心簇中作为簇长的核心的地址信息将同步信令传输到目标核心簇中作为簇长的核心。
相应地,在一些实施例中,所述同步信息包括任务号;所述同步接口内置有簇长列表,所述簇长列表包括众核系统中各核心簇中作为簇长的核心的地址信息及各核心簇处理的任务的任务号;参照图9,步骤S500包括:
在步骤S510中,根据所述同步信息和所述簇长列表确定所述目标核心簇中作为簇长的核心的地址信息;
在步骤S520中,根据所述目标核心簇中作为簇长的核心的地址信息将所述同步信令传输到所述目标核心簇中作为簇长的核心。
在本公开实施例中,众核系统中的核心簇中的核心均已同步时,可以将核心簇中的核心已同步的反馈信号传输到同步接口,并由同步接口传输到众核系统外部,以使众核系统外部的设备在接收到核心簇中的核心已同步的反馈信号之后,才通过同步线向众核系统的同步接口传输同步信息或直接组建同步信令传输到核心簇。从而能够降低众核系统的核心簇中的核心不同步的概率,提高众核系统个核心簇任务同步的安全性。
相应地,在一些实施例中,参照图10,所述控制方法还包括:
在步骤S610中,根据接收到的核心簇中的核心已同步的反馈信号生成反馈信息;
在步骤S620中,将所反馈信息传输到众核系统外部。
在一些实施例中,所述反馈信号携带所述核心簇中作为簇长的核心的地址信息;所述同步接口内置有簇长列表,所述簇长列表包括众核系统中各核心簇中作为簇长的核心的地址信息及各核心簇处理的任务的任务号;参照图11,步骤S610包括:
在步骤S611中,根据所述反馈信号携带的所述核心簇中作为簇长的核心的地址信息和所述簇长列表确定所述核心簇处理的任务的任务号;
在步骤S612中,根据所述任务号生成所述反馈信息。
在本公开可选的实施例中,核心一个phase处理数据分组中的一部分数据,一个数据分组中的数据需要核心经过至少一个phase进行处理。同步接口接收到同步信息生成同步信令的同时,会生成数据分组序号,用来标识核心当前正在处理的数据分组,每一个同步信令都对应一个数据分组序号,至少一个同步信令对应相同的数据序号。在本公开实施例中,对数据分组不做特殊限定。例如,可以以帧为单位确定数据分组,将一帧中的数据作为一个数据分组,相应地,数据分组序号可以是帧号。核心接收到当前正在处理的数据分组的分组序号后,能够根据分组序号判断正在处理的数据分组是否处理完毕。
相应地,在一些实施例中,参照图12,所述控制方法还包括:
在步骤S701中,根据所述同步信息生成所述同步信令对应的数据分组序号,其中,至少一个所述同步信令对应的所述数据分组序号相同;
在步骤S702中,将所述数据分组序号传输到所述目标核心簇。
在一些实施例中,参照图13,所述控制方法还包括:
在步骤S800中,根据众核系统中核心簇的变化信息更新所述簇长列表。
第三方面,参照图14,本公开实施例提供一种同步器,包括:
一个或多个处理单元101;
存储单元102,其上存储有一个或多个程序,当一个或多个程序被一个或多个处理单元执行,使得一个或多个处理单元实现本公开实施例第一方面所述的核心簇同步的方法。
第四方面,参照图15,本公开实施例提供一种核心,应用于众核系统,所述核心包括:
一个或多个处理单元201;
存储单元202,其上存储有一个或多个程序,当一个或多个程序被一个或多个处理单元执行,使得一个或多个处理单元实现以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
第五方面,参照图16,本公开实施例提供一种同步接口,包括:
一个或多个处理单元301;
存储单元302,其上存储有一个或多个程序,当一个或多个程序被一个或多个处理单元执行,使得一个或多个处理单元实现本公开实施例第二方面所述的核心簇同步的控制方法。
第六方面,参照图17,本公开实施例提供一种电子设备,包括:
多个核心401;以及
片上网络402,被配置为交互所述多个核心401间的数据和外部数据;
一个或多个所述核心401中存储有一个或多个指令,一个或多个所述指令被一个或多个所述核心401执行,以使一个或多个所述核心401能够执行以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
第七方面,参照图18,本公开实施例提供一种计算机可读介质,其上存储有计算机程序,其中,所述计算机程序在被处理核执行时实现以下方法中的至少一者:
本公开实施例第一方面所述的核心簇同步的方法;
本公开实施例第二方面所述的核心簇同步的控制方法。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
本文已经公开了示例实施例,并且虽然采用了具体术语,但它们仅用于并仅应当被解释为一般说明性含义,并且不用于限制的目的。在一些实例中,对本领域技术人员显而易见的是,除非另外明确指出,否则可单独使用与特定实施例相结合描述的特征、特性和/或元素,或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此,本领域技术人员将理解,在不脱离由所附的权利要求阐明的本公开的范围的情况下,可进行各种形式和细节上的改变。
Claims (17)
1.一种核心簇同步的方法,包括:
判断第一目标核心簇是否满足同步条件;
在所述第一目标核心簇满足同步条件的情况下,控制所述第一目标核心簇中的核心进行同步;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述第一目标核心簇为至少一个所述核心簇中的一者。
2.根据权利要求1所述的方法,其中,判断第一目标核心簇是否满足同步条件的步骤包括:
判断所述第一目标核心簇是否接收到同步信令;
判断所述第一目标核心簇中的各核心是否均为就绪状态;
在所述第一目标核心簇接收到同步信令且所述第一目标核心簇中的各核心均为就绪状态的情况下,判定所述第一目标核心簇满足同步条件。
3.根据权利要求1所述的方法,其中,判断第一目标核心簇是否满足同步条件的步骤包括:
判断所述第一目标核心簇中的各核心是否均为就绪状态;
判断所述第一目标核心簇是否接收到第二目标核心簇传输的目标数据;
在所述第一目标核心簇中的各核心均为就绪状态且所述第一目标核心簇接收到所述第二目标核心簇传输的所述目标数据的情况下,判定所述第一目标核心簇满足同步条件。
4.根据权利要求3所述的方法,其中,判断第一目标核心簇是否满足同步条件的步骤还包括:
判断所述第一目标核心簇是否接收到同步信令;
在所述第一目标核心簇接收到同步信令、所述第一目标核心簇中的各核心均为就绪状态且所述第一目标核心簇接收到所述第二目标核心簇传输的所述目标数据的情况下,判定所述第一目标核心簇满足同步条件。
5.根据权利要求1至4中任意一项所述的方法,其中,所述方法还包括:
将所述第一目标核心簇中的核心已同步的反馈信号传输到同步接口。
6.根据权利要求2或4所述的方法,其中,所述方法还包括:
获取接收到的同步信令对应的数据分组序号,其中,至少一个同步信令对应的所述数据分组序号相同;
判断接收到的对应相同的所述数据分组序号的同步信令的数量是否达到目标值;
在接收到的对应相同的所述数据分组序号的同步信令的数量达到所述目标值的情况下,输出所述数据分组序号。
7.一种核心簇同步的控制方法,应用于同步接口,所述控制方法包括:
根据接收到的同步信息生成同步信令;
根据所述同步信息将所述同步信令传输到目标核心簇;
其中,众核系统中包括多个核心,至少一个所述核心组成核心簇,所述众核系统包括至少一个所述核心簇,所述目标核心簇为至少一个所述核心簇中的一者。
8.根据权利要求7所述的控制方法,其中,所述同步信息包括任务号;所述同步接口内置有簇长列表,所述簇长列表包括众核系统的各核心簇中作为簇长的核心的地址信息及各核心簇处理的任务的任务号;根据所述同步信息将所述同步信令传输到目标核心簇的步骤包括:
根据所述同步信息和所述簇长列表确定所述目标核心簇中作为簇长的核心的地址信息;
根据所述目标核心簇中作为簇长的核心的地址信息将所述同步信令传输到所述目标核心簇中作为簇长的核心。
9.根据权利要求7或8所述的控制方法,其中,所述控制方法还包括:
根据接收到的核心簇中的核心已同步的反馈信号生成反馈信息;
将所述反馈信息传输到众核系统外部。
10.根据权利要求9所述的控制方法,其中,所述反馈信号携带所述核心簇中作为簇长的核心的地址信息;所述同步接口内置有簇长列表,所述簇长列表包括众核系统中各核心簇中作为簇长的核心的地址信息及各核心簇处理的任务的任务号;根据接收到的核心簇中的核心已同步的反馈信号生成反馈信息的步骤包括:
根据所述反馈信号携带的所述核心簇中作为簇长的核心的地址信息和所述簇长列表确定所述核心簇处理的任务的任务号;
根据所述任务号生成所述反馈信息。
11.根据权利要求7或8所述的控制方法,其中,所述控制方法还包括:
根据所述同步信息生成所述同步信令对应的数据分组序号,其中,至少一个所述同步信令对应的所述数据分组序号相同;
将所述数据分组序号传输到所述目标核心簇。
12.根据权利要求7或8所述的控制方法,其中,所述控制方法还包括:
根据众核系统中核心簇的变化信息更新所述簇长列表。
13.一种同步器,包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现根据权利要求1至6中任意一项所述核心簇同步的方法。
14.一种核心,应用于众核系统,所述核心包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现以下方法中的至少一者:
根据权利要求1至6中任意一项所述的核心簇同步的方法;
根据权利要求7至12中任意一项所述的核心簇同步的控制方法。
15.一种同步接口,包括:
一个或多个处理单元;
存储单元,其上存储有一个或多个程序,当所述一个或多个程序被所述一个或多个处理单元执行,使得所述一个或多个处理单元实现根据权利要求7至12中任意一项所述的核心簇同步的控制方法。
16.一种电子设备,包括:
多个处理核;以及
片上网络,被配置为交互所述多个处理核间的数据和外部数据;
一个或多个所述处理核中存储有一个或多个指令,一个或多个所述指令被一个或多个所述处理核执行,以使一个或多个所述处理核能够实现以下方法中的至少一者:
根据权利要求1至6中任意一项所述的核心簇同步的方法;
根据权利要求7至12中任意一项所述的核心簇同步的控制方法。
17.一种计算机可读介质,其上存储有计算机程序,其中,所述计算机程序在被处理核执行时实现以下方法中的至少一者:
根据权利要求1至6中任意一项所述的核心簇同步的方法;
根据权利要求7至12中任意一项所述的核心簇同步的控制方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011333989.XA CN114546928B (zh) | 2020-11-24 | 2020-11-24 | 核心簇同步的方法、控制方法及设备、核心、介质 |
PCT/CN2021/132399 WO2022111465A1 (zh) | 2020-11-24 | 2021-11-23 | 核心簇同步的方法、控制方法及设备、核心、介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011333989.XA CN114546928B (zh) | 2020-11-24 | 2020-11-24 | 核心簇同步的方法、控制方法及设备、核心、介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114546928A true CN114546928A (zh) | 2022-05-27 |
CN114546928B CN114546928B (zh) | 2023-08-18 |
Family
ID=81659777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011333989.XA Active CN114546928B (zh) | 2020-11-24 | 2020-11-24 | 核心簇同步的方法、控制方法及设备、核心、介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114546928B (zh) |
WO (1) | WO2022111465A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101390067A (zh) * | 2006-02-28 | 2009-03-18 | 英特尔公司 | 增强众核处理器的可靠性 |
US20120210103A1 (en) * | 2011-02-16 | 2012-08-16 | Industrial Technology Research Institute | System and method for multi-core synchronous debugging of a multi-core platform |
US20130136188A1 (en) * | 2011-11-30 | 2013-05-30 | Freescale Semiconductor, Inc | Multi-core decompression of block coded video data |
US20140380327A1 (en) * | 2011-06-29 | 2014-12-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device and method for synchronizing tasks executed in parallel on a platform comprising several calculation units |
CN106453625A (zh) * | 2016-11-17 | 2017-02-22 | 东软集团股份有限公司 | 信息同步方法及高可用性集群系统 |
CN109669890A (zh) * | 2018-12-13 | 2019-04-23 | 北京锐安科技有限公司 | 一种数据处理系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546277B (zh) * | 2009-04-27 | 2011-11-02 | 华为技术有限公司 | 一种多核处理器平台及多核处理器同步的方法 |
US20130160028A1 (en) * | 2011-12-14 | 2013-06-20 | John E. Black | Method and apparatus for low latency communication and synchronization for multi-thread applications |
-
2020
- 2020-11-24 CN CN202011333989.XA patent/CN114546928B/zh active Active
-
2021
- 2021-11-23 WO PCT/CN2021/132399 patent/WO2022111465A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101390067A (zh) * | 2006-02-28 | 2009-03-18 | 英特尔公司 | 增强众核处理器的可靠性 |
US20120210103A1 (en) * | 2011-02-16 | 2012-08-16 | Industrial Technology Research Institute | System and method for multi-core synchronous debugging of a multi-core platform |
US20140380327A1 (en) * | 2011-06-29 | 2014-12-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device and method for synchronizing tasks executed in parallel on a platform comprising several calculation units |
US20130136188A1 (en) * | 2011-11-30 | 2013-05-30 | Freescale Semiconductor, Inc | Multi-core decompression of block coded video data |
CN106453625A (zh) * | 2016-11-17 | 2017-02-22 | 东软集团股份有限公司 | 信息同步方法及高可用性集群系统 |
CN109669890A (zh) * | 2018-12-13 | 2019-04-23 | 北京锐安科技有限公司 | 一种数据处理系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114546928B (zh) | 2023-08-18 |
WO2022111465A1 (zh) | 2022-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3016306B1 (en) | Method and apparatus for providing in-vehicle network time synchronization using redundant grandmaster | |
CN103581816A (zh) | 基于UPnP协议的无线多房间音乐系统的一种同步机制 | |
KR20100080191A (ko) | 네트워크에 연결된 슬레이브 장치들의 동기 제어장치 및 방법 | |
EP3352392A1 (en) | Time synchronization packet processing method and device | |
WO2008069428A1 (en) | System and method for controlling priority in sca multi-component and multi-port environment | |
US11271714B2 (en) | Time synchronization system, time master, management master, and time synchronization method | |
US20060176830A1 (en) | Communication system, communication circuit and communication method | |
CN103259639B (zh) | 一种堆叠设备的时钟同步方法和设备 | |
JP5372699B2 (ja) | 車載ネットワーク装置 | |
CN114546928B (zh) | 核心簇同步的方法、控制方法及设备、核心、介质 | |
CN115882996B (zh) | 时钟同步方法、设备和介质 | |
US20230198648A1 (en) | Time synchronization method, device and apparatus, and storage medium | |
CN105577310A (zh) | 一种时间触发网络中任务分区与通信调度的同步方法 | |
CN103796277A (zh) | 一种指示信标帧发送和发送信标帧的方法、系统和装置 | |
CN114546926B (zh) | 核心簇同步、控制方法、数据处理方法、核心、设备、介质 | |
WO2020238764A1 (zh) | 时序管理方法、设备及系统 | |
JP2006304011A (ja) | インタフェース回路 | |
US20210357271A1 (en) | Synchronization of data processing in a calculating system | |
KR102548042B1 (ko) | 통신 방법, 장치 및 기기 | |
CN110221996B (zh) | 主控芯片中的控制器配置方法及装置 | |
JP2005237163A (ja) | モータ駆動装置 | |
CN114979976B (zh) | 数据处理方法、装置、设备及介质 | |
JPWO2008068795A1 (ja) | 通信システムおよび通信装置 | |
CN114301566B (zh) | 冗余系统的时钟同步方法、冗余系统及网络系统 | |
CN116470981A (zh) | 时间同步方法、装置、设备以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |