JP2007219875A - データ転送装置 - Google Patents

データ転送装置 Download PDF

Info

Publication number
JP2007219875A
JP2007219875A JP2006040233A JP2006040233A JP2007219875A JP 2007219875 A JP2007219875 A JP 2007219875A JP 2006040233 A JP2006040233 A JP 2006040233A JP 2006040233 A JP2006040233 A JP 2006040233A JP 2007219875 A JP2007219875 A JP 2007219875A
Authority
JP
Japan
Prior art keywords
output
clock
input
data
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006040233A
Other languages
English (en)
Inventor
Hiromasa Fukushima
宏昌 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006040233A priority Critical patent/JP2007219875A/ja
Publication of JP2007219875A publication Critical patent/JP2007219875A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

【課題】不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送ができるようにする。
【解決手段】入出力セル101〜103のうちの何れか1つ(例えば入出力セル102)からクロックをデータ出力装置200に出力する。クロックの出力に使用していないセル(例えば入出力セル103)で、データ転送装置100とデータ出力装置200との間を往復して帰ってきたクロックを受ける。そして、データ出力装置200がクロックに同期して出力したデータを、入力段フリップフロップ107によって、入出力セル103が受信したクロックに同期して保持する。
【選択図】図1

Description

本発明は、クロック同期データ転送を行なうデータ転送装置に関するものである。
データ転送装置の出力バッファは、不要輻射対策が必要であり、不要輻射対策のためには、出力バッファの出力能力を小さくすると効果がある。この場合、出力能力を小さくしすぎると機能的に不具合が発生するので、出力能力を可変できる出力バッファが考案されている(例えば特許文献1を参照)。また、出力能力違いの出力バッファを複数個用意して、機能的に動作できる最低出力能力の出力バッファを選択し、使用しない出力バッファをオフにしておくデータ転送装置もある。
図3は、出力能力違いの複数の出力バッファ(出力バッファ301・302・303)を備えた半導体集積回路300の例である。この半導体集積回路300は、出力信号(out)を端子304・305・306の何れかから出力する。出力バッファ301・302・303は、出力能力が互いに異なる出力バッファである。この例では、それぞれの出力能力は、16mA、4mA、1mAである。端子304は、出力バッファ301(出力能力16mAセル)に接続されていて、3端子の中で最強の出力能力である(高能力端子と呼ぶ)。端子305は、出力バッファ302(出力能力4mAセル)に接続されている(中能力端子と呼ぶ)。端子306は、出力バッファ303(出力能力1mAセル)に接続されていて、3端子の中で最低の能力である低能力端子である(低能力端子と呼ぶ)。
半導体集積回路300では、機能的に動作する出力バッファのうちで、最低出力能力の出力バッファを選択して、出力信号(out)の出力に使用する。例えば図3に示すように、出力バッファ302を使用する場合は、端子305と他の半導体集積回路等を接続して使用する。
一方、半導体集積回路(データ転送装置)には、他の半導体集積回路とクロックを共通にしてそのクロックに同期してデータを出力するクロック同期データ転送を行なうものがある。図4は、データ転送装置400が出力したクロックを、データ出力装置500の出力段フリップフロップ501とデータ転送装置400の入力段フリップフロップ401に接続し、それにより同期を取ってデータ通信を行なう例である。ここで、データ転送装置400がデータを受ける装置であり、データ出力装置500がデータを出力する装置である。入出力セル402の出力は、データ出力装置500における出力段フリップフロップ501のクロック端子に接続され、さらにデータ転送装置400における入力段フリップフロップ401のクロック端子にも接続されている。通信データは、出力段フリップフロップ501から、入力バッファ403を通過して入力段フリップフロップ401で取り込まれる。
クロック同期データ転送を行なう装置においても、不要輻射対策は必要である。例えば図5に示すデータ転送装置600は、能力違いの出力バッファを複数個用意して、不要輻射対策を行ないつつ、クロック同期データ転送を行なう例である。ここで、データ転送装置600がデータを受ける半装置であり、データ出力装置700がデータを出力する装置である。
データ転送装置600は、出力能力違いの入出力セル601・602・603の3種類の入出力セルを実装している。入出力セル601・602・603はそれぞれ、データ転送装置600の外部に信号を出力する出力バッファ(出力バッファ601a・602a・603a)と、データ転送装置600の外部からの信号を受ける入力バッファ(入力バッファ601b・602b・603b)とを備えている。出力バッファ601a・602a・603aは、オン状態またはオフ状態に制御可能な出力用バッファである。入力バッファ604は、データ出力装置700の出力(出力段フリップフロップ701の出力)を受ける入力バッファである。セレクタ605は、入力バッファ601b・602b・603bの出力なかから1つを選択して、入力段フリップフロップ607のクロック端子に出力するようになっている。選択回路606は、入出力セル601・602・603の出力をするかしないのかの制御を行うとともに、セレクタ605における選択を制御する。
データ出力装置700は、出力段フリップフロップ701を備え、出力段フリップフロップ701は、データ転送装置600から送られたクロックに同期して、端子703を介して、データをデータ転送装置600に送る。
データ転送装置600では、機能的に動作できる出力バッファのうち、最低出力能力の出力バッファ(この例では入出力セル602)を選択して出力に使用し、使用しない入出力セル601・603をオフにしている。また、この例では入出力セル602の出力は、入出力セル602内の入力バッファ602bを介してセレクタ605に出力されている。すなわち、データ転送装置600では、入出力セル602から出力されたクロックは、図5において太い線で記載している経路を通ってセレクタ605に入力される。
上記のデータ転送装置600は、クロック(CLKout)を端子609からデータ出力装置700に供給する。また、データ出力装置700では出力段フリップフロップ701が、端子702から得たクロックに同期して、転送データを端子703からデータ転送装置600(入力バッファ604)に送る。一方、データ転送装置600は、入出力セル602から出力したクロックを入出力セル602内の入力バッファ602bを介してセレクタ605に出力する。選択回路606は、セレクタ605を制御して、入力バッファ602bの出力が入力段フリップフロップ607のクロック端子に入力されるように制御する。これにより、入力段フリップフロップ607は、クロックに同期してデータ出力装置700出力された転送データを、同じクロックに同期して保持する。
図6は、データ転送装置600等のタイミングチャートである。図6において、信号S101は、端子609におけるクロックである。信号S101の波形は、基準の波形である。信号S102は、端子702におけるクロックである。信号S102は、伝送路を通ることにより遅延する。そのため信号S102は、波形が基準波形よりもなまっている。信号S103は、端子703における出力段フリップフロップ701の出力である。信号S103は、信号S102に同期して出力されている。信号S104は、端子611における出力段フリップフロップ701の出力である。信号S104は、伝送路を伝送されたことによって、信号S103よりも遅延している。信号S105は、入力バッファ604の出力波形である。信号S105は、入力バッファ604における内部遅延によって、信号S104よりも遅延している。信号S106は、セレクタ605の出力波形である。信号S106は、入出力セル602とセレクタ605における内部遅延によって、信号S101よりも遅延している。データ転送装置600においては、図6に示すSETUP時間が十分ある限り、不要輻射対策を行ないつつ、クロック同期データ転送が可能になる。
特開平11−261391号公報
しかしながら、上記のデータ転送装置600では、信号S106の遅延時間は、伝送路の長さには影響されないが、信号S105の遅延時間は伝送路の長さによって変ってくるので、伝送路が長くなって遅延量が大きくなると、入力段フリップフロップ607のクロックに対するデータのSETUP時間に余裕がなくなり、入力段フリップフロップ607におけるデータ取り込みの信頼性が低くなってしまうという問題を有している。
本発明は、上記の問題に着目してなされたものであり、不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送が可能なデータ転送装置を提供することを目的としている。
前記の課題を解決するため、請求項1の発明は、
クロックに同期してデータを出力するデータ出力装置に対して前記クロックを出力するとともに、前記データ出力装置が出力したデータを、伝送路を介して受信するデータ転送装置であって、
前記クロックを受けるとともに、出力をオン状態およびオフ状態の何れかに制御されて、オン状態の場合に前記クロックを出力する複数のクロック出力用セルと、
前記データ出力装置との間を往復して帰ってきたクロックを受けて出力するクロック受信用セルと、
複数のクロック出力用セルのうちの何れか1つをオン状態に制御する選択回路と、
前記クロック受信用セルが出力したクロックに同期して、前記データを保持する入力段フリップフロップと、
を備えたことを特徴とする。
これにより、伝送路の長さに応じて、クロックの遅延時間が調整されるので、不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送ができる。
また、請求項2の発明は、
請求項1のデータ転送装置であって、
前記クロック出力用セルは、
出力をオン状態およびオフ状態の何れかに制御可能な出力バッファと、
入力が前記出力バッファの出力と接続された入力バッファとを有して、双方向の入出力ができるように構成され、
前記クロック受信用セルは、前記選択回路によって出力がオフ状態に制御されているクロック出力用セルのうちの何れか1つにおける入力バッファと兼用されていることを特徴とする。
これにより、使用していないクロック出力用セルの1つをクロック受信用セルとして使用できるので、回路規模を増大させずに、不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送ができる。
本発明によれば、クロックの伝送路を往復にすることによって、伝送路の長さに応じて、クロックの遅延時間が調整されるので、不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送ができる。
以下、本発明の実施形態について図面を参照しながら説明する。図1は、本発明の実施形態に係るデータ転送装置100の構成を示すブロック図である。このデータ転送装置100は、クロックをデータ出力装置200に出力し、データ出力装置200がそのクロックに同期して出力したデータを、伝送路を介して受信する装置である。
(データ転送装置100の構成)
データ転送装置100は、図1に示すように、入出力セル101〜103、入力バッファ104、セレクタ105、選択回路106、入力段フリップフロップ107、および端子108〜111を備えている。
入出力セル101〜103は、それぞれ端子108〜110に接続され、双方向の信号入出力ができるようになっている。入出力セル101は出力バッファ101aと入力バッファ101bを備え、入出力セル102は、出力バッファ102aと入力バッファ102bを備え、入出力セル103は入出力セル103と入力バッファ103bを備えている。
出力バッファ101a・102a・103aは、それぞれ出力能力が異なる出力用バッファである。本実施形態では、出力バッファ101a・102a・103aの出力能力は、それぞれ16mA、4mA、および1mAである。また、出力バッファ101a・102a・103aは、出力をオン状態およびオフ状態の何れかに制御できるようになっている。ここで、オフ状態とはハイインピーダンス状態である。また、出力バッファ101a・102a・103aはそれぞれ、出力が端子108・109・110に接続され、入力には何れもクロック(CLKout)が入力されている。これにより、入出力セル101・102・103は、クロック出力用セルとして機能する。
入力バッファ101b・102b・103bは、入力がそれぞれ出力バッファ101a・102a・103aの出力と接続され(すなわち、端子108〜110に接続される)、出力がセレクタ105に接続されている。
入力バッファ104は、端子111に入力された信号を受けて、入力段フリップフロップ107に出力するようになっている。
セレクタ105は、入力バッファ101b・102b・103bの出力から何れか1つを選択して、入力段フリップフロップ107のクロック端子に出力するようになっている。
選択回路106は、出力バッファ101a・102a・103aのうちの何れか1つをオン状態に制御し、残りの2つをオフ状態に制御するとともに、さらに、セレクタ105による信号の選択を制御するようになっている。
入力段フリップフロップ107は、セレクタ105が出力した信号(クロック)に同期して、入力バッファ104の出力を保持するようになっている。
(データ出力装置200の構成)
データ出力装置200は、出力段フリップフロップ201、および端子202〜203を備えている。出力段フリップフロップ201は、端子202から入力されたクロックがクロック端子に入力され、このクロックに同期して、端子203を介してデータを出力するようになっている。
(データ転送装置100とデータ出力装置200の接続)
上記のデータ転送装置100では、出力バッファ101a・102a・103aのうちの1つがクロック(CLKout)を出力するように、オンオフが制御される。本実施形態では、不要輻射対策の観点から、機能的に動作可能な出力バッファのなかから最低出力のものがクロックの出力に使用される。ここでは、例えば出力バッファ102aがクロックの出力に使用されるものとする。クロックの出力に使用される出力バッファは、伝送路を介してデータ出力装置200と接続される。そのため、本実施形態では、端子109と端子202とが伝送路で接続されることによって、出力バッファ102aと出力段フリップフロップ201のクロック端子が接続されている。
また、クロックの出力に使用されない出力バッファ(本実施形態では出力バッファ101a・103a)に対応する入力バッファ(入力バッファ101b・103b)の1つには、データ転送装置100とデータ出力装置200との間を往復して帰ってきたクロックが入力される。本実施形態では、入力バッファ103bに帰ってきたクロックが入力されるものとする。そのため、本実施形態では、端子202と端子110とが伝送路によって接続されている。それにより、入出力セル102から出力されたクロックは、図1において太い線で記載している経路を通ってセレクタ105に帰り、入出力セル103は、クロック受信用セルとして機能する。
また、端子111と端子203も伝送路を介して接続され、入力バッファ104は、出力段フリップフロップ201が出力したデータを受けている。
(データ転送装置100の動作)
上記のデータ転送装置100では、クロックの出力に出力バッファ102aを使用するので、選択回路106は、出力バッファ102aをオン状態に制御する。出力バッファ102aが出力するクロック(CLKout)は、伝送路を介して端子202に供給される。データ出力装置200は、端子202から得たクロックを出力段フリップフロップ201のクロックとして使用し、このクロックに同期した転送データを端子203に出力する。端子203に出力された転送データは、伝送路を介してデータ転送装置100の端子111に入力される。端子111に入力された転送データは、入力バッファ104を介して入力段フリップフロップ107に入力される。
一方、端子202に到達したクロックは、別の経路を通って端子110に帰ってくる。端子110に帰ってきたクロックは、入力バッファ103bを介してセレクタ105に入力される。その際、選択回路106は、入力バッファ103bの出力が入力段フリップフロップ107のクロック端子に入力されるように、セレクタ105を制御する。これにより、入力段フリップフロップ107は、セレクタ105を介して入力されたクロックに同期して、入力バッファ104が出力したデータを受け取る。
図2は、データ転送装置100とデータ出力装置200が上記の動作を行なった場合のタイミングチャートである。図2において、信号S01は、端子109におけるクロックである。信号S01の波形は、基準の波形である。また、信号S02は、端子202におけるクロックである。信号S02は、信号S01が伝送路を通った後の信号であり、信号S01よりも遅延し、波形が基準波形よりなまっている。信号S03は、端子110におけるクロックである。信号S03は、信号S02が伝送路を通った後の信号であり、信号S02よりも遅延し、波形が信号S02よりなまっている。信号S04は、端子203における出力段フリップフロップ201の出力(転送データ)である。信号S04は、信号S02に同期して出力されている。信号S05は、端子111における転送データの波形である。信号S05は、信号S04が伝送路を通った後の信号であり、信号S04よりも遅延している。信号S06は、入力バッファ104の出力波形である。信号S06は、入力バッファ104における内部遅延によって、信号S05よりも遅延している。信号S07は、セレクタ105の出力波形である。信号S07は、入出力セル103とセレクタ105における内部遅延によって、信号S03よりも遅延している。
図2からわかるように、入力段フリップフロップ107に入力されるクロック(信号S07)に対する転送データ(信号S06)のSETUP時間は、余裕のもったものになっている。
上記のように本実施形態によれば、クロックの伝送路を往復にすることによって、伝送路の長さに応じ、入力段フリップフロップ107に入力されるクロックの遅延時間が調整される(すなわち、クロックと転送データの両方がデータ出力装置200から出力されたようにみせかけることができる)。それゆえ、入力段フリップフロップ107におけるセットアップ時間が余裕のあるものになり、タイミング関係が保たれる。
なお、上記の実施形態では、データ出力装置200から帰ってきたクロックを入出力セル103で受ける例を説明したが、例えば帰ってくるクロックを入出力セル101によって受けるようにしてもよい。この場合は、入出力セル101は、入力バッファ101bの出力が入力段フリップフロップ107に入力されるようにセレクタ105を制御する。
本発明に係るデータ転送装置は、クロックの伝送路を往復にすることによって、伝送路の長さに応じて、クロックの遅延時間が調整されるので、不要輻射対策を行ないつつ、伝送路の長さには影響されずにクロック同期データ転送ができるという効果を有し、クロック同期データ転送を行なうデータ転送装置等として有用である。
実施形態1に係るデータ転送装置100の構成を示すブロック図である。 データ転送装置でクロック同期データ転送が行なわれた場合のタイミングチャートである。 出力能力違いのバッファを複数備えたデータ転送装置の構成例を示すブロック図である。 クロック同期データ転送を行なうデータ転送装置の構成例を示すブロック図である。 不要輻射対策を行いつつ、クロック同期データ転送を行なうデータ転送装置の構成例を示すブロック図である。 図5に示すデータ転送装置のタイミングチャートである。
符号の説明
100 データ転送装置
101〜103 入出力セル
101a・102a・103a 出力バッファ
101b・102b・103b 入力バッファ
104 入力バッファ
105 セレクタ
106 選択回路
107 入力段フリップフロップ
108〜111 端子
200 データ出力装置
201 出力段フリップフロップ
202〜203 端子

Claims (2)

  1. クロックに同期してデータを出力するデータ出力装置に対して前記クロックを出力するとともに、前記データ出力装置が出力したデータを、伝送路を介して受信するデータ転送装置であって、
    前記クロックを受けるとともに、出力をオン状態およびオフ状態の何れかに制御されて、オン状態の場合に前記クロックを出力する複数のクロック出力用セルと、
    前記データ出力装置との間を往復して帰ってきたクロックを受けて出力するクロック受信用セルと、
    複数のクロック出力用セルのうちの何れか1つをオン状態に制御する選択回路と、
    前記クロック受信用セルが出力したクロックに同期して、前記データを保持する入力段フリップフロップと、
    を備えたことを特徴とするデータ転送装置。
  2. 請求項1のデータ転送装置であって、
    前記クロック出力用セルは、
    出力をオン状態およびオフ状態の何れかに制御可能な出力バッファと、
    入力が前記出力バッファの出力と接続された入力バッファとを有して、双方向の入出力ができるように構成され、
    前記クロック受信用セルは、前記選択回路によって出力がオフ状態に制御されているクロック出力用セルのうちの何れか1つにおける入力バッファと兼用されていることを特徴とするデータ転送装置。
JP2006040233A 2006-02-17 2006-02-17 データ転送装置 Withdrawn JP2007219875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040233A JP2007219875A (ja) 2006-02-17 2006-02-17 データ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040233A JP2007219875A (ja) 2006-02-17 2006-02-17 データ転送装置

Publications (1)

Publication Number Publication Date
JP2007219875A true JP2007219875A (ja) 2007-08-30

Family

ID=38497103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040233A Withdrawn JP2007219875A (ja) 2006-02-17 2006-02-17 データ転送装置

Country Status (1)

Country Link
JP (1) JP2007219875A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9146579B2 (en) 2012-09-14 2015-09-29 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host for controlling eMMC method operating eMMC system
US9535451B2 (en) 2012-09-14 2017-01-03 Samsung Electronics Co., Ltd. Embedded multimedia card using unidirectional data strobe signal, host for controlling the same, and related methods of operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9146579B2 (en) 2012-09-14 2015-09-29 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host for controlling eMMC method operating eMMC system
US9535451B2 (en) 2012-09-14 2017-01-03 Samsung Electronics Co., Ltd. Embedded multimedia card using unidirectional data strobe signal, host for controlling the same, and related methods of operation

Similar Documents

Publication Publication Date Title
US7684534B2 (en) Method and apparatus for handling of clock information in serial link ports
JP3521233B2 (ja) Smii規格による装置間のデータ転送中継装置及びその方法
US7965581B2 (en) System with controller and memory
US7702945B2 (en) Semiconductor device and communication control method
JP2010158004A (ja) 遅延回路及び可変遅延回路
CN105578585B (zh) 一种确定链路延时的方法、装置和通信设备
US8031539B2 (en) Memory device and memory system comprising a memory device and a memory control device
US20150206563A1 (en) Semiconductor system
JP2005275777A (ja) データ転送装置
KR100414943B1 (ko) 콤팩트 피씨아이에 기반한 다중 처리 시스템에서의 클럭분배 장치 및 방법
US20070028059A1 (en) Method of operating a memory device, memory module, and a memory device comprising the memory module
JP2007219875A (ja) データ転送装置
KR20170075473A (ko) 신호 쉬프팅 회로, 베이스 칩 및 이를 포함하는 반도체 시스템
US10015025B2 (en) Semiconductor device performing de-skew operation
US8495409B2 (en) Host controller, semiconductor device and method for setting sampling phase
KR100580179B1 (ko) 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치
JP2008092285A (ja) 移動通信端末及びその制御方法
JP2013145135A (ja) 半導体集積回路及びそのテスト方法
JP2000029561A (ja) クロック供給回路
US10033525B2 (en) Transmission device and signal processing method
TW200424827A (en) Reset scheme for I/O pads in a source synchronous system
EP1493233A1 (en) Selectable clocking architecture
KR20090005444A (ko) 반도체 테스트 장치의 데이터 캡쳐 회로
US20070170970A1 (en) Semiconductor device and data input/output system
JP2002108809A (ja) ソースシンクロナスデータ転送方法及びソースシンクロナスデータ転送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A761 Written withdrawal of application

Effective date: 20090319

Free format text: JAPANESE INTERMEDIATE CODE: A761