JP2018186126A - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2018186126A
JP2018186126A JP2017085422A JP2017085422A JP2018186126A JP 2018186126 A JP2018186126 A JP 2018186126A JP 2017085422 A JP2017085422 A JP 2017085422A JP 2017085422 A JP2017085422 A JP 2017085422A JP 2018186126 A JP2018186126 A JP 2018186126A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
metal
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017085422A
Other languages
English (en)
Other versions
JP6728097B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
正靖 宮田
Masayasu Miyata
正靖 宮田
弘剛 西野
Hirotake Nishino
弘剛 西野
佳彦 守山
Yoshihiko Moriyama
佳彦 守山
祐一郎 三谷
Yuichiro Mitani
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017085422A priority Critical patent/JP6728097B2/ja
Priority to US15/891,960 priority patent/US10249718B2/en
Publication of JP2018186126A publication Critical patent/JP2018186126A/ja
Application granted granted Critical
Publication of JP6728097B2 publication Critical patent/JP6728097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクト抵抗の低減可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、金属層と、ｎ型の第１の炭化珪素領域と、金属層と第１の炭化珪素領域との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第２の炭化珪素領域と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なＳｉＣデバイスを実現することができる。
ＳｉＣデバイスの特性向上のため、ｎ型不純物領域の上に設けられる金属電極のコンタクト抵抗の低減が望まれる。例えば、縦型ＳｉＣデバイスの裏面電極のコンタクト抵抗の低減は、オン抵抗を低減させる観点から重要である。
特許第５４１８４６６号公報
本発明が解決しようとする課題は、コンタクト抵抗の低減可能な半導体装置を提供することにある。
実施形態の半導体装置は、金属層と、ｎ型の第１の炭化珪素領域と、前記金属層と前記第１の炭化珪素領域との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第２の炭化珪素領域と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の作用を示す図。 第１の実施形態の作用を示す図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の駆動装置の模式図。 第５の実施形態の車両の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、金属層と、ｎ型の第１の炭化珪素領域と、金属層と第１の炭化珪素領域との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第２の炭化珪素領域と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、炭化珪素層へのコンタクト構造を有する。図１は、本実施形態の半導体装置に含まれるコンタクト構造の断面図である。本実施形態のコンクト構造を備える半導体装置の種類は特に限定されるものではない。例えば、単体のトランジスタ、単体のダイオード、あるいは、複数のトランジスタや複数のダイオードを組み合わせた集積回路（ＩＣ）であっても構わない。
コンタクト構造は、炭化珪素層１１０、金属電極１１２（金属層）、層間絶縁層１２０を備える。
炭化珪素層１１０内には、ｐ型のｐ型領域１１４、ｎ＋型のｎ型領域１１６（第１の炭化珪素領域）、金属の金属領域１１８（第２の炭化珪素領域）を備える。
炭化珪素層１１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
ｐ型領域１１４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐ型領域１１４のｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ｎ＋型のｎ型領域１１６は、金属電極１１２とｐ型領域１１４との間に設けられる。ｎ型領域１１６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ｎ型領域１１６のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
金属領域１１８は、金属電極１１２とｎ型領域１１６との間に設けられる。金属領域１１８は、ｐ型領域１１４と離間している。
金属領域１１８は、金属である。金属領域１１８は、金属化した炭化珪素である。金属領域１１８は、結晶（ｃｒｙｓｔａｌ）、多結晶（ｐｏｌｙｃｒｙｓｔａｌ） 、微結晶（ｍｉｃｒｏｃｒｙｓｔａｌ） 、又はアモルファス（ａｍｏｒｐｈｏｕｓ）であっても構わない。
金属領域１１８は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。あるいは、金属不純物は、炭化珪素の炭素欠陥に入っている。
金属不純物の金属領域１１８中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である。
金属領域１１８の深さは、例えば、ｎ＋型のｎ型領域１１６よりも浅い。金属領域１１８の深さは、例えば、０．０１μｍ以上１．０μｍ以下である。金属領域１１８の厚さは、例えば、０．０１μｍ以上１．０μｍ以下である。イオンインプラや電子イオン照射、及び金属拡散の組合せにより形成するので、１．０μｍ以下程度となる。
金属領域１１８のシート抵抗は、例えば、０．５Ω／□以下である。金属領域１１８の仕事関数は、例えば、３．７ｅＶ以下である
層間絶縁層１２０は、炭化珪素層１１０の上に設けられる。層間絶縁層１２０は、例えば、酸化シリコンである。
金属電極１１２は、金属領域１１８に接する。
金属電極１１２は、金属を含む。金属電極１１２を形成する材料は金属を含む材料であれば、特に限定されるものではない。金属電極１１２は、例えば、金属である。
金属電極１１２は、金属領域１１８を介してｎ型領域１１６と接するので、金属電極１１２の仕事関数に関係なく、どのような種類の金属であっても、金属電極１１２とｎ型領域１１６の間は、低抵抗のコンタクトが形成可能である。金属電極１１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）を含む。金属電極１１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の合金である。金属電極１１２を形成する金属は、例えば、ニッケル（Ｎｉ）である。また、ニッケルシリサイド（例えばＮｉＳｉ、Ｎｉ２Ｓｉ、ＮｉＳｉ２）やチタンシリサイド（例えばＴｉＳｉ）などの金属シリサイドでも構わない。また、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化モリブデン（Ｍｏ２Ｎ）、リンドープポリシリコン（Ｐドープｐ−Ｓｉ）などのように加工性に優れる金属を用いることも可能である。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）やＳｂ（アンチモン）などを適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などを適用することも可能である。
半導体体領域の不純物の種類、不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。また、炭化珪素領域が、半導体であるか金属であるかは、例えば、ＳＣＭにより判断することが可能である。また、炭化珪素領域が、半導体であるか金属であるかは、例えば、炭化珪素領域の抵抗の温度依存性を測定することにより判断することが可能である。上記元素が炭化珪素の結晶構造のシリコンサイト及び炭素サイトのいずれの位置に存在するかは、例えば、Ｘ線光電子分光（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）により、判定することが可能である。
次に、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、ｎ型の第１の炭化珪素領域に、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素をイオン注入し、少なくとも一つの元素をイオン注入した後に熱処理を行い、少なくとも一つの元素が注入された領域を金属化して金属の第２の炭化珪素領域を形成し、第２の炭化珪素領域の上に金属層を形成する。
図２〜図６は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
以下、上記少なくとも一つの元素がニッケル（Ｎｉ）である場合を例に説明する。
まず、ｐ型領域１１４を有する炭化珪素層１０にフォトリソグラフィとエッチングによるパターニングにより、例えば酸化シリコンの第１のマスク材１４２を形成する。次に、この第１のマスク材１４２をイオン注入マスクとして用いて、ｎ型不純物であるリン（Ｐ）をｐ型領域１１４にイオン注入し、ｎ型領域１１６（第１の炭化珪素領域）を形成する（図２）。
次に、高温アニールを行う。高温アニールでは、ｎ型領域１１６のｎ型不純物の活性化を行う。高温アニールの条件は、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気、加熱温度１６００℃以上２０００℃以下、加熱時間１０分以上６０分以下である。
次に、炭化珪素層１０の上に、層間絶縁層１２０を堆積する。層間絶縁層１２０は、例えば、酸化シリコンである。次に、層間絶縁層１２０にフォトリソグラフィとエッチングによるパターニングにより、コンタクトホール１２１を形成する（図３）。
次に、層間絶縁層１２０をイオン注入マスクとして用いて、ｎ型領域１１６にニッケル（Ｎｉ）をイオン注入し金属不純物領域１１７を形成する（図４）。
次に、層間絶縁層１２０をイオン注入マスクとして用いて、金属不純物領域１１７にシリコン（Ｓｉ）をイオン注入する（図５）。
次に、低温アニールを行う。低温アニールにより、金属不純物領域１１７を金属化して、金属領域１１８を形成する（図６）。
低温アニールの温度は高温アニールの温度より低い。低温アニールの条件は、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気、加熱温度６００℃以上９００℃以下、加熱時間１０分以上６０分以下である。
次に、金属電極１１２がコンタクトホール１２１内に形成される。金属電極１１２は、例えば、スパッタ法による金属材料の堆積と、フォトリソグラフィとエッチングによるパターニングにより、形成される。金属電極１１２は、例えば、Ｔｉ（チタン）とＡｌ（アルミニウム）のスパッタとパターニングにより形成される。
次に、金属電極１１２のコンタクト抵抗を低減するために、電極アニールが行われる。電極アニールの条件は、例えば、アルゴンガス雰囲気、３００℃以上５００℃以下である。
以上の製造方法により、図１に示すコンタクト構造が形成される。
以下、本実施形態の作用及び効果について詳述する。
ＳｉＣデバイスの特性向上のため、ｎ型不純物領域の上に設けられる金属電極のコンタクト抵抗の低減することが要求される。しかし、ＳｉＣはＳｉと比較して伝導帯下端のポテンシャルエネルギーが小さい。このため、ｎ型不純物領域との間の障壁が低くなるような仕事関数を備える適当な金属材料がなく、コンタクト抵抗の低い金属電極の形成がＳｉの場合と比較して困難である。本実施形態のコンタクト構造では、ｎ型不純物領域の一部を金属化することにより、金属電極のコンタクト抵抗を低減する。
発明者らによる第１原理計算による検討の結果、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（金属不純物）が入ることにより、半導体であるＳｉＣが金属化することが明らかになった。以下、上記元素（金属不純物）がニッケル（Ｎｉ）である場合を例に説明する。
図７は、本実施形態の作用を示す図である。図７（ａ）が、金属不純物を含まない場合の炭化珪素（ＳｉＣ）のバンド図である。図７（ｂ）が、金属不純物が炭化珪素の結晶構造の炭素サイトに入った場合のバンド図である。図７（ａ）、図７（ｂ）ともに、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第１原理計算によれば、ニッケルが炭素のサイトに入ることによりＳｉＣが金属化し、その仕事関数が３．７電子ボルト（ｅＶ）以下となる。この仕事関数は、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０電子ボルトにほぼ等しくなる。
この状態は、図７（ｂ）に示すように、ＳｉＣの禁制帯中に新たに形成される準位に、ニッケルから電子が供給されて、充填されることにより実現されると考えられる。ＳｉＣのバンドギャップ中に形成される準位は、炭素欠陥が生ずることにより形成されるシリコンのダングリングボンドに起因すると考えられる。
炭素欠陥は、例えば、ＳｉＣ中に不純物を導入するイオン注入のダメージにより生成される。炭素欠陥が生ずると、ＳｉＣの禁制帯中のＳｉＣの伝導帯下端近傍に、空の準位が出現する。この空の準位に、炭素サイトに入ったニッケルから電子が供給されることで、空の準位が埋まり、ＳｉＣが金属化すると考えられる。
ＳｉＣ中のニッケルは、平衡状態では炭素サイトよりもシリコンサイト又は格子間に入る方がより安定である。ニッケルがシリコンサイトや格子間に入った場合は、ＳｉＣは金属化せず半導体のままとなる。
ＳｉＣをニッケルの導入により金属化させるためには、例えば、ＳｉＣ中にイオン注入によりニッケルを導入し、イオン注入ダメージにより、炭素欠陥を大量に生成させることが好ましい。炭素欠陥を生成することにより、ニッケルが炭素のサイトに入りやすくなり、ニッケルがシリコンサイトに入ることを抑制する。
また、例えば、熱処理の前に、ＳｉＣに電子線を照射することも炭素欠陥を大量に生成させる上で有効と考えられる。
ニッケルの導入によるＳｉＣの金属化を促進する観点から、ＳｉＣ中にニッケルと共にシリコンを導入することが好ましい。
図８は、本実施形態の作用を示す図である。図８は、ＳｉＣ中にニッケルと共にシリコンを導入した場合の、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第１原理計算によれば、図８に示すように、シリコンが導入されることにより、ＳｉＣの禁制帯中に、更に新たな準位が形成される。この新たに形成される準位は、ニッケルが導入されることで形成される準位と、価電子帯との間を埋めるように形成される。したがって、金属化したＳｉＣの抵抗がより低減される。
また、ニッケルとシリコンとを共ドープすることにより、サイトコンペティションの効果により、ニッケルがＳｉＣのシリコンサイトよりも炭素サイトに入りやすくなる。したがって、ＳｉＣの金属化が促進される。
以上、ＳｉＣを金属化させる元素としてニッケル（Ｎｉ）を例に説明したが、パラジウム（Ｐｄ）及び白金（Ｐｔ）においても同様の作用が得られることが、第１原理計算により確認されている。
コンタクト抵抗を低減するために、ｎ型不純物領域に、例えば、ニッケルのようにシリサイド化する金属膜のＳｉＣ上への堆積と熱処理により、金属シリサイドを形成する場合がある。この場合、ｎ型不純物領域とＳｉＣとの界面に、炭素クラスタが析出する。このような炭素クラスタは、金属電極とＳｉＣの間の界面抵抗の上昇や、金属電極の膜はがれの原因となり得る。
本実施形態では、図１に示すように、金属化したＳｉＣである金属領域１１８を、金属電極１１２とｎ型領域１１６との間に設ける。
上述のように、金属化したＳｉＣの仕事関数は、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０電子ボルトにほぼ等しくなる。したがって、金属領域１１８の仕事関数と、半導体ソース領域２８の伝導帯下端の真空位置から測定したポテンシャルエネルギーがほぼ等しくなる。
このため、金属領域１１８とｎ型領域１１６との間のエネルギー障壁がなくなるか、又は、極めて小さくなる。よって、金属領域１１８とｎ型領域１１６との間の界面抵抗も小さくなる。よって、金属電極１１２のｎ型領域１１６へのコンタクト抵抗が低減する。
金属電極１１２とｎ型領域１１６との間が、例えば、シリサイドなどより抵抗の低い金属であることも、コンタクト抵抗の低減に寄与する。
また、金属化したＳｉＣは、耐酸化性にも優れる。したがって、上記コンタクト構造を備える半導体装置の信頼性も向上する。
さらに、同じＳｉＣで構成される金属領域１１８とｎ型領域１１６との境界は連続的な界面となり、炭素クラスタは形成されない。したがって、炭素クラスタの形成による、界面抵抗の上昇や膜剥がれの問題を回避できる。この観点からも、上記コンタクト構造を備える半導体装置の信頼性が向上する。
金属不純物の金属領域１１８中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下であることが好ましく、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下であることがより好ましい。上記範囲を下回ると、金属領域１１８が十分金属化されないおそれがある。また、上記範囲を上回る金属不純物の導入は、固溶限界を超える可能性があり困難である。
また、コンタクト抵抗を低減する観点から、金属領域１１８のシート抵抗が、０．５Ω／□以下であることが好ましい。０．１Ω／□以下であることがより好ましく、０．０５Ω／□以下であることが更に好ましい。
また、金属領域１１８とｎ型領域１１６との間の障壁を低減し、コンタクト抵抗を低減する観点から、金属領域１１８の仕事関数が３．７ｅＶ（電子ボルト）以下であることが好ましい。３．６ｅＶ（電子ボルト）以下であることが更に好ましい。
金属不純物の導入後の、低温アニールの温度は、６００℃以上９００℃以下であることが好ましく、７００℃以上８００℃以下であることがより好ましい。上記範囲を下回ると、金属不純物が炭素サイトに入らないおそれがある。また、上記範囲を上回ると、金属不純物が炭素サイトよりもシリコンサイトに入りやすくなる可能性がある。
もっとも、金属不純物とシリコンとを共ドープした場合には、炭素サイトにおける金属不純物がより安定となる。このため、例えば、金属不純物の導入後に例えば１０００℃以上の、必要であれば最大１８００℃以下までの高温アニールで、金属領域１１８を形成することも可能である。例えば、ドーパントの活性化アニールと同時に金属領域１１８を形成するアニールをしたい場合などは、１８００℃でのアニールが考えられる。一方で、本実施形態のように絶縁膜／ＳｉＣ基板界面等のデバイス構造を形成後に金属領域１１８を形成したい場合には、９００℃以下の低温でのアニールが好ましい。
金属不純物がＳｉＣのシリコンサイトよりも炭素サイトに入りやすくする観点から、シリコンのイオン注入ドーズ量は、ニッケルのイオン注入のドーズ量の５倍以上が好ましく、１０倍以上がより好ましい。
以上、本実施形態の半導体装置及びその製造方法によれば、金属電極とｎ型不純物領域との間に金属のＳｉＣを設けることでコンタクト抵抗の低減が可能となる。また、信頼性の高いコンタクト構造が実現できる。よって、特性に優れた信頼性の高い半導体装置が実現される。また、シリサイド化等の反応を使っていないことから、ＳｉＣ金属領域と金属電極の界面が一様な状態となる。ＳｉＣ金属領域を用いない場合は金属とＳｉＣとの界面での反応を使うため、障壁や炭素欠陥等がランダムに分布しており、例えば障壁に高低が生まれる。
（第２の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する第１の炭化珪素領域と、第１の炭化珪素領域と第２の電極との間に位置し、第１の炭化珪素領域よりもｎ型不純物の不純物濃度の高いｎ型の第２の炭化珪素領域と、第２の炭化珪素領域と第２の電極との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第３の炭化珪素領域と、を備える。
本実施形態の半導体装置は、縦型デバイスの裏面電極に、第１の実施形態と同様の金属領域を設ける。以下、第１の実施形態と重複する内容については記述を省略する。
図９は、本実施形態の半導体装置の模式断面図である。炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ１００は、例えば、ｐ型のボディ領域とｎ型のソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２（第２の炭化珪素領域）、ｎ−型のドリフト領域２４（第１の炭化珪素領域）、ｐ型のボディ領域２６、ｎ＋型のソース領域２８、金属領域３０（第３の炭化珪素領域）、ｐ＋型のボディコンタクト領域３２を備える。
炭化珪素層１０の少なくとも一部は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０の少なくとも一部は、ゲート電極１８とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
炭化珪素層１０は、第１の面（図９中“Ｐ１”）と第２の面（図９中“Ｐ２”）とを備える。以下、第１の面を表面、第２の面を裏面とも称する。なお、以下、「深さ」とは、第１の面を基準とする深さを意味する。
第１の面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ｎ＋型のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２４のｎ型不純物の不純物濃度は、ドレイン領域２２のｎ型不純物の不純物濃度よりも低い。ドリフト領域２４のｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。ドリフト領域２４の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ボディ領域２６は、ソース電極１２とドリフト領域２４のとの間に設けられる。ボディ領域２６とゲート絶縁層１６の接する面は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２６のｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ボディ領域２６の深さは、例えば、０．３μｍ以上０．８μｍ以下である。
ソース領域２８は、ソース電極１２とボディ領域２６の間に設けられる。ソース領域２８は、ドリフト領域２４と離間している。
ソース領域２８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域２８のｎ型不純物の不純物濃度は、ドリフト領域２４のｎ型不純物の不純物濃度よりも高い。
ソース領域２８のｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。半導体ソース領域２８の深さはボディ領域２６の深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。
ソース領域２８は、例えば、ソース電極１２の電位に固定される。
ｐ＋型のボディコンタクト領域３２は、ソース電極１２とボディ領域２６との間に設けられる。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、ボディ領域２６のｐ型不純物の不純物濃度よりも高い。
ボディコンタクト領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ボディコンタクト領域３２の深さは、例えば、０．３μｍ以上０．６μｍ以下である。
ボディコンタクト領域３２は、例えば、ソース電極１２の電位に固定される。
金属領域３０は、ドレイン領域２２とドレイン電極１４との間に設けられる。金属領域３０は、金属である。金属領域３０は、金属化した炭化珪素である。
金属領域３０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。あるいは、金属不純物は、炭化珪素の炭素欠陥に入っている。
金属不純物の金属領域３０中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である。金属領域３０の厚さは、例えば、０．０１μｍ以上１．０μｍ以下である。
金属領域３０のシート抵抗は、例えば、０．５Ω／□以下である。金属領域３０の仕事関数は、例えば、３．７ｅＶ以下である
ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
ゲート絶縁層１６は、ゲート電極１８とボディ領域２６との間に設けられる。また、ゲート絶縁層１６は、ゲート電極１８とドリフト領域２４との間に設けられる。ゲート絶縁層１６は、例えば、ボディ領域２６に接する。
ゲート絶縁層１６は、例えば、酸化シリコンである。ゲート絶縁層１６には、例えば、Ｈｉｇｈ−ｋ絶縁材料（高誘電率絶縁材料）が適用可能である。
層間絶縁層２０は、ゲート電極１８上に設けられる。層間絶縁層２０は、例えば、酸化シリコンである。
ソース電極１２は、ソース領域２８に接する。また、ソース電極１２は、ボディコンタクト領域３２に接する。
ソース電極１２は、金属を含む。ソース電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の合金である。
ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、金属領域３０に接する。
ドレイン電極１４は金属を含む。ドレイン電極１４を形成する材料は金属を含む材料であれば、特に限定されるものではない。ドレイン電極１４は、例えば、金属である。
ドレイン電極１４は、金属領域３０を介してｎ＋型のドレイン領域２２に接するため、ドレイン電極の仕事関数に関係なく、どのような種類の金属であっても、ドレイン電極１４とドレイン領域２２の間は、低抵抗のコンタクトが形成可能である。ドレイン電極１４を形成する金属は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銀（Ａｇ）、又は、金（Ａｕ）を含む金属又は合金である。また、ニッケルシリサイド（例えばＮｉＳｉ、Ｎｉ２Ｓｉ、ＮｉＳｉ２）やチタンシリサイド（例えばＴｉＳｉ）などの金属シリサイドでも構わない。また、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化モリブデン（Ｍｏ２Ｎ）、リンドープポリシリコン（Ｐドープｐ−Ｓｉ）などのように加工性に優れる金属を用いることも可能である。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）やＳｂ（アンチモン）などを適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などを適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。
図１０〜図１４は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
以下、上記少なくとも一つの元素がニッケル（Ｎｉ）である場合を例に説明する。
まず、ｎ＋型のドレイン領域２２、ｎ−型のドリフト領域２４を有する炭化珪素層１０を準備する。炭化珪素層１０の厚さは、例えば、３００μ以上５００μｍ以下である。次に、公知の製造方法により、ｐ型のボディ領域２６、ｎ＋型のソース領域２８、ｐ＋型のボディコンタクト領域３２、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を形成する（図１０）。
次に、炭化珪素層１０を薄くする（図１１）。言い換えれば、ｎ＋型のドレイン領域２２を薄くする。ｎ＋型のドレイン領域２２の裏面側から、ｎ＋型のドレイン領域２２を裏面研削又はＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）で削り、ｎ＋型のドレイン領域２２を薄くする。例えば、ｎ＋型のドレイン領域２２を９０μｍ程度まで薄くする。
次に、炭化珪素層１０の裏面側から、ドレイン領域２２にニッケル（Ｎｉ）をイオン注入し金属不純物領域２９を形成する（図１２）。
次に、炭化珪素層１０の裏面側から、金属不純物領域２９にシリコン（Ｓｉ）をイオン注入する（図１３）。
次に、低温アニールを行う。低温アニールにより、金属不純物領域２９を金属化して、金属領域３０を形成する（図１４）。
次に、炭化珪素層１０のソース電極１２と反対側に、導電性のドレイン電極１４が形成される。言い換えれば、ソース電極１２との間にドリフト領域２４を挟んでドレイン電極１４が形成される。ドレイン電極１４は、例えば、金属材料のスパッタにより形成される。金属材料は、例えば、ニッケル（Ｎｉ）である。
次に、ソース電極１２とドレイン電極１４のコンタクト抵抗を低減するために、低温アニールが行われる。低温アニールは、例えば、アルゴンガス雰囲気で、３００℃以上５００℃以下で行われる。
以上の製造方法により、図９に示すＭＯＳＦＥＴ１００が形成される。
本実施形態のような、炭化珪素層１０の上下に金属電極を備える縦型ＳｉＣデバイスでは、裏面電極のコンタクト抵抗の低減、及び、裏面電極の信頼性の向上が期待される。
ｎ＋型の炭化珪素層上に、ドレイン電極を金属膜の堆積と熱処理により形成する場合、ｎ＋型のドリフト領域のようなｎ型のＳｉＣ半導体層の伝導帯下端に相当する仕事関数を備える適当な金属材料が存在しない。このため、ドレイン電極の金属層と、ｎ＋型の炭化珪素層との間にエネルギー障壁が残り、ドレイン電極のコンタクト抵抗を十分低減できないおそれがある。
また、ドレイン電極を金属膜の堆積と熱処理により形成する場合、コンタクト抵抗を低減するためには１０００℃以上の温度で行うことが望ましい。しかしながら、１０００℃以上の熱処理を表面のＭＯＳ構造形成後に行うと、例えば、炭化珪素層とゲート絶縁膜との界面を終端していた水素が離脱して閾値変動が生じる等、デバイス特性への悪影響が懸念される。
閾値変動については、ドレイン電極の形成後に、例えば、１０００℃未満の水素含有雰囲気で熱処理をする方法も考えらえる。この方法によれば、炭化珪素層とゲート絶縁膜との界面を再度水素終端することが可能となる。しかし、この場合は、製造工程が増加するという問題が新たに発生する。
さらに、ドレイン電極を、例えば、ニッケルのようにシリサイド化する金属膜の堆積と熱処理により形成する場合、ドレイン電極と炭化珪素層との界面に、炭素クラスタが析出する。このような炭素クラスタは、ドレイン電極と炭化珪素層のコンタクト抵抗の上昇や、ドレイン電極の膜はがれの原因となり得る。
また、ＭＯＳＦＥＴのオン抵抗を低減するため、ドレイン電極形成前に、炭化珪素層を薄膜化する。この場合、ウェハのハンドリングや反り抑制の観点から、薄膜化には限界があり、オン抵抗を十分低減できない懸念がある。
本実施形態では、図９に示すように、金属化したＳｉＣである金属領域３０を、ドレイン電極１４とドレイン領域２２との間に設ける。したがって、ドレイン電極１４と、ｎ＋型のドレイン領域２２との間のエネルギー障壁がなくなるか、又は、極めて小さくなる。よって、ドレイン電極１４とドレイン領域２２との間のコンタクト抵抗を低減することが可能となる。
また、本実施形態の金属領域３０は、１０００℃未満の低温、例えば、８００℃以下の温度でも形成できる。このため、低温で低抵抗な界面を形成することが可能である。したがって、閾値変動等のデバイス特性への影響を生じさせることなくドレイン電極１４の形成が可能となる。よって、ドレイン電極１４形成後の水素含有雰囲気での熱処理等、追加の製造工程も不要となる。
さらに、ドレイン電極１４形成の際には、ドレイン領域２２と金属領域３０との境界は連続的な界面となり、炭素クラスタは形成されない。したがって、炭素クラスタの形成による、コンタクト抵抗の上昇や膜剥がれの問題を回避できる。
また、本実施形態の金属領域３０は、ｎ＋型のドレイン領域２２に上記元素をイオン注入することで形成される。言い換えれば、ｎ＋型のドレイン領域２２の一部を金属領域３０に変換している。したがって、実質的にｎ＋型のドレイン領域２２を低抵抗化することになる。よって、ｎ＋型のドレイン領域２２の薄膜化に限界があったしても、ＭＯＳＦＥＴ１００のオン抵抗の低減が可能となる。
金属不純物の金属領域３０中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下であることが好ましく、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下であることがより好ましい。上記範囲を下回ると、金属領域３０が十分金属化されないおそれがある。また、上記範囲を上回る金属不純物の導入は、固溶限界を超える可能性があり困難である。
また、ＭＯＳＦＥＴ１００のオン抵抗低減の観点から、金属領域３０のシート抵抗が、０．５Ω／□以下であることが好ましい。０．１Ω／□以下であることがより好ましく、０．０５Ω／□以下であることが更に好ましい。
また、金属領域３０とドレイン領域２２との間の障壁を低減し、コンタクト抵抗を低減する観点から、金属領域３０の仕事関数が３．７ｅＶ（電子ボルト）以下であることが好ましい。３．６ｅＶ（電子ボルト）以下であることが更に好ましい。
金属不純物の導入後の、低温アニールの温度は、６００℃以上９００℃以下であることが好ましく、７００℃以上８００℃以下であることがより好ましい。上記範囲を下回ると、金属不純物が炭素サイトに入らないおそれがある。また、上記範囲を上回ると、金属不純物が炭素サイトよりもシリコンサイトに入りやすくなる可能性がある。また、上記の範囲のように低温であれば、閾値変動等のデバイス特性への影響を生じさせることなく金属領域３０の形成が可能となる。
金属不純物がＳｉＣのシリコンサイトよりも炭素サイトに入りやすくする観点から、シリコンのイオン注入ドーズ量は、ニッケルのイオン注入のドーズ量の５倍以上が好ましく、１０倍以上がより好ましい。
以上、本実施形態の半導体装置及びその製造方法によれば、ＭＯＳＦＥＴの裏面電極のコンタクト抵抗を低減することが可能となる。また、低温の製造方法により裏面電極形成におけるデバイス特性の変動を抑制することができる。また、裏面電極の膜剥がれなどが抑制されＭＯＳＦＥＴの信頼性が向上する。また、ＭＯＳＦＥＴのオン抵抗が低減し、高性能なＭＯＳＦＥＴが実現される。また、シリサイド化等の反応を使っていないことから、ＳｉＣ金属領域と金属電極の界面が一様な状態となる。
（第３の実施形態）
本実施形態の半導体装置は、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｃｋｙ）ダイオードである点で、第２の実施形態と異なっている。裏面電極の構成及びその製造方法については、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置であるＪＢＳダイオードの構成を示す模式断面図である。
このＭＢＳダイオード２００は、炭化珪素層５０、アノード電極５２（第１の電極）、カソード電極５４（第２の電極）を備える。カソード電極５４が裏面電極である。
炭化珪素層５０内には、ｎ＋型のカソード領域６２（第２の炭化珪素領域）、ｎ−型のドリフト領域６４（第１の炭化珪素領域）、ｐ型のアノード領域６６、ｐ＋型のアノードコンタクト領域６８、金属領域７０を備える。
金属領域７０は、カソード領域６２とカソード電極５４との間に設けられる。金属領域７０は、金属である。金属領域７０は、金属化した炭化珪素である。
金属領域７０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。あるいは、金属不純物は、炭化珪素の炭素欠陥に入っている。
以上、本実施形態の半導体装置及びその製造方法によれば、ＭＰＳダイオードの裏面電極のコンタクト抵抗を低減することが可能となる。低温の製造方法により裏面電極形成におけるデバイス特性の変動を抑制することができる。また、裏面電極の膜剥がれなどが抑制されＭＰＳダイオードの信頼性が向上する。また、ＭＰＳダイオードのオン抵抗が低減し、高性能なＭＰＳダイオードが実現される。また、シリサイド化等の反応を使っていないことから、ＳｉＣ金属領域と金属電極の界面が一様な状態となる。
（第４の実施形態）
本実施形態のインバータ回路及び駆動装置は、第２の実施形態の半導体装置を備える駆動装置である。
図１６は、本実施形態の駆動装置の模式図である。駆動装置３００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置３００の特性が向上する。
（第５の実施形態）
本実施形態の車両は、第２の実施形態の半導体装置を備える車両である。
図１７は、本実施形態の車両の模式図である。本実施形態の車両４００は、鉄道車両である。車両４００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両４００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両４００の特性が向上する。
（第６の実施形態）
本実施形態の車両は、第２の実施形態の半導体装置を備える車両である。
図１８は、本実施形態の車両の模式図である。本実施形態の車両５００は、自動車である。車両５００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両５００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両５００の特性が向上する。
（第７の実施形態）
本実施形態の昇降機は、第２の実施形態の半導体装置を備える昇降機である。
図１９は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機６００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機６００の特性が向上する。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第２の実施形態では、ｎチャネル型のプレーナ型のＭＯＳＦＥＴを例に説明したが、ｎチャネル型のトレンチ型のＭＯＳＦＥＴの裏面電極にも本発明を適用することが可能である。
また、第２の実施形態では、ＭＰＳダイオードを例に説明したが、その他のダイオード、例えば、ＰｉＮダイオード、ショットキーバリアダイオード、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｃｋｙ）ダイオード、トランスペアレント型のダイオードの裏面電極にも本発明を適用することが可能である。
また、ＭＯＳＦＥＴとダイオードを同一の基板上に混載する構成とすることも可能である。この場合、例えば、裏面電極を共通化し、ダイオードを還流ダイオードとして機能させることが可能である。
また、第４乃至第７の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
２２ ドレイン領域（第２の炭化珪素領域）
２４ ドリフト領域（第１の炭化珪素領域）
３０ 金属領域（第３の炭化珪素領域）
５２ アノード電極（第１の電極）
５４ カソード電極（第２の電極）
６２ カソード領域（第２の炭化珪素領域）
６４ ドリフト領域（第１の炭化珪素領域）
７０ 金属領域（第３の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１１０ 炭化珪素層
１１２ 金属電極（金属層）
１１４ ｐ型領域
１１６ ｎ型領域（第１の炭化珪素領域）
１１８ 金属領域（第２の炭化珪素領域）
１２０ 層間絶縁層
１５０ インバータ回路
２００ ＭＰＳダイオード（半導体装置）
３００ 駆動装置
４００ 車両
５００ 車両
６００ 昇降機

Claims (20)

  1. 金属層と、
    ｎ型の第１の炭化珪素領域と、
    前記金属層と前記第１の炭化珪素領域との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第２の炭化珪素領域と、
    を備える半導体装置。
  2. 前記少なくとも一つの元素は、炭化珪素の結晶構造の炭素サイトに存在する請求項１記載の半導体装置。
  3. 前記第２の炭化珪素領域は、炭化珪素の結晶構造の炭素サイトに存在するシリコン（Ｓｉ）を含む請求項１又は請求項２記載の半導体装置。
  4. 前記少なくとも一つの元素の前記第２の炭化珪素領域の中の濃度は、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の炭化珪素領域の厚さは、０．０１μｍ以上１．０μｍ以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の炭化珪素領域のシート抵抗が０．５Ω／□以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の炭化珪素領域の仕事関数が３．７ｅＶ以下である請求項１ないし請求項６いずれか一項の半導体装置。
  8. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に位置する第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第２の電極との間に位置し、前記第１の炭化珪素領域よりもｎ型不純物の不純物濃度の高いｎ型の第２の炭化珪素領域と、
    前記第２の炭化珪素領域と前記第２の電極との間に位置し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第３の炭化珪素領域と、
    を備える半導体装置。
  9. 前記少なくとも一つの元素は、炭化珪素の結晶構造の炭素サイトに存在する請求項８記載の半導体装置。
  10. 前記第３の炭化珪素領域は、炭化珪素の結晶構造の炭素サイトに存在するシリコン（Ｓｉ）を含む請求項８又は請求項９記載の半導体装置。
  11. 前記少なくとも一つの元素の前記第３の炭化珪素領域の中の濃度は、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である請求項８ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第３の炭化珪素領域の厚さは、０．０１μｍ以上１．０μｍ以下である請求項８ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記第３の炭化珪素領域のシート抵抗が０．５Ω／□以下である請求項８ないし請求項１２いずれか一項記載の半導体装置。
  14. 前記第３の炭化珪素領域の仕事関数が３．７ｅＶ以下である請求項８ないし請求項１３いずれか一項の半導体装置。
  15. 請求項８ないし請求項１４いずれか一項記載の半導体装置を備えるインバータ回路。
  16. 請求項８ないし請求項１４いずれか一項記載の半導体装置を備える駆動装置。
  17. 請求項８ないし請求項１４いずれか一項記載の半導体装置を備える車両。
  18. 請求項８ないし請求項１４いずれか一項記載の半導体装置を備える昇降機。
  19. ｎ型の第１の炭化珪素領域に、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素をイオン注入し、
    前記少なくとも一つの元素をイオン注入した後に熱処理を行い、前記少なくとも一つの元素が注入された領域を金属化して金属の第２の炭化珪素領域を形成し、
    前記第２の炭化珪素領域の上に金属層を形成する半導体装置の製造方法。
  20. 前記熱処理の前に、前記第１の炭化珪素領域の前記少なくとも一つの元素をイオン注入する領域に、シリコン（Ｓｉ）をイオン注入する請求項１９記載の半導体装置の製造方法。


JP2017085422A 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6728097B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017085422A JP6728097B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US15/891,960 US10249718B2 (en) 2017-04-24 2018-02-08 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085422A JP6728097B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2018186126A true JP2018186126A (ja) 2018-11-22
JP6728097B2 JP6728097B2 (ja) 2020-07-22

Family

ID=63854135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085422A Active JP6728097B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US10249718B2 (ja)
JP (1) JP6728097B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113565A (ja) * 2019-01-08 2020-07-27 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
JP2021145111A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11355612B2 (en) 2020-03-13 2022-06-07 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11450746B2 (en) 2020-09-15 2022-09-20 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6869376B2 (ja) * 2017-12-21 2021-05-12 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153960A (ja) * 2014-02-17 2015-08-24 株式会社東芝 半導体装置およびその製造方法
WO2016017215A1 (ja) * 2014-07-30 2016-02-04 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2016181671A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451391A (en) * 1982-09-24 1984-05-29 International Business Machines Corporation Conductive silicon carbide
AU5866100A (en) * 1999-04-02 2000-11-14 Cyril Guedj Semiconductor heterostructures with crystalline silicon carbide alloyed with germanium
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601848B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP5418466B2 (ja) 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
EP2761660B1 (en) * 2012-01-18 2017-09-27 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US9070571B2 (en) * 2013-03-15 2015-06-30 Infineon Technologies Ag Power switching module with reduced oscillation
JP6295537B2 (ja) 2013-07-17 2018-03-20 住友金属鉱山株式会社 炭化珪素基板ならびに半導体素子
JP6246613B2 (ja) 2014-02-17 2017-12-13 株式会社東芝 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153960A (ja) * 2014-02-17 2015-08-24 株式会社東芝 半導体装置およびその製造方法
WO2016017215A1 (ja) * 2014-07-30 2016-02-04 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2016181671A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113565A (ja) * 2019-01-08 2020-07-27 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
JP7120028B2 (ja) 2019-01-08 2022-08-17 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2021145111A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11355612B2 (en) 2020-03-13 2022-06-07 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11588023B2 (en) 2020-03-13 2023-02-21 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11677009B2 (en) 2020-03-13 2023-06-13 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7354027B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11923420B2 (en) 2020-03-13 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11450746B2 (en) 2020-09-15 2022-09-20 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Also Published As

Publication number Publication date
JP6728097B2 (ja) 2020-07-22
US20180308935A1 (en) 2018-10-25
US10249718B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
US10249718B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11114531B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6356428B2 (ja) 半導体装置およびその製造方法
US11901430B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
JP2020129583A (ja) 半導体装置及び半導体装置の製造方法
US11043586B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022038594A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017224700A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2022030298A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7354028B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN110854187B (zh) 半导体装置
US20230299152A1 (en) Method for manufacturing semiconductor device, semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2024018105A (ja) 半導体装置及び半導体装置の製造方法
JP2022187367A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6728097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151