JP6246613B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6246613B2
JP6246613B2 JP2014027937A JP2014027937A JP6246613B2 JP 6246613 B2 JP6246613 B2 JP 6246613B2 JP 2014027937 A JP2014027937 A JP 2014027937A JP 2014027937 A JP2014027937 A JP 2014027937A JP 6246613 B2 JP6246613 B2 JP 6246613B2
Authority
JP
Japan
Prior art keywords
sic
region
sic region
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014027937A
Other languages
English (en)
Other versions
JP2015153959A (ja
Inventor
清水 達雄
達雄 清水
良介 飯島
良介 飯島
四戸 孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014027937A priority Critical patent/JP6246613B2/ja
Priority to EP15153076.3A priority patent/EP2908347A1/en
Priority to US14/619,595 priority patent/US9490327B2/en
Publication of JP2015153959A publication Critical patent/JP2015153959A/ja
Application granted granted Critical
Publication of JP6246613B2 publication Critical patent/JP6246613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
次世代の半導体デバイス用の材料としてSiC(炭化珪素)が期待されている。SiCはSi(シリコン)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
MOSFET(Metal Oxide Semiconductor)やIGBT(Insulated Gate Bipolar Transistor)のように、MOS構造を備える半導体デバイスにおいて、オン抵抗を低減することが重要である。そこで、ソース領域(エミッタ領域)を金属化してソース領域(エミッタ領域)の寄生抵抗を低減することが考えられる。
ソース領域(エミッタ領域)を金属化する場合、オン状態でのソース領域(エミッタ領域)とチャネル領域との、電子に対する障壁を低減することが、オン抵抗低減のために要求される。しかし、SiCはSiと比較してバンドギャップが大きく、伝導帯下端の真空位置から測定したポテンシャルエネルギー(電子親和力に相当)が小さい。このため、ソース領域(エミッタ領域)とチャネル領域との間の障壁が低くなるような仕事関数を備える適当な金属材料がないとされている。したがって、ソース領域(エミッタ領域)を金属化したデバイス構造を採用することが、Siの場合と比較して困難である。
森根他、「4H−SiCへのMgのイオン注入と注入層の評価」、第60回応用物理学会春季学術講演会 講演予稿集(2013)
本発明が解決しようとする課題は、オン抵抗を低減した半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、半導体基板と、前記半導体基板の一方の側に設けられるn型のSiC層と、前記SiC層に設けられるp型の第1のSiC領域と、前記p型の第1のSiC領域に設けられ、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属のSiCの第2のSiC領域と、前記SiC層との間、および、前記第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、前記第2のSiC領域上に設けられる第1の電極と、前記半導体基板の前記SiC層と反対側に設けられる第2の電極と、を備える。
第1の実施形態の半導体装置を示す模式断面図である。 第1の実施形態の半導体装置の製造方法を例示する工程フロー図である。 第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第1の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第1の実施形態の作用を示す図である。 第1の実施形態の作用を示す図である。 第2の実施形態の半導体装置の製造方法を例示する工程フロー図である。 第2の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第2の実施形態の作用を示す図である。 第3の実施形態の半導体装置の製造方法を例示する工程フロー図である。 第3の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第4の実施形態の半導体装置を示す模式断面図である。 第5の実施形態の半導体装置を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、n、n、nおよび、p、p、pの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちnはnよりもn型の不純物濃度が相対的に高く、nはnよりもn型の不純物濃度が相対的に低いことを示す。また、pはpよりもp型の不純物濃度が相対的に高く、pはpよりもp型の不純物濃度が相対的に低いことを示す。なお、n型、n型を単にn型、p型、p型を単にp型と記載する場合もある。
(第1の実施形態)
本実施形態の半導体装置は、半導体基板と、半導体基板の一方の側に設けられるn型のSiC層と、半導体基板との間にn型のSiC層を介して設けられるp型の第1のSiC領域と、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有し、n型のSiC層との間に第1のSiC領域を介して設けられ、第1のSiC領域と接する金属の第2のSiC領域と、n型のSiC層との間、および、第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、第2のSiC領域上に設けられる第1の電極と、半導体基板のn型のSiC層と反対側に設けられる第2の電極と、を備える。
さらに、n型のSiC層との間に第1のSiC領域を介して設けられ、第1のSiC領域に接するp型の第3のSiC領域を備え、第3のSiC領域上に第1の電極が設けられる。
図1は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。このMOSFET(Metal Oxide Semiconductor Field Effect Transistor)100は、例えば、pウェルとソース領域をイオン注入で形成する、Double Implantation MOSFET(DIMOSFET)である。図1においては、第1の面とは図の上側の面であり、第2の面とは図の下側の面である。
このMOSFET100は、第1と第2の面を有するn型半導体のSiC基板(半導体基板)12を備えている。このSiC基板12は、例えば、不純物濃度1×1018cm−3以上1×1020cm−3以下の、例えばN(窒素)をn型不純物として含む4H−SiCのSiC基板である。
このSiC基板12の第1の面上には、例えば、n型不純物の不純物濃度5×1015以上2×1016cm−3以下のn型のSiC層(ドリフト層)14が形成されている。ドリフト層14の膜厚は、例えば5μm以上50μm以下である。
ドリフト層14の一部表面には、例えば、p型不純物の不純物濃度5×1015cm−3以上1×1017cm−3以下のp型の第1のSiC領域(pウェル領域)16が形成されている。p型の第1のSiC領域(pウェル領域)16は、ドリフト層14に接する。
pウェル領域16の深さは、例えば0.6μm程度である。pウェル領域16は、MOSFET100のチャネル領域として機能する。
pウェル領域16の一部表面には、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属の第2のSiC領域(ソース領域)18が形成されている。ソース領域18はpウェル領域16に接している。ソース領域18の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
また、pウェル領域16の一部表面であって、ソース領域18の側方に、例えば、p型不純物の不純物濃度1×1018cm−3以上1×1022cm−3以下のp型の第3のSiC領域(pウェルコンタクト領域)20が形成されている。pウェルコンタクト領域20は、pウェル領域16に接している。pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅く、例えば0.3μm程度である。
ドリフト層14およびpウェル領域16の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜28を有している。ゲート絶縁膜28は、ドリフト層14およびpウェル領域16に接している。ゲート絶縁膜28には、例えばSiO膜やhigh−k絶縁膜が適用可能である。
そして、ドリフト層14との間、pウェル領域16との間、および、ソース領域18との間にゲート絶縁膜28を介して、ゲート電極30が設けられる。ゲート電極30はゲート絶縁膜28上に形成されている。ゲート電極30には、例えば、ポリシリコン等が適用可能である。ゲート電極30上には、例えば、SiO膜で形成される層間絶縁膜32が形成されている。
ゲート電極下のソース領域18とドリフト層14とに挟まれる部分のpウェル領域16が、MOSFET100のチャネル領域として機能する。
そして、ソース領域18とpウェルコンタクト領域20上に、ソース領域18とpウェルコンタクト領域20とに電気的に接続される導電性のソース電極(第1の電極)24を備えている。ソース電極24は、pウェル領域16に電位を与えるpウェル電極としても機能する。
ソース電極24は、例えば、Ti(チタン)のバリアメタル層24aと、バリアメタル層24a上のAl(アルミニウム)のメタル層24bとで構成される。Tiのバリアメタル層24aとAlのメタル層24bとは反応により合金を形成していてもよい。
また、SiC基板12のドリフト層14と反対側、すなわち、第2の面側には、導電性のドレイン電極(第2の電極)36が形成されている。ドレイン電極36はSiC基板12に電気的に接続される。
ドレイン電極36は、例えば、Ni(ニッケル)である。ドレイン電極36の膜厚は、例えば、1μm以上10μm以下である。
なお、本実施形態において、n型不純物は例えば、N(窒素)やP(リン)が好ましいが、As(ヒ素)やSb(アンチモン)等を適用することも可能である。また、p型不純物は例えば、Al(アルミニウム)が好ましいが、B(ボロン)、Ga(ガリウム)、In(インジウム)等を適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、半導体基板の一方の側にn型のSiC層を形成し、SiC層にp型不純物をイオン注入してp型の第1のSiC領域を形成し、n型のSiC層、第1のSiC領域上にゲート絶縁膜を形成し、ゲート絶縁膜上に設けられるゲート電極を形成し、第1のSiC領域に、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素をイオン注入し、上記元素をイオン注入した後に、熱処理を行い、上記元素が注入された第1のSiC領域を金属化して第2のSiC領域を形成し、第2のSiC領域上に第1の電極を形成し、半導体基板のn型のSiC層と反対側に第2の電極を形成する。
さらに、本実施形態の半導体装置の製造方法は、上記元素のイオン注入に先立って、第1のSiC領域に、p型不純物をイオン注入してp型の第3のSiC領域を形成する。そして、第3のSiC領域上に第1の電極を形成する。
また、p型の第3のSiC領域を形成するイオン注入の後、上記元素のイオン注入の前に、高温熱処理(第1の熱処理または高温アニール)を行う。そして、上記元素のイオン注入の後の上記熱処理を、高温熱処理よりも低い温度で行う。この熱処理を低温熱処理(第2の熱処理または低温アニール)と称する。
図2は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図3〜図7は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
図2に示すように、半導体装置の製造方法は、nSiC層形成(ステップS100)、Alイオン注入(ステップS102)、Alイオン注入(ステップS104)、高温アニール(ステップS106)、Mgイオン注入(ステップS108)、低温アニール(ステップS110)、ゲート絶縁膜形成(ステップS112)、ゲート電極形成(ステップS114)、層間膜形成(ステップS116)、第1の電極形成(ステップS118)、第2の電極形成(ステップS120)および電極アニール(ステップS122)を備える。
まず、n型不純物としてP(リン)またはN(窒素)を不純物濃度5×1018cm−3程度含み、例えば、厚さ350μmであり、4H−SiCの低抵抗のn型のSiC基板12を準備する。
ステップS100では、SiC基板12の一方の面上にエピタキシャル成長法により、n型不純物として、例えばNを不純物濃度1×1016cm−3程度含み、厚さが10μm程度の高抵抗のnSiC層(n型のSiC層)14をエピタキシャル成長させる。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばSiOの第1のマスク材42を形成する。ステップS102では、この第1のマスク材42をイオン注入マスクとして用いて、p型不純物であるAlをSiC層14にイオン注入し、第1のSiC領域(pウェル領域)16を形成する(図3)。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばSiOの第2のマスク材44を形成する。ステップS104では、この第2のマスク材44をイオン注入マスクとして用いて、p型不純物であるAlをSiC層14にイオン注入し、第3のSiC領域(pウェルコンタクト領域)20を形成する(図4)。
ステップS106では、pウェルコンタクト領域20を形成した後、pウェル領域16およびpウェルコンタクト領域20のp型不純物を活性化するための高温アニールを行う。この高温アニールは、例えば、アルゴン(Ar)ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度1600℃以上2000℃以下、加熱時間10分以上60分以下といった条件が用いられる。この時、SiC内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばSiOの第3のマスク材46を形成する。ステップS108では、この第3のマスク材46をイオン注入マスクとして用いて、第1のSiC領域(pウェル領域)16に、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素をイオン注入する(図5)。以後、上記元素がMgである場合を例に説明する。
ステップS110では、Mgをイオン注入した後、Mgが注入された第1のSiC領域(pウェル領域)16を金属化する低温アニールを行う。この低温アニールにより金属の第2のSiC領域(ソース領域)18が形成される(図6)。
この低温アニールは、pウェル領域16およびpウェルコンタクト領域20を活性化する上記高温アニールよりも低温で行われる。例えば、600℃以上1600℃未満の温度で熱処理を行う。熱処理温度は、金属化する観点から、1000℃以下であることが望ましく、800℃以下であることがより望ましい。熱処理は、窒素ガスやアルゴンガス等の不活性雰囲気で行われることが望ましい。
低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
ステップS112では、例えば、SiO膜のゲート絶縁膜28がCVD(Chemical Vapor Deposition)法あるいは熱酸化法により形成される。そして、ステップS114では、ゲート絶縁膜28上に、例えば、ポリシリコンのゲート電極30が形成される。そして、ステップS116では、ゲート電極30上に、例えば、SiO膜の層間絶縁膜32が形成される(図7)。
その後、ステップS118で、第2のSiC領域(ソース領域)18と、第3のSiC領域(pウェルコンタクト領域)20上に導電性の第1の電極(ソース・pウェル共通電極)24が形成される。第1の電極(ソース・pウェル共通電極)24は、第2のSiC領域(ソース領域)18と、第3のSiC領域(pウェルコンタクト領域)20に電気的に接続される。第1の電極(ソース・pウェル共通電極)24は、例えば、Ti(チタン)とAl(アルミニウム)のスパッタにより形成される。
ステップS120では、SiC基板12のSiC層14と反対側(第2の面側)に、導電性の第2の電極(ドレイン電極)36が形成される。第2の電極(ドレイン電極)36は、例えば、Niのスパッタにより形成される。
ステップS122では、第1の電極24と第2の電極36のコンタクト抵抗を低減するために、低温での電極アニールが行われる。電極アニールは、上記低温アニールよりも低温で、例えば、アルゴンガス雰囲気で、300℃以上500℃以下で行われる。
以上の製造方法により、図1に示すMOSFET100が形成される。
以下、本実施形態の作用および効果について詳述する。
発明者らによる第1原理計算による検討の結果、SiCのC(炭素)のサイトに、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる一つの元素が入ることにより、SiCが金属化することが明らかになった。一方で、C(炭素)のサイトではなく、Si(シリコン)のサイトに上記元素が入った場合、SiCは金属化せずp型の半導体となることも明らかになった。以下、上記元素がマグネシウム(Mg)である場合を例に説明する。
図8は、本実施形態の作用を示す図である。図8(a)が、上記元素を含まない場合のSiCのバンド図である。図8(b)が、上記元素がC(炭素)のサイトに入った場合のバンド図である。図8(a)、図8(b)ともに、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第1原理計算によれば、マグネシウムが炭素のサイトに入ることによりSiCが金属化し、その仕事関数が3.7電子ボルト(eV)となる。この仕事関数は、SiCの伝導帯下端の真空位置から測定したポテンシャルエネルギーである3.60電子ボルトにほぼ等しくなる。
この状態は、図8(b)に示すように、SiCの禁制帯中に新たに形成される準位に、マグネシウムから電子が供給されて、充填されることにより実現される。SiCのバンドギャップ中に形成される準位は、炭素欠陥が生ずることにより形成されるシリコンのダングリングボンドに起因すると考えられる。
炭素欠陥は、例えば、SiC中に不純物を導入するイオン注入のダメージにより生成される。炭素欠陥が生ずると、SiCの禁制帯中のSiCの伝導帯下端近傍に、空の準位が出現する。この空の準位に、炭素のサイトに入ったマグネシウム、または、結晶格子間に存在するマグネシウムから電子が供給されることで、空の準位が埋まり、SiCが金属化する。結晶格子間に存在するマグネシウムからも、電子が供給され得るため、SiCの金属化のためには、必ずしも、マグネシウムが炭素のサイトに入ることが必須ではないと考えられる。
マグネシウムが炭素のサイトに入ると、マグネシウムの電子がシリコンのダングリングボンドに受け渡されることで、マグネシウムのサイズが縮小し、結晶格子の歪が緩和される。
SiC中のマグネシウムは、平衡状態では炭素のサイトよりもシリコンのサイトに入る方がより安定である。マグネシウムがシリコンのサイトに入った場合は、マグネシウムは深い準位を形成し、上述のようにSiCは、p型の半導体となる。
SiCをマグネシウムの導入により金属化させるためには、イオン注入によりマグネシウムを導入することで、イオン注入ダメージにより、炭素欠陥を大量に生成させることが望ましい。炭素欠陥を生成することにより、マグネシウムが炭素のサイトに入りやすくなり、マグネシウムがシリコンのサイトに入ることを抑制する。
イオン注入後の熱処理により、マグネシウムが炭素のサイトに入る。炭素のサイトにマグネシウムを入れる観点から、熱処理は600℃以上であることが望ましく、700℃以上であることがより望ましい。
また、マグネシウムがシリコンのサイトに入ることを抑制する観点から、イオン注入後の熱処理は低温であることが望ましい。したがって、熱処理は1000℃以下であることが望ましく、800℃以下であることがより望ましい。
以上、SiCを金属化させる元素としてマグネシウム(Mg)を例に説明したが、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)においても同様の作用が得られることが、第1原理計算により確認されている。
電子のダングリングボンドへの供給量を増やす観点からは、電子を放出しやすい、金属状態での仕事関数が小さい元素であることが望ましい。そして、SiCの伝導帯下端のポテンシャルエネルギーが3.6eVでありため、伝導帯下端近傍に生成される空の準位に電子を供給するためには、仕事関数が3.6eV以下であることが望ましい。
したがって、Mgの3.7eVより小さい仕事関数を備えるCa、Ba、Srが望ましい。それぞれの仕事関数は、2.8eV、2.6eV、2.6eVである。この中でも、原子の大きさが小さく炭素のサイトに入りやすいCaがより望ましい。ちなみに、La、ランタノイド、Scの仕事関数は、いずれもおよそ3.5eVである。
また、電子のダングリングボンドへの供給量を増やす観点からは、価数の大きな元素が望ましい。この観点からは、2価の元素よりも、3価の元素が望ましい。3価の元素の中でもYは仕事関数が3.1eVと小さく、かつ、原子の大きさも小さいことからも望ましい元素である。
MOSFETのように、MOS構造を備えるパワー半導体デバイスにおいては、オン抵抗を低減することが重要である。そこで、ソース領域を金属化してソース領域の寄生抵抗を低減することが考えられる。しかし、SiCはSiと比較してバンドギャップが大きく、伝導帯下端の真空位置から測定したポテンシャルエネルギーが小さい。このため、ソース領域とチャネル領域との間の障壁が低くなるような仕事関数を備える適当な金属材料がない。よって、ソース領域を金属化してオン抵抗を低減することが困難である。例えば、上述のMg、Ca、Ba、Sr、La、ランタノイド、Sc等は、金属状態では酸化しやすいため、仮にソース領域に適用しても高抵抗になり適当ではない。
また、ソース領域を金属化する際、例えば、ニッケルのようにシリサイド化する金属膜の堆積と熱処理により形成するとする。この場合、ソース領域とp型チャネルとの界面に、炭素クラスターが析出する。このような炭素クラスターは、金属化したソース領域とSiCのp型チャネルの間の抵抗の上昇や、ソース領域の膜はがれの原因となり得る。
本実施形態では、図1に示すように、金属化したSiCを縦型MOSFETのソース領域18に適用している。
図9は、本実施形態のMOSFETの作用を示す図である。図9(a)が、MOSFETがオフ状態のソースとドレイン間のバンド図である。図9(b)が、MOSFETがオン状態のソース領域とドレイン領域間のバンド図である。ドレインはn型のSiC半導体である。
上述のように、金属化したSiCの仕事関数は、SiCの伝導帯下端の真空位置から測定したポテンシャルエネルギーである3.60電子ボルトにほぼ等しくなる。したがって、図9に示すように、ソース領域の仕事関数と、SiCのp型チャネル領域の伝導帯下端の真空位置から測定したポテンシャルエネルギーがほぼ等しくなる。
このため、図9(b)に示すようにMOSFET100のオン状態では、ソース領域18とpウェル領域(チャネル領域)16のエネルギー障壁がなくなるか、又は、極めて小さくなる。よって、オン抵抗の小さなMOSFET100が実現される。更に、ゲート電圧に対する電流の立ち上がり角度が急になるので、OFF状態からON状態に素早く変化出来き、スイッチング損失を低減できる。
そして、ソース領域18が金属であることにより、ソース領域18自体の抵抗が低減され、MOSFET100の寄生抵抗が低減される。よって、この点からもオン抵抗の小さなMOSFET100が実現される。
また、金属化したSiCは、耐酸化性に優れ、低い抵抗が実現可能である。
そして、図9(a)に示すようにMOSFET100のオフ状態では、ソース領域18とpウェル領域(チャネル領域)16のエネルギー障壁が、SiCのバンドギャップに相当する3.26eV(電子ボルト)と高くなる。したがって、カットオフ特性に優れたMOSFET100が実現される。
さらに、ソース領域18形成の際には、pウェル領域(チャネル領域)16とソース領域18との境界は連続的な界面となり、炭素クラスターは形成されない。したがって、炭素クラスターの形成による、界面での抵抗の上昇や膜剥がれの問題を回避できる。
なお、本実施形態の半導体装置においては、ソース領域18を十分金属化し抵抗を低減する観点から、上記元素のソース領域18中の濃度が1×1018cm−3以上1×1022cm−3以下であることが望ましい。1×1018cm−3未満の場合、上記元素から十分な電子が供給されない恐れがある。また、1×1022cm−3以下より大きくなると、SiCの歪が大きくなりデバイス特性が劣化する恐れがある。
そして、上記元素のソース領域18中の濃度が3×1019cm−3以上1×1021cm−3以下であることがさらに望ましい。ソース領域18をイオン注入により形成する場合、十分な炭素欠陥を形成するためには、イオン注入のドーズ量を1×1013cm−2以上とすることが望ましい。一方、ドーズ量を上げすぎると、シリコン欠陥が増え、上記元素がシリコン欠陥に入りやすくなる恐れがある。したがって、イオン注入のドーズ量を1×1014cm−2以下とすることが望ましい。上記ドーズ量の範囲を、濃度に換算すると、およそ、3×1019cm−3以上1×1021cm−3以下となる。
また、寄生抵抗を低減し、MOSFETのオン抵抗を低減する観点から、ソース領域18のシート抵抗が、0.5Ω/□以下であることが望ましい。0.1Ω/□以下であることがより望ましく、0.05Ω/□以下であることが更に望ましい。また、ソース領域18とpウェル領域16との障壁を低減し、MOSFETのオン抵抗を低減する観点から、ソース領域18の仕事関数が3.7eV(電子ボルト)以下であることが望ましい。3.6eV(電子ボルト)以下であることが更に望ましい。
また、ソース領域18がn型半導体で形成されるMOSFETの場合、1種類の金属材料で、n型半導体のソース領域18と、p型半導体のpウェルコンタクト領域20に低抵抗の同時コンタクトを形成することが困難である。なぜなら、SiCのバンドギャップが広いためである。本実施形態においては、ソース領域18が金属となっているため、ソース領域18とのコンタクトのことは考えずに、p型半導体のpウェルコンタクト領域20と低抵抗コンタクトを形成する金属を選択すれば、低抵抗の同時コンタクトが容易に形成できる。
なお、ソース領域18が金属であるか半導体であるかは、ソース領域18の抵抗率の温度依存性を測定することで判断が可能である。金属の場合は、温度上昇につれて抵抗が上昇する。半導体の場合は、温度上昇につれて抵抗が低下する。
以上、本実施形態の半導体装置およびその製造方法によれば、オン抵抗が低減し、電流立ち上がりが急で、カットオフ性が向上した高性能なMOSFETが実現される。導通損失の低減だけでなく、スイッチング損失の低減も実現されることになる。また、ソース領域の金属の膜剥がれが抑制され信頼性に優れたMOSFETが実現される。
ここでは、Mgの場合に関する実施例を示したが、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)においても、同等以上の結果が得られる。先に示したように、金属の仕事関数が低い方が良く、原子半径が小さい方が良く、価数が大きい方が良い。以下の実施形態でも同様である。
(変形例)
第1の実施形態の変形例の半導体装置は、二つのチャネルに跨ったn型のSiC層14の一部が金属のSiCである。この半導体装置は、例えば、二つのチャネルに跨ったn型のSiC層14に、Mg等をイオン注入することにより形成される。ソース領域18を形成する際に、同時に形成することが可能である。
キャリアがチャネルから抜ける側のn型SiC層14は、JFET抵抗となる。しかし、この領域が金属化したSiC領域となれば、JFET抵抗は小さくなる。その結果、JFET抵抗そのものを半減させることが可能である。更に深くまでMgを打ち込めば、JFET抵抗領域そのものをなくすことも可能である。
トレンチ構造のMOSFETではJFET抵抗がなくなることが良く知られているが、本変形例のように、JFET領域を、仕事関数の小さな金属領域とすることが出来れば、トレンチ構造と同等の低導通損失のDiMOSFETを実現できる。
(第2の実施形態)
本実施形態の半導体装置の製造方法は、熱処理の前に、第1のSiC領域にSi(シリコン)をイオン注入すること、および、一回の熱処理で、pウェルコンタクト領域(第3のSiC領域)の活性化とソース領域(第2のSiC領域)の金属化を行うこと以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図10は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図11は、本実施形態の半導体装置の製造方法を示す模式断面図である。
図10に示すように、半導体装置の製造方法は、nSiC層形成(ステップS100)、Alイオン注入(ステップS102)、Alイオン注入(ステップS104)、Mgイオン注入(ステップS108)、Siイオン注入(ステップS109)、高温アニール(ステップS106)、ゲート絶縁膜形成(ステップS112)、ゲート電極形成(ステップS114)、層間膜形成(ステップS116)、第1の電極形成(ステップS118)、第2の電極形成(ステップS120)および電極アニール(ステップS122)を備える。
Alイオン注入(ステップS104)までは、第1の実施形態と同様である。その後、Mgイオン注入を行った後(ステップS108)、ステップS109において、Siイオン注入を行う(図11)。Siイオン注入は、Mgイオン注入と同一のマスク材46をマスクに行う。なお、Mgイオン注入(ステップS108)の前に、Siイオン注入(ステップS109)を行うことも可能である。
ステップS106では、MgおよびSiをイオン注入した後、pウェル領域16およびpウェルコンタクト領域20のp型不純物の活性化と、Mgが注入された第1のSiC領域(pウェル領域)16を金属化する高温アニールを行う。この高温アニールにより金属の第2のSiC領域(ソース領域)18が形成される。
この高温アニールは、例えば、アルゴン(Ar)ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度1600℃以上1850℃以下、加熱時間10分以上60分以下といった条件が用いられる。この時、SiC内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
その後の、ゲート絶縁膜形成(ステップS112)、ゲート電極形成(ステップS114)、層間膜形成(ステップS116)、第1の電極形成(ステップS118)、第2の電極形成(ステップS120)および電極アニール(ステップS122)は、第1の実施形態と同様である。
図12は、本実施形態の作用を示す図である。以下、上記元素がマグネシウム(Mg)である場合を例に説明する。
図12(a)が、第1の実施形態のSiCのバンド図である。図12(b)が、本実施形態のバンド図である。図12(a)、図12(b)ともに、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第1原理計算によれば、図12(b)に示すように、Si(シリコン)が導入されることにより、SiCの禁制帯中に、さらに新たな準位が形成される。この新たに形成される準位は、マグネシウムが導入されることで形成される準位と、価電子帯との間を埋めるように形成される。したがって、金属SiCの抵抗がより低減される。
また、MgとSiとを共ドープすることにより、サイトコンペティションの効果により、MgがSiCのシリコンのサイトよりも炭素のサイトに、より入りやすくなる。したがって、金属SiCの低抵抗化が容易となる。
また、Mgが炭素のサイトに入りやすくなるため金属SiCが1800℃程度の高温まで安定となる。したがって、pウェル領域16およびpウェルコンタクト領域20のp型不純物の活性化と、Mgが注入された第1のSiC領域(pウェル領域)16を金属化するアニールを、同一の高温アニール(ステップS106)により実現できる。
MgがSiCのシリコンのサイトよりも炭素のサイトに入りやすくする観点から、Siのイオン注入ドーズ量は、Mgのイオン注入のドーズ量の5倍以上が望ましく、10倍以上がより望ましい。
本実施形態の半導体装置の製造方法によれば、第1の実施形態と同様の作用および効果に加え、さらにソース領域18の低抵抗化が実現される。また、Siイオン注入により、ソース領域18の金属化を高温で行うことが可能となり、製造工程が削減される。
(第3の実施形態)
本実施形態の半導体装置の製造方法は、pウェルコンタクトにAlイオン注入に加えてN(窒素)のイオン注入をすること、および、一回の熱処理で、pウェルコンタクト領域(第3のSiC領域)の活性化とソース領域(第2のSiC領域)の金属化を行うこと以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図13は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図14は、本実施形態の半導体装置の製造方法を示す模式断面図である。
図13に示すように、半導体装置の製造方法は、nSiC層形成(ステップS100)、Alイオン注入(ステップS102)、Alイオン注入(ステップS104)、Nイオン注入(ステップS105)、Mgイオン注入(ステップS108)、低温アニール(ステップS110)、ゲート絶縁膜形成(ステップS112)、ゲート電極形成(ステップS114)、層間膜形成(ステップS116)、第1の電極形成(ステップS118)、第2の電極形成(ステップS120)および電極アニール(ステップS122)を備える。
Alイオン注入(ステップS104)までは、第1の実施形態と同様である。その後、ステップS105にて、N(窒素)イオン注入を行う(図14)。Nイオン注入は、ステップS104のAlイオン注入と同一のマスク材44をマスクに行う。
なお、Alイオン注入(ステップS104)の前に、Nイオン注入(ステップS105)を行うことも可能である。
そして、Nイオン注入(ステップS105)の後に、Mgイオン注入(ステップS108)を行う。
ステップS110では、Mgをイオン注入した後、pウェル領域16およびpウェルコンタクト領域20のp型不純物の活性化と、Mgが注入された第1のSiC領域(pウェル領域)16を金属化する低温アニールを行う。この低温アニールにより金属の第2のSiC領域(ソース領域)18が形成される。
この低温アニールは、例えば、600℃以上1600℃未満の温度で熱処理を行う。熱処理温度は、金属化する観点から、1000℃以下であることが望ましく、800℃以下であることがより望ましい。熱処理は、窒素ガスやアルゴンガス等の不活性雰囲気で行われることが望ましい。
低温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニール等任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが望ましい。
次に、本実施形態の作用について説明する。発明者らによる第1原理計算の結果、p型半導体において、AlとNを共ドープすると、余分にあるAlが、Al−Nペア構造の近傍のSiサイトに入り、Al−N−Alの3量体となることで安定化することが明らかになっている。言い換えれば、p型半導体において、AlとNを共ドープすると、Nをドープしない場合に比べて、低い温度でAlを活性化することが可能である。
したがって、本実施形態によれば、pウェル領域16およびpウェルコンタクト領域20のp型不純物の活性化と、Mgが注入された第1のSiC領域(pウェル領域)16を金属化するアニールを同一の低温アニール(ステップS110)により実現できる。
本実施形態の半導体装置の製造方法によれば、AlとNの共ドープにより、pウェルコンタクト領域20の活性化を低温で行うことが可能となり、製造工程が削減される。
なお、共ドープの際に、Nイオン注入(S105)のドーズ量の、Alイオン注入(S104)のドーズ量に対する比は、アニール温度を低温化する観点から、0.40より大きく0.95より小さいことが望ましい。また、0.45以上0.75以下であることがより望ましい。さらに、0.47以上0.60以下であることが一層望ましい。
(第4の実施形態)
本実施形態の半導体装置は、ゲート絶縁膜とゲート電極がトレンチ内に形成される、いわゆるトレンチMOSFETであること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図15は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。
図15に示すように、本実施形態のMOSFET200は、一端が第2のSiC領域(ソース領域)18、他端がn型のSiC層(ドリフト層)14にあるトレンチ50内に、ゲート絶縁膜28およびゲート電極30が形成されている。ゲート絶縁膜28は、ドリフト層14、pウェル領域16、および、ソース領域18に接している。また、Pウェルコンタクト領域20は、pウェル領域16より深くすることも可能である。
本実施形態においても、第1の実施形態同様、オン抵抗が低減し、カットオフ特性が向上した高性能なMOSFETが実現される。また、ソース領域の金属の膜剥がれが抑制され信頼性に優れたMOSFETが実現される。
さらに、カットオフ特性の向上を利用して、チャネル長を短くすることができる。したがって、オン抵抗のさらに低減したMOSFETを実現することが可能である。なお、トレンチMOSFETのチャネル長の短縮は、pウェル領域16の厚さを薄くすることで実現することができる。
(第5の実施形態)
本実施形態の半導体装置は、半導体基板がn型半導体ではなくp型半導体であること、すなわちMOSFETではなくIGBTであること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図16は、本実施形態の半導体装置であるIGBTの構成を示す模式断面図である。
本実施形態のIGBT300では、第1と第2の面を有するp型半導体のSiC基板52を備えている。このSiC基板12は、例えば、不純物濃度1×1018cm−3以上1×1020cm−3以下の、例えばAl(アルミニウム)をp型不純物として含む4H−SiCのSiC基板である。
このSiC基板12の第1の面上には、例えば、n型不純物の不純物濃度5×1015以上2×1016cm−3以下のn型のSiC層(ドリフト層)14が形成されている。ドリフト層14の膜厚は、例えば5μm以上50μm以下である。
ドリフト層14の一部表面には、例えば、p型不純物の不純物濃度5×1015cm−3以上1×1017cm−3以下のp型の第1のSiC領域(pベース領域)66が形成されている。pベース領域66は、ドリフト層14に接する。
pベース領域66の深さは、例えば0.6μm程度である。pベース領域66は、IGBT300のチャネル領域として機能する。
pベース領域66の一部表面には、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属の第2のSiC領域(エミッタ領域)68が形成されている。エミッタ領域68はpベース領域66に接している。エミッタ領域68の深さは、pベース領域66の深さよりも浅く、例えば0.3μm程度である。
また、pベース領域66の一部表面であって、エミッタ領域68の側方に、例えば、p型不純物の不純物濃度1×1018cm−3以上1×1022cm−3以下のp型の第3のSiC領域(pベースコンタクト領域)60が形成されている。pベースコンタクト領域60は、pベース領域66に接している。pベースコンタクト領域60の深さは、pベース領域66の深さよりも浅く、例えば0.3μm程度である。
ドリフト層14およびpベース領域66の表面に連続的に、これらの層および領域を跨ぐように形成されたゲート絶縁膜28を有している。ゲート絶縁膜28は、ドリフト層14およびpベース領域66に接している。ゲート絶縁膜28には、例えばSiO膜やhigh−k絶縁膜が適用可能である。
そして、ゲート絶縁膜28上には、ゲート電極30が形成されている。ゲート電極30には、例えばポリシリコン等が適用可能である。ゲート電極30上には、例えば、SiO膜で形成される層間絶縁膜32が形成されている。
ゲート電極下のエミッタ領域68とドリフト層14とに挟まれるpベース領域66がIGBT300のチャネル領域として機能する。
そして、エミッタ領域68とpベースコンタクト領域60上に、エミッタ領域68とpベースコンタクト領域60とに電気的に接続される導電性のエミッタ電極(第1の電極)74を備えている。エミッタ電極74は、pベース領域66に電位を与えるpベース電極としても機能する。
エミッタ電極74は、例えば、Ti(チタン)のバリアメタル層74aと、バリアメタル層74a上のAl(アルミニウム)のメタル層74bとで構成される。Tiのバリアメタル層74aとAlのメタル層74bとは反応により合金を形成していてもよい。
また、SiC基板52のドリフト層14と反対側、すなわち、第2の面側には、導電性のコレクタ電極(第2の電極)76が形成されている。コレクタ電極76はSiC基板52に電気的に接続される。
コレクタ電極76は、例えば、Ni(ニッケル)である。コレクタ電極76の膜厚は、例えば、1μm以上10μm以下である。
なお、本実施形態のIGBT300の製造方法は、半導体基板にp型半導体のSiC基板52を用いること以外は、第1の実施形態と同様である。
IGBTでは、MOSFETに比較して、流れる電流が二桁程度大きくなる。このため、MOSFETと比較して、寄生抵抗の低減はさらに重要である。
本実施形態では、図16に示すように、金属化したSiCを縦型IGBTのエミッタ領域68に適用している。これにより、エミッタ領域68に起因する寄生抵抗が大幅に低減する。したがって、オン抵抗の低減が実現される。
以上、本実施形態の半導体装置およびその製造方法によれば、オン抵抗が低減し、電流立ち上がりが急で、カットオフ性が向上した高性能なIGBTが実現される。導通損失の低減だけでなく、スイッチング損失の低減も実現されることになる。また、エミッタ領域の金属の膜剥がれが抑制され信頼性に優れたIGBTが実現される。
以上、実施形態では、炭化珪素の結晶構造として4H−SiCの場合を例に説明したが、本発明は6H−SiC、3C−SiC等、その他の結晶構造の炭化珪素に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
12 半導体基板(SiC基板)
14 n型のSiC層(ドリフト層)
16 第1のSiC領域(pウェル領域)
18 第2のSiC領域(ソース領域)
20 第3のSiC領域(pウェルコンタクト領域)
24 第1の電極(ソース電極)
28 ゲート絶縁膜
30 ゲート電極
36 第2の電極(ドレイン電極)
100 MOSFET
200 MOSFET
300 IGBT

Claims (11)

  1. 半導体基板と、
    前記半導体基板の一方の側に設けられるn型のSiC層と、
    記SiC層に設けられるp型の第1のSiC領域と、
    記第1のSiC領域に設けられ、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属のSiCの第2のSiC領域と、
    記SiC層との間、および、前記第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、
    前記第2のSiC領域上に設けられる第1の電極と、
    前記半導体基板の前記SiC層と反対側に設けられる第2の電極と、
    を備える半導体装置。
  2. 半導体基板と、
    前記半導体基板の一方の側に設けられるn型のSiC層と、
    前記SiC層に設けられるp型の第1のSiC領域と、
    前記第1のSiC領域に設けられ、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属の第2のSiC領域と、
    前記SiC層との間、および、前記第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、
    前記第2のSiC領域の上に設けられる第1の電極と、
    前記半導体基板の前記SiC層と反対側に設けられる第2の電極と、
    を備え、
    前記元素の前記第2のSiC領域中の濃度が、1×1018cm−3以上1×1022cm−3以下である半導体装置。
  3. 半導体基板と、
    前記半導体基板の一方の側に設けられるn型のSiC層と、
    前記SiC層に設けられるp型の第1のSiC領域と、
    前記第1のSiC領域に設けられ、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属の第2のSiC領域と、
    前記SiC層との間、および、前記第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、
    前記第2のSiC領域の上に設けられる第1の電極と、
    前記半導体基板の前記SiC層と反対側に設けられる第2の電極と、
    を備え、
    前記第2のSiC領域のシート抵抗が、0.5Ω/□以下である半導体装置。
  4. 半導体基板と、
    前記半導体基板の一方の側に設けられるn型のSiC層と、
    前記SiC層に設けられるp型の第1のSiC領域と、
    前記第1のSiC領域に設けられ、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素を含有する金属の第2のSiC領域と、
    前記SiC層との間、および、前記第1のSiC領域との間にゲート絶縁膜を介して設けられるゲート電極と、
    前記第2のSiC領域の上に設けられる第1の電極と、
    前記半導体基板の前記SiC層と反対側に設けられる第2の電極と、
    を備え、
    前記第2のSiC領域の仕事関数が3.7eV以下である半導体装置。
  5. 前記元素がCa(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)またはY(イットリウム)である請求項1ないし請求項4いずれか一項記載の半導体装置。
  6. 記SiC層に設けられ、前記第1のSiC領域に接するp型の第3のSiC領域をさらに備え、前記第3のSiC領域上に前記第1の電極が設けられる請求項1ないし請求項5いずれか一項記載の半導体装置。
  7. 前記半導体基板がn型半導体である請求項1ないし請求項6いずれか一項記載の半導体装置。
  8. 前記半導体基板がp型半導体である請求項1ないし請求項6いずれか一項記載の半導体装置。
  9. 半導体基板の一方の側にn型のSiC層を形成し、
    前記SiC層にp型不純物をイオン注入してp型の第1のSiC領域を形成し、
    前記SiC層、前記第1のSiC領域の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に設けられるゲート電極を形成し、
    前記第1のSiC領域に、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素をイオン注入し、
    前記元素をイオン注入した後に、熱処理を行い、前記元素が注入された前記第1のSiC領域を金属化して第2のSiC領域を形成し、
    前記第2のSiC領域の上に第1の電極を形成し、
    前記半導体基板の前記SiC層と反対側に第2の電極を形成し、
    前記第1のSiC領域に、p型不純物をイオン注入してp型の第3のSiC領域を形成し、前記第3のSiC領域上に前記第1の電極を形成する半導体装置の製造方法。
  10. 半導体基板の一方の側にn型のSiC層を形成し、
    前記SiC層にp型不純物をイオン注入してp型の第1のSiC領域を形成し、
    前記SiC層、前記第1のSiC領域の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に設けられるゲート電極を形成し、
    前記第1のSiC領域に、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群から選ばれる少なくとも一つの元素をイオン注入し、
    前記元素をイオン注入した後に、熱処理を行い、前記元素が注入された前記第1のSiC領域を金属化して第2のSiC領域を形成し、
    前記第2のSiC領域の上に第1の電極を形成し、
    前記半導体基板の前記SiC層と反対側に第2の電極を形成し、
    前記熱処理の前に、前記第1のSiC領域に、Al(アルミニウム)とN(窒素)をイオン注入してp型の第3のSiC領域を形成する半導体装置の製造方法。
  11. 前記熱処理の前に、前記第1のSiC領域の前記元素をイオン注入する領域にSi(シリコン)をイオン注入する請求項9又は請求項10記載の半導体装置の製造方法。
JP2014027937A 2014-02-17 2014-02-17 半導体装置およびその製造方法 Active JP6246613B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014027937A JP6246613B2 (ja) 2014-02-17 2014-02-17 半導体装置およびその製造方法
EP15153076.3A EP2908347A1 (en) 2014-02-17 2015-01-29 Semiconductor device and method of manufacturing the same
US14/619,595 US9490327B2 (en) 2014-02-17 2015-02-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027937A JP6246613B2 (ja) 2014-02-17 2014-02-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015153959A JP2015153959A (ja) 2015-08-24
JP6246613B2 true JP6246613B2 (ja) 2017-12-13

Family

ID=52396620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027937A Active JP6246613B2 (ja) 2014-02-17 2014-02-17 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9490327B2 (ja)
EP (1) EP2908347A1 (ja)
JP (1) JP6246613B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356428B2 (ja) 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US9722059B2 (en) 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
JP6584881B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP2017059600A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
JP6728096B2 (ja) * 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354028B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
CN101019236A (zh) * 2004-07-15 2007-08-15 斯平内克半导体股份有限公司 金属源极功率晶体管及其制造方法
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP5284389B2 (ja) * 2011-03-07 2013-09-11 株式会社東芝 半導体装置
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
JP6284292B2 (ja) * 2012-04-03 2018-02-28 株式会社デンソー 炭化珪素半導体装置
JP6029330B2 (ja) * 2012-06-04 2016-11-24 株式会社日立製作所 半導体装置およびその製造方法
JP6104523B2 (ja) * 2012-06-07 2017-03-29 株式会社日立製作所 半導体装置の製造方法
JP6356428B2 (ja) 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2908347A1 (en) 2015-08-19
US20150236099A1 (en) 2015-08-20
JP2015153959A (ja) 2015-08-24
US9490327B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
JP6246613B2 (ja) 半導体装置およびその製造方法
JP5433352B2 (ja) 半導体装置の製造方法
JP6356428B2 (ja) 半導体装置およびその製造方法
JP6305294B2 (ja) 半導体装置及びその製造方法
JP6219045B2 (ja) 半導体装置およびその製造方法
JP6180978B2 (ja) 半導体装置およびその製造方法
JP6032831B2 (ja) SiC半導体装置及びその製造方法
TWI527238B (zh) 半導體裝置及其製造方法
JP6728096B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN104064586B (zh) 半导体装置及其制造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
CN104347718A (zh) 半导体装置
JP2019004010A (ja) 半導体装置およびその製造方法
US10424640B2 (en) Semiconductor device and method of manufacturing the same
JP5802492B2 (ja) 半導体素子及びその製造方法
JP6189131B2 (ja) 半導体装置およびその製造方法
JP6584881B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171115

R151 Written notification of patent or utility model registration

Ref document number: 6246613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151