JP7120028B2

JP7120028B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP7120028B2
Application number: JP2019000953A
Authority: JP
Inventors: 倫久岡山; 成雅副島; 泰浦上
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-01-08
Filing date: 2019-01-08
Publication date: 2022-08-17
Anticipated expiration: 2039-01-08
Also published as: JP2020113565A

Description

本明細書が開示する技術は、炭化珪素半導体装置の製造方法に関する。

炭化珪素ウェハに形成されている半導体領域を効率的に活性化するためには、１６００℃～１７００℃の高温の活性化アニール処理が必要とされている。ところが、このような活性化アニール処理を実施すると、炭化珪素ウェハの表面での原子移動により、原子の段差（ステップ）が集まるステップバンチングが発生することが知られている。このようなステップバンチングが発生すると、炭化珪素ウェハの表面荒れが大きくなり、炭化珪素半導体装置の電気的特性を悪化させてしまう。また、活性化アニール処理を実施すると、炭化珪素ウェハの表面からシリコンが昇華し、炭化珪素ウェハの表面の組成比が部分的に変動することが知られている。このような組成比の変動が発生すると、炭化珪素半導体装置の電気的特性を悪化させてしまう。

上記課題を解決するために、特許文献１及び特許文献２は、活性化アニール処理を実施するのに先立って、炭化珪素ウェハの表面にカーボンキャップ膜を成膜する技術を開示する。このようなカーボンキャップ膜は、活性化アニール処理を実施しているときに、炭化珪素ウェハの表面での原子移動を抑制し、ステップバンチングの発生を抑えることができる。また、このようなカーボンキャップ膜は、活性化アニール処理を実施しているときに、炭化珪素ウェハの表面からシリコンが昇華するのを抑制し、炭化珪素ウェハの表面の組成比が部分的に変動することを抑えることができる。

特開２０１１－２３３７８０号公報特開２０１２－２２７４７３号公報

特許文献１及び特許文献２の製造方法では、カーボンキャプ膜を成膜する工程、及び、カーボンキャップ膜を除去する工程を必要とする。このため、特許文献１及び特許文献２の製造方法では、工程数が増加し、製造コストが増大する。本明細書は、炭化珪素半導体装置の製造方法において、炭化珪素ウェハの表面におけるステップバンチングの発生及び炭化珪素ウェハの表面の組成比の変動を抑えることができる技術を提供する。

本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素ウェハを準備する工程であって、前記半導体ウェハには特定機能を発揮する機能素子を構成する複数種類の半導体領域が形成されている、工程と、前記炭化珪素ウェハの表面にシリコンイオンを注入し、前記炭化珪素ウェハの表面に結晶欠陥を形成する工程と、前記結晶欠陥を形成した後に、前記炭化珪素ウェハに対して活性化アニール処理を実施し、前記複数種類の半導体領域を活性化させる工程と、を備えることができる。ここで、特定機能を発揮する機能素子とは、回路素子としての機能を発揮するために複数種類の半導体領域で構成されてものであり、例えばスイッチング機能を発揮するＭＯＳＦＥＴ又はＩＧＢＴ、整流機能を発揮するダイオード等が例示される。

上記製造方法によると、前記活性化アニール処理に先立って、前記炭化珪素ウェハの表面に結晶欠陥が形成される。結晶欠陥は、前記活性化アニール処理を実施しているときに、原子移動を抑制し、ステップバンチングの発生を抑えることができる。また、このような結晶欠陥は、シリコンイオンを注入することで形成される。すなわち、前記活性化アニール処理に先立って、前記炭化珪素ウェハの表面にシリコンイオンが導入されている。このため、前記活性化アニール処理によって前記炭化珪素ウェハの表面からシリコンが昇華しても、その減少分が補償されることとなり、前記炭化珪素ウェハの表面の組成比の変動が抑えられる。このように、上記製造方法によると、前記炭化珪素ウェハの表面におけるステップバンチングの発生及び前記炭化珪素ウェハの表面の組成比の変動を抑えることができる。

炭化珪素半導体装置の製造方法のフローチャートを示す。炭化珪素半導体装置の製造過程の炭化珪素ウェハ表面近傍の拡大要部断面図を模式的に示す。炭化珪素半導体装置の製造過程の炭化珪素ウェハ表面近傍の拡大要部断面図を模式的に示す。炭化珪素半導体装置の製造過程の炭化珪素ウェハ表面近傍の拡大要部断面図を模式的に示す。炭化珪素半導体装置の製造過程の炭化珪素ウェハ表面近傍の拡大要部断面図を模式的に示す。比較例の製造方法における炭化珪素ウェハの表面の拡大要部斜視図であり、（Ａ）活性化アニール処理前、（Ｂ）活性化アニール処理後、の拡大要部斜視図を示す。本実施例の製造方法における炭化珪素ウェハの表面の拡大要部斜視図であり、（Ａ）活性化アニール処理前、（Ｂ）活性化アニール処理後、の拡大要部斜視図を示す。

以下、図面を参照し、炭化珪素半導体装置の製造方法を説明する。図１は、炭化珪素半導体装置の製造方法のうちの主として活性化アニール処理のフローチャートを示す。図２～図５は、炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。

まず、図２に示されるように、炭化珪素ウェハ１０を準備する（図１のステップＳ１参照）。炭化珪素ウェハ１０は、基底面に対してオフ角だけ傾いた状態で結晶成長することで形成されている。このため、炭化珪素ウェハ１０の表面は、原子レベルで微視的に観測すると、階段状の形態を有している。炭化珪素ウェハ１０には、特定機能を発揮する機能素子を構成する複数種類の半導体領域が形成されている。図示省略するものの、この例では、特定機能を発揮する機能素子としてＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴを構成する複数種類の半導体領域には、例えばドレイン領域、ドリフト領域、ボディ領域、ソース領域等が挙げられる。これらの半導体領域の少なくとも一部が、イオン注入技術を利用して、ｎ型不純物又はｐ型不純物を炭化珪素ウェハ１０内にイオン注入することで形成されている。

次に、図３に示されるように、炭化珪素ウェハ１０の表面にシリコンイオンをイオン注入する（図１のステップＳ２参照）。注入するシリコンイオン量は、後述の活性化アニール処理において炭化珪素ウェハ１０の表面から昇華すると見積もられるシリコン量を補償できるように設定されている。なお、昇華すると見積もられるシリコン量は、実験的に測定されたシリコン量に基づいて設定されてもよく、シミュレーションによって計算されたシリコン量に基づいて設定されてもよい。図４に示されるように、炭化珪素ウェハ１０の表面にシリコンイオンをイオン注入すると、炭化珪素ウェハ１０の表面に結晶欠陥２０が形成される。

次に、図５に示されるように、シリコンの融点（１４１４℃）以上の温度で活性化アニール処理を実施し、ＭＯＳＦＥＴを構成する複数種類の半導体領域を活性化する（図１のステップＳ３参照）。このとき、炭化珪素ウェハ１０の表面からシリコンが昇華する。しかしながら、この活性化アニール処理に先立って、炭化珪素ウェハ１０の表面にシリコンイオンが導入されていたことから、炭化珪素ウェハ１０の表面からシリコンが昇華しても、炭化珪素ウェハ１０の表面の組成比（炭素とシリコンの比）の変動が抑えられる。

図６に、比較例の炭化珪素ウェハ１００の表面の拡大要部斜視図を示す。（Ａ）は、活性化アニール処理前の拡大要部斜視図である。（Ｂ）は、活性化アニール処理後の拡大要部斜視図である。（Ａ）に示されるように、炭化珪素ウェハ１００の表面は、複数のテラス１００ａと複数のステップ１００ｂで構成された階段状の形態を有している。（Ｂ）に示されるように、活性化アニール処理が実施されると、炭化珪素ウェハ１００の表面の原子移動により、複数のステップ１００ｂが集まるステップバンチングが発生している。このため、比較例の炭化珪素ウェハ１００では、その表面荒れが増大している。

図７に、本実施例の炭化珪素ウェハ１０の表面の拡大要部斜視図を示す。（Ａ）は、活性化アニール処理前の拡大要部斜視図である。（Ｂ）は、活性化アニール処理後の拡大要部斜視図である。（Ａ）に示されるように、炭化珪素ウェハ１０の表面は、複数のテラス１０ａと複数のステップ１０ｂで構成された階段状の形態を有している。さらに、炭化珪素ウェハ１０の表面には、多量の結晶欠陥２０が形成されている。（Ｂ）に示されるように、炭化珪素ウェハ１０の表面に結晶欠陥が形成されていると、活性化アニール処理を実施しているときの原子移動がその結晶欠陥によって抑えられる。これにより、複数のステップ１０ｂが集まるステップバンチングが抑えられている。このため、本実施例の炭化珪素ウェハ１０では、その表面荒れの増大が抑えられている。

炭化珪素ウェハの表面からシリコンが昇華し、半導体ウェハの表面の組成比が変動し、炭素のリッチな層が形成されると、その層を介したリーク電流の増大、耐圧の低下等の電気的特性の悪化が懸念される。また、炭化珪素ウェハの表面荒れが増大すると、移動度の増大によるオン抵抗の増大といった電気的特性の悪化が懸念される。一方、本実施例の製造方法によれば、活性化アニール処理に先立って炭化珪素ウェハ１０の表面にシリコンイオンをイオン注入することにより、炭化珪素ウェハ１０の表面の組成比の変動を抑制し、さらに、炭化珪素ウェハ１０の表面荒れを抑制することができる。これにより、本実施例の製造方法によれば、電気的特性に優れた炭化珪素半導体装置を製造することができる。

また、背景技術で説明したように、従来技術の製造方法では、このような炭化珪素ウェハの表面の組成比の変動の抑制及び炭化珪素ウェハの表面荒れの抑制のために、カーボンキャップ膜を成膜する技術が用いられている。しかしながら、このような製造方法では、カーボンキャプ膜を成膜する工程、及び、カーボンキャップ膜を除去する工程を必要とする。このため、従来技術の製造方法では、工程数が増加し、製造コストが増大する。一方、本実施例の製造方法では、カーボンキャップ膜を成膜する必要がない。このため、本実施例の製造方法は、製造コストが抑えられるという点でも有用である。

上記したように、図１のステップＳ２においては、注入するシリコンイオン量が、後工程の活性化アニール処理において炭化珪素ウェハ１０の表面から昇華すると見積もられるシリコン量を補償できるように設定されていた。しかしながら、見積もられるシリコン量では、ステップバンチングを抑えるために必要な密度の結晶欠陥が形成できない場合がある。この場合、シリコンイオンのイオン注入に加えて、アルゴン等の希ガスイオンをイオン注入し、結晶欠陥の密度が必要な値となるようしてもよい。このような希ガスイオンは、シリコンイオンのイオン注入よりも先にイオン注入してもよく、シリコンイオンをイオン注入した後にイオン注入してもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：炭化珪素ウェハ
１０ａ：テラス
１０ｂ：ステップ
２０：結晶欠陥

Claims

炭化珪素半導体装置の製造方法であって、
炭化珪素ウェハを準備する工程であって、前記炭化珪素ウェハには特定機能を発揮する機能素子を構成する複数種類の半導体領域が形成されている、工程と、
前記炭化珪素ウェハの表面にシリコンイオンを注入し、前記炭化珪素ウェハの表面に結晶欠陥を形成する工程と、
前記結晶欠陥を形成した後に、前記炭化珪素ウェハに対して活性化アニール処理を実施し、前記複数種類の半導体領域を活性化させる工程と、を備え、
前記結晶欠陥を形成する工程では、前記炭化珪素ウェハの表面に炭素イオンが注入されず、
前記活性化させる工程は、シリコンの融点以上の温度で実施される、炭化珪素半導体装置の製造方法。