JP2018157634A - 充放電制御回路およびバッテリ装置 - Google Patents

Abstract

【課題】充放電制御回路の消費電力を低減する。【解決手段】充放電制御回路は、二次電池の充放電を制御し、二次電池の第１の電源電圧と第２の電源電圧との間で動作し、同一構成の他の充放電制御回路とカスケード接続して使用され、放電制御出力回路と、放電制御出力端子と、制御回路と、放電制御入力回路と、放電制御入力端子とを備える。放電制御入力回路は、ソース端子が放電制御入力端子に接続され、ゲート端子に二次電池の第１の電源電圧を受ける第１導電型の第１ＭＯＳトランジスタと、ドレイン端子とゲート端子とが第１ＭＯＳトランジスタのドレイン端子に接続され、ソース端子に二次電池の第２の電源電圧を受ける第２導電型の第２ＭＯＳトランジスタと、第２ＭＯＳトランジスタとカレントミラー接続され、ドレイン端子から放電制御入力信号を出力する第２導電型の第３ＭＯＳトランジスタとを備える。【選択図】図２

Description

本発明は、充放電制御回路およびバッテリ装置に関する。

従来、充放電制御回路（バッテリ保護ＩＣ）と、充放電制御回路にカスケード接続される他の充放電制御回路（他のバッテリ保護ＩＣ）と、二次電池（バッテリ）と、二次電池からの放電を制御する放電制御ＭＯＳトランジスタ（放電制御ＦＥＴ）と、二次電池への充電を制御する充電制御ＭＯＳトランジスタ（充電制御ＦＥＴ）と、充放電制御回路の放電制御入力端子と他の充放電制御回路の放電制御出力端子とを接続する抵抗と、充放電制御回路の充電制御入力端子と他の充放電制御回路の充電制御出力端子とを接続する抵抗とを備えるバッテリ装置が知られている（例えば、特許文献１を参照）。

特許文献１に記載されたバッテリ装置では、多数の二次電池が直列接続される。充放電制御回路（バッテリ保護ＩＣ）が耐圧不足にならないように、複数の充放電制御回路がカスケード接続される。１つの充放電制御回路の放電制御出力端子が放電制御ＭＯＳトランジスタに接続され、その充放電制御回路の充電制御出力端子が充電制御ＭＯＳトランジスタに接続される。その充放電制御回路の放電制御入力端子には、他の充放電制御回路の放電制御出力端子が接続される。また、その充放電制御回路の充電制御入力端子には、他の充放電制御回路の充電制御出力端子が接続される。
その結果、特許文献１に記載されたバッテリ装置は、複数の充放電制御回路の耐圧を守りながら、二次電池の充放電制御を行うことができる。

特許第５５２４３１１号公報

ところで、特許文献１の図１に記載されたバッテリ装置では、定電流源１１５ｂとクランプ回路１２１からなる電流経路、及び定電流源１１５ｃとＮＭＯＳトランジスタ１２０からなる電流経路に常時電流が流れる。そのため、特許文献１に記載されたバッテリ装置では、充放電制御回路の消費電力の低減が求めらていれる。

したがって、本発明は、充放電制御回路の消費電力を低減することができる充放電制御回路およびバッテリ装置を提供することを目的とする。

本発明の一実施形態は、二次電池の充放電を制御し、前記二次電池の第１の電源電圧と第２の電源電圧との間で動作する充放電制御回路であって、前記二次電池と直列接続された他の二次電池の充放電を制御し、前記他の二次電池の第１の電源電圧と第２の電源電圧との間で動作する他の充放電制御回路とカスケード接続して使用され、放電制御ＭＯＳトランジスタを制御する前記二次電池の第１の電源電圧の放電制御信号を出力する放電制御出力回路と、前記放電制御出力回路の出力に接続された放電制御出力端子と、前記放電制御出力回路を制御する制御回路と、放電制御入力信号を前記制御回路に出力する放電制御入力回路と、前記放電制御入力回路に接続され、前記他の充放電制御回路の放電制御出力端子に接続される放電制御入力端子とを備え、前記放電制御入力回路は、ソース端子が前記放電制御入力端子に接続され、ゲート端子に前記二次電池の第１の電源電圧を受ける第１導電型の第１のＭＯＳトランジスタと、ドレイン端子とゲート端子とが前記第１のＭＯＳトランジスタのドレイン端子に接続され、ソース端子に前記二次電池の第２の電源電圧を受ける第２導電型の第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタとカレントミラー接続され、ドレイン端子から前記放電制御入力信号を出力する第２導電型の第３のＭＯＳトランジスタとを備える、充放電制御回路である。

また、本発明の一実施形態は、上述の充放電制御回路と、前記他の充放電制御回路と、前記二次電池と、前記二次電池からの放電を制御する前記放電制御スイッチと、前記二次電池への充電を制御する前記充電制御スイッチとを備える、バッテリ装置である。

本発明によれば、他の充放電制御回路の放電制御出力端子から放電を禁止するための信号である他の二次電池の第２の電源電圧の信号が出力された場合に、この信号をソース端子に受けた放電制御入力回路内の第１のＭＯＳトランジスタがオフすることにより、放電制御入力回路内の電流経路が遮断されるため、充放電制御回路の消費電力を低減することができる。

本発明の実施形態による充放電制御回路を備えたバッテリ装置の一例を示す図である。 図１に示す放電制御出力回路、放電制御入力回路の詳細の一例を示す図である。 図２に示す定電流源の具体例を示す図である。 本発明の実施形態による充放電制御回路を備えたバッテリ装置の変形例を示す図である。 図４に示す放電制御出力回路、放電制御入力回路の詳細の一例を示す図である。

以下、図を参照して本発明の実施形態について説明する。
図１は、本発明の実施形態による充放電制御回路１−１を備えたバッテリ装置１０の一例を示す図である。
図１に示す例では、バッテリ装置１０が、充放電制御回路１−１、１−２と、二次電池２−１、２−２と、充放電経路ＲＴ＋、ＲＴ−と、外部端子Ｐ＋、Ｐ−と、抵抗３ａ、３ｂと、放電制御ＭＯＳトランジスタ４と、充電制御ＭＯＳトランジスタ５とを備えている。放電制御ＭＯＳトランジスタ４は、二次電池２−１、２−２からの放電を制御する。充電制御ＭＯＳトランジスタ５は、二次電池２−１、２−２への充電を制御する。
充放電経路ＲＴ＋は、二次電池２−２の第１電極２ａ−２に接続されている。外部端子Ｐ＋は、充放電経路ＲＴ＋に設けられている。充放電経路ＲＴ−は、二次電池２−１の第２電極２ｂ−１に接続されている。外部端子Ｐ−は、充放電経路ＲＴ−に設けられている。二次電池２−２の第２電極２ｂ−２は、二次電池２−１の第１電極２ａ−１に接続されている。外部端子Ｐ＋と外部端子Ｐ−との間には、充電器および負荷（図示せず）が接続される。
放電制御ＭＯＳトランジスタ４および充電制御ＭＯＳトランジスタ５は、充放電経路ＲＴ−に配置されている。放電制御ＭＯＳトランジスタ４のソース端子は、二次電池２−１の第２電極２ｂ−１に接続されている。放電制御ＭＯＳトランジスタ４のドレイン端子は、充電制御ＭＯＳトランジスタ５のドレイン端子に接続されている。充電制御ＭＯＳトランジスタ５のソース端子は、外部端子Ｐ−に接続されている。

図１に示す例では、充放電制御回路１−１が、放電制御出力端子１Ａ−１と、放電制御入力端子１Ｂ−１と、充電制御出力端子１Ｃ−１と、充電制御入力端子１Ｄ−１と、第１電源端子１Ｅ−１と、第２電源端子１Ｆ−１と、放電制御出力回路１ａ−１と、放電制御入力回路１ｂ−１と、電圧検出回路１ｃ−１と、論理回路１ｄ−１と、充電制御出力回路１ｅ−１と、充電制御入力回路１ｆ−１と、電圧検出回路１ｇ−１と、論理回路１ｈ−１と、制御回路１ｉ−１とを備えている。
充放電制御回路１−２は、充放電制御回路１−１と同様に構成されている。詳細には、充放電制御回路１−２が、放電制御出力端子１Ａ−２と、放電制御入力端子１Ｂ−２と、充電制御出力端子１Ｃ−２と、充電制御入力端子１Ｄ−２と、第１電源端子１Ｅ−２と、第２電源端子１Ｆ−２と、放電制御出力回路１ａ−２と、放電制御入力回路１ｂ−２と、電圧検出回路１ｃ−２と、論理回路１ｄ−２と、充電制御出力回路１ｅ−２と、充電制御入力回路１ｆ−２と、電圧検出回路１ｇ−２と、論理回路１ｈ−２と、制御回路１ｉ−２とを備えている。
図１に示す例では、充放電制御回路１−１および充放電制御回路１−２として同一構成の充放電制御回路が用いられているが、他の例では、例えば、充放電制御回路１−２から充電制御入力回路１ｆ−２、電圧検出回路１ｇ−２、論理回路１ｈ−２、放電制御入力回路１ｂ−２、電圧検出回路１ｃ−２、および論理回路１ｄ−２を削除した構成の充放電制御回路を充放電制御回路１−２として用いてもよい。

図１に示す例では、充放電制御回路１−１の第１電源端子１Ｅ−１が、二次電池２−１の第１電極２ａ−１に接続されている。第１電源端子１Ｅ−１の電圧は、充放電制御回路１−１における高位側電源電圧ＶＤＤ１となる。なお、高位側電源電圧ＶＤＤ１は、二次電池２−１の第１の電源電圧とも称する。第２電源端子１Ｆ−１は、二次電池２−１の第２電極２ｂ−１に接続されている。第２電源端子１Ｆ−１の電圧は、充放電制御回路１−１における低位側電源電圧ＶＳＳ１となる。なお、低位側電源電圧ＶＳＳ１は、二次電池２−１の第２の電源電圧とも称する。充放電制御回路１−１は、電源電圧ＶＤＤ１と電源電圧ＶＳＳ１との間で動作する。
放電制御出力端子１Ａ−１は、放電制御ＭＯＳトランジスタ４のゲート端子に接続されている。また、放電制御出力端子１Ａ−１は、放電制御出力回路１ａ−１に接続されている。放電制御出力回路１ａ−１は、制御回路１ｉ−１に接続されている。
放電制御入力端子１Ｂ−１は、抵抗３ａを介して充放電制御回路１−２の放電制御出力端子１Ａ−２に接続されている。また、放電制御入力端子１Ｂ−１は、放電制御入力回路１ｂ−１および電圧検出回路１ｃ−１に接続されている。放電制御入力回路１ｂ−１および電圧検出回路１ｃ−１は、論理回路１ｄ−１に接続されている。論理回路１ｄ−１は、制御回路１ｉ−１に接続されている。
充電制御出力端子１Ｃ−１は、充電制御ＭＯＳトランジスタ５のゲート端子に接続されている。また、充電制御出力端子１Ｃ−１は、充電制御出力回路１ｅ−１に接続されている。充電制御出力回路１ｅ−１は、制御回路１ｉ−１に接続されている。
充電制御入力端子１Ｄ−１は、抵抗３ｂを介して充放電制御回路１−２の充電制御出力端子１Ｃ−２に接続されている。また、充電制御入力端子１Ｄ−１は、充電制御入力回路１ｆ−１および電圧検出回路１ｇ−１に接続されている。充電制御入力回路１ｆ−１および電圧検出回路１ｇ−１は、論理回路１ｈ−１に接続されている。論理回路１ｈ−１は、制御回路１ｉ−１に接続されている。
第１電源端子１Ｅ−１および第２電源端子１Ｆ−１は、制御回路１ｉ−１に接続されている。

図１に示す例では、充放電制御回路１−２の第１電源端子１Ｅ−２が、二次電池２−２の第１電極２ａ−２に接続されている。第１電源端子１Ｅ−２の電圧は、充放電制御回路１−２における高位側電源電圧ＶＤＤ２となる。なお、高位側電源電圧ＶＤＤ２は、二次電池２−２の第１の電源電圧とも称する。第２電源端子１Ｆ−２は、二次電池２−２の第２電極２ｂ−２に接続されている。第２電源端子１Ｆ−２の電圧は、充放電制御回路１−２における低位側電源電圧ＶＳＳ２となる。なお、低位側電源電圧ＶＳＳ２は、二次電池２−２の第２の電源電圧とも称する。電源電圧ＶＳＳ２は、電源電圧ＶＤＤ１と等しい。充放電制御回路１−２は、電源電圧ＶＤＤ２と電源電圧ＶＳＳ２との間で動作する。
放電制御出力端子１Ａ−２は、放電制御出力回路１ａ−２に接続されている。放電制御出力回路１ａ−２は、制御回路１ｉ−２に接続されている。
放電制御入力端子１Ｂ−２には、電源電圧ＶＳＳ２が入力される。また、放電制御入力端子１Ｂ−２は、放電制御入力回路１ｂ−２および電圧検出回路１ｃ−２に接続されている。放電制御入力回路１ｂ−２および電圧検出回路１ｃ−２は、論理回路１ｄ−２に接続されている。論理回路１ｄ−２は、制御回路１ｉ−２に接続されている。
充電制御出力端子１Ｃ−２は、充電制御出力回路１ｅ−２に接続されている。充電制御出力回路１ｅ−２は、制御回路１ｉ−２に接続されている。
充電制御入力端子１Ｄ−２には、電源電圧ＶＳＳ２が入力される。充電制御入力端子１Ｄ−２は、充電制御入力回路１ｆ−２および電圧検出回路１ｇ−２に接続されている。充電制御入力回路１ｆ−２および電圧検出回路１ｇ−２は、論理回路１ｈ−２に接続されている。論理回路１ｈ−２は、制御回路１ｉ−２に接続されている。
第１電源端子１Ｅ−２および第２電源端子１Ｆ−２は、制御回路１ｉ−２に接続されている。

図１に示す例では、放電制御出力回路１ａ−１が、放電制御ＭＯＳトランジスタ４を制御する放電制御信号（電源電圧ＶＤＤ１または電源電圧ＶＳＳ１）を出力する。放電制御入力回路１ｂ−１は、放電制御入力端子１Ｂ−１に入力される信号に基づく放電制御入力信号を出力する。電圧検出回路１ｃ−１は、放電制御入力端子１Ｂ−１の電圧が電源電圧ＶＤＤ１以上のときにＨレベルの信号（電源電圧ＶＤＤ１）を出力し、電源電圧ＶＤＤ１より低いときにＬレベルの信号（電源電圧ＶＳＳ１）を出力する。本例では、放電制御入力端子１Ｂ−１に入力される信号は、電源電圧ＶＤＤ２または電源電圧ＶＳＳ２であり、いずれの電圧値も電源電圧ＶＤＤ１以上である。したがって、電圧検出回路１ｃ−１は、常にＨレベルの信号（電源電圧ＶＤＤ１）を出力する。論理回路１ｄ−１は、電圧検出回路１ｃ−１から出力される出力信号と、放電制御入力回路１ｂ−１から出力される放電制御入力信号との論理積の信号を制御回路１ｉ−１に出力する。
充電制御出力回路１ｅ−１は、充電制御ＭＯＳトランジスタ５を制御する充電制御信号（電源電圧ＶＤＤ１または電源電圧ＶＳＳ１）を出力する。充電制御入力回路１ｆ−１は、充電制御入力信号を出力する。電圧検出回路１ｇ−１は、充電制御入力端子１Ｄ−１の電圧が電源電圧ＶＤＤ１以上のときにＨレベルの信号（電源電圧ＶＤＤ１）を出力し、電源電圧ＶＤＤ１より低いときにＬレベルの信号（電源電圧ＶＳＳ１）を出力する。本例では、充電制御入力端子１Ｄ−１に入力される信号は、電源電圧ＶＤＤ２または電源電圧ＶＳＳ２であり、いずれの電圧値も電源電圧ＶＤＤ１以上である。したがって、電圧検出回路１ｇ−１は、電圧検出回路１ｃ−１と同様、常にＨレベルの信号（電源電圧ＶＤＤ１）を出力する。論理回路１ｈ−１は、電圧検出回路１ｇ−１から出力される出力信号と、充電制御入力回路１ｆ−１から出力される充電制御入力信号との論理積の信号を制御回路１ｉ−１に出力する。
制御回路１ｉ−１は、放電制御出力回路１ａ−１および充電制御出力回路１ｅ−１を制御する。

図１に示す例では、放電制御出力回路１ａ−２が、放電制御ＭＯＳトランジスタ４を制御するための放電制御信号（電源電圧ＶＤＤ２または電源電圧ＶＳＳ２）を出力する。放電制御出力回路１ａ−２から出力される信号は、充放電制御回路１−１の放電制御入力回路１ｂ−１に入力される。
放電制御入力回路１ｂ−２は、放電制御入力端子１Ｂ−２に入力される電源電圧ＶＳＳ２に基づく放電制御入力信号を出力する。
電圧検出回路１ｃ−２は、放電制御入力端子１Ｂ−２の電圧が電源電圧ＶＤＤ２以上のときにＨレベルの信号（電源電圧ＶＤＤ２）を出力し、電源電圧ＶＤＤ２より低いときにＬレベルの信号（電源電圧ＶＳＳ２）を出力する。本例では、放電制御入力端子１Ｂ−２には電源電圧ＶＳＳ２が入力されるため、電圧検出回路１ｃ−２は、常にＬレベルの信号（電源電圧ＶＳＳ２）を出力する。論理回路１ｄ−２は、電圧検出回路１ｃ−２から出力される出力信号と、放電制御入力回路１ｂ−２から出力される放電制御入力信号との論理積の信号を制御回路１ｉ−２に出力する。
充電制御出力回路１ｅ−２は、充電制御ＭＯＳトランジスタ５を制御するための充電制御信号（電源電圧ＶＤＤ２または電源電圧ＶＳＳ２）を出力する。充電制御出力回路１ｅ−２から出力される信号は、充放電制御回路１−１の充電制御入力回路１ｆ−１に入力される。
充電制御入力回路１ｆ−２は、充電制御入力端子１Ｄ−２に入力される電源電圧ＶＳＳ２に基づく充電制御入力信号を出力する。
電圧検出回路１ｇ−２は、充電制御入力端子１Ｄ−２の電圧が電源電圧ＶＤＤ２以上のときにＨレベルの信号（電源電圧ＶＤＤ２）を出力し、電源電圧ＶＤＤ２より低いときにＬレベルの信号（電源電圧ＶＳＳ２）を出力する。本例では、充電制御入力端子１Ｄ−２には電源電圧ＶＳＳ２が入力されるため、電圧検出回路１ｇ−２は、電圧検出回路１ｃ−２と同様、常にＬレベルの信号（電源電圧ＶＳＳ２）を出力する。論理回路１ｈ−２は、電圧検出回路１ｇ−２から出力される出力信号と、充電制御入力回路１ｆ−２から出力される充電制御入力信号との論理積の信号を制御回路１ｉ−２に出力する。
制御回路１ｉ−２は、放電制御出力回路１ａ−２および充電制御出力回路１ｅ−２を制御する。

図１に示す例では、充放電制御回路１−１と充放電制御回路１−２とをカスケード接続して使用している。充放電制御回路１−１および充放電制御回路１−２は、それぞれ二次電池２−１、２−２の充放電を制御する。
図１に示す例では、２つの充放電制御回路１−１、１−２をカスケード接続して使用しているが、他の例では、３つ以上の充放電制御回路をカスケード接続して使用してもよい。

図２は、図１に示す放電制御出力回路１ａ−１、放電制御入力回路１ｂ−１などの詳細の一例を示す図である。
図２に示す例では、放電制御出力回路１ａ−１が、Ｐ型ＭＯＳトランジスタ１ａ１−１と、Ｎ型ＭＯＳトランジスタ１ａ２−１とを備えている。Ｐ型ＭＯＳトランジスタ１ａ１−１のゲート端子と、Ｎ型ＭＯＳトランジスタ１ａ２−１のゲート端子とは、制御回路１ｉ−１に接続されている。Ｐ型ＭＯＳトランジスタ１ａ１−１のドレイン端子と、Ｎ型ＭＯＳトランジスタ１ａ２−１のドレイン端子とは、放電制御出力端子１Ａ−１に接続されている。
Ｐ型ＭＯＳトランジスタ１ａ１−１のソース端子には、電源電圧ＶＤＤ１が供給されている。Ｎ型ＭＯＳトランジスタ１ａ２−１のソース端子には、電源電圧ＶＳＳ１が供給されている。

図２に示す例では、充放電制御回路１−１が放電を許可する場合（二次電池２−１の過放電を検出していない場合）、制御回路１ｉ−１は、Ｌレベルの信号（電源電圧ＶＳＳ１）を放電制御出力回路１ａ−１に出力する。これにより、放電制御出力回路１ａ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を放電制御ＭＯＳトランジスタ４のゲート端子に出力する。その結果、放電制御ＭＯＳトランジスタ４がオンする。
また、充放電制御回路１−１の放電制御出力回路１ａ−１と同様に構成された充放電制御回路１−２の放電制御出力回路１ａ−２は、充放電制御回路１−２が放電を許可する場合（二次電池２−２の過放電を検出していない場合）、制御回路１ｉ−２から出力されるＬレベルの信号（電源電圧ＶＳＳ２）を受け、Ｈレベルの信号（電源電圧ＶＤＤ２）を放電制御出力端子１Ａ−２に出力する。
一方、充放電制御回路１−１が放電を禁止する場合（二次電池２−１の過放電を検出した場合）、制御回路１ｉ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を放電制御出力回路１ａ−１に出力する。これにより、放電制御出力回路１ａ−１は、Ｌレベルの信号（電源電圧ＶＳＳ１）を放電制御ＭＯＳトランジスタ４のゲート端子に出力する。その結果、放電制御ＭＯＳトランジスタ４がオフする。
また、充放電制御回路１−２の放電制御出力回路１ａ−２は、充放電制御回路１−２が放電を禁止する場合（二次電池２−２の過放電を検出した場合）、制御回路１ｉ−２から出力されるＨレベルの信号（電源電圧ＶＤＤ２）を受け、Ｌレベルの信号（電源電圧ＶＳＳ２）を放電制御出力端子１Ａ−２に出力する。

図２に示す例では、放電制御入力回路１ｂ−１が、Ｐ型ＭＯＳトランジスタ１ｂ１−１と、Ｎ型ＭＯＳトランジスタ１ｂ２−１と、Ｎ型ＭＯＳトランジスタ１ｂ２−１とカレントミラー接続されたＮ型ＭＯＳトランジスタ１ｂ３−１と、定電流源１ｂ４−１とを備えている。
Ｐ型ＭＯＳトランジスタ１ｂ１−１のソース端子は、放電制御入力端子１Ｂ−１に接続されている。Ｐ型ＭＯＳトランジスタ１ｂ１−１のドレイン端子は、Ｎ型ＭＯＳトランジスタ１ｂ２−１のドレイン端子と、Ｎ型ＭＯＳトランジスタ１ｂ２−１のゲート端子と、Ｎ型ＭＯＳトランジスタ１ｂ３−１のゲート端子とに接続されている。Ｎ型ＭＯＳトランジスタ１ｂ３−１のドレイン端子は、定電流源１ｂ４−１の一端に接続されている。また、Ｎ型ＭＯＳトランジスタ１ｂ３−１のドレイン端子は、論理回路１ｄ−１を介して制御回路１ｉ−１に接続されている。
Ｐ型ＭＯＳトランジスタ１ｂ１−１のゲート端子には、電源電圧ＶＤＤ１が供給されている。Ｎ型ＭＯＳトランジスタ１ｂ２−１のソース端子には、電源電圧ＶＳＳ１が供給されている。Ｎ型ＭＯＳトランジスタ１ｂ３−１のソース端子には、電源電圧ＶＳＳ１が供給されている。定電流源１ｂ４−１の他端には、電源電圧ＶＤＤ１が供給されている。

図２に示す例では、充放電制御回路１−１および充放電制御回路１−２がいずれも放電を許可する場合（二次電池２−１の過放電も二次電池２−２の過放電も検出していない場合）、上述したように、充放電制御回路１−２の放電制御出力回路１ａ−２がＨレベルの信号として電源電圧ＶＤＤ２を出力するため、Ｐ型ＭＯＳトランジスタ１ｂ１−１がオンする。これにより、Ｎ型ＭＯＳトランジスタ１ｂ２−１およびＮ型ＭＯＳトランジスタ１ｂ３−１もオンする。その結果、放電制御入力回路１ｂ−１は、Ｎ型ＭＯＳトランジスタ１ｂ３−１のソース端子の電圧である電源電圧ＶＳＳ１をＬレベルの信号として論理回路１ｄ−１に出力する。したがって、制御回路１ｉ−１には、論理回路１ｄ−１の出力であるＬレベルの信号が入力される。これにより、制御回路１ｉ−１がＬレベルの信号（電源電圧ＶＳＳ１）を放電制御出力回路１ａ−１に出力することにより、放電制御ＭＯＳトランジスタ４がオンする。

図２に示す例では、充放電制御回路１−１が放電を許可し、充放電制御回路１−２が放電を禁止する場合（二次電池２−１の過放電を検出せず、二次電池２−２の過放電を検出した場合）、上述したように、充放電制御回路１−２の放電制御出力回路１ａ−２がＬレベルの信号として電源電圧ＶＳＳ２を出力する。電源電圧ＶＳＳ２は、電源電圧ＶＤＤ１と等しいため、Ｐ型ＭＯＳトランジスタ１ｂ１−１がオフする。これにより、Ｎ型ＭＯＳトランジスタ１ｂ２−１およびＮ型ＭＯＳトランジスタ１ｂ３−１もオフする。その結果、放電制御入力回路１ｂ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を論理回路１ｄ−１に出力する。したがって、制御回路１ｉ−１には、論理回路１ｄ−１の出力であるＨレベルの信号が入力される。これにより、制御回路１ｉ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を放電制御出力回路１ａ−１に出力することにより、放電制御ＭＯＳトランジスタ４がオフする。
つまり、充放電制御回路１−２が放電を禁止する場合には、Ｐ型ＭＯＳトランジスタ１ｂ１−１、Ｎ型ＭＯＳトランジスタ１ｂ２−１およびＮ型ＭＯＳトランジスタ１ｂ３−１がオフすることによって、Ｐ型ＭＯＳトランジスタ１ｂ１−１およびＮ型ＭＯＳトランジスタ１ｂ２−１を介した電源電圧ＶＤＤ１から電源電圧ＶＳＳ１への電流経路と、定電流源１ｂ４−１およびＮ型ＭＯＳトランジスタ１ｂ３−１を介した電源電圧ＶＤＤ１から電源電圧ＶＳＳ１への電流経路が遮断される。そのため、充放電制御回路１−１の消費電力を低減することができる。

ここで、図１および図２に示す例において、電圧検出回路１ｃ−１、１ｃ−２および論理回路１ｄ−１、１ｄ−２（ＡＮＤ）が設けられている理由について説明する。
バッテリ装置１０において、最も高い電圧は、電源電圧ＶＤＤ２である。そのため、充放電制御回路１−２の放電制御入力端子１Ｂ−２、すなわち、放電制御入力回路１ｂ−２には、電源電圧ＶＤＤ２以下の電圧しか入力され得ない。したがって、放電制御入力回路１ｂ−２は、常にＨレベルの信号（電源電圧ＶＤＤ２）を出力することとなる。この出力信号がそのまま制御回路１ｉ−２に入力された場合、充放電制御回路１−２は、常に、放電を禁止するためのＬレベルの信号（電源電圧ＶＳＳ２）を放電制御出力端子１Ａ−２に出力することとなり、バッテリ装置１０が正常に動作できなくなってしまう。
そこで、図１および図２に示す例では、放電制御入力端子１Ｂ−２に電源電圧ＶＤＤ２よりも低い電圧として、例えば電源電圧ＶＳＳ２を入力し、放電制御入力端子１Ｂ−２に電源電圧ＶＤＤ２よりも低い電圧が入力されたことを検出するとＬレベルの信号（電源電圧ＶＳＳ２）を出力する電圧検出回路１ｃ−２と、電圧検出回路１ｃ−２から出力される出力信号と、放電制御入力回路１ｂ−２から出力される放電制御入力信号との論理積の信号を制御回路１ｉ−２に出力する論理回路１ｄ−２が設けられている。
かかる構成によれば、論理回路１ｄ−２の出力は、常にＬレベルの信号（電源電圧ＶＳＳ２）となる。したがって、充放電制御回路１−２が放電を許可する場合（二次電池２−２の過放電を検出していない場合）には、制御回路１ｉ−２は、Ｌレベルの信号（電源電圧ＶＳＳ２）を放電制御出力回路１ａ−２に出力し、これにより、放電制御出力回路１ａ−２は、放電を許可するためのＨレベルの信号（電源電圧ＶＤＤ２）を放電制御出力端子１Ａ−２に出力することができる。
一方、充放電制御回路１−１において、放電制御入力端子１Ｂ−１に入力される電圧は、電源電圧ＶＤＤ２またはＶＳＳ２のいずれかである。
充放電制御回路１−２の放電制御出力回路１ａ−２から、放電制御出力端子１Ａ−２および放電制御入力端子１Ｂ−１を介して、放電を許可するためのＨレベルの信号として電源電圧ＶＤＤ２が放電制御入力回路１ｂ−１に入力された場合、放電制御入力回路１ｂ−１はＬレベルの信号（電源電圧ＶＳＳ１）を論理回路１ｄ−１に出力する。
このとき、電圧検出回路１ｃ−１は、電源電圧ＶＤＤ１よりも高い電源電圧ＶＤＤ２を受けるため、Ｈレベルの信号（電源電圧ＶＤＤ１）を論理回路１ｄ−１に出力する。
したがって、論理回路１ｄ−１は、Ｌレベルの信号（電源電圧ＶＳＳ１）を制御回路１ｉ−１に出力する。これにより、充放電制御回路１−１が放電を許可する場合（二次電池２−１の過放電を検出していない場合）には、制御回路１ｉ−１は、Ｌレベルの信号（電源電圧ＶＳＳ１）を放電制御出力回路１ａ−１に出力する。その結果、放電制御出力端子１Ａ−１からＨレベルの信号（電源電圧ＶＤＤ１）が出力され、放電制御ＭＯＳトランジスタ４がオンする。
また、充放電制御回路１−２の放電制御出力回路１ａ−２から、放電制御出力端子１Ａ−２および放電制御入力端子１Ｂ−１を介して、放電を禁止するためのＬレベルの信号として電源電圧ＶＳＳ２が放電制御入力回路１ｂ−１に入力された場合、放電制御入力回路１ｂ−１はＨレベルの信号（電源電圧ＶＤＤ１）を論理回路１ｄ−１に出力する。
このとき、電圧検出回路１ｃ−１は、電源電圧ＶＤＤ１と同じ高さの電源電圧ＶＳＳ２を受けるため、Ｈレベルの信号（電源電圧ＶＤＤ１）を論理回路１ｄ−１に出力する。
したがって、論理回路１ｄ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を制御回路１ｉ−１に出力する。これにより、充放電制御回路１−１が放電を許可する場合（二次電池２−１の過放電を検出していない場合）であっても、制御回路１ｉ−１は、Ｈレベルの信号（電源電圧ＶＤＤ１）を放電制御出力回路１ａ−１に出力する。その結果、放電制御出力端子１Ａ−１からＬレベルの信号（電源電圧ＶＳＳ１）が出力され、放電制御ＭＯＳトランジスタ４がオフする。
このように、充放電制御回路１−１においては、電圧検出回路１ｃ−１および論理回路１ｄ−１が設けられていても、制御回路１ｉ−１の動作に影響を与えることはない。
したがって、充放電制御回路１−１と充放電制御回路１−２とを、それぞれ電圧検出回路１ｃ−１および論理回路１ｄ−１、電圧検出回路１ｃ−２および論理回路１ｄ−２を備えた同一構成とすることができるとともに、バッテリ装置１０が正常に動作することが可能となる。

図１に示す例では、充電制御出力回路１ｅ−１が、上述した放電制御出力回路１ａ−１と同様に構成されている。充電制御入力回路１ｆ−１は、上述した放電制御入力回路１ｂ−１と同様に構成されている。電圧検出回路１ｇ−１は、上述した電圧検出回路１ｃ−１と同様に構成されている。論理回路１ｈ−１は、上述した論理回路１ｄ−１と同様に構成されている。

したがって、充電制御出力回路１ｅ−２が充電を禁止するためのＬレベルの信号（電源電圧ＶＳＳ２）を出力した場合、上述した放電制御入力回路１ｂ−１と同様、充電制御入力回路１ｆ−１内の電源電圧ＶＤＤ１から電源電圧ＶＳＳ１への電流経路が遮断される。そのため、充放電制御回路１−１の消費電力を低減することができる。

図３は、図２に示す定電流源１ｂ４−１の具体例を示す図である。
図３に示す例では、図２に示す定電流源１ｂ４−１がデプレッション型のＮ型ＭＯＳトランジスタ１ｂ４ａ−１により構成されている。デプレッション型のＮ型ＭＯＳトランジスタ１ｂ４ａ−１のゲート端子およびソース端子は、論理回路１ｄ−１を介して制御回路１ｉ−１に接続されている。デプレッション型のＮ型ＭＯＳトランジスタ１ｂ４ａ−１のドレイン端子には、電源電圧ＶＤＤ１供給されている。
図３に示す例では、定電流源１ｂ４−１としてデプレッション型のＮ型ＭＯＳトランジスタ１ｂ４ａ−１が用いられるため、Ｎ型ＭＯＳトランジスタ１ｂ３−１に流れる電流値を所望の値に正確に制御することができる。
図３に示す例では、デプレッション型のＮ型ＭＯＳトランジスタ１ｂ４ａ−１が用いられるが、他の例では、代わりに、抵抗を用いてもよい。

図４は、本発明の実施形態による充放電制御回路１−１を備えたバッテリ装置１０の変形例を示す図である。図５は、図４に示す放電制御出力回路１ａ−１、放電制御入力回路１ｂ−１などの詳細の一例を示す図である。
図１に示す例では、放電制御ＭＯＳトランジスタ４および充電制御ＭＯＳトランジスタ５が、Ｎ型ＭＯＳトランジスタによって構成されると共に、ローサイドの充放電経路ＲＴ−に配置されている。一方、図４に示す例では、放電制御ＭＯＳトランジスタ４および充電制御ＭＯＳトランジスタ５が、Ｐ型ＭＯＳトランジスタによって構成されると共に、ハイサイドの充放電経路ＲＴ＋に配置されている。

図５に示す例では、放電制御入力回路１ｂ−１が、Ｎ型ＭＯＳトランジスタ１ｂ１−１と、Ｐ型ＭＯＳトランジスタ１ｂ２−１と、Ｐ型ＭＯＳトランジスタ１ｂ３−１と、定電流源１ｂ４−１とを備えている。
Ｎ型ＭＯＳトランジスタ１ｂ１−１のソース端子は、放電制御入力端子１Ｂ−１に接続されている。Ｎ型ＭＯＳトランジスタ１ｂ１−１のドレイン端子は、Ｐ型ＭＯＳトランジスタ１ｂ２−１のドレイン端子と、Ｐ型ＭＯＳトランジスタ１ｂ２−１のゲート端子と、Ｐ型ＭＯＳトランジスタ１ｂ３−１のゲート端子とに接続されている。Ｐ型ＭＯＳトランジスタ１ｂ３−１のドレイン端子は、定電流源１ｂ４−１の一端に接続されている。また、Ｐ型ＭＯＳトランジスタ１ｂ３−１のドレイン端子は、論理回路１ｄ−１を介して制御回路１ｉ−１に接続されている。
Ｎ型ＭＯＳトランジスタ１ｂ１−１のゲート端子には、電源電圧ＶＳＳ１が供給されている。Ｐ型ＭＯＳトランジスタ１ｂ２−１のソース端子には、電源電圧ＶＤＤ１が供給されている。Ｐ型ＭＯＳトランジスタ１ｂ３−１のソース端子には、電源電圧ＶＤＤ１が供給されている。定電流源１ｂ４−１の他端には、電源電圧ＶＳＳ１が供給されている。

以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。

１−１…充放電制御回路、１Ａ−１…放電制御出力端子、１Ｂ−１…放電制御入力端子、１Ｃ−１…充電制御出力端子、１Ｄ−１…充電制御入力端子、１Ｅ−１…第１電源端子、１Ｆ−１…第２電源端子、１ａ−１…放電制御出力回路、１ａ１−１…ＭＯＳトランジスタ、１ａ２−１…ＭＯＳトランジスタ、１ｂ−１…放電制御入力回路、１ｂ１−１…ＭＯＳトランジスタ、１ｂ２−１…ＭＯＳトランジスタ、１ｂ３−１…ＭＯＳトランジスタ、１ｂ４−１…定電流源、１ｂ４ａ−１…デプレッション型のＮ型ＭＯＳトランジスタ、１ｃ−１…電圧検出回路、１ｄ−１…論理回路、１ｅ−１…充電制御出力回路、１ｆ−１…充電制御入力回路、１ｇ−１…電圧検出回路、１ｈ−１…論理回路、１ｉ−１…制御回路、２−１…二次電池、２ａ−１…第１電極、２ｂ−１…第２電極、１−２…充放電制御回路、１Ａ−２…放電制御出力端子、１Ｂ−２…放電制御入力端子、１Ｃ−２…充電制御出力端子、１Ｄ−２…充電制御入力端子、１Ｅ−２…第１電源端子、１Ｆ−２…第２電源端子、１ａ−２…放電制御出力回路、１ｂ−２…放電制御入力回路、１ｃ−２…電圧検出回路、１ｄ−２…論理回路、１ｅ−２…充電制御出力回路、１ｆ−２…充電制御入力回路、１ｇ−２…電圧検出回路、１ｈ−２…論理回路、１ｉ−２…制御回路、２−２…二次電池、２ａ−２…第１電極、２ｂ−２…第２電極、３ａ…抵抗、３ｂ…抵抗、４…放電制御ＭＯＳトランジスタ、５…充電制御ＭＯＳトランジスタ、１０…バッテリ装置、Ｐ＋…外部端子、Ｐ−…外部端子、ＲＴ＋…充放電経路、ＲＴ−…充放電経路

Claims (6)

1. 二次電池の充放電を制御し、前記二次電池の第１の電源電圧と第２の電源電圧との間で動作する充放電制御回路であって、
   前記二次電池と直列接続された他の二次電池の充放電を制御し、前記他の二次電池の第１の電源電圧と第２の電源電圧との間で動作する他の充放電制御回路とカスケード接続して使用され、
   放電制御ＭＯＳトランジスタを制御する前記二次電池の第１の電源電圧の放電制御信号を出力する放電制御出力回路と、
   前記放電制御出力回路の出力に接続された放電制御出力端子と、
   前記放電制御出力回路を制御する制御回路と、
   放電制御入力信号を前記制御回路に出力する放電制御入力回路と、
   前記放電制御入力回路に接続され、前記他の充放電制御回路の放電制御出力端子に接続される放電制御入力端子とを備え、
   前記放電制御入力回路は、
   ソース端子が前記放電制御入力端子に接続され、ゲート端子に前記二次電池の第１の電源電圧を受ける第１導電型の第１のＭＯＳトランジスタと、
   ドレイン端子とゲート端子とが前記第１のＭＯＳトランジスタのドレイン端子に接続され、ソース端子に前記二次電池の第２の電源電圧を受ける第２導電型の第２のＭＯＳトランジスタと、
   前記第２のＭＯＳトランジスタとカレントミラー接続され、ドレイン端子から前記放電制御入力信号を出力する第２導電型の第３のＭＯＳトランジスタとを備える、
   充放電制御回路。
2. 前記放電制御入力回路は、定電流源を更に備え、
   前記定電流源の一方の端部は、前記第３のＭＯＳトランジスタのドレイン端子に接続され、
   前記定電流源の他方の端部は、前記二次電池の第１の電圧を受ける、
   請求項１に記載の充放電制御回路。
3. 前記定電流源が、デプレッション型のＭＯＳトランジスタであり、
   前記デプレッション型のＭＯＳトランジスタのソース端子とゲート端子とは、前記第３のＭＯＳトランジスタのドレイン端子に接続され、
   前記デプレッション型のＭＯＳトランジスタのドレイン端子は、前記二次電池の第１の電源電圧を受ける、
   請求項２に記載の充放電制御回路。
4. 前記放電制御入力端子の電圧を検出する電圧検出回路と、
   前記電圧検出回路から出力される出力信号と、前記放電制御入力回路から出力される前記放電制御入力信号との論理積の信号を、前記制御回路に出力する論理回路とを更に備える、
   請求項１から請求項３のいずれか一項に記載の充放電制御回路。
5. 充電制御ＭＯＳトランジスタを制御する前記二次電池の第１の電源電圧の充電制御信号を出力する充電制御出力回路と、
   前記充電制御出力回路の出力に接続された充電制御出力端子と、
   充電制御入力信号を前記制御回路に出力する充電制御入力回路と、
   前記充電制御入力回路に接続され、前記他の充放電制御回路の充電制御出力端子に接続される充電制御入力端子とを備え、
   前記制御回路は、前記充電制御出力回路を制御し、
   前記充電制御入力回路は、
   ソース端子が前記充電制御入力端子に接続され、ゲート端子に前記二次電池の第１の電源電圧を受ける第１導電型の第４のＭＯＳトランジスタと、
   ドレイン端子とゲート端子とが前記第４のＭＯＳトランジスタのドレイン端子に接続され、ソース端子に前記二次電池の第２の電源電圧を受ける第２導電型の第５のＭＯＳトランジスタと、
   前記第５のＭＯＳトランジスタとカレントミラー接続され、ドレイン端子から前記充電制御入力信号を出力する第２導電型の第６のＭＯＳトランジスタとを備える、
   請求項１から請求項４のいずれか一項に記載の充放電制御回路。
6. 請求項１から請求項５のいずれか一項に記載の充放電制御回路と、
   前記他の充放電制御回路と、
   前記二次電池と、
   前記二次電池からの放電を制御する前記放電制御スイッチと、
   前記二次電池への充電を制御する前記充電制御スイッチとを備える、
   バッテリ装置。

Images