KR102469061B1 - 충방전 제어 회로 및 배터리 장치 - Google Patents

충방전 제어 회로 및 배터리 장치 Download PDF

Info

Publication number
KR102469061B1
KR102469061B1 KR1020180029346A KR20180029346A KR102469061B1 KR 102469061 B1 KR102469061 B1 KR 102469061B1 KR 1020180029346 A KR1020180029346 A KR 1020180029346A KR 20180029346 A KR20180029346 A KR 20180029346A KR 102469061 B1 KR102469061 B1 KR 102469061B1
Authority
KR
South Korea
Prior art keywords
discharge control
circuit
charge
mos transistor
power supply
Prior art date
Application number
KR1020180029346A
Other languages
English (en)
Other versions
KR20180105584A (ko
Inventor
히로시 사이토
가즈아키 사노
다카히로 가시우치
아키히코 스즈키
다카히로 구라토미
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180105584A publication Critical patent/KR20180105584A/ko
Application granted granted Critical
Publication of KR102469061B1 publication Critical patent/KR102469061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0024—Parallel/serial switching of connection of batteries to charge or load circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/10—Control circuit supply, e.g. means for supplying power to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0025—Sequential battery discharge in systems with a plurality of batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

충방전 제어 회로는, 이차 전지의 충방전을 제어하며, 이차 전지의 제1 전원 전압과 제2 전원 전압 사이에서 동작하고, 동일 구성의 다른 충방전 제어 회로와 캐스케이드 접속하여 사용되며, 방전 제어 출력 회로와, 방전 제어 출력 단자와, 제어 회로와, 방전 제어 입력 회로와, 방전 제어 입력 단자를 구비한다. 방전 제어 입력 회로는, 소스 단자가 방전 제어 입력 단자에 접속되고, 게이트 단자에 이차 전지의 제1 전원 전압을 받는 제1 도전형의 제1 MOS 트랜지스터와, 드레인 단자와 게이트 단자가 제1 MOS 트랜지스터의 드레인 단자에 접속되고, 소스 단자에 이차 전지의 제2 전원 전압을 받는 제2 도전형의 제2 MOS 트랜지스터와, 제2 MOS 트랜지스터와 커런트 미러 접속되며, 드레인 단자로부터 방전 제어 입력 신호를 출력하는 제2 도전형의 제3 MOS 트랜지스터를 구비한다.

Description

충방전 제어 회로 및 배터리 장치{CHARGING/DISCHARGING CONTROL CIRCUIT AND BATTERY DEVICE}
본 발명은, 충방전 제어 회로 및 배터리 장치에 관한 것이다.
종래, 충방전 제어 회로(배터리 보호 IC)와, 충방전 제어 회로에 캐스케이드 접속되는 다른 충방전 제어 회로(다른 배터리 보호 IC)와, 이차 전지(배터리)와, 이차 전지로부터의 방전을 제어하는 방전 제어 MOS 트랜지스터(방전 제어 FET)와, 이차 전지로의 충전을 제어하는 충전 제어 MOS 트랜지스터(충전 제어 FET)와, 충방전 제어 회로의 방전 제어 입력 단자와 다른 충방전 제어 회로의 방전 제어 출력 단자를 접속하는 저항과, 충방전 제어 회로의 충전 제어 입력 단자와 다른 충방전 제어 회로의 충전 제어 출력 단자를 접속하는 저항을 구비하는 배터리 장치가 알려져 있다(예를 들어, 특허 문헌 1을 참조).
특허 문헌 1에 기재된 배터리 장치에서는, 다수의 이차 전지가 직렬 접속된다. 충방전 제어 회로(배터리 보호 IC)가 내압 부족이 되지 않도록, 복수의 충방전 제어 회로가 캐스케이드 접속된다. 1개의 충방전 제어 회로의 방전 제어 출력 단자가 방전 제어 MOS 트랜지스터에 접속되고, 그 충방전 제어 회로의 충전 제어 출력 단자가 충전 제어 MOS 트랜지스터에 접속된다. 그 충방전 제어 회로의 방전 제어 입력 단자에는, 다른 충방전 제어 회로의 방전 제어 출력 단자가 접속된다. 또, 그 충방전 제어 회로의 충전 제어 입력 단자에는, 다른 충방전 제어 회로의 충전 제어 출력 단자가 접속된다.
그 결과, 특허 문헌 1에 기재된 배터리 장치는, 복수의 충방전 제어 회로의 내압을 지키면서, 이차 전지의 충방전 제어를 행할 수 있다.
일본국 특허 제5524311호 공보
그런데, 특허 문헌 1의 도 1에 기재된 배터리 장치에서는, 정전류원(115b)과 클램프 회로(121)로 이루어지는 전류 경로, 및 정전류원(115c)과 NMOS 트랜지스터(120)로 이루어지는 전류 경로에 상시 전류가 흐른다. 그로 인해, 특허 문헌 1에 기재된 배터리 장치에서는, 충방전 제어 회로의 소비 전력의 저감이 요구되고 있다.
따라서, 본 발명은, 충방전 제어 회로의 소비 전력을 저감시킬 수 있는 충방전 제어 회로 및 배터리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시 형태는, 이차 전지의 충방전을 제어하며, 상기 이차 전지의 제1 전원 전압과 제2 전원 전압 사이에서 동작하는 충방전 제어 회로로서, 상기 이차 전지와 직렬 접속된 다른 이차 전지의 충방전을 제어하며, 상기 다른 이차 전지의 제1 전원 전압과 제2 전원 전압 사이에서 동작하는 다른 충방전 제어 회로와 캐스케이드 접속하여 사용되고, 방전 제어 MOS 트랜지스터를 제어하는 상기 이차 전지의 제1 전원 전압의 방전 제어 신호를 출력하는 방전 제어 출력 회로와, 상기 방전 제어 출력 회로의 출력에 접속된 방전 제어 출력 단자와, 상기 방전 제어 출력 회로를 제어하는 제어 회로와, 방전 제어 입력 신호를 상기 제어 회로에 출력하는 방전 제어 입력 회로와, 상기 방전 제어 입력 회로에 접속되고, 상기 다른 충방전 제어 회로의 방전 제어 출력 단자에 접속되는 방전 제어 입력 단자를 구비하며, 상기 방전 제어 입력 회로는, 소스 단자가 상기 방전 제어 입력 단자에 접속되고, 게이트 단자에 상기 이차 전지의 제1 전원 전압을 받는 제1 도전형의 제1 MOS 트랜지스터와, 드레인 단자와 게이트 단자가 상기 제1 MOS 트랜지스터의 드레인 단자에 접속되며, 소스 단자에 상기 이차 전지의 제2 전원 전압을 받는 제2 도전형의 제2 MOS 트랜지스터와, 상기 제2 MOS 트랜지스터와 커런트 미러 접속되고, 드레인 단자로부터 상기 방전 제어 입력 신호를 출력하는 제2 도전형의 제3 MOS 트랜지스터를 구비하는, 충방전 제어 회로이다.
또, 본 발명의 일실시 형태는, 상기 서술한 충방전 제어 회로와, 상기 다른 충방전 제어 회로와, 상기 이차 전지와, 상기 이차 전지로부터의 방전을 제어하는 상기 방전 제어 스위치와, 상기 이차 전지로의 충전을 제어하는 상기 충전 제어 스위치를 구비하는, 배터리 장치이다.
본 발명에 의하면, 다른 충방전 제어 회로의 방전 제어 출력 단자로부터 방전을 금지하기 위한 신호인 다른 이차 전지의 제2 전원 전압의 신호가 출력된 경우에, 이 신호를 소스 단자에 받은 방전 제어 입력 회로 내의 제1 MOS 트랜지스터가 오프함으로써, 방전 제어 입력 회로 내의 전류 경로가 차단되기 때문에, 충방전 제어 회로의 소비 전력을 저감시킬 수 있다.
도 1은 본 발명의 실시 형태에 의한 충방전 제어 회로를 구비한 배터리 장치의 일례를 도시하는 도이다.
도 2는 도 1에 도시하는 방전 제어 출력 회로, 방전 제어 입력 회로의 상세한 일례를 도시하는 도이다.
도 3은 도 2에 도시하는 정전류원의 구체예를 도시하는 도이다.
도 4는 본 발명의 실시 형태에 의한 충방전 제어 회로를 구비한 배터리 장치의 변형예를 도시하는 도이다.
도 5는 도 4에 도시하는 방전 제어 출력 회로, 방전 제어 입력 회로의 상세한 일례를 도시하는 도이다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다.
도 1은, 본 발명의 실시 형태에 의한 충방전 제어 회로(1-1)를 구비한 배터리 장치(10)의 일례를 도시하는 도이다.
도 1에 도시하는 예에서는, 배터리 장치(10)가, 충방전 제어 회로(1-1, 1-2)와, 이차 전지(2-1, 2-2)와, 충방전 경로(RT＋, RT－)와, 외부 단자(P＋, P－)와, 저항(3a, 3b)과, 방전 제어 MOS 트랜지스터(4)와, 충전 제어 MOS 트랜지스터(5)를 구비하고 있다. 방전 제어 MOS 트랜지스터(4)는, 이차 전지(2-1, 2-2)로부터의 방전을 제어한다. 충전 제어 MOS 트랜지스터(5)는, 이차 전지(2-1, 2-2)로의 충전을 제어한다.
충방전 경로(RT＋)는, 이차 전지(2-2)의 제1 전극(2a-2)에 접속되어 있다. 외부 단자(P＋)는, 충방전 경로(RT＋)에 설치되어 있다. 충방전 경로(RT－)는, 이차 전지(2-1)의 제2 전극(2b-1)에 접속되어 있다. 외부 단자(P－)는, 충방전 경로(RT－)에 설치되어 있다. 이차 전지(2-2)의 제2 전극(2b-2)은, 이차 전지(2-1)의 제1 전극(2a-1)에 접속되어 있다. 외부 단자(P＋)와 외부 단자(P－) 사이에는, 충전기 및 부하(도시 생략)가 접속된다.
방전 제어 MOS 트랜지스터(4) 및 충전 제어 MOS 트랜지스터(5)는, 충방전 경로(RT－)에 배치되어 있다. 방전 제어 MOS 트랜지스터(4)의 소스 단자는, 이차 전지(2-1)의 제2 전극(2b-1)에 접속되어 있다. 방전 제어 MOS 트랜지스터(4)의 드레인 단자는, 충전 제어 MOS 트랜지스터(5)의 드레인 단자에 접속되어 있다. 충전 제어 MOS 트랜지스터(5)의 소스 단자는, 외부 단자(P－)에 접속되어 있다.
도 1에 도시하는 예에서는, 충방전 제어 회로(1-1)가, 방전 제어 출력 단자(1A-1)와, 방전 제어 입력 단자(1B-1)와, 충전 제어 출력 단자(1C-1)와, 충전 제어 입력 단자(1D-1)와, 제1 전원 단자(1E-1)와, 제2 전원 단자(1F-1)와, 방전 제어 출력 회로(1a-1)와, 방전 제어 입력 회로(1b-1)와, 전압 검출 회로(1c-1)와, 논리 회로(1d-1)와, 충전 제어 출력 회로(1e-1)와, 충전 제어 입력 회로(1f-1)와, 전압 검출 회로(1g-1)와, 논리 회로(1h-1)와, 제어 회로(1i-1)를 구비하고 있다.
충방전 제어 회로(1-2)는, 충방전 제어 회로(1-1)와 동일하게 구성되어 있다. 상세하게는, 충방전 제어 회로(1-2)가, 방전 제어 출력 단자(1A-2)와, 방전 제어 입력 단자(1B-2)와, 충전 제어 출력 단자(1C-2)와, 충전 제어 입력 단자(1D-2)와, 제1 전원 단자(1E-2)와, 제2 전원 단자(1F-2)와, 방전 제어 출력 회로(1a-2)와, 방전 제어 입력 회로(1b-2)와, 전압 검출 회로(1c-2)와, 논리 회로(1d-2)와, 충전 제어 출력 회로(1e-2)와, 충전 제어 입력 회로(1f-2)와, 전압 검출 회로(1g-2)와, 논리 회로(1h-2)와, 제어 회로(1i-2)를 구비하고 있다.
도 1에 도시하는 예에서는, 충방전 제어 회로(1-1) 및 충방전 제어 회로(1-2)로서 동일 구성의 충방전 제어 회로가 이용되고 있는데, 다른 예에서는, 예를 들어, 충방전 제어 회로(1-2)로부터 충전 제어 입력 회로(1f-2), 전압 검출 회로(1g-2), 논리 회로(1h-2), 방전 제어 입력 회로(1b-2), 전압 검출 회로(1c-2), 및 논리 회로(1d-2)를 삭제한 구성의 충방전 제어 회로를 충방전 제어 회로(1-2)로서 이용해도 된다.
도 1에 도시하는 예에서는, 충방전 제어 회로(1-1)의 제1 전원 단자(1E-1)가, 이차 전지(2-1)의 제1 전극(2a-1)에 접속되어 있다. 제1 전원 단자(1E-1)의 전압은, 충방전 제어 회로(1-1)에 있어서의 고위측 전원 전압(VDD1)이 된다. 또한, 고위측 전원 전압(VDD1)은, 이차 전지(2-1)의 제1 전원 전압이라고 칭한다. 제2 전원 단자(1F-1)는, 이차 전지(2-1)의 제2 전극(2b-1)에 접속되어 있다. 제2 전원 단자(1F-1)의 전압은, 충방전 제어 회로(1-1)에 있어서의 저위측 전원 전압(VSS1)이 된다. 또한, 저위측 전원 전압(VSS1)은, 이차 전지(2-1)의 제2 전원 전압이라고 칭한다. 충방전 제어 회로(1-1)는, 전원 전압(VDD1)과 전원 전압(VSS1) 사이에서 동작한다.
방전 제어 출력 단자(1A-1)는, 방전 제어 MOS 트랜지스터(4)의 게이트 단자에 접속되어 있다. 또, 방전 제어 출력 단자(1A-1)는, 방전 제어 출력 회로(1a-1)에 접속되어 있다. 방전 제어 출력 회로(1a-1)는, 제어 회로(1i-1)에 접속되어 있다.
방전 제어 입력 단자(1B-1)는, 저항(3a)을 통해 충방전 제어 회로(1-2)의 방전 제어 출력 단자(1A-2)에 접속되어 있다. 또, 방전 제어 입력 단자(1B-1)는, 방전 제어 입력 회로(1b-1) 및 전압 검출 회로(1c-1)에 접속되어 있다. 방전 제어 입력 회로(1b-1) 및 전압 검출 회로(1c-1)는, 논리 회로(1d-1)에 접속되어 있다. 논리 회로(1d-1)는, 제어 회로(1i-1)에 접속되어 있다.
충전 제어 출력 단자(1C-1)는, 충전 제어 MOS 트랜지스터(5)의 게이트 단자에 접속되어 있다. 또, 충전 제어 출력 단자(1C-1)는, 충전 제어 출력 회로(1e-1)에 접속되어 있다. 충전 제어 출력 회로(1e-1)는, 제어 회로(1i-1)에 접속되어 있다.
충전 제어 입력 단자(1D-1)는, 저항(3b)을 통해 충방전 제어 회로(1-2)의 충전 제어 출력 단자(1C-2)에 접속되어 있다. 또, 충전 제어 입력 단자(1D-1)는, 충전 제어 입력 회로(1f-1) 및 전압 검출 회로(1g-1)에 접속되어 있다. 충전 제어 입력 회로(1f-1) 및 전압 검출 회로(1g-1)는, 논리 회로(1h-1)에 접속되어 있다. 논리 회로(1h-1)는, 제어 회로(1i-1)에 접속되어 있다.
제1 전원 단자(1E-1) 및 제2 전원 단자(1F-1)는, 제어 회로(1i-1)에 접속되어 있다.
도 1에 도시하는 예에서는, 충방전 제어 회로(1-2)의 제1 전원 단자(1E-2)가, 이차 전지(2-2)의 제1 전극(2a-2)에 접속되어 있다. 제1 전원 단자(1E-2)의 전압은, 충방전 제어 회로(1-2)에 있어서의 고위측 전원 전압(VDD2)이 된다. 또한, 고위측 전원 전압(VDD2)은, 이차 전지(2-2)의 제1 전원 전압이라고 칭한다. 제2 전원 단자(1F-2)는, 이차 전지(2-2)의 제2 전극(2b-2)에 접속되어 있다. 제2 전원 단자(1F-2)의 전압은, 충방전 제어 회로(1-2)에 있어서의 저위측 전원 전압(VSS2)이 된다. 또한, 저위측 전원 전압(VSS2)은, 이차 전지(2-2)의 제2 전원 전압이라고 칭한다. 전원 전압(VSS2)은, 전원 전압(VDD1)과 동일하다. 충방전 제어 회로(1-2)는, 전원 전압(VDD2)과 전원 전압(VSS2) 사이에서 동작한다.
방전 제어 출력 단자(1A-2)는, 방전 제어 출력 회로(1a-2)에 접속되어 있다. 방전 제어 출력 회로(1a-2)는, 제어 회로(1i-2)에 접속되어 있다.
방전 제어 입력 단자(1B-2)에는, 전원 전압(VSS2)이 입력된다. 또, 방전 제어 입력 단자(1B-2)는, 방전 제어 입력 회로(1b-2) 및 전압 검출 회로(1c-2)에 접속되어 있다. 방전 제어 입력 회로(1b-2) 및 전압 검출 회로(1c-2)는, 논리 회로(1d-2)에 접속되어 있다. 논리 회로(1d-2)는, 제어 회로(1i-2)에 접속되어 있다.
충전 제어 출력 단자(1C-2)는, 충전 제어 출력 회로(1e-2)에 접속되어 있다. 충전 제어 출력 회로(1e-2)는, 제어 회로(1i-2)에 접속되어 있다.
충전 제어 입력 단자(1D-2)에는, 전원 전압(VSS2)이 입력된다. 충전 제어 입력 단자(1D-2)는, 충전 제어 입력 회로(1f-2) 및 전압 검출 회로(1g-2)에 접속되어 있다. 충전 제어 입력 회로(1f-2) 및 전압 검출 회로(1g-2)는, 논리 회로(1h-2)에 접속되어 있다. 논리 회로(1h-2)는, 제어 회로(1i-2)에 접속되어 있다.
제1 전원 단자(1E-2) 및 제2 전원 단자(1F-2)는, 제어 회로(1i-2)에 접속되어 있다.
도 1에 도시하는 예에서는, 방전 제어 출력 회로(1a-1)가, 방전 제어 MOS 트랜지스터(4)를 제어하는 방전 제어 신호(전원 전압(VDD1) 또는 전원 전압(VSS1))를 출력한다. 방전 제어 입력 회로(1b-1)는, 방전 제어 입력 단자(1B-1)에 입력되는 신호에 의거하는 방전 제어 입력 신호를 출력한다. 전압 검출 회로(1c-1)는, 방전 제어 입력 단자(1B-1)의 전압이 전원 전압(VDD1) 이상일 때에 H 레벨의 신호(전원 전압(VDD1))를 출력하고, 전원 전압(VDD1)보다 낮을 때에 L 레벨의 신호(전원 전압(VSS1))를 출력한다. 본 예에서는, 방전 제어 입력 단자(1B-1)에 입력되는 신호는, 전원 전압(VDD2) 또는 전원 전압(VSS2)이며, 어느 전압값도 전원 전압(VDD1) 이상이다. 따라서, 전압 검출 회로(1c-1)는, 항상 H 레벨의 신호(전원 전압(VDD1))를 출력한다. 논리 회로(1d-1)는, 전압 검출 회로(1c-1)로부터 출력되는 출력 신호와, 방전 제어 입력 회로(1b-1)로부터 출력되는 방전 제어 입력 신호의 논리곱의 신호를 제어 회로(1i-1)에 출력한다.
충전 제어 출력 회로(1e-1)는, 충전 제어 MOS 트랜지스터(5)를 제어하는 충전 제어 신호(전원 전압(VDD1) 또는 전원 전압(VSS1))를 출력한다. 충전 제어 입력 회로(1f-1)는, 충전 제어 입력 신호를 출력한다. 전압 검출 회로(1g-1)는, 충전 제어 입력 단자(1D-1)의 전압이 전원 전압(VDD1) 이상일 때에 H 레벨의 신호(전원 전압(VDD1))를 출력하고, 전원 전압(VDD1)보다 낮을 때에 L 레벨의 신호(전원 전압(VSS1))를 출력한다. 본 예에서는, 충전 제어 입력 단자(1D-1)에 입력되는 신호는, 전원 전압(VDD2) 또는 전원 전압(VSS2)이며, 어느 전압값도 전원 전압(VDD1) 이상이다. 따라서, 전압 검출 회로(1g-1)는, 전압 검출 회로(1c-1)와 동일하게, 항상 H 레벨의 신호(전원 전압(VDD1))를 출력한다. 논리 회로(1h-1)는, 전압 검출 회로(1g-1)로부터 출력되는 출력 신호와, 충전 제어 입력 회로(1f-1)로부터 출력되는 충전 제어 입력 신호의 논리곱의 신호를 제어 회로(1i-1)에 출력한다.
제어 회로(1i-1)는, 방전 제어 출력 회로(1a-1) 및 충전 제어 출력 회로(1e-1)를 제어한다.
도 1에 도시하는 예에서는, 방전 제어 출력 회로(1a-2)가, 방전 제어 MOS 트랜지스터(4)를 제어하기 위한 방전 제어 신호(전원 전압(VDD2) 또는 전원 전압(VSS2))를 출력한다. 방전 제어 출력 회로(1a-2)로부터 출력되는 신호는, 충방전 제어 회로(1-1)의 방전 제어 입력 회로(1b-1)에 입력된다.
방전 제어 입력 회로(1b-2)는, 방전 제어 입력 단자(1B-2)에 입력되는 전원 전압(VSS2)에 의거하는 방전 제어 입력 신호를 출력한다.
전압 검출 회로(1c-2)는, 방전 제어 입력 단자(1B-2)의 전압이 전원 전압(VDD2) 이상일 때에 H 레벨의 신호(전원 전압(VDD2))를 출력하고, 전원 전압(VDD2)보다 낮을 때에 L 레벨의 신호(전원 전압(VSS2))를 출력한다. 본 예에서는, 방전 제어 입력 단자(1B-2)에는 전원 전압(VSS2)이 입력되기 때문에, 전압 검출 회로(1c-2)는, 항상 L 레벨의 신호(전원 전압(VSS2))를 출력한다. 논리 회로(1d-2)는, 전압 검출 회로(1c-2)로부터 출력되는 출력 신호와, 방전 제어 입력 회로(1b-2)로부터 출력되는 방전 제어 입력 신호의 논리곱의 신호를 제어 회로(1i-2)에 출력한다.
충전 제어 출력 회로(1e-2)는, 충전 제어 MOS 트랜지스터(5)를 제어하기 위한 충전 제어 신호(전원 전압(VDD2) 또는 전원 전압(VSS2))를 출력한다. 충전 제어 출력 회로(1e-2)로부터 출력되는 신호는, 충방전 제어 회로(1-1)의 충전 제어 입력 회로(1f-1)에 입력된다.
충전 제어 입력 회로(1f-2)는, 충전 제어 입력 단자(1D-2)에 입력되는 전원 전압(VSS2)에 의거하는 충전 제어 입력 신호를 출력한다.
전압 검출 회로(1g-2)는, 충전 제어 입력 단자(1D-2)의 전압이 전원 전압(VDD2) 이상일 때에 H 레벨의 신호(전원 전압(VDD2))를 출력하고, 전원 전압(VDD2)보다 낮을 때에 L 레벨의 신호(전원 전압(VSS2))를 출력한다. 본 예에서는, 충전 제어 입력 단자(1D-2)에는 전원 전압(VSS2)이 입력되기 때문에, 전압 검출 회로(1g-2)는, 전압 검출 회로(1c-2)와 동일하게, 항상 L 레벨의 신호(전원 전압(VSS2))를 출력한다. 논리 회로(1h-2)는, 전압 검출 회로(1g-2)로부터 출력되는 출력 신호와, 충전 제어 입력 회로(1f-2)로부터 출력되는 충전 제어 입력 신호의 논리곱의 신호를 제어 회로(1i-2)에 출력한다.
제어 회로(1i-2)는, 방전 제어 출력 회로(1a-2) 및 충전 제어 출력 회로(1e-2)를 제어한다.
도 1에 도시하는 예에서는, 충방전 제어 회로(1-1)와 충방전 제어 회로(1-2)를 캐스케이드 접속하여 사용하고 있다. 충방전 제어 회로(1-1) 및 충방전 제어 회로(1-2)는, 각각 이차 전지(2-1, 2-2)의 충방전을 제어한다.
도 1에 도시하는 예에서는, 2개의 충방전 제어 회로(1-1, 1-2)를 캐스케이드 접속하여 사용하고 있는데, 다른 예에서는, 3개 이상의 충방전 제어 회로를 캐스케이드 접속하여 사용해도 된다.
도 2는, 도 1에 도시하는 방전 제어 출력 회로(1a-1), 방전 제어 입력 회로(1b-1) 등의 상세한 일례를 도시하는 도이다.
도 2에 도시하는 예에서는, 방전 제어 출력 회로(1a-1)가, P형 MOS 트랜지스터(1a1-1)와, N형 MOS 트랜지스터(1a2-1)를 구비하고 있다. P형 MOS 트랜지스터(1a1-1)의 게이트 단자와, N형 MOS 트랜지스터(1a2-1)의 게이트 단자는, 제어 회로(1i-1)에 접속되어 있다. P형 MOS 트랜지스터(1a1-1)의 드레인 단자와, N형 MOS 트랜지스터(1a2-1)의 드레인 단자는, 방전 제어 출력 단자(1A-1)에 접속되어 있다.
P형 MOS 트랜지스터(1a1-1)의 소스 단자에는, 전원 전압(VDD1)이 공급되고 있다. N형 MOS 트랜지스터(1a2-1)의 소스 단자에는, 전원 전압(VSS1)이 공급되고 있다.
도 2에 도시하는 예에서는, 충방전 제어 회로(1-1)가 방전을 허가하는 경우(이차 전지(2-1)의 과방전을 검출하고 있지 않은 경우), 제어 회로(1i-1)는, L 레벨의 신호(전원 전압(VSS1))를 방전 제어 출력 회로(1a-1)에 출력한다. 이것에 의해, 방전 제어 출력 회로(1a-1)는, H 레벨의 신호(전원 전압(VDD1))를 방전 제어 MOS 트랜지스터(4)의 게이트 단자에 출력한다. 그 결과, 방전 제어 MOS 트랜지스터(4)가 온한다.
또, 충방전 제어 회로(1-1)의 방전 제어 출력 회로(1a-1)와 동일하게 구성된 충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)는, 충방전 제어 회로(1-2)가 방전을 허가하는 경우(이차 전지(2-2)의 과방전을 검출하고 있지 않은 경우), 제어 회로(1i-2)로부터 출력되는 L 레벨의 신호(전원 전압(VSS2))를 받아, H 레벨의 신호(전원 전압(VDD2))를 방전 제어 출력 단자(1A-2)에 출력한다.
한편, 충방전 제어 회로(1-1)가 방전을 금지하는 경우(이차 전지(2-1)의 과방전을 검출한 경우), 제어 회로(1i-1)는, H 레벨의 신호(전원 전압(VDD1))를 방전 제어 출력 회로(1a-1)에 출력한다. 이것에 의해, 방전 제어 출력 회로(1a-1)는, L 레벨의 신호(전원 전압(VSS1))를 방전 제어 MOS 트랜지스터(4)의 게이트 단자에 출력한다. 그 결과, 방전 제어 MOS 트랜지스터(4)가 오프한다.
또, 충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)는, 충방전 제어 회로(1-2)가 방전을 금지하는 경우(이차 전지(2-2)의 과방전을 검출한 경우), 제어 회로(1i-2)로부터 출력되는 H 레벨의 신호(전원 전압(VDD2))를 받아, L 레벨의 신호(전원 전압(VSS2))를 방전 제어 출력 단자(1A-2)에 출력한다.
도 2에 도시하는 예에서는, 방전 제어 입력 회로(1b-1)가, P형 MOS 트랜지스터(1b1-1)와, N형 MOS 트랜지스터(1b2-1)와, N형 MOS 트랜지스터(1b2-1)와 커런트 미러 접속된 N형 MOS 트랜지스터(1b3-1)와, 정전류원(1b4-1)을 구비하고 있다.
P형 MOS 트랜지스터(1b1-1)의 소스 단자는, 방전 제어 입력 단자(1B-1)에 접속되어 있다. P형 MOS 트랜지스터(1b1-1)의 드레인 단자는, N형 MOS 트랜지스터(1b2-1)의 드레인 단자와, N형 MOS 트랜지스터(1b2-1)의 게이트 단자와, N형 MOS 트랜지스터(1b3-1)의 게이트 단자에 접속되어 있다. N형 MOS 트랜지스터(1b3-1)의 드레인 단자는, 정전류원(1b4-1)의 일단에 접속되어 있다. 또, N형 MOS 트랜지스터(1b3-1)의 드레인 단자는, 논리 회로(1d-1)를 통해 제어 회로(1i-1)에 접속되어 있다.
P형 MOS 트랜지스터(1b1-1)의 게이트 단자에는, 전원 전압(VDD1)이 공급되고 있다. N형 MOS 트랜지스터(1b2-1)의 소스 단자에는, 전원 전압(VSS1)이 공급되고 있다. N형 MOS 트랜지스터(1b3-1)의 소스 단자에는, 전원 전압(VSS1)이 공급되고 있다. 정전류원(1b4-1)의 타단에는, 전원 전압(VDD1)이 공급되고 있다.
도 2에 도시하는 예에서는, 충방전 제어 회로(1-1) 및 충방전 제어 회로(1-2)가 모두 방전을 허가하는 경우(이차 전지(2-1)의 과방전도 이차 전지(2-2)의 과방전도 검출하고 있지 않은 경우), 상기 서술한 바와 같이, 충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)가 H 레벨의 신호로서 전원 전압(VDD2)을 출력하기 때문에, P형 MOS 트랜지스터(1b1-1)가 온한다. 이것에 의해, N형 MOS 트랜지스터(1b2-1) 및 N형 MOS 트랜지스터(1b3-1)도 온한다. 그 결과, 방전 제어 입력 회로(1b-1)는, N형 MOS 트랜지스터(1b3-1)의 소스 단자의 전압인 전원 전압(VSS1)을 L 레벨의 신호로서 논리 회로(1d-1)에 출력한다. 따라서, 제어 회로(1i-1)에는, 논리 회로(1d-1)의 출력인 L 레벨의 신호가 입력된다. 이것에 의해, 제어 회로(1i-1)가 L 레벨의 신호(전원 전압(VSS1))를 방전 제어 출력 회로(1a-1)에 출력함으로써, 방전 제어 MOS 트랜지스터(4)가 온한다.
도 2에 도시하는 예에서는, 충방전 제어 회로(1-1)가 방전을 허가하고, 충방전 제어 회로(1-2)가 방전을 금지하는 경우(이차 전지(2-1)의 과방전을 검출하지 않고, 이차 전지(2-2)의 과방전을 검출한 경우), 상기 서술한 바와 같이, 충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)가 L 레벨의 신호로서 전원 전압(VSS2)을 출력한다. 전원 전압(VSS2)은, 전원 전압(VDD1)과 동일하기 때문에, P형 MOS 트랜지스터(1b1-1)가 오프한다. 이것에 의해, N형 MOS 트랜지스터(1b2-1) 및 N형 MOS 트랜지스터(1b3-1)도 오프한다. 그 결과, 방전 제어 입력 회로(1b-1)는, H 레벨의 신호(전원 전압(VDD1))를 논리 회로(1d-1)에 출력한다. 따라서, 제어 회로(1i-1)에는, 논리 회로(1d-1)의 출력인 H 레벨의 신호가 입력된다. 이것에 의해, 제어 회로(1i-1)는, H 레벨의 신호(전원 전압(VDD1))를 방전 제어 출력 회로(1a-1)에 출력함으로써, 방전 제어 MOS 트랜지스터(4)가 오프한다.
즉, 충방전 제어 회로(1-2)가 방전을 금지하는 경우에는, P형 MOS 트랜지스터(1b1-1), N형 MOS 트랜지스터(1b2-1) 및 N형 MOS 트랜지스터(1b3-1)가 오프함으로써, P형 MOS 트랜지스터(1b1-1) 및 N형 MOS 트랜지스터(1b2-1)를 통한 전원 전압(VDD1)으로부터 전원 전압(VSS1)으로의 전류 경로와, 정전류원(1b4-1) 및 N형 MOS 트랜지스터(1b3-1)를 통한 전원 전압(VDD1)으로부터 전원 전압(VSS1)으로의 전류 경로가 차단된다. 그로 인해, 충방전 제어 회로(1-1)의 소비 전력을 저감시킬 수 있다.
여기서, 도 1 및 도 2에 도시하는 예에 있어서, 전압 검출 회로(1c-1, 1c-2) 및 논리 회로(1d-1, 1d-2)(AND)가 설치되어 있는 이유에 대해 설명한다.
배터리 장치(10)에 있어서, 가장 높은 전압은, 전원 전압(VDD2)이다. 그로 인해, 충방전 제어 회로(1-2)의 방전 제어 입력 단자(1B-2), 즉, 방전 제어 입력 회로(1b-2)에는, 전원 전압(VDD2) 이하의 전압밖에 입력될 수 없다. 따라서, 방전 제어 입력 회로(1b-2)는, 항상 H 레벨의 신호(전원 전압(VDD2))를 출력하게 된다. 이 출력 신호가 그대로 제어 회로(1i-2)에 입력된 경우, 충방전 제어 회로(1-2)는, 항상, 방전을 금지하기 위한 L 레벨의 신호(전원 전압(VSS2))를 방전 제어 출력 단자(1A-2)에 출력하게 되어, 배터리 장치(10)를 정상적으로 동작시킬 수 없게 되어 버린다.
그래서, 도 1 및 도 2에 도시하는 예에서는, 방전 제어 입력 단자(1B-2)에 전원 전압(VDD2)보다 낮은 전압으로서, 예를 들어 전원 전압(VSS2)을 입력하고, 방전 제어 입력 단자(1B-2)에 전원 전압(VDD2)보다 낮은 전압이 입력된 것을 검출하면 L 레벨의 신호(전원 전압(VSS2))를 출력하는 전압 검출 회로(1c-2)와, 전압 검출 회로(1c-2)로부터 출력되는 출력 신호와, 방전 제어 입력 회로(1b-2)로부터 출력되는 방전 제어 입력 신호의 논리곱의 신호를 제어 회로(1i-2)에 출력하는 논리 회로(1d-2)가 설치되어 있다.
이러한 구성에 의하면, 논리 회로(1d-2)의 출력은, 항상 L 레벨의 신호(전원 전압(VSS2))가 된다. 따라서, 충방전 제어 회로(1-2)가 방전을 허가하는 경우(이차 전지(2-2)의 과방전을 검출하고 있지 않은 경우)에는, 제어 회로(1i-2)는, L 레벨의 신호(전원 전압(VSS2))를 방전 제어 출력 회로(1a-2)에 출력하고, 이것에 의해, 방전 제어 출력 회로(1a-2)는, 방전을 허가하기 위한 H 레벨의 신호(전원 전압(VDD2))를 방전 제어 출력 단자(1A-2)에 출력할 수 있다.
한편, 충방전 제어 회로(1-1)에 있어서, 방전 제어 입력 단자(1B-1)에 입력되는 전압은, 전원 전압(VDD2 또는 VSS2) 중 어느 하나이다.
충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)로부터, 방전 제어 출력 단자(1A-2) 및 방전 제어 입력 단자(1B-1)를 통해, 방전을 허가하기 위한 H 레벨의 신호로서 전원 전압(VDD2)이 방전 제어 입력 회로(1b-1)에 입력된 경우, 방전 제어 입력 회로(1b-1)는 L 레벨의 신호(전원 전압(VSS1))를 논리 회로(1d-1)에 출력한다.
이때, 전압 검출 회로(1c-1)는, 전원 전압(VDD1)보다 높은 전원 전압(VDD2)을 받기 때문에, H 레벨의 신호(전원 전압(VDD1))를 논리 회로(1d-1)에 출력한다.
따라서, 논리 회로(1d-1)는, L 레벨의 신호(전원 전압(VSS1))를 제어 회로(1i-1)에 출력한다. 이것에 의해, 충방전 제어 회로(1-1)가 방전을 허가하는 경우(이차 전지(2-1)의 과방전을 검출하고 있지 않은 경우)에는, 제어 회로(1i-1)는, L 레벨의 신호(전원 전압(VSS1))를 방전 제어 출력 회로(1a-1)에 출력한다. 그 결과, 방전 제어 출력 단자(1A-1)로부터 H 레벨의 신호(전원 전압(VDD1))가 출력되고, 방전 제어 MOS 트랜지스터(4)가 온한다.
또, 충방전 제어 회로(1-2)의 방전 제어 출력 회로(1a-2)로부터, 방전 제어 출력 단자(1A-2) 및 방전 제어 입력 단자(1B-1)를 통해, 방전을 금지하기 위한 L 레벨의 신호로서 전원 전압(VSS2)이 방전 제어 입력 회로(1b-1)에 입력된 경우, 방전 제어 입력 회로(1b-1)는 H 레벨의 신호(전원 전압(VDD1))를 논리 회로(1d-1)에 출력한다.
이때, 전압 검출 회로(1c-1)는, 전원 전압(VDD1)과 같은 높이의 전원 전압(VSS2)을 받기 때문에, H 레벨의 신호(전원 전압(VDD1))를 논리 회로(1d-1)에 출력한다.
따라서, 논리 회로(1d-1)는, H 레벨의 신호(전원 전압(VDD1))를 제어 회로(1i-1)에 출력한다. 이것에 의해, 충방전 제어 회로(1-1)가 방전을 허가하는 경우(이차 전지(2-1)의 과방전을 검출하고 있지 않은 경우)에도, 제어 회로(1i-1)는, H 레벨의 신호(전원 전압(VDD1))를 방전 제어 출력 회로(1a-1)에 출력한다. 그 결과, 방전 제어 출력 단자(1A-1)로부터 L 레벨의 신호(전원 전압(VSS1))가 출력되어, 방전 제어 MOS 트랜지스터(4)가 오프한다.
이와 같이, 충방전 제어 회로(1-1)에 있어서는, 전압 검출 회로(1c-1) 및 논리 회로(1d-1)가 설치되어 있어도, 제어 회로(1i-1)의 동작에 영향을 주는 일은 없다.
따라서, 충방전 제어 회로(1-1)와 충방전 제어 회로(1-2)를, 각각 전압 검출 회로(1c-1) 및 논리 회로(1d-1), 전압 검출 회로(1c-2) 및 논리 회로(1d-2)를 구비한 동일 구성으로 할 수 있음과 더불어, 배터리 장치(10)가 정상적으로 동작하는 것이 가능해진다.
도 1에 도시하는 예에서는, 충전 제어 출력 회로(1e-1)가, 상기 서술한 방전 제어 출력 회로(1a-1)와 동일하게 구성되어 있다. 충전 제어 입력 회로(1f-1)는, 상기 서술한 방전 제어 입력 회로(1b-1)와 동일하게 구성되어 있다. 전압 검출 회로(1g-1)는, 상기 서술한 전압 검출 회로(1c-1)와 동일하게 구성되어 있다. 논리 회로(1h-1)는, 상기 서술한 논리 회로(1d-1)와 동일하게 구성되어 있다.
따라서, 충전 제어 출력 회로(1e-2)가 충전을 금지하기 위한 L 레벨의 신호(전원 전압(VSS2))를 출력한 경우, 상기 서술한 방전 제어 입력 회로(1b-1)와 마찬가지로, 충전 제어 입력 회로(1f-1) 내의 전원 전압(VDD1)으로부터 전원 전압(VSS1)으로의 전류 경로가 차단된다. 그로 인해, 충방전 제어 회로(1-1)의 소비 전력을 저감시킬 수 있다.
도 3은, 도 2에 도시하는 정전류원(1b4-1)의 구체예를 도시하는 도이다.
도 3에 도시하는 예에서는, 도 2에 도시하는 정전류원(1b4-1)이 공핍형의 N형 MOS 트랜지스터(1b4a-1)에 의해 구성되어 있다. 공핍형의 N형 MOS 트랜지스터(1b4a-1)의 게이트 단자 및 소스 단자는, 논리 회로(1d-1)를 통해 제어 회로(1i-1)에 접속되어 있다. 공핍형의 N형 MOS 트랜지스터(1b4a-1)의 드레인 단자에는, 전원 전압(VDD1)이 공급되고 있다.
도 3에 도시하는 예에서는, 정전류원(1b4-1)으로서 공핍형의 N형 MOS 트랜지스터(1b4a-1)가 이용되기 때문에, N형 MOS 트랜지스터(1b3-1)에 흐르는 전류값을 원하는 값으로 정확하게 제어할 수 있다.
도 3에 도시하는 예에서는, 공핍형의 N형 MOS 트랜지스터(1b4a-1)가 이용되는데, 다른 예에서는, 대신하여, 저항을 이용해도 된다.
도 4는, 본 발명의 실시 형태에 의한 충방전 제어 회로(1-1)를 구비한 배터리 장치(10)의 변형예를 도시하는 도이다. 도 5는, 도 4에 도시하는 방전 제어 출력 회로(1a-1), 방전 제어 입력 회로(1b-1) 등의 상세한 일례를 도시하는 도이다.
도 1에 도시하는 예에서는, 방전 제어 MOS 트랜지스터(4) 및 충전 제어 MOS 트랜지스터(5)가, N형 MOS 트랜지스터에 의해서 구성됨과 더불어, 로우 사이드의 충방전 경로(RT－)에 배치되어 있다. 한편, 도 4에 도시하는 예에서는, 방전 제어 MOS 트랜지스터(4) 및 충전 제어 MOS 트랜지스터(5)가, P형 MOS 트랜지스터에 의해서 구성됨과 더불어, 하이 사이드의 충방전 경로(RT＋)에 배치되어 있다.
도 5에 도시하는 예에서는, 방전 제어 입력 회로(1b-1)가, N형 MOS 트랜지스터(1b1-1)와, P형 MOS 트랜지스터(1b2-1)와, P형 MOS 트랜지스터(1b3-1)와, 정전류원(1b4-1)을 구비하고 있다.
N형 MOS 트랜지스터(1b1-1)의 소스 단자는, 방전 제어 입력 단자(1B-1)에 접속되어 있다. N형 MOS 트랜지스터(1b1-1)의 드레인 단자는, P형 MOS 트랜지스터(1b2-1)의 드레인 단자와, P형 MOS 트랜지스터(1b2-1)의 게이트 단자와, P형 MOS 트랜지스터(1b3-1)의 게이트 단자에 접속되어 있다. P형 MOS 트랜지스터(1b3-1)의 드레인 단자는, 정전류원(1b4-1)의 일단에 접속되어 있다. 또, P형 MOS 트랜지스터(1b3-1)의 드레인 단자는, 논리 회로(1d-1)를 통해 제어 회로(1i-1)에 접속되어 있다.
N형 MOS 트랜지스터(1b1-1)의 게이트 단자에는, 전원 전압(VSS1)이 공급되고 있다. P형 MOS 트랜지스터(1b2-1)의 소스 단자에는, 전원 전압(VDD1)이 공급되고 있다. P형 MOS 트랜지스터(1b3-1)의 소스 단자에는, 전원 전압(VDD1)이 공급되고 있다. 전류원(1b4-1)의 타단에는, 전원 전압(VSS1)이 공급되고 있다.
이상, 본 발명의 실시 형태 및 그 변형을 설명했는데, 이들 실시 형태 및 그 변형은, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 실시 형태 및 그 변형은, 그 외의 여러가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지의 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태 및 그 변형은, 발명의 범위나 요지에 포함됨과 동시에, 특허 청구의 범위에 기재된 발명과 그 균등한 범위에 포함되는 것이다. 또, 상기 서술한 각 실시 형태 및 그 변형은, 서로 적당히 조합할 수 있다.
1-1…충방전 제어 회로, 1A-1…방전 제어 출력 단자, 1B-1…방전 제어 입력 단자, 1C-1…충전 제어 출력 단자, 1D-1…충전 제어 입력 단자, 1E-1…제1 전원 단자, 1F-1…제2 전원 단자, 1a-1…방전 제어 출력 회로, 1a1-1…MOS 트랜지스터, 1a2-1…MOS 트랜지스터, 1b-1…방전 제어 입력 회로, 1b1-1…MOS 트랜지스터, 1b2-1…MOS 트랜지스터, 1b3-1…MOS 트랜지스터, 1b4-1…정전류원, 1b4a-1…공핍형의 N형 MOS 트랜지스터, 1c-1…전압 검출 회로, 1d-1…논리 회로, 1e-1…충전 제어 출력 회로, 1f-1…충전 제어 입력 회로, 1g-1…전압 검출 회로, 1h-1…논리 회로, 1i-1…제어 회로, 2-1…이차 전지, 2a-1…제1 전극, 2b-1…제2 전극, 1-2…충방전 제어 회로, 1A-2…방전 제어 출력 단자, 1B-2…방전 제어 입력 단자, 1C-2…충전 제어 출력 단자, 1D-2…충전 제어 입력 단자, 1E-2…제1 전원 단자, 1F-2…제2 전원 단자, 1a-2…방전 제어 출력 회로, 1b-2…방전 제어 입력 회로, 1c-2…전압 검출 회로, 1d-2…논리 회로, 1e-2…충전 제어 출력 회로, 1f-2…충전 제어 입력 회로, 1g-2…전압 검출 회로, 1h-2…논리 회로, 1i-2…제어 회로, 2-2…이차 전지, 2a-2…제1 전극, 2b-2…제2 전극, 3a…저항, 3b…저항, 4…방전 제어 MOS 트랜지스터, 5…충전 제어 MOS 트랜지스터, 10…배터리 장치, P＋…외부 단자, P－…외부 단자, RT＋…충방전 경로, RT－…충방전 경로

Claims (6)

  1. 이차 전지의 충방전을 제어하며, 상기 이차 전지의 제1 전원 전압과 제2 전원 전압 사이에서 동작하는 충방전 제어 회로로서,
    상기 이차 전지와 직렬 접속된 다른 이차 전지의 충방전을 제어하며, 상기 다른 이차 전지의 제1 전원 전압과 제2 전원 전압 사이에서 동작하는 다른 충방전 제어 회로와 캐스케이드 접속하여 사용되고,
    방전 제어 MOS 트랜지스터를 제어하는 상기 이차 전지의 제1 전원 전압의 방전 제어 신호를 출력하는 방전 제어 출력 회로와,
    상기 방전 제어 출력 회로의 출력에 접속된 방전 제어 출력 단자와,
    상기 방전 제어 출력 회로를 제어하는 제어 회로와,
    방전 제어 입력 신호를 상기 제어 회로에 출력하는 방전 제어 입력 회로와,
    상기 방전 제어 입력 회로에 접속되고, 상기 다른 충방전 제어 회로의 방전 제어 출력 단자에 접속되는 방전 제어 입력 단자를 구비하며,
    상기 방전 제어 입력 회로는,
    소스 단자가 상기 방전 제어 입력 단자에 접속되고, 게이트 단자에 상기 이차 전지의 제1 전원 전압을 받는 제1 도전형의 제1 MOS 트랜지스터와,
    드레인 단자와 게이트 단자가 상기 제1 MOS 트랜지스터의 드레인 단자에 접속되며, 소스 단자에 상기 이차 전지의 제2 전원 전압을 받는 제2 도전형의 제2 MOS 트랜지스터와,
    상기 제2 MOS 트랜지스터와 커런트 미러 접속되고, 드레인 단자로부터 상기 방전 제어 입력 신호를 출력하는 제2 도전형의 제3 MOS 트랜지스터를 구비하는, 충방전 제어 회로.
  2. 청구항 1에 있어서,
    상기 방전 제어 입력 회로는, 정전류원을 더 구비하고,
    상기 정전류원의 한쪽 단부는, 상기 제3 MOS 트랜지스터의 상기 드레인 단자에 접속되며,
    상기 정전류원의 다른쪽 단부는, 상기 이차 전지의 제1 전원 전압을 받는, 충방전 제어 회로.
  3. 청구항 2에 있어서,
    상기 정전류원이, 공핍형의 MOS 트랜지스터이며,
    상기 공핍형의 MOS 트랜지스터의 소스 단자와 게이트 단자는, 상기 제3 MOS 트랜지스터의 드레인 단자에 접속되고,
    상기 공핍형의 MOS 트랜지스터의 드레인 단자는, 상기 이차 전지의 제1 전원 전압을 받는, 충방전 제어 회로.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 방전 제어 입력 단자의 전압을 검출하는 전압 검출 회로와,
    상기 전압 검출 회로로부터 출력되는 출력 신호와, 상기 방전 제어 입력 회로로부터 출력되는 상기 방전 제어 입력 신호의 논리곱의 신호를, 상기 제어 회로에 출력하는 논리 회로를 더 구비하는, 충방전 제어 회로.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    충전 제어 MOS 트랜지스터를 제어하는 상기 이차 전지의 제1 전원 전압의 충전 제어 신호를 출력하는 충전 제어 출력 회로와,
    상기 충전 제어 출력 회로의 출력에 접속된 충전 제어 출력 단자와,
    충전 제어 입력 신호를 상기 제어 회로에 출력하는 충전 제어 입력 회로와,
    상기 충전 제어 입력 회로에 접속되고, 상기 다른 충방전 제어 회로의 충전 제어 출력 단자에 접속되는 충전 제어 입력 단자를 구비하며,
    상기 제어 회로는, 상기 충전 제어 출력 회로를 제어하고,
    상기 충전 제어 입력 회로는,
    소스 단자가 상기 충전 제어 입력 단자에 접속되며, 게이트 단자에 상기 이차 전지의 제1 전원 전압을 받는 제1 도전형의 제4 MOS 트랜지스터와,
    드레인 단자와 게이트 단자가 상기 제4 MOS 트랜지스터의 드레인 단자에 접속되고, 소스 단자에 상기 이차 전지의 제2 전원 전압을 받는 제2 도전형의 제5 MOS 트랜지스터와,
    상기 제5 MOS 트랜지스터와 커런트 미러 접속되며, 드레인 단자로부터 상기 충전 제어 입력 신호를 출력하는 제2 도전형의 제6 MOS 트랜지스터를 구비하는, 충방전 제어 회로.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 충방전 제어 회로와,
    상기 다른 충방전 제어 회로와,
    상기 이차 전지와,
    상기 이차 전지로부터의 방전을 제어하는 상기 방전 제어 MOS 트랜지스터와,
    상기 이차 전지로의 충전을 제어하는 충전 제어 MOS 트랜지스터를 구비하는, 배터리 장치.
KR1020180029346A 2017-03-15 2018-03-13 충방전 제어 회로 및 배터리 장치 KR102469061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050555A JP6903456B2 (ja) 2017-03-15 2017-03-15 充放電制御回路およびバッテリ装置
JPJP-P-2017-050555 2017-03-15

Publications (2)

Publication Number Publication Date
KR20180105584A KR20180105584A (ko) 2018-09-28
KR102469061B1 true KR102469061B1 (ko) 2022-11-22

Family

ID=63519609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029346A KR102469061B1 (ko) 2017-03-15 2018-03-13 충방전 제어 회로 및 배터리 장치

Country Status (5)

Country Link
US (1) US10673267B2 (ko)
JP (1) JP6903456B2 (ko)
KR (1) KR102469061B1 (ko)
CN (1) CN108631382B (ko)
TW (1) TWI768005B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6966864B2 (ja) * 2017-04-20 2021-11-17 エイブリック株式会社 バッテリ装置
JP6799269B2 (ja) * 2018-12-05 2020-12-16 ミツミ電機株式会社 二次電池保護回路及び電池パック
CN112104044B (zh) * 2020-09-22 2021-12-24 中国科学院微电子研究所 应用于快速充电接口中的片外高压隔离电路
TWI789320B (zh) * 2022-06-28 2023-01-01 盛群半導體股份有限公司 用於監測堆疊電池裝置的電壓監測電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5524311B2 (ja) 2012-10-25 2014-06-18 セイコーインスツル株式会社 バッテリ保護ｉｃ及びバッテリ装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524311B2 (ko) 1972-12-28 1980-06-27
JP2637992B2 (ja) * 1987-09-14 1997-08-06 黒田精工株式会社 直並列変換形遠隔制御方式
US6222346B1 (en) * 1999-08-18 2001-04-24 Matsushita Electric Industrial Co., Ltd. Battery protection device
US6750677B2 (en) * 2001-06-04 2004-06-15 Matsushita Electric Industrial Co., Ltd. Dynamic semiconductor integrated circuit
JP4080408B2 (ja) * 2003-10-07 2008-04-23 松下電器産業株式会社 電池用保護ｉｃおよびそれを利用した電池パック
JP5123585B2 (ja) 2007-07-06 2013-01-23 セイコーインスツル株式会社 バッテリ保護ｉｃ及びバッテリ装置
EP2166642B1 (en) * 2007-07-06 2012-03-28 Seiko Instruments Inc. Battery state monitoring circuit and battery device
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
KR100968401B1 (ko) * 2008-10-16 2010-07-07 한국과학기술원 디스플레이 구동장치
JP5431842B2 (ja) * 2008-10-21 2014-03-05 セイコーインスツル株式会社 バッテリ状態監視回路及びバッテリ装置
JP5529652B2 (ja) * 2009-08-27 2014-06-25 セイコーインスツル株式会社 充放電制御回路及び充電式電源装置
JP5770979B2 (ja) * 2010-06-03 2015-08-26 セイコーインスツル株式会社 バッテリー状態監視回路およびバッテリー装置
JP5510228B2 (ja) * 2010-09-15 2014-06-04 ミツミ電機株式会社 保護回路
JP6084056B2 (ja) * 2013-02-06 2017-02-22 エスアイアイ・セミコンダクタ株式会社 充放電制御回路及びバッテリ装置
CN103217605B (zh) * 2013-03-26 2015-07-15 中颖电子股份有限公司 电池保护级联系统的充电器检测装置
JP6370137B2 (ja) * 2014-07-09 2018-08-08 エイブリック株式会社 充放電制御回路及びバッテリ装置
JP6470022B2 (ja) * 2014-11-20 2019-02-13 エイブリック株式会社 電池残量予測装置及びバッテリパック
JP6688568B2 (ja) * 2015-06-30 2020-04-28 エイブリック株式会社 充放電制御回路、充放電制御装置およびバッテリ装置
US10361570B2 (en) * 2015-12-01 2019-07-23 Ablic Inc. Charging/discharging control circuit and battery apparatus including voltage or current detection for secondary batteries
CN105470926B (zh) * 2015-12-14 2018-03-23 无锡中感微电子股份有限公司 一种级联电池保护电路及其系统
JP6038377B1 (ja) * 2016-07-11 2016-12-07 ミツミ電機株式会社 二次電池保護回路
JP6837899B2 (ja) * 2017-04-13 2021-03-03 エイブリック株式会社 充放電制御回路およびバッテリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5524311B2 (ja) 2012-10-25 2014-06-18 セイコーインスツル株式会社 バッテリ保護ｉｃ及びバッテリ装置

Also Published As

Publication number Publication date
CN108631382B (zh) 2023-05-05
KR20180105584A (ko) 2018-09-28
US20180269705A1 (en) 2018-09-20
JP2018157634A (ja) 2018-10-04
CN108631382A (zh) 2018-10-09
JP6903456B2 (ja) 2021-07-14
TW201843903A (zh) 2018-12-16
TWI768005B (zh) 2022-06-21
US10673267B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
KR102469061B1 (ko) 충방전 제어 회로 및 배터리 장치
KR102108780B1 (ko) 충방전 제어 회로 및 배터리 장치
US8525482B2 (en) Overcurrent protection circuit for connecting a current detection terminal to overcurrent detection resistors having different resistances
US8941360B2 (en) Battery state monitoring circuit and battery device
KR102521404B1 (ko) 배터리 장치
US9401607B2 (en) Charge and discharge control circuit and battery device
KR20150127853A (ko) 배터리 보호 ｉｃ 및 배터리 장치
KR20110105735A (ko) 배터리 상태 감시 회로 및 배터리 장치
KR20110132974A (ko) 배터리 상태 감시 회로 및 배터리 장치
KR102439642B1 (ko) 배터리 장치
US9118326B2 (en) Output circuit, temperature switch IC, and battery pack
KR20140109307A (ko) 배터리 장치
KR20090060170A (ko) 배터리 상태 감시 회로 및 배터리 장치
JP3899109B2 (ja) 充放電保護回路
JP7345416B2 (ja) 充放電制御装置及びバッテリ装置
KR101457251B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
KR102334993B1 (ko) 이차전지 보호 회로
US10965135B2 (en) Charge/discharge control circuit and battery device
US10727681B2 (en) Charge/discharge control circuit and battery device
JP3766677B2 (ja) 充放電保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant