JP2018106792A - 半導体記憶装置及びデータ書込方法 - Google Patents
半導体記憶装置及びデータ書込方法 Download PDFInfo
- Publication number
- JP2018106792A JP2018106792A JP2016255783A JP2016255783A JP2018106792A JP 2018106792 A JP2018106792 A JP 2018106792A JP 2016255783 A JP2016255783 A JP 2016255783A JP 2016255783 A JP2016255783 A JP 2016255783A JP 2018106792 A JP2018106792 A JP 2018106792A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- data
- memory cells
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
Description
まず、本実施形態の半導体記憶装置の構成について説明する。図1には、本実施形態の半導体記憶装置10の一例の概略を表す構成図を示す。
本実施形態の半導体記憶装置10は、メモリセルブロック20のメモリセルDQの状態(消去状態または書込状態)を判定するための構成が、第1実施形態の半導体記憶装置10と異なっている。以下では、本実施形態の半導体記憶装置10について、第1実施形態の半導体記憶装置10と異なる構成及び動作について詳細に説明し、同一の構成及び動作については説明を簡略化または省略する。
20 メモリセルブロック
22 消去検出用メモリセルブロック
26 比較回路
30 アンプ回路
40 コントロールブロック
42 セレクタ回路
BL(BL、/BL) ビット線
DQ メモリセル
W ワード線
Claims (10)
- 同一のワード線及び一対のビット線により選択される一対のメモリセルによって1ビットのデータが記憶される半導体記憶装置であって、
所定の数の前記一対のメモリセル毎に、前記一対のメモリセルに前記1ビットのデータが書き込まれる際に、前記一対のメモリセルにおける前記1ビットのデータの消去状態を検出するためのデータが書き込まれる消去状態検出用メモリセルと、
前記消去状態検出用メモリセルの出力と、基準電流とを比較した比較結果を出力するアンプ回路と、
を備えた半導体記憶装置。 - 複数の前記メモリセルが行列状に配置されており、
前記ワード線は、前記メモリセルが配置された行に対応して設けられ、
前記ビット線は、前記メモリセルが配置された列に対応して設けられ、
前記消去状態検出用メモリセルは、前記行毎に、各行のメモリセルと同一のワード線によって選択されるように設けられている、
請求項1に記載の半導体記憶装置。 - 前記比較結果に基づいて、前記消去状態を検出する検出部をさらに備えた、
請求項1または請求項2に記載の半導体記憶装置。 - 同一のワード線及び一対のビット線により選択される一対のメモリセルによって1ビットのデータが記憶される半導体記憶装置であって、
前記一対のメモリセルのうちのいずれか一方のメモリセルの出力と、基準電流とを比較した比較結果を出力するアンプ回路と、
前記一対のメモリセルにおける前記1ビットのデータの消去状態を検出する際に、前記アンプ回路の入力端子に出力が入力されるメモリセルを、前記一対のメモリセルのうちのいずれのメモリセルとするかを切り替えるセレクタ回路と、
を備えた半導体記憶装置。 - 前記一対のメモリセルにおける前記1ビットのデータの消去状態を検出する際に前記アンプ回路の入力端子に出力が入力されるメモリセルを、前記セレクタ回路により前記一対のメモリセルの一方とさせて前記アンプ回路から出力された比較結果と、前記セレクタ回路により前記一対のメモリセルの他方とさせて前記アンプ回路から出力された比較結果とに基づいて、前記消去状態を検出する検出部をさらに備えた、
請求項4に記載の半導体記憶装置。 - 前記一対のメモリセルを前記消去状態とする際に前記一対のメモリセルの各々に流れる消去電流を、前記一対のメモリセルに前記1ビットのデータを書き込む際に前記一対のメモリセルの各々に流れる書込電流よりも大きくする制御を行う制御部をさらに備えた、
請求項1から請求項5のいずれか1項に記載の半導体記憶装置。 - 前記基準電流は、前記書込電流よりも大きく、前記消去電流よりも小さい、
請求項6に記載の半導体記憶装置。 - 前記基準電流は、外部の装置から供給される、
請求項1から請求項7のいずれか1項に記載の半導体記憶装置。 - 同一のワード線及び一対のビット線により選択される一対のメモリセルによって1ビットのデータが記憶される半導体記憶装置におけるデータ書込方法であって、
消去状態検出用メモリセルに、所定の数の前記一対のメモリセル毎に前記一対のメモリセルに前記1ビットのデータが書き込まれる際に、前記一対のメモリセルにおける前記1ビットのデータの消去状態を検出するためのデータを書き込み、
アンプ回路により、前記消去状態検出用メモリセルの出力と、基準電流とを比較した比較結果を出力し、
前記比較結果に基づいて、前記所定の数の前記一対のメモリセル毎に、データの書き込みを制御する、
データ書込方法。 - 同一のワード線及び一対のビット線により選択される一対のメモリセルによって1ビットのデータが記憶される半導体記憶装置におけるデータ書込方法であって、
アンプ回路により、前記一対のメモリセルのうちのいずれか一方のメモリセルの出力と、基準電流とを比較した比較結果を出力し、
セレクタ回路により、前記一対のメモリセルにおける前記1ビットのデータの消去状態を検出する際に前記アンプ回路の入力端子に出力が入力されるメモリセルを、前記一対のメモリセルのうちのいずれのメモリセルとするかを切り替えさせ、
前記アンプ回路の入力端子に出力が入力されるメモリセルを、前記セレクタ回路により前記一対のメモリセルの一方とさせて前記アンプ回路から出力された比較結果と、前記セレクタ回路により前記一対のメモリセルの他方とさせて前記アンプ回路から出力された比較結果とに基づいて、データの書き込みを制御する、
データ書込方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016255783A JP6908997B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体記憶装置及びデータ書込方法 |
JP2021063729A JP7053110B2 (ja) | 2016-12-28 | 2021-04-02 | 半導体記憶装置及びデータ書込方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016255783A JP6908997B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体記憶装置及びデータ書込方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021063729A Division JP7053110B2 (ja) | 2016-12-28 | 2021-04-02 | 半導体記憶装置及びデータ書込方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018106792A true JP2018106792A (ja) | 2018-07-05 |
JP6908997B2 JP6908997B2 (ja) | 2021-07-28 |
Family
ID=62784775
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016255783A Active JP6908997B2 (ja) | 2016-12-28 | 2016-12-28 | 半導体記憶装置及びデータ書込方法 |
JP2021063729A Active JP7053110B2 (ja) | 2016-12-28 | 2021-04-02 | 半導体記憶装置及びデータ書込方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021063729A Active JP7053110B2 (ja) | 2016-12-28 | 2021-04-02 | 半導体記憶装置及びデータ書込方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6908997B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04301298A (ja) * | 1991-03-29 | 1992-10-23 | Nec Corp | 不揮発性半導体記憶装置 |
JPH05159590A (ja) * | 1991-12-09 | 1993-06-25 | Fujitsu Ltd | 半導体記憶装置 |
JP2009272028A (ja) * | 2008-04-07 | 2009-11-19 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5311784B2 (ja) * | 2006-10-11 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5159590B2 (ja) | 2008-12-09 | 2013-03-06 | 富士フイルム株式会社 | 画像形成方法 |
US9390807B2 (en) * | 2014-01-27 | 2016-07-12 | Winbond Electronics Corp. | Erase method for flash |
-
2016
- 2016-12-28 JP JP2016255783A patent/JP6908997B2/ja active Active
-
2021
- 2021-04-02 JP JP2021063729A patent/JP7053110B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04301298A (ja) * | 1991-03-29 | 1992-10-23 | Nec Corp | 不揮発性半導体記憶装置 |
JPH05159590A (ja) * | 1991-12-09 | 1993-06-25 | Fujitsu Ltd | 半導体記憶装置 |
JP2009272028A (ja) * | 2008-04-07 | 2009-11-19 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021101404A (ja) | 2021-07-08 |
JP7053110B2 (ja) | 2022-04-12 |
JP6908997B2 (ja) | 2021-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892784B2 (en) | Semiconductor device and error correction method | |
US10614907B2 (en) | Short detection and inversion | |
TWI660363B (zh) | Non-volatile semiconductor memory device | |
US8797808B2 (en) | Semiconductor device and semiconductor memory device | |
US20150325284A1 (en) | Semiconductor apparatus capable of preventing refresh error and memory system using the same | |
KR20170099410A (ko) | 고속 및 저전력 감지 증폭기 | |
JP2006294144A (ja) | 不揮発性半導体記憶装置 | |
US20060023524A1 (en) | Nonvolatile semiconductor memory and method for setting replacement information in nonvolatile semiconductor memory | |
US8351257B2 (en) | Semiconductor memory device and method of reading the same | |
CN107039062B (zh) | 存储器件及其操作方法 | |
US20110205776A1 (en) | Semiconductor storage circuit | |
JP2010134994A (ja) | 半導体装置及びそのカリブレーション方法 | |
TW202016930A (zh) | 記憶體系統及記憶體系統的操作方法 | |
US20080158982A1 (en) | Method and apparatus for adjusting a read reference level under dynamic power conditions | |
CN110164496B (zh) | 半导体存储器元件及其读取方法 | |
JP7053110B2 (ja) | 半導体記憶装置及びデータ書込方法 | |
US7672180B2 (en) | Semiconductor memory device capable of confirming a failed address and a method therefor | |
JP2015130437A (ja) | 半導体装置およびデータ書き込み方法 | |
CN111724830B (zh) | 一种电压增强型读出放大电路 | |
KR20120088442A (ko) | 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법 | |
JPWO2015008438A1 (ja) | 不揮発性半導体記憶装置とその書換方法 | |
US10490271B2 (en) | Resistance change memory device | |
WO2024114821A1 (zh) | 存储器修复方法及电路 | |
TWI698876B (zh) | 資料寫入方法及非揮發性記憶體 | |
CN111755036A (zh) | 一种频率比较型读出放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210402 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20210420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210512 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210517 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6908997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |