TW202016930A - 記憶體系統及記憶體系統的操作方法 - Google Patents

記憶體系統及記憶體系統的操作方法 Download PDF

Info

Publication number
TW202016930A
TW202016930A TW108135840A TW108135840A TW202016930A TW 202016930 A TW202016930 A TW 202016930A TW 108135840 A TW108135840 A TW 108135840A TW 108135840 A TW108135840 A TW 108135840A TW 202016930 A TW202016930 A TW 202016930A
Authority
TW
Taiwan
Prior art keywords
bit line
line
operating voltage
word line
selection unit
Prior art date
Application number
TW108135840A
Other languages
English (en)
Other versions
TWI701676B (zh
Inventor
李玠澤
林俊宏
黃正達
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202016930A publication Critical patent/TW202016930A/zh
Application granted granted Critical
Publication of TWI701676B publication Critical patent/TWI701676B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

記憶體系統包含複數個記憶體單元。記憶體單元包含反熔絲電晶體、第一選擇單元及第二選擇單元。反熔絲電晶體具有第一端、第二端及控制端，反熔絲電晶體的控制端耦接於反熔絲控制線。第一選擇單元耦接於反熔絲電晶體的第一端、第一位元線及奇字元線。第二選擇單元耦接於反熔絲電晶體的第二端、第二位元線及偶字元線。在記憶體單元的測試操作中，偶字元線及奇字元線是處於相異電壓。

Description

記憶體系統及記憶體系統的操作方法
本發明是有關於一種記憶體系統，特別是指一種能夠對內部電晶體做預先測試的記憶體系統。
一次性寫入(one-time programmable，OTP)記憶體是一種只允許將資料寫入一次的非揮發性記憶體(non-volatile memory，NVM)。也就是說，一旦記憶體單元被寫入，其記憶體單元就會將寫入的數據保存下來，甚至當系統電源停止供應時，也仍可保留原先寫入的數據。一次性寫入記憶體常被用在需要重複讀取資料並對可靠度有較高要求的系統中。舉例來說，系統的開機碼、加密金鑰及組態參數就常儲存在一次性寫入記憶體中。
然而，由於製程上的缺陷，一次性寫入記憶體中的選擇電晶體可能會具有不同程度的控制能力。舉例來說，有些記憶體單元的選擇電晶體可能會比較難以截止，而這些難以截止的選擇電晶體所產生的漏電流就會影響到其他記憶體單元在讀取操作時所產生的讀取電流，甚至造成資料判讀錯誤。在先前技術中，只有在記憶體單元已經被寫入之後，才能夠發現這些無法正常運作的選擇電晶體。也就是說，使用者無法事先避免選擇電晶體不正常運作的問題，因此造成系統的不穩定性上升，並且增加後續維修的成本。
本發明的一實施例提供一種記憶體系統。記憶體系統包含複數條偶字元線、複數條奇字元線、複數條反熔絲控制線、複數條位元線及複數個記憶體單元。
複數個記憶體單元中的第一記憶體單元包含反熔絲電晶體、第一選擇單元及第二選擇單元。反熔絲電晶體具有第一端、第二端，及控制端，反熔絲電晶體的控制端耦接於複數條反熔絲控制線中的第一反熔絲控制線。第一選擇單元耦接於反熔絲電晶體的第一端，複數條位元線中的第一位元線，及複數條奇字元線中的第一奇字元線。第一選擇單元根據第一奇字元線的電壓控制反熔絲電晶體的第一端及第一位元線之間的電性連接。第二選擇單元耦接於反熔絲電晶體的第二端，複數條位元線中的第二位元線，及複數條偶字元線中的第一偶字元線，第二選擇單元用以根據第一偶字元線的電壓控制反熔絲電晶體的第二端及第二位元線之間的電性連接。在第一記憶體單元的個別測試操作中，第一奇字元線及第一偶字元線是處在相異的電壓。
本發明的另一實施例提供一種記憶體系統的操作方法。記憶體系統包含複數個記憶體單元，複數個記憶體單元中的第一記憶體單元包含反熔絲電晶體、第一選擇單元及第二選擇單元。反熔絲電晶體具有第一端、第二端，及控制端，反熔絲電晶體的控制端耦接於第一反熔絲控制線，第一選擇單元耦接於反熔絲電晶體的第一端、第一位元線，及第一奇字元線，第二選擇單元耦接於反熔絲電晶體的第二端、第二位元線，及第一偶字元線。
記憶體系統的操作方法包含在第一記憶體單元的個別測試操作中的第一測試階段中，將第一位元線及第二位元線預充電至相異的電壓，對第一奇字元線及第一偶字元線施加相異的電壓，及感測第一位元線或第二位元線上的電流以判斷第一選擇單元或第二選擇單元是否損壞。
第1圖是本發明一實施例的記憶體系統10的示意圖。記憶體系統10包含複數條偶字元線EWL1至EWLM、複數條奇字元線OWL1至OWLM、複數條反熔絲控制線AF1至AFM、複數條位元線BL1至BL(2N)及複數個記憶體單元100(1,1)至100(M,N)。
在第1圖中，設置在同一列的記憶體單元可以耦接至相同偶字元線、相同的奇字元線及相同的反熔絲控制線，而設置在同一行的記憶體單元可以耦接至相同的位元線。舉例來說，記憶體單元100(1,1)至100(1,N)是設置在同一列，而記憶體單元100(M,1)至100(M,N)是設置在同一列。在此情況下，記憶體單元100(1,1)至100(1,N)可耦接至偶字元線EWL1、奇字元線OWL1及反熔絲控制線AF1，而記憶體單元100(M,1)至100(M,N)可耦接至偶字元線EWLM、奇字元線OWLM及反熔絲控制線AFM。
此外，記憶體單元100(1,1)至100(M,1)是設置在同一行，而記憶體單元100(1,N)至100(M,N)是設置在同一行。在此情況下，記憶體單元100(1,1)至100(M,1)可以耦接於位元線BL1及BL2，而記憶體單元100(1,N)至100(M,N)可耦接於位元線BL(2N-1)及BL(2N)。
在有些實施例中，記憶體單元100(1,1)至100(M,N)可具有相同的結構。舉例來說，記憶體單元100(1,1)可包含反熔絲電晶體110及選擇單元120A及120B。
反熔絲電晶體110具有第一端、第二端及控制端，而反熔絲電晶體110的控制端耦接於反熔絲控制線AF1。
選擇單元120A可耦接於反熔絲電晶體110的第一端、位元線BL1及奇字元線OWL1。選擇單元120A可以根據奇字元線OWL1的電壓控制反熔絲電晶體110的第一端及位元線BL1之間的電性連接。
選擇單元120B可耦接於反熔絲電晶體110的第二端、位元線BL2及偶字元線EWL1。選擇單元120B可以根據偶字元線EWL1的電壓控制反熔絲電晶體110的第二端及位元線BL2之間的電性連接。
在第1圖中，選擇單元120A包含隨閘電晶體122A及選擇電晶體124A。隨閘電晶體122A具有第一端、第二端及控制端，隨閘電晶體122A的第一端耦接於反熔絲電晶體110的第一端，而隨閘電晶體122A的控制端耦接於隨閘控制線FL。選擇電晶體124A具有第一端、第二端及控制端，選擇電晶體124A的第一端耦接於隨閘電晶體122A的第二端，選擇電晶體124A的第二端耦接於位元線BL1，而選擇電晶體124A的控制端耦接於奇字元線OWL1。
此外，選擇單元120B包含隨閘電晶體122B及選擇電晶體124B。隨閘電晶體122B具有第一端、第二端及控制端，隨閘電晶體122B的第一端耦接於反熔絲電晶體110的第二端，而隨閘電晶體122B的控制端耦接於隨閘控制線FL。選擇電晶體124B具有第一端、第二端及控制端，選擇電晶體124B的第一端耦接於隨閘電晶體122B的第二端，選擇電晶體124B的第二端耦接於位元線BL2，而選擇電晶體124B的控制端耦接於偶字元線EWL1。
在記憶體單元100(1,1)的寫入操作中，選擇單元120A及120B可以被同步地以相同的電壓控制。舉例來說，在寫入操作中，奇字元線OWL1及偶字元線EWL1可以處在相同的高電壓以導通選擇電晶體124A及124B。此外，反熔絲控制線AF1可以處在較高的寫入電壓，隨閘控制線FL則可以處在能夠將隨閘電晶體122A及122B導通的中介電壓。在此情況下，施加在位元線BL1及BL2上的低電壓可以通過選擇單元120A及120B而被傳送至反熔絲電晶體110的第一端及第二端。如此一來，施加在反熔絲電晶體110上的高電壓差就可會將反熔絲電晶體110擊穿，使得記憶體單元100(1,1)被寫入。
然而，在記憶體單元100(1,1)被寫入之前，記憶體系統10允許記憶體單元100(1,1)在事前測試選擇單元120A及120B以確保記憶體單元100(1,1)能夠正常運作。在有些實施例中，在記憶體單元100(1,1)的個別測試操作中，奇字元線OWL1及偶字元線EWL1可以處在不同的電壓以分別在不同的階段中測試選擇單元120A及120B，並確認選擇單元120A及120B是否能夠正常地被截止。
第2圖是記憶體單元100(1,1)在其個別測試的其中一個測試階段所接收到的電壓示意圖。在第2圖中，位元線BL1是在參考電壓V0，位元線BL2在第一操作電壓V1，反熔絲控制線AF1是在第二操作電壓V2，隨閘控制線FL是在第一操作電壓V1，奇字元線OWL1是在第一操作電壓V1，而偶字元線EWL1是在參考電壓V0。
在有些實施例中，第二操作電壓V2可以大於或等於第一操作電壓V1，而第一操作電壓V1可大於參考電壓V0。
再者，個別測試操作可以使用與讀取操作時相似條件的電壓來測試選擇單元120A及120B。舉例來說，第二操作電壓V2可以是2.7V，第一操作電壓V1可以是1.8V，而參考電壓V0可以是0V。
在此情況下，選擇單元120A中的隨閘電晶體122A及選擇電晶體124A將會被導通。相對地，如果選擇單元120B中的選擇電晶體124B能夠正常操作的話，選擇單元120B即應該被截止，因此在位元線BL1及BL2上應該不會產生電流。
然而，在有些情況下，倘若選擇電晶體124B有損壞而無法如預期地被截止，則將產生自位元線BL2流至位元線BL1的漏電流。因此，透過感測位元線BL1及BL2上的電流，就能夠判斷選擇電晶體124B是否有損壞。在有些實施例中，由於位元線BL1是在參考電壓V0而比較適合用於電流感測，因此在第2圖中，電流感測放大器可以耦接至位元線BL1以感測位元線BL1的電流並據以判斷選擇電晶體124B是否有損壞。然而，在有些其他實施例中，若感測放大器的電路特性允許，則亦可將電流感測放大器耦接至位元線BL2來感測電流。
第3圖是記憶體單元100(1,1)在其個別測試操作的另一個測試階段所接收到的電壓示意圖。在第3圖中，位元線BL1是在參考電壓V0，位元線BL2在第一操作電壓V1，反熔絲控制線AF1是在第二操作電壓V2，隨閘控制線FL是在第一操作電壓V1，奇字元線OWL1是在參考電壓V0，而偶字元線EWL1是在第一操作電壓V1。
在此情況下，選擇單元120B中的隨閘電晶體122B及選擇電晶體124B將會被導通。相對地，如果選擇單元120A中的選擇電晶體124A能夠正常操作的話，選擇單元120A即應該被截止，因此在位元線BL1及BL2上應該不會產生電流。
然而，在有些情況下，倘若選擇電晶體124A有損壞而無法如預期地被截止，則將產生自位元線BL2流至位元線BL1的漏電流。因此，透過感測位元線BL1及BL2上的電流，就能夠判斷選擇電晶體124A是否有損壞。在有些實施例中，由於位元線BL1是在參考電壓V0，因此在第3圖中，電流感測放大器可以耦接至位元線BL1以感測位元線BL1的電流並據以判斷選擇電晶體124A是否有損壞。
也就是說，奇字元線OWL1及偶字元線EWL1可以在個別測試操作的不同階段中導通選擇電晶體124A及124B，以測試另一個應該被截止的選擇電晶體是否能夠正常截止。
在有些實施例中，第2圖所示的測試階段可以在第3圖的測試階段之前執行，而在其他實施例中，第3圖中所示的測試階段可以在第2圖的測試階段之前執行。此外，在有些實施例中，個別測試操作可以根據系統的需求，而僅執行第2圖或第3圖的測試階段。
此外，在第2圖及第3圖中，位元線BL1可以保持在參考電壓V0，而位元線BL2可以保持在第一操作電壓V1。由於較低的參考電壓V0比較適合做為電流感測放大器的輸入，因此電流感測放大器可以耦接至位元線BL1，並且在兩個測試階段中皆自位於線BL1感測電流。然而，在有些其他實施例中，在測試選擇電晶體124A是否有損壞測試階段中，位元線BL1也可以在第一操作電壓V1而位元線BL2可以在參考電壓V0。
第4圖是記憶體單元100(1,1)在其個別測試的其中一個測試階段所接收到的電壓示意圖。在第4圖中，位元線BL1是在第一操作電壓V1，位元線BL2在參考電壓V0，反熔絲控制線AF1是在第二操作電壓V2，隨閘控制線FL是在第一操作電壓V1，奇字元線OWL1是在參考電壓V0，而偶字元線EWL1是在第一操作電壓V1。
在此情況下，選擇電晶體124B會被導通，而透過電流感測放大器感測位元線BL2上的電流則可以測試選擇電晶體124A是否有損壞。此外，在第4圖中，由於位元線BL2是在參考電壓V0，而偶字元線EWL1是在第一操作電壓V1，因此選擇電晶體124B可以更加確實地被導通。再者，由於位元線BL1可以在第一操作電壓V1而奇字元線OWL1是在參考電壓V0，因此將選擇電晶體124A截止的電壓條件也更加確實，而可對選擇電晶體124A做更確實的測試。
在有些實施例中，個別測試操作也可以利用在寫入操作時選擇單元120A及120B所接收的相似電壓條件來執行。舉例來說，第二操作電壓V2可以是3.5V，第一操作電壓V1可以是1.8V，而參考電壓V0可以是0V。在此情況下，在第2圖至第4圖的個別測試操作中，隨閘控制線FL可以在第二操作電壓V2，使得隨閘電晶體122A及122B能夠緩解高電壓差。
也就是說，根據系統的需求，個別測試操作可以利用與讀取操作相近的電壓條件及/或與寫入操作相近的電壓條件來執行，以測試在不同操作下，選擇單元是否能夠正常截止。此外，在有些實施例中，如果記憶體單元中的選擇電晶體結構較強而足以耐受高壓，則也可以將隨閘電晶體省略。
第5圖是本發明一實施例之記憶體系統20的示意圖。記憶體系統20包含複數個記憶體單元200(1,1)至200(M,N)。記憶體系統10及記憶體系統20具有相似的結構，並且可以根據相似的原理操作。然而，在記憶體單元200(1,1)至200(M,N)中，選擇單元220A可僅包含選擇電晶體224A，而選擇單元220B可僅包含選擇電晶體224B。
舉例來說，在第5圖中，記憶體單元200(1,1)的選擇單元220A可包含選擇電晶體224A。選擇電晶體224A具有第一端、第二端及控制端，選擇電晶體224A的第一端可耦接於反熔絲電晶體210的第一端，選擇電晶體224A的第二端可耦接於位元線BL1，而選擇電晶體224A的控制端可耦接於奇字元線OWL1。記憶體單元200(1,1)的選擇單元220B可包含選擇電晶體224B。選擇電晶體224B具有第一端、第二端及控制端，選擇電晶體224B的第一端可耦接於反熔絲電晶體210的第二端，選擇電晶體224B的第二端可耦接於位元線BL2，而選擇電晶體224B的控制端可耦接於偶字元線EWL1。
在此情況下，在第2至4圖中，位元線BL1及BL2、奇字元線OWL1、偶字元線EWL1及反熔絲控制線AF1所接收到的電壓也可以應用在記憶體單元200(1,1)以對選擇電晶體224A及224B進行測試。
再者，在有些實施例中，記憶體系統10及20可以對每一個記憶體單元100(1,1)至100(M,N)及憶體單元200(1,1)至200(M,N)進行個別的測試。然而，在有些實施例中，為了能夠更快速的定位出可能損壞的記憶體單元，也可以先對設置在同一行的記憶體單元進行群組的測試，而若群組測試的結果顯示有至少一個記憶體單元可能受損，便可進一步對每一個記憶體單元進行測試來定位出真正受損的記憶體單元。也就是說，在有些實施例中，可以先執行群組測試操作，再進一步執行個別測試操作以定位出受損的記憶體單元。
第6圖是在記憶體單元100(1,1)至100(M,1)的群組測試操作的一測試階段中，記憶體單元100(1,1)至100(M,1)所接收到的電壓示意圖。
在第6圖中，位元線BL1是在參考電壓V0，位元線BL2是在第一操作電壓V1，反熔絲控制線AF1至AFM是在第二操作電壓V2，奇字元線OWL1至OWLM是在第一操作電壓V1，而偶字元線EWL1至EWLM是在參考電壓V0。
在此情況下，記憶體單元100(1,1)至100(M,1)中的選擇電晶體124A會被導通，而記憶體單元100(1,1)至100(M,1)中的選擇電晶體124B則應被截止。然而，如果記憶體單元100(1,1)至100(M,1)中有任一個選擇電晶體124B損壞而無法正常被截止，就會在位元線BL1及BL2上產生漏電流。在有些實施例中，電流感測放大器可以耦接至位元線BL1以感測電流，並據以對記憶體單元100(1,1)至100(M,1)的選擇電單元120B進行測試。
此外，當偵測到漏電流時，表示記憶體單元100(1,1)至100(M,1)中至少有一個記憶體單元的選擇電晶體124B受到損害。在有些實施例中，為了進一步定位出是哪一個選擇電晶體受損，記憶體系統10可以對記憶體單元100(1,1)至100(M,1)中的每一個選擇電晶體124B執行如第2圖所示的個別測試操作。
第7圖是在記憶體單元100(1,1)至100(M,1)的群組測試操作的另一測試階段中，記憶體單元100(1,1)至100(M,1)所接收到的電壓示意圖。
在第7圖中，位元線BL1是在參考電壓V0，位元線BL2是在第一操作電壓V1，反熔絲控制線AF1至AFM是在第二操作電壓V2，奇字元線OWL1至OWLM是在參考電壓V0，而偶字元線EWL1至EWLM是在第一操作電壓V1。
在此情況下，記憶體單元100(1,1)至100(M,1)中的選擇電晶體124B會被導通，而記憶體單元100(1,1)至100(M,1)中的選擇電晶體124A則應被截止。然而，如果記憶體單元100(1,1)至100(M,1)中有任一個選擇電晶體124A損壞而無法正常被截止，就會在位元線BL1及BL2上產生漏電流。在有些實施例中，電流感測放大器可以耦接至位元線BL1以感測電流，並據以對記憶體單元100(1,1)至100(M,1)的選擇電單元120A進行測試。
此外，當偵測到漏電流時，表示記憶體單元100(1,1)至100(M,1)中至少有一個記憶體單元的選擇電晶體124A受損。在有些實施例中，為了進一步定位出是哪一個選擇電晶體受損，記憶體系統10可以對記憶體單元100(1,1)至100(M,1)中的每一個選擇電晶體124A執行如第3圖所示的個別測試操作。
第8圖是在記憶體單元100(1,1)至100(M,1)在測試選擇電晶體124A時所接收到的電壓示意圖。在第8圖中，位元線BL1是在第一操作電壓V1，位元線BL2是在參考電壓V0，反熔絲控制線AF1至AFM可以在第二操作電壓V2，奇字元線OWL1至OWLM可以在參考電壓V0，而偶字元線EWL1至EWLM可以在第一操作電壓V1。
在此情況下，記憶體單元100(1,1)至100(M,1) 中的選擇電晶體124B會被導通，而記憶體單元100(1,1)至100(M,1)中的選擇電晶體124A則應被截止。然而，如果記憶體單元100(1,1)至100(M,1)中有任一個選擇電晶體124A損壞而無法正常被截止，就會在位元線BL1及BL2上產生漏電流。在有些實施例中，電流感測放大器可以耦接至位元線BL2以感測電流，並據以對記憶體單元100(1,1)至100(M,1)的選擇電單元120A進行測試。
此外，當偵測到漏電流時，表示記憶體單元100(1,1)至100(M,1)中至少有一個記憶體單元的選擇電晶體124A受損。在有些實施例中，為了進一步定位出是哪一個選擇電晶體受損，記憶體系統10可以對記憶體單元100(1,1)至100(M,1)中的每一個選擇電晶體124A執行如第4圖所示的個別測試操作。
相似地，第6圖至第8圖中，施加在位元線BL1及BL2、奇字元線OWL1至OWLM、偶字元線EWL1至EWLM及反熔絲控制線AF1至AFM的電壓也可以應用在記憶體單元200(1,1)至200(M,1)以測試選擇電晶體224A及224B。
由於記憶體系統10及20可以在對記憶體單元100(1,1)至100(M,1)及200(1,1)至200(M,1)執行寫入操作之前，先執行群組測試及個別測試，因此可以提早定位出受損的電晶體，使得記憶體系統10及20可以不再使用受損的電晶體，而改對記憶體系統10及20中的其他組記憶體單元進行寫入操作。如此一來，就可以提升記憶體系統10及20的可靠度。
第9圖是本發明一實施例之操作記憶體系統10及20的方法300。方法300可以用來對記憶體單元100(1,1)或200(1,1)中的選擇電晶體進行個別測試操作。
方法300包含步驟S310至S330，但不限於第9圖所示的順序。
S310： 將位元線BL1及BL2預充電至相異的電壓；
S320： 對奇字元線OWL1及偶字元線EWL1施加相異的電壓；及
S330： 感測位元線BL1或BL2上的電流以判斷選擇電晶體124A或124B是否損壞。
在有些實施例中，步驟S310至S330可以用來測試記憶體單元100(1,1)中的選擇電晶體124A及124B的其中一者。然而，在有些實施例中，也可以將步驟S310至S330執行兩次來測試記憶體單元100(1,1)中的選擇電晶體124A及124B。
舉例來說，個別測試操作的第一測試階段可以用來測試選擇電晶體124A，在第一測試階段中，步驟S310可以將位元線BL2與充電至第一操作電壓V1，並將位元線BL1預充電至參考電壓V0，例如第3圖所示。此外，在第一測試階段中，步驟S320可以對奇字元線OWL1施加參考電壓V0，並對偶字元線EWL1施加第一操作電壓V1。
在此情況下，電流感測放大器可以耦接至位元線BL1以在步驟S330中感測位元線BL1上的電流。倘若在位元線BL1上感測到電流，就可能表示選擇電晶體124A無法正常被截止，而在步驟S330中，將判斷選擇電晶體124A已受損。
然而，在有些實施例中，步驟S310可以將位元線BL2與充電至參考電壓V0，並將位元線BL1預充電至第一操作電壓V1。在此情況下，電流感測放大器可以耦接至位元線BL2並在步驟S330中感測位元線BL2上的電流。
此外，個別測試操作的第二測試階段可以用來測試選擇電晶體124B，在第二測試階段中，步驟S310可以將位元線BL2與充電至第一操作電壓V1，並將位元線BL1預充電至參考電壓V0，例如第2圖所示。此外，在第二測試階段中，步驟S320可以對偶字元線EWL1施加參考電壓V0，並對奇字元線OWL1施加第一操作電壓V1。在此情況下，電流感測放大器可耦接至位元線BL1並在步驟S330中感測位元線BL1的電流。倘若在位元線BL1上感測到電流，就可能表示選擇電晶體124B無法正常被截止，而在步驟S330中，將判斷選擇電晶體124B已受損。
第10圖是本發明一實施例之操作記憶體系統10及20的方法400。方法400可以用來對記憶體單元100(1,1)至100(M,1)及200(1,1)至200(M,1)中的選擇電晶體進行群組測試操作。
方法400包含步驟S410至S430，但不限於第10圖所示的順序。
S410： 將位元線BL1及BL2預充電至相異的電壓；
S420： 對奇字元線OWL1至OWLM施加一電壓，並對偶字元線EWL1至EWLM施加另一電壓；及
S430： 感測位元線BL1或BL2上的電流以判斷是否有至少一選擇電晶體已損壞。
在有些實施例中，步驟S410至S430可以用來測試記憶體單元100(1,1)至100(M,1)中，耦接至奇字元線OWL1至OWLM的選擇單元或是耦接至耦字元線EWL1至EWLM的選擇單元。然而，在有些實施例中，也可以將步驟S410至S430執行兩次來分別測試記憶體單元100(1,1)至100(M,1)中，耦接至奇字元線OWL1至OWLM的選擇單元以及耦接至耦字元線EWL1至EWLM的選擇單元。
舉例來說，群組測試操作的第一測試階段可以測試記憶體單元100(1,1)至100(M,1)中選擇電晶體124A，而在第一測試階段中，步驟S410可將位元線BL2預充電至第一操作電壓V1，並將位元線BL1預充電至參考電壓V0，如第7圖所示。此外，步驟S420可對偶字元線EWL1至EWLM施加第一操作電壓V1，並對奇字元線OWL1至OWLM施加參考電壓V0。
在此情況下，電流感測放大器可耦接至位元線BL1，並在步驟S430中感測位元線BL1上的電流。如果在位元線BL1上感測到電流，就可能表示有至少一個選擇電晶體124A無法正常被截止，而會在步驟S430中判定有至少一個選擇電晶體124A受損。然而，在有些其他實施例中，位元線BL1可以預充電至第一操作電壓V1而位元線BL2則可預充電至參考電壓V0。在此情況下，電流感測放大器則可耦接至位元線BL2，並在群組測試操作的第一測試階段的步驟S430中感測位元線BL2。
此外，群組測試操作的第二測試階段可以測試記憶體單元100(1,1)至100(M,1)中選擇電晶體124B，而在第二測試階段中，步驟S410可將位元線BL2預充電至第一操作電壓V1，並將位元線BL1預充電至參考電壓V0，如第6圖所示。此外，步驟S420可對奇字元線OWL1至OWLM施加第一操作電壓V1，並對偶字元線EWL1至EWLM施加參考電壓V0。在此情況下，電流感測放大器可耦接至位元線BL1，並在步驟S430中感測位元線BL1上的電流。如果在位元線BL1上感測到電流，就可能表示有至少一個選擇電晶體124B無法正常被截止，而會在步驟S430中判定有至少一個選擇電晶體124B受損。
再者，在有些實施例中，如果方法400所執行的群組測試操作結果顯示記憶體單元100(1,1)至100(M,1)或200(1,1)至200(M,1)中有至少一個選擇電晶體受損，便可以接著執行方法300來對每一個可能受損的選擇電晶體進行測試以定位出實際上受損的選擇電晶體為何。在有些實施例中，如果記憶體單元被判定為已受損，則記憶體系統10就可以停止使用已受損的記憶體單元，並且重新調整位址與記憶體單元之間的對應關係，以使用其他的記憶體單元代替。
綜上所述，本發明所的實施例所提出的記憶體系統及記憶體系統的操作方法可以在記憶體單元被寫入之前，對記憶體單元中的選擇電晶體進行測試以提升記憶體系統的可靠度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、20:記憶體系統 100(1,1)至100(M,N)、200(1,1)至200(M,N):記憶體單元 110、210:反熔絲電晶體 120A、120B、220A、220B:選擇單元 122A、122B:隨閘電晶體 124A、124B、224A、224B:選擇電晶體 BL1至BL(2N):位元線 OWL1至OWLM:奇字元線 EWL1至EWLM:偶字元線 AF1至AFM:反熔絲控制線 FL:隨閘控制線 V0:參考電壓 V1:第一操作電壓 V2:第二操作電壓 300、400:方法 S310至S330、S410至S430:步驟
第1圖是本發明一實施例的記憶體系統的示意圖。 第2圖是第1圖的記憶體單元在其個別測試的其中一個測試階段所接收到的電壓示意圖。 第3圖是第1圖的記憶體單元在其個別測試的另一個測試階段所接收到的電壓示意圖。 第4圖是第1圖的記憶體單元在其個別測試的其中一個測試階段所接收到的電壓示意圖。 第5圖是本發明另一實施例之記憶體系統的示意圖。 第6圖是在第1圖之記憶體單元的群組測試操作的一測試階段中，記憶體單元所接收到的電壓示意圖。 第7圖是在第1圖之記憶體單元的群組測試操作的另一測試階段中，記憶體單元所接收到的電壓示意圖。 第8圖是在第1圖之記憶體單元在測試選擇電晶體時所接收到的電壓示意圖。 第9圖是本發明一實施例之操作第1圖及第2圖之記憶體系統的方法流程圖。 第10圖是本發明另一實施例之操作第1圖及第2圖之記憶體系統的方法流程圖。
300:方法
S310至S330:步驟

Claims (24)

  1. 一種記憶體系統，包含： 複數條偶字元線； 複數條奇字元線； 複數條反熔絲控制線； 複數條位元線；及 複數個記憶體單元，該些記憶體單元中的一第一記憶體單元包含： 一第一反熔絲電晶體，具有一第一端，一第二端，及一控制端耦接於該些反熔絲控制線中的一第一反熔絲控制線； 一第一選擇單元，耦接於該第一反熔絲電晶體的該第一端，該些位元線中的一第一位元線，及該些奇字元線中的一第一奇字元線，該第一選擇單元用以根據該第一奇字元線的一電壓控制該第一反熔絲電晶體的該第一端及該第一位元線之間的一電性連接；及 一第二選擇單元，耦接於該第一反熔絲電晶體的該第二端，該些位元線中的一第二位元線，及該些偶字元線中的一第一偶字元線，該第二選擇單元用以根據該第一偶字元線的一電壓控制該第一反熔絲電晶體的該第二端及該第二位元線之間的一電性連接； 其中，在該第一記憶體單元的一個別測試操作中，該第一奇字元線及該第一偶字元線是處在相異的電壓。
  2. 如請求項1所述之記憶體系統，其中： 該第一選擇單元包含： 一第一隨閘電晶體，具有一第一端耦接於該第一反熔絲電晶體的該第一端，一第二端，及一控制端耦接於一隨閘控制線；及 一第一選擇電晶體，具有一第一端耦接於該第一隨閘電晶體的該第二端，一第二端耦接於該第一位元線，及一控制端耦接於該第一奇字元線；及 該第二選擇單元包含： 一第二隨閘電晶體，具有一第一端耦接於該第一反熔絲電晶體的該第二端，一第二端，及一控制端耦接於該隨閘控制線；及 一第二選擇電晶體，具有一第一端耦接於該第二隨閘電晶體的該第二端，一第二端耦接於該第二位元線，及一控制端耦接於該第一偶字元線。
  3. 如請求項2所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第一測試階段： 該第一位元線是在一參考電壓； 該第二位元線是在一第一操作電壓； 該第一反熔絲控制線是在一第二操作電壓； 該隨閘控制線是在該第一操作電壓或該第二操作電壓； 該第一奇字元線是在該第一操作電壓； 該第一偶字元線是在該參考電壓；及 感測該第一位元線上的一電流以測試該第二選擇電晶體； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  4. 如請求項3所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第二測試階段： 該第一位元線是在該參考電壓； 該第二位元線是在該第一操作電壓； 該第一反熔絲控制線是在該第二操作電壓； 該隨閘控制線是在該第一操作電壓或該第二操作電壓； 該第一奇字元線是在該參考電壓； 該第一偶字元線是在該第一操作電壓；及 感測該第一位元線上的一電流以測試該第一選擇電晶體。
  5. 如請求項3所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第二測試階段： 該第一位元線是在該第一操作電壓； 該第二位元線是在該參考電壓； 該第一反熔絲控制線是在該第二操作電壓； 該隨閘控制線是在該第一操作電壓或該第二操作電壓； 該第一奇字元線是在該參考電壓； 該第一偶字元線是在該第一操作電壓；及 感測該第二位元線上的一電流以測試該第一選擇電晶體。
  6. 如請求項2所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第一測試階段： 該第一位元線是在一第一操作電壓； 該第二位元線是在一參考電壓； 該第一反熔絲控制線是在一第二操作電壓； 該隨閘控制線是在該第一操作電壓或該第二操作電壓； 該第一奇字元線是在該第一操作電壓； 該第一偶字元線是在該參考電壓；及 感測該第二位元線上的一電流以測試該第二選擇電晶體； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  7. 如請求項1所述之記憶體系統，其中： 該第一選擇單元包含： 一第一選擇電晶體，具有一第一端耦接於該第一反熔絲電晶體的該第二端，一第二端耦接於該第一位元線，及一控制端耦接於該第一奇字元線；及 該第二選擇單元包含： 一第二選擇電晶體，具有一第一端耦接於該第一反熔絲電晶體的該第二端，一第二端耦接於該第二位元線，及一控制端耦接於該第一偶字元線。
  8. 如請求項7所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第一測試階段： 該第一位元線是在一參考電壓； 該第二位元線是在一第一操作電壓； 該第一反熔絲控制線是在一第二操作電壓； 該第一奇字元線是在該第一操作電壓； 該第一偶字元線是在該參考電壓；及 感測該第一位元線上的一電流以測試該第二選擇電晶體； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  9. 如請求項8所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第二測試階段： 該第一位元線是在該參考電壓； 該第二位元線是在該第一操作電壓； 該第一反熔絲控制線是在該第二操作電壓； 該第一奇字元線是在該參考電壓； 該第一偶字元線是在該第一操作電壓；及 感測該第一位元線上的一電流以測試該第一選擇電晶體。
  10. 如請求項8所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第二測試階段： 該第一位元線是在該第一操作電壓； 該第二位元線是在該參考電壓； 該第一反熔絲控制線是在該第二操作電壓； 該第一奇字元線是在該參考電壓； 該第一偶字元線是在該第一操作電壓；及 感測該第二位元線上的一電流以測試該第一選擇電晶體。
  11. 如請求項7所述之記憶體系統，其中在該第一記憶體單元的該個別測試操作的一第一測試階段： 該第一位元線是在一第一操作電壓； 該第二位元線是在一參考電壓； 該第一反熔絲控制線是在一第二操作電壓； 該第一奇字元線是在該第一操作電壓； 該第一偶字元線是在該參考電壓；及 感測該第二位元線上的一電流以測試該第二選擇電晶體； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  12. 如請求項1所述之記憶體系統，其中該些記憶體單元中的一第二記憶體單元包含： 一第二反熔絲電晶體，具有一第一端，一第二端，及一控制端耦接於該些反熔絲控制線中的一第二反熔絲控制線； 一第三選擇單元，耦接於該第二反熔絲電晶體的該第一端，該第一位元線，及該些奇字元線中的一第二奇字元線，該第三選擇單元用以根據該第二奇字元線的一電壓控制該第二反熔絲電晶體的該第一端及該第一位元線之間的一電性連接；及 一第四選擇單元，耦接於該第二反熔絲電晶體的該第二端，該第二位元線，及該些偶字元線中的一第二偶字元線，該第四選擇單元用以根據該第二偶字元線的一電壓控制該第二反熔絲電晶體的該第二端及該第二位元線之間的一電性連接。
  13. 如請求項12所述之記憶體系統，其中在該第一記憶體單元及該第二記憶體單元的一群組測試操作的一第一測試階段： 該第一位元線是在一參考電壓； 該第二位元線是在一第一操作電壓； 該第一反熔絲控制線及該第二反熔絲控制線是在一第二操作電壓； 該第一奇字元線及該第二奇字元線是在該第一操作電壓； 該第一偶字元線及該第二偶字元線是在該參考電壓；及 感測該第一位元線上的一電流以測試該第二選擇單元及該第四選擇單元； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  14. 如請求項13所述之記憶體系統，其中在該第一記憶體單元及該第二記憶體單元的該群組測試操作的一第二測試階段： 該第一位元線是在該參考電壓； 該第二位元線是在該第一操作電壓； 該第一反熔絲控制線及該第二反熔絲控制線是在一第二操作電壓； 該第一奇字元線及該第二奇字元線是在該參考電壓； 該第一偶字元線及該第二偶字元線是在該第一操作電壓；及 感測該第一位元線上的一電流以測試該第一選擇單元及該第三選擇單元。
  15. 如請求項13所述之記憶體系統，其中在該第一記憶體單元及該第二記憶體單元的該群組測試操作的一第二測試階段： 該第一位元線是在該第一操作電壓； 該第二位元線是在該參考電壓； 該第一反熔絲控制線及該第二反熔絲控制線是在一第二操作電壓； 該第一奇字元線及該第二奇字元線是在該參考電壓； 該第一偶字元線及該第二偶字元線是在該第一操作電壓；及 感測該第二位元線上的一電流以測試該第一選擇單元及該第三選擇單元。
  16. 如請求項12所述之記憶體系統，其中在該第一記憶體單元及該第二記憶體單元的一群組測試操作的一第一測試階段： 該第一位元線是在一第一操作電壓； 該第二位元線是在一參考電壓； 該第一反熔絲控制線及該第二反熔絲控制線是在一第二操作電壓； 該第一奇字元線及該第二奇字元線是在該第一操作電壓； 該第一偶字元線及該第二偶字元線是在該參考電壓；及 感測該第二位元線上的一電流以測試該第二選擇單元及該第四選擇單元； 其中該第二操作電壓大於或等於該第一操作電壓，及該第一操作電壓大於該參考電壓。
  17. 如請求項12所述之記憶體系統，其中該個別測試操作是在該群組測試操作之後執行。
  18. 一種記憶體系統的操作方法，該記憶體系統包含複數個記憶體單元，該些記憶體單元中的一第一記憶體單元包含一第一反熔絲電晶體、一第一選擇單元及一第二選擇單元，該第一反熔絲電晶體具有一第一端，一第二端，及一控制端耦接於一第一反熔絲控制線，該第一選擇單元耦接於該第一反熔絲電晶體的該第一端、一第一位元線，及一第一奇字元線，該第二選擇單元耦接於該第一反熔絲電晶體的該第二端、一第二位元線，及一第一偶字元線，該方法包含： 在該第一記憶體單元的一個別測試操作中的一第一測試階段： 將該第一位元線及該第二位元線預充電至相異的電壓； 對該第一奇字元線及該第一偶字元線施加相異的電壓；及 感測該第一位元線或該第二位元線上的電流以判斷該第一選擇單元或該第二選擇單元是否損壞。
  19. 如請求項18所述的方法，其中在該第一記憶體單元的一個別測試操作中的該第一測試階段，對該第一奇字元線及該第一偶字元線施加相異的電壓包含： 施加一參考電壓至該第一奇字元線；及 施加一第一操作電壓至該第一偶字元線； 其中感測該第一位元線或該第二位元線上的電流以判斷該第一選擇單元或該第二選擇單元是否損壞包含當在該第一位元線或該第二位元線上感測到電流時，判斷該第一選擇單元已損壞。
  20. 如請求項19所述的方法，另包含： 在該第一記憶體單元的該個別測試操作中的一第二測試階段： 將該第一位元線及該第二位元線預充電至相異的電壓； 施加該第一操作電壓至該第一奇字元線； 施加該參考電壓至該第一偶字元線；及 感測該第一位元線或該第二位元線上的電流以判斷該第二選擇單元是否損壞。
  21. 如請求項19所述的方法，其中該些記憶體單元中的一第二記憶體單元包含一第二反熔絲電晶體、一第三選擇單元及一第四選擇單元，該第二反熔絲電晶體具有一第一端，一第二端，及一控制端耦接於一第二反熔絲控制線，該第三選擇單元耦接於該第二反熔絲電晶體的該第一端、該第一位元線，及一第二奇字元線，該第四選擇單元耦接於該第二反熔絲電晶體的該第二端、該第二位元線，及一第二偶字元線，該方法另包含在該第一記憶體單元及該第二記憶體單元的一群組測試操作中的一第一測試階段： 將該第一位元線及該第二位元線預充電至相異的電壓； 對該第一奇字元線及該第二奇字元線施加一電壓，並對該第一偶字元線及該第二偶字元線施加另一電壓；及 感測該第一位元線或該第二位元線上的電流以判斷該第一選擇單元及該第三選擇單元中的至少一者是否損壞或判斷該第二選擇單元及該第四選擇單元中的至少一者是否損壞。
  22. 如請求項21所述的方法，其中在該第一記憶體單元及該第二記憶體單元的該群組測試操作中的該第一測試階段，對該第一奇字元線及該第二奇字元線施加一電壓，並對該第一偶字元線及該第二偶字元線施加另一電壓包含： 對該第一奇字元線及該第二奇字元線施加一參考電壓；及 對該第一偶字元線及該第二偶字元線施加一第一操作電壓； 其中： 該第一操作電壓大於該參考電壓；及 感測該第一位元線或該第二位元線上的電流以判斷該第一選擇單元及該第三選擇單元中的至少一者是否損壞或判斷該第二選擇單元及該第四選擇單元中的至少一者是否損壞包含當在該第一位元線或該第二位元線上感測到電流時，判斷該第一選擇單元及該第三選擇單元中的至少一者已損壞。
  23. 如請求項22所述的方法，另包含： 其中在該群組測試操作中的一第二測試階段： 將該第一位元線及該第二位元線預充電至相異的電壓； 對該第一奇字元線及該第二奇字元線施加該第一操做電壓； 對該第一偶字元線及該第二偶字元線施加該參考電壓；及 感測該第一位元線或該第二位元線上的電流以判斷該第二選擇單元及該第四選擇單元中的至少一者是否損壞。
  24. 如請求項22所述的方法，其中該個別測試操作是在該群組測試操作之後執行。
TW108135840A 2018-10-17 2019-10-03 記憶體系統及記憶體系統的操作方法 TWI701676B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862746557P 2018-10-17 2018-10-17
US62/746,557 2018-10-17
US16/573,998 US10714201B2 (en) 2018-10-17 2019-09-17 Memory system capable of pre-screening internal transistors
US16/573,998 2019-09-17

Publications (2)

Publication Number Publication Date
TW202016930A true TW202016930A (zh) 2020-05-01
TWI701676B TWI701676B (zh) 2020-08-11

Family

ID=70280918

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108135840A TWI701676B (zh) 2018-10-17 2019-10-03 記憶體系統及記憶體系統的操作方法
TW108136622A TWI709968B (zh) 2018-10-17 2019-10-09 記憶體單元及記憶體系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108136622A TWI709968B (zh) 2018-10-17 2019-10-09 記憶體單元及記憶體系統

Country Status (3)

Country Link
US (2) US10847236B2 (zh)
CN (1) CN111063384B (zh)
TW (2) TWI701676B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863583A (zh) * 2019-11-28 2021-05-28 长鑫存储技术有限公司 可编程存储单元、可编程存储阵列及其读写方法
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11557360B1 (en) * 2021-09-07 2023-01-17 Nanya Technology Corporation Memory test circuit and device wafer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870327A (en) 1996-07-19 1999-02-09 Xilinx, Inc. Mixed mode RAM/ROM cell using antifuses
US6972994B2 (en) 2004-03-09 2005-12-06 Silicon Storage Technology, Inc. Circuit and a method to screen for defects in an addressable line in a non-volatile memory
US7253496B2 (en) 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US7206214B2 (en) * 2005-08-05 2007-04-17 Freescale Semiconductor, Inc. One time programmable memory and method of operation
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
CN102024499B (zh) * 2009-09-18 2014-03-26 杭州士兰集成电路有限公司 栅氧击穿型一次性可编程单元的读出结构和方法
US8331126B2 (en) 2010-06-28 2012-12-11 Qualcomm Incorporated Non-volatile memory with split write and read bitlines
CN202018827U (zh) * 2011-03-16 2011-10-26 中国电子科技集团公司第五十八研究所 适用于存储器的反熔丝存储单元
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US8830779B1 (en) * 2013-06-24 2014-09-09 Qualcomm Incorporated Low voltage fuse-based memory with high voltage sense amplifier
CN104733611B (zh) * 2013-12-24 2017-09-05 华邦电子股份有限公司 电阻式存储器装置及其存储单元
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9799662B2 (en) * 2015-08-18 2017-10-24 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
US9634015B2 (en) * 2015-08-18 2017-04-25 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
GB2541961B (en) * 2015-09-01 2019-05-15 Lattice Semiconductor Corp Multi-time programmable non-volatile memory cell
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
WO2018071143A2 (en) * 2016-10-10 2018-04-19 Monolithic 3D Inc. 3d semiconductor device and structure
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10276239B2 (en) 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
US11348651B2 (en) * 2018-09-28 2022-05-31 Intel Corporation Hot carrier injection fuse memory

Also Published As

Publication number Publication date
TWI701676B (zh) 2020-08-11
TW202016938A (zh) 2020-05-01
CN111063384B (zh) 2022-02-11
US20200126630A1 (en) 2020-04-23
US20200126629A1 (en) 2020-04-23
US10714201B2 (en) 2020-07-14
TWI709968B (zh) 2020-11-11
CN111063384A (zh) 2020-04-24
US10847236B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
KR102467455B1 (ko) 리던던시 영역을 리페어 하는 반도체 장치
US10726937B2 (en) Semiconductor device and operating method thereof
US6501692B1 (en) Circuit and method for stress testing a static random access memory (SRAM) device
TWI701676B (zh) 記憶體系統及記憶體系統的操作方法
TW201913446A (zh) 隨機碼產生器及其相關控制方法
JPH01113999A (ja) 不揮発性メモリのストレステスト回路
KR20020042750A (ko) 반도체 기억 장치
JPH03157897A (ja) 半導体記憶装置の冗長回路
JPH1074396A (ja) 半導体記憶装置
US9991002B2 (en) Methods for reading and operating memory device including efuse
KR100426909B1 (ko) 반도체 장치
KR20030022074A (ko) 불휘발성 반도체 기억 장치 및 그 불량 구제 방법
JP2005100542A (ja) 半導体記憶装置とそのテスト方法
JP3267301B2 (ja) 検査回路を有する回路装置
KR100871703B1 (ko) 불휘발성 메모리 장치 및 그 구동방법
JP6589320B2 (ja) 不揮発性記憶装置、ドライバー、電気光学装置、電子機器及び不揮発性記憶装置の検査方法
JPH10334692A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置
JP2004530243A (ja) メモリセルの構造試験
US20070133322A1 (en) Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
US5786702A (en) Method for detecting defects in integrated-circuit arrays
US20140177364A1 (en) One-time programmable memory and test method thereof
KR20160005988A (ko) 반도체 장치의 어레이 퓨즈 테스트 방법
KR100924579B1 (ko) 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법
KR20090123509A (ko) 불휘발성 메모리 소자의 테스트 방법