JP2018046159A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2018046159A
JP2018046159A JP2016180014A JP2016180014A JP2018046159A JP 2018046159 A JP2018046159 A JP 2018046159A JP 2016180014 A JP2016180014 A JP 2016180014A JP 2016180014 A JP2016180014 A JP 2016180014A JP 2018046159 A JP2018046159 A JP 2018046159A
Authority
JP
Japan
Prior art keywords
potential
electrodes
gate electrode
region
selection gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016180014A
Other languages
English (en)
Other versions
JP6613220B2 (ja
Inventor
大輔 萩島
Daisuke Hagishima
大輔 萩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016180014A priority Critical patent/JP6613220B2/ja
Priority to CN201710777408.3A priority patent/CN107818982B/zh
Priority to US15/703,078 priority patent/US10482963B2/en
Publication of JP2018046159A publication Critical patent/JP2018046159A/ja
Application granted granted Critical
Publication of JP6613220B2 publication Critical patent/JP6613220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】動作安定性を向上できる半導体記憶装置を提供する。
【解決手段】実施形態によれば、半導体記憶装置は、積層体及び構造体を含む。積層体は、積層領域を含む。積層領域は、選択ゲート電極と、第１方向において第１選択ゲート電極から離れた第２選択ゲート電極と、第１選択ゲート電極と第２選択ゲート電極との間に設けられ第１方向に並ぶ第１電極と、第２選択ゲート電極と第１電極との間に設けられ第１方向に並ぶ第２電極と、第１、第２電極との間に設けられ第１方向に並ぶ複数の第３電極と、を含む。第１電極の間隔は、第３電極の間隔よりも広い。第２電極の間隔は、第３間隔よりも広い。構造体は、第１方向に延びる半導体ボディと、半導体ボディと積層領域との間に設けられた外側膜と、半導体ボディと外側膜との間に設けられた内側膜と、外側膜と内側膜との間に設けられた中間膜と、を含む。
【選択図】図１

Description

本発明の実施形態は、半導体記憶装置に関する。
半導体記憶装置において、安定な動作が望まれる。
特開２０１５−１７７０１３号公報
本発明の実施形態は、動作安定性を向上できる半導体記憶装置を提供する。
本発明の実施形態によれば、半導体記憶装置は、積層体及び第１構造体を含む。前記積層体は、第１積層領域を含む。前記第１積層領域は、第１選択ゲート電極と、第１方向において前記第１選択ゲート電極から離れた第２選択ゲート電極と、前記第１選択ゲート電極と前記第２選択ゲート電極との間に設けられ前記第１方向に並ぶ複数の第１電極と、前記第２選択ゲート電極と前記複数の第１電極との間に設けられ前記第１方向に並ぶ前記複数の第２電極と、前記複数の第１電極と前記複数の第２電極との間に設けられ前記第１方向に並ぶ複数の第３電極と、を含む。前記複数の第１電極の隣り合う２つの間の第１間隔は、前記複数の第３電極の隣り合う２つの第３間隔よりも広い。前記複数の第２電極の隣り合う２つの間の第２間隔は、前記第３間隔よりも広い。前記第１構造体は、前記第１方向に延びる第１半導体ボディと、前記第１半導体ボディと前記第１積層領域との間に設けられた第１外側膜と、前記第１半導体ボディと前記第１外側膜との間に設けられた第１内側膜と、前記第１外側膜と前記第１内側膜との間に設けられた第１中間膜と、を含む。
第１実施形態に係る半導体記憶装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体記憶装置の動作を例示する模式図である。 実施形態に係る半導体記憶装置の特性を例示するグラフ図である。 半導体記憶装置の特性を例示するグラフ図である。 実施形態に係る半導体記憶装置を例示する模式図である。 図６（ａ）〜図６（ｆ）は、第１実施形態に係る半導体記憶装置を例示する模式的断面図である。 図７（ａ）及び図７（ｂ）は、第２実施形態に係る半導体記憶装置の動作を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体記憶装置を例示する模式的断面図である。
図１に示すように、半導体記憶装置１１０は、積層体ＳＢ及び第１構造体ＳＴ１を含む。この例では、半導体記憶装置１１０は、第２構造体ＳＴ２を含む。
積層体ＳＢは、第１積層領域ＳＲ１を含む。
第１積層領域ＳＲ１は、第１選択ゲート電極ＳＧ１、第２選択ゲート電極ＳＧ２、複数の第１電極２１、複数の第２電極２２及び複数の第３電極２３を含む。
第２選択ゲート電極ＳＧ２は、第１方向において第１選択ゲート電極ＳＧ１から離れる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
この例では、基体１０が設けられている。積層体ＳＢは、基体１０の面１０ｕ（例えば上面）の上に設けられる。Ｚ軸方向は、面１０ｕと交差する。例えば、Ｚ軸方向は、面１０ｕに対して垂直である。
この例では、複数の第１選択ゲート電極ＳＧ１が設けられている。複数の第１選択ゲート電極ＳＧ１は、Ｚ軸方向に並ぶ。複数の第１選択ゲート電極ＳＧ１の間に層間絶縁膜ＳＧｉ１が設けられている。第１選択ゲート電極ＳＧ１の数は、１でもよく２以上でも良い。
この例では、複数の第２選択ゲート電極ＳＧ２が設けられている。複数の第２選択ゲート電極ＳＧ２は、Ｚ軸方向に並ぶ。複数の第２選択ゲート電極ＳＧ２の間に層間絶縁膜ＳＧｉ２が設けられている。第２選択ゲート電極ＳＧ２の数は、１でもよく２以上でも良い。
複数の第１電極２１は、第１選択ゲート電極ＳＧ１と第２選択ゲート電極ＳＧ２との間に設けられる。複数の第１電極２１は、第１方向（Ｚ軸方向）に並ぶ。この例では、複数の第１電極２１の間に、層間絶縁膜２１ｉが設け得られる。
複数の第２電極２２は、第２選択ゲート電極ＳＧ２と複数の第１電極２１との間に設けられる。複数の第２電極２２は、第１方向（Ｚ軸方向）に並ぶ。複数の第２電極２２の間に、層間絶縁膜２２ｉが設けられている。
複数の第３電極２３は、複数の第１電極２１と複数の第２電極２２との間に設けられる。複数の第３電極２３は、第１方向に並ぶ。この例では、複数の第３電極２３の間に層間絶縁膜２３ｉが設けられる。
第１構造体ＳＴ１は、第１半導体ボディ５１ｓ、第１外側膜５１ａ及び第１内側膜５１ｂ、第１中間膜５１ｃを含む。第１半導体ボディ５１ｓは、第１方向（Ｚ軸方向）に延びる。第１外側膜５１ａは、第１半導体ボディ５１ｓと第１積層領域ＳＲ１との間に設けられる。第１内側膜５１ｂは、第１半導体ボディ５１ｓと第１外側膜５１ａとの間に設けられる。第１中間膜５１ｃは、第１外側膜５１ａと第１内側膜５１ｂとの間に設けられる。
この例では、第１構造体ＳＴ１は、第１コア部５１ｐをさらに含む。第１コア部５１ｐは、第１方向（Ｚ軸方向）に延びる。第１コア部５１ｐの周りに上記の膜が設けられる。第１コア部５１ｐは、省略されても良い。
例えば、複数の第３電極２３と第１半導体ボディ５１ｓとが交差する部分にトランジスタが形成される。このトランジスタが、メモリセルＭＣとして機能する。２つの選択ゲート電極の間設けられる複数の電極は、例えば、ワード線として機能する。
第１外側膜５１ａは、例えば、ブロック絶縁膜として機能する。第１内側膜５１ｂは、例えば、トンネル絶縁膜として機能する。第１中間膜５１ｃは、例えば、電荷蓄積膜として機能する。例えば、第１中間膜５１ｃに蓄積された電荷の多寡に応じて、メモリセルＭＣのトランジスタのしきい値電圧が変化する。しきい値電圧の差異が、半導体記憶装置１１０に記憶される情報に対応する。しきい値電圧に対応する値（電流または電圧）を読み出すことで、記憶された情報が読み出される。
実施形態においては、複数の第１電極２１の隣り合う２つの間の第１間隔ｄ１は、複数の第３電極２３の隣り合う２つの第３間隔ｄ３よりも広い。複数の第２電極２１の隣り合う２つの間の第２間隔ｄ２は、第３間隔ｄ３よりも広い。
これにより、書き込みが安定化する。例えば、非選択セルへの誤書き込みを低減することができる。例えば、書き込み動作において、選択セルにおけるしきい値電圧と、非選択セルにおけるしきい値電圧と、の差が大きくできる。信頼性を高めることができる。動作安定性を向上できる半導体記憶装置を提供できる。
例えば、複数の第１電極２１、複数の第２電極２２及び複数の第３電極２３は、１つのストリングを形成する。ストリングの一方の端に、第１選択ゲート電極ＳＧ１が設けられ、他方の端に、第２選択ゲート電極ＳＧ２が設けられる。ストリングのうちの選択ゲート電極に近い部分において、第１半導体ボディ５１ｓに、電子及び正孔の対が発生すると考えられる。この電子及び正孔の対により、非選択セルへの電荷の注入が生じる場合がある。この電子及び正孔の対は、例えば、バンド間トンネルにより生じると考えられる。
実施形態においては、例えば、選択ゲート電極に近い複数の電極の間の間隔（例えば第１間隔ｄ１及び第２間隔ｄ２）を、選択ゲート電極から遠い複数の電極の間の間隔（例えば第３間隔ｄ３）よりも広く（大きく）する。ストリングのうちの選択ゲート電極に近い部分において、電界が緩和される。これにより、例えば、バンド間トンネルが抑制される。電子及び正孔の対の発生が抑制される。例えば、非選択セルへの電荷の注入が抑制される。例えば、非選択セルへの誤書き込みが抑制できる。書き込み動作が安定になる。
図１に示すように、この例では、積層体ＳＢは、第３選択ゲート電極ＳＧ３をさらに含む。
第２選択ゲート電極ＳＧ２及び第３選択ゲート電極ＳＧ３を結ぶ方向は、第２方向に沿う。第２方向は、第１方向（Ｚ軸方向）と交差する。この例では、第２方向は、Ｙ軸方向である。
この例では、複数の第３選択ゲート電極ＳＧ３が設けられている。複数の第３選択ゲート電極ＳＧ３は、Ｚ軸方向に並ぶ。複数の第３選択ゲート電極ＳＧ３の間に層間絶縁膜ＳＧｉ３が設けられている。第３選択ゲート電極ＳＧ３の数は、１でもよく２以上でも良い。
第１選択ゲート電極ＳＧ１は、第１方向（Ｚ軸方向）において第３選択ゲート電極ＳＧ３と離れた領域（第１選択ゲート領域ＲＳＧ１）を含む。複数の第１電極２１は、第１選択ゲート領域ＲＳＧ１と第３選択ゲート電極ＳＧ３との間の領域（第１電極領域Ｒ２１）を含む。複数の第２電極２２は、第１選択ゲート領域ＲＳＧ１と第１電極領域Ｒ２１との間の領域（第２電極領域Ｒ２２）を含む。複数の第３電極２３は、第１電極領域Ｒ２１と第２電極領域Ｒ２２との間の領域（第３電極領域Ｒ２３）を含む。
積層体ＳＢは、第２積層領域ＳＲ２を含む。第２積層領域ＳＲ２は、上記の、第１選択ゲート領域ＲＳＧ１、第３選択ゲート電極ＳＧ３、第１電極領域Ｒ２１、第２電極領域Ｒ２２及び第３電極領域Ｒ２３を含む。
半導体記憶装置１１０は、第２構造体ＳＴ２をさらに含む。第２構造体ＳＴ２は、第２半導体ボディ５２ｓ、第２外側膜５２ａ、第２内側膜５２ｂ及び第２中間膜５２ｃを含む。
第２半導体ボディ５２ｓは、第１方向（Ｚ軸方向）に延びる。第２外側膜５２ａは、第２半導体ボディ５２ｓと第２積層領域ＳＲ２との間に設けられる。第２内側膜５２ｂは、第２半導体ボディ５２ｓと第２外側膜５２ａとの間に設けられる。第２中間膜５２ｃは、第２外側膜５１ａと第２内側膜５２ｂとの間に設けられる。この例では、第２構造体ＳＴ２は、第２コア部５２ｐをさらに含む。第２コア部５２ｐは、第１方向（Ｚ軸方向）に延びる。第２コア部５２ｐの周りに上記の膜が設けられる。第２コア部５２ｐは、省略されても良い。
第２構造体ＳＴ２は、別の１つのストリングを形成する。
第１半導体ボディ５１ｓは、第１端部５１ｓａと、第２端部５１ｓｂと、を含む。第２半導体ボディ５２ｓは、第３端部５２ｓｃと、第４端部５２ｓｄと、を含む。これらの端部が、配線（導電層）に電気的に接続される。
この例では、半導体記憶装置１１０は、第１導電層ＣＬ１及び第２導電層ＣＬ２をさらに含む。第１導電層ＣＬ１は、第１端部５１ｓａ及び第３端部５２ｓｃと電気的に接続される。第２導電層ＣＬ２は、第２端部５１ｓｂ及び第４端部５２ｓｄと電気的に接続される。
第１導電層ＣＬ１は、例えば、基体１０の一部でも良い。第１導電層ＣＬ１は、例えば、ソース線ＳＬと電気的に接続される。
この例では、第２導電層ＣＬ２は、第１コンタクト電極ＣＰ１を介して、第１半導体ボディ５１ｓの第２端部５１ｓｂと電気的に接続される。第２導電層ＣＬ２は、第２コンタクト電極ＣＰ２を介して、第２半導体ボディ５２ｓの第４端部５２ｓｄと電気的に接続される。第２導電層ＣＬ２は、例えば、ビット線ＢＬである。
例えば、制御部７０が設けられる。制御部７０は、第１導電層ＣＬ１、第２導電層ＣＬ２、第１選択ゲート電極ＳＧ１、第２選択ゲート電極ＳＧ２、複数の第１電極２１、複数の第２電極２２、及び、複数の第３電極２３と電気的に接続される。
以下、半導体記憶装置１１０における書き込み動作の例について説明する。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体記憶装置の動作を例示する模式図である。
図２（ａ）及び図２（ｂ）は、それぞれ、第１構造体ＳＴ１によるストリング、及び、第２構造体ＳＴ２によるストリングにおける電位を例示している。この例では、第１構造体ＳＴ１によるストリングに含まれる１つのメモリセルＭＣが選択セルＳＣである。選択セルＳＣは、複数の第３電極２３の１つに対応する。この例では、複数の第３電極２３に対応するトランジスタが情報の記憶に用いられる。複数の第１電極２１及び複数の第２電極２２に対応するトランジスタは、情報の記憶に用いられない。複数の第１電極２１及び複数の第２電極２２に対応するトランジスタは、例えば、ダミートランジスタである。
選択セルＳＣの書き込みを行う第１動作は、以下のように、制御部７０により行われる。制御部７０は、第１動作において、第１導電層ＣＬ１を第１電位Ｖ０１とし、第２導電層ＣＬ２を第２電位Ｖ０１とする。この例では、第１電位Ｖ０１及び第２電位Ｖ０２は、０Ｖ（ボルト）である。
第１動作において、制御部７０は、複数の第３電極２３の１つを第３電位Ｖ０３に設定する。この例では、複数の第３電極２３は、電極ＷＬ００〜ＷＬｎである。複数の第３電極２３のこの１つは、選択セルＳＣに対応する。複数の第３電極２３のこの１つは、選択電極に対応する。第３電位Ｖ０３は、第１電位Ｖ０１よりも高く、第２電位Ｖ０２よりも高い。この例では、第３電位Ｖ０３は、書き込み電圧Ｖｐｇｍである。第３電位Ｖ０３は、例えば、２０Ｖである。
第１動作において、制御部７０は、複数の第１電極２１を第４電位Ｖ０４とする。この例では、複数の第１電極２１は、電極ＷＬＤＳ０及びＷＬＤＳ１である。第１動作において、制御部７０は、複数の第２電極２２を第５電位Ｖ０５とする。この例では、複数の第２電極２２は、電極ＷＬＤＤ０及びＷＬＤＤ１である。第４電位Ｖ０４は、第１電位Ｖ０１と第３電位Ｖ０３との間である。第５電位Ｖ０５は、第２電位Ｖ０２と第３電位Ｖ０３との間である。この例では、第４電位Ｖ０４は、６Ｖである。この例では、第５電位Ｖ０５は、６Ｖである。
第１動作において、制御部７０は、複数の第３電極２３の上記の１つを除く他の複数の第３電極２３（非選択セルＮＣ１）の少なくとも１つを、第６電位Ｖ０６とする。第６電位Ｖ０６は、第４電位Ｖ０４と第３電位Ｖ０３との間であり、第５電位Ｖ０５と第３電位Ｖ０３との間である。この例では、第６電位Ｖ０６は、１０Ｖである。
第１動作において、制御部７０は、第２選択ゲート電極ＳＧ２を第７電位Ｖ０７とする。第７電位Ｖ０７は、第４電位Ｖ０４よりも低く第５電位Ｖ０５よりも低い。この例では、第７電位Ｖ０７は、３Ｖである。第７電位Ｖ０７は、例えば、第１電位Ｖ０１よりも高く、第２電位Ｖ０２よりも高い。
第１動作において、制御部７０は、第１選択ゲート電極ＳＧ１を第８電位Ｖ０８とする。第８電位Ｖ０８は、第７電位Ｖ０７よりも低い。この例では、第８電位Ｖ０８は、０Ｖである。この例では、第８電位Ｖ０８は、第１電位Ｖ０１及び第２電位Ｖ０２と同じである。
第１動作において、制御部７０は、第３選択ゲート電極ＳＧ３を第９電位Ｖ０９とする。第９電位Ｖ０９は、第７電位Ｖ０７よりも低い。この例では、第９電位Ｖ０９は、０Ｖである。第９電位Ｖ０９は、例えば、第１電位Ｖ０１及び第２電位Ｖ０２と同じである。
このような第１動作により、例えば、第１導電層ＣＬ１と、複数の第３電極２３の上記１つ（選択セルの電極）と、の間において、第１半導体ボディ５１ｓに反転層が形成される。これにより、第１半導体ボディ５１ｓから、複数の第３電極２３の上記１つ（選択セルＳＣ）に対応する第１中間膜５１ｃに電荷ＣＲが注入される。この注入は、例えば、ＦＮ(Fowler-Nordheim)電流による。注入された電荷ＣＲは、第１中間膜５１ｃに蓄積される。このようにして、第１動作により、選択セルＳＣに情報が書き込まれる。
一方、第１構造体ＳＴ１に対応するストリングの他の非選択セルＮＣ１においては、電極の電位が、第４電位Ｖ０４、第５電位Ｖ０５または第６電位Ｖ０６であるため、電荷の注入が実質的に行われない。
一方、第２構造体ＳＴ２に対応するストリングのセル（非選択セルＮＣ２）においては、第３選択ゲート電極ＳＧ３の電位が第９電位Ｖ０９であるため、チャネルがオフ状態となる。第２半導体ボディ５２ｓにおいて、電流が実質的に流れない。このため、第２構造体ＳＴ２と、上記の選択電極と、により形成されるメモリセルＭＣにおいては、この選択電極に第３電位Ｖ０３（書き込み電圧Ｖｐｇｍ）が印加されていても、電荷の注入が実質的に生じない。
このように、第１動作により、所望の選択セルに情報を書き込むことができる。
上記のような第１動作においては、例えば、第１選択ゲート電極ＳＧ１に近い複数の第１電極２１が、第４電位Ｖ０４（中間電圧、この例では、６Ｖ）に設定される。例えば、第２選択ゲート電極ＳＧ２に近い複数の第２電極２２が、第５電位Ｖ０５（中間電圧、この例では、６Ｖ）に設定される。このため、これらの中間電位が設けられない参考例に比べて、電子及び正孔の対の発生がより抑制される。この参考例においては、例えば、第１選択ゲート電極ＳＧ１と第２選択ゲート電極ＳＧ２との間には、複数の第３電極２３だけが設けられ、上記の複数の第１電極２１及び複数の第２電極２２が設けられない。
このとき、実施形態においては、中間電位とされる複数の第１電極２１の間の間隔（第１間隔ｄ１）、及び、中間電位とされる複数の第２電極２２の間の間隔（第２間隔ｄ２）を、広くする。上記のように、第１間隔ｄ１及び第２間隔ｄ２のそれぞれを、複数の第３電極２３の間の間隔（第３間隔ｄ３）よりも広くする。これにより、例えば、バンド間トンネルによる電子及び正孔の対の発生が抑制され、非選択セルへの電荷の注入が抑制される。この結果、非選択セルへの誤書き込みが低減する。書き込み動作が安定になる。
例えば、実施形態によれば、以下に説明するＢｏｏｓｔ特性を向上できる。Ｂｏｏｓｔ特性は、選択セルＳＣにおけるしきい値特性と、及び、非選択セル（例えば上記の非選択セルＮＣ２など）におけるしきい値特性と、の差に関する特性である。
図３は、実施形態に係る半導体記憶装置の特性を例示するグラフ図である。
図３の横軸は、書き込み電圧Ｖｐｇｍである。縦軸は、しきい値電圧Ｖｔｈである。これらの図には、選択セルＳＣにおける特性と、非選択セルＮＣ２における特性とが示されている。
図３に示すように、選択セルＳＣにおいては、書き込み電圧Ｖｐｇｍが２０Ｖを超えると、しきい値電圧Ｖｔｈが上昇し始める。書き込み電圧Ｖｐｇｍが上昇すると、しきい値電圧Ｖｔｈは、上昇する。一方、非選択セルＮＣ２においても、書き込み電圧Ｖｐｇｍを過度に高くすると、しきい値電圧Ｖｔｈが上昇し始める。これにより、例えば、非選択セルＮＣ２において、誤書き込みが生じる場合がある。
例えば、しきい値電圧Ｖｔｈが１Ｖに達する、非選択セルＮＣ２における書き込み電圧Ｖｐｇｍと、選択セルＳＣにおける書き込み電圧Ｖｐｇｍと、の差をＢｏｏｓｔ特性値Ｘｂとする。実施形態においては、このＢｏｏｓｔ特性値Ｘｂを大きくできる。
例えば、１つの参考例（半導体記憶装置１１９）において、複数の第１電極２１のそれぞれ、複数の第２電極２２のそれぞれ、及び、複数の第３電極２３のそれぞれの厚さが２８ｎｍである。そして、複数の第１電極２１の間の間隔（第１間隔ｄ１）、複数の第２電極２２の間の間隔（第２間隔ｄ２）、及び、複数の第３電極２３の間の間隔（第３間隔ｄ３）のそれぞれが、３０ｎｍである。
一方、実施形態に係る半導体記憶装置１１０の１つの例（半導体記憶装置１１０ａ）においては、複数の第１電極２１のそれぞれ、複数の第２電極２２のそれぞれ、及び、複数の第３電極２３のそれぞれの厚さが２８ｎｍである。そして、第１間隔ｄ１及び第２間隔ｄ２のそれぞれは、３５ｎｍであり、第３間隔ｄ３は、３０ｎｍである。半導体記憶装置１１０ａにおけるＢｏｏｓｔ特性値Ｘｂは、半導体記憶装置１１９におけるＢｏｏｓｔ特性値Ｘｂよりも大きい。前者と後者との差は、０．２２Ｖである。０．２２Ｖの改善が得られる。
一方、実施形態に係る半導体記憶装置１１０の別の例（半導体記憶装置１１０ｂ）においては、複数の第１電極２１のそれぞれ、複数の第２電極２２のそれぞれ、及び、複数の第３電極２３のそれぞれの厚さが２８ｎｍである。そして、第１間隔ｄ１及び第２間隔ｄ２のそれぞれは、３９ｎｍであり、第３間隔ｄ３は、３０ｎｍである。半導体記憶装置１１０ｂにおけるＢｏｏｓｔ特性値Ｘｂは、半導体記憶装置１１９におけるＢｏｏｓｔ特性値Ｘｂよりも大きい。前者と後者との差は、０．３７Ｖである。０．３７Ｖの改善が得られる。
このように、実施形態においては、Ｂｏｏｓｔ特性値Ｘｂを、間隔が均一な参考例よりも大きくできる。これにより、誤書き込みを抑制できる。動作安定性を向上できる半導体記憶装置を提供できる。
図４は、半導体記憶装置の特性を例示するグラフ図である。
図４は、上記の参考例（半導体記憶装置１１９）を基準にしたときの、半導体記憶装置１１０ａ及び１１０ｂにおけるＢｏｏｓｔ特性値の改善度を示している。縦軸は、半導体記憶装置１１９におけるＢｏｏｓｔ特性値Ｘｂと、半導体記憶装置１１０ａまたは１１０ｂにおけるＢｏｏｓｔ特性値Ｘｂと、の差ΔＸｂである。
図４に示すように、半導体記憶装置１１０ａにおいては、差ΔＸｂは、０．２２Ｖである。半導体記憶装置１１０ｂにおいては、差ΔＸｂは、０．３７Ｖである。
実施形態において、第１間隔ｄ１と第３間隔ｄ３との差の絶対値は、例えば、２ナノメートル以上１０ナノメートル以下である。第２間隔ｄ１と第３間隔ｄ３との差の絶対値は、例えば、２ナノメートル以上１０ナノメートル以下である。
実施形態において、第１間隔ｄ１は、例えば、第３間隔ｄ３の１．０５倍以上１．５倍以下である。第２間隔ｄ２は、例えば、第３間隔ｄ３の１．０５倍以上１．５倍以下である。
例えば、間隔が局所的に広く設定される電極は、複数の電極のうちの端に位置する。例えば、複数の第１電極２１を含む領域の第１方向（Ｚ軸方向）の第１長さ、複数の第２電極２２を含む領域の第１方向の第２長さ、複数の第３電極２３を含む領域の第１方向の第３長さの合計が、１つのストリングの長さに対応する。この合計（１つのストリングの長さ）に対する上記の第１長さの比は、例えば、０．０５以上０．１５以下である。全体の長さの０．０５倍以上０．１５倍以下の長さの領域に含まれる電極の間の間隔を局所的に広げる。これにより、誤書き込みを抑制し、動作安定性を向上できる。
半導体記憶装置１１０おいて、例えば、消去の第２動作が、制御部７０により行われても良い。例えば、制御部７０は、複数の第３電極２３の少なくとも１つの電位を、第１導電層ＣＬ１の電位よりも低くし、第２導電層ＣＬ２の電位よりも低くする第２動作をさらに実施しても良い。これにより、消去が行われる。
半導体記憶装置１１０おいて、例えば、読み出しの第３動作が、制御部７０により行われても良い。例えば、制御部７０は、第３動作において、第１導電層ＣＬ１を第１２電位とし、第２導電層ＣＬ２を第１３電位とする。第１３電位は、第１２電位とは異なる。制御部７０は、第３動作において、複数の第３電極２３の少なくとも１つを第１４電位とする。第１４電位と第１２電位との差の絶対値、及び、第１４電位と第１３電位との差の絶対値のそれぞれは、第３電位Ｖ０３と第１電位Ｖ０１との差の絶対値よりも小さい。制御部７０は、この状態において、複数の第３電極２３のこの少なくとも１つに対応するトランジスタのしきい値電圧に対応する値（例えば、電圧及び電流の少なくともいずれか）を検出する。これにより、このトランジスタの記憶状態が検出できる。すなわち、情報が読み出される。
図２に関して説明した例において、第６電位Ｖ０６と第１電位Ｖ０１との間の差の絶対値は、第３電位Ｖ０３と第１電位Ｖ０１との間の差の絶対値の０．４倍以上０．６倍以下である。例えば、第６電位Ｖ０６と第１電位Ｖ０１との間の差の絶対値は、第３電位Ｖ０３と第１電位Ｖ０１との間の差の絶対値の約０．５倍である。
第４電位Ｖ０４と第１電位Ｖ０１との間の差の絶対値は、例えば、第６電位Ｖ０６と第１電位Ｖ０１との間の差の０．４倍以上０．８倍以下である。第４電位Ｖ０４と第１電位Ｖ０１との間の差の絶対値は、例えば、第６電位Ｖ０６と第１電位Ｖ０１との間の差の約０．６倍である。
実施形態において、第１外側膜５１ａ及び第２外側膜５２ａは、例えば、酸化アルミニウムなどを含む。これらの外側膜は、絶縁性である。第１内側膜５１ｂ及び第２内側膜５２ｂは、例えば、酸化シリコンなどを含む。これらの内側膜は、トンネル絶縁膜である。第１中間膜５１ｃ及び第２中間膜５２ｃは、例えば、窒化シリコンを含む。これらの中間膜は、例えば、ポリシリコンを含んでも良い。第１コア部５１ｐ及び第２コア部５２ｐは、例えば、酸化シリコンなどを含む。これらの材料は、例であり、実施形態において、これらの膜の材料は任意である。
第１半導体ボディ５１ｓ及び第２半導体ボディ５２ｓは、例えば、シリコン（例えばポリシリコン）を含む。
実施形態において、半導体ボディの厚さは、約２０ナノメートルである。図１に示すように、例えば、第１内側膜５１ｂから第１外側膜５１ａに向かう方向（例えばＹ軸方向）に沿った第１半導体ボディ５１ｓの厚さを半導体ボディ厚さｔｓとする。半導体ボディ厚さｔｓは、例えば、５ナノメートル以上３０ナノメートル以下である。
例えば、第１構造体ＳＴ１及び第２構造体ＳＴ２のそれぞれは、積層体ＳＢの中を第１方向（Ｚ軸方向軸方向）に延びる。
以下に説明するように、半導体記憶装置１１０において、構造体は、Ｘ軸方向及びＹ軸方向において並ぶ。
図５は、実施形態に係る半導体記憶装置を例示する模式図である。
図５に示すように、半導体記憶装置１１０において、第１導電層ＣＬ１と第２導電層ＣＬ２との間に、複数の構造体（例えば、上記の第１構造体ＳＴ１及び第２構造体ＳＴ２など）が設けられる。さらに、第３導電層ＣＬ３が設けられ、第３導電層ＣＬ３と第１導電層ＣＬ１との間に複数の構造体（例えば第３構造体ＳＴ１）が設けられる。第２導電層ＣＬ２は、選択ビット線Ｓ−ＢＬに対応する。第３導電層ＣＬ３は、非選択ビット線Ｕ−ＢＬに対応する。第３構造体ＳＴ３の構造は、例えば、第１構造体ＳＴ１と同様なので説明を省略する。
１つの構造体（ストリング）において、複数のメモリセルＭＣが、Ｚ軸方向に並ぶ。このような構造体がＸ軸方向及びＹ軸方向に沿って並ぶ。メモリセルＭＣは、３次元的に並ぶ。
複数の電極ＷＬ（複数の第１電極２１、複数の第２電極２２及び複数の第３電極２３など）は、第１構造体ＳＴ１と対向し、第３構造体ＳＴ３とも対向する。例えば、複数の電極ＷＬ（複数の第３電極２３）の１つは、選択電極である。選択電極は、第１構造体ＳＴ１に含まれる複数のトランジスタ（メモリセルＭＣ）の１つ（選択セルＳＣ）と接続される。この選択電極は、第３構造体ＳＴ３に含まれる複数のトランジスタ（メモリセルＭＣ）の１つと、さらに接続される。第３構造体ＳＴ３に含まれる複数のトランジスタのこの１つは、非選択セルＮＣ３に対応する。
選択セルＳＣに書き込みを行う場合、例えば、第２導電層ＣＬ２（選択ビット線Ｓ−ＢＬ）は、０ボルト（電圧ＶＳＳ）に設定される。一方、第３導電層ＣＬ３（非選択ビット線Ｕ−ＢＬ）は、３ボルト（電圧ＶＤＤＳＡ）に設定される。これにより、第３導電層ＣＬ３に対応するメモリセルＭＣは、非選択状態となる。
選択セルＳＣにおける電気的特性と、非選択セル（例えば、非選択セルＮＣ１、非選択セルＮＣ２及び非選択セルＮＣ３など）の電気的特性とは異なる。非選択セルは、例えば、選択セルＳＣと同じストリング（積層体）に含まれるメモリセルＭＣ（例えば、非選択セルＮＣ１）を含む。非選択セルは、例えば、選択セルＳＣと同じビット線（選択ビット線Ｓ−ＢＬ）に接続される他のストリングに含まれるメモリセルＭＣを含む。非選択セルは、選択セルＳＣとは異なるビット線（非選択ビット線Ｕ−ＢＬ）に接続されるメモリセルＭＣを含む。
実施形態においては、例えば、非選択セルＮＣ２に加えて、非選択セルＮＣ１及び非選択セルＮＣ３においても、誤書き込みを抑制できる。
図６（ａ）〜図６（ｆ）は、第１実施形態に係る半導体記憶装置を例示する模式的断面図である。
これらの図は、図１に示す構造をＸ−Ｙ平面で切断したときの断面図である。
図６（ａ）、図６（ｃ）及び図６（ｅ）に示すように、第１内側膜５１ｂは、第１半導体ボディ５１ｓの周りに設けられる。第１中間膜５１ｃは、第１内側膜５１ｂの周りに設けられる。第１外側膜５１ａは、第１中間膜５１ｃの周りに設けられる。この例では、第１半導体ボディ５１ｓは、第１コア部５１ｐの周りに設けられる。
図６（ｂ）、図６（ｄ）及び図６（ｆ）に示すように、第２内側膜５２ｂは、第２半導体ボディ５２ｓの周りに設けられる。第２中間膜５２ｃは、第２内側膜５２ｂの周りに設けられる。第２外側膜５２ａは、第２中間膜５２ｃの周りに設けられる。この例では、第２半導体ボディ５２ｓは、第２コア部５２ｐの周りに設けられる。
図２に示した例においては、制御部７０は、第１動作において、選択電極以外の、他の複数の第３電極２３の全てを第６電位Ｖ０６とする。以下の第２実施形態に関して説明するように、他の複数の第３電極２３の少なくとも１つを別の電位に設定しても良い。
（第２実施形態）
図７（ａ）及び図７（ｂ）は、第２実施形態に係る半導体記憶装置の動作を例示する模式図である。
図７（ａ）及び図７（ｂ）は、それぞれ、第１構造体ＳＴ１によるストリング、及び、第２構造体ＳＴ２によるストリングにおける電位を例示している。この例では、第１構造体ＳＴ１によるストリングに含まれる１つのメモリセルＭＣが選択セルＳＣである。
図７（ａ）及び図７（ｂ）に示すように、制御部７０は、選択セルＳＣの書き込み（第１動作）において、以下を行う。制御部７０は、第１導電層ＣＬ１を第１電位Ｖ０１とし、第２導電層ＣＬ２を第２電位Ｖ０２とする。制御部７０は、複数の第３電極Ｖ０３の１つを既に説明した第３電位Ｖ０３とする。制御部は、複数の第１電極２１を、既に説明した第４電位Ｖ０４とし、複数の第２電極２２を、既に説明した第５電位Ｖ０５とする。制御部７０は、複数の第３電極２３の上記の１つを除く他の複数の第３電極２３の少なくとも１つを、既に説明した第６電位Ｖ０６とする。制御部７０は、第２選択ゲート電極ＳＧ２を、既に説明した第７電位Ｖ０７とする。制御部７０は、第１選択ゲート電極ＳＧ１を、既に説明した第８電位Ｖ０８とし、第３選択ゲート電極ＳＧ３を、既に説明した第９電位Ｖ０９とする。
本実施形態に係る半導体記憶装置１２０においては、制御部７０は、第１動作において、以下を行う。上記の第６電位Ｖ０６とされた複数の第３電極２３の上記の少なくとも１つと、複数の第１電極２１と、の間に位置する複数の第３電極２３の別の少なくとも１つを第１０電位Ｖ１０とする。第１０電位Ｖ１０は、第４電位Ｖ０４と第６電位Ｖ０６との間である。この例では、第１０電位Ｖ１０は、８Ｖである。
制御部７０は、第６電位Ｖ０６とされた複数の第３電極２３の上記の少なくとも１つと、複数の第２電極２２と、の間に位置する複数の第３電極２３の別の少なくとも１つを第１１電位Ｖ１１とする。第１１電位Ｖ１１は、第５電位Ｖ０５と第６電位Ｖ０６との間である。この例では、第１１電位Ｖ１１は、８Ｖである。
図７に示した例において、「ｍ」を３以上の整数とする。「ｎ」を６以上の整数とする。「ｎ」は、「ｍ」よりも大きい。例えば、ワード線ＷＬ００及びＷＬ０１が、第１０電位Ｖ１０とされる。例えば、ワード線ＷＬ０２〜ＷＬ（ｍ−１）が、第６電位０６とされる。ワード線ＷＬ０２の図示は省略されている。例えば、ワード線ＷＬｍが、第３電位Ｖ０３とされる。例えば、ワード線ＷＬ（ｍ＋１）〜ＷＬ（ｎ−２）が、第６電位Ｖ０６とされる。ワード線ＷＬ（ｎ−２）の図示は省略されている。例えば、ワード線ＷＬ（ｎ−１）及びＷＬｎが、第１１電位Ｖ１１とされる。
このように、半導体記憶装置１２０においては、選択セルＳＣから第１選択ゲート電極ＳＧ１に向けて、電位は、第６電位Ｖ０６（中間電位の例えば１０Ｖ）、及び、第１０電位Ｖ１０と、順次、低下される。選択セルＳＣから第２選択ゲート電極ＳＧ２に向けて、電位は、第６電位Ｖ０６（中間電位の例えば１０Ｖ）、及び、第１１電位Ｖ１１と、順次、低下される。例えば、ストリングの端に向けて、電位が単調に低下する。
これにより、非選択セルへの誤書き込みを抑制できる。動作安定性を向上できる半導体記憶装置を提供できる。誤書き込みをより抑制できる。動作安定性をより向上できる半導体記憶装置を提供できる。
例えば、第４電位Ｖ０４と第１電位Ｖ０１との間の差の絶対値は、第６電位Ｖ０６と第１電位Ｖ０１との間の差の０．４倍以上０．７倍未満である。第１０電位Ｖ１０と第１電位Ｖ０１との間の差の絶対値は、第６電位Ｖ０６と第１電位Ｖ０１との間の差の０．７倍以上０．９倍以下である。例えば、第１１電位Ｖ１１と第２電位Ｖ０２との間の差の絶対値は、第６電位Ｖ０６と第２電位Ｖ０２との間の差の０．７倍以上０．９倍以下である。
半導体記憶装置１２０に含まれる電極及び膜などには、半導体記憶装置１１０に関して説明した構成及び材料が適用できる。
実施形態によれば、動作安定性を向上できる半導体記憶装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体記憶装置に含まれる選択ゲート電極、第１〜第３電極、積層体、構造体、半導体ボディ、外側膜、内側膜、中間膜及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基体、 １０ｕ…面、 ２１〜２３…第１〜電極、 ２１ｉ、２２ｉ、２３ｉ…層間絶縁膜、 ５１ａ、５２ａ…第１、第２外側膜、 ５１ｂ、５２ｂ…第１、第２内側膜、 ５１ｃ、５２ｃ…第１、第２中間膜、 ５１ｐ、５２ｐ…第１、第２コア部、 ５１ｓ、５２ｓ…第１、第２半導体ボディ、 ５１ｓａ、５１ｓｂ…第１、第２端部、 ５２ｓｃ、５２ｓｄ…第３、第４端部、 ７０…制御部、 １１０、１２０…半導体記憶装置、 ＢＬ…ビット線、 ＣＬ１〜ＣＬ３…第１〜第３導電層、 ＣＰ１、ＣＰ２…第１、第２コンタクト電極、 ＣＲ…電荷、 ＭＣ…メモリセル、 ＮＣ１〜ＮＣ３…第１〜第３非選択セル、 Ｒ２１〜Ｒ２３…第１〜３電極領域、 ＲＳＧ１…第１選択ゲート領域、 Ｓ−ＢＬ…選択ビット線、 ＳＢ…積層体、 ＳＣ…選択セル、 ＳＧ１〜ＳＧ３…第１〜第３選択ゲート電極、 ＳＧｉ１〜ＳＧｉ３…層間絶縁膜、 ＳＬ…ソース線、 ＳＲ１、ＳＲ２…第１、第２積層領域、 ＳＴ１〜ＳＴ３…第１〜第３構造体、 Ｕ−ＢＬ…非選択ビット線、 Ｖ０１〜Ｖ１１…第１〜第１１電位、 ＶＤＤＳＡ、ＶＳＳ…電圧、 Ｖｐｇｍ…書き込み電圧、 Ｖｔｈ…しきい値、 ＷＬ、ＷＬ００〜ＷＬ（ｍ−１）、ＷＬｍ、ＷＬ（ｍ＋１）、ＷＬ（ｎ−１）、ＷＬｎ、ＷＬＤＤ０、ＷＬＤＤ１、ＷＬＤＳ０、ＷＬＤＳ１…電極、 ｄ１〜ｄ３…第１〜第３間隔、 ｔｓ…半導体ボディ厚さ

Claims (7)

  1. 第１選択ゲート電極と、
    第１方向において前記第１選択ゲート電極から離れた第２選択ゲート電極と、
    前記第１選択ゲート電極と前記第２選択ゲート電極との間に設けられ前記第１方向に並ぶ複数の第１電極と、
    前記第２選択ゲート電極と前記複数の第１電極との間に設けられ前記第１方向に並ぶ前記複数の第２電極と、
    前記複数の第１電極と前記複数の第２電極との間に設けられ前記第１方向に並ぶ複数の第３電極と、
    を含む第１積層領域を含む積層体であって、前記複数の第１電極の隣り合う２つの間の第１間隔は、前記複数の第３電極の隣り合う２つの第３間隔よりも広く、前記複数の第２電極の隣り合う２つの間の第２間隔は、前記第３間隔よりも広い、前記積層体と、
    第１構造体であって、
    前記第１方向に延びる第１半導体ボディと、
    前記第１半導体ボディと前記第１積層領域との間に設けられた第１外側膜と、
    前記第１半導体ボディと前記第１外側膜との間に設けられた第１内側膜と、
    前記第１外側膜と前記第１内側膜との間に設けられた第１中間膜と、
    を含む前記第１構造体と、
    を備えた半導体記憶装置。
  2. 第２構造体と、
    第１導電層と、
    第２導電層と、
    をさらに備え、
    前記積層体は、第３選択ゲート電極をさらに含み、前記第２選択ゲート電極及び前記第３選択ゲート電極を結ぶ方向は、前記第１方向と交差する第２方向に沿い、
    前記第１選択ゲート電極は、前記第１方向において前記第３選択ゲート電極と離れた第１選択ゲート領域を含み、
    前記複数の第１電極は、前記第１選択ゲート領域と前記第３選択ゲート電極との間の第１電極領域を含み、
    前記複数の第２電極は、前記第１選択ゲート領域と前記第１電極領域との間の第２電極領域を含み、
    前記複数の第３電極は、前記第１電極領域と前記第２電極領域との間の第３電極領域を含み、
    前記積層体は、前記第１選択ゲート領域、前記第３選択ゲート電極、前記第１電極領域、前記第２電極領域及び前記第３電極領域を含む第２積層領域を含み、
    前記第２構造体は、
    前記第１方向に延びる第２半導体ボディと、
    前記第２半導体ボディと前記第２積層領域との間に設けられた第２外側膜と、
    前記第２半導体ボディと前記第２外側膜との間に設けられた第２内側膜と、
    前記第２外側膜と前記第２内側膜との間に設けられた第２中間膜と、
    を含み、
    前記第１半導体ボディは、第１端部と、第２端部と、を含み、
    前記第２半導体ボディは、第３端部と、第４端部と、を含み、
    前記第１導電層は、前記第１端部及び前記第３端部と電気的に接続され、
    前記第２導電層は、前記第２端部及び前記第４端部と電気的に接続された、請求項１記載の半導体記憶装置。
  3. 前記第１導電層、前記第２導電層、前記第１選択ゲート電極、前記第２選択ゲート電極、前記複数の第１電極、前記複数の第２電極、及び、前記複数の第３電極と電気的に接続された制御部をさらに含み、
    前記制御部は、
    前記第１導電層を第１電位とし、
    前記第２導電層を第２電位とし、
    前記複数の第３電極の１つを前記第１電位よりも高く前記第２電位よりも高い第３電位とし、
    前記複数の第１電極を前記第１電位と前記第３電位との間の第４電位とし、
    前記複数の第２電極を前記第２電位と前記第３電位との間の第５電位とし、
    前記複数の第３電極の前記１つを除く他の前記複数の第３電極の少なくとも１つを第６電位とし、前記第６電位は、前記第４電位と前記第３電位との間であり、前記第５電位と前記第３電位との間であり、
    前記第２選択ゲート電極を前記第４電位よりも低く前記第５電位よりも低い第７電位とし、
    前記第１選択ゲート電極を前記第７電位よりも低い第８電位とし、
    前記第３選択ゲート電極を前記第７電位よりも低い第９電位とする
    第１動作を行う、請求項２記載の半導体記憶装置。
  4. 前記制御部は、前記第１動作において、
    前記第６電位とされた前記複数の第３電極の前記少なくとも１つと、前記複数の第１電極と、の間に位置する前記複数の第３電極の別の少なくとも１つを第１０電位とし、
    前記第６電位とされた前記複数の第３電極の前記少なくとも１つと、前記複数の第２電極と、の間に位置する前記複数の第３電極の別の少なくとも１つを第１１電位とし、
    前記第１０電位は、前記第４電位と前記第６電位との間であり、
    前記第１１電位は、前記第５電位と前記第６電位との間である、請求項３記載の半導体記憶装置。
  5. 前記第１０電位と前記第６電位との差の絶対値は、２ボルト以下である、請求項４記載の半導体記憶装置。
  6. 基体をさらに備え、
    前記基体の面の上に前記積層体は設けられ、
    前記第１方向は、前記面と交差した、請求項１〜５のいずれか１つに記載の半導体記憶装置。
  7. 前記第１構造体は、前記積層体の中を前記第１方向に延びる、請求項１〜６のいずれか１つに記載の半導体記憶装置。
JP2016180014A 2016-09-14 2016-09-14 半導体記憶装置 Active JP6613220B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016180014A JP6613220B2 (ja) 2016-09-14 2016-09-14 半導体記憶装置
CN201710777408.3A CN107818982B (zh) 2016-09-14 2017-09-01 半导体存储装置
US15/703,078 US10482963B2 (en) 2016-09-14 2017-09-13 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180014A JP6613220B2 (ja) 2016-09-14 2016-09-14 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2018046159A true JP2018046159A (ja) 2018-03-22
JP6613220B2 JP6613220B2 (ja) 2019-11-27

Family

ID=61560315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180014A Active JP6613220B2 (ja) 2016-09-14 2016-09-14 半導体記憶装置

Country Status (3)

Country Link
US (1) US10482963B2 (ja)
JP (1) JP6613220B2 (ja)
CN (1) CN107818982B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020144962A (ja) 2019-03-07 2020-09-10 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2014075169A (ja) * 2012-10-05 2014-04-24 Toshiba Corp 不揮発性半導体記憶装置
US20150060992A1 (en) * 2013-09-02 2015-03-05 Kim Taekyung Semiconductor device, systems and methods of manufacture
US20160005474A1 (en) * 2012-07-30 2016-01-07 Micron Technology, Inc. Memory devices and programming memory arrays thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5086933B2 (ja) * 2008-08-06 2012-11-28 株式会社東芝 不揮発性半導体記憶装置の駆動方法
JP2010161301A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR101532366B1 (ko) * 2009-02-25 2015-07-01 삼성전자주식회사 반도체 기억 소자
JP2010219409A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP2011023705A (ja) * 2009-06-18 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置
JP4975794B2 (ja) * 2009-09-16 2012-07-11 株式会社東芝 不揮発性半導体記憶装置
KR101519130B1 (ko) * 2010-10-05 2015-05-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
JP2012199313A (ja) * 2011-03-18 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置
JP2014003232A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体記憶装置及びその製造方法
US8982626B2 (en) * 2013-06-05 2015-03-17 Sandisk Technologies Inc. Program and read operations for 3D non-volatile memory based on memory hole diameter
JP2015177013A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US20160005474A1 (en) * 2012-07-30 2016-01-07 Micron Technology, Inc. Memory devices and programming memory arrays thereof
JP2014075169A (ja) * 2012-10-05 2014-04-24 Toshiba Corp 不揮発性半導体記憶装置
US20150060992A1 (en) * 2013-09-02 2015-03-05 Kim Taekyung Semiconductor device, systems and methods of manufacture
JP2015050466A (ja) * 2013-09-02 2015-03-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置

Also Published As

Publication number Publication date
CN107818982A (zh) 2018-03-20
JP6613220B2 (ja) 2019-11-27
US10482963B2 (en) 2019-11-19
CN107818982B (zh) 2021-08-03
US20180075908A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
US10825829B2 (en) Semiconductor memory device
JP5248541B2 (ja) 半導体記憶装置の動作方法
TWI613655B (zh) 非揮發性記憶單元和相關操作方法
US20210202002A1 (en) Semiconductor memory device with memory cells each including a charge accumulation layer and a control gate
JP5537130B2 (ja) 半導体記憶装置
US8531885B2 (en) NAND-based 2T2b NOR flash array with a diode connection to cell's source node for size reduction using the least number of metal layers
CN106981492A (zh) 非挥发性存储器结构和阵列
US9734916B2 (en) Reading method for a cell string
JP2011204713A (ja) 不揮発性半導体記憶装置
JP2018116755A (ja) 半導体記憶装置
JP2006173565A (ja) メモリーセル及び関連操作方法
US9947685B2 (en) 3D non-volatile memory array utilizing metal ion source
US8369152B2 (en) Semiconductor memory device including charge accumulation layer
JP2009087400A (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
JP6613220B2 (ja) 半導体記憶装置
JP5134975B2 (ja) 半導体集積回路
JP5221172B2 (ja) Ｎａｎｄ混載型半導体時限スイッチ
JP2014007392A (ja) 不揮発性半導体記憶装置
JP7242285B2 (ja) 半導体装置
JP2021197193A (ja) 半導体記憶装置およびその制御方法
JP5579370B2 (ja) 半導体装置
US20160268281A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191101

R150 Certificate of patent or registration of utility model

Ref document number: 6613220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150