JP2018026961A - スイッチング電源装置 - Google Patents

Abstract

【課題】一次側または二次側の電圧が０Ｖ（またはそれに近い電圧）のとき、入力電圧が、チョークに印加される時間を低減し、スイッチ素子に流れるピーク電流を抑制するスイッチング電源装置を提供する。
【解決手段】一次側フルブリッジ回路を構成する、対角に配置したスイッチ素子の組（第一のスイッチ素子Ｑ１と第四のスイッチ素子Ｑ４からなる組、及び、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３からなる組）について、第一のスイッチ素子を駆動するパルスと前記第四のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第一の導通幅、及び、第二のスイッチ素子を駆動するパルスと第三のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第二の導通幅の少なくともいずれかを変化させるように位相制御することを特徴とするＤＡＢコンバータ、スイッチング電源を提供する。
【選択図】図１

Description

本発明は、ＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）回路を備え、双方向に電力を伝送するＤＣ／ＤＣコンバータに関する。

近年、環境問題が深刻化していることに伴って、持続可能な社会の構築が世界的な課題となっている。その中でも石油石炭などの化石燃料依存社会から、太陽光エネルギー、風力エネルギーなど再生可能エネルギー活用社会への移行は、現代の重要な課題となっている。太陽光エネルギーや風力エネルギーは、供給が時間的に不安定なので、電力という形で活かすためには、需要や供給を無駄なく最適な形に整えるスマートグリッドの実現が必要である。そしてスマートグリッドでは、充電と放電が自在な２次電池（充電式電池）の技術が必須となる。

２次電池の活用には充電と放電の双方向の直流電力の制御技術、変換技術が求められる。この電力変換の重要なプラットフォームとして、小型、軽量、高効率な双方向ＤＣ／ＤＣコンバータ（スイッチング電源装置）が注目されている。様々な形式の回路方式が提案されているが、ＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式は、大電圧、大電流を扱う大容量の双方向ＤＣ／ＤＣコンバータに適していると考えられている。ＤＡＢ方式は、一次側と二次側の位相シフトによって、容易に双方向への電力伝送を切り替えられる特長を有する。また高周波の交流生成、高速スイッチング時におけるロス低減、高速スイッチングによる放射ノイズ低減が可能であり、現在盛んに研究が進められている。

特開２０１４−１２１１９４号公報

図５にＤＡＢ方式のスイッチング電源装置（ＤＡＢコンバータ）の回路を示す。スイッチング電源装置１は、主に一次側回路１０と、二次側回路２０と、それを結合するトランス１２０を備える。一次側回路１０は、平滑回路と、スイッチングのためのフルブリッジ回路から主に構成される。また二次側回路２０は、整流用のフルブリッジ回路と平滑回路から主に構成され、一次側回路と対称に配置される。それぞれのフルブリッジ回路は、制御部（図示省略）により位相制御をされる。

図６（Ａ）に、スイッチング電源装置１における各スイッチ素子の制御電圧とチョーク（インダクタ）９０に印加される電圧Ｖｐ、流れる電流Ｉｐのタイミングチャートを示す。ＤＡＢ方式のスイッチング電源装置１において、例えば二次側の出力端子の電圧Ｖが０Ｖ（またはそれに近い電圧）の状態で、一次側の入力端子に入力電圧Ｖｂｕｓを投入してコンバータを動作させるとする（図６（Ａ）Ｐ１の期間を参照）。このとき第一のスイッチ素子Ｑ１と、第四のスイッチ素子Ｑ４がＯＮ状態になり、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３がＯＦＦ状態になる。また二次側回路では、二次側回路の二次側平滑コンデンサ４０には電荷がたまっていない状態であり、二次側回路には、図６（Ｂ）太線で示したような回路が形成されて大電流が流れうる。このとき、トランス１２０を挟んで結合している一次側回路においても、太線で示すような回路が形成されるが、二次側が等価的にチョークを介して短絡状態になることから、期間Ｐ１においては一次側にも大電流が流れうる。すると一次側回路において、第一のスイッチ素子Ｑ１と、第四のスイッチ素子Ｑ４には、流れる電流Ｉｐとして過大な電流が流れる可能性が生じる（図６（Ａ）の期間Ｐ１を参照）。

同様に図６（Ａ）期間Ｐ２においては一次側回路では、第二のスイッチ素子Ｑ２、第三のスイッチ素子Ｑ３がＯＮ状態になり、第一のスイッチ素子Ｑ１と、第四のスイッチ素子Ｑ４がＯＦＦ状態になる。また二次側回路では、第六のスイッチ素子Ｑ６と、第七のスイッチ素子Ｑ７がＯＮ状態となり、第五のスイッチ素子Ｑ５と、第八のスイッチ素子Ｑ８がＯＦＦ状態になる。二次側回路には、図６（Ｃ）太線で示したような回路が形成されて大電流が流れうる。このとき、トランス１２０を挟んで結合している一次側回路において、太線で示すような回路が形成され、第二のスイッチ素子Ｑ２と、第三のスイッチ素子Ｑ３に大電流が流れうる。したがって期間Ｐ２の間、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３には、流れる電流Ｉｐとして過大な電流が流れる可能性がある（図６（Ａ）の期間Ｐ２を参照）。

すなわちトランス１２０と直列に接続されたチョーク（インダクタ）９０にスイッチング周波数の半周期にわたって、入力電圧Ｖｂｕｓが印加されるので、一次側回路を構成するスイッチ素子Ｑ１〜Ｑ４に大きなピーク電流が流れて、スイッチ素子が故障する可能性が生じる。この問題は、一次側と二次側の役割を逆転させた場合でも全く同様に生じる。

この課題を回避するためには、チョーク（インダクタ）９０のインダクタンスを増やしたり、スイッチング周波数を上げたりする、といった対策がある。しかし、前者はチョークが大型化し、後者は磁性材料の鉄損（ロス）とスイッチング損失が増加するという欠点を持つ。

そこで本発明は、入力電圧が、チョークに印加される時間を低減し、スイッチ素子に流れるピーク電流を抑制することを目的とする。

（１）本発明は、一次側コイルと二次側コイルを有する変圧器と、第一のスイッチ素子と第二のスイッチ素子を含み、前記第一のスイッチ素子と前記第二のスイッチ素子の間の第一の接続点が、前記一次側コイルに接続される第一のレグ、及び、第三のスイッチ素子と第四のスイッチ素子を含み、前記第三のスイッチ素子と前記第四のスイッチ素子の間の第二の接続点が、前記一次側コイルに接続される第二のレグを有する一次側ブリッジ回路と、第五のスイッチ素子と第六のスイッチ素子を含み、前記第五のスイッチ素子と前記第六のスイッチ素子の間の第三の接続点が、前記二次側コイルに接続される第三のレグ、及び、第七のスイッチ素子と第八のスイッチ素子を含み、前記第七のスイッチ素子と前記第八のスイッチ素子の間の第四の接続点が、前記二次側コイルに接続される第四のレグを有する二次側ブリッジ回路と、前記第一から前記第八のスイッチ素子をそれぞれ所定のパルス幅で制御する制御部と、前記一次側ブリッジ回路に接続される第一の平滑コンデンサと、前記二次側ブリッジ回路に接続される第二の平滑コンデンサと、を備え、前記制御部は、前記第一のスイッチ素子を駆動するパルスと前記第四のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第一の導通幅、及び、前記第二のスイッチ素子を駆動するパルスと前記第三のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第二の導通幅の少なくともいずれかを変化させるように位相制御することを特徴とするスイッチング電源装置を提供する。

ＤＡＢコンバータにおける一次側ブリッジ回路のスイッチ素子の駆動パルスは、通常動作時において、対角に配置される二組のスイッチ素子について、それぞれの組で同位相とする。その場合、スイッチ素子の導通幅は、スイッチング周波数の半周期になり、その半周期の間、一次側回路に入力電圧がそのまま印加される。二次側回路が０Ｖまたはそれに近い低電圧の場合、トランスで結合された一次側回路も、等価的に低インピーダンスとなるため、一次側ブリッジ回路を構成するスイッチ素子に大電流が流れて、故障の原因になる可能性がある。

上記（１）に記載する発明によれば、対角に配置される二組のスイッチ素子について、少なくともいずれかの導通幅を変化させることができるので、入力電圧が一次側回路に印加されるとしても時間的に半周期より短い期間のみ印加されるようにすることが可能になり、一次側回路に流れる電流を抑制し、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

（２）本発明は、前記第一の接続点が、第一チョークを介して前記一次側コイルに接続され、前記第三の接続点が、第二チョークを介して前記二次側コイルに接続されることを特徴とする上記（１）に記載のスイッチング電源装置を提供する。

上記（２）に記載する発明によれば、スイッチング電源がチョークコイルを備えるので、スイッチング動作におけるインダクタのエネルギーの蓄積及び放出について、設計自由度が高まるという効果を奏する。

（３）本発明は、前記第一チョーク及び／又は前記第二チョークは、前記変圧器の漏れインダクタンスであるリーケージインダクタンタを含むことを特徴とする上記（１）または（２）に記載のスイッチング電源装置を提供する。

上記（３）に記載する発明によれば、チョークコイルとして変圧器の漏れインダクタンスを利用することができるので、部品数の低減が可能になるという効果を奏する。

（４）本発明は、前記第一チョークと第一コンデンサを直列に含む直列回路を介して、前記第一の接続点が、前記一次側コイルに接続され、前記第二チョークと第二コンデンサを直列に含む直列回路を介して、前記第三の接続点が、前記二次側コイルに接続されることを特徴とする上記（１）乃至（３）のうちのいずれかに記載のスイッチング電源装置を提供する。

上記（４）に記載する発明によれば、チョークコイルとコンデンサを直列に接続したことにより変圧器の偏磁を防止することができる。

（５）本発明は、前記制御部は、前記第一の導通幅と前記第二の導通幅の双方を変化させるように位相制御することを特徴とする上記（１）乃至（４）のうちのいずれかに記載のスイッチング電源装置を提供する。

上記（５）に記載する発明によれば、対角に配置される二組のスイッチ素子の双方について、導通幅を変化させることができる。二次側回路が０Ｖまたはそれに近い低電圧の場合、トランスで結合された一次側回路および二次側回路に大電流が流れる可能性があるが、導通幅が時間的に半周期より短い期間になるようにすることが可能になので、対角に配置される二組のスイッチ素子の両者について、保護することが可能になるという優れた効果を奏する。

（６）本発明は、前記制御部が、前記第五のスイッチ素子を駆動するパルスと前記第八のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第三の導通幅、及び、前記第六のスイッチ素子を駆動するパルスと前記第七のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第四の導通幅の少なくともいずれかを変化させるように位相制御することを特徴とする上記（１）乃至（５）のうちのいずれかに記載のスイッチング電源装置を提供する。

ＤＡＢコンバータは、位相制御によって一次側と二次側の役割を逆転させることが可能な点が大きな特徴である。したがって、二次側から一次側へ電力伝送することもありえる。一次側と二次側の役割を逆転している場合、元の二次側回路が０Ｖまたはそれに近い低電圧の場合、トランスで結合された元の一次側回路および二次側回路に大電流が流れる可能性がある。通常動作時において、ＤＡＢコンバータにおける二次側ブリッジ回路のスイッチ素子の駆動パルスは、対角に配置される二つのスイッチ素子について同位相となる。このときスイッチ素子の導通幅は、スイッチング周波数の半周期になる。その半周期の間、
元の二次側回路に入力電圧がそのまま印加されることで、元の二次側回路に大電流が流れ、故障の原因になる可能性がある。

上記（６）に記載する発明によれば、元の二次側ブリッジ回路の対角に配置される二組のスイッチ素子について、少なくともいずれかの導通幅を変化させることができるので、入力電圧が元の二次側回路に印加されるとしても時間的に半周期より短い期間のみ印加されるようにすることが可能になり、電流が抑制され、スイッチ素子の保護に繋がるという優れた効果を奏する。

（７）本発明は、前記制御部が、前記第三の導通幅と前記第四の導通幅の双方を変化させるように位相制御することを特徴とする上記（６）に記載のスイッチング電源装置を提供する。

上記（７）に記載する発明によれば、一次側と二次側の役割を逆転している場合、元の二次側ブリッジ回路の対角に配置される二組のスイッチ素子の双方について、導通幅を変化させることができる。したがって、入力電圧が元の二次側回路に印加されるとしても、時間的に半周期より短い期間のみ印加されるようにすることが可能になり、電流が抑制され、スイッチ素子を保護することが可能になるという優れた効果を奏する。

（８）本発明は、前記制御部が、前記二次側ブリッジ回路の出力部の電圧値が小さい場合、前記第一の導通幅及び／又は前記第二の導通幅を狭幅に位相制御し、且つ、前記二次側ブリッジ回路の出力部の電圧値が大きい場合、前記第一の導通幅及び／又は前記第二の導通幅を広幅に位相制御することを特徴とする上記（１）乃至（５）のうちのいずれかに記載のスイッチング電源装置を提供する。

スイッチング電源装置の起動時等において、二次側ブリッジ回路の出力部の電圧値が小さい場合には、二次側の平滑用コンデンサに電荷が多くたまってはいない。すると、二次側回路では等価的に低インピーダンスとなるため電流が流れうることになるので、結果として、トランスで結合された一次側回路から見た場合も低インピーダンスとなるため電流が流れうることになる。すると一次側回路に入力電圧が印加されると、チョークに入力電圧がそのまま印加されることになり、大電流が流れ、結果としてスイッチ素子の故障の原因になる。

上記（８）に記載する発明によれば、二次側ブリッジ回路の出力部の電圧値が小さい場合に一次側ブリッジ回路のスイッチ素子について、第一の導通幅及び／又は第二の導通幅を狭幅に位相制御することにより、一次側回路に流れる電流を小さく抑えることができ、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

一方、二次側ブリッジ回路の出力部の電圧値が大きい場合というのは、二次側回路に備えられた平滑コンデンサに、電荷がたまっている状態なので、チョークに印加される電圧は小さく、二次側回路は、大きな電流が流れる条件にはなく、一次側回路において大きな電流が流れることはない。このような場合には、導通幅を広幅にするよう制御部が位相制御しても、一次側回路に入力電圧がそのまま印加されて、大電流が流れることはない。したがって二次側ブリッジ回路の出力部の電圧値が大きい場合には、第一の導通幅及び／又は第二の導通幅を広幅に位相制御することは、スイッチング電源装置の変換効率を向上させることができるという顕著な効果を奏する。

（９）本発明は、所定の第二の閾値が、所定の第一の閾値と同一又は大きいと定義すると、前記制御部は、前記二次側ブリッジ回路の出力部の電圧値が、所定の第一の閾値以下の場合、前記第一の導通幅及び／又は前記第二の導通幅を狭幅に位相制御し、且つ、前記二次側ブリッジ回路の出力部の電圧値が、所定の第二の閾値より大きい場合、前記第一の導通幅及び／又は前記第二の導通幅を広幅に前記制御部が位相制御することを特徴とする上記（１）乃至（５）のうちのいずれかに記載のスイッチング電源を提供する。

上記（９）に記載する発明によれば、二次側ブリッジ回路の出力部の電圧値が所定の第一の閾値以下の場合、一次側ブリッジ回路のスイッチ素子について、第一の導通幅及び／又は第二の導通幅を狭幅に位相制御することにより、二次側ブリッジ回路の出力部の電圧値が第二の閾値より大きくなる場合と比較して、一次側回路に流れる電流を小さく抑えることができ、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

一方、二次側ブリッジ回路の出力部の電圧値が、所定の第二の閾値より大きい場合という状態には、例えば、第二の閾値の絶対値が定格出力電圧よりも低い側でその近くに設定されて、且つ出力部の電圧値が定格電圧となる場合を含む。その場合は、二次側回路に備えられた平滑コンデンサに、電荷がたまっている状態を意味するので、チョークに印加される電圧は小さく、二次側回路は、大きな電流が流れる条件にはなく、一次側回路において大きな電流が流れることはない。このような場合には、導通幅を広幅にするよう制御部が位相制御しても、一次側回路に入力電圧がそのまま印加されて、大電流が流れることはない。したがって二次側ブリッジ回路の出力部の電圧値が大きい場合には、第一の導通幅及び／又は第二の導通幅を広幅に位相制御することは、スイッチング電源装置の変換効率を向上させることができるという顕著な効果を奏する。なお、この場合の第一の閾値は、例えば、定格出力電圧の２／３以下の値、望ましくは定格出力電圧の１／２以下の値、より好ましくは定格出力電圧の１／３以下の値に設定する。勿論、０Ｖ近辺であっても良い。また、この場合の第二の閾値は、第一の閾値と同一（共有）であることが好ましいが、一方、定格出力電圧近傍であっても良い。また例えば、定格出力電圧の１／３以上の値、望ましくは定格出力電圧の１／２以上の値、より好ましくは定格出力電圧の２／３以上の値に設定する。

（１０）本発明は、前記制御部が、前記一次側ブリッジ回路の出力部の電圧値が小さい場合、前記第三の導通幅及び／又は前記第四の導通幅を狭幅に位相制御し、且つ、前記一次側ブリッジ回路の出力部の電圧値が大きい場合、前記第三の導通幅及び／又は前記第四の導通幅を広幅に位相制御することを特徴とする上記（６）又は（７）に記載のスイッチング電源装置を提供する。

上述のように、ＤＡＢコンバータは、位相制御によって一次側と二次側の役割を逆転させることが可能な点が大きな特徴である。したがって、二次側から一次側へ電力伝送することもありえる。この一次側と二次側の役割を逆転させた状況において、一次側ブリッジ回路の出力部の電圧値が小さい場合には、一次側の平滑用コンデンサに電荷が多くたまってはいない。すると、一次側回路では等価的に低インピーダンスとなるため電流が流れうることになるので、結果として、トランスで結合された二次側回路から見た場合も低インピーダンスとなるため電流が流れうることになる。すると二次側回路に入力電圧が印加されると、チョークに入力電圧がそのまま印加されることになり、二次側ブリッジ回路のスイッチ素子に大電流が流れ、結果としてスイッチ素子の故障の原因になる。

上記（１０）に記載する発明によれば、一次側ブリッジ回路の出力部の電圧値が小さい場合に二次側ブリッジ回路のスイッチ素子について、第三の導通幅及び／又は第四の導通幅を狭幅に位相制御することにより、二次側回路に流れる電流を小さく抑えることができ、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

一方、一次側ブリッジ回路の出力部の電圧値が大きい場合というのは、一次側回路に備えられた平滑コンデンサに、電荷がたまっている状態なので、チョークに印加される電圧は小さく、一次側回路は、大きな電流が流れる条件にはなく、二次側回路において大きな電流が流れることはない。このような場合には、導通幅を広幅にするよう制御部が位相制御しても、二次側回路に大電流が流れることはない。したがって一次側ブリッジ回路の出力部の電圧値が大きい場合には、第三の導通幅及び／又は第四の導通幅を広幅に位相制御することは、スイッチング電源装置の変換効率を向上させることができるという顕著な効果を奏する。

（１１）本発明は、所定の第四の閾値が、所定の第三の閾値と同一又は大きいと定義すると、前記制御部は、前記一次側ブリッジ回路の出力部の電圧値が、所定の第三の閾値以下の場合、前記第三の導通幅及び／又は前記第四の導通幅を狭幅に位相制御し、且つ、前記一次側ブリッジ回路の出力部の電圧値が、所定の第四の閾値より大きい場合、前記第三の導通幅及び／又は前記第四の導通幅を広幅に位相制御することを特徴とする上記（６）または（７）に記載のスイッチング電源装置を提供する。

上記（１１）に記載する発明によれば、一次側ブリッジ回路の出力部の電圧値が所定の第三の閾値以下の場合、二次側ブリッジ回路のスイッチ素子について、第三の導通幅及び／又は第四の導通幅を狭幅に位相制御することにより、一次側ブリッジ回路の出力部の電圧値が第四の閾値より大きくなる場合と比較して、二次側回路に流れる電流を小さく抑えることができ、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

一方、一次側ブリッジ回路の出力部の電圧値が、所定の第四の閾値より大きい場合という状態には、例えば、第四の閾値の絶対値が定格出力電圧よりも低い側でその近くに設定されて、且つ出力部の電圧値が定格電圧となる場合を含む。その場合は、一次側回路に備えられた平滑コンデンサに、電荷がたまっている状態を意味するので、チョークに印加される電圧は小さく、一次側回路は、大きな電流が流れる条件にはなく、二次側回路において大きな電流が流れることはない。このような場合には、導通幅を広幅にするよう制御部が位相制御しても、二次側回路に大電流が流れることはない。したがって一次側ブリッジ回路の出力部の電圧値が大きい場合には、第三の導通幅及び／又は第四の導通幅を広幅に位相制御することは、スイッチング電源装置の変換効率を向上させることができるという顕著な効果を奏する。なお、この場合の第三の閾値は、例えば、定格出力電圧の２／３以下の値、望ましくは定格出力電圧の１／２以下の値、より好ましくは定格出力電圧の１／３以下の値に設定する。勿論、０Ｖ近辺であっても良い。また、この場合の第四の閾値は、第三の閾値と同一（共有）であることが好ましいが、一方、定格出力電圧近傍であっても良い。また例えば、定格出力電圧の１／３以上の値、望ましくは定格出力電圧の１／２以上の値、より好ましくは定格出力電圧の２／３以上の値に設定する。

（１２）本発明は、前記制御部が、前記第一のスイッチ素子を駆動するパルスと前記第四のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第一導通時間帯と、前記第五のスイッチ素子を駆動するパルスと前記第八のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第二導通時間帯を略一致させ、且つ、前記第二のスイッチ素子を駆動するパルスと前記第三のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第三導通時間帯と、前記第六のスイッチ素子を駆動するパルスと前記第七のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第四導通時間帯を略一致させるように、位相制御することを特徴とする上記（１）乃至（１１）のうちいずれかに記載のスイッチング電源装置を提供する。

上記（１２）に記載する発明によれば、一次側回路における第一導通時間帯と第二導通時間帯、二次側回路における第三導通時間帯と第四導通時間帯を略一致させることができるので、変換効率を向上させることができるという顕著な効果を奏する。

（１３）本発明は、前記制御部が、前記第一のスイッチ素子を駆動するパルス、及び、前記第五のスイッチ素子を駆動するパルスが略同一の位相となるように、前記第二のスイッチ素子を駆動するパルス、及び、前記第六のスイッチ素子を駆動するパルスが略同一の位相となるように、前記第三のスイッチ素子を駆動するパルス、及び、前記第七のスイッチ素子を駆動するパルスが略同一の位相となるように、前記第四のスイッチ素子を駆動するパルス、及び、前記第八のスイッチ素子を駆動するパルスが略同一の位相となるように、それぞれ制御することを特徴とする上記（１２）に記載のスイッチング電源装置を提供する。

上記（１３）に記載する発明によれば、シンプルな回路構成と位相制御で、一次側回路における導通時間帯と、二次側回路における導通時間帯を略一致させることができるので、導通幅のコントロールが容易になるという効果を奏する。

（１４）本発明は、前記二次側ブリッジ回路の出力部の電圧値を検出する検出回路を更に備えることを特徴とする上記（１）乃至（１３）のうちのいずれかに記載のスイッチング電源装置を提供する。

上記（１４）に記載する発明によれば、二次側ブリッジ回路の出力部の電圧値を検出することができるので、電圧値に合わせて位相制御をおこなうことで、ロスの軽減、変換効率の向上という効果を奏する。

（１５）本発明は、前記制御部が、前記二次側ブリッジ回路が出力側となる場合の出力部の電圧値が第一の閾値以下の場合、前記第一の導通幅が第一狭幅、前記第二の導通幅が第二狭幅となるように位相を制御し、且つ、前記二次側ブリッジ回路が出力側となる場合の出力部の電圧値が、前記第一の閾値と同一、又は、それより大きい第二の閾値より高い場合、前記第一の導通幅が前記第一狭幅より大きい第一広幅、前記第二の導通幅が前記第二狭幅よりも広い第二広幅となるように位相を制御することを特徴とする上記（１）乃至（１４）のうちいずれかに記載のスイッチング電源装置を提供する。

上記（１５）に記載する発明によれば、二次側ブリッジ回路が出力側となる場合の出力部の電圧値に適した導通幅を実現するように位相を制御することができるので、起動時など出力部の電圧が低い場合に、一次側回路へ過大な電流が流れることを防ぐことができ、且つ、出力部の電圧が定常状態に近い場合に、効率の良い変換を可能にすることができるという顕著な効果を奏する。

（１６）本発明は、前記第一の閾値以下の範囲には、前記電圧値が０Ｖを含むことを特徴とする上記（１５）に記載のスイッチング電源装置を提供する。

二次側ブリッジ回路の出力部の電圧値が０Ｖまたはそれに近い電圧値の場合には、二次側の平滑用コンデンサに電荷がたまっていない。すると、二次側回路では低インピーダンスとなるので、結果として、トランスで結合された一次側回路から見た場合も低インピーダンスとなる。すると一次側回路に入力電圧が印加されると、チョークに、そのまま入力電圧が印加されて、大電流が流れ、結果としてスイッチ素子の故障の原因になりうる。

上記（１６）に記載する発明によれば、二次側ブリッジ回路が出力側となる場合に、出力部の電圧値に適した導通幅を実現するように位相を制御することができるので、二次側出力部の電圧が０Ｖの場合に、一次側回路へ過大な電流が流れることを防ぐことができるとともに、出力部の電圧が定常状態に近い場合に、効率の良い変換を可能にすることができるという効果を奏する。

（１７）本発明は、前記制御部が、前記電圧値が０Ｖである場合に、前記第一狭幅及び前記第二狭幅がゼロではない有限な時間になるように位相を制御することを特徴とする上記（１５）又は（１６）に記載のスイッチング電源装置を提供する。

上記（１７）に記載する発明によれば、二次側ブリッジ回路が出力側となる場合に、出力部の電圧値に適した導通幅を実現するように位相を制御することができるので、二次側出力部の電圧が０Ｖの場合に、一次側回路へ過大な電流が流れることを防ぐことができる。同時に第一の導通幅及び第二の導通幅がゼロではない有限な時間なので、一次側回路にはスイッチ素子に故障を生じない程度の電流が流れ、それに伴って、二次側回路にも電圧が印加されることで、二次回路側の出力電圧も上げていき、定常運転の状態まで導くことができるという効果を奏する。

（１８）前記制御部が、前記第一のスイッチ素子を駆動するパルスと、前記第二のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御し、且つ、前記第三のスイッチ素子を駆動するパルスと、前記第四のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御することを特徴とする上記（１）乃至（１７）のうちいずれかに記載のスイッチング電源装置を提供する。

上記（１８）に記載の発明によれば、第一のスイッチ素子を駆動するパルスと、第二のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御され、且つ、第三のスイッチ素子を駆動するパルスと、第四のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御されるので、各スイッチ素子に無負荷で大電流が流れる可能性が無く、故障の可能性が低減されるという効果を奏する。

（１９）本発明は、前記制御部が、前記第一の導通幅及び前記第二の導通幅を、狭幅から広幅まで連続又は多段階で順次増大させるように位相を制御することを特徴とする上記（１）乃至（１８）のいずれかに記載のスイッチング電源装置を提供する。

上記（１９）に記載する発明によれば、一次側回路において第一の導通幅及び第二の導通幅を、狭幅から広幅まで連続又は多段階で順次増大させることができるので、一次側回路に備えられるスイッチ素子が急激な電流増大の影響を受けることがないため故障の可能性が低減できるという効果を奏する。

本発明によれば、入力電圧が、低インピーダンス状態でチョークに印加される印加時間を低減し、スイッチ素子に流れるピーク電流を抑制する効果を奏する。

本発明の第一実施形態に係るスイッチング電源装置（ＤＡＢコンバータ）の概要を示す構成図である。 （Ａ）導通幅が狭幅である場合の、一次側フルブリッジ回路における各スイッチ素子への制御パルスのタイミングチャートと、一次側回路に印加される電圧と一次側回路に流れる電流の時間変化を示す。（Ｂ）導通幅が狭幅である場合の、二次側フルブリッジ回路における各スイッチ素子への制御パルスのタイミングチャートと、二次側回路の出力電圧と二次側回路に流れる電流の時間変化を示す。 （Ａ）導通幅が広幅である場合の、一次側フルブリッジ回路における各スイッチ素子への制御パルスのタイミングチャートと、一次側回路に印加される電圧と一次側回路に流れる電流の時間変化を示す。（Ｂ）導通幅が広幅である場合の、二次側フルブリッジ回路における各スイッチ素子への制御パルスのタイミングチャートと、二次側回路の出力電圧と二次側回路に流れる電流の時間変化を示す。 本発明の第二実施形態に係るスイッチング電源装置（ＤＡＢコンバータ）の概要を示す構成図である。 ＤＡＢコンバータの概要を示す構成図である。 （Ａ）ＤＡＢコンバータを構成するスイッチ素子に対する制御パルスのタイミングチャートと、一次側回路に印加される電圧と一次側回路に流れる電流の時間変化を示す。（Ｂ）期間Ｐ１における導通を説明する説明図である（Ｃ）期間Ｐ２における導通を説明する説明図である。

以下、本発明の実施の形態を添付図面を参照して説明する。図１〜図４は発明を実施する形態の一例であって、図中、同一の符号を付した部分は同一物を表わす。

図１は、本発明の第一実施形態に係るスイッチング電源装置（ＤＣ／ＤＣコンバータ）１の構成の概要を表したものである。スイッチング電源装置１は、いわゆるＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）であり、一次側回路１０と二次側回路２０のそれぞれにフルブリッジ回路を備え、絶縁トランス（変圧器）１２０で結合される。変圧器は一次側コイルと二次側コイルを有する。

一次側回路１０は、一次側ブリッジ回路Ｂ１と、一次側ブリッジ回路Ｂ１に接続される一次側平滑コンデンサ３０と、チョーク（インダクタ）９０を備える。また、一次側回路１０は、一次側ブリッジ回路Ｂ１の入力部の電圧値Ｖｂｕｓを検出する検出回路（図示省略）を備えることが望ましい。

二次側回路２０は、二次側ブリッジ回路Ｂ２と、二次側ブリッジ回路Ｂ２に接続される二次側平滑コンデンサ４０と、チョーク（インダクタ）１００を備える。また、二次側回路２０は、二次側ブリッジ回路Ｂ２の出力部の電圧値Ｖｂａｔを検出する検出回路（図示省略）を備えることが望ましい。

一次側ブリッジ回路Ｂ１は、第一のスイッチ素子Ｑ１と、第二のスイッチ素子Ｑ２と、第三のスイッチ素子Ｑ３と、第四のスイッチ素子Ｑ４を備える。一次側ブリッジ回路Ｂ１は、第一のレグ５０と第二のレグ６０を有する。第一のレグ５０は、第一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２を含む。第一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２の間の第一の接続点Ａは、チョーク（インダクタ）９０を介してトランス１２０の一次側コイルの一端に接続される。また第二のレグ６０は、第三のスイッチ素子Ｑ３と第四のスイッチ素子Ｑ４を含む。第三のスイッチ素子Ｑ３と第四のスイッチ素子Ｑ４の間の第二の接続点Ｂは、トランス１２０の一次側コイルの他端に接続される。

二次側ブリッジ回路Ｂ２は、第五のスイッチ素子Ｑ５と、第六のスイッチ素子Ｑ６と、第七のスイッチ素子Ｑ７と第八のスイッチ素子Ｑ８を備える。二次側ブリッジ回路Ｂ２は、第三のレグ７０と第四のレグ８０を有する。第三のレグ７０は、第五のスイッチ素子Ｑ５と第六のスイッチ素子Ｑ６を含む。第五のスイッチ素子Ｑ５と第六のスイッチ素子Ｑ６の間の第三の接続点Ｃは、チョーク（インダクタ）１００を介してトランス１２０の二次側コイルの一端に接続される。また第四のレグ８０は、第七のスイッチ素子Ｑ７と第八のスイッチ素子Ｑ８を含む。第七のスイッチ素子Ｑ７と第八のスイッチ素子の間の第四の接続点Ｄは、トランス１２０の二次側コイルの他端に接続される。本実施形態においては、各スイッチ素子Ｑ１〜Ｑ８を、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成しているが、他のスイッチ素子、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）で構成してもよい。

なおチョーク（インダクタ）９０と、チョーク（インダクタ）１００は、トランス１２０のリーケージインダクタであってもよい。また一次側回路１０、二次側回路２０ともノイズフィルタを備えることが望ましい。

一次側ブリッジ回路Ｂ１と二次側ブリッジ回路Ｂ２を構成するスイッチ回路は、制御部２００によって位相制御される。具体的には、制御部２００は、第一から第八のスイッチ素子を、それぞれ所定のパルス幅で制御する。さらに制御部２００は、一次側回路１０においては、第一のスイッチ素子Ｑ１を駆動するパルスと第四のスイッチ素子Ｑ４を駆動するパルスが時間的に重なる時間幅である第一の導通幅、及び、第二のスイッチ素子Ｑ２を駆動するパルスと第三のスイッチ素子Ｑ３を駆動するパルスが時間的に重なる時間幅である第二の導通幅の双方を変化させるように位相制御する。

同時に制御部２００は、二次側回路２０において、第五のスイッチ素子Ｑ５を駆動するパルスと第八のスイッチ素子Ｑ８を駆動するパルスが時間的に重なる時間幅である第三の導通幅、及び、第六のスイッチ素子Ｑ６を駆動するパルスと第七のスイッチ素子Ｑ７を駆動するパルスが時間的に重なる時間幅である第四の導通幅の双方を変化させるように位相制御する。

このとき制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルスと第四のスイッチ素子Ｑ４を駆動するパルスが時間的に重なる時間帯である第一導通時間帯と、第五のスイッチ素子Ｑ５を駆動するパルスと第八のスイッチ素子Ｑ８を駆動するパルスが時間的に重なる時間帯である第二導通時間帯を略一致させ、且つ、第二のスイッチ素子Ｑ２を駆動するパルスと第三のスイッチ素子Ｑ３を駆動するパルスが時間的に重なる時間帯である第三導通時間帯と、第六のスイッチ素子Ｑ６を駆動するパルスと第七のスイッチ素子Ｑ７を駆動するパルスが時間的に重なる時間帯である第四導通時間帯を略一致させるように、位相制御する。

制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルス、及び、第五のスイッチ素子Ｑ５を駆動するパルスが略同一の位相となるように、第二のスイッチ素子Ｑ２を駆動するパルス、及び、第六のスイッチ素子Ｑ６を駆動するパルスが略同一の位相となるように、第三のスイッチ素子Ｑ３を駆動するパルス、及び、第七のスイッチ素子Ｑ７を駆動するパルスが略同一の位相となるように、第四のスイッチ素子Ｑ４を駆動するパルス、及び、第八のスイッチ素子Ｑ８を駆動するパルスが略同一の位相となるように、それぞれ制御することが望ましい。

次に、図２と図３を用いて、スイッチング電源装置１の動作を説明する。

図２は、二次側ブリッジ回路Ｂ２が出力側となる場合の出力部Ｖｂａｔの電圧値が、第一の閾値以下になる場合を示す。二次側回路２０における出力部Ｖｂａｔの電圧値は、０Ｖであっても良い。なお、第一の閾値は、例えば５０Ｖとするが、定格出力電圧の２／３以下の値、望ましくは定格出力電圧の１／２以下の値、より好ましくは定格出力電圧の１／３以下の値に設定する。勿論、０Ｖ近辺であっても良い。

図２（Ａ）は、スイッチング電源装置１における一次側回路１０を構成する一次側ブリッジ回路Ｂ１のスイッチ素子Ｑ１〜Ｑ４のそれぞれを制御する制御部２００のタイミングチャートと、チョーク（インダクタ）９０に印加される電圧Ｖｐ、流れる電流Ｉｐ等の時間変化を示す。第一のスイッチ素子Ｑ１を駆動するパルスと、第二のスイッチ素子Ｑ２を駆動するパルスは同一周期Ｔである。両者の駆動パルスが時間的に重複することが無いように、制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルスの位相と、第二のスイッチ素子Ｑ２を駆動するパルスの位相を１８０°ずらしている。また実際には、第一のスイッチ素子Ｑ１がＯＮ状態で、且つ、第二のスイッチ素子Ｑ２がＯＦＦ状態の期間、あるいは、第一のスイッチ素子Ｑ１がＯＦＦ状態で、且つ、第二のスイッチ素子Ｑ２がＯＮ状態の期間でも、スイッチ切り替えの遷移領域において、第一のスイッチ素子Ｑ１及び第二のスイッチ素子Ｑ２が、同時にＯＮ状態になってしまい貫通電流が流れる可能性がある。これを防ぐために、第一のスイッチ素子Ｑ１及び第二のスイッチ素子Ｑ２が同時にＯＦＦ状態になる期間（短絡防止時間）が設けられている。

同様に、第三のスイッチ素子Ｑ３を駆動するパルスと、第四のスイッチ素子Ｑ４を駆動するパルスは同一周期Ｔであり、両者の駆動パルスが時間的に重複することが無いように制御部２００は、第三のスイッチ素子Ｑ３を駆動するパルスの位相と、第四のスイッチ素子Ｑ４を駆動するパルスの位相を１８０°ずらしている。また実際には、第三のスイッチ素子Ｑ３がＯＮ状態で、且つ、第四のスイッチ素子Ｑ４がＯＦＦ状態の期間、あるいは、第三のスイッチ素子Ｑ３がＯＦＦ状態で、且つ、第四のスイッチ素子Ｑ４がＯＮ状態の期間でも、スイッチ切り替えの遷移領域において、第三のスイッチ素子Ｑ３及び第四のスイッチ素子Ｑ４が、同時にＯＮ状態になってしまい貫通電流が流れる可能性がある。これを防ぐために、第三のスイッチ素子Ｑ３及び第四のスイッチ素子Ｑ４が同時にＯＦＦ状態になる期間（短絡防止時間）が設けられている。

図２（Ａ）で示すように、制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルスと第四のスイッチ素子Ｑ４を駆動するパルスが時間的に重なる時間幅、すなわち第一の導通幅を、期間Ａ１とし、期間Ａ１の間、第一のスイッチ素子Ｑ１と第四のスイッチ素子Ｑ４がＯＮ状態となるようにする。同様に、制御部２００は、第２のスイッチ素子Ｑ２を駆動するパルスと第三のスイッチ素子Ｑ３を駆動するパルスが時間的に重なる時間幅、すなわち第二の導通幅を、期間Ａ３とし、期間Ａ３の間、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３がＯＮ状態となるようにする。

すなわち、制御部２００は、出力部の電圧値が０Ｖの場合でも、期間Ａ１をゼロではない有限な時間である第一狭幅に、また、期間Ａ３をゼロではない有限な時間である第二狭幅になるように位相を制御する。本実施形態においては、第一狭幅と第二狭幅は等しくなり、Ａ１＝Ａ３である。この期間Ａ１の間、チョーク（インダクタ）９０に印加される電圧の絶対値は電圧Ｖｐとなる。流れる電流Ｉｐの大きさは、チョーク（インダクタ）９０の自己インダクタンスをＬ１とすれば、Ｖｐ＝Ｌ１×（ｄＩｐ／ｄｔ）の関係にある。すなわちＩｐは、期間Ａ１（第一狭幅）に比例する。したがってＩｐを小さくするためには、期間Ａ１（第一狭幅）を小さくすれば良いことがわかる。

所定の第二の閾値が、所定の第一の閾値と同一又は大きいと定義すると、本実施形態においては、二次側ブリッジ回路の出力部の電圧値が第一の閾値以下となる場合、制御部２００は、第一の導通幅及び第二の導通幅を狭幅に位相制御することで、二次側ブリッジ回路の出力部の電圧値が第二の閾値より大きい場合と比較して、ピーク電流を抑制する効果を奏する。

図２（Ｂ）において、図２（Ａ）と略同時刻におけるスイッチング電源装置１における二次側回路２０を構成する二次側ブリッジ回路Ｂ２のスイッチ素子Ｑ５〜Ｑ８を制御する制御部２００のタイミングチャートと、チョーク（インダクタ）１００に印加される電圧Ｖｓ、流れる電流Ｉｓの時間変化を示す。

第五のスイッチ素子Ｑ５を駆動するパルスと、第六のスイッチ素子Ｑ６を駆動するパルスは同一周期Ｔである。両者の駆動パルスが時間的に重複することが無いように制御部２００は、第五のスイッチ素子Ｑ５を駆動するパルスの位相と、第六のスイッチ素子Ｑ６を駆動するパルスの位相を１８０°ずらしている。また実際には、第五のスイッチ素子Ｑ５がＯＮ状態で、且つ、第六のスイッチ素子Ｑ６がＯＦＦ状態の期間、あるいは、第五のスイッチ素子Ｑ５がＯＦＦ状態で、且つ、第六のスイッチ素子Ｑ６がＯＮ状態の期間でも、スイッチ切り替えの遷移領域において、第五のスイッチ素子Ｑ５及び第六のスイッチ素子Ｑ６が、同時にＯＮ状態になってしまい貫通電流が流れる可能性がある。これを防ぐために、第五のスイッチ素子Ｑ５及び第六のスイッチ素子Ｑ６が同時にＯＦＦ状態になる期間（短絡防止時間）が設けられている。

同様に、第七のスイッチ素子Ｑ７を駆動するパルスと、第八のスイッチ素子Ｑ８を駆動するパルスは同一周期Ｔであり、両者の駆動パルスが時間的に重複することが無いように制御部２００が、第七のスイッチ素子Ｑ７を駆動するパルスの位相と、第八のスイッチ素子Ｑ８を駆動するパルスの位相を１８０°ずらしている。また実際には、第七のスイッチ素子Ｑ７がＯＮ状態で、且つ、第八のスイッチ素子Ｑ８がＯＦＦ状態の期間、あるいは、第七のスイッチ素子Ｑ７がＯＦＦ状態で、且つ、第八のスイッチ素子Ｑ８がＯＮ状態の期間でも、スイッチ切り替えの遷移領域において、第七のスイッチ素子Ｑ７及び第八のスイッチ素子Ｑ８が、同時にＯＮ状態になってしまい貫通電流が流れる可能性がある。これを防ぐために、第七のスイッチ素子Ｑ７及び第八のスイッチ素子Ｑ８が同時にＯＦＦ状態になる期間（短絡防止時間）が設けられている。

図２（Ｂ）で示すように、制御部２００は、第五のスイッチ素子Ｑ５を駆動するパルスと第八のスイッチ素子Ｑ８を駆動するパルスが時間的に重なる時間幅、すなわち第三の導通幅を、期間Ｃ１とし、期間Ｃ１の間、第五のスイッチ素子Ｑ５と第八のスイッチ素子Ｑ８がＯＮ状態となるようにする。同様に、制御部２００は、第六のスイッチ素子Ｑ６を駆動するパルスと第七のスイッチ素子Ｑ７を駆動するパルスが時間的に重なる時間幅、すなわち第四の導通幅を、期間Ｃ３とし、期間Ｃ３の間、第六のスイッチ素子Ｑ６と第七のスイッチ素子Ｑ７がＯＮ状態となるようにする。

制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルス、及び、第五のスイッチ素子Ｑ５を駆動するパルスが略同一の位相となるように、第二のスイッチ素子Ｑ２を駆動するパルス、及び、第六のスイッチ素子Ｑ６を駆動するパルスが略同一の位相となるように、第三のスイッチ素子Ｑ３を駆動するパルス、及び、第七のスイッチ素子Ｑ７を駆動するパルスが略同一の位相となるように、第四のスイッチ素子Ｑ４を駆動するパルス、及び、第八のスイッチ素子Ｑ８を駆動するパルスが略同一の位相となるように、それぞれ制御することが望ましい。また期間Ａ１と、期間Ａ３と、期間Ｃ１と、期間Ｃ３はすべて等しいことが望ましい。

すなわち、制御部２００は、出力部の電圧値が０Ｖの場合でも、期間Ｃ１がゼロではない有限な時間である第三狭幅に制御すると共に、期間Ｃ３がゼロではない有限な時間である第四狭幅にするように位相を制御する。本実施形態においては、第三狭幅と第四狭幅は等しい、すなわちＣ１＝Ｃ３である。この期間Ｃ１の間、チョーク（インダクタ）１００に印加される電圧の絶対値は電圧Ｖｓとなる。スイッチ素子Ｑ１、Ｑ４、Ｑ５、Ｑ８がＯＮ状態になると、期間Ａ１（＝Ｃ１）の間、一次側回路１０側にはＶｂｕｓが印加され、トランス１２０のタップ比に従って、二次側回路２０側のチョーク（インダクタ）１００には、電圧Ｖｓが印加される。このとき流れる電流Ｉｓの大きさは、チョーク（インダクタ）１００の自己インダクタンスをＬ２とすれば、Ｖｓ＝Ｌ２×（ｄＩｓ／ｄｔ）の関係にあることから、Ｉｓを小さくするためには、期間Ｃ１（第三狭幅）を小さくすれば良いことがわかる。すなわち本実施形態においては、二次側ブリッジ回路の出力部の最初の電圧値が小さい場合、制御部２００は、第三の導通幅及び第四の導通幅を狭幅に位相制御する。

スイッチ素子Ｑ２、Ｑ３、Ｑ６、Ｑ７をＯＮ状態にする場合も同様で、期間Ａ３（＝Ｃ３）の間、一次側回路１０側のチョーク（インダクタ）９０には、逆極性のＶｐが印加され、トランス１２０のタップ比に従って、二次側回路２０側のチョーク（インダクタ）１００に、逆極性で電圧Ｖｓが印加される。以下、前述の動作と同様であるため記載を省略する。

すなわち、まとめれば、所定の第二の閾値が、所定の第一の閾値と同一又は大きいと定義すると、二次側ブリッジ回路の出力部の電圧値が第一の閾値以下の場合に、一次側ブリッジ回路のスイッチ素子について、第一の導通幅及び／又は第二の導通幅を狭幅に位相制御することにより、一次側回路に流れる電流を、出力部の電圧値が第二の閾値より大きい場合と比較して、小さく抑えることができ、結果としてスイッチ素子の保護に繋がるという優れた効果を奏する。

図３は、二次側ブリッジ回路Ｂ２が出力側となる場合の出力部の電圧値が、第一の閾値（この第一の閾値は、上記第二の閾値と同一となって互いに共有される場合を仮定する）より大きい場合における、タイミングチャートと、チョーク（インダクタ）９０に印加される電圧Ｖｐ、及び、流れる電流Ｉｐ等の時間変化を示す。ここで第一の閾値（第二の閾値）は、一次側回路１０に入力される入力電圧Ｖｂｕｓと、トランス１２０のタップ比で決まる値Ｖｂａｔとして良い。また、第二の閾値は、第一の閾値と同一（共有）であることが好ましいが、本発明はこれに限定されず、定格出力電圧近傍であっても良い。また例えば、定格出力電圧の１／３以上の値、望ましくは定格出力電圧の１／２以上の値、より好ましくは定格出力電圧の２／３以上の値に設定する。

図３（Ａ）で示すように、制御部２００は、第一のスイッチ素子Ｑ１を駆動するパルスと第四のスイッチ素子Ｑ４を駆動するパルスが時間的に重なる時間幅、すなわち第一の導通幅を、期間Ｄ１とし、期間Ｄ１の間、第一のスイッチ素子Ｑ１と第四のスイッチ素子Ｑ４がＯＮ状態となるようにする。同様に、制御部２００は、第２のスイッチ素子Ｑ２を駆動するパルスと第三のスイッチ素子Ｑ３を駆動するパルスが時間的に重なる時間幅、すなわち第二の導通幅を、期間Ｄ３とし、期間Ｄ３の間、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３がＯＮ状態となるようにする。

すなわち、制御部２００は、期間Ｄ１を第一狭幅よりも時間的に長い第一広幅に、期間Ｄ３を第二狭幅よりも時間的に長い第二広幅とするように位相を制御する。本実施形態においては、第一広幅と第二広幅は等しくなり、Ｄ１＝Ｄ３である。

図３（Ｂ）で示すように、制御部２００は、第五のスイッチ素子Ｑ５を駆動するパルスと第八のスイッチ素子Ｑ８を駆動するパルスが時間的に重なる時間幅、すなわち第三の導通幅を、期間Ｅ１とし、期間Ｅ１の間、第五のスイッチ素子Ｑ５と第第八のスイッチ素子Ｑ８がＯＮ状態となるようにする。同様に、制御部２００は、第六のスイッチ素子Ｑ６を駆動するパルスと第七のスイッチ素子Ｑ７を駆動するパルスが時間的に重なる時間幅、すなわち第四の導通幅を、期間Ｅ３とし、期間Ｅ３の間、第六のスイッチ素子Ｑ６と第七のスイッチ素子Ｑ７がＯＮ状態となるようにする。

制御部２００は、期間Ｅ１を第三狭幅よりも時間的に長い第三広幅に、期間Ｅ３を第四狭幅よりも時間的に長い第四広幅になるように位相を制御する。本実施形態においては、第三広幅と第四広幅は等しくなり、Ｅ１＝Ｅ３である。ここで期間Ｄ１と、期間Ｄ３と、期間Ｅ１と、期間Ｅ３はすべて等しいことが望ましい。

さて制御部２００が、第一の導通幅と、第二の導通幅と、第三の導通幅と、第四の導通幅を、第一狭幅から第一広幅まで、連続又は多段階で順次増大させるように位相を制御すると仮定する。すると、チョーク（インダクタ）９０に印加される電圧Ｖｐと流れる電流Ｉｐは、順次増大するので、一次側回路１０の各スイッチ素子に過大な電流が流れることはなく、スイッチ素子が故障を起こす可能性は低くなる。同様に、二次側回路２０側においても、チョーク（インダクタ）１００に印加される電圧Ｖｓと流れる電流Ｉｓは、順次増大するので、二次側回路２０の各スイッチ素子に過大な電流が流れることはなく、スイッチ素子が故障を起こす可能性は低くなる。

すなわち、制御部２００が、二次側ブリッジ回路Ｂ２が出力側となる場合の出力部の電圧値が、第一の閾値以下の場合、第一の導通幅が第一狭幅、第二の導通幅が第二狭幅となるように位相を制御し、且つ、二次側ブリッジ回路Ｂ２が出力側となる場合の出力部の電圧値が、第一の閾値と同一、又は、それより大きい第二の閾値より高い場合、第一の導通幅が第一狭幅より大きい第一広幅、第二の導通幅が前記第二狭幅よりも広い第二広幅となるように位相を制御することで、各スイッチ素子に過大な電流が流れること無く、出力電圧を増大させることができるという効果を奏する。

なお最終的には、一次側ブリッジ回路Ｂ１での位相制御で第一のスイッチ素子Ｑ１と第四のスイッチ素子Ｑ４の間の位相差、及び、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３の間の位相差を小さくしていき、図６で示す状態まで制御していく。第一のスイッチ素子Ｑ１と第四のスイッチ素子Ｑ４の間の位相差、及び、第二のスイッチ素子Ｑ２と第三のスイッチ素子Ｑ３の間の位相差が０°になった後は、出力電圧が一気に定格電圧まで上昇し、通常動作状態となる。

以上の動作は、一次側と二次側の役割を逆転している場合、すなわち図１において、二次側回路２０から一次側回路１０へ電力伝送する場合でも、同様である。

なお、制御部２００は、二次側ブリッジ回路Ｂ２の出力部の電圧値を検出回路（図示省略）で測定して、電圧値が小さい場合、第一の導通幅及び／又は前記第二の導通幅を狭幅に位相制御し、且つ、二次側ブリッジ回路Ｂ２の出力部の電圧値が大きい場合、第一の導通幅及び／又は前記第二の導通幅を広幅に位相制御しても良い。

また一次側と二次側の役割を逆転している場合、すなわち図１において、二次側回路２０が放電を行い、一次側回路１０で充電を行う場合、一次側ブリッジ回路Ｂ１の出力部の電圧値を検出回路（図示省略）で測定して、電圧値が小さい場合、第三の導通幅及び／又は第四の導通幅を狭幅に位相制御し、且つ、一次側ブリッジ回路Ｂ１の出力部の電圧値が大きい場合、第三の導通幅及び／又は第四の導通幅を広幅に位相制御しても良い。

図４は、本発明の第二実施形態に係るスイッチング電源装置（ＤＣ／ＤＣコンバータ）１の構成の概要を表したものである。第二実施形態に係るスイッチング電源装置１のコンバータは、いわゆるＬＬＣ直列共振コンバータである。すなわち、第一チョーク９０と第一コンデンサ９５を直列に含む直列回路を介して、第一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２を接続する第一の接続点Ａが、変圧器１２０の一次側コイルに接続され、第二チョーク１００と第二コンデンサ１０５を直列に含む直列回路を介して、第五のスイッチ素子Ｑ５と第六のスイッチ素子Ｑ６を接続する第三の接続点Ｃが、変圧器１２０の二次側コイルに接続される。他の構成は第一実施形態に係るスイッチング電源装置１と同様であり、スイッチ素子の導通幅を位相制御によりコントロールできる。

したがって、スイッチング損失が少なく、サージ電流も小さいソフトスイッチングを簡単な回路構成で実現可能なＬＬＣ直列共振回路において、起動時など、一次側回路及び二次側回路に大電流が流れる可能性がある場合に位相制御によってスイッチ素子の導通幅を制御できるので、スイッチ素子の保護を効果的に行うことができる優れた効果を奏する。

尚、本発明に掛かるＤＣ／ＤＣコンバータ、スイッチング電源装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、第一チョーク、または第一チョークと第一コンデンサを直列に含む直列回路は、第一の接続点Ａとトランスの一次側コイルとの間に接続された実施形態を示したが、本発明はこれに限らず、第一チョーク、または第一チョークと第一コンデンサを直列に含む直列回路を第二の接続点Ｂとトランスの一次側コイルとの間に接続してもよい。また、第二チョーク、または第二チョークと第二コンデンサを直列に含む直列回路は、第三の接続点Ｃとトランスの二次側コイルとの間に接続された実施形態を示したが、本発明はこれに限らず、第二チョーク、または第二チョークと第二コンデンサを直列に含む直列回路を第四の接続点Ｄとトランスの一次側コイルとの間に接続してもよい。

１ スイッチング電源装置
１０ 一次側回路
２０ 二次側回路
３０ 一次側平滑コンデンサ
４０ 二次側平滑コンデンサ
５０ 第一のレグ
６０ 第二のレグ
７０ 第三のレグ
８０ 第四のレグ
９０ チョーク（インダクタ）
９５ 第一コンデンサ
１００ チョーク（インダクタ）
１０５ 第二コンデンサ
１２０ トランス
２００ 制御部
Ｂ１ 一次側ブリッジ回路
Ｂ２ 二次側ブリッジ回路
Ｑ１ 第一のスイッチ素子
Ｑ２ 第二のスイッチ素子
Ｑ３ 第三のスイッチ素子
Ｑ４ 第四のスイッチ素子
Ｑ５ 第五のスイッチ素子
Ｑ６ 第六のスイッチ素子
Ｑ７ 第七のスイッチ素子
Ｑ８ 第八のスイッチ素子
Ａ 第一の接続点
Ｂ 第二の接続点
Ｃ 第三の接続点
Ｄ 第四の接続点

Claims (19)

1. 一次側コイルと二次側コイルを有する変圧器と、
   第一のスイッチ素子と第二のスイッチ素子を含み、前記第一のスイッチ素子と前記第二のスイッチ素子の間の第一の接続点が、前記一次側コイルに接続される第一のレグ、
   及び、
   第三のスイッチ素子と第四のスイッチ素子を含み、前記第三のスイッチ素子と前記第四のスイッチ素子の間の第二の接続点が、前記一次側コイルに接続される第二のレグ
   を有する一次側ブリッジ回路と、
   第五のスイッチ素子と第六のスイッチ素子を含み、前記第五のスイッチ素子と前記第六のスイッチ素子の間の第三の接続点が、前記二次側コイルに接続される第三のレグ、
   及び、
   第七のスイッチ素子と第八のスイッチ素子を含み、前記第七のスイッチ素子と前記第八のスイッチ素子の間の第四の接続点が、前記二次側コイルに接続される第四のレグ
   を有する二次側ブリッジ回路と、
   前記第一から前記第八のスイッチ素子をそれぞれ所定のパルス幅で制御する制御部と、
   前記一次側ブリッジ回路に接続される第一の平滑コンデンサと、
   前記二次側ブリッジ回路に接続される第二の平滑コンデンサと、
   を備え、
   前記制御部は、
   前記第一のスイッチ素子を駆動するパルスと前記第四のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第一の導通幅、及び、前記第二のスイッチ素子を駆動するパルスと前記第三のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第二の導通幅の少なくともいずれかを変化させるように位相制御することを特徴とするスイッチング電源装置。
2. 前記第一の接続点は、第一チョークを介して前記一次側コイルに接続され、
   前記第三の接続点は、第二チョークを介して前記二次側コイルに接続されることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第一チョーク及び／又は前記第二チョークは、前記変圧器の漏れインダクタンスであるリーケージインダクタンタを含むことを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
4. 前記第一チョークと第一コンデンサを直列に含む直列回路を介して、前記第一の接続点が、前記一次側コイルに接続され、
   前記第二チョークと第二コンデンサを直列に含む直列回路を介して、前記第三の接続点が、前記二次側コイルに接続される
   ことを特徴とする請求項１から請求項３のうちのいずれか一項に記載のスイッチング電源装置。
5. 前記制御部は、前記第一の導通幅と前記第二の導通幅の双方を変化させるように位相制御することを特徴とする請求項１から請求項４のうちのいずれか一項に記載のスイッチング電源。
6. 前記制御部は、
   前記第五のスイッチ素子を駆動するパルスと前記第八のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第三の導通幅、及び、前記第六のスイッチ素子を駆動するパルスと前記第七のスイッチ素子を駆動するパルスが時間的に重なる時間幅である第四の導通幅の少なくともいずれかを変化させるように位相制御することを特徴とする請求項１から請求項５のうちのいずれか一項に記載のスイッチング電源。
7. 前記制御部は、前記第三の導通幅と前記第四の導通幅の双方を変化させるように位相制御することを特徴とする請求項６に記載のスイッチング電源装置。
8. 前記制御部は、
   前記二次側ブリッジ回路の出力部の電圧値が小さい場合、前記第一の導通幅及び／又は前記第二の導通幅を狭幅に位相制御し、且つ、
   前記二次側ブリッジ回路の出力部の電圧値が大きい場合、前記第一の導通幅及び／又は前記第二の導通幅を広幅に位相制御することを特徴とする請求項１から請求項５のうちのいずれか一項に記載のスイッチング電源。
9. 所定の第二の閾値が、所定の第一の閾値と同一又は大きいと定義すると、
   前記制御部は、
   前記二次側ブリッジ回路の出力部の電圧値が、所定の第一の閾値以下の場合、前記第一の導通幅及び／又は前記第二の導通幅を狭幅に位相制御し、
   且つ、
   前記二次側ブリッジ回路の出力部の電圧値が、所定の第二の閾値より大きい場合、前記第一の導通幅及び／又は前記第二の導通幅を広幅に位相制御することを特徴とする請求項１から請求項５のうちのいずれか一項に記載のスイッチング電源。
10. 前記制御部は、
    前記一次側ブリッジ回路の出力部の電圧値が小さい場合、前記第三の導通幅及び／又は前記第四の導通幅を狭幅に位相制御し、且つ、
    前記一次側ブリッジ回路の出力部の電圧値が大きい場合、前記第三の導通幅及び／又は前記第四の導通幅を広幅に位相制御することを特徴とする請求項６または請求項７に記載のスイッチング電源装置。
11. 所定の第四の閾値が、所定の第三の閾値と同一又は大きいと定義すると、
    前記制御部は、
    前記一次側ブリッジ回路の出力部の電圧値が、所定の第三の閾値以下の場合、前記第三の導通幅及び／又は前記第四の導通幅を狭幅に位相制御し、
    且つ、
    前記一次側ブリッジ回路の出力部の電圧値が、所定の第四の閾値より大きい場合、前記第三の導通幅及び／又は前記第四の導通幅を広幅に位相制御することを特徴とする請求項６または請求項７に記載のスイッチング電源装置。
12. 前記制御部は、
    前記第一のスイッチ素子を駆動するパルスと前記第四のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第一導通時間帯と、前記第五のスイッチ素子を駆動するパルスと前記第八のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第二導通時間帯を略一致させ、
    且つ、
    前記第二のスイッチ素子を駆動するパルスと前記第三のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第三導通時間帯と、前記第六のスイッチ素子を駆動するパルスと前記第七のスイッチ素子を駆動するパルスが時間的に重なる時間帯である第四導通時間帯を略一致させるように、
    位相制御することを特徴とする請求項１から請求項１１のうちいずれか一項に記載のスイッチング電源装置。
13. 前記制御部は、
    前記第一のスイッチ素子を駆動するパルス、及び、前記第五のスイッチ素子を駆動するパルスが略同一の位相となるように、
    前記第二のスイッチ素子を駆動するパルス、及び、前記第六のスイッチ素子を駆動するパルスが略同一の位相となるように、
    前記第三のスイッチ素子を駆動するパルス、及び、前記第七のスイッチ素子を駆動するパルスが略同一の位相となるように、
    前記第四のスイッチ素子を駆動するパルス、及び、前記第八のスイッチ素子を駆動するパルスが略同一の位相となるように、
    それぞれ制御することを特徴とする請求項１２に記載のスイッチング電源装置。
14. 前記二次側ブリッジ回路の出力部の電圧値を検出する検出回路を更に備えることを特徴とする請求項１から請求項１３のうちのいずれか一項に記載のスイッチング電源。
15. 前記制御部は、
    前記二次側ブリッジ回路が出力側となる場合の出力部の電圧値が第一の閾値以下の場合、前記第一の導通幅が第一狭幅、前記第二の導通幅が第二狭幅となるように位相を制御し、且つ、
    前記二次側ブリッジ回路が出力側となる場合の出力部の電圧値が、前記第一の閾値と同一、又は、それより大きい第二の閾値より高い場合、前記第一の導通幅が前記第一狭幅より大きい第一広幅、前記第二の導通幅が前記第二狭幅よりも広い第二広幅となるように位相を制御することを特徴とする請求項１から請求項１４のうちいずれか一項に記載のスイッチング電源。
16. 前記第一の閾値以下の範囲には、前記電圧値が０Ｖを含むことを特徴とする請求項１５に記載のスイッチング電源。
17. 前記制御部は、前記電圧値が０Ｖである場合に、前記第一狭幅及び前記第二狭幅がゼロではない有限な時間になるように位相を制御することを特徴とする請求項１５又は請求項１６に記載のスイッチング電源。
18. 前記制御部は、
    前記第一のスイッチ素子を駆動するパルスと、前記第二のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御し、
    且つ、前記第三のスイッチ素子を駆動するパルスと、前記第四のスイッチ素子を駆動するパルスが時間的に重複することが無いように位相を制御する
    ことを特徴とする請求項１から請求項１７のうちいずれか一項に記載のスイッチング電源。
19. 前記制御部は、
    前記第一の導通幅及び前記第二の導通幅を、狭幅から広幅まで連続又は多段階で順次増大させるように位相を制御する
    ことを特徴とする請求項１から請求項１８のいずれかに記載のスイッチング電源。

Images