JP2020102933A - スイッチング電源装置及びその制御方法 - Google Patents
スイッチング電源装置及びその制御方法 Download PDFInfo
- Publication number
- JP2020102933A JP2020102933A JP2018239182A JP2018239182A JP2020102933A JP 2020102933 A JP2020102933 A JP 2020102933A JP 2018239182 A JP2018239182 A JP 2018239182A JP 2018239182 A JP2018239182 A JP 2018239182A JP 2020102933 A JP2020102933 A JP 2020102933A
- Authority
- JP
- Japan
- Prior art keywords
- primary
- phase
- current
- switches
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims description 83
- 238000004364 calculation method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000009499 grossing Methods 0.000 claims description 15
- 230000007423 decrease Effects 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 42
- 238000004088 simulation Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 102220516895 Estrogen-related receptor gamma_S45A_mutation Human genes 0.000 description 5
- 102220588439 Keratin, type I cytoskeletal 18_S10A_mutation Human genes 0.000 description 5
- 102220588441 Keratin, type I cytoskeletal 18_S30A_mutation Human genes 0.000 description 5
- 102220588444 Keratin, type I cytoskeletal 18_S44A_mutation Human genes 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100272797 Caenorhabditis elegans icd-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
この単相DAB型DC/DCコンバータは、直流の1次側電圧Vdc1及び1次側電流Idc1を平滑する1次側平滑コンデンサ1に対して並列に、1次側インバータ10が接続されている。1次側インバータ10は、平滑された1次側電圧Vdc1及び1次側電流Idc1をスイッチングして単相交流電圧及び単相交流電流に変換する回路であり、アームAの高レベル(以下「H」という。)側スイッチ11、アームAの低レベル(以下「L」という。)側スイッチ12、アームBのH側スイッチ13、及びアームBのL側スイッチ14のフルブリッジ回路により構成されている。スイッチ11,12間の接続点、及びスイッチ13,14間の接続点には、単相リアクトル17,18を介して、単相変圧器20の1次巻線が接続されている。
1次側インバータ10及び2次側インバータ30を構成するスイッチ11〜14,31〜34は、制御部38から供給される駆動パルスS11〜S14,S31〜S34によってそれぞれオン/オフ動作する素子であり、メタル・オキサイド・セミコンダクタ型電界効果トランジスタ(以下「MOSFET」という。)や、絶縁ゲート・バイポーラ・トランジスタ(以下「IGBT」という。)等のパワー半導体素子により構成されている。各スイッチ11〜14,31〜34には、回生用のダイオードがそれぞれ逆並列に接続されている。
ここで、1次側インバータ10Aは、アームAに相当するU相のH側スイッチ11、U相のL側スイッチ12、アームBに相当するV相のH側スイッチ13、V相のL側スイッチ14、図示しないW相のH側スイッチ(説明の便宜上、符号「15」を付す。)、及び図示しないW相のL側スイッチ(説明の便宜上、符号「16」を付す。)のフルブリッジ回路により構成されている。スイッチ11,12間の接続点、スイッチ13,14間の接続点、及び図示しないスイッチ15,16間の接続点には、3相リアクトル17,18,19を介して、3相変圧器20Aの1次巻線が接続されている。
2次側インバータ30Aで整流された直流電圧及び直流電流は、2次側平滑コンデンサ37にて平滑され、平滑された直流の2次側電圧Vdc2及び2次側電流Idc2が出力されるようになっている。
1次側インバータ10A及び2次側インバータ30Aを構成するスイッチ11〜16,31〜36は、制御部38Aから供給される駆動パルスS11〜S16,S31〜S36によってそれぞれオン/オフ動作する構成になっている。
従来の3相DAB型DC/DCコンバータの電力変換部を駆動する駆動パルスS11〜S16,S31〜S36は、周波数ωが一定であり、デューティ比Dが0.5の固定、各U,V,W相が120°ずつの位相差βを持っている。
1次側インバータ10Aは、制御部38Aから供給される1次側駆動パルスS11〜S16により、スイッチ11〜16がオン/オフ動作し、直流の1次側電圧Vdc1及び1次側電流Icd1を3相交流電圧vp(以下「出力電圧vp」という。)及び3相交流電流に変換する。2次側インバータ30Aは、制御部38Aから供給される2次側駆動パルスS31〜S36により、スイッチ31〜36がオン/オフ動作し、変圧器20Aの2次巻線に誘起された3相交流電圧vs(以下「入力電圧vs」という。)及び3相交流電流を直流電圧Vdc2及び直流電流Idc2に変換する。
1次側インバータ10Aの出力電圧vpと2次側インバータ30Aの入力電圧vsとの間の位相差φにより、入力電圧、出力電圧、及び電力の流れを制御できる。変圧器20Aの1次巻線及び2次巻線間の電圧vl(=vp−vs)がリアクトル17〜19を通ることにより、変圧器20Aに電流が流れる。この電流から出力電力Poを次式(1)のように計算できる。
=Nps(V2dc1/ωL)dφ[φ−(φ2/π)] (1)
但し、L;リアクトル17〜19のインダクタンス
ω;周波数
Nps;変圧器20Aの1次巻線と2次巻線との巻線比
(又は変圧比)
Vdc1;1次側電圧
Vdc2;2次側電圧
d=Vdc2/Vdc1
φ;1次側インバータ10Aの出力電圧vpと2次側インバー
タ30Aの入力電圧vsとの間の位相差
しかし、入出力間の電圧差が大きい場合、回路内に循環する電流が増大するため、主に導通損失が増大し、電力変換効率が低下し易いという問題がある。
例えば、2次側電圧Vdc2が0V(又はそれに近い電圧)の場合、回路内を循環する電力は、2次側電圧Vdc2がないのですべての電流が出力電力にならず(即ち、電力は電圧と電流の積算であり、2次側電圧Vdc2が0Vなので電力を発生できず)、回路内を循環する電流による導通損失分が全く出力電力に寄与せずに、全て電力変換のための損失になり、電力変換効率が低下し易いという問題がある。
図5は、特許文献2に記載された従来の図3の単相DAB型コンバータにおける定常状態デッドタイム無しの1次側駆動パルスS11〜S14のパターン図である。
例えば、図3の1次側インバータ10内のアームA側スイッチ11,12とアームB側スイッチ13,14との間の位相差β1を変えるための位相シフト制御をすることにより、又は、図示しないが、図3の2次側インバータ30内のアームA側スイッチ31,32とアームB側スイッチ33,34との間の位相差β2を変えるための位相シフト制御をすることにより、上記のDAB型DC/DCコンバータの問題を解決している。
そして、前記制御部は、前記複数の1次側駆動パルス中及び/又は前記複数の2次側駆動パルス中に、前記H側のスイッチのすべて及び/又は前記L側のスイッチのすべてを同時にオンするパルスパターンを付加する構成にしている。
そして、複数の1次側駆動パルス及び複数の2次側駆動パルスを生成し、前記複数の1次側駆動パルス中及び/又は前記複数の2次側駆動パルス中に、前記H側のスイッチのすべて及び/又は前記L側のスイッチのすべてを同時にオンするパルスパターンを付加し、前記複数の1次側駆動パルス又は前記パルスパターンが付加された前記複数の1次側駆動パルスにより、前記1次側インバータにおける前記複数のH側及びL側のスイッチをそれぞれオン/オフ動作させ、且つ、前記複数の2次側駆動パルス又は前記パルスパターンが付加された前記複数の2次側駆動パルスにより、前記2次側インバータにおける前記複数のH側及びL側のスイッチをそれぞれオン/オフ動作させ、前記1次側インバータの出力値(例えば、出力電圧又は出力電流)と前記2次側インバータの入力値(例えば、入力電圧又は入力電流)との間の位相差を変えて前記2次側インバータの出力電力を制御している。
図1−1は、本発明の実施例1における3相DAB型DC/DCコンバータの構成図である。
本実施例1の3相DAB型DC/DCコンバータは、従来と同様の電力変換部と、従来とは異なる制御部40と、により構成されている。
即ち、電力変換部は、直流の1次側電圧Vdc1及び1次側電流Idc1を平滑する1次側平滑コンデンサ1を有し、この1次側平滑コンデンサ1に対して並列に、1次側インバータ10Aが接続されている。1次側インバータ10Aは、平滑された1次側電圧Vdc1及び1次側電流Idc1をスイッチングしてU,V,W相の3相交流電圧及び3相交流電流に変換する回路であり、U相のH側スイッチ11、U相のL側スイッチ12、V相のH側スイッチ13、V相のL側スイッチ14、W相のH側スイッチ15、及びW相のL側スイッチ16のフルブリッジ回路により構成されている。スイッチ11,12間の接続点、スイッチ13,14間の接続点、及びスイッチ15,16間の接続点には、3相リアクトル17,18,19を介して、3相変圧器20Aの1次巻線が接続されている。
又、3相変圧器20Aの1次巻線と2次巻線とには、それぞれリアクトルが直列に接続される。それらのリアクトルは、変圧器20Aの漏れインダクタンスで代用しても良い。図1−1では、図示を簡略化するために、変圧器20Aの1次巻線側に、リアクトル17,18,19がそれぞれ直列に接続されている。
制御部40は、複数の1次側駆動パルスS11〜S16を出力して1次側インバータ10Aにおける複数のH側スイッチ11,13,15及びL側スイッチ12,14,16をそれぞれオン/オフ動作させ、且つ、複数の2次側駆動パルスS31〜S36を出力して2次側インバータ30Aにおける複数のH側スイッチ31,33,35及びL側スイッチ32,34,36をそれぞれオン/オフ動作させ、1次側インバータ10Aの出力値(例えば、交流電圧である出力電圧vp又は交流電流)と2次側インバータ30Aの入力値(例えば、交流電圧である入力電圧vs又は交流電流)との間の位相差φを変えて2次側インバータ30Aの出力電力を制御するものである。特に、本実施例1の制御部40では、複数の1次側駆動パルスS11〜S16中に、H側スイッチ11,13,15のすべてを同時にオンするパルスパターン、及び/又は、L側スイッチ12,14,16のすべてを同時にオンするパルスパターンを付加する機能を有している。更に、複数の2次側駆動パルスS31〜S36中に、H側スイッチ31,33,35のすべてを同時にオンするパルスパターン、及び/又は、L側スイッチ32,34,36のすべてを同時にオンするパルスパターンを付加する機能を有している。
駆動パルス生成部43は、入力される位相差φに基づき、複数の1次側駆動パルスS10及び複数の2次側駆動パルスS30を生成するものであり、この出力側に、1次側パルスパターン付加部44及び2次側パルスパターン付加部45が接続されている。1次側パルスパターン付加部44及び2次側パルスパターン付加部45の入力側には、デューティ比算出部46も接続されている。
1次側パルスパターン付加部44は、複数の1次側駆動パルスS10中に、第1デューティ比D1のパルスパターンを付加するための出力パルスS44を出力するものであり、この出力側に、1次側パルス駆動部47が接続されている。2次側パルスパターン付加部45は、複数の2次側駆動パルスS30中に、第2デューティ比D2のパルスパターンを付加するための出力パルスS45を出力するものであり、この出力側に、2次側パルス駆動部48が接続されている。
このような図1−2の制御部40は、例えば、中央処理装置(以下「CPU」という。)や個別回路により構成されている。
図2は、図1−1及び図1−2の定常状態におけるデッドタイム無しの1次側駆動パルスS11〜S16のパターン図である。
駆動パルスS11〜S16のHによってスイッチ11〜16がオンし、駆動パルスS11〜S16のLによってスイッチ11〜16がオフする。駆動パルスS11〜S16の周波数ωは一定、各スイッチ11〜16のオン/オフのデューティ比は0.5である。1周期の回路モード(1)〜(6)に示すように、各U,V,W相は120°ずつの位相差βを持っている。各回路モード(1)〜(6)において、全L側スイッチ12,14,16がオンになるデューティ比D1のパルスパターンと、全H側スイッチ11,13,15がオンになるデューティ比D1のパルスパターンと、が付加されている。
なお、図2では、デューティ比D1のパルスパターンが、駆動パルスの半周期の中央に配置されているが、中央以外の箇所に配置しても良い。
図示しないが、2次側駆動パルスS31〜S36のパターン図は、図2と同様に、全L側スイッチ32,34,36がオンになるデューティ比D2のパルスパターンと、全H側スイッチ31,33,35がオンになるデューティ比D2のパルスパターンと、が付加された図、或いは、図2と異なり、デューティ比D2のパルスパターンが付加されていない図になっている。1次側駆動パルスS11〜S16と2次側駆動パルスS31〜S36との間には、位相差φが設けられる。
例えば、図1−1の3相DAB型DC/DCコンバータにおいて、直流1次側電圧Vdc1を入力し、2次側平滑コンデンサ37の出力側に接続された図示しない負荷へ、一定の直流2次側電圧Vdc2を供給する場合、1次側電圧Vdc1と2次側電圧Vdc2とが近い時の通常動作について説明する。この通常動作では、図2の回路モード(1)〜(6)中にデューティ比D1,D2のパルスパターンが付加されていない。
図1−2の制御部40において、2次側電圧指令値V2に対して2次側電圧Vdc2が変動すると、誤差部41により、2次側電圧指令値V2と2次側電圧Vdc2との誤差eが求められ、その誤差eが位相差算出部42に入力される。位相差算出部42は、入力された誤差eを0にするような、1次側インバータ10Aの出力電圧vpと2次側インバータ30Aの入力電圧vsとの位相差φを算出し、その位相差φを駆動パルス生成部43に入力する。駆動パルス生成部43は、入力された位相差φに基づき、1次側駆動パルスS10及び2次側駆動パルスS30を生成し、その1次側駆動パルスS10を1次側パルスパターン付加部44に入力し、その2次側駆動パルスS30を2次側パルスパターン付加部45に入力する。
デューティ比D1のパルスパターンが付加されていない図2の回路モード(1)の時、図1−1の1次側インバータ10A内のU相のH側スイッチ11がオフ、L側スイッチ12がオン、V相のH側スイッチ13がオン、L側スイッチ14がオフ、W相のH側スイッチ15がオフ、及びL側スイッチ16がオンする。同様に、位相差φを持って、図1−1の2次側インバータ30A内のU相のH側スイッチ31がオフ、L側スイッチ32がオン、V相のH側スイッチ33がオン、L側スイッチ34がオフ、W相のH側スイッチ35がオフ、及びL側スイッチ36がオンする。
更に、デューティ比D1のパルスパターンが付加されていない図2の他の回路モード(2)〜(6)が実行され、1周期のスイッチング動作が終了する。
Po=Nps(V2dc1/ωL)dφ[1−(φ/π)]
=Nps(V2dc1/ωL)dφ[φ−(φ2/π)]
但し、L;リアクトル17〜19のインダクタンス
ω;周波数
Nps;変圧器20Aの1次巻線と2次巻線との巻線比
(又は変圧比)
Vdc1;1次側電圧
Vdc2;2次側電圧
d=Vdc2/Vdc1
φ;1次側インバータ10Aの出力電圧vpと2次側インバー
タ30Aの入力電圧vsとの間の位相差
そのため、1次側インバータ10Aの出力電圧vpと2次側インバータ30Aの入力電圧vsとの間の位相差φにより、2次側電圧指令値V2と一致するように、2次側電圧Vdc2が制御される。
例えば、負荷の変動によって2次側電圧Vdc2が0V(短絡状態)になった場合の動作を説明する。この動作では、図2の回路モード(1)〜(6)中に、第1デューティ比D1のパルスパターンが付加される。
図1−2の制御部40において、2次側電圧Vdc2が0Vになり、誤差部41から位相差算出部42へ出力される誤差eが最大になる。位相差算出部42では、位相差φ=0degを算出し、この0degを駆動パルス生成部43に入力する。駆動パルス生成部43は、位相差φ=0degの1次側駆動パルスS10及び2次側駆動パルスS30を生成し、その1次側駆動パルスS10を1次側パルスパターン付加部44に入力すると共に、その2次側駆動パルスS30を2次側パルスパターン付加部45に入力する。
同様に、付加された第2デューティ比D2のパルスパターンにより、図示しない回路モード(1)〜(6)において、全L側スイッチ32,34,36がオン、又は全H側スイッチ31,33,35がオンする。
そのため、付加されたパルスパターンのデューティ比D1,D2が例えば0.66の場合、回路モード(1)〜(6)に、従来の制御方法のパルスパターンが全く発生しなくなり、回路内を循環する電流が理論上0Aとなる。従って、特に入出力間の電圧差が大きい場合に顕著となる回路内を循環する無効電流を抑制することができる。
付加された1次側デューティ比D1のみが異なる第1、第2、第3態様(I)〜(III)のシミュレーション結果を示す図6〜図11−2を参照しつつ、本実施例1の詳細な制御方法を説明する。
図6は、本実施例1の3相DAB型DC/DCコンバータにおける制御方法を示す動作波形図である。この図6では、図1−1の定常状態デッドタイム無しの駆動パルスS11〜S16,S31〜S36のパターン及び回路各部の電流波形のシミュレーション結果が示されている。
図6の設定条件は、1次側インバータ10Aに直流の1次側電圧Vdc1が供給され、2次側平滑コンデンサ37の出力側に接続された図示しない負荷が短絡状態(直流の2次側電圧Vdc2=0V)であって、1次側インバータ10Aの出力電圧vpと2次側インバータ30Aの入力電圧vsとの間の位相差φが0deg(即ち、出力電力指令値が0W)、且つ、付加されるパルスパターンの第1、第2デューティ比D1,D2が従来と同様の1.0である。
図7−1及び図7−2は、図6の1周期の回路モード(1)〜(6)を示す動作図である。なお、説明を簡単にするために、図1−1中のリアクトル17〜19等の図示が省略されている。
スイッチ11〜16,31〜36において、実線で示されているスイッチはオン状態、破線で示されているスイッチはオフ状態である。
そのため、1次側電圧Vdc1源の+側→H側スイッチ13→変圧器20Aの1次巻線→L側スイッチ12→1次側電圧Vdc1源の−側の経路と、1次側電圧Vdc1源の+側→H側スイッチ13→変圧器20Aの1次巻線→L側スイッチ16→1次側電圧Vdc1源の−側の経路と、に1次側電流Idc1が流れる。その結果、変圧器20Aの1次巻線U相に流れる+側電流が減少し、1次側U相H側スイッチ11に電流が流れず、1次側U相L側スイッチ12に流れる−側電流が増加していく。
これに対応して、変圧器20Aの2次巻線に誘導起電力が発生し、変圧器20Aの2次巻線→H側スイッチ33のダイオード→負荷→L側スイッチ32のダイオード→2次巻線の経路と、変圧器20Aの2次巻線→H側スイッチ33のダイオード→負荷→L側スイッチ36のダイオード→2次巻線の経路と、に2次側電流Idc2が流れる。その結果、2次側U相H側スイッチ31に電流が流れず、2次側U相L側スイッチ32に流れる+側電流が減少していく。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。
そのため、変圧器20Aの1次巻線U相に流れる+側電流が−側へ減少し、1次側U相H側スイッチ11に電流が流れず、1次側U相L側スイッチ12に流れる−側電流が+側へ増加していく。これに対応して、2次側U相H側スイッチ31に電流が流れず、2次側U相L側スイッチ32に流れる+側電流が−側へ減少していく。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。
そのため、変圧器20Aの1次巻線U相に流れる−側電流が−側へ減少し、1次側U相H側スイッチ11に電流が流れず、1次側U相L側スイッチ12に流れる+側電流が+側へ増加していく。これに対応して、2次側U相H側スイッチ31に電流が流れず、2次側U相L側スイッチ32に流れる−側電流が−側へ減少していく。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。
そのため、変圧器20Aの1次巻線U相に流れる−側電流が−側へ増加し、1次側U相H側スイッチ11に流れる−側電流が−側へ増加し、1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31に流れる+側電流が+側へ減少し、2次側U相L側スイッチ32に電流が流れない。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。
そのため、変圧器20Aの1次巻線U相に流れる−側電流が+側へ増加し、1次側U相H側スイッチ11に流れる―側電流が+側へ増加し、1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31に流れる+側電流が−側へ減少し、2次側U相L側スイッチ32に電流が流れない。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。
そのため、変圧器20Aの1次巻線U相に流れる+側電流が+側へ増加し、1次側U相H側スイッチ11に流れる+側電流が+側へ増加し、1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31に流れる−側電流が−側へ減少し、2次側U相L側スイッチ32に電流が流れない。従って、出力される2次側電流Idc2は、−側から+側へ増加した後、−側へ減少する。2次側電流Idc2は、回路モード(1)〜(6)において鋸波状の電流波形になる。
図8は、本実施例1の3相DAB型DC/DCコンバータにおける制御方法を示す動作波形図である。この図8では、図1−1の定常状態デッドタイム無しの駆動パルスS11〜S16,S31〜S36(D1=0.8、D2=1.0)のパターン及び回路各部の電流波形のシミュレーション結果が示されている。
図8の設定条件は、図6と異なり、付加されるパルスパターンの第1デューティ比D1=0.8及び第2デューティ比D2=1.0となっている。
図9−1〜図9−5は、図8の1周期の回路モード(1)〜(6)及びその中に付加された回路モード(A)〜(F)を示す動作図である。なお、図7−1及び図7−2と同様に、図1−1中のリアクトル17〜19等の図示が省略されている。スイッチ11〜16,31〜36において、実線で示されているスイッチはオン状態、破線で示されているスイッチはオフ状態である。
図9−1の前半の回路モード(1)と後半の回路モード(1)との間の回路モード(A)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全L側スイッチ12,14,16がオンする。そのため、変圧器20Aの1次巻線U相に一定の+側電流が流れ、1次側U相H側スイッチ11に電流が流れず、1次側U相L側スイッチ12に一定の−側電流が流れる。これに対応して、2次側U相H側スイッチ31に電流が流れず、2次側U相L側スイッチ32に一定の+側電流が流れる。従って、出力される2次側電流Idc2は、0Aとなる。
図9−1の前半の回路モード(2)と図9−2の後半の回路モード(2)との間の回路モード(B)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相、1次側U相H側スイッチ11、及び1次側U相L側スイッチ12に、電流が流れない。これに対応して、2次側U相H側スイッチ31、及び2次側U相L側スイッチ32に、電流が流れない。従って、2次側電流Idc2は、0Aとなる。
図9−2の前半の回路モード(3)と図9−3の後半の回路モード(3)との間の回路モード(C)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全L側スイッチ12,14,16がオンする。そのため、変圧器20Aの1次巻線U相に一定の−側電流が流れ、1次側U相H側スイッチ11に電流が流れず、1次側U相L側スイッチ12に一定の+側電流が流れる。これに対応して、2次側U相H側スイッチ31に電流が流れず、2次側U相L側スイッチ32に一定の−側電流が流れる。従って、2次側電流Idc2は、0Aとなる。
図9−3の前半の回路モード(4)と後半の回路モード(4)との間の回路モード(D)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相に一定の−側電流が流れ、1次側U相H側スイッチ11に一定の−側電流が流れ、1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31に一定の+側電流が流れ、2次側U相L側スイッチ32に電流が流れない。従って、2次側電流Idc2は、0Aとなる。
図9−4の前半の回路モード(5)と後半の回路モード(5)との間の回路モード(E)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全L側スイッチ12,14,16がオンする。そのため、変圧器20Aの1次巻線U相、1次側U相H側スイッチ11、及び1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31、及び2次側U相L側スイッチ32に電流が流れない。従って、2次側電流Idc2は、0Aとなる。
図9−4の前半の回路モード(6)と図9−5の後半の回路モード(6)との間の回路モード(F)では、1次側駆動パルスS11〜S16に、デューティ比D1=0.8のパルスパターンが付加されるので、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相、及び1次側U相H側スイッチ11に一定の+側電流が流れ、1次側U相L側スイッチ12に電流が流れない。これに対応して、2次側U相H側スイッチ31に一定の−側電流が流れ、2次側U相L側スイッチ32に電流が流れない。従って、2次側電流Idc2は、0Aとなる。
図10は、本実施例1の3相DAB型DC/DCコンバータにおける制御方法を示す動作波形図である。この図10では、図1−1の定常状態デッドタイム無しの駆動パルスS11〜S16,S31〜S36(D1=0.66、D2=1.0)のパターン及び回路各部の電流波形のシミュレーション結果が示されている。
図10の設定条件は、図8と異なり、付加されるパルスパターンの第1デューティ比D1=0.66及び第2デューティ比D2=1.0となっている。
図11−1及び図11−2は、図10の1周期の回路モード(A)〜(F)を示す動作図である。なお、図9−1〜図9−5と同様に、図1−1中のリアクトル17〜19等の図示が省略されている。スイッチ11〜16,31〜36において、実線で示されているスイッチはオン状態、破線で示されているスイッチはオフ状態である。
図11−1の回路モード(B)では、1次側駆動パルスS11〜S16が、デューティ比D1=0.66であり、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相、1次側U相H側スイッチ11、及び1次側U相L側スイッチ12に、電流が流れない。これに対応して、2次側U相H側スイッチ31及び2次側U相L側スイッチ32に、電流が流れない。従って、2次側電流Idc2は、0Aとなる。
図11−1の回路モード(D)では、1次側駆動パルスS11〜S16が、デューティ比D1=0.66であり、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相、1次側U相H側スイッチ11、及び1次側U相L側スイッチ12に、電流が流れない。これに対応して、2次側U相H側スイッチ31及び2次側U相L側スイッチ32に、電流が流れない。従って、2次側電流Idc2は、0Aとなる。
更に、図11−2の回路モード(F)では、1次側駆動パルスS11〜S16が、デューティ比D1=0.66であり、1次側インバータ10A内の全H側スイッチ11,13,15がオンする。そのため、変圧器20Aの1次巻線U相、1次側U相H側スイッチ11、及び1次側U相L側スイッチ12に、電流が流れない。これに対応して、2次側U相H側スイッチ31及び2次側U相L側スイッチ32に、電流が流れない。従って、2次側電流Idc2は、0Aとなる。
本実施例1では、1周期の回路遷移において、回路モード(1)〜(6)に、第1デューティ比D1の回路モード(A)〜(F)を付加するか、或いは、回路モード(1)〜(6)に代えて、第1デューティ比D1の回路モード(A)〜(F)を設けている。シミュレーション結果より、付加する第1デューティ比D1が0.66の時には、回路モード(A)〜(F)に従来の制御方法のパターンが全く発生しなくなり、回路内を循環する電流が理論上0Aとなることが分かる。
図12〜図14を参照しつつ、本実施例1と従来の制御方法の比較結果を説明する。
図12は、本実施例1と従来の位相差φ(deg)に対する2次側電流Idc2のシミュレーションの比較結果を示す図である。
シミュレーション条件は、1次側電圧Vdc1が有り、2次側電圧Vdc2が有り(1次側電圧Vdc1と同値)、及び、出力電力指令値である位相差φの範囲が−60〜+60degである。図12では、破線曲線で示す1次側デューティ比D1及び2次側デューティ比D2が共に1.0の場合(従来)と、実線曲線で示す1次側デューティ比D1及び2次側デューティ比D2が共に0.9の場合(実施例1)と、の2次側電流Idc2の値の比較結果が示されている。
本実施例1の方が、従来に比べて、位相差φの変化に対して2次側電流Idc2の値の傾斜が緩やかになっている。
シミュレーション条件は、図12と同一である。図13では、破線曲線で示す1次側デューティ比D1及び2次側デューティ比D2が共に1.0の場合(従来)と、実線曲線で示す1次側デューティ比D1及び2次側デューティ比D2が共に0.9の場合(実施例1)と、の変圧器電流実効値Itransの比較結果が示されている。
位相差φdeg=0を基準にして、本実施例1の方が、従来に比べて、位相差φの変化に対する変圧器電流実効値Itransの立ち上り傾斜が緩やかになっている。
シミュレーション条件は、1次側電圧Vdc1が有り、2次側電圧Vdc2が無し(0V)、2次側デューティ比D2が1.0、及び、出力電力指令値である位相差φが0deg(出力電力指令値0W)である。図14では、1次側デューティ比D1を0〜1の範囲で変更した場合の本実施例1と従来の変圧器電流実効値Itransの差異が示されている。
従来は、1次側デューティ比D1が常に1で動作しているので、変圧器電流実効値Itransが大きい。本実施例1では、1次側デューティ比D1を0〜1の範囲で変化させるため、変圧器電流実効値Itransを減少させることが可能である。特に、1次側デューティ比D1が0.66の時に、変圧器電流実効値Itransが最小電流値となる。
本実施例1は、次の(a)〜(c)のように変形しても良い。
(a) 図15は、制御部40の変形例を示す機能ブロック図である。
この図15に示す制御部40は、例えば、2次側電流Idc2の定電流制御を行うものであり、2次側指令値(例えば、2次側電流指令値)I2と2次側電流Idc2との誤差eを求める誤差部41Aを有し、この出力側に、位相差算出部42Aが接続されている。位相差算出部42Aは、入力される誤差eに基づき、出力電力指令値となる、1次側インバータ10Aの出力電流と2次側インバータ30Aの入力電流との位相差φを算出するものであり、この出力側に、駆動パルス生成部43Aが接続されている。
駆動パルス生成部43Aは、入力される位相差φに基づき、複数の1次側駆動パルスS10A及び複数の2次側駆動パルスS30Aを生成するものであり、この出力側に、1次側パルスパターン付加部44A及び2次側パルスパターン付加部45Aが接続されている。1次側パルスパターン付加部44A及び2次側パルスパターン付加部45Aの入力側には、デューティ比算出部46Aも接続されている。
1次側パルスパターン付加部44Aは、複数の1次側駆動パルスS10A中に、第1デューティ比D1のパルスパターンを付加するための出力パルスS44Aを出力するものであり、この出力側に、1次側パルス駆動部47Aが接続されている。2次側パルスパターン付加部45Aは、複数の2次側駆動パルスS30A中に、第2デューティ比D2のパルスパターンを付加するための出力パターンS45Aを出力するものであり、この出力側に、2次側パルス駆動部48Aが接続されている。
図1−1の3相DAB型DC/DCコンバータにおいて、直流1次側電流Idc1を入力し、2次側平滑コンデンサ37の出力側に接続された図示しない負荷へ、一定の直流2次側電流Idc2を供給する場合の定電流制御方法について説明する。
デューティ比算出部46Aは、1次側電流Idc1と2次側電流Idc2との電流比が略1であるので、第1デューティ比D1=第2デューティ比D2=0を算出する。そのため、1次側パルスパターン付加部44Aは、入力された1次側駆動パルスS10Aに対応する出力パルスS44Aを生成し、その出力パルスS44Aを1次側パルス駆動部47Aに入力する。更に、2次側パルスパターン付加部45Aは、入力された2次側駆動パルスS30Aに対応する出力パルスS45Aを生成し、その出力パルスS45Aを2次側パルス駆動部48Aに入力する。1次側パルス駆動部47Aは、入力された出力パルスS44Aを駆動し、1次側駆動パルスS11〜S16を生成して図1−1の1次側インバータ10A内のスイッチ11〜16をオン/オフ動作させる。同様に、2次側パルス駆動部48Aは、入力された出力パルスS45Aを駆動し、2次側駆動パルスS31〜S36を生成して図1−1の2次側インバータ30A内のスイッチ31〜36をオン/オフ動作させる。これにより、上記実施例1と略同様の作用を奏することができる。
(c) 実施例1の図2、図8及び図10では、1次側駆動パルスS11〜S16に、第1デューティ比D1のパルスパターンを付加した制御方法を説明したが、2次側駆動パルスS31〜S36にのみ、第2デューティ比D2のパルスパターンを付加する制御方法、或いは、第1デューティ比D1及び第2デューティ比D2のパルスパターンを共に付加する制御方法に変更しても良い。このような制御方法を採用しても、上記実施例1と略同様の作用を奏することができる。
本実施例1の3相DAB型DC/DCコンバータ及びその制御方法によれば、1次側インバータ10A及び2次側インバータ30Aのうちのいずれか一方又は両方のインバータ10A,30Aの駆動パルスS11〜S16,S31〜S36に、H側スイッチ11,13,15,31,33,35すべてが同時にオンするデューティ比D1,D2のパルスパターン、又はL側スイッチ12,14,16,32,34,36すべてがオンするデューティ比D1,D2のパルスパターンを付加している。そのため、特に入出力間の電圧差が大きい場合、同じ出力電力値でも、回路内を循環して出力電力に寄与しない電流値を大幅に低減することができるので、電力変換損失を低減することができる。これにより、各種の回路構成素子、放熱機器等の簡素化が可能となる。
本発明は、例えば、図3のような単相DAB型DC/DCコンバータの制御にも適用できる。
本発明の実施例2では、図3の単相DAB型DC/DCコンバータにおいて、制御部(説明の便宜上、符号「40A」を付す。)を次のように構成している。
本実施例2の制御部40Aは、例えば、図1−2又は図15と略同様に構成され、4つの1次側駆動パルスS11〜S14を出力して1次側インバータ10内のH側スイッチ11,13及びL側スイッチ12,14をそれぞれオン/オフ動作させ、且つ、4つの2次側駆動パルスS31〜S34を出力して2次側インバータ30内のH側スイッチ31,33及びL側スイッチ32,34をそれぞれオン/オフ動作させ、1次側インバータ10の出力電圧又は出力電流と、2次側インバータ30の入力電圧又は入力電流と、の間の位相差φを変えて2次側インバータ30の出力電力を制御するものである。特に、本実施例2の制御部40Aは、4つの1次側駆動パルスS11〜S14中及び/又は4つの2次側駆動パルスS31〜S34中に、H側スイッチ11,13,31,33のすべてを同時にオンするパルスパターン、及び/又は、L側スイッチ12,14,32,34のすべてを同時にオンするパルスパターンを付加する機能を有している。
図16は、本発明の実施例2の定常状態デッドタイム無しの駆動パルスS11〜S14のパターン図である。
駆動パルスS11〜S14のHによってスイッチ11〜14がオンし、駆動パルスS11〜S14のLによってスイッチ11〜14がオフする。駆動パルスS11〜S14の周波数ωは一定、各スイッチ11〜14のオン/オフのデューティ比は0.5である。1周期の回路モード(1)及び(2)に示すように、アームA,Bの位相差は180°に固定されている。回路モード(1)及び(2)において、全H側スイッチ11,13がオンになるデューティ比D1のパルスパターンが付加されている。1次側駆動パルスパターンと2次側駆動パルスパターンとの間には、位相差φが設けられる。
例えば、図3の単相DAB型DC/DCコンバータにおいて、負荷の変動により、2次側電圧Vdc2が0V(短絡状態)になった場合の制御方法を説明する。
図17は、本実施例2と従来の1次側デューティ比D1に対する変圧器電流実効値Itrans(rms)のシミュレーションの差異を示す図である。
シミュレーション条件は、1次側電圧Vdc1が有り、2次側電圧Vdc2が無し(0V)、2次側デューティ比D2が1.0、及び、出力電力指令値である位相差φが0deg(出力電力指令値0W)である。図17では、1次側デューティ比D1を0〜1の範囲で変更した場合の本実施例2と従来の変圧器電流実効値Itransの差異が示されている。
従来は、1次側デューティ比D1が常に1で動作しているので、変圧器電流実効値Itransが大きい。本実施例2では、1次側デューティ比D1を0〜1の範囲で変化させるため、変圧器電流実効値Itransを減少させることが可能である。特に、1次側デューティ比D1が0の時に、変圧器電流実効値Itransが最小電流値となる。
本実施例2は、次の(a)、(b)のように変形しても良い。
(a) 図16では、第1デューティ比D1のパルスパターンにより、1次側インバータ10内の全H側スイッチ11,13がオンする制御方法になっているが、全L側スイッチ12,14がオンする制御方法、或いは、全H側スイッチ11,13と全L側スイッチ12,14とが交互にオンする制御方法に変更しても、上記実施例2と同様の作用を奏することができる。
(b) 図16では、1次側駆動パルスS11〜S14に、第1デューティ比D1のパルスパターンを付加した制御方法を説明したが、2次側駆動パルスS31〜S34にのみ、第2デューティ比D2のパルスパターンを付加する制御方法、或いは、第1デューティ比D1及び第2デューティ比D2のパルスパターンを共に付加する制御方法に変更しても、上記実施例2と略同様の作用を奏することができる。
本実施例2によれば、回路モード(1)及び(2)において、第1デューティ比D1及び/又は第2デューティ比D2のパルスパターンの付加により、全H側スイッチ11,13,31,33及び/又は全L側スイッチ12,14,32,34がオンするので、回路内を循環する電流が理論上0Aとなる。そのため、特に、入出力間の電圧差が大きい場合に顕著となる回路内を循環する無効電流を抑制することができる。
本発明は、上記実施例1、2及びその変形例に限定されず、その他の利用形態や変形が可能である。この変形例としては、例えば、次の(1)〜(4)のようなものがある。
(1) 実施例1、2の制御方法において、駆動パルスS11〜S16、S31〜S36中にデューティ比D1,D2のパルスパターンを付加すると、出力電力が減少する。そのため、デューティ比D1,D2のパルスパターンの付加に対応して、入力電力を増加させれば、出力電力の減少を抑制できる。
(2) 図1−1及び図3において、変圧器20A,20に接続されたリアクトル17〜19等には、その変圧器20A,20の偏磁防止用のコンデンサを直列に接続しても良い。これにより、変圧器20A,20の偏磁を防止して電力変換効率を向上できる。
(3) 図1−1及び図3に示すDAB型DC/DCコンバータにおける電力変換部の構成、或いは、図1−2及び図15等に示す制御部40,40Aの構成は、図示以外の構成に変更しても良い。又、1次側インバータ10A,10、2次側インバータ30A,30、及び変圧器20A,20は、3相及び単相以外に、4相以上に変更しても、本発明の制御方法を適用できる。
(4) 本発明は、DAB型DC/DCコンバータ以外の他のスイッチング電源装置及びその制御方法にも適用が可能である。
10,10A 1次側インバータ
11〜16,31〜36 スイッチ
17〜19 リアクトル
20,20A 変圧器
30,30A 2次側インバータ
37 2次側平滑コンデンサ
40,40A 制御部
41,41A 誤差部
42,42A 位相差算出部
43,43A 駆動パルス生成部
44,44A,45,45A パルスパターン付加部
46,46A デューティ比算出部
47,47A 1次側パルス駆動部
48,48A 2次側パルス駆動部
Claims (9)
- 複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、
1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、
複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、
複数の1次側駆動パルスを出力して前記1次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン/オフ動作させ、且つ、複数の2次側駆動パルスを出力して前記2次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン/オフ動作させ、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する制御部と、
を備え、
前記制御部は、
前記複数の1次側駆動パルス中及び/又は前記複数の2次側駆動パルス中に、前記高レベル側のスイッチのすべて及び/又は前記低レベル側のスイッチのすべてを同時にオンするパルスパターンを付加する構成にしたことを特徴とするスイッチング電源装置。 - 前記1次側インバータ、前記2次側インバータ、及び前記変圧器は、単相、3相又は4相以上の電力変換を行う構成になっている、
ことを特徴とする請求項1記載のスイッチング電源装置。 - 前記制御部は、
2次側指令値と前記2次側電圧又は前記2次側電流との誤差を求める誤差部と、
前記誤差に基づき、出力電力指令値となる前記位相差を算出する位相差算出部と、
前記位相差に基づき、前記複数の1次側駆動パルス及び前記複数の2次側駆動パルスを生成する駆動パルス生成部と、
前記1次側電圧と前記2次側電圧との電圧比、又は、前記1次側電流と前記2次側電流との電流比に基づき、前記高レベル側のスイッチのすべて及び/又は前記低レベル側のスイッチのすべてを同時にオンするパルスパターンの第1デューティ比及び/又は第2デューティ比を算出するデューティ比算出部と、
前記複数の1次側駆動パルス中に前記第1デューティ比のパルスパターンを付加し、及び/又は、前記複数の2次側駆動パルス中に前記第2デューティ比のパルスパターンを付加するパルスパターン付加部と、
を有することを特徴とする請求項1又は2記載のスイッチング電源装置。 - 前記第1デューティ比及び前記第2デューティ比は、
0〜1の範囲の値であることを特徴とする請求項3記載のスイッチング電源装置。 - 前記1次側インバータの入力側には、1次側平滑コンデンサが並列に接続され、
前記2次側インバータの出力側には、2次側平滑コンデンサが並列に接続されている、
ことを特徴とする請求項1〜4のいずれか1項記載のスイッチング電源装置。 - 前記1次側インバータの出力側と前記1次巻線との間、及び/又は、前記2次巻線と前記2次側インバータの入力側との間には、
リアクトルが接続されている、
ことを特徴とする請求項1〜5のいずれか1項記載のスイッチング電源装置。 - 前記リアクトルは、
前記変圧器の漏れインダクタンスにより構成されている、
ことを特徴とする請求項6記載のスイッチング電源装置。 - 前記リアクトルには、
前記変圧器の偏磁防止用のコンデンサが直列に接続されている、
ことを特徴とする請求項6又は7記載のスイッチング電源装置。 - 複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、
1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、
複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、
を備えるスイッチング電源装置の制御方法であって、
複数の1次側駆動パルス及び複数の2次側駆動パルスを生成し、
前記複数の1次側駆動パルス中及び/又は前記複数の2次側駆動パルス中に、前記高レベル側のスイッチのすべて及び/又は前記低レベル側のスイッチのすべてを同時にオンするパルスパターンを付加し、
前記複数の1次側駆動パルス又は前記パルスパターンが付加された前記複数の1次側駆動パルスにより、前記1次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン/オフ動作させ、且つ、前記複数の2次側駆動パルス又は前記パルスパターンが付加された前記複数の2次側駆動パルスにより、前記2次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン/オフ動作させ、
前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する、
ことを特徴とするスイッチング電源装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018239182A JP2020102933A (ja) | 2018-12-21 | 2018-12-21 | スイッチング電源装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018239182A JP2020102933A (ja) | 2018-12-21 | 2018-12-21 | スイッチング電源装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020102933A true JP2020102933A (ja) | 2020-07-02 |
Family
ID=71140099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018239182A Pending JP2020102933A (ja) | 2018-12-21 | 2018-12-21 | スイッチング電源装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020102933A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020198745A (ja) * | 2019-06-05 | 2020-12-10 | 新電元工業株式会社 | スイッチング電源装置とその制御回路及び制御方法 |
EP3940943A1 (en) * | 2020-07-13 | 2022-01-19 | Delta Electronics, Inc. | Isolated resonant converter and control method thereof |
JP7492441B2 (ja) | 2020-11-17 | 2024-05-29 | 新電元工業株式会社 | スイッチング電源装置、その制御装置及び制御方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027264A (en) * | 1989-09-29 | 1991-06-25 | Wisconsin Alumni Research Foundation | Power conversion apparatus for DC/DC conversion using dual active bridges |
JP2016012970A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
WO2016038967A1 (ja) * | 2014-09-11 | 2016-03-17 | 株式会社村田製作所 | 電力変換装置 |
JP2016149834A (ja) * | 2015-02-10 | 2016-08-18 | 新電元工業株式会社 | Dc/dcコンバータ |
JP2018026961A (ja) * | 2016-08-10 | 2018-02-15 | Tdk株式会社 | スイッチング電源装置 |
-
2018
- 2018-12-21 JP JP2018239182A patent/JP2020102933A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027264A (en) * | 1989-09-29 | 1991-06-25 | Wisconsin Alumni Research Foundation | Power conversion apparatus for DC/DC conversion using dual active bridges |
JP2016012970A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
WO2016038967A1 (ja) * | 2014-09-11 | 2016-03-17 | 株式会社村田製作所 | 電力変換装置 |
JP2016149834A (ja) * | 2015-02-10 | 2016-08-18 | 新電元工業株式会社 | Dc/dcコンバータ |
JP2018026961A (ja) * | 2016-08-10 | 2018-02-15 | Tdk株式会社 | スイッチング電源装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020198745A (ja) * | 2019-06-05 | 2020-12-10 | 新電元工業株式会社 | スイッチング電源装置とその制御回路及び制御方法 |
JP7304125B2 (ja) | 2019-06-05 | 2023-07-06 | 新電元工業株式会社 | スイッチング電源装置とその制御回路及び制御方法 |
EP3940943A1 (en) * | 2020-07-13 | 2022-01-19 | Delta Electronics, Inc. | Isolated resonant converter and control method thereof |
JP7492441B2 (ja) | 2020-11-17 | 2024-05-29 | 新電元工業株式会社 | スイッチング電源装置、その制御装置及び制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910078B1 (ja) | Dc/dc変換器およびac/dc変換器 | |
US9712070B2 (en) | Power conversion device | |
JP4715429B2 (ja) | 交直変換回路 | |
US10199927B2 (en) | PWM scheme based on space vector modulation for three-phase rectifier converters | |
You et al. | Applying reduced general direct space vector modulation approach of AC–AC matrix converter theory to achieve direct power factor controlled three-phase AC–DC matrix rectifier | |
EP2477304A1 (en) | Method and apparatus for generating a charging circuit | |
WO2019038979A1 (ja) | Dc/dcコンバータ | |
JP6647470B1 (ja) | 電力変換装置 | |
JP5819010B2 (ja) | 電力変換装置 | |
Bhattacharjee et al. | Sinusoidally modulated AC-link microinverter based on dual-active-bridge topology | |
JP6343187B2 (ja) | Dc/dcコンバータの制御装置及びその制御方法 | |
JP2020102933A (ja) | スイッチング電源装置及びその制御方法 | |
Pan et al. | Hybrid-modulation-based bidirectional electrolytic capacitor-less three-phase inverter for fuel cell vehicles: Analysis, design, and experimental results | |
JP6366543B2 (ja) | Dc/dcコンバータ | |
JP3584686B2 (ja) | 電圧形電力変換回路 | |
JP6467524B2 (ja) | 電力変換装置および鉄道車両 | |
JP7492441B2 (ja) | スイッチング電源装置、その制御装置及び制御方法 | |
Filba-Martinez et al. | Modulation and capacitor voltage balancing control of a four-level active-clamped dual-active-bridge DC-DC converter | |
JP7325347B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP6461439B1 (ja) | Dc/dcコンバータ | |
JP2012010507A (ja) | 直流電源装置 | |
Shu et al. | Universal Control Scheme to Achieve Seamless Dynamic Transition of Dual-Active-Bridge Converters Using Zero-Current-Prediction | |
JP2021197758A (ja) | スイッチング電源装置とその制御装置及び制御方法 | |
JP7304125B2 (ja) | スイッチング電源装置とその制御回路及び制御方法 | |
JP2020115727A (ja) | 電力変換装置の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231212 |