JP2018014152A - ニューラルネットワーク回路 - Google Patents
ニューラルネットワーク回路 Download PDFInfo
- Publication number
- JP2018014152A JP2018014152A JP2016142445A JP2016142445A JP2018014152A JP 2018014152 A JP2018014152 A JP 2018014152A JP 2016142445 A JP2016142445 A JP 2016142445A JP 2016142445 A JP2016142445 A JP 2016142445A JP 2018014152 A JP2018014152 A JP 2018014152A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ref
- line
- neural network
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000037430 deletion Effects 0.000 abstract 1
- 238000012217 deletion Methods 0.000 abstract 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 43
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 210000000225 synapse Anatomy 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/005—Read using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Neurology (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
ラインC1:VREF+VSET/2
ラインR1:VREF−VSET/2
そして、ラインC1,R1を除くラインC2及びC3,R2及びR3には、それぞれ以下の電圧を印加する。
ラインC2及びC3:VREF−VSET/4
ラインR2及びR3:VREF+VSET/4
Applied Physics A, vol.118,pp.770-786,2015
次に図2に示すように、同じくメモリスタG11を選択素子として消去,リセットを行う際には、その両端に消去電圧VRESETを反転バイアスで印加する。そのため、ラインC1,R1にそれぞれ以下の電圧を印加する。
ラインC1:VREF−VRESET/2
ラインR1:VREF+VRESET/2
そして、その他のラインC2及びC3,R2及びR3には、それぞれ基準電圧VREFを印加する。
ラインC1:VREF−VREAD
そして、その他のラインC2及びC3,R1〜R3には、それぞれ基準電圧VREFを印加する。
+VSET/2 → 「10100」
−VSET/2 → 「00100」
+VSET/4 → 「10010」
−VSET/4 → 「00010」
となる。
DAC1 ← 「10100」
DAC2 ← 「00010」
DAC3 ← 「00010」
DACa ← 「00100」
DACb ← 「10010」
+VSET/2 → 「10110」
−VSET/2 → 「00110」
となる。
DAC1 ← 「00110」
DAC2 ← 「10000」
DAC3 ← 「10000」
DACa ← 「10110」
DACb ← 「10000」
DACのビット数は、個別の設計に応じて適宜変更すれば良い。
各バイアス電圧は、必ずしもDAC3により生成する必要はなく、個別の電圧出力回路を用いても良い。
Claims (6)
- バイポーラ特性を有する可変抵抗素子であるメモリスタ(G11〜G33)を記憶素子として、前記記憶素子を格子状に結合してなる記憶部(2)と、
この記憶部にバイアス電圧を印加する電圧印加部(3)と、
前記記憶部にデータとしての抵抗値を低減させる書き込み,前記抵抗値を増大させる消去及び読み出しを行うため、前記電圧印加部を制御する制御部(4)と、
前記メモリスタを介して流れる電流を電圧に変換して出力する複数のI/V変換増幅回路(5)とを備え、
前記制御部は、前記記憶部の選択素子にデータの書き込み,消去及び読み出しを行う際に、非選択素子に対するディスターブを低減するように、前記電圧印加部を介して印加するバイアス電圧をそれぞれ変化させるニューラルネットワーク回路。 - 前記制御部は、前記データの書き込みを行う際に、基準電圧をVREF,書き込み電圧をVSETとすると、
選択素子の一端が接続されるラインには電圧(VREF+VSET/2)を、他端が接続されるラインには電圧(VREF−VSET/2)をそれぞれ印加させ、
その他のラインの一端側には電圧(VREF−VSET/4)を、他端側には電圧(VREF+VSET/4)をそれぞれ印加させる請求項1記載のニューラルネットワーク回路。 - 前記制御部は、前記データの消去を行う際に、基準電圧をVREF,消去電圧をVRESETとすると、
選択素子の一端が接続されるラインには電圧(VREF−VRESET/2)を、他端が接続されるラインには電圧(VREF+VRESET/2)をそれぞれ印加させ、
その他のラインには、それぞれ基準電圧VREFを印加させる請求項1又は2記載のニューラルネットワーク回路。 - 前記制御部は、前記記憶部にバイアス電圧を印加する際に、前記I/V変換増幅回路が有している帰還抵抗(Rf)を短絡することで、ボルテージフォロワとして動作させる請求項1から3の何れか一項に記載のニューラルネットワーク回路。
- 前記電圧印加部は、入力データ中の1ビットにより出力電圧の極性が設定可能であるD/Aコンバータで構成され、
前記制御部は、前記D/Aコンバータに入力するデータをバレルシフトさせて前記バイアス電圧を生成する請求1から4の何れか一項に記載のニューラルネットワーク回路。 - 前記制御部は、前記データの読み出しを行う際に、基準電圧をVREF,読み出し電圧をVREADとすると、
選択素子の一端が接続されるラインには電圧(VREF−VREAD)を、他端が接続されるラインには基準電圧VREFを印加させ、
その他のラインには、それぞれ基準電圧VREFを印加させる請求項1から5の何れか一項に記載のニューラルネットワーク回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016142445A JP6481667B2 (ja) | 2016-07-20 | 2016-07-20 | ニューラルネットワーク回路 |
PCT/JP2017/019370 WO2018016176A1 (ja) | 2016-07-20 | 2017-05-24 | ニューラルネットワーク回路 |
US16/249,190 US10943170B2 (en) | 2016-07-20 | 2019-01-16 | Neural network circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016142445A JP6481667B2 (ja) | 2016-07-20 | 2016-07-20 | ニューラルネットワーク回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018014152A true JP2018014152A (ja) | 2018-01-25 |
JP2018014152A5 JP2018014152A5 (ja) | 2018-09-06 |
JP6481667B2 JP6481667B2 (ja) | 2019-03-13 |
Family
ID=60992019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016142445A Active JP6481667B2 (ja) | 2016-07-20 | 2016-07-20 | ニューラルネットワーク回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10943170B2 (ja) |
JP (1) | JP6481667B2 (ja) |
WO (1) | WO2018016176A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019191930A (ja) * | 2018-04-25 | 2019-10-31 | 株式会社デンソー | ニューラルネットワーク回路 |
CN110401450A (zh) * | 2018-04-25 | 2019-11-01 | 株式会社电装 | 神经网络电路 |
JP2020004313A (ja) * | 2018-07-02 | 2020-01-09 | 株式会社東芝 | 強化学習システム |
JP2020009112A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社デンソー | ニューラルネットワーク回路 |
JP2021197191A (ja) * | 2020-06-11 | 2021-12-27 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型シナプスアレイ装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6756287B2 (ja) * | 2017-03-24 | 2020-09-16 | 株式会社デンソー | ニューラルネットワーク回路 |
JP6724870B2 (ja) | 2017-06-19 | 2020-07-15 | 株式会社デンソー | 人工ニューラルネットワーク回路の訓練方法、訓練プログラム、及び訓練装置 |
US11611352B2 (en) * | 2017-07-11 | 2023-03-21 | Technion Research & Development Foundation Limited | Reconfigurable DAC implemented by memristor based neural network |
JP7070190B2 (ja) * | 2018-07-18 | 2022-05-18 | 株式会社デンソー | ニューラルネットワーク回路 |
CN109086870B (zh) * | 2018-07-27 | 2019-05-31 | 重庆因普乐科技有限公司 | 一种基于忆阻器的三维卷积神经网络实现方法 |
DE102018213147A1 (de) * | 2018-08-07 | 2020-02-13 | Robert Bosch Gmbh | Auffrischen von mittels Memristoren gespeicherten Daten |
CN109800729B (zh) * | 2019-01-28 | 2020-12-08 | 清华大学 | 信号处理装置及信号处理方法 |
JP6818116B1 (ja) * | 2019-11-22 | 2021-01-20 | ウィンボンド エレクトロニクス コーポレーション | クロスバーアレイを用いた電子装置およびデータ処理方法 |
JP7150787B2 (ja) | 2020-07-31 | 2022-10-11 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型クロスバーアレイ装置 |
JP2022125660A (ja) | 2021-02-17 | 2022-08-29 | キオクシア株式会社 | 記憶装置及び記憶方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001516933A (ja) * | 1997-09-17 | 2001-10-02 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリセル装置 |
WO2006120903A1 (ja) * | 2005-05-11 | 2006-11-16 | Sharp Kabushiki Kaisha | 不揮発性半導体記憶装置 |
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
JP2013004143A (ja) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20140129498A1 (en) * | 2011-06-30 | 2014-05-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for non-supervised learning in an artificial neural network based on memristive nanodevices, and artificial neural network implementing said method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4496238B2 (ja) | 2007-06-04 | 2010-07-07 | 株式会社東芝 | 不揮発性メモリ装置 |
US8416604B2 (en) * | 2010-01-26 | 2013-04-09 | Industrial Cooperation Foundation Chonbuk National University | Method of implementing memristor-based multilevel memory using reference resistor array |
US8416609B2 (en) * | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
-
2016
- 2016-07-20 JP JP2016142445A patent/JP6481667B2/ja active Active
-
2017
- 2017-05-24 WO PCT/JP2017/019370 patent/WO2018016176A1/ja active Application Filing
-
2019
- 2019-01-16 US US16/249,190 patent/US10943170B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001516933A (ja) * | 1997-09-17 | 2001-10-02 | インフィネオン テクノロジース アクチエンゲゼルシャフト | メモリセル装置 |
WO2006120903A1 (ja) * | 2005-05-11 | 2006-11-16 | Sharp Kabushiki Kaisha | 不揮発性半導体記憶装置 |
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
JP2013004143A (ja) * | 2011-06-16 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20140129498A1 (en) * | 2011-06-30 | 2014-05-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for non-supervised learning in an artificial neural network based on memristive nanodevices, and artificial neural network implementing said method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019191930A (ja) * | 2018-04-25 | 2019-10-31 | 株式会社デンソー | ニューラルネットワーク回路 |
CN110401450A (zh) * | 2018-04-25 | 2019-11-01 | 株式会社电装 | 神经网络电路 |
JP2020004313A (ja) * | 2018-07-02 | 2020-01-09 | 株式会社東芝 | 強化学習システム |
JP2020009112A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社デンソー | ニューラルネットワーク回路 |
JP7124498B2 (ja) | 2018-07-06 | 2022-08-24 | 株式会社デンソー | ニューラルネットワーク回路 |
JP2021197191A (ja) * | 2020-06-11 | 2021-12-27 | ウィンボンド エレクトロニクス コーポレーション | 抵抗変化型シナプスアレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190147330A1 (en) | 2019-05-16 |
WO2018016176A1 (ja) | 2018-01-25 |
JP6481667B2 (ja) | 2019-03-13 |
US10943170B2 (en) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6481667B2 (ja) | ニューラルネットワーク回路 | |
US11157803B2 (en) | Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other | |
US10305457B2 (en) | Voltage trimming circuit and integrated circuit including the voltage trimming circuit | |
JP2018014152A5 (ja) | ||
US20230082240A1 (en) | Methods and systems of operating a neural circuit in a non-volatile memory based neural-array | |
JP6756287B2 (ja) | ニューラルネットワーク回路 | |
KR20000033906A (ko) | 다중비트 메모리셀의 데이터 센싱장치 | |
US9548114B2 (en) | Resistive semiconductor memory capable of performing incremental step pulse programming (ISPP) based on digital code values of memory cells | |
KR102497616B1 (ko) | 메모리 내 데이터 판독을 위한 디바이스 및 방법 | |
CN110797062A (zh) | 忆阻器的读写电路及读写方法 | |
TWI615854B (zh) | 記憶體裝置 | |
CN109584932A (zh) | 记忆体装置及其操作方法 | |
CN110445489B (zh) | 一种数位比较电路及其操作方法 | |
US9230616B2 (en) | Memory devices, memory device operational methods, and memory device implementation methods | |
US11017286B2 (en) | Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other | |
US11244723B1 (en) | Device for high dimensional encoding | |
KR102084053B1 (ko) | 멀티 레벨의 컨덕턴스를 가지는 뉴로모픽 시냅스 장치 및 이의 동작 방법 | |
JP2010219316A (ja) | 電圧制御回路 | |
Wang et al. | Design of a multi-state memristive memory | |
JP5159847B2 (ja) | 抵抗変化メモリ装置 | |
CN114765044A (zh) | 用于存储器内运算的存储器装置及数据权重状态判断方法 | |
KR101905746B1 (ko) | 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법 | |
JP5950647B2 (ja) | 基準電圧回路 | |
US9973204B1 (en) | Resistor string digital to analog converter | |
US11437101B2 (en) | Resistive memory storage apparatus and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6481667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |