CN114765044A - 用于存储器内运算的存储器装置及数据权重状态判断方法 - Google Patents

用于存储器内运算的存储器装置及数据权重状态判断方法 Download PDF

Info

Publication number
CN114765044A
CN114765044A CN202110234506.9A CN202110234506A CN114765044A CN 114765044 A CN114765044 A CN 114765044A CN 202110234506 A CN202110234506 A CN 202110234506A CN 114765044 A CN114765044 A CN 114765044A
Authority
CN
China
Prior art keywords
value
weight
data
resistance
accumulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110234506.9A
Other languages
English (en)
Inventor
林志昇
李思翰
林育辉
苏建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN114765044A publication Critical patent/CN114765044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种用于存储器内运算的存储器装置，包含多个数据通道、存储单元阵列、最大累加权重产生阵列、最小累加权重产生阵列、参考值产生器以及比较器。数据通道依据数据输入而具有开启数量。存储单元阵列依据数据通道开启数量、第一阻值及第二阻值产生累加数据权重值。最大累加权重产生阵列依据数据通道开启数量及第一阻值产生最大累加权重值。最小累加权重产生阵列依据数据通道开启数量及第二阻值产生最小累加权重值。参考值产生器依据最大累加权重值及最小累加权重值产生参考值。比较器比较累加数据权重值与参考值以产生数据权重状态。

Description

用于存储器内运算的存储器装置及数据权重状态判断方法
技术领域
本发明关于一种存储器装置，特别关于一种用于存储器内运算的存储器装置。
背景技术
可变电阻式存储器(Resistive random-access memory，ReRAM)可以借由多个存储元件的不同阻值状态以存储不同数据，且通过参考电流或电压来取得存储元件的阻值状态，便可辨别存储器所存储之数据。目前而言，参考电流或电压多设定为固定数值或从多组固定数值中择一。
然而，当输入数据的通道数量改变时，所适用的参考电流或电压亦有所不同，以固定数值作为参考电流或电压的数据判断架构将限制存储器装置仅能操作于固定数据通道数量。因此，对于有输入数据通道变动需求的存储器装置，特别应用于存储器内运算的存储器装置，其操作模式将遭受限制。
发明内容
鉴于上述，本发明提供一种用于存储器内运算的存储器装置及数据权重状态判断方法。
依据本发明一实施例的用于存储器内运算的存储器装置，包含多个数据通道、存储单元阵列、最大累加权重产生阵列、最小累加权重产生阵列、参考值产生器以及比较器。数据通道依据数据输入而具有一开启数量。存储单元阵列连接于数据通道，且用于依据数据通道开启数量、第一阻值及第二阻值产生累加数据权重值，其中第一阻值小于第二阻值。最大累加权重产生阵列连接于数据通道，且用于依据数据通道开启数量及第一阻值产生最大累加权重值。最小累加权重产生阵列连接于数据通道，且用于依据数据通道开启数量及第二阻值产生最小累加权重值。参考值产生器连接于最大累加权重产生阵列及最小累加权重产生阵列，且用于依据最大累加权重值及最小累加权重值产生至少一参考值。比较器连接于存储单元阵列及参考值产生器，且用于比较累加数据权重值与所述至少一参考值，以产生并输出数据权重状态。
依据本发明一实施例的用于存储器内运算的数据权重状态判断方法，适用于包含多个数据通道及一存储单元阵列的存储器装置。所述数据权重状态判断方法包含：依据数据通道的开启数量及第一阻值产生最大累加权重值；依据数据通道的开启数量及第二阻值产生最小累加权重值；依据最大累加权重值及最小累加权重值产生至少一参考值；以及比较存储单元阵列的累加数据权重及所述至少一参考值，以产生并输出数据权重状态；其中第一阻值小于第二阻值。
借由上述结构，本发明所公开的用于存储器内运算的存储器装置及数据权重状态判断方法，借由跟随数据通道开启数量而产生上下基准值再据以产生参考值，可以不受固定操作模式限制而能够操作于各种数据通道开启数量，具有高适应性。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为依据本发明一实施例所示的存储器装置的功能方块图。
图2为依据本发明一实施例所示的最大累加权重值、最小累加权重值与数据通道开启数量的关系图。
图3为依据本发明一实施例所示的存储器装置的电路示意图。
图4为依据本发明一实施例所示的存储器装置的参考值产生器的电路示意图。
图5A为依据本发明一实施例所示的存储器装置所产生的参考值分布示意图。
图5B为依据本发明另一实施例所示的存储器装置所产生的参考值分布示意图。
图6为依据本发明一实施例所示的存储器装置的部分电路示意图。
图7为依据本发明另一实施例所示的存储器装置的功能方块图。
图8为依据本发明一实施例所示的存储器装置的相对位置放大器的电路示意图。
图9为依据本发明一实施例所示的存储器装置的电流电压转换电路的电路示意图。
图10为依据本发明一实施例所示的数据权重状态判断方法的流程图。
其中，附图标记：
1、1’ 存储器装置
11 数据通道
12 存储单元阵列
13 最大累加权重产生阵列
14 最小累加权重产生阵列
15 参考值产生器
16 比较器
17 相对位置放大器
111 输入端
121a、121b 存储单元
131 第一电阻单元
141 第二电阻单元
122a、122b、132、142 感测放大器
123 切换电路
161a、161b、161c 比较元件
162 输出端
171a、171b、171c 输入端
172a、172b、172c 输出端
173a、173b、173c 电流电压转换电路
R1～R4 电阻串
M1～M8 晶体管
Data<0>、Data<1>……Data<M> 数据电压
WS 数据权重状态
∑Wtop 最大累加权重
∑Wbottom 最小累加权重
Vtop 最大累加权重值
Vbottom 最小累加权重值
Vweight 累加数据权重值
VDD 工作电压
Vclamp 钳位电压
I1、I2、I3、Iweight 电流
Ref0、Ref1、Ref2 参考值
112、102、012、002 数据权重状态
WS1～WS4 数据权重状态
S1～S4 步骤
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求书及附图，任何熟悉相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参考图1，图1为依据本发明一实施例所示的用于存储器内运算的存储器装置1。如图1所示，存储器装置1包含多个数据通道11、存储单元阵列12、最大累加权重产生阵列13、最小累加权重产生阵列14、参考值产生器15以及比较器16。其中，数据通道11电性连接于存储单元阵列12、最大累加权重产生阵列13以及最小累加权重产生阵列14，参考值产生器15电性连接于最大累加权重产生阵列13以及最小累加权重产生阵列14，且比较器16电性连接于存储单元阵列12及参考值产生器15。
数据通道11用于接收数据输入，并依据数据输入而具有一开启数量。进一步来说，数据输入可以包含数据电压Data<0>、Data<1>……Data<M>，其中属于高电位的数据电压的数量便作为数据通道11的开启数量。
存储单元阵列12可以为忆阻器(Memristor)式存储器，如可变电阻式存储器(Resistive random-access memory，ReRAM)、磁阻式存储器(Magnetoresistive Memory)等，亦可以晶体管(Transistor)的导通电阻实施。存储单元阵列12包含多个存储单元分别连接于数据通道11，且每个存储单元具有第一阻值或第二阻值，其中第一阻值小于第二阻值。进一步来说，具有第一阻值的存储单元处于低阻态，存有权重1，具有第二阻值的存储单元则处于高阻态，存有权重0。存储单元阵列12可以依据数据通道11的开启数量、第一阻值及第二阻值来产生累加数据权重值。进一步来说，存储单元阵列12可以包含相同于数据通道11的数量的存储单元，一对一地连接于数据通道11，当数据通道11开启时，对应的存储单元便会提供所存储的权重(即提供第一阻值或第二阻值)，存储单元阵列12可以累加对应于开启的数据通道11的存储单元提供的权重，并产生便对应于累加所得的权重的电参数(电流值或电压值)来作为累加数据权重值。
最大累加权重产生阵列13用于依据数据通道11的开启数量及第一阻值来产生最大累加权重值。如前所述，第一阻值对应于权重1，最大累加权重产生阵列13所执行的运作可视为累加开启数量的权重1，并产生对应于累加所得的权重的电参数(电流值或电压值)来作为最大累加权重值。最小累加权重产生阵列14则用于依据数据通道11的开启数量及第二阻值来产生最小累加权重值。如前所述，第二阻值对应于权重0，最小累加权重产生阵列14所执行的运作可视为累加开启数量的权重0，并产生对应于累加所得的权重的电参数(电流值或电压值)来作为最小累加权重值。
参考值产生器15用于依据最大累加权重值及最小累加权重值来产生至少一参考值。进一步来说，参考值产生器15可以产生介于最大累加权重与最小累加权重之间的至少一参考值。特别来说，参考值的数量可以取决于数据通道11的开启数量，例如为数据通道11的开启数量减一。
比较器16用于比较存储单元阵列12所产生的累加数据权重值以及参考值产生器15所产生的参考值，以产生并输出数据权重状态WS。进一步来说，当参考值的数量为一时，比较器16可以判断累加数据权重值大于或小于参考值，并将判断结果作为数据权重状态WS，而当参考值的数量为多个时，比较器16可以分别比较累加数据权重值与所述多个参考值以产生多个比较结果，且所述多个比较结果组成数据权重状态WS。
借由上述存储器装置1内各元件的运作，存储器装置1可以跟随数据通道11的开启数量的变动而调整用于产生参考值的上下基准值，借此产生合适的参考值。以附图来说明，请参考图2，图2为依据本发明一实施例所示的最大累加权重值、最小累加权重值与数据通道开启数量的关系图。如图2所示，对于可变电阻式存储器来说，随着数据通道开启数量的增加，则存储器的每行存储单元所能具有的最大累加权重∑Wtop将增加，且最大累加权重∑Wtop所对应的电流值(累加权重电流值)也将增加，而每行存储单元所能具有的最小累加权重∑Wbottom虽维持为0，但最小累加权重∑Wbottom所对应的累加权重电流值将增加。
因此，固定的参考值仅适用于数据通道开启数量固定的运作架构。相较之下，本发明存储器装置1可以取得最大累加权重值(如上述最大累加权重∑Wtop所对应的累加权重电流值)及最小累加权重值(如上述最小累加权重∑Wbottom所对应的累加权重电流值)来作为产生参考值的上下基准值，故可操作于各种数据通道开启数量，具有高适应性。
进一步来说明存储器装置1的存储单元阵列12、最大累加权重产生阵列13以及最小累加权重产生阵列14的电路架构，请参考图3，图3为依据本发明一实施例所示的存储器装置的电路示意图。如图3所示，存储器装置1的数据通道11各具有输入端111，用于接收数据输入。存储单元阵列12可以包含多个存储单元121a及121b、多个感测放大器(SenseAmplifier，SA)122a及122b以及切换电路123。其中，存储单元121a及121b排列为两行，分别连接于感测放大器122a及122b，且感测放大器122a及122b皆连接于切换电路123。
第一列存储单元121a分别连接于数据通道11，且用于依据数据通道11的开启数量提供一分流电阻。进一步来说，存储单元121a可以为一个晶体管搭配一个电阻(1T1R)的结构。当数据通道11接收到高电位信号(即开启)时，存储单元121a的晶体管会被致能而使电流流经电阻。对应于开启的数据通道11的存储单元121a中的电阻相互并联而形成分流电阻。感测放大器122a用于依据第一列存储单元121a所提供的分流电阻产生第一权重值。进一步来说，感测放大器122a可以产生对应于第一行存储单元121a所提供的分流电阻的电参数(电流值或电压值)来作为第一权重值。同理于第一列存储单元121a及感测放大器122a的运作，第二列存储单元121b分别连接于数据通道11且用于依据数据通道11的开启数量提供一分流电阻，感测放大器122b则用于依据此分流电阻产生第二权重值。
切换电路123用于切换以取得第一权重值及第二权重值中的一者以作为累加数据权重值。进一步来说，切换电路123可以包含多个开关元件分别连接于感测放大器122a与比较器16之间以及感测放大器122b与比较器16之间。这些开关元件可以受信号或人为控制而导通感测放大器122a与比较器16之间的电路或感测放大器122b与比较器16之间的电路。
图3示例性地显示存储单元阵列12包含两列存储单元及两个感测放大器122a及122b，而于其他实施例中，存储单元阵列可以包含一或两列以上的存储单元及对应数量的感测放大器。于两列以上的存储单元的实施例中，切换电路可以切换以导通比较器与其中一列存储单元之间的电路以取得累加数据权重值。于一列存储单元行的实施例中，存储单元阵列可以不设置切换电路，存储单元依据数据通道的开启数量提供一分流电阻，感测放大器便依据此分流电阻产生累加数据权重值。
于图3中，最大累加权重产生阵列13包含多个第一电阻单元131及感测放大器132，其中所述多个第一电阻单元131彼此串接并连接于感测放大器132。所述多个第一电阻单元131各具有第一阻值且分别连接于数据通道11，且用于依据数据通道11的开启数量提供一分流电阻。进一步来说，第一电阻单元131可以为一个晶体管搭配一个电阻(1T1R)的结构，其中所述电阻具有第一阻值。如前所述，第一阻值指示低阻态，以下将具有第一阻值的电阻称为低阻态电阻。当数据通道11接收到高电位信号(即开启)时，第一电阻单元131的晶体管会被致能而使电流流经低阻态电阻。对应于开启的数据通道11的第一电阻单元131中的低阻态电阻并联而形成分流电阻。也就是说，所述多个第一电阻单元131所提供的分流电阻由同于数据通道11开启数量的低阻态电阻并联而成。感测放大器132用于依据所述多个第一电阻单元131所提供的分流电阻产生最大累加权重值。进一步来说，感测放大器132可以产生对应于所述多个第一电阻单元131所提供的分流电阻的电参数(电流值或电压值)来作为最大累加权重值。
最小累加权重产生阵列14包含多个第二电阻单元141及感测放大器142，其中所述多个第二电阻单元141彼此串接并连接于感测放大器142。所述多个第二电阻单元141各具有第二阻值且分别连接于数据通道11，且用于依据数据通道11的开启数量提供一分流电阻。进一步来说，第二电阻单元141可以为一个晶体管搭配一个电阻(1T1R)的结构，其中所述电阻具有第二阻值。如前所述，第二阻值指示高阻态，以下将具有第二阻值的电阻称为高阻态电阻。当数据通道11接收到高电位信号(即开启)时，第二电阻单元141的晶体管会被致能而使电流流经高阻态电阻。对应于开启的数据通道11的第二电阻单元141中的高阻态电阻并联而形成分流电阻。也就是说，所述多个第二电阻单元141所提供的分流电阻由同于数据通道开启数量的高阻态电阻并联而成。感测放大器142用于依据所述多个第二电阻单元141所提供的分流电阻产生最小累加权重值。进一步来说，感测放大器142可以产生对应于所述多个第二电阻单元141所提供的分流电阻的电参数(电流值或电压值)来作为最小累加权重值。
参考值产生器15连接于最大累加权重产生阵列13及最小累加权重产生阵列14，且可以依据最大累加权重值及最小累加权重值产生至少一参考值。比较器16连接于存储单元阵列12及参考值产生器15，可以将从存储单元阵列12取得的累加数据权重值与至少一参考值比对以产生数据权重状态，并将数据权重状态借由输出端162输出。
进一步说明参考值产生器15的电路架构，请参考图4，图4为依据本发明一实施例所示的存储器装置的参考值产生器的电路示意图。如图4所示，参考值产生器15可以包含由多个电阻串接而成的电阻串R1～R4，电阻串R1～R4的两端可以分别接收最大累加权重值Vtop与最小累加权重值Vbottom，即分别连接于最大累加权重产生阵列13及最小累加权重产生阵列14。电阻串R1～R4中每两个电阻之间具有一参考值输出端，用于提供一参考值，即该参考值输出端的电压值。以包含四个电阻的电阻串R1～R4为例，其具有三个参考值输出端分别输出参考值Ref2、Ref1及Ref0，而此三个参考值Ref2、Ref1及Ref0可以用以区分四种数据权重状态，例如112、102、012及002。
于此要特别说明的是，图4仅示例性地显示四个电阻及其产生的三个参考值，非意图限制参考值产生器15所含的电阻的数量及其产生的参考值的数量。另外，图4所示的电路架构适用于最大累加权重值及最小累加权重值为电压值的实施方式，而对于最大累加权重值及最小累加权重值为电流值的实施方式来说，参考值产生器15可以更包含电流电压转换电路连接于最大累加权重产生阵列13与电阻串之间，且连接于最小累加权重产生阵列14与电阻串之间，并用于将最大累加权重值及最小累加权重值转换为电压值。
请一并参考图4、图5A及图5B，其中图5A为依据本发明一实施例所示的存储器装置所产生的参考值分布示意图，图5B则为依据本发明另一实施例所示的存储器装置所产生的参考值分布示意图。于图5A的实施例中，电阻串R1～R4中的每个电阻具有相同的阻值，因此如图5A所示，参考值Ref2、Ref1及Ref0平均分布于最大累加权重值Vtop与最小累加权重值Vbottom之间，即由参考值Ref2、Ref1及Ref0所区分的四个数据权重状态112、102、012及002的判断区间大小相等。于图5B的实施例中，电阻串R1～R4的电阻数量为2的倍数，且电阻串R1～R4中的电阻阻值由电阻串R1～R4的两端向中心递减。举例来说，电阻R1及R4的阻值为电阻R2及R3的10倍。如此一来，如图5B所示，数据权重状态112、102、012及002的判断区间大小可以呈常态分布，特别适用于人工智能(Artificial intelligence，AI)运算。图5A及图5B示例性地呈现两种参考值分布设定，但本发明不限于此。
进一步说明比较器16的电路架构，请参考图6为依据本发明一实施例所示的存储器装置的部分电路示意图。如图6所示，比较器16包含多个比较元件161a、161b及161c。其中，比较器16在执行比较作业时所使用的比较元件161a、161b及161c的数量对应于参考值Ref2、Ref1及Ref0的数量。比较元件161a、161b及161c可以比较累加数据权重值与各参考值Ref2、Ref1及Ref0的大小，且可以将比较结果以数字或模拟形式输出。以数字形式来举例说明，当累加数据权重值大于参考值Ref2时，比较元件161a可以输出1，而当累加数据权重值小于参考值Ref2时，比较元件161a可以输出0。比较元件161b及161c亦具相同比较机制。
比较元件161a、161b及161c各自输出的比较结果可以组成数据权重状态WS1、WS2、WS3或WS4。图6示例性地示出对应于三个参考值Ref2、Ref1及Ref0的四种数据权重状态WS1～WS4，其中数据权重状态WS1指示002，数据权重状态WS2指示012，数据权重状态WS3指示102，数据权重状态WS4则指示112。于此要特别说明的是，图6仅示例性地显示三个参考值及其所区分的四种数据权重状态，非意图限制参考值产生器15所产生的参考值的数量及其区分的数据权重状态数量。
请参考图7，图7为依据本发明另一实施例所示的存储器装置的功能方块图。如图7所示，存储器装置1’除了前列实施例所述的数据通道11、存储单元阵列12、最大累加权重产生阵列13、最小累加权重产生阵列14、参考值产生器15及比较器16之外，更包含相对位置放大器17。其中，数据通道11、存储单元阵列12、最大累加权重产生阵列13、最小累加权重产生阵列14、参考值产生器15及比较器16的运作如同前列实施例所述，于此不再赘述。
相对位置放大器17具有三个输入端分别连接于存储单元阵列12、最大累加权重产生阵列13及最小累加权重产生阵列14。相对位置放大器17用于放大累加数据权重值、最大累加权重值与最小累加权重值之间的多个电压差，再通过连接于参考值产生器15的两个输出端，分别将经放大处理的最大累加权重值及最小累加权重值输出至参考值产生器15，以供参考值产生器15产生一或多个参考值，并通过连接于比较器16的输出端，将经放大处理的累加数据权重值输出至比较器16，以供比较器16判断数据权重状态WS。
进一步说明相对位置放大器17的电路架构，请参考图8及图9，其中图8为依据本发明一实施例所示的存储器装置的相对位置放大器的电路示意图，图9则为依据本发明一实施例所示的存储器装置的电流电压转换电路的电路示意图。
如图8所示，相对位置放大器17具有三个输入端171a～171c及三个输出端172a～172c，且包含三个电流电压转换电路173a～173c及多个晶体管M1～M6。输入端171a～171c分别连接于存储单元阵列12、最大累加权重产生阵列13及最小累加权重产生阵列14，以分别接收累加数据权重值、最大累加权重值及最小累加权重值。电流电压转换电路173a～173c分别连接于输入端171a～171c以将累加数据权重值、最大累加权重值及最小累加权重值分别转换为电压值。如图9所示，电流电压转换电路173a可以包含晶体管M7及M8，其中晶体管M7的源极连接输入端171a，用于接收存储单元阵列12产生的电流Iweight，晶体管M7的栅极则用于接收钳位电压Vclamp，晶体管M7的漏极连接晶体管M8的漏极，晶体管M8的源极用于接收工作电压VDD，而晶体管M8的栅极便可提供对应于电流Iweight的电压值，作为经转换的累加数据权重值Vweight。晶体管M8的栅极连接于图8的晶体管M1的栅极，以将经转换的累加数据权重值提供至晶体管M1～M6组成的放大电路来进行放大处理。电流电压转换电路173b及173c的组成及运作机制皆同于电流电压转换电路173a，因此不予赘述。
特别来说，设置有电流电压转换电路173a～173c的相对位置放大器17适用于最大累加权重值及最小累加权重值为电流值的实施方式，而对于最大累加权重值及最小累加权重值为电压值的实施方式来说，相对位置放大器17不需设置电流电压转换电路173a～173c。
于图8中，晶体管M1、M3、M4及M6组成第一差分放大器，用于将累加数据权重值与最小累加权重值间之电压差放大特定倍率。进一步来说，第一差分放大器可以基于最小累加权重值所对应的电流I3，产生累加数据权重值与最小累加权重值间之电压差放大特定倍率后所对应的电流I1。晶体管M1及M3的栅极分别接收累加数据权重值及最小累加权重值，晶体管M1及M3的源极皆接收工作电压VDD，晶体管M1及M3的漏极分别连接于晶体管M4及M6的漏极，晶体管M4及M6组成电流镜，于此便不详述两者的连接关系。
晶体管M2、M3、M5及M6则组成第二差分放大器，用于将最大累加权重值与最小累加权重值间之电压差放大特定倍率。进一步来说，第二差分放大器可以基于对应于的最小累加权重值的电流I3，产生累加数据权重值与最大累加权重值间之电压差放大特定倍率后所对应的电流I2。进一步来说，晶体管M2的栅极接收最大累加权重值，源极接收工作电压VDD，而漏极则连接于晶体管M5的漏极，晶体管M5及M6亦组成电流镜，于此便不详述两者的连接关系。
以公式来表示电流I1、I2及I3的数值：
I1＝A*(Iweight-Ibottom)；
I2＝A*(Itop-Ibottom)；
I3＝Ibottom；
其中，Iweight代表对应于累加数据权重值对应的电流值，Ibottom代表对应于最小累加权重值的电流值，Itop代表对应于最大累加权重值的电流值，A代表放大所用的特定倍率。
输出端172a～172c分别连接于晶体管M1、M2及M3的漏极以取得经放大处理后的累加数据权重值、最大累加权重值及最小累加权重值。其中，输出端172a连接于比较器16以提供经放大处理后的累加数据权重值至比较器16，而输出端172b及172c则连接于参考值产生器15以提供经放大处理后的最大累加权重值及最小累加权重值至参考值产生器15。以上示例性地描述以最小累加权重值作为基准来进行放大处理的实施方式，于其他实施方式中，相对位置放大器17亦可以最大累加权重值或累加数据权重值作为基准来进行放大处理。
本发明亦提供用于存储器内运算的数据权重状态判断方法。请参考图10，图10为依据本发明一实施例所示的数据权重状态判断方法的流程图。如图10所示，数据权重状态判断方法包含步骤S1：依据数据通道的开启数量及第一阻值产生最大累加权重值；步骤S2：依据数据通道的开启数量及第二阻值产生最小累加权重值；步骤S3：依据最大累加权重值及最小累加权重值产生至少一参考值；步骤S4：比较存储单元阵列的累加数据权重值及所述至少一参考值以产生并输出数据权重状态。上述数据权重状态判断方法可适用于包含多个数据通道及一存储单元阵列的存储器装置，例如前列实施例所述的存储器装置1或1’。进一步来说，上列步骤S1可以由图1所示的存储器装置1或图7所示的存储器装置1’的最大累加权重产生阵列13执行，步骤S2可以由最小累加权重产生阵列14执行，步骤S3可以由参考值产生器15执行，步骤S4则可以比较器16执行。步骤S1～S4的详细运作皆如前列实施例所述的各元件的运作，于此不再赘述。
借由上述结构，本发明所公开的用于存储器内运算的存储器装置及数据权重状态判断方法，借由跟随数据通道开启数量而产生上下基准值再据以产生参考值，可以不受固定操作模式限制而能够操作于各种数据通道开启数量，具有高适应性。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种用于存储器内运算的存储器装置，其特征在于，包含：
多个数据通道，依据数据输入而具有开启数量；
存储单元阵列，连接于该多个数据通道，用于依据该开启数量、第一阻值及第二阻值产生累加数据权重值；
最大累加权重产生阵列，连接于该多个数据通道，且用于依据该开启数量及该第一阻值产生最大累加权重值；
最小累加权重产生阵列，连接于该多个数据通道，且用于依据该开启数量及该第二阻值产生最小累加权重值；
参考值产生器，连接于该最大累加权重产生阵列及该最小累加权重产生阵列，且用于依据该最大累加权重值及该最小累加权重值产生至少一参考值；以及
比较器，连接于该存储单元阵列及该参考值产生器，且用于比较该累加数据权重值与该至少一参考值，以产生并输出数据权重状态；
其中该第一阻值小于该第二阻值。
2.如权利要求1所述的存储器装置，其特征在于，该最大累加权重产生阵列包含：
多个第一电阻单元，各具有该第一阻值且分别连接于该多个数据通道，并用于依据该多个数据通道的该开启数量提供第一分流电阻；以及
第一感测放大器，连接于该多个第一电阻单元，且用于依据该第一分流电阻产生该最大累加权重值；
其中该最小累加权重产生阵列包含：
多个第二电阻单元，各具有该第二阻值且分别连接于该多个数据通道，并用于依据该多个数据通道的该开启数量提供第二分流电阻；以及
第二感测放大器，连接于该多个第二电阻单元，且用于依据该第二分流电阻产生该最小累加权重值。
3.如权利要求1所述的存储器装置，其特征在于，更包含：
相对位置放大器，具有三个输入端分别连接于该存储单元阵列、该最大累加权重产生阵列及该最小累加权重产生阵列，用于放大该累加数据权重值、该最大累加权重值与该最小累加权重值之间的多个电压差，通过连接于该参考值产生器的两个输出端分别将经放大处理的该最大累加权重值及该最小累加权重值输出至该参考值产生器，且通过连接于该比较器的输出端将经放大处理的该累加数据权重值输出至该比较器。
4.如权利要求3所述的存储器装置，其特征在于，该相对位置放大器包含：
第一差分放大器，用于将该累加数据权重值与该最小累加权重值之间的电压差放大特定倍率；以及
第二差分放大器，用于将该最大累加权重值与该最小累加权重值之间的电压差放大该特定倍率。
5.如权利要求1所述的存储器装置，其特征在于，该参考值产生器包含：
电阻串，具有两端分别连接于该最大累加权重产生阵列及该最小累加权重产生阵列，该电阻串中每两个电阻之间具有参考值输出端，且该参考值输出端用于提供该至少一参考值。
6.如权利要求5所述的存储器装置，其特征在于，该电阻串中的多个电阻具有相同阻值。
7.如权利要求5所述的存储器装置，其特征在于，该电阻串的电阻数量为2的倍数，且该电阻串中的多个电阻的阻值由该电阻串的两端向中心递减。
8.如权利要求1所述的存储器装置，其特征在于，该至少一参考值的数量为多个，且该比较器包含：
多个比较元件，分别比较该累加数据权重值与该至少一参考值以产生多个比较结果，其中该多个比较结果组成该数据权重状态。
9.如权利要求1所述的存储器装置，其特征在于，该存储单元阵列包含：
多个第一存储单元，分别连接于该多个数据通道，用于依据该多个数据通道的该开启数量提供第三分流电阻，且每一该多个第一存储单元具有该第一阻值或该第二阻值；
多个第二存储单元，分别连接于该多个数据通道，用于依据该多个数据通道的该开启数量提供第四分流电阻，且每一该多个第二存储单元具有该第一阻值或该第二阻值；
第三感测放大器，连接于该多个第一存储单元，且用于依据该第三分流电阻产生第一权重值；
第四感测放大器，连接于该多个第二存储单元，且用于依据该第四分流电阻产生第二权重值；以及
切换电路，连接于该第三感测放大器及该第四感测放大器，且用于切换以将该第一权重值及该第二权重值中的一者作为该累加数据权重值并通过输出端输出至该比较器。
10.一种用于存储器内运算的数据权重状态判断方法，其特征在于，适用于包含多个数据通道及存储单元阵列的存储器装置，且包含：
依据该多个数据通道的开启数量及第一阻值产生最大累加权重值；
依据该多个数据通道的该开启数量及第二阻值产生最小累加权重值；
依据该最大累加权重值及该最小累加权重值产生至少一参考值；以及
比较该存储单元阵列的累加数据权重值及该至少一参考值，以产生并输出数据权重状态；
其中该第一阻值小于该第二阻值。
CN202110234506.9A 2021-01-13 2021-03-03 用于存储器内运算的存储器装置及数据权重状态判断方法 Pending CN114765044A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110101199A TWI761029B (zh) 2021-01-13 2021-01-13 用於記憶體內運算的記憶體裝置及資料權重狀態判斷方法
TW110101199 2021-01-13

Publications (1)

Publication Number Publication Date
CN114765044A true CN114765044A (zh) 2022-07-19

Family

ID=82199116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110234506.9A Pending CN114765044A (zh) 2021-01-13 2021-03-03 用于存储器内运算的存储器装置及数据权重状态判断方法

Country Status (3)

Country Link
US (1) US11423983B2 (zh)
CN (1) CN114765044A (zh)
TW (1) TWI761029B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837802B (zh) * 2022-09-02 2024-04-01 旺宏電子股份有限公司 用於記憶體內運算之記憶體裝置、其運算方法及其運算晶胞
CN115831198B (zh) * 2023-01-06 2023-05-02 芯天下技术股份有限公司 片选使能控制装置、读取装置、擦写装置及快闪存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097141A (en) * 1990-12-12 1992-03-17 Motorola, Inc. Simple distance neuron
US8203862B2 (en) 2008-10-10 2012-06-19 Seagate Technology Llc Voltage reference generation with selectable dummy regions
US10832746B2 (en) * 2009-07-16 2020-11-10 Gsi Technology Inc. Non-volatile in-memory computing device
KR20120010052A (ko) 2010-07-23 2012-02-02 삼성전자주식회사 이퀄라이징 기능을 갖는 저항성 메모리 및 이를 포함하는 3차원 반도체 장치
US9864846B2 (en) * 2012-01-31 2018-01-09 Life Technologies Corporation Methods and computer program products for compression of sequencing data
US8531225B1 (en) 2012-05-18 2013-09-10 Mediatek Singapore Pte. Ltd. Configurable critical path emulator
US10101581B2 (en) * 2015-07-28 2018-10-16 Johnson & Johnson Vision Care, Inc. Electronic ophthalmic lens with eye closed sensor with open eye prompt and data logging
US10073733B1 (en) * 2017-09-01 2018-09-11 Purdue Research Foundation System and method for in-memory computing
US11263522B2 (en) 2017-09-08 2022-03-01 Analog Devices, Inc. Analog switched-capacitor neural network
US10340003B1 (en) 2018-07-06 2019-07-02 National Tsing Hua University Input-pattern aware reference generation system and computing-in-memory system including the same
JP2020035502A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 半導体集積回路

Also Published As

Publication number Publication date
TW202228128A (zh) 2022-07-16
TWI761029B (zh) 2022-04-11
US20220223202A1 (en) 2022-07-14
US11423983B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US8416604B2 (en) Method of implementing memristor-based multilevel memory using reference resistor array
JP6481667B2 (ja) ニューラルネットワーク回路
CN110825345B (zh) 使用非易失性存储器单元的乘法
US7423897B2 (en) Method of operating a programmable resistance memory array
CN114765044A (zh) 用于存储器内运算的存储器装置及数据权重状态判断方法
KR100809339B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
CN110797062B (zh) 忆阻器的读写电路及读写方法
KR102497616B1 (ko) 메모리 내 데이터 판독을 위한 디바이스 및 방법
CN1229997A (zh) 非易失性半导体存储器件
US20080059688A1 (en) Crossbar control circuit
US9159411B2 (en) Multi-level memory apparatus and data sensing method thereof
Reuben et al. A time-based sensing scheme for multi-level cell (mlc) resistive ram
KR20220042975A (ko) 메모리 디바이스, 감지 증폭기 및 부정합 보상 방법
CN110445489B (zh) 一种数位比较电路及其操作方法
Cirera et al. Exploring different circuit-level approaches to the forming of resistive random access memories
Hossam et al. A new read circuit for multi-bit memristor-based memories based on time to digital sensing circuit
KR101905746B1 (ko) 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법
KR20160049085A (ko) 멀티 레벨 메모리 소자 및 그의 데이터 센싱 방법
US20220270675A1 (en) Apparatus and method for controlling gradual conductance change in synaptic element
CN113541691A (zh) 基于阈值电压型忆阻器阵列的并行转存模数转换器及方法
US20240137037A1 (en) Comparators and analog-to-digital converters using non-volatile memory devices
EP4174724B1 (en) Synapse circuit for variational inference
US20240137038A1 (en) Voltage divider circuits utilizing non-volatile memory devices
US11901030B2 (en) Method and memory device with increased read and write margin
KR102476877B1 (ko) 크로스바 어레이 장치 및 그 기록 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination