JP2018013977A

JP2018013977A - 半導体装置

Info

Publication number: JP2018013977A
Application number: JP2016143470A
Authority: JP
Inventors: 康平橋本; Kohei Hashimoto
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2016-07-21
Filing date: 2016-07-21
Publication date: 2018-01-25
Anticipated expiration: 2036-07-21
Also published as: US10186969B2; CN107643784A; JP6689152B2; US20180026541A1

Abstract

【課題】回路を高速に起動するとともに定常時には低消費で動作し、素子のばらつき等に対応することが可能な半導体装置を提供する。【解決手段】半導体装置は、電源電圧と接続され、基準電圧と負帰還ノードとの電圧に基づく電圧を出力ノードに出力するアンプと、出力ノードと接続され、分圧した分圧電圧を負帰還ノードに出力する分圧回路とを備える。分圧回路は、抵抗値がそれぞれ異なる第１および第２の分圧抵抗経路と、第１および第２の分圧抵抗経路とそれぞれ接続され、分圧比を調整可能な第１のスイッチ回路と、第１および第２の分圧抵抗経路を制御する第２のスイッチ回路とを含む。【選択図】図２

Description

本開示は、半導体装置に関し、アンプを有する半導体装置に関する。

一般的に半導体装置の回路起動の高速化が求められており、電流を増加させることで高速化を図ることが可能である。しかしながら、起動後の定常状態においても電流が流れるため消費電力が大きくなってしまう。一方で、定常状態での電流を絞ろうとすると、起動時の電流も絞られるため、回路起動の高速化が達成できないという、相反する特性があった。

この点で、特開２００１−１７５８０２号公報においては、一定時間後に電流量を切り替えることにより高速化と消費電力量の低減を図る方式が提案されている。

特開２００１−１７５８０２号公報

一方で、半導体装置を構成する素子のばらつき等によりアンプの出力が変動する可能性があり、素子のばらつきがあってもアンプ出力の変動を抑える構成とする必要がある。

本開示は、上記の課題を解決するためになされたものであって、回路を高速に起動するとともに定常時には低消費で動作し、素子のばらつき等に対応することが可能な半導体装置を提供することを目的とする。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施例によれば、半導体装置は、電源電圧と接続され、基準電圧と負帰還ノードとの電圧に基づく電圧を出力ノードに出力するアンプと、出力ノードと接続され、分圧した分圧電圧を負帰還ノードに出力する分圧回路とを備える。分圧回路は、抵抗値がそれぞれ異なる第１および第２の分圧抵抗経路と、第１および第２の分圧抵抗経路とそれぞれ接続され、分圧比を調整可能な第１のスイッチ回路と、第１および第２の分圧抵抗経路を制御する第２のスイッチ回路とを含む。

一実施例によれば、半導体装置は、分圧比を調整可能な第１のスイッチ回路と、第１および第２の分圧抵抗経路を制御する第２のスイッチ回路とを有するため素子のばらつき等に対応しつつ、電流量を調整することが可能である。

実施形態１に基づく半導体装置の構成を説明する図である。実施形態１に基づくレギュレータ回路１００の回路構成図である。実施形態１に基づくレギュレータ回路１００の動作処理について説明するフロー図である。実施形態２に基づくレギュレータ回路１０２の回路構成を説明する図である。実施形態２に基づくレギュレータ回路１０２の動作処理について説明するフロー図である。実施形態２の変形例に基づくレギュレータ回路１０４の回路構成図である。実施形態２の変形例に基づくレギュレータ回路１０４のタイミングチャート図である。

実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

（実施形態１）
図１は、実施形態１に基づく半導体装置の構成を説明する図である。

図１に示されるように、半導体装置として、本例においては、レギュレータ回路１００について説明する。

レギュレータ回路１００は、電源電圧ＶＤＤ１およびＶＤＤ２の電源供給を受けて基準電圧ＶＲＥＦとの比較に基づいて所定電圧を出力として供給する。本例においては、電源電圧ＶＤＤ１は、電源電圧ＶＤＤ２よりも高い電圧レベルに設定される。一例として、電源電圧ＶＤＤ１は３．３Ｖとし、電源電圧ＶＤＤ２は１．５Ｖに設定する。

レギュレータ回路１００は、基準電圧ＶＲＥＦと、トリミング信号ＴＲＭと、スタンバイ信号ＳＴＢと、タイミング信号ＴＭとの入力を受ける。

図２は、実施形態１に基づくレギュレータ回路１００の回路構成図である。
図２に示されるように、レギュレータ回路１００は、アンプ（ＡＭＰ）５０と、分圧回路１０と、スタンバイ設定回路６Ａ，６Ｂとを含む。

アンプ５０は、電源電圧ＶＤＤ１を動作電源として、基準電圧ＶＲＥＦと、負帰還ノードＮ２の電圧との比較に基づいて増幅した電圧をノードＮ０から出力電圧ＶＯＵＴとして出力する。

分圧回路１０は、分圧抵抗経路を形成する抵抗部１と、スイッチ３，５と、スイッチ群２，４とを含む。

分圧回路１０は、負帰還ノードＮ２と接続され、増幅電圧を分圧した分圧電圧を負帰還ノードＮ２に出力する。

抵抗部１は、複数の抵抗素子を含む。本例においては、抵抗部１は、直列に接続された複数の抵抗素子を含む抵抗群ＲＧ０と、ＲＧ１とを備えている。抵抗群ＲＧ０は、第１分圧抵抗経路を形成する。抵抗群ＲＧ１は、第２分圧抵抗経路を形成する。抵抗群ＲＧ０は、抵抗群ＲＧ１よりも抵抗値が高い。したがって、抵抗群ＲＧ０を流れる電流量は、抵抗群ＲＧ１を流れる電流量よりも少ない。なお、本例においては、２つの分圧抵抗経路について説明するが、特にこれに限られず、さらに複数の分圧抵抗経路を設けることも可能である。

抵抗群ＲＧ０は、ノードＮ０とノードＮ１との間に設けられる。抵抗群ＲＧ１は、スイッチ３を介して抵抗群ＲＧ０と並列にノードＮ０とノードＮ１との間に設けられる。

抵抗群ＲＧ０は、複数の抵抗素子のそれぞれの接続ノードＮ３、Ｎ５、Ｎ７、Ｎ９、Ｎ１１を有し、それぞれの接続ノードＮ３，Ｎ５，Ｎ７，Ｎ９，Ｎ１１からの分圧電圧の出力が可能となっている。

抵抗群ＲＧ１は、複数の抵抗素子のそれぞれの接続ノードＮ４，Ｎ６，Ｎ８，Ｎ１０，Ｎ１２を有し、それぞれの接続ノードＮ４，Ｎ６，Ｎ８，Ｎ１０，Ｎ１２からの分圧電圧の出力が可能となっている。

スイッチ５は、ノードＮ１と接地電圧ＶＳＳとの間に設けられる。スイッチ５は、スタンバイ信号ＳＴＢ２の入力を受ける。スイッチ５は、スタンバイ信号ＳＴＢ２に従って動作する。スタンバイ時には、スイッチ５は、スタンバイ信号ＳＴＢ２（「Ｌ」レベル）に従って非導通状態である。動作時において、スイッチ５は、スタンバイ信号ＳＴＢ２（「Ｈ」レベル）に従って導通状態となる。

スイッチ群２は、複数のトランスファーゲートＴＦ２〜ＴＦ６（以下、総称してトランスファーゲートＴＦとも称する）を含む。

トランスファーゲートＴＦは、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタが並列に設けられた構成であり、ＮチャネルＭＯＳトランジスタのゲートに入力される信号の反転信号がＰチャネルＭＯＳトランジスタのゲートに入力される。本例においては、トランスファーゲートＴＦは、入力される信号が「Ｈ」レベルの場合に導通し、「Ｌ」レベルの場合には非導通であるものとする。具体的には、トランスファーゲートＴＦに入力される信号が「Ｈ」レベルの場合には、ＮチャネルＭＯＳトランジスタのゲートには「Ｈ」レベルの信号が入力され、ＰチャネルＭＯＳトランジスタのゲートには「Ｌ」レベルの信号が入力される。これによりトランスファーゲートＴＦは導通する。一方、トランスファーゲートＴＦに入力される信号が「Ｌ」レベルの場合には、ＮチャネルＭＯＳトランジスタのゲートには「Ｌ」レベルの信号が入力され、ＰチャネルＭＯＳトランジスタのゲートには「Ｈ」レベルの信号が入力される。これによりトランスファーゲートＴＦは非導通となる。

トランスファーゲートＴＦ２は、接続ノードＮ３と接続ノードＮ４との間に設けられ、トリミング信号ＴＲＭ１に従ってそれぞれの接続ノードを短絡可能に設けられている。

トランスファーゲートＴＦ３は、接続ノードＮ５と接続ノードＮ６との間に設けられ、トリミング信号ＴＲＭ２に従ってそれぞれの接続ノードを短絡可能に設けられている。

トランスファーゲートＴＦ４は、接続ノードＮ７と接続ノードＮ８との間に設けられ、トリミング信号ＴＲＭ３に従ってそれぞれの接続ノードを短絡可能に設けられている。

トランスファーゲートＴＦ５は、接続ノードＮ９と接続ノードＮ１０との間に設けられ、トリミング信号ＴＲＭ４に従ってそれぞれの接続ノードを短絡可能に設けられている。

トランスファーゲートＴＦ６は、接続ノードＮ１１と接続ノードＮ１２との間に設けられ、トリミング信号ＴＲＭ５に従ってそれぞれの接続ノードを短絡可能に設けられている。

トランスファーゲートＴＦ２〜ＴＦ６は、抵抗群ＲＧ０の第１分圧抵抗経路の分圧比と、抵抗群ＲＧ１の第２分圧抵抗経路の分圧比とが同じ接続ノードをそれぞれ短絡する。

スイッチ群４は、複数のトランスファーゲートＴＦ７〜ＴＦ１１を含む。
トランスファーゲートＴＦ７は、負帰還ノードＮ２と接続ノードＮ３との間に設けられる。トランスファーゲートＴＦ７は、トリミング信号ＴＲＭ６に従って負帰還ノードＮ２と接続ノードＮ３とを接続する。

トランスファーゲートＴＦ８は、トランスファーゲートＴＦ７と並列に負帰還ノードＮ２と接続ノードＮ５との間に設けられる。トランスファーゲートＴＦ８は、トリミング信号ＴＲＭ７に従って負帰還ノードＮ２と接続ノードＮ５とを接続する。

トランスファーゲートＴＦ９は、トランスファーゲートＴＦ８と並列に負帰還ノードＮ２と接続ノードＮ７との間に設けられる。トランスファーゲートＴＦ８は、トリミング信号ＴＲＭ８に従って負帰還ノードＮ２と接続ノードＮ７とを接続する。

トランスファーゲートＴＦ１０は、トランスファーゲートＴＦ９と並列に負帰還ノードＮ２と接続ノードＮ９との間に設けられる。トランスファーゲートＴＦ９は、トリミング信号ＴＲＭ９に従って負帰還ノードＮ２と接続ノードＮ９とを接続する。

トランスファーゲートＴＦ１１は、トランスファーゲートＴＦ１０と並列に負帰還ノードＮ２と接続ノードＮ１１との間に設けられる。トランスファーゲートＴＦ１１は、トリミング信号ＴＲＭ１０に従って負帰還ノードＮ２と接続ノードＮ１１とを接続する。

トランスファーゲートＴＦ７〜ＴＦ１１は、抵抗部１の接続ノードと負帰還ノードＮ２との接続を制御し、調整された分圧電圧を負帰還ノードＮ２に伝達する。

なお、トランスファーゲートＴＦ２とトランスファーゲートＴＦ７とは関連付けられており、トリミング信号ＴＲＭ１が「Ｈ」レベルに設定される場合にはトリミング信号ＴＲＭ６も「Ｈ」レベルに設定される。トランスファーゲートＴＦ３とトランスファーゲートＴＦ８とは関連付けられており、トリミング信号ＴＲＭ２が「Ｈ」レベルに設定される場合にはトリミング信号ＴＲＭ７も「Ｈ」レベルに設定される。トランスファーゲートＴＦ４とトランスファーゲートＴＦ９とは関連付けられており、トリミング信号ＴＲＭ３が「Ｈ」レベルに設定される場合にはトリミング信号ＴＲＭ８も「Ｈ」レベルに設定される。

トランスファーゲートＴＦ５とトランスファーゲートＴＦ１０とは関連付けられており、トリミング信号ＴＲＭ４が「Ｈ」レベルに設定される場合にはトリミング信号ＴＲＭ９も「Ｈ」レベルに設定される。トランスファーゲートＴＦ６とトランスファーゲートＴＦ１１とは関連付けられており、トリミング信号ＴＲＭ５が「Ｈ」レベルに設定される場合にはトリミング信号ＴＲＭ１０も「Ｈ」レベルに設定される。

スタンバイ設定回路６Ａは、ノードＮ０に対応して設けられる。
スタンバイ設定回路６Ａは、電源電圧ＶＤＤ２とノードＮ０との間にトランスファーゲートＴＦ１を含み、スタンバイ信号ＳＴＢ１に従って動作する。

スタンバイ設定回路６Ｂは、負帰還ノードＮ２に対応して設けられる。
スタンバイ設定回路６Ｂは、電源電圧ＶＤＤ２と負帰還ノードＮ２との間にトランスファーゲートＴＦ０を含み、スタンバイ信号ＳＴＢ１に従って動作する。

スタンバイ時には、スタンバイ設定回路６Ａ，６Ｂは、スタンバイ信号ＳＴＢ１（「Ｈ」レベル）に従って活性化状態である。すなわち、電源電圧ＶＤＤ２は、ノードＮ０と接続されている。また、電源電圧ＶＤＤ２は、負帰還ノードＮ２と接続されている。

動作時において、スタンバイ設定回路６Ａ，６Ｂは、スタンバイ信号ＳＴＢ１（「Ｌ」レベル）に従って非活性化状態となる。

図３は、実施形態１に基づくレギュレータ回路１００の動作処理について説明するフロー図である。

図３に示されるように、レギュレータ回路１００は、スタンバイ動作を実行する（ステップＳ０）。具体的には、図示しないコントローラからレギュレータ回路１００に対してスタンバイ信号ＳＴＢ１（「Ｈ」レベル）、ＳＴＢ２（「Ｌ」レベル）が入力される。これに伴い、スタンバイ設定回路６Ａ，６Ｂは、活性化状態となる。すなわち、負帰還ノードＮ２およびノードＮ０は、それぞれ電源電圧ＶＤＤ２と接続される。また、スイッチ５は、非導通状態である。この場合、電流経路は遮断されている。また、コントローラからトリミング信号ＴＲＭ６〜ＴＲＭ１０のいずれかが「Ｈ」レベルに設定されている。また、コントローラからトリミング信号ＴＲＭ１〜ＴＲＭ５のいずれかも「Ｈ」レベルに設定されている。トリミング信号ＴＲＭに従って対応するスイッチ群２，４のトランスファーゲートＴＦが導通する。スイッチ群２のトランスファーゲートＴＦの導通に従い接続ノードが短絡された状態となる。また、トリミング信号ＴＲＭに従って対応するスイッチ群４のトランスファーゲートＴＦが導通する。導通した接続ノードと負帰還ノードＮ２とが電気的に接続され、所定の分圧比の分圧電圧がアンプ５０に入力される構成となる。

トリミング信号ＴＲＭは、半導体装置の素子のばらつき等を考慮した試験により予めどのトリミング信号ＴＲＭに従う分圧比に基づく分圧電圧とするか予め設定されている。たとえば、レギュレータ回路の設計後の試験により出力される出力電圧が初期の値に近似している場合には初期状態として設定されているトリミング信号が用いられる。一方で、初期の値からずれている場合には、出力電圧が初期の値を出力するトリミング信号に調整される。当該調整されたトリミング信号の情報がレジスタ（図示せず）に設定される。本例においては、レジスタに設定された情報に従って、事前にトリミング信号ＴＲＭが設定されている場合について説明するが、後のテストシミュレーションによりトリミング信号ＴＲＭを再調整するようにしても良い。

また、タイミング信号ＴＭは「Ｈ」レベルに設定されており、タイミング信号ＴＭが「Ｈ」レベルに設定されるのに伴い、スイッチ３は導通する。

次に、レギュレータ回路１００は、回路動作を実行（ＯＮ）する（ステップＳ２）。具体的には、図示しないコントローラからレギュレータ回路１００に対して、スタンバイ信号ＳＴＢ１（「Ｌ」レベル）、ＳＴＢ２（「Ｈ」レベル）が入力される。

スタンバイ信号ＳＴＢ１が「Ｌ」レベルに設定されるのに伴い、スタンバイ設定回路６Ａ，６Ｂは非活性化状態となる。

また、スタンバイ信号ＳＴＢ２が「Ｈ」レベルに設定されるのに伴い、スイッチ５が導通し、電流経路が形成される。

この場合、第１分圧抵抗経路および第２分圧抵抗経路の電流経路が形成されるため電流量は増加する。

負帰還ノードＮ２の電位は接続ノードから引き抜かれ、基準電圧ＶＲＥＦと同電位になったところでアンプ制御により安定する。

ノードＮ０からの出力電圧ＶＯＵＴは、アンプ制御により安定したところで安定電圧となる。

この点で、レギュレータ回路１００が起動し、出力電圧ＶＯＵＴが過渡的に変化する速度は、レギュレータ回路１００を流れる電流量と、アンプ５０の応答速度に依存する。

起動時には、出力電圧ＶＯＵＴの立ち上がり速度を早くするために電流量を増加させる。本例においては、第１分圧抵抗経路および第２分圧抵抗経路に電流経路が形成されるため電流量が増加する。

次に、タイミング信号ＴＭを調整する（ステップＳ４）。具体的には、タイミング信号ＴＭを「Ｌ」レベルに設定する。図示しないが、コントローラは、タイマ機能を有しており回路動作が実行（ＯＮ）されてからの時間をカウントして所定時間経過後に、タイミング信号ＴＭを「Ｌ」レベルに設定する。所定期間は、出力電圧ＶＯＵＴがアンプ制御により安定する期間に相当する。予めシミュレーションにより測定して当該所定期間を設定することが可能である。

また、短絡経路をＯＦＦする（ステップＳ５）。具体的には、接続ノードを短絡するトリミング信号ＴＲＭ１〜ＴＲＭ５を全て「Ｌ」レベルに設定する。これに伴い、トランスファーゲートＴＦ２〜ＴＦ６は全てＯＦＦとなる。したがって、導通状態の短絡経路は非導通状態に設定される。なお、タイミング信号ＴＭの調整とほぼ同時に短絡経路をＯＦＦする場合について説明するが、タイミング信号ＴＭを調整する前に短絡経路をＯＦＦするようにしても良い。

また、タイミング信号ＴＭが調整（＝「Ｌ」レベルに設定。）されることによりスイッチ３は非導通となる。そして、第２分圧抵抗経路はＯＦＦとなる（ステップＳ６）。すなわち、電流量が大きい電流経路が遮断される。

レギュレータ回路１００の動作が終了するか否かが判断され（ステップＳ８）、終了するまで当該状態を維持し、終了する場合（ステップＳ８においてＹＥＳ）には、ステップＳ０に戻る。以降の処理は同様である。終了する場合とは、コントローラからレギュレータ回路１００に対してスタンバイ信号ＳＴＢ１（「Ｈ」レベル）、ＳＴＢ２（「Ｌ」レベル）が入力される場合である。

本例においては、出力電圧ＶＯＵＴが安定状態になった後、第２分圧抵抗経路を遮断することにより電流を絞る。これにより回路全体の消費電力を低減することが可能である。

また、スイッチ群２のトランスファーゲートＴＦは、第１分圧抵抗経路および第２分圧抵抗経路について同じ分圧比でショートすることで、分圧抵抗経路の本数を切り替える時に発生する負帰還ノードＮ２への切り替えノイズの伝搬を抑制することが可能となる。

アンプ５０の動作電流を増大させることで負帰還の応答性を向上することが可能であり、回路起動時の出力電圧ＶＯＵＴのオーバシュートやアンダーシュートを低減し、回路起動時の出力電圧ＶＯＵＴが安定するまでの時間低減を可能する。

スタンバイ時には、回路全体の消費電流を抑制することも可能である。
（実施形態２）
図４は、実施形態２に基づくレギュレータ回路１０２の回路構成を説明する図である。

図４に示されるように、レギュレータ回路１０２は、図１で説明したレギュレータ回路１００と比較してアンプ５０をアンプ５０＃に置換した点が異なる。

その他の構成については図１における説明と同様であるので、その詳細な説明については繰り返さない。

アンプ５０＃は、ＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ５で形成される電流調整部７と、ＰチャネルＭＯＳトランジスタＰＴ６〜ＰＴ８と、ＮチャネルＭＯＳトランジスタＮＴ１，ＮＴ２とを含む。

ＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ５は、電源電圧ＶＤＤ１とノードＮ１４との間にそれぞれ並列に接続され、調整信号ＡＰ１〜ＡＰ５の入力をそれぞれ受ける。

ＰチャネルＭＯＳトランジスタＰＴ６は、ノードＮ１４とノードＮ１３との間に設けられ、そのゲートは、基準電圧ＶＲＥＦの入力を受ける。ＮチャネルＭＯＳトランジスタＮＴ１は、ノードＮ１３とノードＮ１５との間に設けられ、そのゲートはノードＮ１６と接続される。ノードＮ１５は、接地電圧ＶＳＳと接続される。

ＮチャネルＭＯＳトランジスタＮＴ２は、ノードＮ１５とノードＮ１６との間に設けられ、そのゲートはノードＮ１６と接続される。

ＰチャネルＭＯＳトランジスタＰＴ７は、ノードＮ１４とノードＮ１６との間に設けられ、そのゲートは負帰還ノードＮ２と接続される。

ＰチャネルＭＯＳトランジスタＰＴ８は、電源電圧ＶＤＤ１とノードＮ０との間に設けられ、そのゲートはノードＮ１３と接続される。

電流調整部７は、調整信号ＡＰ１〜ＡＰ５に従って動作電流量を調整する。全ての調整信号ＡＰ１〜ＡＰ５が「Ｌ」レベルである場合には動作電流は大きくなる。また、調整信号ＡＰ１〜ＡＰ５のうち、「Ｌ」レベルである調整信号の数が減少するほど動作電流は小さくなる。

動作電流を最小にするために調整信号ＡＰ１のみを「Ｌ」レベルに設定するようにしても良い。

アンプ５０＃は、差動アンプを形成し、基準電圧ＶＲＥＦと、負帰還ノードＮ２との電圧とを比較して、比較に応じた電圧をＰチャネルＭＯＳトランジスタＰＴ８のゲートに接続されたノードＮ１３に出力する。これに伴い増幅電圧が出力電圧ＶＯＵＴとして出力される。

本実施形態２においては、起動時には、出力電圧ＶＯＵＴの立ち上がり速度を早くするために電流量を増加させる。本例においては、第１分圧抵抗経路および第２分圧抵抗経路に電流経路が形成されるため電流量が増加する。これと共に、調整信号ＡＰ１〜ＡＰ５を全て「Ｌ」レベルに設定する。これに伴い、アンプ５０＃の動作電流量が大きくなるためアンプ５０＃の応答速度を高速にすることが可能となる。そして、出力電圧ＶＯＵＴが安定状態になった後、タイミング信号ＴＭにより第２分圧抵抗経路を遮断するとともに、調整信号ＡＰ２〜ＡＰ５を「Ｈ」レベルに設定する。すなわち、アンプ５０＃の動作電流量を絞る。これにより、アンプ５０＃における動作電流を小さくして、消費電流量を低減することが可能である。

図５は、実施形態２に基づくレギュレータ回路１０２の動作処理について説明するフロー図である。

図５に示されるように、図３のフロー図と比較して、ステップＳ７をさらに追加した点が異なる。その他の構成については図３と同様であるので、その詳細な説明については繰り返さない。具体的には、ステップＳ７において、タイミング信号ＴＭによる第２分圧抵抗経路の遮断とともに、アンプ５０＃の電流を調整する。たとえば、調整信号ＡＰ２〜ＡＰ５を「Ｈ」レベルに設定する。これに伴いアンプ５０＃の電流量が調整される。したがって、アンプ５０＃の消費電流量を低減することが可能となる。

（実施形態２の変形例）
図６は、実施形態２の変形例に基づくレギュレータ回路１０４の回路構成図である。

図６に示されるように、レギュレータ回路１０４は、図４で説明したレギュレータ回路１０２と比較してアンプ５０＃をアンプ５１に置換した点が異なる。その他の構成については図４で説明したレギュレータ回路と同様であるので、その詳細な説明については繰り返さない。

アンプ５１は、アンプ５０＃と比較して、スイッチ８Ａ〜８Ｃをさらに追加した点が異なる。その他の構成については図４で説明したのと同様であるのでその詳細な説明については繰り返さない。

スイッチ８Ａは、ＰチャネルＭＯＳトランジスタＰＴ８と電源電圧ＶＤＤ１との間に設けられた電源スイッチであり、スタンバイ信号ＳＴＢ３の入力を受ける。

スイッチ８Ｂは、電源電圧ＶＤＤ１と、ノードＮ１３との間に設けられた電源スイッチであり、スタンバイ信号ＳＴＢ４の入力を受ける。

スイッチ８Ｃは、電源電圧ＶＤＤ１と、電流調整部７との間に設けられた電源スイッチであり、スタンバイ信号ＳＴＢ５の入力を受ける。

ＰチャネルＭＯＳトランジスタＰＴ１〜ＰＴ５で形成される電流調整部７と、ＰチャネルＭＯＳトランジスタＰＴ６〜ＰＴ８と、ＮチャネルＭＯＳトランジスタＮＴ１，ＮＴ２とを含む。

図７は、実施形態２の変形例に基づくレギュレータ回路１０４のタイミングチャート図である。

図７に示されるように、初期状態において、スタンバイ信号ＳＴＢ１は「Ｈ」レベルに設定される。また、スタンバイ信号ＳＴＢ２は「Ｌ」レベルに設定される。また、スタンバイ信号ＳＴＢ３，ＳＴＢ５は「Ｈ」レベルに設定される。また、スタンバイ信号ＳＴＢ４は「Ｌ」レベルに設定される。また、タイミング信号ＴＭは「Ｈ」レベルに設定される。

また、本例においては、トリミング信号ＴＲＭ１，ＴＲＭ６は「Ｈ」レベルに設定される。他のトリミング信号は「Ｌ」レベルに設定される。

スタンバイ信号ＳＴＢ１は「Ｈ」レベルに設定されるためスタンバイ設定回路６Ａはオンし、出力電圧ＶＯＵＴは、電源電圧ＶＤＤ２の電圧レベルに固定される。また、スタンバイ設定回路６Ｂはオンし、負帰還ノードＮ２は電源電圧ＶＤＤ２と接続されて「Ｈ」レベルに設定される。

スタンバイ信号ＳＴＢ２は「Ｌ」レベルに設定されるためスイッチ５はオフしている。したがって電流経路は形成されない。

スタンバイ信号ＳＴＢ３は「Ｈ」レベルに設定されるためスイッチ８Ａはオフしている。

スタンバイ信号ＳＴＢ４は「Ｌ」レベルに設定されるためスイッチ８Ｂはオンしている。したがって、ノードＮ１３は電源電圧ＶＤＤ１と接続されて「Ｈ」レベルに設定される。

スタンバイ信号ＳＴＢ５は「Ｈ」レベルに設定されるためスイッチ８Ｃはオフしている。

トリミング信号ＴＲＭ１，ＴＲＭ６が「Ｈ」レベルに設定されることにより、スイッチ群２，４のトランスファーゲートＴＦが導通する。負帰還ノードＮ２は接続ノードＮ３と電気的に接続される。また、接続ノードＮ３は接続ノードＮ４と電気的に接続される。

次に、時刻Ｔ０において、回路動作を実行（ＯＮ）すると、スタンバイ信号ＳＴＢ１は「Ｌ」レベルに設定される。スタンバイ信号ＳＴＢ２は「Ｈ」レベルに設定される。スタンバイ信号ＳＴＢ３，ＳＴＢ５は「Ｌ」レベルに設定される。また、スタンバイ信号ＳＴＢ４は「Ｈ」レベルに設定される。タイミング信号ＴＭは「Ｈ」レベルを維持した状態である。

スタンバイ信号ＳＴＢ１が「Ｌ」レベルに設定されるのに伴い、スタンバイ設定回路６Ａ，６Ｂは非活性化状態となる。また、スタンバイ信号ＳＴＢ２が「Ｈ」レベルに設定されるのに伴い、スイッチ５が導通し、電流経路が形成される。

負帰還ノードＮ２の電位は接続ノードから引き抜かれ、基準電圧ＶＲＥＦと同電位になったところでアンプ制御により安定する。アンプ制御により安定したところで出力電圧ＶＯＵＴも安定電圧となる。

この点で、出力電圧ＶＯＵＴが過渡的に変化する速度は、レギュレータ回路１００を流れる電流量と、アンプ５１の応答速度に依存する。

次に、時刻Ｔ１において、タイミング信号ＴＭを調整する。具体的には、タイミング信号ＴＭを「Ｌ」レベルに設定する。これに伴いスイッチ３は非導通となる。そして、第２分圧抵抗経路はＯＦＦとなる。すなわち、電流量が大きい電流経路が遮断される。これにより電流が絞られる。

また、トリミング信号ＴＲＭ１を「Ｌ」レベルに設定する。これに伴い、接続ノードＮ３およびＮ４の短絡経路をＯＦＦする。接続ノードＮ４の電位は上昇する。

また、スイッチ３のドレイン側のノードＮ１２＃の電位も上昇する。
本例においては、出力電圧ＶＯＵＴが安定状態になった後、第２分圧抵抗経路を遮断することにより電流を絞る。これにより回路全体の消費電力を低減することが可能である。

アンプ５１の動作電流を増大させることで負帰還の応答性を向上することが可能であり、回路起動時の出力電圧ＶＯＵＴのオーバシュートやアンダーシュートを低減し、回路起動時の出力電圧ＶＯＵＴが安定するまでの時間低減を可能する。

以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１抵抗部、２，４スイッチ群、３，５，８Ａ，８Ｂ，８Ｃスイッチ、６Ａ，６Ｂスタンバイ設定回路、７電流調整部、１０分圧回路、５０，５１アンプ、１００，１０２，１０４レギュレータ回路。

Claims

電源電圧と接続され、基準電圧と負帰還ノードとの電圧に基づく電圧を出力ノードに出力するアンプと、
前記出力ノードと接続され、分圧した分圧電圧を前記負帰還ノードに出力する分圧回路とを備え、
前記分圧回路は、
抵抗値がそれぞれ異なる第１および第２の分圧抵抗経路と、
前記第１および第２の分圧抵抗経路とそれぞれ接続され、分圧比を調整可能な第１のスイッチ回路と、
前記第１および第２の分圧抵抗経路を制御する第２のスイッチ回路とを含む、半導体装置。
前記分圧回路は、前記第１および第２の分圧抵抗経路それぞれの分圧比が同じノードを接続する第３のスイッチ回路をさらに含む、請求項１記載の半導体装置。
前記第２のスイッチ回路は、
前記第１および第２の分圧抵抗経路と共通に設けられた第１のスイッチと、
前記第１のスイッチ素子と前記第２の分圧抵抗経路との間に設けられた第２のスイッチとを含む、請求項１記載の半導体装置。
前記第２の分圧抵抗経路は、前記第１の分圧抵抗経路よりも抵抗値が低く、
前記第１および第２のスイッチは、起動状態においてはともに導通状態に設定され、安定状態においては前記第２のスイッチは非導通状態に設定される、請求項３記載の半導体装置。
前記第１および第２のスイッチは、前記起動状態および前記安定状態を規定するモード制御信号に従って制御される、請求項４記載の半導体装置。
前記アンプは、前記アンプの動作電流を調整する調整回路を含む、請求項１記載の半導体装置。
前記調整回路は、導通する個数に基づき前記動作電流の電流量を調整することが可能な複数のトランジスタを含む、請求項６記載の半導体装置。
前記複数のトランジスタのうち起動状態において導通する個数は、安定状態において導通する個数よりも多い、請求項７記載の半導体装置。
前記複数のトランジスタは、前記起動状態および前記安定状態を規定するモード制御信号に従って制御される、請求項８記載の半導体装置。
前記アンプは、前記電源電圧の供給を制御する電源制御スイッチを含む、請求項１記載の半導体装置。