CN107643784A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107643784A
CN107643784A CN201710373370.3A CN201710373370A CN107643784A CN 107643784 A CN107643784 A CN 107643784A CN 201710373370 A CN201710373370 A CN 201710373370A CN 107643784 A CN107643784 A CN 107643784A
Authority
CN
China
Prior art keywords
partial pressure
pressure path
switch
node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710373370.3A
Other languages
English (en)
Inventor
桥本康平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107643784A publication Critical patent/CN107643784A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种半导体装置,能够快速地启动电路、在稳定状态以低功耗操作以及应对元件的分散。所述半导体装置包括:耦合到电源电压的放大器,以将基于参考电压和负反馈节点的电压的电压输出到输出节点;和耦合到所述输出节点的分压器,以将分压电压输出到负反馈节点。分压器包括具有不同电阻的第一分压路径和第二分压路径,以分压比可调方式耦合到所述第一分压路径和所述第二分压路径的第一开关电路,以及用于控制所述第一分压路径和所述第二分压路径的第二开关电路。

Description

半导体装置
相关申请的交叉引用
包括说明书、附图和摘要的在2016年7月21日提交的日本专利申请No.2016-143470的公开内容通过引用整体并入本文。
技术领域
本公开涉及半导体装置,且特别涉及具有放大器的半导体装置。
背景技术
通常,半导体装置需要快速电路启动,并且电流增加可以加速启动。然而,在启动后的稳定状态下,上述电流流动,从而增加功耗。相反,当试图缩减稳定稳态的电流时,缩减了启动时的电流;因此,在相矛盾的性质中,无法实现快速电路启动。
在日本未审查专利申请公开No.2001-175802中,提出了在预定时间之后切换电流量的方法,从而加速并增加功耗。
此外,由于形成半导体装置的元件的分散,存在放大器输出波动的可能性;即使元件分散,必须抑制放大器输出的波动。
发明内容
本公开是为了解决上述问题且将提供一种能够快速启动电路以及在稳定状态下以较低功耗操作的半导体装置,并且能够应对元件分散。
从说明书的描述和附图中,其它目的和新颖特征将是显而易见的。
根据一个实施例,半导体装置包括耦合到电源电压的放大器,以将基于参考电压和负反馈节点的电压的电压输出到输出节点;以及耦合到输出节点的分压器,以将分压电压输出到负反馈节点。分压器包括具有不同电阻的第一分压路径和第二分压路径,以分压比可调方式耦合到第一分压路径和第二分压路径的第一开关电路,以及用于控制第一分压路径和第二分压路径的第二开关电路。
根据一个实施例,半导体装置包括能够调整分压比的第一开关电路和用于控制第一分压路径和第二分压路径的第二开关电路,这使得可以在应对元件的分散的情况下调整电流量。
附图说明
图1是用于描述根据第一实施例的半导体装置的结构的视图。
图2是根据第一实施例的调节器电路100的电路图。
图3是用于描述根据第一实施例的调节器电路100的操作的流程图。
图4是用于描述根据第二实施例的调节器电路102的电路结构的视图。
图5是用于描述根据第二实施例的调节器电路102的操作的流程图。
图6是根据第二实施例的修改示例的调节器电路104的电路图。
图7是根据第二实施例的修改示例的调节器电路104的定时图。
具体实施方式
将参考附图详细描述实施例。相同的附图标记附加到相同或相应的部分,并且不重复其描述。
第一实施例
图1是用于描述根据第一实施例的半导体装置的结构的视图。
如图1所示,将在本示例中描述作为半导体装置的调节器电路100。
在接收到电源电压VDD1和VDD2时,调节器电路100基于与参考电压VREF的比较来供应预定电压作为输出。在该示例中,电源电压VDD1被设定在比电源电压VDD2更高的电压。作为一个示例,电源电压VDD1被设定为3.3V,并且电源电压VDD2被设定为1.5V。
调节器电路100接收参考电压VREF、修整信号TRM、待机信号STB和定时信号TM。
图2是根据第一实施例的调节器电路100的电路图。
如图2所示,调节器电路100包括放大器(AMP)50、分压器10和待机设定电路6A和6B。
放大器50以电源电压VDD1作为运算电源,输出基于在参考电压VREF和负反馈节点N2的电压之间的比较的放大的电压作为从节点N0输出的输出电压VOUT。
分压器10包括形成分压路径的电阻器单元1、开关3和5、以及开关组2和4。
分压器10耦合到负反馈节点N2,并将通过对放大的电压进行分压而获得的分压电压输出到负反馈节点N2。
电阻单元1包括多个电阻器元件。在该示例中,电阻器单元1包括其中每个具有串联耦合的多个电阻器元件的电阻器组RG0和RG1。电阻器组RG0形成第一分压路径。电阻器组RG1形成第二分压路径。电阻组RG0具有比电阻组RG1更高的电阻。因此,在电阻器组RG0中流动的电流量小于在电阻器组RG1中流动的电流量。在该示例中,将描述两个分压路径;然而,不限于上述,而是可以提供多个分压路径。
在节点N0和节点N1之间设置电阻组RG0。电阻器组RG1通过开关3与电阻器组RG0并联设置在节点N0和节点N1之间。
电阻器组RG0包括各个电阻器元件的各个连接节点N3、N5、N7、N9和N11,并且可以从各个连接节点N3、N5、N7、N9和N11输出分压电压。
电阻器组RG1包括各个电阻器元件的各个连接节点N4、N6、N8、N10和N12,并且可以从各个连接节点N4、N6、N8、N10和N12输出分压电压。
开关5设置在节点N1和地电压VSS之间。开关5接收待机信号STB2。开关5根据待机信号STB2操作。在待机期间,根据待机信号STB2(“L”电平)开关5非导通。在操作期间,根据待机信号STB2(“H”电平)开关5变为导通。
开关组2包括多个传输门TF2至TF6(以下统称为传输门TF)。
传输门TF包括并联设置的P沟道MOS晶体管和N沟道MOS晶体管,并且将到N沟道MOS晶体管的栅极的输入信号的反相信号输入到P沟道MOS晶体管的栅极。在本示例中,假设输入信号为“H”电平时,传输门TF导通,而当输入信号为“L”电平时,传输门TF非导通。具体地说,当传输门TF的输入信号为“H”电平时,“H”电平的信号被输入到N沟道MOS晶体管的栅极且“L”电平的信号输入到P沟道MOS晶体管的栅极。据此,传输门TF变为导通。另一方面,当传输门TF的输入信号为“L”电平时,“L”电平的信号被输入到N沟道MOS晶体管的栅极,且“H”电平的信号被输入到P沟道MOS晶体管的栅极。据此,传输门TF非导通。
传输门TF2设置在连接节点N3和连接节点N4之间,以便能够根据修整信号TRM1使各个连接节点短路。
传输门TF3设置在连接节点N5和连接节点N6之间,以便能够根据修整信号TRM2使各个连接节点短路。
传输门TF4设置在连接节点N7和连接节点N8之间,以便能够根据修整信号TRM3使各个连接节点短路。
传输门TF5设置在连接节点N9和连接节点N10之间,以便能够根据修剪信号TRM4使各个连接节点短路。
传输门TF6设置在连接节点N11和连接节点N12之间,以便能够根据修整信号TRM5使各个连接节点短路。
传输门TF2至TF6分别使在电阻器组RG0的第一分压路径和电阻器组RG1的第二分压路径中具有相同分压比的连接节点短路。
开关组4包括多个传输门TF7至TF11。
传输门TF7设置在负反馈节点N2和连接节点N3之间。传输门TF7根据修整信号TRM6耦合负反馈节点N2和连接节点N3。
传输门TF8与传输门TF7并联设置在负反馈节点N2和连接节点N5之间。传输门TF8根据修整信号TRM7耦合负反馈节点N2和连接节点N5。
传输门TF9与传输门TF8并联设置在负反馈节点N2和连接节点N7之间。传输门TF8根据修整信号TRM8耦合负反馈节点N2和连接节点N7。
传输门TF10与传输门TF9并联设置在负反馈节点N2和连接节点N9之间。传输门TF9根据修整信号TRM9耦合负反馈节点N2和连接节点N9。
传输门TF11与传输门TF10并联设置在负反馈节点N2和连接节点N11之间。传输门TF11根据修整信号TRM10耦合负反馈节点N2和连接节点N11。
传输门TF7至TF11控制电阻器单元1的连接节点和负反馈节点N2之间的连接,以将调整的分压发送到负反馈节点N2。
这里,传输门TF2与传输门TF7相关联;当修整信号TRM1被设定在“H”电平时,修整信号TRM6也被设定在“H”电平。传输门TF3与传输门TF8相关联;当修整信号TRM2被设定为“H”电平时,修整信号TRM7也被设定为“H”电平。传输门TF4与传输门TF9相关联;当修整信号TRM3被设定为“H”电平时,修整信号TRM8也被设定为“H”电平。
传输门TF5与传输门TF10相关联;当修整信号TRM4被设定为“H”电平时,修整信号TRM9也被设定为“H”电平。传输门TF6与传输门TF11相关联;当修整信号TRM5被设定为“H”电平时,修整信号TRM10也被设定在“H”电平。
与节点N0对应地设置待机设定电路6A。
待机设定电路6A包括在电源电压VDD2和节点N0之间的传输门TF1,并根据待机信号STB1进行操作。
与负反馈节点N2对应地设置待机设定电路6B。
待机设定电路6B包括电源电压VDD2与负反馈节点N2之间的传输门TF0,并根据待机信号STB1进行操作。
在待机期间,待机设定电路6A和6B根据待机信号STB1(“H”电平)处于激活状态。简而言之,电源电压VDD2耦合到节点N0。此外,电源电压VDD2耦合到负反馈节点N2。
在操作期间,根据待机信号STB1(“L”电平),待机设定电路6A和6B处于非激活状态。
图3是用于描述根据第一实施例的调节器电路100的操作的流程图。
如图3所示,调节器电路100执行待机操作(步骤S0)。具体来说,待机信号STB1(“H”电平)和STB2(“L”电平)从未示出的控制器输入到调节器电路100。据此,待机设定电路6A和6B处于激活状态。负反馈节点N2和节点N0耦合到相应的电源电压VDD2。开关5处于非导通状态。在这种情况下,当前路径被关断。控制器将修整信号TRM6至TRM10中的一些设定为“H”电平。此外,控制器将修整信号TRM1至TRM5中的一些设定为“H”电平。根据修整信号TRM,相应的开关组2或4的传输门TF变为导通。根据开关组2中的传输门TF的导通,连接节点被短路。此外,根据修整信号TRM,相应的开关组4的传输门TF变为导通。导通的连接节点电耦合到负反馈节点N2,并且将预定分压比的分压电压输入到放大器50。
根据考虑到半导体装置中的元件分散的测试,修整信号TRM被预先设定为基于修整信号TRM的分压比固定的某个分压。例如,当设计的调节器电路之后作为测试结果的输出电压接近初始值时,使用在初始状态下设定的微调信号。另一方面,当偏离初始值时,输出电压被调整到修整信号用于输出初始值。经调整的修整信号信息被设定在寄存器(未示出)中。在该示例中,描述了根据在寄存器中设定的信息先前设定修整信号TRM的情况;替选地,可以通过稍后的测试仿真再次调整修整信号TRM。
定时信号TM设定在“H”电平,且据此开关3变为导通。
然后,调节器电路100接通(ON)电路操作(步骤S2)。具体地说,待机信号STB1(“L”电平)和STB2(“H”电平)从未示出的控制器输入到调节器电路100。
根据设定在“L”电平的待机信号STB1,待机设定电路6A、6B处于非激活状态。
根据设定在“H”电平的待机信号STB2,开关5变为导通,以形成电流路径。
在这种情况下,由于形成了第一分压路径和第二分压路径中的电流路径,因此电流量增加。
从连接节点抽取负反馈节点N2的电位,并且当其与参考电压VREF成为相同的电位时,根据放大器控制,上述电位变得稳定。
当根据放大器控制电位变得稳定时,来自节点N0的输出电压VOUT变为稳定电压。
此时,在启动调节器电路100之后输出电压VOUT的瞬时变化的速度取决于流过调节器电路100的电流量和放大器50的响应速度。
在启动时,为了加速输出电压VOUT的上升,电流量增加。在该例中,由于在第一分压路径和第二分压路径中形成电流路径,因此电流量增加。
接下来,调整定时信号TM(步骤S4)。具体地说,定时信号TM被设定在“L”电平。未示出的控制器具有定时器功能,并且在从接通(ON)电路操作起经过预定时间之后,将定时信号TM设定为“L”电平。预定时间对应于根据放大器控制来稳定输出电压VOUT的时段。可以通过预先通过仿真来测量而设定预定时间。
此外,断开(OFF)短路路径(步骤S5)。具体地说,将短路连接节点的所有修整信号TRM1至TRM5都设定为“L”电平。据此,所有传输门TF2至TF6都被断开。因此,正导通的短路路径被设定为非导通状态。这里,虽然将描述调整定时信号TM并同时断开短路的情况,但是可以在调整定时信号TM之前断开短路。
通过调整定时信号TM(=设定在“L”电平),开关3变得非导通。然后,第二分压路径被断开(步骤S6)。换句话说,具有大电流量的电流路径被关断。
检查调节器电路100的操作是否结束(步骤S8),保持上述状态直到其结束为止;当上述操作结束时(步骤S8中“是”),处理返回到步骤S0。其后的处理是相同的。结束操作的情况是将待机信号STB1(“H”电平)和STB2(“L”电平)从控制器输入到调节器电路100的情况。
在这个示例中,在输出电压VOUT处于稳定状态之后,通过关断第二分压路径使电流缩减。据此,可以减少整个电路的功耗。
开关组2中的传输门TF以相同的分压比使第一分压路径和第二分压路径短路,这使得可以抑制在分压路径的数量切换时发生的对负反馈节点N2的切换噪声。
通过增加放大器50的操作电流,可以提高负反馈的响应度,在电路启动期间输出电压VOUT的过冲或下冲减小,并且可以减少在电路启动中稳定输出电压VOUT所花费的时间。
在待机期间,可以抑制整个电路的电流消耗。
第二实施例
图4是用于描述根据第二实施例的调节器电路102的电路结构的视图。
如图4所示,调节器电路102与图1中已经描述的调节器电路100不同之处在于放大器50被放大器50#代替。
其它结构与图1所示的相同;其详细描述不再重复。
放大器50#包括由P沟道MOS晶体管PT1至PT5、P沟道MOS晶体管PT6至PT8、和N沟道MOS晶体管NT1和NT2形成的电流调整单元7。
P沟道MOS晶体管PT1至PT5并联耦合在电源电压VDD1和节点N14之间,以分别接收调整信号AP1至AP5。
P沟道MOS晶体管PT6设置在节点N14和节点N13之间,且其栅极接收参考电压VREF。N沟道MOS晶体管NT1设置在节点N13和节点N15之间,且其栅极耦合到节点N16。节点N15耦合到地电压VSS。
N沟道MOS晶体管NT2设置在节点N15和节点N16之间,且其栅极耦合到节点N16。
P沟道MOS晶体管PT7设置在节点N14和节点N16之间,且其栅极耦合到负反馈节点N2。
P沟道MOS晶体管PT8设置在电源电压VDD1和节点N0之间,且其栅极耦合到节点N13。
电流调整单元7根据调整信号AP1至AP5调整操作电流量。当所有调整信号AP1至AP5处于“L”电平时,操作电流变大。此外,调整信号AP1至AP5中,随着具有“L”电平的调整信号的数量减少,操作电流变小。
为了使操作电流最小,仅将调整信号AP1设定为“L”电平。
放大器50#形成差分放大器,并且通过比较参考电压VREF和负反馈节点N2的电压,将取决于该比较的电压输出到耦合到P沟道MOS晶体管PT8的栅极的节点N13。据此,放大的电压被输出为输出电压VOUT。
在第二实施例中,在启动时,增加电流量以加速输出电压VOUT的上升。在该示例中,在第一分压路径和第二分压路径中形成电流路径;且因此,电流量增加。与此同时,所有调整信号AP1至AP5被设定为“L”电平。据此,放大器50#的操作电流量增加,因此可以加速放大器50#的响应。在输出电压VOUT处于稳定状态之后,根据定时信号TM关断第二分压路径,且将调整信号AP2至AP5设定为“H”电平。具体地说,放大器50#的操作电流量被缩减。据此,放大器50#中的操作电流减少,且可以减少电流消耗量。
图5是用于描述根据第二实施例的调节器电路102的操作的流程图。
如图5所示,与图3的流程相比较,与第一实施例不同,进一步添加步骤S7。其它结构与图3相同,且其详细说明不再重复。具体地,在步骤S7中,根据定时信号TM关断第二分压通路,且调整放大器50#的电流。例如,将调整信号AP2至AP5设定为“H”电平。据此,调整放大器50#的电流量。结果,可以减小放大器50#的电流消耗量。
第二实施例的修改示例
图6是根据第二实施例的修改示例的调节器电路104的电路图。
如图6所示,调节器电路104与图4中已经描述的调节器电路102的不同之处在于,放大器50#被放大器51替代。其它结构与在图4中已经描述的调节器电路中相同,且不重复详细描述。
放大器51与放大器50#的不同之处在于进一步添加开关8A至8C。其它结构与图1中描述的结构相同,且不重复详细描述。
开关8A是设置在P沟道MOS晶体管PT8和电源电压VDD1之间的电源开关,用于接收待机信号STB3。
开关8B是设置在电源电压VDD1和节点N13之间的电源开关,用于接收待机信号STB4。
开关8C是设置在电源电压VDD1和电流调整单元7之间的电源开关,用于接收待机信号STB5。
调节器电路包括由P沟道MOS晶体管PT1至PT5、P沟道MOS晶体管PT6至PT8、以及N沟道MOS晶体管NT1和NT2形成的电流调整单元7。
图7是根据第二实施例的修改示例的调节器电路104的定时图。
如图7所示,在初始状态下,待机信号STB1被设定为“H”电平。此外,待机信号STB2被设定为“L”电平。此外,待机信号STB3和STB5被设定为“H”电平。此外,待机信号STB4被设定为“L”电平。此外,定时信号TM被设定为“H”电平。
此外,在该示例中,修整信号TRM1和TRM6被设定为“H”电平。其它修整信号被设定为“L”电平。
由于待机信号STB1被设定在“H”电平,待机设定电路6A被接通,且输出电压VOUT被固定在电源电压VDD2的电压电平。此外,待机设定电路6B被接通,且负反馈节点N2与电源电压VDD2耦合并被设定在“H”电平。
由于待机信号STB2被设定在“L”电平,所以开关5被断开。因此,不形成电流路径。
由于待机信号STB3被设定在“H”电平,所以开关8A被断开。
由于待机信号STB4被设定为“L”电平,所以开关8B被接通。因此,节点N13与电源电压VDD1耦合并被设定为“H”电平。
由于待机信号STB5被设定在“H”电平,所以开关8C被断开。
修整信号TRM1和TRM6被设定为“H”电平,从而使开关组2和4的传输门TF导通。负反馈节点N2电耦合到连接节点N3。连接节点N3电耦合到连接节点N4。
在时间T0,当电路操作被接通(ON)时,待机信号STB1被设定在“L”电平。待机信号STB2被设定在“H”电平。待机信号STB3和STB5被设定在“L”电平。待机信号STB4被设定在“H”电平。定时信号TM被保持在“H”电平。
根据待机信号STB1被设定为“L”电平,待机设定电路6A、6B处于非激活状态。此外,根据待机信号STB2被设定在“H”电平,开关5变为导通,以形成电流路径。
在这种情况下,由于在第一分压路径和第二分压路径中形成电流路径,电流量增加。
当将负反馈节点N2的电位从连接节点抽取到与参考电压VREF相同的电位时,根据放大器控制,其变得稳定。当其由放大器控制而稳定化时,输出电压VOUT也变为稳定电压。
从这个观点出发,输出电压VOUT的瞬时变化速度取决于流过调节器电路100的电流量和放大器51的响应速度。
在启动时,增加电流量以加速输出电压VOUT的上升。在这个示例中,在第一分压路径和第二分压路径中形成电流路径,从而增加电流量。
接下来,在时间T1,调整定时信号TM。具体地说,定时信号TM被设定在“L”电平。据此,开关3变得非导通。第二分压路径被断开。简而言之,具有较大电流量的电流路径被关断。据此,缩减了电流。
此外,修整信号TRM1被设定为“L”电平。据此,连接节点N3和N4的短路路径被断开。连接节点N4的电位上升。
此外,开关3的漏极侧的节点N12#的电位上升。
在本示例中,在输出电压VOUT处于稳定状态之后,通过关断第二分压路径使电流缩减。据此,可以减少整个电路的功耗。
此外,开关组2中的传输门TF以相同的分压比将第一分压路径和第二分压路径短路,这可以抑制当切换分压路径的数量时发生到负反馈节点N2的切换噪声的传播。
放大器51的操作电流增加,这可以提高负反馈的响应度,减小电路启动时输出电压VOUT的过冲或下冲,并减少电路启动中稳定输出电压VOUT所需的时间。
如上所述,已经基于实施例具体描述了本公开;然而,本公开不限于实施例,且不用说在不脱离本精神的情况下各种修改是可能的。

Claims (10)

1.一种半导体装置,包括:
耦合到电源电压的放大器,所述放大器将基于参考电压和负反馈节点的电压的电压输出到输出节点;和
耦合到所述输出节点的分压器,所述分压器将分压电压输出到所述负反馈节点,其中
所述分压器包括
具有不同电阻的第一分压路径和第二分压路径,
以分压比可调方式,耦合到所述第一分压路径和所述第二分压路径的第一开关电路,以及
用于控制所述第一分压路径和所述第二分压路径的第二开关电路。
2.根据权利要求1所述的装置,
其中,所述分压器还包括第三开关电路,所述第三开关电路耦合在所述第一分压路径和所述第二分压路径中具有相同的分压比的节点。
3.根据权利要求1所述的装置,
其中,所述第二开关电路包括
与所述第一分压路径和所述第二分压路径共同设置的第一开关,以及
在所述第一开关和所述第二分压路径之间设置的第二开关。
4.根据权利要求3所述的装置,
其中,所述第二分压路径具有比所述第一分压路径低的电阻,并且
其中,所述第一开关和所述第二开关在启动状态下被设定为导通,并且所述第二开关在稳定状态下被设定为非导通。
5.根据权利要求4所述的装置,
其中,根据用于定义所述启动状态和所述稳定状态的模式控制信号来控制所述第一开关和所述第二开关。
6.根据权利要求1所述的装置,
其中,所述放大器包括调整所述放大器的操作电流的调整电路。
7.根据权利要求6所述的装置,
其中,所述调整电路包括多个晶体管,所述多个晶体管能够基于导通单元的数量来调整所述操作电流的电流量。
8.根据权利要求7所述的装置,
其中,在所述晶体管中,在所述启动状态下的所述导通单元的数量大于在所述稳定状态下的所述导通单元的数量。
9.根据权利要求8所述的装置,
其中,根据用于定义所述启动状态和所述稳定状态的模式控制信号来控制所述晶体管。
10.根据权利要求1所述的装置,
其中,所述放大器包括用于控制所述电源电压的供应的电源控制开关。
CN201710373370.3A 2016-07-21 2017-05-24 半导体装置 Pending CN107643784A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016143470A JP6689152B2 (ja) 2016-07-21 2016-07-21 半導体装置
JP2016-143470 2016-07-21

Publications (1)

Publication Number Publication Date
CN107643784A true CN107643784A (zh) 2018-01-30

Family

ID=60989583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710373370.3A Pending CN107643784A (zh) 2016-07-21 2017-05-24 半导体装置

Country Status (3)

Country Link
US (1) US10186969B2 (zh)
JP (1) JP6689152B2 (zh)
CN (1) CN107643784A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518777A (zh) * 2020-11-19 2022-05-20 启碁科技股份有限公司 具有可动态配置反馈电压的电压调节电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3691224B1 (en) 2019-02-01 2022-06-29 Ami Global A method for monitoring and controlling an industrial process which change condition over time and a communication gateway
EP3708971B1 (en) 2019-03-12 2023-06-14 Ami Global Gateway with means for reshaping an electrical raw input sensor signal to a formatted electrical input signal
US11194384B2 (en) * 2019-07-24 2021-12-07 Intel Corporation Circuit and method for improved battery life during suspend mode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1311441B1 (it) * 1999-11-16 2002-03-12 St Microelectronics Srl Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello.
JP4199396B2 (ja) 1999-12-17 2008-12-17 株式会社デンソーウェーブ 光学情報読取装置
JP4861047B2 (ja) * 2006-04-24 2012-01-25 株式会社東芝 電圧発生回路及びこれを備える半導体記憶装置
US20070296392A1 (en) * 2006-06-23 2007-12-27 Mediatek Inc. Bandgap reference circuits
JP2008027141A (ja) * 2006-07-20 2008-02-07 Ricoh Co Ltd 定電圧回路
US8212544B2 (en) * 2007-08-13 2012-07-03 SK hynix, Inc. Semiconductor integrated circuit having level regulation for reference voltage
JP4498400B2 (ja) * 2007-09-14 2010-07-07 Okiセミコンダクタ株式会社 トリミング回路
US20090085545A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Voltage regulator
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
US9411348B2 (en) * 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor
CN102467144B (zh) * 2010-11-05 2014-03-12 成都芯源系统有限公司 电压调节器的输出电压修调装置及修调方法
JP5635935B2 (ja) * 2011-03-31 2014-12-03 ルネサスエレクトロニクス株式会社 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置
JP2014048868A (ja) * 2012-08-31 2014-03-17 Renesas Electronics Corp レギュレータ回路及びこれを用いた半導体装置
EP2851762B1 (en) * 2013-09-24 2017-12-06 STMicroelectronics International N.V. Feedback network for low-drop-out generator
US9886047B2 (en) * 2015-05-01 2018-02-06 Rohm Co., Ltd. Reference voltage generation circuit including resistor arrangements
US20170052552A1 (en) * 2015-08-21 2017-02-23 Qualcomm Incorporated Single ldo for multiple voltage domains

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518777A (zh) * 2020-11-19 2022-05-20 启碁科技股份有限公司 具有可动态配置反馈电压的电压调节电路

Also Published As

Publication number Publication date
US20180026541A1 (en) 2018-01-25
US10186969B2 (en) 2019-01-22
JP2018013977A (ja) 2018-01-25
JP6689152B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
CN204538970U (zh) 低压降电压调节器
CN107643784A (zh) 半导体装置
KR101012566B1 (ko) 전압 레귤레이터
US7652455B2 (en) Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
US8143869B2 (en) Voltage reference circuit with fast enable and disable capabilities
US20180292854A1 (en) Voltage regulator
JP5120111B2 (ja) シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路
CN108255228B (zh) 降低稳压器中输出端的负脉冲信号的电路及其稳压方法
US11435767B2 (en) Voltage regulator and bandgap voltage reference with novel start-up circuit and seamless voltage reference switch over for PSR enhancement
US20140253070A1 (en) Constant voltage circuit
US20170205840A1 (en) Power-supply circuit
CN109144157A (zh) 具有反馈路径的电压调节器
WO2012084616A2 (en) Active leakage consuming module for ldo regulator
US20050088154A1 (en) Voltage regulator
US6919757B2 (en) Voltage regulator with turn-off assist
US5506495A (en) Step-down circuit with stabilized internal power-supply
US7402984B1 (en) Oscillation sensor for linear regulation circuit
CN111290465B (zh) 低压差稳压装置
US6297688B1 (en) Current generating circuit
JP2019004556A (ja) 電流調節回路、それを用いた電源管理回路
CN104283548B (zh) 具有隔离反馈的单向输出级
WO2021186635A1 (ja) 電源装置及び電子機器
US10606293B2 (en) On-chip voltage regulator providing extended range of voltage supplies
US10299330B1 (en) Current regulator
KR101089896B1 (ko) 저전압 강하 레귤레이터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180130

WD01 Invention patent application deemed withdrawn after publication