JP2014048868A - レギュレータ回路及びこれを用いた半導体装置 - Google Patents

Abstract

【課題】オフセット起動が生じた場合でも、安定した出力電圧を供給する。
【解決手段】実施の形態に係るレギュレータ回路は、出力電圧を分圧した帰還電圧を出力する分圧器と、帰還電圧と基準電圧との差を増幅して誤差信号を出力する誤差増幅器と、誤差信号に応じて駆動される第１出力トランジスタと、外部から入力されるモード選択信号に応じて第１出力トランジスタとともに誤差信号に応じて駆動される第２出力トランジスタと、を有する出力ドライバ部と、モード選択信号に応じて、第２出力トランジスタのゲートをローレベルにクランプするクランプ回路とを備える
【選択図】図１

Description

本発明はレギュレータ回路に関し、例えばマイコン、ＯＳＣ（oscillator）等に使用される電源回路の分野のレギュレータ回路及びこれを用いた半導体装置に関する。

近年、高度なロジック回路、大容量のメモリ回路等（以下、周辺回路とする）の集積化がさらに進んでいる。このような状況の中、電力削減を目的として電源電圧の低電圧化が進むと共に、周辺回路をモード毎（高負荷、低負荷）に切り替えて制御を行うようになってきた。

このため、電源回路の分野では、低負荷から高負荷をカバーでき、安定した電圧供給ができる負荷ドライブ能力の高いレギュレータ回路が求められている。つまり、高負荷を許容できるドライブ能力の高いレギュレータ回路が必要となるにつれて、レギュレータ回路の出力トランジスタのサイズが大きいものが必要となってきた。そこで、従来から、負荷状態に応じて、動作させる出力トランジスタを変更する技術が提案されている。

ここで特許文献１には、負荷状況に応じてレギュレータ出力部を動作させる技術が開示されている。特許文献１が開示するスイッチングレギュレータは、コンバータ部を２台具備し、それらを制御信号で低負荷時は１台、高負荷時は２台駆動することで、高効率化を図っている。さらに特許文献２〜４には、負荷電流の検知結果に応じて出力トランジスタを制御する技術が開示されている。

特開２０１１−１２５０７５号公報 特開２００６−２３８６０３号公報 特開２００５−８６９３１号公報 特開２００５−１７４３５１号公報 特開２００４−８８９５６号公報

上記のようなレギュレータ回路において、外部ノイズ等により電源電圧が低下し、ＧＮＤレベルまで到達せずにその後復旧するオフセット起動が生じることがある。周辺回路が低負荷であり、低負荷用の出力トランジスタのみが動作しているときにオフセット起動が生じると、カップリングにより高負荷用の出力トランジスタがオンとなり、レギュレータ回路から高電圧が出力される場合がある。これにより、周辺回路の誤動作が発生したり、レギュレータ回路からの出力電圧が周辺回路の耐圧レベルを超えた場合には物理的な破壊が起こる恐れがある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、レギュレータ回路は、低負荷モードの場合に、高負荷モード時に駆動される出力トランジスタのゲートをローレベルにクランプする。

前記一実施の形態によれば、オフセット起動が生じた場合でも、安定した出力電圧を供給することができる。

実施の形態１に係るレギュレータ回路の構成を示す図である。 実施の形態１に係るレギュレータ回路のタイミングチャートである。 実施の形態２に係る半導体装置の構成を示す図である。 実施の形態２に係る半導体装置のタイミングチャートである。

本実施の形態は、レギュレータ回路に関し、例えば、マイコン、ＯＳＣ等に使用される電源回路に用いられるレギュレータ回路に関する。実施の形態に係るレギュレータ回路は、周辺回路が高負荷の場合（高負荷モード）と低負荷の場合（低負荷モード）に応じて、駆動する出力トランジスタを切り替え制御して、低負荷から高負荷をカバーできる電圧を供給することができる。

実施の形態に係るレギュレータ回路は、低負荷モードの場合に、高負荷モード時に駆動される出力トランジスタのゲートをローレベルにクランプする。これによって、周辺回路に高電圧が印加されるのを防止し、周辺回路の誤作動、破壊等を抑制する。以下、具体的な構成について詳細に説明する。

実施の形態１．
実施の形態１に係るレギュレータ回路について、図１を参照して説明する。図１は、実施の形態１に係るレギュレータ回路１０の構成を示す図である。図１に示すように、レギュレータ回路１０は、ドライバ部１、制御部２、分圧器３、誤差増幅器４を備えている。

ドライバ部１は、低負荷ドライブ用のノンドープＮｃｈトランジスタＮＴＬ（以下、低負荷用トランジスタＮＴＬとする）、高負荷ドライブ用のノンドープＮｃｈトランジスタＮＴＨ（以下、高負荷用トランジスタＮＴＨとする）を有している。低負荷用トランジスタＮＴＬのゲートはノードＤＲＶに接続され、ドレインは電源ＶＤＤに接続され、ソースは出力端子ＲＥＧＣに接続されている。高負荷用トランジスタＮＴＨのゲートはノードＤＲＶＨに接続され、ドレインは電源ＶＤＤに接続され、ソースは出力端子ＲＥＧＣに接続されている。

制御部２は、モード選択信号Ｖｃｎｔに応じて高負荷モードと低負荷モードとを切り替える。制御部２は、ノンドープＮｃｈトランジスタからなる低負荷用スイッチＬＣＳＷ、高負荷用スイッチＨＣＳＷ、ＮｃｈトランジスタからなるクランプスイッチＮＣＡ、トランスファースイッチＳＷ１、インバータＩＮＶ、容量Ｃを有している。

実施の形態１では、トランスファースイッチＳＷ１は、ＰｃｈトランジスタＰＴ１、ＮｃｈトランジスタＮＴ１を抱き合わせた構成を有している。すなわち、ＰｃｈトランジスタＰＴ１のソースはＮｃｈトランジスタＮＴ１のドレインと接続されており、ＰｃｈトランジスタＰＴ１のドレインはＮｃｈトランジスタＮＴ１のソースと接続されている。なお、トランスファースイッチＳＷ１の構成は一例であり、図１に示す例に限られない。

入力端子ＣＮＴからは、高負荷モードを使用するか、低負荷モードを使用するかの選択を行うモード選択信号Ｖｃｎｔが入力される。モード選択信号Ｖｃｎｔは、インバータＩＮＶに入力される。インバータＩＮＶの出力は、ノードＣＮＴＢに接続される。ノードＣＮＴＢは、高負荷用スイッチＨＣＳＷのゲートに接続される。高負荷用スイッチＨＣＳＷのソースはノードＦＨＣに接続され、ドレインはノードＦＢに接続されている。

モード選択信号Ｖｃｎｔは、トランスファースイッチＳＷ１のＰｃｈトランジスタＰＴ１のゲートに入力されている。また、ノードＣＮＴＢは、トランスファースイッチＳＷ１のＮｃｈトランジスタＮＴ１のゲートに接続されている。すなわち、ＮｃｈトランジスタＮＴ１のゲートには、モード選択信号Ｖｃｎｔの反転信号が入力される。トランスファースイッチＳＷ１の一方はノードＤＲＶに接続され、他方はノードＤＲＶＨに接続されている。

また、モード選択信号Ｖｃｎｔは、低負荷用スイッチＬＣＳＷゲートに入力される。低負荷用スイッチＬＣＳＷのソースはノードＦＬＣに接続され、ドレインはノードＦＢに接続されている。

さらに、モード選択信号Ｖｃｎｔは、ＮｃｈトランジスタからなるクランプスイッチＮＣＡのゲートに入力されている。クランプスイッチＮＣＡのソースはグランドＧＮＤに接続され、ドレインはノードＤＲＶＨに接続されている。容量Ｃ２の一方が出力端子ＲＥＧＣに接続され、他方はノードＦＢに接続されている。クランプスイッチＮＣＡは、モード選択信号Ｖｃｎｔに応じて、高負荷用トランジスタＮＴＨのゲートをローレベルにクランプするクランプ回路を構成する。

分圧器３は、出力端子ＲＥＧＣから出力される出力電圧を分圧した帰還電圧を誤差増幅器４に出力する。実施の形態１では、分圧器３は、高負荷用抵抗ＨＣ、低負荷用抵抗ＬＣ、Ｎｃｈトランジスタからなる遮断スイッチＮ１を有している。高負荷用抵抗ＨＣは、低負荷用抵抗ＬＣよりも抵抗値が小さい。このように、分圧比が異なる高負荷用抵抗ＨＣ、低負荷用抵抗ＬＣをモードに応じて切り替えて用いることにより、出力電圧Ｖｒｅｇｃの値を切り替えることができる。高負荷用抵抗ＨＣの一方は出力端子ＲＥＧＣに接続され、他方はノードＦＬに接続されている。高負荷用抵抗ＨＣの抵抗分圧されたノードは、ノードＦＨＣに接続されている。

ノードＦＬは、遮断スイッチＮ１のドレインに接続されている。遮断スイッチＮ１のソースはグランドＧＮＤに接続され、ゲートはノードＣＮＴＢに接続されている。低負荷用抵抗ＬＣの一方は出力端子ＲＥＧＣに接続され、他方はグランドＧＮＤに接続されている。低負荷用抵抗ＬＣの抵抗分圧されたノードは、ノードＦＬＣに接続されている。分圧器３は、モード選択信号Ｖｃｎｔに応じて低負荷用抵抗ＬＣと高負荷用抵抗ＨＣのいずれか一方で出力電圧Ｖｒｅｇｃを分圧する。

誤差増幅器４の非反転入力端子には、入力端子ＲＥＦから基準電圧Ｖｒｅｆが入力される。誤差増幅器４の反転入力端子はノードＦＢが接続されており、帰還電圧が入力される。誤差増幅器４は帰還電圧と基準電圧Ｖｒｅｆとを比較し、誤差信号をノードＤＲＶ及びトランスファースイッチＳＷ１に出力する。

ここで、レギュレータ回路１０の動作について説明する。実施の形態１に係るレギュレータ回路１０は、高負荷モード、低負荷モードの２種類のモードを切り替えて動作する。以下の例では、低負荷用抵抗ＬＣと高負荷用抵抗ＨＣの抵抗値の比は、高負荷用抵抗ＨＣ：低負荷用抵抗ＬＣ＝１：１５０（各抵抗の単位は数百ＫΩ程度）とする。また、低負荷用トランジスタＮＴＬと高負荷用トランジスタＮＴＨの駆動能力の比は、低負荷用トランジスタＮＴＬ：高負荷用トランジスタＮＴＨ＝１：１９であるものとする。なお、上記の比率は一例であり、動作仕様によって大小関係が崩れない範囲で適宜変更することが可能である。

＜高負荷モード＞
高負荷モード時は、ローレベルのモード選択信号Ｖｃｎｔが入力される。モード選択信号Ｖｃｎｔがローレベルであるため、トランスファースイッチＳＷ１、高負荷用スイッチＨＣＳＷ、遮断スイッチＮ１がオンする。一方、クランプスイッチＮＣＡ、低負荷用スイッチＬＣＳＷはオフである。これにより、ノードＤＲＶＨはハイレベルとなり、高負荷用トランジスタＮＴＨがオンとなる。すなわち、低負荷用トランジスタＮＴＬだけでなく、低負荷用トランジスタＮＴＬよりも電流能力の高い高負荷用トランジスタＮＴＨが有効となる。

このとき、低負荷用スイッチＬＣＳＷのゲートはローレベルであるため、ノードＦＬＣのレベルはノードＦＢには伝わらない。すなわち、高負荷用抵抗ＨＣは、高負荷用トランジスタＮＴＨが低負荷用トランジスタＮＴＬとともに動作するときに選択される。これにより、接続される高負荷の周辺回路に対して、所定の出力電圧を出力することができる。高負荷用スイッチＨＣＳＷは、高負荷用抵抗ＨＣからの帰還電圧を誤差増幅器４にフィードバックする。これにより、高負荷用抵抗ＨＣの分圧値に応じた電圧が帰還電圧として、ノードＦＨＣを介してノードＦＢに伝達される。

誤差増幅器４では、入力端子ＲＥＦから入力される基準電圧Ｖｒｅｆとフィードバックされた帰還電圧の誤差を検知し、基準電圧Ｖｒｅｆと帰還電圧との差分である誤差信号をノードＤＲＶに出力する。低負荷用トランジスタＮＴＬは、ノードＤＲＶを介して入力されるノード電圧Ｖｄｒｖに応じて駆動される。

また、高負荷モードでは、トランスファースイッチＳＷ１はオンとなっている。このため、トランスファースイッチＳＷ１は、誤差増幅器４からの誤差信号を高負荷用トランジスタＮＴＨに伝達する。このため、高負荷モードでは、高負荷用トランジスタＮＴＨも低負荷用トランジスタＮＴＬとともにノードＤＲＶＨを介して入力されるノード電圧Ｖｄｒｖに応じて駆動される。

＜低負荷モード＞
一方、低負荷モード時は、ハイレベルのモード選択信号Ｖｃｎｔが入力される。モード選択信号Ｖｃｎｔがハイレベルであるため、トランスファースイッチＳＷ１及び高負荷用スイッチＨＣＳＷ及び遮断スイッチＮ１がオフする。また、クランプスイッチＮＣＡ、低負荷用スイッチＬＣＳＷがオンする。クランプスイッチＮＣＡがオンするため、ノードＤＲＶＨはロークランプ状態となり、ノード電圧Ｖｄｒｖｈはローレベルとなる。従って、高負荷用トランジスタＮＴＨのゲートがローレベルであるグランドＧＮＤにクランプされる。

これにより、高負荷用トランジスタＮＴＨの電流能力が下がり、低負荷用トランジスタＮＴＬの電流能力が支配的となる。すなわち、低負荷モードでは、低負荷用トランジスタＮＴＬのみが有効となる。つまり、クランプスイッチＮＣＡは、低負荷用トランジスタＮＴＬが動作し、高負荷用トランジスタＮＴＨが動作していない場合に、高負荷用トランジスタＮＴＨのゲートをローレベルにクランプする。

このとき、高負荷用スイッチＨＣＳＷのゲートはローレベルであるため、ノードＦＨＣのレベルはノードＦＢには伝わらない。すなわち、低負荷用抵抗ＬＣは、低負荷用トランジスタＮＴＬが動作し、高負荷用トランジスタＮＴＨが動作しないときに選択される。また、遮断スイッチＮ１がオフであるため、高負荷用抵抗ＨＣへの導通が遮断される。

低負荷用スイッチＬＣＳＷは、低負荷用抵抗ＬＣからの帰還電圧を誤差増幅器４にフィードバックする。これにより、低負荷用抵抗ＬＣの分圧値に応じた電圧が帰還電圧として、ノードＦＬＣを介してノードＦＢに伝達される。誤差増幅器４では、入力端子ＲＥＦから入力される基準電圧Ｖｒｅｆとフィードバックされた帰還電圧の誤差を検知し、基準電圧Ｖｒｅｆと帰還電圧との差分である誤差信号をノードＤＲＶに出力する。

図２は、実施の形態１に係るレギュレータ回路の動作を説明するタイミングチャートである。図２において、Ｖｒｅｇｃは出力端子ＲＥＧＣから出力される出力電圧であり、ＶｄｒｖはノードＤＲＶのノード電圧であり、ＶｄｒｖｈはノードＤＲＶＨのノード電圧である。なお、各電圧の大きさを説明するために、出力電圧Ｖｒｅｇｃ、ノード電圧Ｖｄｒｖ、Ｖｄｒｖｈ、モード選択信号Ｖｃｎｔとともに、電源ＶＤＤ、グランドＧＮＤ、レギュレータ回路１０の出力期待値を示している。

時間ＴＡ１以前は、電源ＶＤＤから所定のレベルの電圧が出力されているものとする。そして、時間ＴＡ１からＴＡ２まで電源ＶＤＤが低下し、ＧＮＤレベルまで到達せずにその後、Ｔ１３からＴ１６で復旧するオフセット起動が生じたものとする。

電源ＶＤＤの瞬低が発生すると、出力電圧Ｖｒｅｇｃが電源ＶＤＤの低下とともに低下する。時間ＴＡ２において、電源ＶＤＤの低下が収まったときに、ノードＤＲＶのノード電圧Ｖｄｒｖと、ノードＤＲＶＨのノード電圧Ｖｄｒｖｈがカップリングにより電源ＶＤＤの電位と略等しくなったとする。

モード選択信号Ｖｃｎｔは、時間ＴＡ２の後の時間Ｔ１０以前はローレベルであり、Ｔ１０以降はハイレベルである。時間Ｔ１０においてモード選択信号Ｖｃｎｔがローレベルからハイレベルに変更されると、高負荷モードから低負荷モードに切り替わる。なお、モード選択信号Ｖｃｎｔがローレベルからハイレベルに切り替わる時間は一例であり、時間Ｔ１０以前でも構わない。

高負荷モードでは、接続される周辺回路は高負荷であり、周辺回路の誤動作等の発生は少ない。これに対し、低負荷モードでは、接続される周辺回路は低負荷であるため、カップリングによりノードＤＲＶＨの電圧が上がり、高負荷用トランジスタＮＴＨがオンして高電圧の出力電圧Ｖｒｅｇｃが出力されると、周辺回路の誤動作、破壊が起こる恐れがある。

本実施の形態では、時間Ｔ１１において低負荷モードとなり、トランスファースイッチＳＷ１がオフし、クランプスイッチＮＣＡがオンとなる。これにより、時間Ｔ１２に示すようにノードＤＲＶＨがローレベルにクランプされる。ノードＤＲＶＨがローレベルにクランプされることにより、高負荷用トランジスタＮＴＨの能力（ｇｍ）が下がり電流供給能力が低下する。

従って、低負荷モードでは、高負荷用トランジスタＮＴＨは動作せず、低負荷用トランジスタＮＴＬによりノードＤＲＶの電位に応じた電流供給がなされる。すなわち、時間Ｔ１２では、高負荷用トランジスタＮＴＨの電流供給能力が下がっている。つまり、電流能力は、低負荷用トランジスタＮＴＬ＞＞高負荷用トランジスタＮＴＨとなる。

時間Ｔ１３〜Ｔ１６において電源ＶＤＤが上昇すると、時間Ｔ１３〜Ｔ１４の間ノード電圧Ｖｄｒｖがともに上昇する。出力電圧Ｖｒｅｇｃは、ノード電圧Ｖｄｒｖの上昇に伴ってＴ１５まで上昇を続ける。このとき、出力電圧Ｖｒｅｇｃはレギュレータの出力期待値を超えるが、後段の周辺回路の耐圧限界を超えることはない。このように、本実施の形態では、低負荷モードのときに電源ＶＤＤの瞬低が発生したとしても、後段の周辺回路に高電圧が伝送されるのを防止することができる。

時間Ｔ１７では、ノード電圧Ｖｄｒｖが低下し始める。これに伴って、時間Ｔ１８〜Ｔ１９の間に出力電圧Ｖｒｅｇｃはレギュレータ出力期待値に戻る。時間Ｔ１９では、ノードＤＲＶのレベルが安定し、時間Ｔ２０において安定した出力電圧Ｖｒｅｇｃが得られる。

このように、実施の形態１では、高負荷用トランジスタＮＴＨ、低負荷用トランジスタＮＴＬのいずれを動作させるかを決定するモード選択信号Ｖｃｎｔに応じて、低負荷モードのときに、高負荷用トランジスタＮＴＨのゲートをロークランプ状態とする。これにより、電源ＶＤＤの瞬低が発生してオフセット起動が起こった場合でも、出力電圧Ｖｒｅｇｃの上昇を抑制することができ、後段の周辺回路の耐圧を超えることがない。このため、周辺回路の誤動作や破壊を防止することが可能となる。

実施の形態２．
実施の形態２に係る半導体装置について、図３を参照して説明する。図３は、実施の形態２に係る半導体装置１００の構成を示す図である。図３に示すように、半導体装置１００は、レギュレータ回路１０、周辺回路２０、パワーオンリセット回路ＰＯＲ、遅延回路ＤＥＬを有している。なお、レギュレータ回路１０は、実施の形態１において説明したものと同一であるため、説明を省略する。

パワーオンリセット回路ＰＯＲには、電源ＶＤＤが接続されている。パワーオンリセット回路ＰＯＲからの出力は、遅延回路ＤＥＬを介して、モード選択信号Ｖｃｎｔとしてレギュレータ回路１０に入力される。レギュレータ回路１０からの出力電圧Ｖｒｅｇｃは周辺回路２０に入力される。

パワーオンリセット回路ＰＯＲは、電源ＶＤＤの電圧と所定の閾値（ＰＯＲ閾値）とを比較し、比較信号を遅延回路ＤＥＬに出力する。パワーオンリセット回路ＰＯＲとしては、一般的な外付け又はマクロのパワーオンリセット回路を用いることができる。

遅延回路ＤＥＬは、パワーオンリセット回路ＰＯＲからの比較信号を遅延した遅延信号をモード選択信号Ｖｃｎｔとしてレギュレータ回路１０に出力する。図３に示す例では、遅延回路ＤＥＬは、２つのインバータ、ＯＲ回路を含む一般的な構成のものを用いることができる。なお、これらの構成は一例であり、この例に限定されるものではない。

ここで、図４を参照して、図３に記載の半導体装置１００の動作について説明する。図４は、実施の形態２に係る半導体装置の動作を説明するタイミングチャートである。図４において、Ｖｒｅｇｃは出力端子ＲＥＧＣから出力される出力電圧であり、ＶｄｒｖはノードＤＲＶのノード電圧であり、ＶｄｒｖｈはノードＤＲＶＨのノード電圧である。

なお、各電圧の大きさを説明するために、出力電圧Ｖｒｅｇｃ、ノード電圧Ｖｄｒｖ、Ｖｄｒｖｈ、モード選択信号Ｖｃｎｔとともに、電源ＶＤＤ、グランドＧＮＤ、レギュレータ回路１０の出力期待値、パワーオンリセット回路ＰＯＲの閾値（ＰＯＲ閾値）を示している。

実施の形態１と同様に、時間ＴＡ１以前は、電源ＶＤＤから所定のレベルの電圧が出力されているものとする。そして、時間ＴＡ１からＴＡ２まで電源ＶＤＤが低下し、ＧＮＤレベルまで到達せずにその後、Ｔ１３からＴ１６で復旧するオフセット起動が生じたものとする。

電源ＶＤＤの瞬低が発生すると、出力電圧Ｖｒｅｇｃが電源ＶＤＤの低下とともに低下する。時間ＴＡ２において、電源ＶＤＤの低下が収まったときに、ノードＤＲＶのノード電圧Ｖｄｒｖと、ノードＤＲＶＨのノード電圧Ｖｄｒｖｈがカップリングにより電源ＶＤＤの電位と略等しくなったとする。

本実施の形態では、パワーオンリセット回路ＰＯＲは、電源ＶＤＤの電圧とＰＯＲ閾値とを比較している。電源ＶＤＤの電圧値がＰＯＲ閾値よりも低くなると、パワーオンリセット回路ＰＯＲはハイレベルの比較信号を出力する。パワーオンリセット回路ＰＯＲは、例えば、電源の瞬間停止時や電源投入時に活性化し、比較信号を出力する。これにより、レギュレータ回路１０では、電源の瞬間停止等の電源異常時において低負荷状態から動作させることができ、周辺回路内部にいきなり高負荷状態の電圧が印加されることがなく、周辺回路の誤動作や破壊を防止することが可能となる。

パワーオンリセット回路ＰＯＲからの比較信号は、遅延回路ＤＥＬを介して、レギュレータ回路１０にモード選択信号Ｖｃｎｔとして入力される。モード選択信号Ｖｃｎｔがローレベルからハイレベルに変更されると、レギュレータ回路１０では高負荷モードから低負荷モードに切り替わる。

実施の形態２においても、実施の形態１と同様に、低負荷モードにおいてトランスファースイッチＳＷ１がオフし、クランプスイッチＮＣＡがオンとなる。これにより、時間Ｔ１２に示すようにノードＤＲＶＨがローレベルにクランプされる。ノードＤＲＶＨがローレベルにクランプされることにより、高負荷用トランジスタＮＴＨの能力（ｇｍ）が下がり電流供給能力が低下する。

その後、時間Ｔ１３〜Ｔ１６において電源ＶＤＤが上昇する。時間Ｔ１４において、電源ＶＤＤの電圧がＰＯＲ閾値以上になると、パワーオンリセット回路ＰＯＲはローレベルの比較信号を出力する。比較信号は、遅延回路ＤＥＬにおいて、インバータによって決定される所定時間遅延される。従って、パワーオンリセット回路ＰＯＲがローレベルの比較信号を出力した後の所定時間は、モード選択信号Ｖｃｎｔハイレベルのままである。これにより、オーバーシュートした出力電圧Ｖｒｅｇｃの出力を抑制することができる。なお、出力電圧Ｖｒｅｇｃのオーバーシュート量が許容できる場合は、遅延回路ＤＥＬは設けなくても構わない。

時間Ｔ１３〜Ｔ１４の間ノード電圧Ｖｄｒｖがともに上昇する。出力電圧Ｖｒｅｇｃは、ノード電圧Ｖｄｒｖの上昇に伴ってＴ１５まで上昇を続ける。しかし、出力電圧Ｖｒｅｇｃは、後段の周辺回路の耐圧限界を超えることはない。このように、低負荷モードのときに電源ＶＤＤの瞬低が発生したとしても、後段の周辺回路に高電圧が伝送されるのを防止することができる。

時間Ｔ１７では、ノード電圧Ｖｄｒｖが低下し始める。これに伴って、時間Ｔ１８〜Ｔ１９の間に出力電圧Ｖｒｅｇｃはレギュレータ出力期待値に戻る。時間Ｔ１９では、ノードＤＲＶのレベルが安定し、時間Ｔ２０において安定した出力電圧Ｖｒｅｇｃが得られる。時間Ｔ２０において、遅延回路ＤＥＬがローレベルの信号を出力することにより、モード選択信号Ｖｃｎｔがローレベルとなる。

このように、本実施の形態では、パワーオンリセット回路ＰＯＲとレギュレータ回路１０とを組み合わせることにより、電源電圧の降下があった場合にモード選択信号Ｖｃｎｔをローレベルからハイレベルとすることができる。これにより、周辺回路の誤動作等を抑制することができる。

また、電源電圧のレベルがＰＯＲ閾値以上になった後、遅延回路ＤＥＬの遅延段数分の遅延時間を経過した時点でモード選択信号Ｖｃｎｔをローレベルにすることができるため、出力電圧Ｖｒｅｇｃのオーバーシュートを抑制することができる。また、モード選択信号Ｖｃｎｔがハイレベルの間、高負荷用トランジスタＮＴＨをオフすることができるため、電源ＶＤＤの電圧降下時の電流消費を低減することが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ ドライバ部
２ 制御部
３ 分圧器
４ 誤差増幅器
１０ レギュレータ回路
２０ 周辺回路
１００ 半導体装置
ＮＴＬ 低負荷用トランジスタ
ＮＴＨ 高負荷用トランジスタ
ＩＮＶ インバータ
ＳＷ１ トランスファースイッチ
ＮＴ１ Ｎｃｈトランジスタ
ＰＴ１ Ｐｃｈトランジスタ
ＮＣＡ クランプスイッチ
ＬＣＳＷ 低負荷用スイッチ
ＨＣＳＷ 高負荷用スイッチ
ＬＣ 低負荷用抵抗
ＨＣ 高負荷用抵抗
Ｃ 容量
Ｎ１ 遮断スイッチ
ＧＮＤ グランド
ＶＤＤ 電源
ＲＥＧＣ 出力端子
ＲＥＦ 入力端子
ＣＮＴ 入力端子
ＤＲＶ ノード
ＤＲＶＨ ノード
ＦＨＣ ノード
ＦＬＣ ノード
ＦＢ ノード
ＦＬ ノード
ＣＮＴＢ ノード
Ｖｃｎｔ モード選択信号
Ｖｒｅｆ 基準電圧
Ｖｒｅｇｃ 出力電圧
Ｖｄｒｖ ノード電圧
Ｖｄｒｖｈ ノード電圧
ＰＯＲ パワーオンリセット回路
ＤＥＬ 遅延回路

Claims (10)

1. 出力電圧を分圧した帰還電圧を出力する分圧器と、
   前記帰還電圧と基準電圧とを比較して誤差信号を出力する誤差増幅器と、
   電源電圧に接続され、前記誤差信号に応じて駆動される第１出力トランジスタと、前記電源電圧に接続され、外部から入力されるモード選択信号に応じて前記第１出力トランジスタとともに前記誤差信号に応じて駆動される第２出力トランジスタと、を有する出力ドライバ部と、
   前記モード選択信号に応じて、前記第２出力トランジスタのゲートをローレベルにクランプするクランプ回路と、
   を備えるレギュレータ回路。
2. 前記クランプ回路は、前記第１出力トランジスタが動作し、前記第２出力トランジスタが動作していない場合に、前記第２出力トランジスタをローレベルにクランプする請求項１に記載のレギュレータ回路。
3. 前記分圧器は、第１分圧抵抗と前記第１分圧抵抗よりも小さい第２分圧抵抗とを備え、
   前記モード選択信号に応じて前記第１分圧抵抗と前記第２分圧抵抗のいずれか一方で前記出力電圧を分圧する請求項１に記載のレギュレータ回路。
4. 前記第１出力トランジスタが動作し、前記第２出力トランジスタが動作しないときに前記第１分圧抵抗が選択され、
   前記第１出力トランジスタ、前記第２出力トランジスタがともに動作するときに前記第２分圧抵抗が選択される請求項３に記載のレギュレータ回路。
5. 前記分圧器は、前記第１分圧抵抗が選択される場合、前記第２分圧抵抗への導通を遮断する遮断スイッチをさらに備える請求項３に記載のレギュレータ回路。
6. 前記モード選択信号に応じて高負荷モードと低負荷モードとを切り替える制御部をさらに備え、
   前記制御部は、
   前記低負荷モードのときに、前記第１分圧抵抗からの前記帰還電圧を前記誤差増幅器にフィードバックする第１スイッチと、
   前記低負荷モードのときに、前記第２出力トランジスタをローレベルにクランプする前記クランプ回路と、
   前記高負荷モードのときに、前記第２分圧抵抗からの前記帰還電圧を前記誤差増幅器にフィードバックする第２スイッチと、
   前記高負荷モードのときに、前記誤差信号を前記第２出力トランジスタに伝達するトランスファースイッチと、
   を有する請求項３に記載のレギュレータ回路。
7. 前記トランスファースイッチは、互いにソースとドレイン及びドレインとソースがそれぞれ接続されたＮｃｈトランジスタ、Ｐｃｈトランジスタを含み、
   前記Ｐｃｈトランジスタには前記モード選択信号が入力され、前記Ｎｃｈトランジスタには前記モード選択信号の反転信号が入力される請求項６に記載の電源回路。
8. 前記電源電圧と所定の閾値とを比較し、比較信号を出力するリセット回路と、
   前記比較信号に応じた前記モード選択信号が入力される請求項１に記載のレギュレータ回路と、
   を備える半導体装置。
9. 前記比較信号を遅延して、前記モード選択信号として出力する遅延回路をさらに備える請求項８に記載の半導体装置。
10. 前記リセット回路は、電源の瞬間停止状態時や電源投入時に活性化し、前記比較信号を出力する請求項８記載の半導体装置

Images