JP2018010293A - 情報端末 - Google Patents

情報端末 Download PDF

Info

Publication number
JP2018010293A
JP2018010293A JP2017127257A JP2017127257A JP2018010293A JP 2018010293 A JP2018010293 A JP 2018010293A JP 2017127257 A JP2017127257 A JP 2017127257A JP 2017127257 A JP2017127257 A JP 2017127257A JP 2018010293 A JP2018010293 A JP 2018010293A
Authority
JP
Japan
Prior art keywords
transistor
information terminal
strain sensor
wiring
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017127257A
Other languages
English (en)
Other versions
JP7020808B2 (ja
JP2018010293A5 (ja
Inventor
佑樹 岡本
Yuki Okamoto
佑樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018010293A publication Critical patent/JP2018010293A/ja
Publication of JP2018010293A5 publication Critical patent/JP2018010293A5/ja
Priority to JP2022015384A priority Critical patent/JP7230250B2/ja
Application granted granted Critical
Publication of JP7020808B2 publication Critical patent/JP7020808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Abstract

【課題】歪によって画像の表示／非表示を切り替えることが可能な情報端末を提供する。【解決手段】表示部と、歪センサと、を有する情報端末である。表示部は、液晶素子と、発光素子と、第１および第２トランジスタを有する。歪センサは、歪センサ素子と、抵抗素子を有する。第１トランジスタは発光素子に流れる電流を制御する機能を有する。歪センサ素子は可変抵抗素子としての機能を有する。歪センサ素子の第１端子は、抵抗素子の第１端子に電気的に接続される。第１トランジスタのゲートは、第２トランジスタを介して、歪センサ素子の第１端子に電気的に接続される。【選択図】図１

Description

本発明の一形態は、情報端末に関する。
また、本発明の一形態は、半導体装置に関する。なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献１）。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置を提供することができる。
また、酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が注目されている。
ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２、特許文献３）。なお、本明細書において、上述の表示装置の消費電力を減らす技術をアイドリングストップと呼称する。
特開２００３−１５７０２６号公報 特開２０１１−１４１５２２号公報 特開２０１１−１４１５２４号公報
本発明の一態様は、歪によって画像の表示／非表示を切り替えることが可能な情報端末を提供することを課題の一とする。本発明の一形態は、消費電力の小さい情報端末を提供することを課題の一とする。本発明の一形態は、新規な情報端末を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一形態は、反射型の液晶素子と、有機ＥＬ素子と、歪センサと、を有する情報端末である。情報端末の使用者は、歪センサが歪を検知しないときに、有機ＥＬ素子の発光を視認する。情報端末の使用者は、歪センサが歪を検知するときに、反射型の液晶素子の反射光を視認する。
本発明の一形態は、反射型の液晶素子と、有機ＥＬ素子と、歪センサと、を有する情報端末である。情報端末の使用者は、歪センサが歪を検知しないときに、反射型の液晶素子の反射光を視認する。情報端末の使用者は、歪センサが歪を検知するときに、有機ＥＬ素子の発光を視認する。
上記形態において、歪センサは、金属薄膜抵抗素子を有することが好ましい。
上記形態において、歪センサは、圧電素子を有することが好ましい。
本発明の一形態は、表示部と、歪センサと、を有する情報端末である。表示部は、反射型の液晶素子と、有機ＥＬ素子と、第１トランジスタと、を有する。歪センサは、歪センサ素子と、抵抗素子と、を有する。第１トランジスタは有機ＥＬ素子に流れる電流を制御する機能を有する。歪センサ素子は可変抵抗素子としての機能を有する。歪センサ素子の第１端子は、抵抗素子の第１端子に電気的に接続される。第１トランジスタのゲートは、少なくとも１つ以上のトランジスタを介して、歪センサ素子の第１端子に電気的に接続される。
上記形態において、第１トランジスタはチャネル形成領域に酸化物半導体を有することが好ましい。
上記形態において、歪センサ素子は、金属薄膜抵抗素子であることが好ましい。
上記形態において、歪センサ素子は、圧電素子であることが好ましい。
本発明の一形態により、歪によって画像の表示／非表示を切り替えることが可能な情報端末を提供することができる。本発明の一形態により、消費電力の小さい情報端末を提供することができる。また、本発明の一形態により、新規な情報端末を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示画素および検知画素の構成例を示す回路図。 表示画素および検知画素の構成例を示す回路図。 表示画素および検知画素の構成例を示す回路図。 情報端末の使用例および形態例を示す図。 情報端末の使用例および形態例を示す図。 情報端末の使用例および形態例を示す図。 情報端末の使用例および形態例を示す図。 情報端末の分解図。 表示パネルの構成例を示す上面図。 表示画素アレイおよび検知画素アレイの構成例を示すブロック図。 表示画素および検知画素の動作例を示すタイミングチャート。 表示画素および検知画素の構成例を示す回路図。 検知画素アレイの構成例を示す回路図。 表示パネルの構成例を示す断面図。 歪センサ素子の構成例を示す上面図。 表示画素アレイおよび検知画素アレイの構成例を示すブロック図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
なお、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
（実施の形態１）
本実施の形態は、本発明の一形態である情報端末について説明を行う。
《情報端末１０》
図４（Ａ）、（Ｂ）は情報端末１０の形態および使用例を示している。情報端末１０は表示領域１６を有する。
表示領域１６は画像や文字などの情報を表示する機能を有する。また、表示領域１６は歪センサを有する。また、情報端末１０は可撓性を有する。使用者が情報端末１０を曲げると、情報端末１０は歪が加えられた位置を検知し、画像の表示／非表示を切り替える機能を有する。
図４（Ａ）、（Ｂ）は、情報端末１０を教科書として利用した場合の例を示している。図４（Ａ）は、情報端末１０に歪が加えられていない状態であり、表示領域１６には問題が表示されている。使用者は枠１７にあてはまるアルファベットを推測する。
図４（Ｂ）は、使用者が情報端末１０を曲げた場合の例である。情報端末１０は歪を検知し、歪が与えられた領域（枠１７）の文字を表示する機能を有する。このとき、使用者は、問題の回答を確認することができる。情報端末１０に加えられる歪の向きは、枠１７が引き伸ばされる方向（手前からみて情報端末１０が山型に折り曲げられる方向）でもよく、枠１７が圧縮される方向（手前からみて情報端末１０が谷型に折り曲げられる方向）でもよい。以降は、枠１７が引き伸ばされる方向に歪が加えられる場合について説明を行う。
このように、直感的に回答の表示と非表示を切り替えることができるので、使用者が小学生や未就学児の場合でも、使用者は回答の確認を容易に行うことができる。
情報端末１０は、その両端部の領域１８および領域１９が非可撓性であることが好ましい。領域１８および領域１９が非可撓性であることで、使用者は情報端末１０を把持することができる。また、プリント基板やバッテリーなど、曲げることができないモジュールを領域１８または領域１９の内部に設けることで、これらモジュールの破壊を防ぐことができる。
情報端末１０の使用者は、情報端末１０を長辺方向または短辺方向のどちらか一方に曲げることができる。図４（Ａ）、（Ｂ）に示す情報端末１０は、短辺に領域１８および領域１９が配置されている例を示している。この場合、情報端末１０の使用者は短辺方向に曲げることができる。
なお、上述のプリント基板やバッテリーなど、情報端末１０に使用されるモジュールを全て可撓性のものに置き替えた場合、情報端末１０は図５（Ａ）、（Ｂ）に示すように、短辺方向（図５（Ａ））だけでなく、長辺方向（図５（Ｂ））に曲げることもできる。この場合、領域１８および領域１９は非可撓性である必要はない。
表示領域１６はタッチセンサを有していてもよい。情報端末１０の使用者は、指やスタイラスなどを使って、文字、線、または図形などの情報を入力することができる（図６）。使用者が手描きで入力した情報は、タッチセンサで読み取られ、表示領域１６で表示される。
次に、情報端末１０を構成するモジュールの例について、図８を用いて説明を行う。
図８に示す情報端末１０は、上部カバー３１と下部カバー３６との間に、タッチパネル３２、ＦＰＣ３５０に接続された表示パネル３０、フレーム３３、プリント基板３４およびバッテリー３５を有する。上部カバー３１及び下部カバー３６は、表示パネル３０のサイズに合わせて、形状や寸法を適宜変更することができる。また、上部カバー３１、下部カバー３６、表示パネル３０およびフレーム３３は可撓性を有することが好ましい。これらモジュールが可撓性を有することで、情報端末１０も可撓性を有する。
図８に示す情報端末１０は、一例として、非可撓性を有する領域１８または領域１９に、プリント基板３４およびバッテリー３５が配置されている例を示している。
図９（Ａ）、（Ｂ）は情報端末１０が有する表示パネル３０の構成例を示す上面図である。表示パネル３０は、表示領域１６、ＦＰＣ３５０、ゲートドライバ１４およびソースドライバ１５を有する。
表示領域１６は、マトリクス状に配置された表示画素１１を有する（図９（Ａ））。表示画素１１は表示素子（ＥＬ素子や液晶素子など）を備え、画像や文字などを表示する機能を有する。
また、表示領域１６はマトリクス状に配置された検知画素１３０を有する（図９（Ｂ））。検知画素１３０は歪センサ素子を有し、情報端末１０に加えられた歪を検知する機能を有する。
表示画素１１と検知画素１３０は、互いに重なる領域を有する。
《表示画素および検知画素》
次に、表示画素１１および検知画素１３０の回路構成例について、図１の回路図を用いて説明を行う。
〈表示画素１１〉
図１において、表示画素１１は画素回路１２０および画素回路１１０を有する。
画素回路１２０は、トランジスタＭ１と、容量素子Ｃ１と、液晶素子１８０と、を有する。また、液晶素子１８０の第１端子をノードＦＤ１と呼称する。
トランジスタＭ１はスイッチとしての機能を有し、配線ＳＬとノードＦＤ１との導通状態を制御する機能を有する。配線ＧＬ＿Ｌに与えられる電位によってトランジスタＭ１のオン／オフが制御される。液晶素子１８０の第２端子は配線ＴＣＯＭに電気的に接続される。配線ＴＣＯＭはある一定の電位が与えられる。
容量素子Ｃ１はノードＦＤ１に書き込まれた電荷を保持する機能を有する。
配線ＳＬは信号線としての機能を有する。配線ＧＬ＿Ｌは走査線としての機能を有する。
トランジスタＭ１がオンになると、配線ＳＬからノードＦＤ１へビデオデータ（アナログデータ）が書き込まれる。ノードＦＤ１へ書き込まれた電荷に応じて、液晶素子１８０の配向が変化し、液晶素子１８０の光の透過率が変化する。
液晶素子１８０は反射型の液晶素子を用いることが好ましい。反射型の液晶素子を用いることで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。なお、液晶素子１８０の代わりに、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）等、外光の反射を利用して画像を表示する表示素子を用いてもよい。
以降において、液晶素子１８０は反射型の液晶素子として説明を行う。また、以降において、情報端末１０は外光が充分に明るい環境下で使用され、情報端末１０の使用者は反射型の液晶素子による表示を認識することができる前提で説明を行う。
画素回路１１０は、トランジスタＭ２と、トランジスタＭ３と、トランジスタＭ４と、トランジスタＭ５と、容量素子Ｃ２と、発光素子１７０と、を有する。なお、トランジスタＭ３のゲートをノードＦＤ２と呼称する。
トランジスタＭ２およびトランジスタＭ４はスイッチとしての機能を有する。トランジスタＭ２は配線ＳＬとノードＦＤ２との導通状態を制御する機能を有する。配線ＧＬ＿Ｅに与えられる電位によってトランジスタＭ２のオン／オフが制御される。トランジスタＭ４は配線ＶＲＥＳとノードＦＤ２との導通状態を制御する機能を有する。配線ＲＥＳに与えられる電位によってトランジスタＭ４のオン／オフが制御される。トランジスタＭ３のソースまたはドレインの一方は配線ＡＮＯに電気的に接続され、トランジスタＭ３のソースまたはドレインの他方は発光素子１７０の第１端子に電気的に接続される。発光素子１７０の第２端子は配線ＣＡＴＨに電気的に接続される。
容量素子Ｃ２はノードＦＤ２に書き込まれた電荷を保持する機能を有する。
配線ＲＥＳはノードＦＤ２を初期化するリセット信号が与えられる。トランジスタＭ４がオンになるとノードＦＤ２が配線ＶＲＥＳの電位によって初期化される。
トランジスタＭ３は発光素子１７０の駆動トランジスタであり、ノードＦＤ２の電位に従って、発光素子１７０に流れる電流を制御する機能を有する。
発光素子１７０は、有機ＥＬ素子、無機ＥＬ素子、発光ダイオードまたはＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）など、自発光性の表示素子を用いることができる。特に、有機ＥＬ素子は、低消費電力で且つ大面積の表示素子を提供できるので好ましい。なお、以降において、発光素子１７０は有機ＥＬ素子として説明を行う。
配線ＡＮＯは発光素子１７０の陽極としての機能を有し、配線ＣＡＴＨは発光素子１７０の陰極としての機能を有する。
配線ＳＬは信号線としての機能を有し、配線ＧＬ＿Ｅは走査線としての機能を有する。
トランジスタＭ２がオンになると、配線ＳＬからノードＦＤ２へビデオデータ（アナログデータ）が書き込まれる。トランジスタＭ３は、ノードＦＤ２の電位に応じてドレイン電流を流す。発光素子１７０は、該ドレイン電流に応じて発光する。
〈検知画素１３０〉
図１の検知画素１３０は、抵抗素子Ｒ２と歪センサ素子１９０を有する。抵抗素子Ｒ２の第１端子は配線ＳＣＡＴＨに電気的に接続され、抵抗素子Ｒ２の第２端子は歪センサ素子１９０の第１端子に電気的に接続され、歪センサ素子１９０の第２端子は配線ＳＡＮＯに電気的に接続されている。なお、抵抗素子Ｒ２の第２端子と歪センサ素子１９０の第１端子との結節点をノードＦＤ３と呼称する。
歪センサ素子１９０は、加えられた歪によって抵抗値を変化させる可変抵抗素子である。歪センサ素子１９０には、代表的には金属薄膜抵抗素子を用いることができる。金属薄膜抵抗素子の抵抗変化量から、金属薄膜抵抗素子が設けられた領域近傍の歪量を検出することができる。金属薄膜抵抗素子は、例えば、金属薄膜に引張力が加えられると抵抗値が増大し、金属薄膜に圧縮力が加えられると抵抗値が減少する機能を有する。
また、歪センサ素子１９０として、圧電素子を用いることもできる。当該圧電素子としては、チタン酸バリウム、チタン酸ジルコン酸鉛、酸化亜鉛などの圧電体を有する素子を用いることができる。
配線ＳＡＮＯは歪センサ素子１９０の陽極としての機能を有し、配線ＳＣＡＴＨは歪センサ素子１９０の陰極としての機能を有する。
以下、歪センサ素子１９０は可変抵抗素子として説明を行う。歪センサ素子１９０の抵抗値をＲ１、抵抗素子Ｒ２の抵抗値をＲ２、配線ＳＡＮＯの電位をＶａ、配線ＳＣＡＴＨの電位をＶｃとするとき、ノードＦＤ３の電位（ＶＦＤ３）は以下の式で表せる。
ＶａがＶｃよりも大きいとすると、式（１）より、歪センサ素子１９０のＲ１が増大した場合、ＶＦＤ３は減少する。逆に、歪センサ素子１９０のＲ１が減少した場合、ＶＦＤ３は増大する。
図１に示すように、ノードＦＤ３のデータは、配線ＳＩＮ、トランジスタＭ５を介して、ノードＦＤ２へ書き込まれる。すわなち、検知画素１３０のデータが、画素回路１１０へ転送される。
トランジスタＭ５はスイッチとしての機能を有する。トランジスタＭ５はノードＦＤ３とノードＦＤ２との導通状態を制御する機能を有する。配線ＳＥＮＳに与えられる電位によって、トランジスタＭ５のオン／オフが制御される。
次に、表示画素１１および検知画素１３０の動作について説明を行う。
まず、図４（Ａ）に示すように情報端末１０が曲げられていない状態を考える。このとき、歪センサ素子１９０の抵抗値は小さく、ノードＦＤ３の電位は高電位になる。配線ＳＥＮＳにＨレベルが与えられると、トランジスタＭ５がオンになり、ノードＦＤ３の電位がノードＦＤ２へ書き込まれる。ノードＦＤ２は高電位となり、トランジスタＭ３は電流を流す。発光素子１７０は強い光を発する。
液晶素子１８０は反射型の液晶素子である。発光素子１７０が強く発光すると、同じ表示画素１１にある液晶素子１８０からの反射光が発光素子１７０からの光にかき消され、使用者は、液晶素子１８０による表示を視認することができない。
図４（Ａ）では、枠１７の中に配置されている発光素子１７０が強い白色を発光し、枠１７の外に配置されている発光素子１７０は発光していない。
図４（Ａ）において、アルファベット（Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ）は全て液晶素子１８０で表示されているが、枠１７の中では、発光素子１７０が強い白色を発光しているため、アルファベット（Ｄ）の表示がかき消されている。
次に、図４（Ｂ）に示すように情報端末１０が曲げられている状態を考える。このとき、歪センサ素子１９０の抵抗値は大きくなり、ノードＦＤ３の電位は低電位になる。配線ＳＥＮＳにＨレベルが与えられると、トランジスタＭ５がオンになり、ノードＦＤ３の電位がノードＦＤ２へ書き込まれる。ノードＦＤ２は低電位となり、トランジスタＭ３は僅かな電流を流す（またはオフになる）。発光素子１７０は弱く発光する（または発光しない）。発光素子１７０の発光が弱まると、使用者は、液晶素子１８０の反射光を視認することができる。
図４（Ｂ）において、枠１７の中の検知画素１３０が歪を検知したことで、枠１７の中の発光素子１７０の発光が弱まり、使用者は液晶素子１８０の表示を視認することができる。その結果、使用者は枠１７の中のアルファベット（Ｄ）を読み取ることができる。
情報端末１０は、検知画素１３０がセンシングした情報を、特殊な外部回路を経由せずに、表示画素１１に直接伝えることができる。特殊な外部回路を必要としないので、情報端末１０は回路構成を単純にすることができる。
トランジスタＭ１乃至トランジスタＭ５は、オフ状態においてソースとドレインとの間を流れる電流（オフ電流）が小さいトランジスタを用いることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を１．８Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、又は１２５℃において１×１０−１６Ａ以下、であることをいう。このようにオフ電流が低いトランジスタとしては、ＯＳトランジスタが挙げられる。
トランジスタＭ１乃至トランジスタＭ５としてＯＳトランジスタを用いることで、画素回路１２０および画素回路１１０は、先述のアイドリングストップを行うことができる。その結果、消費電力の小さい情報端末１０を提供できる。
上記ＯＳトランジスタに用いることが可能な酸化物半導体は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
また、上記ＯＳトランジスタは、そのチャネル形成領域にＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳを有することが好ましい。ＣＡＣ−ＯＳを有するＯＳトランジスタは、オン電流が大きく、信頼性が高い。なお、ＣＡＣ−ＯＳの詳細は後述する実施の形態４で説明を行う。
なお、図１は、画素回路１２０の信号線と画素回路１１０の信号線を共通の信号線（配線ＳＬ）としているが、画素回路１２０と画素回路１１０は、それぞれ異なる信号線に接続されていてもよい。例えば、画素回路１２０の信号線として配線ＳＬ＿Ｌを設け、画素回路１１０の信号線として配線ＳＬ＿Ｅを設けてもよい（図２参照）。このようにすることで、画素回路１２０と画素回路１１０をそれぞれ独立に駆動することができる。
なお、情報端末１０は曲げられた状態で、発光素子１７０が強く発光するようにしてもよい。その場合の、表示画素１１および検知画素１３０の構成例を図３に示す。図３に示す検知画素１３０は、図１に示す検知画素１３０と比べて、歪センサ素子１９０と抵抗素子Ｒ２の位置が入れ替わっている点で異なる。こうすることで、歪センサ素子１９０が歪を検知すると、ノードＦＤ３の電位が高電位になる。トランジスタＭ５をオンにすると、ノードＦＤ３の電位がノードＦＤ２へ伝えられ、トランジスタＭ３にオン電流が流れ、発光素子１７０が強く発光する。
図３の表示画素１１および検知画素１３０を情報端末１０に用いた場合、図４（Ａ）、（Ｂ）に示す情報端末１０とは逆の機能を持たせることができる。図７（Ａ）に示すように、情報端末１０に歪を加えていないときは、使用者は枠１７の中のアルファベット（Ｄ）の表示を視認することができる。つまり、液晶素子１８０の反射光を視認することができる。一方で図７（Ｂ）に示すように、情報端末１０に歪を加えると、使用者は枠１７の中のアルファベットの表示を視認することができない。つまり、発光素子１７０の光を視認し、液晶素子１８０の反射光を視認することができない。
《表示画素アレイ１２、検知画素アレイ１３》
図１０は表示画素アレイ１２および検知画素アレイ１３の接続関係を表すブロック図である。表示画素アレイ１２は、ｍ行ｎ列（ｍ、ｎは２以上の整数）のマトリクス状に配置された表示画素１１を有する。検知画素アレイ１３は、ｉ行ｊ列（ｉ、ｊは２以上の整数）のマトリクス状に配置された検知画素１３０を有する。
縦に並んだ表示画素１１［１、１］乃至１１［ｍ、１］は、配線ＳＬ［１］および配線ＳＥＮＳ［１］を共有している。同様に、縦に並んだ表示画素１１［１、ｎ］乃至１１［ｍ、ｎ］は、配線ＳＬ［ｎ］および配線ＳＥＮＳ［ｎ］を共有している。
横に並んだ表示画素１１［１、１］乃至１１［１、ｎ］は、配線ＧＬ＿Ｌ［１］、配線ＧＬ＿Ｅ［１］および配線ＡＮＯを共有している。同様に、横に並んだ表示画素１１［ｍ、１］乃至１１［ｍ、ｎ］は、配線ＧＬ＿Ｌ［ｍ］、配線ＧＬ＿Ｅ［ｍ］および配線ＡＮＯを共有している。
横に並んだ検知画素１３０［１、１］乃至１３０［１、ｊ］は、配線ＳＡＮＯ［１］を共有している。同様に、横に並んだ検知画素１３０［ｉ、１］乃至１３０［ｉ、ｊ］は、配線ＳＡＮＯ［ｉ］を共有している。
表示画素１１［１、１］乃至１１［ｍ、ｎ］は、配線ＳＩＮ［ｉ、ｊ］を介して検知画素１３０［ｉ、ｊ］に接続されている。すなわち、複数の表示画素１１が１つの検知画素１３０を共有している。
図１０において、配線ＳＡＮＯ［１］乃至ＳＡＮＯ［ｉ］は、それぞれ独立に電位が与えられている。配線ＳＡＮＯ［１］乃至ＳＡＮＯ［ｉ］は、それぞれ、高電位（配線ＳＣＡＴＨよりも高い電位）または低電位（配線ＳＣＡＴＨと同じ電位）のいずれか一が与えられることが好ましい。
図１０において、配線ＡＮＯは全て共通の電位が与えられている。配線ＡＮＯは配線ＣＡＴＨよりも高い電位が与えられることが好ましい。
情報端末１０は、図４（Ａ）、（Ｂ）に示すように、ある領域（枠１７）の外は、歪の有無に関わらず発光素子１７０の発光を禁止する必要がある。図１０は、上記領域の選択を配線ＳＡＮＯと配線ＳＥＮＳで行うことができる。例えば、配線ＳＡＮＯ［ｉ］に低電位が与えられると、配線ＳＩＮ［ｉ、ｊ］の電位も低電位となり、配線ＳＩＮ［ｉ、ｊ］に接続された全ての表示画素１１は、歪の有無に関わらず、発光素子１７０を発光させることができない。
表示画素アレイ１２および検知画素アレイ１３は、それぞれの配線ＡＮＯに独立の電位を与え、全ての配線ＳＡＮＯに共通の電位を与えてもよい。その場合のブロック図を図１６に示す。
図１６において、配線ＡＮＯ［１］乃至ＡＮＯ［ｍ］は、それぞれ、高電位（配線ＣＡＴＨよりも高い電位）または低電位（配線ＣＡＴＨと同じ電位）のいずれか一が与えられることが好ましい。また、配線ＳＡＮＯは配線ＳＣＡＴＨよりも高い電位が与えられることが好ましい。
図１６は、上記領域の選択を配線ＡＮＯと配線ＳＥＮＳで行うことができる。例えば、配線ＡＮＯ［ｍ］に低電位が与えられると、表示画素１１［ｍ、ｎ］は、歪の有無に関わらず、発光素子１７０を発光させることができない。
《タイミングチャート》
次に、図１１のタイミングチャートを用いて、情報端末１０の動作の一例について説明を行う。図１１は、配線ＧＬ＿Ｌ［ｍ−１］、配線ＧＬ＿Ｅ［ｍ−１］、配線ＧＬ＿Ｌ［ｍ］、配線ＧＬ＿Ｅ［ｍ］、配線ＳＬ、配線ＳＥＮＳ、ノードＦＤ３およびノードＦＤ２の電位を表している。また、図１１は、動作のタイミングを表すために、時刻Ｔ０乃至Ｔ５を付している。また、図１１中の期間Ｐ１は、情報端末１０に歪が加えられていない期間を表し、期間Ｐ２は、情報端末１０に歪が加えられている期間を表す。
時刻Ｔ０から時刻Ｔ１にかけて、配線ＧＬ＿Ｌ［ｍ−１］、ＧＬ＿Ｌ［ｍ］が順次選択され（Ｈレベルの電位が与えられ）、配線ＳＬから表示画素１１［ｍ−１］、１１［ｍ］にビデオ信号が順次入力される。情報端末１０は、液晶素子１８０による表示を行う。また、このとき、配線ＳＥＮＳ、配線ＧＬ＿Ｅ［ｍ−１］、ＧＬ＿Ｅ［ｍ］にはＬレベルが与えられ、発光素子１７０による表示は行われていない。
期間Ｐ１において、情報端末１０には歪が加えられていない。そのため、ノードＦＤ３の電位は高電位（ＶＨ）となる。
時刻Ｔ２において、配線ＳＥＮＳがＬレベルからＨレベルへ変化し、トランジスタＭ５を介して、ノードＦＤ３とノードＦＤ２が導通状態になる。ノードＦＤ２の電位はＶＨとなる。
時刻Ｔ３において、配線ＳＥＮＳがＬレベルとなり、トランジスタＭ５がオフになる。ノードＦＤ２の電位はＶＨで固定され、発光素子１７０は発光する。ＶＨは高電位であるので、発光素子１７０は、強く発光する。
期間Ｐ２において、情報端末１０には歪が加えられている。そのため、ノードＦＤ３の電位は低電位（ＶＬ）となる。
時刻Ｔ４において、配線ＳＥＮＳがＬレベルからＨレベルへ変化し、トランジスタＭ５を介して、ノードＦＤ３とノードＦＤ２が導通状態になる。ノードＦＤ２の電位はＶＬとなる。
時刻Ｔ５において、配線ＳＥＮＳがＬレベルとなり、トランジスタＭ５がオフになる。ノードＦＤ２の電位はＶＬで固定され、発光素子１７０は非発光の状態になる。
以上、本実施の形態に記載の情報端末１０を用いることで、歪によって画像の表示／非表示を切り替えることが可能な情報端末を提供することができる。また、消費電力の小さい情報端末を提供することができる。また、新規な情報端末を提供することができる。
（実施の形態２）
実施の形態１に示す情報端末１０において、ノードＦＤ３の電位はデジタルデータとして出力されず、最終的に発光素子１７０の発光強度に変換されている。本実施の形態では、ノードＦＤ３の電位をデジタルデータとして取り出すことができる構成について説明を行う。
図１２に示す回路図は、図１の検知画素１３０に、トランジスタＭ７、トランジスタＭ８、トランジスタＭ９、配線ＰＣ１、配線ＳＳＥＬおよび配線ＳＯＵＴを追加した例である。
配線ＳＳＥＬの電位に従って、トランジスタＭ８のオン／オフが制御される。トランジスタＭ８がオンになると、ノードＦＤ３の電位に応じた信号が、配線ＳＯＵＴから出力される。配線ＳＯＵＴから出力された信号を、後述する論理回路２３にて処理することで、情報端末１０の曲がり具合を検知することができる。
また、トランジスタＭ８と同様に、配線ＳＳＥＬの電位に従って、トランジスタＭ７のオン／オフも制御される。トランジスタＭ７がオフの場合、配線ＳＡＮＯと配線ＳＣＡＴＨの間に電流は流れないので、情報端末１０は消費電力を抑制することができる。トランジスタＭ７がオンの場合、ノードＦＤ３の電位は前述の式（１）で表すことができるので、検知画素１３０は、歪をセンシングすることができる。
配線ＰＣ１には一定の電位が与えられる。
次に、検知画素アレイ１３とその周辺回路について図１３を用いて説明を行う。
図１３は、検知画素アレイ１３と、マルチプレクサ２１と、Ａ／Ｄコンバータ２２と、論理回路２３と、ホスト２４と、ソースドライバ１５を示している。検知画素アレイ１３には、検知画素１３０がｉ行ｊ列のマトリクス状に配置されている。
マルチプレクサ２１は、配線ＳＯＵＴ［１］乃至配線ＳＯＵＴ［ｊ］から１つの配線を選択し、配線ＯＵＴに信号を出力する機能を有する。
マルチプレクサ２１は、トランジスタＭ１１［１］乃至トランジスタＭ１１［ｊ］と、トランジスタＭ１２を有する。配線ＳＥＣに選択信号が入力されると、トランジスタＭ１１［１］乃至トランジスタＭ１１［ｊ］のうち何れか１つが選択され、オンになる。そして配線ＯＵＴに信号が出力される。
配線ＰＣ２には一定の電位が与えられる。配線ＰＣ２は配線ＰＣ１よりも高電位が与えられることが好ましい。
トランジスタＭ１２のゲートには配線ＢＩＡＳが接続しており、配線ＢＩＡＳの電位に従い、トランジスタＭ１２のドレイン電流は変化する。トランジスタＭ１２は電流源としての機能を有し、それぞれの検知画素１３０におけるトランジスタＭ９との抵抗分割にて、配線ＯＵＴに出力される電位が決定される。
配線ＯＵＴに出力された信号はＡ／Ｄコンバータ２２を介してデジタル信号に変換される。
論理回路２３は、Ａ／Ｄコンバータ２２から出力されたデジタル信号から、情報端末１０に加えられた歪の位置や量を検知する機能を有する。
例えば、論理回路２３は検知した歪の情報をホスト２４に伝える。ホスト２４は、論理回路２３から送られてきた情報をもとに、画像処理を施し、ソースドライバ１５にビデオ信号を供給することができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示す表示パネルの構成例について、図１４を用いて説明を行う。
図１４は、図８および図９（Ａ）、（Ｂ）に示す表示パネル３０の断面図を示している。
図１４に示す表示パネル３０は、フィルム２００とフィルム３００の間に、絶縁層２２０を有する。またフィルム２００と絶縁層２２０の間に、歪センサ素子１９０、発光素子１７０、トランジスタ２７１、トランジスタ２７２、トランジスタ２７３、着色層２４１等を有する。また絶縁層２２０とフィルム３００の間に、液晶素子１８０、着色層３１１等を有する。またフィルム３００と絶縁層２２０は接着層３０２を介して接着され、フィルム２００と絶縁層２２０は接着層２０１を介して接着されている。
フィルム２００およびフィルム３００は可撓性を有することが好ましい。例えば、フィルム２００およびフィルム３００として、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。
トランジスタ２７３は、液晶素子１８０と電気的に接続し、トランジスタ２７２は、発光素子１７０と電気的に接続する。トランジスタ２７２とトランジスタ２７３は、いずれも絶縁層２２０のフィルム２００側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
フィルム２００には、歪センサ素子１９０が設けられている。歪センサ素子１９０は、導電層１９１、導電層１９２ａおよび導電層１９２ｂからなる。図１４の歪センサ素子１９０は金属薄膜抵抗素子を用いた歪センサ素子である。図１５に歪センサ素子１９０の上面図を示す。歪センサ素子１９０は、図１５の矢印方向の形状変化を検出することができる。図１５に示す一点鎖線での断面図が図１４に相当する。
フィルム３００には、着色層３１１、遮光層３１２、絶縁層３１３、及び液晶素子１８０の共通電極として機能する導電層３２１、配向膜１８２、絶縁層３１４等が設けられている。絶縁層３１４は、液晶素子１８０のセルギャップを保持するためのスペーサとして機能する。
絶縁層２２０のフィルム２００側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４及び絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。
また、トランジスタ２７１、トランジスタ２７２、及びトランジスタ２７３は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２、半導体層２３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子１８０は反射型の液晶素子である。液晶素子１８０は、導電層３２２、液晶１８３、導電層３２１が積層された積層構造を有する。また導電層３２２のフィルム２００側に接して、可視光を反射する導電層３２３が設けられている。導電層３２３は開口３３０を有する。また導電層３２２及び導電層３２１は可視光を透過する。また液晶１８３と導電層３２２の間に配向膜１８１が設けられ、液晶１８３と導電層３２１の間に配向膜１８２が設けられている。また、フィルム３００の外側の面には、偏光板３０１を有する。
液晶素子１８０において、導電層３２３は可視光を反射する機能を有し、導電層３２１は可視光を透過する機能を有する。フィルム３００側から入射した光は、偏光板３０１により偏光され、導電層３２１、液晶１８３を透過し、導電層３２３で反射する。そして液晶１８３及び導電層３２１を再度透過して、偏光板３０１に達する。このとき、導電層３２３と導電層３２１の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板３０１を介して射出される光の強度を制御することができる。また光は着色層３１１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子１７０は、ボトムエミッション型の発光素子である。発光素子１７０は、絶縁層２２０側から導電層２２５、ＥＬ層１７３、及び導電層１７２の順に積層された積層構造を有する。絶縁層２１６が導電層２２５の端部を覆っている。また導電層１７２を覆って導電層１７１が設けられている。導電層１７１は可視光を反射する材料を含み、導電層２２５及び導電層１７２は可視光を透過する材料を含む。発光素子１７０が発する光は、着色層２４１、絶縁層２２０、開口３３０、導電層３２１等を介して、フィルム３００側に射出される。
ここで、図１４に示すように、開口３３０には可視光を透過する導電層３２２が設けられていることが好ましい。これにより、開口３３０と重なる領域においてもそれ以外の領域と同様に液晶１８３が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、フィルム３００の外側の面に配置する偏光板３０１として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子１８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
トランジスタ２７２のソースまたはドレインの一方は、導電層２２４を介して発光素子１７０の導電層２２５と電気的に接続されている。
トランジスタ２７３のソースまたはドレインの一方は、接続部２５２を介して導電層３２３と電気的に接続されている。導電層３２３と導電層３２２は接して設けられ、これらは電気的に接続されている。ここで、接続部２５２は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
フィルム２００とフィルム３００が重ならない領域には、接続部２５１が設けられている。接続部２５１は、接続層２６０を介してＦＰＣ３５０と電気的に接続されている。接続部２５１の上面は、導電層３２２と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２５１とＦＰＣ３５０とを接続層２６０を介して電気的に接続することができる。
接着層３０２が設けられる一部の領域には、接続体３０３が設けられている。接続体３０３を介して、導電層３２２と同一の導電膜を加工して得られた導電層と、導電層３２１の一部とが、電気的に接続されている。したがって、フィルム２００側に接続されたＦＰＣ３５０から入力される信号または電位は、接続体３０３を介して、フィルム３００側に形成された導電層３２１に供給することができる。
接続体３０３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体３０３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体３０３は、図１４に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体３０３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体３０３は、接着層３０２に覆われるように配置することが好ましい。例えば硬化前の接着層３０２に接続体３０３を分散させておけばよい。
接着層２０１が設けられる一部の領域には、接続体２０２が設けられている。接続体２０２を介して、導電層２２５と同一の導電膜を加工して得られた導電層と、導電層１９２ｂの一部とが、電気的に接続されている。接続体２０２の詳細は接続体３０３の記載を参照すればよい。
図１４では、ゲートドライバ１４の例としてトランジスタ２７１が設けられている例を示している。
図１４では、トランジスタ２７１及びトランジスタ２７２の例として、チャネルが形成される半導体層２３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
トランジスタ２７１、トランジスタ２７２およびトランジスタ２７３はＯＳトランジスタであることが好ましい。そのため、半導体層２３１は酸化物半導体を用いることが好ましい。半導体層２３１に用いることが可能な酸化物半導体は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
なお、ゲートドライバ１４が有するトランジスタと、表示画素１１が有するトランジスタは、同じ構造であってもよい。またゲートドライバ１４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示画素１１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
フィルム３００側において、着色層３１１、遮光層３１２を覆って絶縁層３１３が設けられている。絶縁層３１３は、平坦化層としての機能を有していてもよい。絶縁層３１３により、導電層３２１の表面を概略平坦にできるため、液晶１８３の配向状態を均一にできる。
表示パネル３０を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層３２２、導電層３２３、絶縁層２２０を順に形成し、その後、トランジスタ２７２、トランジスタ２７３、発光素子１７０、等を形成した後、接着層２０１を用いて歪センサ素子１９０が形成されたフィルム２００と支持基板を貼り合せる。その後、剥離層と絶縁層２２０、及び剥離層と導電層３２２のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層３１１、遮光層３１２、導電層３２１等をあらかじめ形成したフィルム３００を準備する。そしてフィルム２００またはフィルム３００に液晶１８３を滴下し、接着層３０２によりフィルム２００とフィルム３００を貼り合せることで、表示パネル３０を作製することができる。
剥離層としては、絶縁層２２０及び導電層３２２との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層２２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。
導電層３２２としては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層３２２に用いればよい。
以上、本実施の形態に記載の情報端末１０を用いることで、消費電力の小さい情報端末を提供することができる。また、視認性の優れた情報端末を提供することができる。また、新規な情報端末を提供することができる。
（実施の形態４）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
Ｃ１ 容量素子
Ｃ２ 容量素子
ＦＤ１‐ＦＤ３ ノード
Ｍ１‐Ｍ９ トランジスタ
Ｍ１１、Ｍ１２ トランジスタ
Ｐ１、Ｐ２ 期間
ＰＣ１、ＰＣ２ 配線
Ｒ２ 抵抗素子
Ｔ０‐Ｔ５ 時刻
１０ 情報端末
１１ 表示画素
１２ 表示画素アレイ
１３ 検知画素アレイ
１４ ゲートドライバ
１５ ソースドライバ
１６ 表示領域
１７ 枠
１８、１９ 領域
２１ マルチプレクサ
２２ Ａ／Ｄコンバータ
２３ 論理回路
２４ ホスト
３０ 表示パネル
３１ 上部カバー
３２ タッチパネル
３３ フレーム
３４ プリント基板
３５ バッテリー
３６ 下部カバー
１１０、１２０ 画素回路
１３０ 検知画素
１７０ 発光素子
１７１、１７２ 導電層
１７３ ＥＬ層
１８０ 液晶素子
１８１、１８２ 配向膜
１８３ 液晶
１９０ 歪センサ素子
１９１ 導電層
１９２ａ、１９２ｂ 導電層
２００ フィルム
２０１ 接着層
２０２ 接続体
２１１‐２１６ 絶縁層
２２０‐２２５ 絶縁層
２３１ 半導体層
２４１ 着色層
２５１、２５２ 接続部
２６０ 接続層
２７１‐２７３ トランジスタ
３００ フィルム
３０１ 偏光板
３０２ 接着層
３０３ 接続体
３１１ 着色層
３１２ 遮光層
３１３、３１４ 絶縁層
３２１‐３２３ 導電層
３３０ 開口
３５０ ＦＰＣ

Claims (8)

  1. 情報端末であって、
    前記情報端末は、
    反射型の液晶素子と、
    発光素子と、
    歪センサと、を有し、
    前記情報端末の使用者は、前記歪センサが歪を検知しないときに、前記発光素子の発光を視認し、
    前記情報端末の使用者は、前記歪センサが歪を検知するときに、前記反射型の液晶素子の反射光を視認することを特徴とする情報端末。
  2. 情報端末であって、
    前記情報端末は、
    反射型の液晶素子と、
    発光素子と、
    歪センサと、を有し、
    前記情報端末の使用者は、前記歪センサが歪を検知しないときに、前記反射型の液晶素子の反射光を視認し、
    前記情報端末の使用者は、前記歪センサが歪を検知するときに、前記発光素子の発光を視認することを特徴とする情報端末。
  3. 請求項１または請求項２において、
    前記歪センサは、金属薄膜抵抗素子を有することを特徴とする情報端末。
  4. 請求項１または請求項２において、
    前記歪センサは、圧電素子を有することを特徴とする情報端末。
  5. 表示部と、
    歪センサと、を有し、
    前記表示部は、
    反射型の液晶素子と、
    発光素子と、
    第１トランジスタと、
    第２トランジスタと、を有し、
    前記歪センサは、
    歪センサ素子と、
    抵抗素子と、を有し、
    前記第１トランジスタは前記発光素子に流れる電流を制御する機能を有し、
    前記歪センサ素子は可変抵抗素子としての機能を有し、
    前記歪センサ素子の第１端子は、前記抵抗素子の第１端子に電気的に接続され、
    前記第１トランジスタのゲートは、前記第２トランジスタを介して、前記歪センサ素子の第１端子に電気的に接続されることを特徴とする情報端末。
  6. 請求項５において、
    前記第１トランジスタおよび前記第２トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする情報端末。
  7. 請求項５において、
    前記歪センサ素子は、金属薄膜抵抗素子であることを特徴とする情報端末。
  8. 請求項５において、
    前記歪センサ素子は、圧電素子であることを特徴とする情報端末。
JP2017127257A 2016-06-30 2017-06-29 情報端末 Active JP7020808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022015384A JP7230250B2 (ja) 2016-06-30 2022-02-03 情報端末

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016130327 2016-06-30
JP2016130327 2016-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022015384A Division JP7230250B2 (ja) 2016-06-30 2022-02-03 情報端末

Publications (3)

Publication Number Publication Date
JP2018010293A true JP2018010293A (ja) 2018-01-18
JP2018010293A5 JP2018010293A5 (ja) 2020-08-06
JP7020808B2 JP7020808B2 (ja) 2022-02-16

Family

ID=60807092

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017127257A Active JP7020808B2 (ja) 2016-06-30 2017-06-29 情報端末
JP2022015384A Active JP7230250B2 (ja) 2016-06-30 2022-02-03 情報端末

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022015384A Active JP7230250B2 (ja) 2016-06-30 2022-02-03 情報端末

Country Status (3)

Country Link
US (3) US10380956B2 (ja)
JP (2) JP7020808B2 (ja)
TW (2) TWI709128B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11808645B2 (en) 2020-01-23 2023-11-07 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709128B (zh) 2016-06-30 2020-11-01 日商半導體能源研究所股份有限公司 資訊終端
JP6998690B2 (ja) 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
KR102341297B1 (ko) * 2017-09-01 2021-12-20 삼성전자 주식회사 전자장치의 형상 유지구조 및 이를 포함하는 전자장치
CN110379371B (zh) 2019-01-28 2022-05-27 苹果公司 包括具有氧化物晶体管阈值电压补偿的显示器的电子设备
WO2021014256A1 (ja) 2019-07-19 2021-01-28 株式会社半導体エネルギー研究所 オブジェクトをテキストに変換する方法およびシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158757A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 携帯電話
JP2013503388A (ja) * 2009-08-26 2013-01-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー フレキシブルマルチタッチセンシングエレクトロルミネッセントディスプレイ
JP2015228020A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 表示装置およびその動作方法
JP2015228014A (ja) * 2014-04-18 2015-12-17 株式会社半導体エネルギー研究所 表示装置および、その動作方法
JP2016038490A (ja) * 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示モジュール、及び電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
WO2001091098A1 (fr) 2000-05-24 2001-11-29 Hitachi, Ltd. Terminal portable et afficheur commutable entre couleur et noir-et-blanc
JP2002196702A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP4051936B2 (ja) 2001-01-22 2008-02-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP4176400B2 (ja) 2001-09-06 2008-11-05 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP3898012B2 (ja) 2001-09-06 2007-03-28 シャープ株式会社 表示装置
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
US7038614B1 (en) * 2005-02-16 2006-05-02 Applied Concepts, Inc. Vehicular traffic surveillance Doppler radar system
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
JP2013196623A (ja) 2012-03-22 2013-09-30 Sharp Corp ディスプレイ装置、ディスプレイシステム、およびディスプレイ制御方法、ならびにそのプログラム。
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
TW201413578A (zh) * 2012-09-19 2014-04-01 Acer Inc 顯示模式的決策方法與電子裝置
KR20230054481A (ko) 2014-02-28 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
WO2016017948A1 (en) 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Flexible device and interfacing method thereof
KR101785066B1 (ko) * 2014-07-31 2017-10-12 삼성전자주식회사 플렉서블 디바이스의 인터페이싱 방법 및 플렉서블 디바이스
US10608290B2 (en) 2014-11-27 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Flexible battery and electronic device
US9941918B2 (en) * 2015-01-07 2018-04-10 Samsung Electronics Co., Ltd. Bendable user terminal device and method for displaying contents based on bending status thereof
US10345954B2 (en) * 2016-03-09 2019-07-09 Lenovo (Singapore) Pte. Ltd. Device, method and computer program product for display of electronic information
TWI709128B (zh) * 2016-06-30 2020-11-01 日商半導體能源研究所股份有限公司 資訊終端

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158757A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 携帯電話
JP2013503388A (ja) * 2009-08-26 2013-01-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー フレキシブルマルチタッチセンシングエレクトロルミネッセントディスプレイ
JP2015228014A (ja) * 2014-04-18 2015-12-17 株式会社半導体エネルギー研究所 表示装置および、その動作方法
JP2015228020A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 表示装置およびその動作方法
JP2016038490A (ja) * 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示モジュール、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11808645B2 (en) 2020-01-23 2023-11-07 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
TWI709128B (zh) 2020-11-01
US11308833B2 (en) 2022-04-19
US10770010B2 (en) 2020-09-08
TWI780504B (zh) 2022-10-11
JP2022068211A (ja) 2022-05-09
TW201812735A (zh) 2018-04-01
US20180005592A1 (en) 2018-01-04
JP7230250B2 (ja) 2023-02-28
JP7020808B2 (ja) 2022-02-16
US20200402470A1 (en) 2020-12-24
US10380956B2 (en) 2019-08-13
US20190340985A1 (en) 2019-11-07
TW202115709A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
JP7230250B2 (ja) 情報端末
US11881177B2 (en) Display device and electronic device
JP7238089B2 (ja) 半導体装置
US20200083260A1 (en) Semiconductor Device, and Module and Electronic Appliance Including the Same
JP6882086B2 (ja) 情報端末
US10460647B2 (en) Display device and electronic device
JP2018092161A (ja) 表示装置およびその動作方法
JP2017227888A (ja) 表示装置およびその動作方法、ならびに電子機器
US11935897B2 (en) Display device and electronic device
JP2018022150A (ja) 表示装置および電子機器
US10216999B2 (en) Display system, electronic device, and display method
JP6756579B2 (ja) 表示装置
JP2018106069A (ja) 表示装置、電子機器
JP2018056916A (ja) 情報処理装置、情報処理装置の動作方法ならびに電子機器
JP2018073306A (ja) 画像表示システム、画像表示方法および情報処理装置
JP2018022090A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220203

R150 Certificate of patent or registration of utility model

Ref document number: 7020808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150