JP2018010167A5 - - Google Patents

Description

［実施例１］
＜画像形成装置＞
図１は電子写真方式の画像形成装置１を示している。給紙カセット２はシートＳを収納する収納手段である。給紙ローラ４はシートＳを搬送路へ送り出して画像形成部１７に供給する供給手段である。搬送路にはシートＳを搬送する搬送ローラ対５やレジストローラ対６が設けられている。画像形成部１７には静電潜像やトナー画像を担持する感光ドラム１４が設けられている。なお、感光ドラム１４は回転多面鏡により偏向された光ビームが走査することで形成される静電潜像を担持する像担持体として機能する。帯電ローラ１２は感光ドラム１４の表面を一様に帯電させる。光走査装置２２は入力画像に対応した画像信号でレーザ光を変調し、レーザ光を偏向する。これによりレーザ光は感光ドラム１４の表面を走査し、静電潜像が形成される。現像ローラ１５はトナーを用いて静電潜像を現像し、トナー画像を形成する。現像ローラ１５は静電潜像をトナー画像へと現像する現像手段として機能する。転写ローラ１６は感光ドラム１４により搬送されてきたトナー画像をシートＳに転写する。転写ローラ１６はトナー画像をシートＳに転写する転写手段として機能する。定着器２０はシートＳを搬送しながら、シートＳに転写されたトナー画像に熱と圧力を加え、シートＳにトナー画像を定着させる。定着器２０はトナー画像をシートに定着させる定着手段として機能する。排紙ローラ２９は、定着器２０によってトナー画像を定着されたシートＳを排紙する。制御部１０は画像形成装置１の各部を制御するコントローラを実装した回路基板である。制御部１０と光走査装置２２などの各部とはケーブルで接続されている。

＜偏向面（位相）の特定＞
ポリゴンミラー１０４の偏向面の特定処理について説明する。画像処理部１２０から画像データによってレーザドライバ１２２はレーザ光源１０６にレーザ光を出射させる。このとき、画像処理部１２０はレーザドライバ１２２に出力する画像データが複数の偏向面のうちのどの偏向面に対する画像データであるのかを特定する必要がある。そのため、以下の方法でＣＰＵ１００は、複数の偏向面のなかからレーザ光が入射する偏向面を特定する特定処理を実行する。図６（Ａ）はポリゴンモータ１０３がＣＰＵ１００によりＢＤ信号を用いて回転制御されている際のＢＤ信号とＦＧ信号の波形を示している。ポリゴンモータ１０３が１回転するたびに、５周期分のＢＤ信号と、４周期分のＦＧ信号とが発生する。これは偏向面の数が５であり、ロータマグネット１１１の磁極数が８極であることに起因する。図６（Ａ）においてＢＤ信号に付与されているｉからｖまでの番号は、説明の便宜上、５面ある偏向面の各々を指している。ＣＰＵ１００には図６（Ａ）に示したようなＦＧ信号とＢＤ信号が入力される。ＣＰＵ１００は、隣接した二つのＢＤ信号間にＦＧ信号の立ち上がりエッジがあるかどうかを判定する。ＣＰＵ１００は、立ち上がりエッジが存在しない偏向面を特定面と判別する。５つの偏向面のうち、立ち上がりエッジが存在しない偏向面は一つだけであるため、ＣＰＵ１００は、当該偏向面と特定面として判別できる。図６（Ａ）では、ポリゴンミラー１０４の第iii面に相当する二つのＢＤ信号間でのみＦＧ信号の立ち上がりエッジが存在しない。よって、ＣＰＵ１００はポリゴンミラー１０４が１回転する間に５個の偏向面のうちの１つの偏向面を特定し、特定したことを示す面特定信号を出力する。また、ＣＰＵ１００は面特定信号を基準として回転位相を示す位相データを生成して出力する。

●フローチャート
図１３は設定情報を生成するＣＰＵ１００（範囲判定回路２１０）の動作を示すフローチャートである。Ｓ１で範囲判定回路２１０はＰＬＬ回路１０１およびモータ駆動回路１０２を通じてポリゴンモータ１０３を起動する。これによりポリゴンモータ１０３の回転数が目標回転数に制御される。Ｓ２で範囲判定回路２１０は偏向面を識別するためのＩＤに１をセットする。Ｓ３で範囲判定回路２１０はＢＤ信号が入力されたかどうかを判定する。ＢＤ信号が入力されると範囲判定回路２１０はＳ４に進む。Ｓ４で範囲判定回路２１０はＢＤ−ＦＧ位相差を測定する。たとえば、範囲判定回路２１０はレジスタ２０８に格納されているＢＤ−ＦＧ位相差をＩＤに関連付けてメモリ１１２のうちのＲＡＭに書き込む。Ｓ５で範囲判定回路２１０はＩＤがＮに到達しているかを判定する。Ｎはポリゴンミラー１０４の偏向面の数である。ＩＤがＮに到達していなければ、範囲判定回路２１０はＳ９に進む。Ｓ９で範囲判定回路２１０はＩＤをカウントアップし、Ｓ３に戻る。一方、ＩＤがＮに到達していれば、範囲判定回路２１０はＳ６に進む。

図１４は光走査装置２２のＣＰＵ１００の機能を示している。ＣＰＵ１００はＢＤ信号を所定時間だけ遅延させる第一遅延回路３０１を有している。切り替え回路３０２は、第一遅延回路３０１により遅延したＢＤ信号と、遅延していないＢＤ信号（生のＢＤ信号）とを、メモリ１１２に記憶されている設定情報に基づき選択的に切り替える回路である。ＣＰＵ１００は、ＦＧ信号を所定時間だけ遅延させる第二遅延回路３０３を有している。切り替え回路３０４は、第二遅延回路３０３により遅延したＦＧ信号と、遅延していないＦＧ信号とを、メモリ１１２に記憶されている設定情報に基づき選択的に切り替える回路である。各信号の遅延量が設定情報に含まれていてもよい。