JP2018005238A - 表示パネル及びその駆動部を含む表示装置 - Google Patents

Abstract

【課題】サブピクセルに印加されるデータ電圧の充填率を向上できる表示パネル及びその駆動部を含む表示装置を提供する。【解決手段】表示装置は、表示パネル、ゲート駆動部、及びデータ駆動部を含む。前記表示パネルは、複数のゲートライン、複数のデータライン及び前記ゲートライン、及び前記データラインと連結される複数のピクセルを含む。前記ゲート駆動部は前記ゲートラインにゲート信号を出力し、第Ｐフレームにおいて少なくとも一つ以上のゲート信号を不活性化する。前記データ駆動部は、前記データラインにデータ電圧を出力する。Ｐは、自然数である。【選択図】図７

Description

本発明は表示パネルを駆動するための表示装置に係り、より詳しくは、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上できる表示パネル及びその駆動部を含む表示装置に関する。

一般的に、表示装置は表示パネル及び表示パネル駆動部を含む。前記表示パネルは、複数のゲートライン、複数のデータライン、及び複数のサブピクセルを含む。前記表示パネル駆動部は、前記複数のゲートラインにゲート信号を提供するゲート駆動部及び前記データラインにデータ電圧を提供するデータ駆動部を含む。

前記表示パネルが大型化し、前記表示パネルの駆動周波数が増加するにつれて、サブピクセルにデータ電圧を充填するための充填時間が足りなくなる問題点がある。

本発明の技術的課題はこのような点を鑑みたものであって、本発明の目的はサブピクセルに印加されるデータ電圧の充填率を向上できる表示パネル及びその駆動部を含む表示装置を提供することにある。

前記した本発明の目的を実現するための一実施形態に係る表示装置は、表示パネル、ゲート駆動部、及びデータ駆動部を含む。前記表示パネルは、複数のゲートライン、複数のデータライン、及び前記ゲートライン並びに前記データラインと連結される複数のピクセルを含む。前記ゲート駆動部は、前記ゲートラインにゲート信号を出力し、第Ｐフレームにおいて少なくとも一つ以上のゲート信号を不活性化する。前記データ駆動部は、前記データラインにデータ電圧を出力する。Ｐは、自然数である。

本発明の一実施形態において、前記第Ｐフレームにおいて前記ゲート信号が不活性化されたゲートラインに連結されるサブピクセル行の各サブピクセルに、第（Ｐ−１）フレームにおいてターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

本発明の一実施形態において、前記ゲート駆動部は複数のステージを含む。前記ステージは少なくとも一つ以上のクロック配線と連結される。前記ゲート信号が不活性化されたゲートラインと連結される前記ステージに入力されるクロック信号は不活性化される。

本発明の一実施形態において、前記第Ｐフレームにおいて不活性化されたゲート信号は第（Ｐ＋Ｋ）フレームにおいて活性化される。前記第（Ｐ＋Ｋ）フレームには前記第Ｐフレームにおいて活性化されたゲート信号のうちの少なくとも一つが不活性化される。Ｋは、自然数である。

本発明の一実施形態において、前記第Ｐフレームにおいて前記ゲート信号が不活性化されたゲートラインの個数は前記表示パネルの全体ゲートラインの個数の半分より小さい。

本発明の一実施形態において、前記ゲート駆動部は前記第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を不活性化する。

本発明の一実施形態において、前記第Ｐフレームにおいて前記第１グループのゲートラインに印加されるゲート信号を生成する第１クロック信号を不活性化し、前記第（Ｐ＋１）フレームにおいて前記第２グループのゲートラインに印加されるゲート信号を生成する第２クロック信号を不活性化し、前記第（Ｐ＋２）フレームにおいて前記第３グループのゲートラインに印加されるゲート信号を生成する第３クロック信号を不活性化するタイミングコントローラをさらに含む。

本発明の一実施形態において、前記表示パネルにおいて行方向に沿って第１色を有するサブピクセル、第２色を有するサブピクセル、及び第３色を有するサブピクセルが交互に配置され、列方向に沿って同一の色のサブピクセルが配置される。

本発明の一実施形態において、前記第１グループのゲートラインは（３Ｍ−２）のサブピクセル行に連結される。前記第２グループのゲートラインは（３Ｍ−１）のサブピクセル行に連結される。前記第３グループのゲートラインは３Ｍのサブピクセル行に連結される。Ｍは、自然数である。

本発明の一実施形態において、前記ゲート駆動部は第（Ｐ＋３）フレームにおいて第４グループのゲートラインに印加されるゲート信号を不活性化する。前記第１グループのゲートラインは（４Ｍ−３）のサブピクセル行に連結される。前記第２グループのゲートラインは（４Ｍ−２）のサブピクセル行に連結される。前記第３グループのゲートラインは（４Ｍ−１）のサブピクセル行に連結される。前記第４グループのゲートラインは４Ｍのサブピクセル行に連結される。Ｍは、自然数である。

本発明の一実施形態において、前記表示パネルにおいて行方向に沿って同一の色のサブピクセルが配置され、列方向に沿って第１色を有するサブピクセル、第２色を有するサブピクセル、及び第３色を有するサブピクセルが交互に配置される。

本発明の一実施形態において、前記ゲート駆動部は第（Ｐ＋３）フレームにおいて第４グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋４）フレームにおいて第５グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋５）フレームにおいて第６グループのゲートラインに印加されるゲート信号を不活性化する。前記第１グループのゲートラインは（６Ｍ−５）のサブピクセル行に連結される。前記第２グループのゲートラインは（６Ｍ−４）のサブピクセル行に連結される。前記第３グループのゲートラインは（６Ｍ−３）のサブピクセル行に連結される。前記第４グループのゲートラインは（６Ｍ−２）のサブピクセル行に連結される。前記第５グループのゲートラインは（６Ｍ−１）のサブピクセル行に連結される。前記第６グループのゲートラインは６Ｍのサブピクセル行に連結される。

本発明の一実施形態において、前記第１グループのゲートラインは（６Ｍ−５）のサブピクセル行に連結されるゲートライン及び（６Ｍ−４）サブピクセル行に連結されるゲートラインを含む。前記第２グループのゲートラインは（６Ｍ−３）のサブピクセル行に連結されるゲートライン及び（６Ｍ−２）のサブピクセル行に連結されるゲートラインを含む。前記第３グループのゲートラインは（６Ｍ−１）のサブピクセル行に連結されるゲートライン及び６Ｍサブピクセル行に連結されるゲートラインを含む。Ｍは、自然数である。

本発明の一実施形態において、前記データ駆動部は第（Ｐ−１）フレームにおいて前記第１グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加し、前記第Ｐフレームにおいて前記第２グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加し、前記第（Ｐ＋１）フレームにおいて前記第３グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

本発明の一実施形態において、前記表示装置は入力映像データに基づいて前記ゲート駆動部の駆動モードを決定するタイミングコントローラをさらに含む。前記駆動モードが第１モードの時、前記ゲート駆動部は前記第Ｐフレームにおいて全てのゲートラインに印加されるゲート信号を活性化し、前記第（Ｐ＋１）フレームにおいて全てのゲートラインに印加されるゲート信号を活性化し、前記第（Ｐ＋２）フレームにおいて全てのゲートラインに印加されるゲート信号を活性化する。前記駆動モードが第２モードの時、前記ゲート駆動部は前記第Ｐフレームにおいて前記第１グループのゲートラインに印加されるゲート信号を不活性化し、前記第（Ｐ＋１）フレームにおいて前記第２グループのゲートラインに印加されるゲート信号を不活性化し、前記第（Ｐ＋２）フレームにおいて前記第３グループのゲートラインに印加されるゲート信号を不活性化する。

本発明の一実施形態において、前記タイミングコントローラは以前フレームの入力映像データと現在フレームの入力映像データとの差が大きい場合、前記駆動モードを前記第１モードに決定する。前記タイミングコントローラは、前記以前フレームの入力映像データと前記現在フレームの入力映像データとの差が小さい場合、前記駆動モードを前記第２モードに決定する。

本発明の一実施形態において、前記第２モードにおける前記ゲート信号のパルスの幅は前記第１モードにおける前記ゲート信号のパルスの幅より大きい。

本発明の一実施形態において、前記第１グループのゲートラインの個数が前記表示パネルの全体ゲートラインの個数の３分の１の時、前記第２モードにおける前記ゲート信号のパルスの幅は前記第１モードにおける前記ゲート信号のパルスの幅の２分の３倍である。

本発明の一実施形態において、前記第１グループのゲートラインの個数が前記表示パネルの全体ゲートラインの個数の４分の１の時、前記第２モードにおける前記ゲート信号のパルスの幅は前記第１モードにおける前記ゲート信号のパルスの幅の３分の４倍である。

前記の本発明の他の目的を実現するための一実施形態に係る表示パネルの駆動方法は、第Ｐフレームに少なくとも一つ以上のゲート信号を不活性化するステップ、ゲートラインに活性化されたゲート信号を印加するステップ、データラインにデータ電圧を印加するステップ、及び前記ゲート信号及び前記データ電圧に基づいて映像を表示するステップを含む。Ｐは、自然数である。

本発明の一実施形態において、前記データ電圧を印加するステップは、前記第Ｐフレームにおいて前記ゲート信号が不活性化されたゲートラインに連結されるサブピクセル行の各サブピクセルに、第（Ｐ−１）フレームにおいてターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

本発明の一実施形態において、前記表示パネルの駆動方法は前記ゲート信号が不活性化されたゲートラインと連結されるステージに入力されるクロック信号を不活性化するステップをさらに含む。

本発明の一実施形態において、前記第Ｐフレームにおいて不活性化されたゲート信号を第（Ｐ＋Ｋ）フレームにおいて活性化する。前記第（Ｐ＋Ｋ）フレームには前記第Ｐフレームにおいて活性化されたゲート信号のうちの少なくとも一つを不活性化する。Ｋは、自然数である。

本発明の一実施形態において、前記第Ｐフレームにおいて前記ゲート信号が不活性化されたゲートラインの個数は前記表示パネルの全体ゲートラインの個数の半分より小さい。

本発明の一実施形態において、前記第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化される。前記表示パネルの駆動方法は第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を不活性化するステップ、及び第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を不活性化するステップをさらに含む。

このような表示パネル及びその駆動部を含む表示装置によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加できる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上できる。

本発明の一実施形態に係る表示装置を示すブロック図である。 図１の表示パネルを示す概念図である。 第Ｐフレームにおいて図１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋１）フレームにおいて図１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋２）フレームにおいて図１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋３）フレームにおいて図１に示した表示パネルが駆動される方法を示す概念図である。 図１のゲート駆動部を示す概念図である。 第Ｐフレームにおける図７のゲート駆動部の動作を示す概念図である。 第（Ｐ＋１）フレームにおける図７のゲート駆動部の動作を示す概念図である。 第（Ｐ＋２）フレームにおける図７のゲート駆動部の動作を示す概念図である。 第（Ｐ＋３）フレームにおける図７のゲート駆動部の動作を示す概念図である。 図７のゲート駆動部の第Ｎステージを示す回路図である。 図１のゲート駆動部が一般駆動を行う時、図１のゲート駆動部に印加されるクロック信号を示すタイミング図である。 図１のゲート駆動部が３ラインスキップ駆動を行う時、第Ｐフレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。 図１のゲート駆動部が３ラインスキップ駆動を行う時、第（Ｐ＋１）フレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。 図１のゲート駆動部が３ラインスキップ駆動を行う時、第（Ｐ＋２）フレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。 図１のゲート駆動部が３ラインスキップ駆動を行う時、第（Ｐ＋３）フレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。 図１のタイミングコントローラを示すブロック図である。 第Ｐフレームにおいて本発明の一実施形態に係る表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋１）フレームにおいて図１９に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋２）フレームにおいて図１９に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋３）フレームにおいて図１９に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋４）フレームにおいて図１９に示した表示パネルが駆動される方法を示す概念図である。 第Ｐフレームにおける本発明の一実施形態に係る表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋１）フレームにおける図２４に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋２）フレームにおける図２４に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋３）フレームにおける図２４に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋４）フレームにおける図２４に示した表示パネルが駆動される方法を示す概念図である。 オーバードライビングをしない時、表示パネルのサブピクセルに印加されるゲート信号及びデータ電圧を示すタイミング図である。 オーバードライビングをする時、表示パネルのサブピクセルに印加されるゲート信号及びデータ電圧を示すタイミング図である。 本発明の一実施形態に係る表示パネルを示す概念図である。 第Ｐフレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋１）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋２）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋３）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋４）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋５）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋６）フレームにおける図３１に示した表示パネルが駆動される方法を示す概念図である。 第Ｐフレームにおいて本発明の一実施形態に係る表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋１）フレームにおいて図３９に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋２）フレームにおいて図３９に示した表示パネルが駆動される方法を示す概念図である。 第（Ｐ＋３）フレームにおいて図３９に示した表示パネルが駆動される方法を示す概念図である。

以下、添付した図面を参照して、本発明をより詳細に説明する。

図１は、本発明の一実施形態に係る表示装置を示すブロック図である。

図１を参照すると、前記表示装置は表示パネル１００及び表示パネル駆動部を含む。前記表示パネル駆動部は、タイミングコントローラ２００、ゲート駆動部３００、ガンマ基準電圧生成部４００、及びデータ駆動部５００を含む。

表示パネル１００は、映像を表示する表示部及び前記表示部に隣り合って配置される周辺部を含む。

表示パネル１００は、複数のゲートラインＧＬ、複数のデータラインＤＬ、及びゲートラインＧＬとデータラインＤＬの各々に電気的に連結された複数のサブピクセルを含む。ゲートラインＧＬは第１方向（Ｄ１）に延長され、データラインＤＬは第１方向（Ｄ１）と交差する第２方向（Ｄ２）に延長される。

各サブピクセルは、スイッチング素子（図示せず）、前記スイッチング素子に電気的に連結された液晶キャパシタ（図示せず）及びストレージキャパシタ（図示せず）を含む。前記サブピクセルは、マトリックス形態に配置される。

表示パネル１００に対しては図２乃至図６を参照して詳細に説明する。

タイミングコントローラ２００は、外部の装置（図示せず）から入力映像データ（ＩＭＧ）及び入力制御信号（ＣＯＮＴ）を受信する。入力映像データ（ＩＭＧ）は、赤色映像データ、緑色映像データ，及び青色映像データを含む。入力制御信号（ＣＯＮＴ）は、マスタークロック信号、データイネーブル信号を含む。入力制御信号（ＣＯＮＴ）は、垂直同期信号及び水平同期信号をさらに含む。

タイミングコントローラ２００は、入力映像データ（ＩＭＧ）及び入力制御信号（ＣＯＮＴ）に基づいて第１制御信号（ＣＯＮＴ１）、第２制御信号（ＣＯＮＴ２）、第３制御信号（ＣＯＮＴ３）、及びデータ信号（ＤＡＴＡ）を生成する。

タイミングコントローラ２００は，入力制御信号（ＣＯＮＴ）に基づいてゲート駆動部３００の動作を制御するための第１制御信号（ＣＯＮＴ１）を生成してゲート駆動部３００に出力する。第１制御信号（ＣＯＮＴ１）は、駆動モード信号を含む。第１制御信号（ＣＯＮＴ１）は、垂直開始信号及びゲートクロック信号をさらに含む。

タイミングコントローラ２００は、入力制御信号（ＣＯＮＴ）に基づいてデータ駆動部５００の動作を制御するための第２制御信号（ＣＯＮＴ２）を生成してデータ駆動部５００に出力する。第２制御信号（ＣＯＮＴ２）は、駆動モード信号を含む。第２制御信号（ＣＯＮＴ２）は、水平開始信号及びロード信号をさらに含む。

タイミングコントローラ２００は、入力映像データ（ＩＭＧ）に基づいてデータ信号（ＤＡＴＡ）を生成する。タイミングコントローラ２００は、データ信号（ＤＡＴＡ）をデータ駆動部５００に出力する。

タイミングコントローラ２００は、入力制御信号（ＣＯＮＴ）に基づいてガンマ基準電圧生成部４００の動作を制御するための第３制御信号（ＣＯＮＴ３）を生成してガンマ基準電圧生成部４００に出力する。

タイミングコントローラ２００に対しては図１３乃至図１８を参照して詳細に説明する。

ゲート駆動部３００は、タイミングコントローラ２００から入力された第１制御信号（ＣＯＮＴ１）に応答してゲートラインＧＬを駆動するためのゲート信号を生成する。ゲート駆動部３００は、前記ゲート信号をゲートラインＧＬに順次出力する。

ゲート駆動部３００は、第Ｐフレームにおいて少なくとも一つ以上のゲート信号を不活性化する。ここで、Ｐは自然数である。

ゲート駆動部３００は、複数のステージを含む。前記ステージは、クロック信号を印加する少なくとも一つ以上のクロック配線と連結される。ゲート信号が不活性化されたゲートラインと連結される前記ステージに入力されるクロック信号は不活性化される。

第Ｐフレームにおいて不活性化されたゲート信号は、第（Ｐ＋Ｋ）フレームにおいて活性化される。第（Ｐ＋Ｋ）フレームには第Ｐフレームにおいて活性化されたゲート信号のうちの少なくとも一つが不活性化される。Ｋは、自然数である。このように、フレーム毎に不活性化されるゲート信号を異なるように設定して、ユーザに不活性化されたラインが視認されることを防止する。

ゲート駆動部３００に対しては図７乃至図１２を参照して詳細に説明する。

ガンマ基準電圧生成部４００は、タイミングコントローラ２００から入力された第３制御信号（ＣＯＮＴ３）に応答してガンマ基準電圧（ＶＧＲＥＦ）を生成する。ガンマ基準電圧生成部４００は、ガンマ基準電圧（ＶＧＲＥＦ）をデータ駆動部５００に提供する。ガンマ基準電圧（ＶＧＲＥＦ）は、各々のデータ信号（ＤＡＴＡ）に対応する値を有する。

ガンマ基準電圧生成部４００は、タイミングコントローラ２００内に配置されるか、またはデータ駆動部５００内に配置される。

データ駆動部５００は、タイミングコントローラ２００から第２制御信号（ＣＯＮＴ２）及びデータ信号（ＤＡＴＡ）の入力を受けて、ガンマ基準電圧生成部４００からガンマ基準電圧（ＶＧＲＥＦ）の入力を受ける。データ駆動部５００は、ガンマ基準電圧（ＶＧＲＥＦ）を用いてデータ信号（ＤＡＴＡ）をアナログ形態のデータ電圧に変換する。データ駆動部５００は、前記データ電圧をデータラインＤＬに出力する。

図２は、図１の表示パネル１００を示す概念図である。図３は、第Ｐフレームにおいて図１に示した表示パネル１００が駆動される方法を示す概念図である。図４は、第（Ｐ＋１）フレームにおいて図１に示した表示パネル１００が駆動される方法を示す概念図である。図５は、第（Ｐ＋２）フレームにおいて図１に示した表示パネル１００が駆動される方法を示す概念図である。図６は、第（Ｐ＋３）フレームにおいて図１に示した表示パネル１００が駆動される方法を示す概念図である。図２乃至図６においては説明の便宜上、表示パネル１００の一部だけを図示した。

図１乃至図６を参照すると、表示パネル１００はマトリックス形態に配置される複数のサブピクセルを含む。表示パネル１００は、第１色の第１サブピクセル、第２色の第２サブピクセル、及び第３色の第３サブピクセルを含む。例えば、第１色は赤色（Ｒ）である。例えば、第２色は緑色（Ｇ）である。例えば、第３色は青色（Ｂ）である。

本実施形態において、表示パネル１００は行方向に沿って第１色を有するサブピクセル（Ｒ）、第２色を有するサブピクセル（Ｇ）、及び第３色を有するサブピクセル（Ｂ）が交互に配置され、列方向に沿って同一の色のサブピクセルが配置される。

表示パネル１００の第１サブピクセル行は第１ゲートラインＧＬ１に連結され、第２サブピクセル行は第２ゲートラインＧＬ２に連結され、第３サブピクセル行は第３ゲートラインＧＬ３に連結され、第４サブピクセル行は第４ゲートラインＧＬ４に連結され、第５サブピクセル行は第５ゲートラインＧＬ５に連結され、第６サブピクセル行は第６ゲートラインＧＬ６に連結される。

本実施形態において、表示パネル１００は３ラインスキップ方式により駆動される。第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号が不活性化される。

例えば、第１グループのゲートラインは（３Ｍ−２）ゲートラインである。Ｍは、自然数である。即ち、第１グループのゲートラインは、第１ゲートラインＧＬ１、第４ゲートラインＧＬ４を含む。

例えば、第２グループのゲートラインは（３Ｍ−１）ゲートラインである。即ち、第２グループのゲートラインは、第２ゲートラインＧＬ２、第５ゲートラインＧＬ５を含む。

例えば、第３グループのゲートラインは３Ｍゲートラインである。即ち、第３グループのゲートラインは、第３ゲートラインＧＬ３、第６ゲートラインＧＬ６を含む。

第１グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の半分より小さい。同様に、第２グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の半分より小さい。同様に、第３グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の半分より小さい。例えば、第１グループのゲートラインの個数は、第２グループのゲートラインの個数と等しい。例えば、第１グループのゲートラインの個数は、第３グループのゲートラインの個数と等しい。

本実施形態において、第１グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の３分の１である。

図７は、図１のゲート駆動部３００を示す概念図である。図８は、第Ｐフレームにおける図７のゲート駆動部３００の動作を示す概念図である。図９は、第（Ｐ＋１）フレームにおける図７のゲート駆動部３００の動作を示す概念図である。図１０は、第（Ｐ＋２）フレームにおける図７のゲート駆動部３００の動作を示す概念図である。図１１は、第（Ｐ＋３）フレームにおける図７のゲート駆動部３００の動作を示す概念図である。図１２は、図７のゲート駆動部３００の第Ｎステージを示す回路図である。Ｎは、自然数である。

図１乃至図１２を参照すると、ゲート駆動部３００は複数のステージＳＴ１乃至ＳＴ９を含む。図７乃至図１１においては、説明の便宜上、前記ステージの一部だけを図示した。前記ステージの個数は、表示パネル１００のゲートラインの個数に対応する。

第１ステージＳＴ１は、第１ゲートラインＧＬ１に第１ゲート信号（Ｇ１）を出力する。第２ステージＳＴ２は、第２ゲートラインＧＬ２に第２ゲート信号（Ｇ２）を出力する。第３ステージＳＴ３は、第３ゲートラインＧＬ３に第３ゲート信号（Ｇ３）を出力する。第４ステージＳＴ４は、第４ゲートラインＧＬ４に第４ゲート信号（Ｇ４）を出力する。第５ステージＳＴ５は、第５ゲートラインＧＬ５に第５ゲート信号（Ｇ５）を出力する。第６ステージＳＴ６は、第６ゲートラインＧＬ６に第６ゲート信号（Ｇ６）を出力する。

ゲート駆動部３００の全てのステージは電源電圧（ＶＳＳ）の印加を受ける。電源電圧（ＶＳＳ）は、第１オフ電圧（ＶＳＳ１）及び第２オフ電圧（ＶＳＳ２）を含む。

ゲート駆動部３００の（６Ｍ−５）ステージ（例えば、第１ステージ、第７ステージ、第１３ステージ）は、第１クロック信号（ＣＫ１）に基づいてゲート信号を出力する。ゲート駆動部３００の（６Ｍ−４）ステージ（例えば、第２ステージ、第８ステージ、第１４ステージ）は、第２クロック信号（ＣＫ２）に基づいてゲート信号を出力する。ゲート駆動部３００の（６Ｍ−３）ステージ（例えば、第３ステージ、第９ステージ、第１５ステージ）は、第３クロック信号（ＣＫ３）に基づいてゲート信号を出力する。ゲート駆動部３００の（６Ｍ−２）ステージ（例えば、第４ステージ、第１０ステージ、第１６ステージ）は、第１クロック反転信号（ＣＫＢ１）に基づいてゲート信号を出力する。ゲート駆動部３００の（６Ｍ−１）ステージ（例えば、第５ステージ、第１１ステージ、第１７ステージ）は、第２クロック反転信号（ＣＫＢ２）に基づいてゲート信号を出力する。ゲート駆動部３００の６Ｍステージ（例えば、第６ステージ、第１２ステージ、第１８ステージ）は、第３クロック反転信号（ＣＫＢ３）に基づいてゲート信号を出力する。

本実施形態においては３ラインスキップ駆動を遂行し、この際、ゲート駆動部３００は、３組のクロック信号（ＣＫ１、ＣＫ２、ＣＫ３、ＣＫＢ１、ＣＫＢ２、ＣＫＢ３）を用いてゲート信号を出力する。

図８を参照すると、第Ｐフレームにおいて第１グループのゲートラインに連結される第１グループのステージＳＴ１、ＳＴ４、ＳＴ７は不活性化される。第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号を生成するための第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）は不活性化される。

図９を参照すると、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに連結される第２グループのステージＳＴ２、ＳＴ５、ＳＴ８は不活性化される。第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を生成するための第２クロック信号（ＣＫ２）及び第２クロック反転信号（ＣＫＢ２）は不活性化される。

図１０を参照すると、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに連結される第３グループのステージＳＴ３、ＳＴ６、ＳＴ９は不活性化される。第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を生成するための第３クロック信号（ＣＫ３）及び第３クロック反転信号（ＣＫＢ３）は不活性化される。

図１１を参照すると、第（Ｐ＋３）フレームにおいては第Ｐフレームと同様に、第１グループのゲートラインに連結される第１グループのステージＳＴ１、ＳＴ４、ＳＴ７は不活性化される。第（Ｐ＋３）フレームにおいて第１グループのゲートラインに印加されるゲート信号を生成するための第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）は不活性化される。

本実施形態においては、３フレームを周期に第１グループのステージ（ＳＴ１、ＳＴ４、ＳＴ７）、第２グループのステージ（ＳＴ２、ＳＴ５、ＳＴ８）、及び第３グループのステージ（ＳＴ３、ＳＴ６、ＳＴ９）が順次に不活性化される。

図１２は、本発明の第Ｎステージの回路図を例示する。ゲート駆動部３００の第Ｎステージは、クロック信号（ＣＫ）、第１オフ電圧（ＶＳＳ１）、及び第２オフ電圧（ＶＳＳ２）の入力を受ける。ここで、クロック信号（ＣＫ）は、第Ｎステージの位置によって第１クロック信号（ＣＫ１）、第２クロック信号（ＣＫ２）、第３クロック信号（ＣＫ３）、第１クロック反転信号（ＣＫＢ１）、第２クロック反転信号（ＣＫＢ２）、第３クロック反転信号（ＣＫＢ３）のうち、いずれか一つである。ゲート駆動部３００の第Ｎステージはゲート信号（Ｇ（Ｎ））を出力する。

クロック信号（ＣＫ）はクロック端子に印加され、第１オフ電圧（ＶＳＳ１）は第１オフ端子に印加され、第２オフ電圧（ＶＳＳ２）は第２オフ端子に印加され、ゲート信号（Ｇ（Ｎ））はゲート出力端子に出力される。

クロック信号（ＣＫ）はハイレベルとローレベルを繰り返す矩形波信号である。クロック信号（ＣＫ）の前記ハイレベルは、ゲートオン電圧を有する。クロック信号（ＣＫ）の前記ローレベルは、第２オフ電圧（ＶＳＳ２）を有する。例えば、クロック信号（ＣＫ）のデューティ比は５０％である。これとは異なり、クロック信号（ＣＫ）のデューティ比は５０％より小さいことがある。例えば、前記ゲートオン電圧は約１５Ｖ乃至約２０Ｖである。

第１オフ電圧（ＶＳＳ１）は直流電圧である。第２オフ電圧（ＶＳＳ２）は直流電圧である。第２オフ電圧（ＶＳＳ２）は第１オフ電圧（ＶＳＳ１）より低いレベルを有する。例えば、第１オフ電圧（ＶＳＳ１）は約−５Ｖであり、第２オフ電圧（ＶＳＳ２）は約−１０Ｖである。

第Ｎステージは以前ステージである第（Ｎ−１）ステージの第（Ｎ−１）キャリー信号（ＣＲ（Ｎ−１））に応答して駆動されて第Ｎゲート信号（Ｇ（Ｎ））及び第Ｎキャリー信号（ＣＲ（Ｎ））を出力する。第Ｎステージは次のステージである第（Ｎ＋１）ステージの第（Ｎ＋１）キャリー信号（ＣＲ（Ｎ＋１））に応答して第Ｎゲート信号（Ｇ（Ｎ））を第１オフ電圧（ＶＳＳ１）にプルダウンする。第１ステージには第（Ｎ−１）キャリー信号（ＣＲ（Ｎ−１））の代わりに垂直開始信号（ＳＴＶ）が印加される。

このような方式により第１ステージ乃至最後のステージは、各ゲート信号を順次に出力する。

第（Ｎ−１）キャリー信号（ＣＲ（Ｎ−１））は第（Ｎ−１）キャリー端子に印加され、第（Ｎ＋１）キャリー信号（ＣＲ（Ｎ＋１））は第（Ｎ＋１）キャリー端子に印加され、第Ｎキャリー信号（ＣＲ（Ｎ））は第Ｎキャリー端子に出力される。

第Ｎステージは、プルアップ制御部３１０、充填部３２０、プルアップ部３３０、キャリー部３４０、インバーティング部３５０、第１プルダウン部３６１、第２プルダウン部３６２、キャリー安定部３７０、第１ホールディング部３８１、第２ホールディング部３８２、及び第３ホールディング部３８３を含む。

プルアップ制御部３１０は第４トランジスタＴ４を含み、第４トランジスタＴ４は第（Ｎ−１）キャリー端子に連結された制御電極及び入力電極を含み、第１ノードＱ１に連結された出力電極を含む。第１ノードＱ１プルアップ部３３０の制御電極に連結される。

充填部３２０は充填キャパシタＣ１を含み、充填キャパシタＣ１は第１ノードＱ１に連結された第１電極と前記ゲート出力端子に連結された第２電極を含む。

プルアップ部３３０は第１トランジスタＴ１を含み、第１トランジスタＴ１は第１ノードＱ１に連結された制御電極、前記クロック端子に連結された入力電極、及び前記ゲート出力端子に連結された出力電極を含む。

キャリー部３４０は第１５トランジスタＴ１５及び第４キャパシタＣ４を含み、第１５トランジスタＴ１５は第１ノードＱ１に連結された制御電極と前記クロック端子に連結された入力電極及び第Ｎキャリー端子に連結された出力電極を含む。第４キャパシタＣ４は、第１ノードＱ１に連結された第１電極と前記第Ｎキャリー端子に連結された第２電極を含む。

インバーティング部３５０は、第１２トランジスタＴ１２、第７トランジスタＴ７、第１３トランジスタＴ１３、第８トランジスタＴ８、第２キャパシタ、及び第３キャパシタを含む。第１２トランジスタＴ１２は前記クロック端子に連結された制御電極及び入力電極を含み、第３ノードＱ３に連結された出力電極を含む。第７トランジスタＴ７は、第３ノードＱ３に連結された制御電極、前記クロック端子に連結された入力電極、及び第２ノードＱ２に連結された出力電極を含む。第１３トランジスタＴ１３は、前記第Ｎキャリー端子に連結された制御電極、前記第２オフ端子に連結された入力電極と第３ノードＱ３に連結された出力電極を含む。第８トランジスタＴ８は、前記第Ｎキャリー端子に連結された制御電極、前記第２オフ端子に連結された入力電極、及び第２ノードＱ２に連結された出力電極を含む。第２キャパシタＣ２は、前記クロック端子に連結される第１電極及び第３ノードＱ３に連結される第２電極を含む。第３キャパシタＣ３は、第２ノードＱ２に連結される第１電極及び第３ノードＱ３に連結される第２電極を含む。

ここで、第１２トランジスタＴ１２は第１インバーティングトランジスタであり、第７トランジスタＴ７は第２インバーティングトランジスタであり、第１３トランジスタＴ１３は第３インバーティングトランジスタであり、第８トランジスタＴ８は第４インバーティングトランジスタである。

第１プルダウン部３６１は、第９トランジスタＴ９を含む。第９トランジスタＴ９は、第（Ｎ＋１）キャリー端子に連結された制御電極、前記第２オフ端子に連結された入力電極、及び第１ノードＱ１に連結される出力電極を含む。これとは異なり、第１プルダウン部３６１は直列に連結される２つ以上のスイッチング素子を含むこともある。

第２プルダウン部３６２は第２トランジスタＴ２を含み、第２トランジスタＴ２は第（Ｎ＋１）キャリー端子に連結された制御電極、前記第１オフ端子に連結された入力電極、及び前記ゲート出力端子に連結された出力電極を含む。

キャリー安定部３７０は第１７トランジスタＴ１７を含み、第１７トランジスタＴ１７は第（Ｎ＋１）キャリー端子に共通に連結された制御電極及び入力電極、及び前記第Ｎキャリー端子に連結された出力電極を含む。

キャリー安定部３７０は、第（Ｎ＋１）ステージの第４トランジスタＴ４を通じて伝達される漏洩電流によるノイズ成分を安定的に除去する。

第１ホールディング部３８１は第１０トランジスタＴ１０を含み、第１０トランジスタＴ１０は、第２ノードＱ２に連結された制御電極、前記第２オフ端子に連結された入力電極、及び第１ノードＱ１に連結された出力電極を含む。

第２ホールディング部３８２は第３トランジスタＴ３を含み、第３トランジスタＴ３は、第２ノードＱ２に連結された制御電極、前記第１オフ端子に連結された入力電極、及び前記ゲート出力端子に連結された出力電極を含む。

第３ホールディング部３８３は第１１トランジスタＴ１１を含み、第１１トランジスタＴ１１は、第２ノードＱ２に連結された制御電極、前記第２オフ端子に連結された入力電極、及び前記第Ｎキャリー端子に連結された出力電極を含む。

本実施形態において、以前キャリー信号は第（Ｎ−１）キャリー信号に限定されず、以前ステージのうちのいずれか一つのキャリー信号であってもよい。また、次のキャリー信号は第（Ｎ＋１）キャリー信号に限定されず、次のステージのうちのいずれか一つのキャリー信号であってもよい。

本実施形態において、第１乃至４、７乃至１５、及び１７トランジスタは、酸化物半導体トランジスタである。これとは異なり、第１乃至４、７乃至１５、及び１７トランジスタは、非晶質シリコントランジスタである。

第Ｎステージのゲート信号（Ｇ（Ｎ））はクロック信号（ＣＫ）に同期され、第Ｎステージに対応してハイレベルを有する。第Ｎキャリー信号（ＣＲ（Ｎ））はクロック信号（ＣＫ）に同期され、第Ｎステージに対応してハイレベルを有する。

図１３は、図１のゲート駆動部３００が一般駆動を行う時、図１のゲート駆動部に印加されるクロック信号を示すタイミング図である。図１４は、図１のゲート駆動部３００が３ラインスキップ駆動を行う時、第Ｐフレームにおけるゲート駆動部３００に印加されるクロック信号を示すタイミング図である。図１５は、図１のゲート駆動部３００が３ラインスキップ駆動を行う時、第（Ｐ＋１）フレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。図１６は、図１のゲート駆動部３００が３ラインスキップ駆動を行う時、第（Ｐ＋２）フレームにおけるゲート駆動部に印加されるクロック信号を示すタイミング図である。図１７は、図１のゲート駆動部３００が３ラインスキップ駆動を行う時、第（Ｐ＋３）フレームにおけるゲート駆動部３００に印加されるクロック信号を示すタイミング図である。図１８は、図１のタイミングコントローラ２００を示すブロック図である。

図１乃至図１８を参照すると、タイミングコントローラ２００は、ゲートクロック信号（ＣＫ１、ＣＫ２、ＣＫ３、ＣＫＢ１、ＣＫＢ２、ＣＫＢ３）を生成してゲート駆動部３００に出力する。

図１３に示すように、ゲート駆動部３００が表示パネル１００の全体ゲートラインにゲート信号を出力する一般駆動を行う場合、第１クロック信号（ＣＫ１）は第１タイミングにライジングされ、第１パルス幅（ＴＡ）を有する。第２クロック信号（ＣＫ２）は前記第１タイミングから第１パルス幅（ＴＡ）の３分の１だけ遅い第２タイミングにライジングされ、第１パルス幅（ＴＡ）を有する。第３クロック信号（ＣＫ３）は前記第１タイミングから第１パルス幅（ＴＡ）の３分の２だけ遅い第３タイミングにライジングされ、第１パルス幅（ＴＡ）を有する。第１クロック反転信号（ＣＫＢ１）は、第１クロック信号（ＣＫ１）の反転信号である。第２クロック反転信号（ＣＫＢ２）は、第２クロック信号（ＣＫ２）の反転信号である。第３クロック反転信号（ＣＫＢ３）は、第３クロック信号（ＣＫ３）の反転信号である。

図１４乃至図１６は、３ラインスキップ駆動を行う本実施形態に係るクロック信号を示している。

図１４を参照すると、第Ｐフレームにおいて第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）が不活性化されて、図８の第１グループのステージ（ＳＴ１、ＳＴ４、ＳＴ７）が不活性化される。第１グループのステージ（ＳＴ１、ＳＴ４、ＳＴ７）が不活性化されるので、第１グループのゲートライン（ＧＬ１、ＧＬ４、ＧＬ７）に印加されるゲート信号（Ｇ１、Ｇ４、Ｇ７）は不活性化される。第１グループのゲートライン（ＧＬ１、ＧＬ４、ＧＬ７）に印加されるゲート信号（Ｇ１、Ｇ４、Ｇ７）が不活性化されるので、図３の第１グループのゲートライン（ＧＬ１、ＧＬ４、ＧＬ７）に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されない。第１グループのゲートライン（ＧＬ１、ＧＬ４、ＧＬ７）に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されなければ、該当サブピクセルには以前フレームのデータ電圧が残留するようになる。

図１４において第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）が不活性化され、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、及び第３クロック反転信号（ＣＫＢ３）のパルス幅（ＴＢ）は増加する。前記スキャニングが必要なゲートラインの個数が全体の３分の２となったので、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、及び第３クロック反転信号（ＣＫＢ３）のパルス幅（ＴＢ）は、図１３の一般駆動時のクロック信号の幅（ＴＡ）に比べて２分の３倍に増加する。

例えば、第２クロック信号（ＣＫ２）は第１タイミングにライジングされ、第２パルス幅（ＴＢ）を有する。第３クロック信号（ＣＫ３）は前記第１タイミングから第２パルス幅（ＴＢ）の２分の１だけ遅い第２タイミングにライジングされ、第２パルス幅（ＴＢ）を有する。第２クロック反転信号（ＣＫＢ２）は、第２クロック信号（ＣＫ２）の反転信号である。第３クロック反転信号（ＣＫＢ３）は、第３クロック信号（ＣＫ３）の反転信号である。

前記ゲート信号は前記クロック信号のパルスに基づいて生成されるので、３ラインスキップ駆動において、前記クロック信号のパルス幅が増加すれば、前記ゲート信号のパルス幅も増加する。３ラインスキップ駆動において、前記ゲート信号のパルス幅が増加した分だけ、前記データ電圧の印加タイミングも調節できる。例えば、データ駆動部５００は第１グループのゲートラインに対応するサブピクセル行のサブピクセルのデータ電圧は出力せず、第２グループのゲートラインに対応するサブピクセル行のサブピクセルのデータ電圧及び第３グループのゲートラインに対応するサブピクセル行のサブピクセルのデータ電圧だけを出力する。

図１５を参照すると、第（Ｐ＋１）フレームにおいて第２クロック信号（ＣＫ２）及び第２クロック反転信号（ＣＫＢ２）が不活性化されて、図９の第２グループのステージＳＴ２、ＳＴ５、ＳＴ８が不活性化される。第２グループのステージＳＴ２、ＳＴ５、ＳＴ８が不活性化されるので、第２グループのゲートラインＧＬ２、ＧＬ５、ＧＬ８に印加されるゲート信号（Ｇ２、Ｇ５、Ｇ８）は不活性化される。第２グループのゲートラインＧＬ２、ＧＬ５、ＧＬ８に印加されるゲート信号（Ｇ２、Ｇ５、Ｇ８）が不活性化されるので、図４の第２グループのゲートラインＧＬ２、ＧＬ５、ＧＬ８に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されない。第２グループのゲートラインＧＬ２、ＧＬ５、ＧＬ８に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されなければ、該当サブピクセルには以前フレームのデータ電圧が残留するようになる。

図１６を参照すると、第Ｐ＋２フレームにおいて第３クロック信号（ＣＫ３）及び第３クロック反転信号（ＣＫＢ３）が不活性化され、図１０の第３グループのステージＳＴ３、ＳＴ６、ＳＴ９が不活性化される。第３グループのステージＳＴ３、ＳＴ６、ＳＴ９が不活性化されるので、第３グループのゲートラインＧＬ３、ＧＬ６、ＧＬ９に印加されるゲート信号（Ｇ３、Ｇ６、Ｇ９）は不活性化される。第３グループのゲートラインＧＬ３、ＧＬ６、ＧＬ９に印加されるゲート信号（Ｇ３、Ｇ６、Ｇ９）が不活性化されるので、図５の第３グループのゲートラインＧＬ３、ＧＬ６、ＧＬ９に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されない。第３グループのゲートラインＧＬ３、ＧＬ６、ＧＬ９に連結されるサブピクセル行のサブピクセルにデータ電圧が充填されなければ、該当サブピクセルには以前フレームのデータ電圧が残留するようになる。

図１７を参照すると、第（Ｐ＋３）フレームは第Ｐフレームと同一の方式により表示パネルが駆動される。即ち、本実施形態においては３フレームを周期に同一な駆動方式が繰り返される。

タイミングコントローラ２００は、映像補正部２２０、モード判断部２４０、及び信号生成部２６０を含む。

映像補正部２２０は、入力映像データ（ＩＭＧ）を受信する。映像補正部２２０は、現在フレームの入力映像データ（ＩＭＧ［Ｐ］）、及び以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）を受信する。映像補正部２２０は、入力映像データ（ＩＭＧ）の階調を補正する。映像補正部２２０は、色特性補償部（図示せず）及び能動キャパシタンス補償部（図示せず）を含む。

前記色特性補償部は、入力映像データ（ＩＭＧ［Ｐ］）の階調データを受信して色特性補償（Ａｄａｐｔｉｖｅ Ｃｏｌｏｒ Ｃｏｒｒｅｃｔｉｏｎ、以下、ＡＣＣと称する）を遂行する。前記色特性補償部は、ガンマ曲線を用いて前記階調データを補償する。

前記能動キャパシタンス補償部は、以前フレームデータ（ＩＭＧ［Ｐ−１］）と現在フレームデータ（ＩＭＧ［Ｐ］）を用いて現在フレームデータ（ＩＭＧ［Ｐ］）の階調データを補正する能動キャパシタンス補償（Ｄｙｎａｍｉｃ Ｃａｐａｃｉｔａｎｃｅ Ｃｏｍｐｅｎｓａｔｉｏｎ、以下、ＤＣＣと称する）を遂行する。

映像補正部２２０は入力映像データ（ＩＭＧ［Ｐ］）の階調を補正し、データ駆動部５００の形式に合うように入力映像データ（ＩＭＧ［Ｐ］）を再配置してデータ信号（ＤＡＴＡ［Ｐ］）を生成する。データ信号（ＤＡＴＡ）は、ディジタル信号である。映像補正部２２０は、データ信号（ＤＡＴＡ）をデータ駆動部５００に出力する。

モード判断部２４０は、入力映像データ（ＩＭＧ）を受信する。モード判断部２４０は、現在フレームの入力映像データ（ＩＭＧ［Ｐ］）及び以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）を受信する。

モード判断部２４０は、入力映像データ（ＩＭＧ）に基づいてゲート駆動部３００の駆動モード（ＭＯＤＥ）を決定する。駆動モード（ＭＯＤＥ）は、第１モード（一般駆動モード）及び第２モード（３ラインスキップモード）を含む。

駆動モード（ＭＯＤＥ）が第１モードの時、第Ｐフレームにおいて表示パネル１００の全体ゲートラインに印加されるゲート信号を活性化し、第（Ｐ＋１）フレームにおいて表示パネル１００の全体ゲートラインに印加されるゲート信号を活性化し、第（Ｐ＋２）フレームにおいて表示パネル１００の全体ゲートラインに印加されるゲート信号を活性化する。

駆動モード（ＭＯＤＥ）が第２モードの時、第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を不活性化し、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を不活性化する。

モード判断部２４０は、以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）と現在フレームの入力映像データ（ＩＭＧ［Ｐ］）とを比較する。モード判断部２４０は、以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）と現在フレームの入力映像データ（ＩＭＧ［Ｐ］）との差が大きい場合、駆動モード（ＭＯＤＥ）を第１モードに決定する。モード判断部２４０は、以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）と現在フレームの入力映像データ（ＩＭＧ［Ｐ］）との差が小さい場合、駆動モード（ＭＯＤＥ）を第２モードに決定する。以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）と現在フレームの入力映像データ（ＩＭＧ［Ｐ］）との差が大きい場合には、３ラインスキップ駆動により表示パネル１００に表示誤謬が視認される可能性があるので、以前フレームの入力映像データ（ＩＭＧ［Ｐ−１］）と現在フレームの入力映像データ（ＩＭＧ［Ｐ］）との差が小さい場合のみに３ラインスキップ駆動を用いる。

これとは異なり、モード判断部２４０は以前フレーム及び現在フレーム内のパターンの動きの速度に基づいて駆動モード（ＭＯＤＥ）を決定する。

モード判断部２４０は、以前フレーム及び現在フレーム内のパターンの動きの速度が大きい場合、駆動モード（ＭＯＤＥ）を第１モードに決定する。モード判断部２４０は、以前フレーム及び現在フレーム内のパターンの動きの速度が小さい場合、駆動モード（ＭＯＤＥ）を第２モードに決定する。

フレームが変わる時、パターンの動きの速度が大きい場合、３ラインスキップ駆動をすれば、スキップされるラインにおいては映像が移動しないので、それに従う表示誤謬が発生することがあるので、前記以前フレーム及び現在フレーム内のパターンの動きの速度が小さい場合のみに３ラインスキップ駆動を用いる。

信号生成部２６０は、入力制御信号（ＣＯＮＴ）及び駆動モード（ＭＯＤＥ）を受信する。信号生成部２６０は、入力制御信号（ＣＯＮＴ）及び駆動モード（ＭＯＤＥ）に基づいてゲート駆動部３００の駆動タイミングを調節するための第１制御信号（ＣＯＮＴ１）を生成し、データ駆動部５００の駆動タイミングを調節するための第２制御信号（ＣＯＮＴ２）を生成する。

信号生成部２６０は、駆動モード（ＭＯＤＥ）が第１モードの時、図１３のような第１クロック信号（ＣＫ１）、第２クロック信号（ＣＫ２）、第３クロック信号（ＣＫ３）、第１クロック反転信号（ＣＫＢ１）、第２クロック反転信号（ＣＫＢ２）、及び第３クロック反転信号（ＣＫＢ３）を生成する。

信号生成部２６０は、駆動モード（ＭＯＤＥ）が第２モードの時、図１４、１５、及び１６のような第１クロック信号（ＣＫ１）、第２クロック信号（ＣＫ２）、第３クロック信号（ＣＫ３）、第１クロック反転信号（ＣＫＢ１）、第２クロック反転信号（ＣＫＢ２）、及び第３クロック反転信号（ＣＫＢ３）を生成する。

信号生成部２６０は、入力制御信号（ＣＯＮＴ）及び駆動モード（ＭＯＤＥ）に基づいてガンマ基準電圧生成部４００の駆動タイミングを調節するための第３制御信号（ＣＯＮＴ３）を生成する。

信号生成部２６０は、第１制御信号（ＣＯＮＴ１）をゲート駆動部３００に出力し、第２制御信号（ＣＯＮＴ２）をデータ駆動部５００に出力し、第３制御信号（ＣＯＮＴ３）をガンマ基準電圧生成部４００に出力する。

本実施形態によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

図１９は、第Ｐフレームにおいて本発明の一実施形態に係る表示パネル１００が駆動される方法を示す概念図である。図２０は、第（Ｐ＋１）フレームにおいて図１９に示した表示パネル１００が駆動される方法を示す概念図である。図２１は、第（Ｐ＋２）フレームにおいて図１９に示した表示パネル１００が駆動される方法を示す概念図である。図２２は、第（Ｐ＋３）フレームにおいて図１９に示した表示パネル１００が駆動される方法を示す概念図である。図２３は、第（Ｐ＋４）フレームにおいて図１９に示した表示パネル１００が駆動される方法を示す概念図である。

本実施形態に係る表示パネルの駆動方法及び表示装置は、ゲート駆動部が４フレームを周期に４ラインスキップ駆動されることを除外すれば、図１乃至図１８の表示パネルの駆動方法及び表示装置と実質的に同一であるので、同一または類似の構成要素に対しては同一の参照番号を使用し、重複説明は省略する。

図１乃至図２３を参照すると、表示パネル１００はマトリックス形態に配置される複数のサブピクセルを含む。表示パネル１００は、第１色の第１サブピクセル、第２色の第２サブピクセル、及び第３色の第３サブピクセルを含む。例えば、第１色は赤色（Ｒ）である。例えば、第２色は緑色（Ｇ）である。例えば、第３色は青色（Ｂ）である。

本実施形態において、表示パネル１００は行方向に沿って第１色を有するサブピクセル（Ｒ）、第２色を有するサブピクセル（Ｇ）、及び第３色を有するサブピクセル（Ｂ）が交互に配置され、列方向に沿って同一の色のサブピクセルが配置される。

本実施形態において、表示パネル１００は４ラインスキップ方式により駆動される。第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋３）フレームにおいて第４グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋４）フレームには第Ｐフレームと同様に第１グループのゲートラインに印加されるゲート信号が不活性化される。

例えば、第１グループのゲートラインは（４Ｍ−３）ゲートラインである。Ｍは、自然数である。即ち、第１グループのゲートラインは、第１ゲートラインＧＬ１、第５ゲートラインＧＬ５を含む。

例えば、第２グループのゲートラインは（４Ｍ−２）ゲートラインである。即ち、第２グループのゲートラインは第２ゲートラインＧＬ２、第６ゲートラインＧＬ６を含む。

例えば、第３グループのゲートラインは（４Ｍ−１）ゲートラインである。即ち、第３グループのゲートラインは、第３ゲートラインＧＬ３、第７ゲートラインＧＬ７を含む。

例えば、第４グループのゲートラインは４Ｍゲートラインである。即ち、第４グループのゲートラインは、第４ゲートラインＧＬ４、第８ゲートラインＧＬ８を含む。

第１グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の半分より小さい。同様に、第２グループのゲートラインの個数は表示パネル１００の全体ゲートラインの個数の半分より小さい。同様に、第３グループのゲートラインの個数は表示パネル１００の全体ゲートラインの個数の半分より小さい。第４グループのゲートラインの個数は、表示パネル１００の全体ゲートラインの個数の半分より小さい。例えば、第１グループのゲートラインの個数は、第２グループのゲートラインの個数と等しい。例えば、第１グループのゲートラインの個数は第３グループのゲートラインの個数と等しい。例えば、第１グループのゲートラインの個数は第４グループのゲートラインの個数と等しい。

本実施形態において、第１グループのゲートラインの個数は表示パネル１００の全体ゲートラインの個数の４分の１である。

本実施形態は、クロック信号を用いて４ラインスキップ駆動する。図８乃至図１１、図１４乃至図１７を参照して説明したように、第１グループのゲートラインに印加されるゲート信号が不活性化される時、第１グループのゲートラインに印加されるゲート信号が出力されるゲート駆動部の第１グループのステージが不活性化され、第１グループのゲートラインに印加されるゲート信号を生成するクロック信号が不活性化される。

図１４を参照して説明したように、第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）が不活性化されれば、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、第３クロック反転信号（ＣＫＢ３）、第４クロック信号、及び第４クロック反転信号のパルス幅は、図１３の一般駆動時のパルス幅（ＴＡ）に比べて増加できる。前記スキャニングが必要なゲートラインの個数が全体の４分の３となったので、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、第３クロック反転信号（ＣＫＢ３）、第４クロック信号、及び第４クロック反転信号のパルス幅は、図１３の一般駆動時のクロック信号の幅（ＴＡ）に比べて３分の４倍に増加できる。

本実施形態によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

図２４は、第Ｐフレームにおいて本発明の一実施形態に係る表示パネル１００が駆動される方法を示す概念図である。図２５は、第（Ｐ＋１）フレームにおいて図２４に示した表示パネル１００が駆動される方法を示す概念図である。図２６は、第（Ｐ＋２）フレームにおいて図２４に示した表示パネル１００が駆動される方法を示す概念図である。図２７は、第（Ｐ＋３）フレームにおいて図２４に示した表示パネル１００が駆動される方法を示す概念図である。図２８は、第（Ｐ＋４）フレームにおいて図２４に示した表示パネル１００が駆動される方法を示す概念図である。

本実施形態に係る表示パネルの駆動方法及び表示装置は、ゲート駆動部が４フレームを周期に順次に４ラインスキップ駆動されず、ランダムに４ラインスキップ駆動されることを除外すれば、図１９乃至図２３の表示パネルの駆動方法及び表示装置と実質的に同一であるので、同一または類似の構成要素に対しては同一の参照番号を使用し、重複説明は省略する。

図１９乃至図２８を参照すると、表示パネル１００はマトリックス形態に配置される複数のサブピクセルを含む。表示パネル１００は、第１色の第１サブピクセル、第２色の第２サブピクセル、及び第３色の第３サブピクセルを含む。例えば、第１色は赤色（Ｒ）である。例えば、第２色は緑色（Ｇ）である。例えば、第３色は青色（Ｂ）である。

本実施形態において、表示パネル１００は行方向に沿って第１色を有するサブピクセル（Ｒ）、第２色を有するサブピクセル（Ｇ）、及び第３色を有するサブピクセル（Ｂ）が交互に配置され、列方向に沿って同一の色のサブピクセルが配置される。

本実施形態において、表示パネル１００は４ラインスキップ方式により駆動される。第Ｐフレームにおいて第２グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋１）フレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋２）フレームにおいて第４グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋３）フレームにおいて第３グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋４）フレームには第Ｐフレームと同様に第２グループのゲートラインに印加されるゲート信号が不活性化される。

例えば、第１グループのゲートラインは（４Ｍ−３）ゲートラインである。Ｍは、自然数である。即ち、第１グループのゲートラインは、第１ゲートラインＧＬ１、第５ゲートラインＧＬ５を含む。

例えば、第２グループのゲートラインは（４Ｍ−２）ゲートラインである。即ち、第２グループのゲートラインは第２ゲートラインＧＬ２、第６ゲートラインＧＬ６を含む。

例えば、第３グループのゲートラインは（４Ｍ−１）ゲートラインである。即ち、第３グループのゲートラインは第３ゲートラインＧＬ３、第７ゲートラインＧＬ７を含む。

例えば、第４グループのゲートラインは４Ｍゲートラインである。即ち、第４グループのゲートラインは第４ゲートラインＧＬ４、第８ゲートラインＧＬ８を含む。

本実施形態においては、第１グループから第４グループのゲートラインが順次に不活性化されず、ランダムに不活性化される。したがって、第１グループから第４グループのゲートラインが順次に不活性化される場合に視認される可能性がある表示誤謬を防止する。

本実施形態によれば、フレーム単位に一部のゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

図２９は、本発明の一実施形態に係るオーバードライビングをしない時、表示パネル１００のサブピクセルに印加されるゲート信号及びデータ電圧を示すタイミング図である。図３０は、本発明の一実施形態に係るオーバードライビングをする時、表示パネル１００のサブピクセルに印加されるゲート信号及びデータ電圧を示すタイミング図である。

本実施形態に係る表示パネルの駆動方法及び表示装置は、ゲート信号がスキップされる以前フレームにおいてデータ電圧をオーバードライブすることを除外すれば、図１乃至図１８の表示パネルの駆動方法及び表示装置と実質的に同一であるので、同一または類似の構成要素に対しては同一の参照番号を使用し、重複説明は省略する。

図２９は、第（Ｐ＋１）フレームにおいてゲート信号がスキップされる第１サブピクセルを図示する。図２９においては、第Ｐフレームにおいてゲート信号（Ｇ［Ｐ］）に応答してターゲット階調（ＧＴ）に相当するデータ電圧（Ｄ［Ｎ］）が第１サブピクセルに印加される。第１サブピクセルに格納されたデータ電圧（Ｄ［Ｎ］）は時間が経るにつれて徐々に放電される。図２９においては、第（Ｐ＋１）フレームにおいて第１サブピクセルにゲート信号（Ｇ［Ｐ＋１］）がスキップされるので、第（Ｐ＋１）フレームにおいては第１サブピクセルにデータ電圧（Ｄ［Ｎ＋１］）が印加されない。第（Ｐ＋２）フレームになれば、第１サブピクセルのデータ電圧はさらに放電され、第Ｐフレームから第（Ｐ＋２）フレームの直前までターゲット階調（ＧＴ）を基準に放電されたデータ電圧はＧＤ１に相当する。したがって、第（Ｐ＋２）フレームの開始時点で第１サブピクセルは所望の階調よりＧＤ１だけ低い階調を表示するようになる。

図３０は、第（Ｐ＋１）フレームにおいてゲート信号がスキップされる第１サブピクセルを図示する。図３０においては、第Ｐフレームにおいてゲート信号（Ｇ［Ｐ］）に応答してターゲット階調（ＧＴ）より大きいオーバードライビング階調（ＧＯ）に相当するデータ電圧（Ｄ［Ｎ］）が第１サブピクセルに印加される。第１サブピクセルに格納されたデータ電圧（Ｄ［Ｎ］）は時間が経るにつれて徐々に放電される。図３０においては、第（Ｐ＋１）フレームにおいて第１サブピクセルにゲート信号（Ｇ［Ｐ＋１］）がスキップされるので、第（Ｐ＋１）フレームにおいては第１サブピクセルにデータ電圧（Ｄ［Ｎ＋１］）が印加されない。第（Ｐ＋２）フレームになれば、第１サブピクセルのデータ電圧はさらに放電され、第Ｐフレームから第（Ｐ＋２）フレームの直前までターゲット階調（ＧＴ）を基準に放電されたデータ電圧はＧＤ２に相当する。したがって、第（Ｐ＋２）フレームの開始時点において第１サブピクセルは所望の階調よりＧＤ２だけ低い階調を表示するようになる。

図３０のデータ電圧とターゲット階調電圧との差（ＧＤ２）は、図２９のデータ電圧とターゲット階調電圧との差（ＧＤ１）より小さい。このように、ゲートラインスキップ駆動を行う場合、前記ゲートラインがスキップされる以前フレームにおいて前記ゲートラインに連結されるサブピクセルにターゲット階調（ＧＴ）より大きいオーバードライビング階調（ＧＯ）を印加してデータ電圧の放電によって表示品質が減少する問題を防止する。

例えば、第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号を不活性化する場合、第（Ｐ−１）フレームにおいて第１グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

例えば、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を不活性化する場合、第Ｐフレームにおいて第２グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

例えば、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を不活性化する場合、第（Ｐ＋１）フレームにおいて第１グループのゲートラインに連結されるサブピクセル行の各サブピクセルにターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加する。

本実施形態のゲートラインスキップ駆動において、ゲートラインがスキップされる直前フレームにオーバードライビング階調のデータ電圧を印加する方式は、図３乃至図６において説明した３ライン順次スキップ駆動、図１９乃至図２３において説明した４ライン順次スキップ駆動、及び図２４乃至図２８において説明した４ラインランダムスキップ駆動に全て適用できる。

本実施形態によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

また、ゲートラインがスキップされる以前フレームにおいてゲートラインに連結されるサブピクセルにターゲット階調（ＧＴ）より大きいオーバードライビング階調（ＧＯ）を印加してデータ電圧の放電によって表示品質が減少する問題を防止する。

図３１は、本発明の一実施形態に係る表示パネル１００Ａを示す概念図である。図３２は、第Ｐフレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３３は、第（Ｐ＋１）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３４は、第（Ｐ＋２）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３５は、第（Ｐ＋３）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３６は、第（Ｐ＋４）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３７は、第（Ｐ＋５）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。図３８は、第（Ｐ＋６）フレームにおいて図３１に示した表示パネル１００Ａが駆動される方法を示す概念図である。

本実施形態に係る表示パネルの駆動方法及び表示装置は、表示パネルの構造及びゲート駆動部が６フレームを周期に６ラインスキップ駆動されることを除外すれば、図１乃至図１８の表示パネルの駆動方法及び表示装置と実質的に同一であるので、同一または類似の構成要素に対しては同一の参照番号を使用し、重複説明は省略する。

図１乃至図３８を参照すると、表示パネル１００Ａはマトリックス形態に配置される複数のサブピクセルを含む。表示パネル１００Ａは、第１色の第１サブピクセル、第２色の第２サブピクセル、及び第３色の第３サブピクセルを含む。例えば、第１色は赤色（Ｒ）である。例えば、第２色は緑色（Ｇ）である。例えば、第３色は青色（Ｂ）である。

本実施形態において、表示パネル１００Ａは行方向に沿って同一の色のサブピクセルが配置され、列方向に沿って第１色を有するサブピクセル（Ｒ）、第２色を有するサブピクセル（Ｇ）、及び第３色を有するサブピクセル（Ｂ）が交互に配置される。

本実施形態において、表示パネル１００Ａは６ラインスキップ方式により駆動される。第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋３）フレームにおいて第４グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋４）フレームにおいて第５グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋５）フレームにおいて第６グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋６）フレームには第Ｐフレームと同様に、第１グループのゲートラインに印加されるゲート信号が不活性化される。

例えば、第１グループのゲートラインは（６Ｍ−５）ゲートラインである。Ｍは、自然数である。即ち、第１グループのゲートラインは第１ゲートラインＧＬ１、第７ゲートラインＧＬ７を含む。

例えば、第２グループのゲートラインは（６Ｍ−４）ゲートラインである。即ち、第２グループのゲートラインは第２ゲートラインＧＬ２、第８ゲートラインＧＬ８を含む。

例えば、第３グループのゲートラインは（６Ｍ−３）ゲートラインである。即ち、第３グループのゲートラインは第３ゲートラインＧＬ２、第９ゲートラインＧＬ９を含む。

例えば、第４グループのゲートラインは（６Ｍ−２）ゲートラインである。即ち、第４グループのゲートラインは第４ゲートラインＧＬ４、第１０ゲートラインＧＬ１０を含む。

例えば、第５グループのゲートラインは（６Ｍ−１）ゲートラインである。即ち、第５グループのゲートラインは第５ゲートラインＧＬ５、第１１ゲートラインＧＬ１１を含む。

例えば、第６グループのゲートラインは６Ｍゲートラインである。即ち、第６グループのゲートラインは第６ゲートラインＧＬ６、第１２ゲートラインＧＬ１２を含む。

第１グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。同様に、第２グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。同様に、第３グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。第４グループのゲートラインの個数は、表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。第５グループのゲートラインの個数は、表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。第６グループのゲートラインの個数は、表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。

例えば、第１グループ乃至第６グループのゲートラインの個数は全て等しい。

本実施形態において、第１グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の６分の１である。

本実施形態は、クロック信号を用いて６ラインスキップ駆動される。図８乃至図１１、図１４乃至図１７を参照して説明したように、第１グループのゲートラインに印加されるゲート信号が不活性化される時、第１グループのゲートラインに印加されるゲート信号が出力されるゲート駆動部の第１グループのステージが不活性化され、第１グループのゲートラインに印加されるゲート信号を生成するクロック信号が不活性化される。

図１４を参照して説明したように、第１クロック信号（ＣＫ１）及び第１クロック反転信号（ＣＫＢ１）が不活性化されれば、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、第３クロック反転信号（ＣＫＢ３）、第４クロック信号、第４クロック反転信号、第５クロック信号、第５クロック反転信号、第６クロック信号、第６クロック反転信号のパルス幅は、図１３の一般駆動時のパルス幅（ＴＡ）に比べて増加する。前記スキャニングを必要とするゲートラインの個数が全体の６分の５になったので、第２クロック信号（ＣＫ２）、第２クロック反転信号（ＣＫＢ２）、第３クロック信号（ＣＫ３）、第３クロック反転信号（ＣＫＢ３）、第４クロック信号、第４クロック反転信号、第５クロック信号、第５クロック反転信号、第６クロック信号、及び第６クロック反転信号のパルス幅は、図１３の一般駆動時のクロック信号の幅（ＴＡ）に比べて５分の６倍に増加する。

本表示パネルにおいて、第Ｐフレームにおいて不活性化されるサブピクセルは全て赤色ピクセルであり、第（Ｐ＋１）フレームにおいて不活性化されるサブピクセルは全て緑色ピクセルであり、第（Ｐ＋２）フレームにおいて不活性化されるサブピクセルは全て青色ピクセルであるので、色落ち表示誤謬が視認される可能性がある。

図２９及び図３０を参照して説明したゲートラインスキップ駆動において、ゲートラインがスキップされる直前フレームにオーバードライビング階調のデータ電圧を印加する方式は、本実施形態の６ラインスキップ駆動に適用できる。したがって、色落ち表示誤謬を防止できる。

本実施形態によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

また、ゲートラインがスキップされる以前フレームにおいて、ゲートラインに連結されるサブピクセルにターゲット階調（ＧＴ）より大きいオーバードライビング階調（ＧＯ）を印加してデータ電圧の放電により表示品質が減少する問題を防止できる。

図３９は、第Ｐフレームにおいて本発明の一実施形態に係る表示パネル１００Ａが駆動される方法を示す概念図である。図４０は、第（Ｐ＋１）フレームにおいて図３９に示した表示パネル１００Ａが駆動される方法を示す概念図である。図４１は、第（Ｐ＋２）フレームにおいて図３９に示した表示パネル１００Ａが駆動される方法を示す概念図である。図４２は、第（Ｐ＋３）フレームにおいて図３９に示した表示パネル１００Ａが駆動される方法を示す概念図である。

本実施形態に係る表示パネルの駆動方法及び表示装置は、表示パネルの構造及びゲート駆動部が３フレームを周期に２ラインずつ束でスキップ駆動されることを除外すれば、図３１乃至図３８の表示パネルの駆動方法及び表示装置と実質的に同一であるので、同一または類似の構成要素に対しては同一の参照番号を使用し、重複説明は省略する。

図１乃至図４２を参照すると、表示パネル１００Ａはマトリックス形態に配置される複数のサブピクセルを含む。表示パネル１００Ａは、第１色の第１サブピクセル、第２色の第２サブピクセル、及び第３色の第３サブピクセルを含む。例えば、第１色は赤色（Ｒ）である。例えば、第２色は緑色（Ｇ）である。例えば、第３色は青色（Ｂ）である。

本実施形態において、表示パネル１００Ａは行方向に沿って同一の色のサブピクセルが配置され、列方向に沿って第１色を有するサブピクセル（Ｒ）、第２色を有するサブピクセル（Ｇ）、及び第３色を有するサブピクセル（Ｂ）が交互に配置される。

本実施形態において、表示パネル１００Ａは２ラインが対を成す６ラインスキップ方式により駆動される。第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号が不活性化され、第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号が不活性化される。第（Ｐ＋３）フレームには第Ｐフレームと同様に、第１グループのゲートラインに印加されるゲート信号が不活性化される。

本実施形態において、第１グループのゲートラインは（６Ｍ−５）のサブピクセル行に連結されるゲートライン、及び（６Ｍ−４）サブピクセル行に連結されるゲートラインを含む。即ち、第１グループのゲートラインは、第１ゲートラインＧＬ１、第２ゲートラインＧＬ２、第７ゲートラインＧＬ７、第８ゲートラインＧＬ８を含む。

例えば、第２グループのゲートラインは、（６Ｍ−３）のサブピクセル行に連結されるゲートライン及び（６Ｍ−２）サブピクセル行に連結されるゲートラインを含む。即ち、第２グループのゲートラインは、第３ゲートラインＧＬ３、第４ゲートラインＧＬ４、第９ゲートラインＧＬ９、第１０ゲートラインＧＬ１０を含む。

例えば、第３グループのゲートラインは、（６Ｍ−１）のサブピクセル行に連結されるゲートライン及び６Ｍサブピクセル行に連結されるゲートラインを含む。即ち、第３グループのゲートラインは、第５ゲートラインＧＬ５、第６ゲートラインＧＬ６、第１１ゲートラインＧＬ１１、第１２ゲートラインＧＬ１２を含む。

第１グループのゲートラインの個数は、表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。同様に、第２グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。同様に、第３グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の半分より小さい。

例えば、第１グループ乃至第３グループのゲートラインの個数は全て等しい。

本実施形態において、第１グループのゲートラインの個数は表示パネル１００Ａの全体ゲートラインの個数の３分の１である。

本表示パネルにおいて、第Ｐフレームにおいて不活性化されるサブピクセルは全て赤色、緑色ピクセルであり、第（Ｐ＋１）フレームにおいて不活性化されるサブピクセルは全て青色、赤色ピクセルであり、第（Ｐ＋２）フレームにおいて不活性化されるサブピクセルは全て緑色、青色ピクセルであるので、色落ち表示誤謬が視認される可能性がある。

図２９及び図３０を参照して説明したゲートラインスキップ駆動において、ゲートラインがスキップされる直前フレームにオーバードライビング階調のデータ電圧を印加する方式は、本実施形態の２ライン束スキップ駆動に適用できる。したがって、色落ち表示誤謬を防止できる。

本実施形態によれば、フレーム単位に一部ゲートラインに印加されるゲート信号を不活性化して１水平周期の間データ充填時間を増加させる。これによって、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

また、ゲートラインがスキップされる以前フレームにおいて、ゲートラインに連結されるサブピクセルにターゲット階調（ＧＴ）より大きいオーバードライビング階調（ＧＯ）を印加してデータ電圧の放電により表示品質が減少する問題を防止できる。

以上において説明した本発明による表示パネルの駆動方法及び表示装置によれば、サブピクセルに印加されるデータ電圧の充填率を向上させて表示品質を向上させる。

以上、実施形態を参照して説明したが、該当技術分野の熟練した当業者は以下の特許請求の範囲に記載された本発明の思想及び領域から逸脱せずに、その範囲内において本発明を多様に修正及び変更可能であることを理解できる。

１００、１００Ａ 表示パネル
２００ タイミングコントローラ
２２０ 映像補正部
２４０ モード判断部
２６０ 信号生成部
３００ ゲート駆動部
３１０ プルアップ制御部
３２０ 充填部
３３０ プルアップ部
３４０ キャリー部
３５０ インバーティング部
３６１ 第１プルダウン部
３６２ 第２プルダウン部
３７０ キャリー安定部
３８１ 第１ホールディング部
３８２ 第２ホールディング部
３８３ 第３ホールディング部
４００ ガンマ基準電圧生成部
５００ データ駆動部

Claims (10)

1. 複数のゲートライン、複数のデータライン、及び前記ゲートライン並びに前記データラインと連結される複数のピクセルを含む表示パネルと、
   前記ゲートラインにゲート信号を出力し、第Ｐフレームにおいて少なくとも一つ以上のゲート信号を不活性化するゲート駆動部と、
   前記データラインにデータ電圧を出力するデータ駆動部とを含み、
   Ｐは自然数であることを特徴とする、表示装置。
2. 前記第Ｐフレームにおいて前記ゲート信号が不活性化されるゲートラインに連結されるサブピクセル行の各サブピクセルに、
   第（Ｐ−１）フレームにおいてターゲット階調より大きいオーバードライビング階調を有するデータ電圧を印加することを特徴とする、請求項１に記載の表示装置。
3. 前記ゲート駆動部は複数のステージを含み、
   前記ステージは少なくとも一つ以上のクロック配線と連結され、
   前記ゲート信号が不活性化されたゲートラインと連結される前記ステージに入力されるクロック信号は不活性化されることを特徴とする、請求項１に記載の表示装置。
4. 前記第Ｐフレームにおいて不活性化されたゲート信号は第（Ｐ＋Ｋ）フレームにおいて活性化され、
   前記第（Ｐ＋Ｋ）フレームには前記第Ｐフレームにおいて活性化されたゲート信号のうちの少なくとも一つが不活性化され、
   Ｋは自然数であることを特徴とする、請求項１に記載の表示装置。
5. 前記第Ｐフレームにおいて前記ゲート信号が不活性化されたゲートラインの個数は前記表示パネルの全体ゲートラインの個数の半分より小さいことを特徴とする、請求項１に記載の表示装置。
6. 前記ゲート駆動部は、
   前記第Ｐフレームにおいて第１グループのゲートラインに印加されるゲート信号を不活性化し、
   第（Ｐ＋１）フレームにおいて第２グループのゲートラインに印加されるゲート信号を不活性化し、
   第（Ｐ＋２）フレームにおいて第３グループのゲートラインに印加されるゲート信号を不活性化することを特徴とする、請求項１に記載の表示装置。
7. 前記第Ｐフレームにおいて前記第１グループのゲートラインに印加されるゲート信号を生成する第１クロック信号を不活性化し、前記第（Ｐ＋１）フレームにおいて前記第２グループのゲートラインに印加されるゲート信号を生成する第２クロック信号を不活性化し、前記第（Ｐ＋２）フレームにおいて前記第３グループのゲートラインに印加されるゲート信号を生成する第３クロック信号を不活性化するタイミングコントローラをさらに含むことを特徴とする、請求項６に記載の表示装置。
8. 前記表示パネルにおいて行方向に沿って第１色を有するサブピクセル、第２色を有するサブピクセル、及び第３色を有するサブピクセルが交互に配置され、列方向に沿って同一の色のサブピクセルが配置されることを特徴とする、請求項６に記載の表示装置。
9. 前記第１グループのゲートラインは（３Ｍ−２）のサブピクセル行に連結され、
   前記第２グループのゲートラインは（３Ｍ−１）のサブピクセル行に連結され、
   前記第３グループのゲートラインは３Ｍのサブピクセル行に連結され、
   Ｍは自然数であることを特徴とする、請求項８に記載の表示装置。
10. 前記ゲート駆動部は、
    第（Ｐ＋３）フレームにおいて第４グループのゲートラインに印加されるゲート信号を不活性化し、
    前記第１グループのゲートラインは（４Ｍ−３）のサブピクセル行に連結され、
    前記第２グループのゲートラインは（４Ｍ−２）のサブピクセル行に連結され、
    前記第３グループのゲートラインは（４Ｍ−１）のサブピクセル行に連結され、
    前記第４グループのゲートラインは４Ｍのサブピクセル行に連結され、
    Ｍは自然数であることを特徴とする、請求項８に記載の表示装置。

Images