JP2014029539A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品質を向上させることができる液晶表示装置を提供する。
【解決手段】複数のゲートラインを含む液晶パネルと、前記複数のゲートラインと各々接続してゲート信号を順次に提供する複数のステージと、少なくとも一つのダミーステージとを含むゲートドライバとを有し、前記複数のステージの内の少なくとも一つのステージ及び前記ダミーステージは、スキャン開始信号に応答して毎フレームごとに初期化される。
【選択図】図９

Description

本発明は、液晶表示装置に関し、特に、表示品質を向上させることができる液晶表示装置に関するものである。

液晶表示装置は、ゲート駆動ＩＣをＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）又はＣＯＧ（ｃｈｉｐ ｏｎ ｔｈｅ ｇｌａｓｓ）などの方法で実装するが、製造原価又は製品のサイズ、設計の側面において他の方法が摸索されている。
すなわち、ゲート駆動ＩＣを採択せず、非晶質シリコーン薄膜トランジスタ（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ａ−Ｓｉ ＴＦＴ」という）を利用してゲート信号を発生させるゲートドライバをガラス基板に実装するという新しい方法が試みられている。

このようなゲートドライバを含む液晶表示装置の表示品質を向上させるための技術開発を行うことが課題として急務になっている。

大韓民国特許出願公開第２００８−００１４０３号明細書

そこで、本発明は上記従来の液晶表示装置における課題に鑑みてなされたものであって、本発明の目的は、表示品質を向上させることができる液晶表示装置を提供することにある。

上記目的を達成するためになされた本発明による液晶表示装置は、複数のゲートラインを含む液晶パネルと、前記複数のゲートラインと各々接続してゲート信号を順次に提供する複数のステージと、ダミーステージとを含むゲートドライバとを有し、前記複数のステージ及び前記ダミーステージの各々は、ゲート信号を提供するゲート出力端子を含み、前記ダミーステージの前記ゲート出力端子を通じて出力される前記ゲート信号の出力量は前記各ステージの前記ゲート出力端子を通じて出力される前記ゲート信号の出力量より小さいことを特徴とする。

好ましくは、前記ダミーステージの前記ゲート信号の出力量は、前記各ステージの前記ゲート信号の出力量の８０％以下である。

また、上記目的を達成するためになされた本発明による液晶表示装置は、複数のゲートラインを含む液晶パネルと、前記複数のゲートラインと各々接続してゲート信号を順次に提供する複数のステージと、少なくとも一つのダミーステージとを含むゲートドライバとを有し、前記複数のステージの内の少なくとも一つのステージ及び前記ダミーステージは、スキャン開始信号に応答して毎フレームごとに初期化されることを特徴とする。

好ましくは、少なくとも一つの前記ステージは、前記複数のステージを初期化する初期化信号を前記ダミーステージから供給される。
好ましくは、前記スキャン開始信号の経路は、前記初期化信号の経路より前記ゲートドライバに近接して形成される。

本発明に係る液晶表示装置によれば、複数のステージ（ＳＴ１〜ＳＴｎ）各々に初期化信号（ＩＮＴ）を提供する機能を第２ダミーステージ（ＳＴｎ＋２）が実行することによって、第１ダミーステージ（ＳＴｎ＋１）が前段ステージのゲート信号（Ｇｏｕｔ（ｎ））を充分にプルダウンさせることができる。したがって、液晶表示装置の表示品質を向上させることができるという効果がある。

本発明の第１の実施形態による液晶表示装置の構成を示すブロック図である。 図１に示す画素の等価回路図である。 図１に示すゲートドライバを説明するための例示的なブロック図である。 図３に示す第ｊステージの例示的な回路図である。 図３に示す第ｎステージの例示的な回路図である。 図３に示す第ｎ＋１ステージの例示的な回路図である。 本発明の第２の実施形態による液晶表示装置のゲートドライバを説明するための例示的なブロック図である。 図７に示すダミーステージの例示的な回路図である。 本発明の第４の実施形態による液晶表示装置のゲートドライバを説明するための例示的なブロック図である。 図９に示すゲートドライバに入力される初期化信号及びスキャン開始信号の信号図である。

次に、本発明に係る液晶表示装置を実施するための形態の具体例を、図面を参照しながら説明する。

本発明の利点、特徴、およびそれらを達成する方法は、添付する図面と共に詳細に後述する実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指すものとする。

一つの素子（ｅｌｅｍｅｎｔｓ）が、他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）」と参照されるときは、他の素子と直接連結またはカップリングされた場合、あるいは中間に他の素子を介在させた場合のすべてを含む。これに対し、一つの素子が異なる素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と参照されるときは、間に他の素子を介在させないことを表わす。明細書全体にかけて、同一の参照符号は、同一の構成要素を参照する。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。

第１、第２等が、多様な素子、構成要素および／またはセクションを説明するために使用される。しかしながら、これら素子、構成要素および／またはセクションは、これらの用語によって制限されないことはもちろんである。これらの用語は単に一つの素子、構成要素、またはセクションを他の素子、構成要素、またはセクションと区別するために使用されるものである。したがって、以下で言及される第１素子、第１構成要素、または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、または第２セクションであり得ることはもちろんである。

本明細書で使用する用語は、実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において単数形は、文言で特別に言及しない限り、複数形をも含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及した構成要素、段階、動作、および／または素子は、一つ以上の他の構成要素、段階、動作、および／または素子の存在または追加を排除しない。

他に定義されなければ、本明細書で使用するすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用するものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的にまたは過度に解釈されない。

先ず、図１〜図６を参照して本発明の第１の実施形態による液晶表示装置を説明する。

図１は、本発明の第１の実施形態による液晶表示装置の構成を示すブロック図であり、図２は、図１に示す画素の等価回路図であり、図３は、図１に示すゲートドライバを説明するための例示的なブロック図であり、図４は、図３に示す第ｊステージの例示的な回路図であり、図５は、図３に示す第ｎステージの例示的な回路図であり、図６は、図３に示す第ｎ＋１ステージの例示的な回路図である。

図１を参照すると、本発明の第１の実施形態による液晶表示装置１０は、液晶パネル３００、タイミングコントローラ５００、クロック生成部６００、ゲートドライバ４００、及びデータドライバ７００を含む。タイミングコントローラ５００とクロック生成部６００は信号提供部を形成する。

液晶パネル３００は、画像が表示される表示部（ＤＡ）と画像が表示されない非表示部（ＰＡ）に区分することができる。

表示部（ＤＡ）は、複数のゲートライン（Ｇ１〜Ｇｎ）、複数のデータライン（Ｄ１〜Ｄｍ）、スイッチング素子（図示せず）、及び画素電極（図示せず）が形成された第１基板（図示せず）と、カラーフィルタ（図示せず）と共通電極（図示せず）が形成された第２基板（図示せず）、第１基板（図示せず）と第２基板（図示せず）との間に介在する液晶層（図示せず）とを含み、画像を表示する。

ゲートライン（Ｇ１〜Ｇｎ）は、略行方向に延長され互いがほぼ平行であり、データライン（Ｄ１〜Ｄｍ）は、略列方向に延長され互いがほぼ平行であるように形成する。図面には図示しなかったが、ゲートラインは複数のダミーゲートラインをさらに含むことができ、これに対するさらに詳細な説明は後述する。

図２を参照して、図１に示す画素（ＰＸ）について説明すると、第１基板１００の画素電極（ＰＥ）と対向するように第２基板２００の共通電極（ＣＥ）の一部の領域にカラーフィルタ（ＣＦ）を形成する。例えば、ｉ番目（ｉ＝１〜ｎ）ゲートライン（Ｇｉ）とｊ番目（ｊ＝１〜ｍ）データライン（Ｄｊ）に接続された画素（ＰＸ）は信号線（Ｇｉ、Ｄｊ）に接続されたスイッチング素子（Ｑ）とこれに接続された液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ；Ｃｌｃ）及びストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ；Ｃｓｔ）を含む。ストレージキャパシタ（Ｃｓｔ）は必要により省略することができる。スイッチング素子（Ｑ）はａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ−ｓｉｌｉｃｏｎ）から成る薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ａ−Ｓｉ ＴＦＴ」という）であり得る。

非表示部（ＰＡ）は、第１基板（図２の１００参照）が第２基板（図２の２００参照）より広く形成されて画像が表示されない部分を意味する。

信号提供部は、タイミングコントローラ５００とクロック生成部６００を含み、外部のグラフィック制御器（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びこれら入力画像信号の表示を制御する入力制御信号を受信し、画像信号（ＤＡＴ）、データ制御信号（ＣＯＮＴ）をデータドライバ７００に提供する。さらに具体的に説明すると、タイミングコントローラ５００は、水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（Ｍｃｌｋ）、データイネーブル信号（ＤＥ）などの入力制御信号の入力を受けてデータ制御信号（ＣＯＮＴ）を出力する。データ制御信号（ＣＯＮＴ）は、データドライバ７００の動作を制御する信号であり、データドライバ７００の動作を開始する水平開始信号、２つのデータ電圧の出力を指示するロード信号などを含む。

データドライバ７００は、画像信号（ＤＡＴ）、データ制御信号（ＣＯＮＴ）の供給を受け画像信号（ＤＡＴ）に対応する画像データ電圧を各データライン（Ｄ１〜Ｄｍ）に提供する。データドライバ７００は、ＩＣとしてテープキャリーアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ、ＴＣＰ）形態で形成し液晶パネル３００と接続することができ、これに限定されず、液晶パネル３００の非表示部（ＰＡ）の上に形成することもできる。

また、信号提供部は、外部のグラフィック制御器（図示せず）から垂直同期信号（Ｖｓｙｎｃ）及びメインクロック信号（Ｍｃｌｋ）の供給を受けて電圧生成部（図示せず）からゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の供給を受けて第１スキャン開始信号（ＳＴＶＰ）、クロック信号（ＣＫＶ）、クロックバー信号（ＣＫＶＢ）、及びゲートオフ電圧（Ｖｏｆｆ）をゲートドライバ４００に提供する。

さらに具体的に説明すると、タイミングコントローラ５００は、第２スキャン開始信号（ＳＴＶ）、第１クロック生成制御信号（ＯＥ）、及び第２クロック生成制御信号（ＣＰＶ）を提供する。クロック生成部６００は、第２スキャン開始信号（ＳＴＶ）の供給を受けて第１スキャン開始信号（ＳＴＶＰ）を出力し、第１クロック生成制御信号（ＯＥ）及び第２クロック生成制御信号（ＣＰＶ）の入力を受けてクロック信号（ＣＫＶ）及びクロックバー信号（ＣＫＶＢ）を出力することができる。ここで、クロック信号（ＣＫＶ）とクロックバー信号（ＣＫＶＢ）とは逆位相をなす信号である。

ゲートドライバ４００は、第１スキャン開始信号（ＳＴＶＰ）にイネーブルされてクロック信号（ＣＫＶ）、クロックバー信号（ＣＫＶＢ）、及びゲートオフ電圧（Ｖｏｆｆ）を用いて複数のゲート信号を生成し、各ゲートライン（Ｇ１〜Ｇｎ）に各ゲート信号を順次に提供する。このとき、図面に図示しなかったが、液晶パネル３００は、複数のダミーゲートラインを含むことができ、複数のダミーゲートラインの内の少なくとも一部は第１ダミーステージと接続することができる。
このようなゲートドライバ４００は図３を参照してさらに具体的に説明する。

図３を参照するとゲートドライバ４００は、複数のゲートライン（Ｇ１〜Ｇｎ）と各々接続してゲート信号（Ｇｏｕｔ１〜Ｇｏｕｔ（ｎ））を順次に供給する複数のステージ（ＳＴ１〜ＳＴｎ）と、互いに分離している第１ダミーステージ（ＳＴｎ＋１）及び第２ダミーステージ（ＳＴｎ＋２）を含む。このとき、第１ダミーステージ（ＳＴｎ＋１）は複数のステージ（ＳＴ１〜ＳＴｎ）の内の一つのステージのキャリー信号によってイネーブルされ、第２ダミーステージ（ＳＴｎ＋２）は第１ダミーステージ（ＳＴｎ＋１）のキャリー信号によってイネーブルされて複数のステージ（ＳＴ１〜ＳＴｎ）各々を初期化する。

複数のステージ（ＳＴ１〜ＳＴｎ）と、第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）は互いにカスケード（ｃａｓｃａｄｅ）に接続することができる。また、各ステージ（ＳＴ１〜ＳＴｎ＋２）にはゲートオフ電圧（Ｖｏｆｆ）、クロック信号（ＣＫＶ）、クロックバー信号（ＣＫＶＢ）、及び初期化信号（ＩＮＴ）が入力される。このとき、初期化信号（ＩＮＴ）は第２ダミーステージ（ＳＴｎ＋２）により提供される。

複数のステージ（ＳＴ１〜ＳＴｎ）と、第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）の各々は、第１クロック端子（ＣＫ１）、第２クロック端子（ＣＫ２）、セット端子（Ｓ）、リセット端子（Ｒ）、電源電圧端子（ＧＶ）、フレームリセット端子（ＦＲ）、ゲート出力端子（ＯＵＴ１）、及びキャリー出力端子（ＯＵＴ２）を含む。

複数のステージ（ＳＴ１〜ＳＴｎ）のうち、ｊ番目（ｊ≠１）ゲートラインと接続された第ｊステージ（ＳＴｊ）を例にあげて見ると、第ｊステージ（ＳＴｊ）のセット端子（Ｓ）には前段ステージ（ＳＴｊ−１）のキャリー信号（Ｃｏｕｔ（ｊ−１））が、リセット端子（Ｒ）には後段ステージ（ＳＴｊ＋１）のゲート信号（Ｇｏｕｔ（ｊ＋１））が入力されて、第１クロック端子（ＣＫ１）及び第２クロック端子（ＣＫ２）には各々クロック信号（ＣＫＶ）及びクロックバー信号（ＣＫＶＢ）が入力され、電源電圧端子（ＧＶ）にはゲートオフ電圧（Ｖｏｆｆ）が入力され、フレームリセット端子（ＦＲ）には初期化信号（ＩＮＴ）又は第２ダミーステージ（ＳＴｎ＋２）のキャリー信号（Ｃｏｕｔ（ｎ＋２））が入力される。
ゲート出力端子（ＯＵＴ１）は、ゲート信号（Ｇｏｕｔ（ｊ））を出力してキャリー出力端子（ＯＵＴ２）はキャリー信号（Ｃｏｕｔ（ｊ））を出力する。

ただし、最初のステージ（ＳＴ１）には前段キャリー信号の代わりに第１スキャン開始信号（ＳＴＶＰ）が入力され、第２ダミーステージ（ＳＴｎ＋２）には後段ゲート信号の代わりに第１スキャン開始信号（ＳＴＶＰ）が入力される。

ここで、図４を参照して図３に示す第ｊステージ（ＳＴｊ）に対してさらに詳細に説明する。
図４を参照すると、第ｊステージ（ＳＴｊ）は、バッファ部４１０、充電部４２０、プルアップ部４３０、キャリー信号発生部４７０、プルダウン部４４０、放電部４５０、及びホールド部４６０を含む。このような第ｊステージ（ＳＴｊ）に前段ステージ（ＳＴ（ｊ−１））のキャリー信号（Ｃｏｕｔ（ｊ−１））、クロック信号（ＣＫＶ）、及びクロックバー信号（ＣＫＶＢ）が提供される。

バッファ部４１０は、ダイオード接続された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）トランジスタ（Ｔ４）を含む。その動作を説明すると、バッファ部４１０は、セット端子（Ｓ）を通じて入力された前段ステージ（ＳＴ（ｊ−１））のキャリー信号（Ｃｏｕｔ（ｊ−１））を、ソースに接続された充電部４２０、キャリー信号発生部４７０、放電部４５０、及びホールド部４６０に提供する。

充電部４２０は、一端がトランジスタ（Ｔ４）のソースと放電部４５０に接続され、他端がゲート出力端子（ＯＵＴ１）に接続されたキャパシタ（Ｃ１）でなされる。充電部４２０は、セット端子（Ｓ）を通じて入力された前段ステージ（ＳＴ（ｊ−１））のキャリー信号（Ｃｏｕｔ（ｊ−１））に応答して電荷が充電される。

プルアップ部４３０は、ドレインが第１クロック端子（ＣＫ１）に接続され、ゲートがキャパシタ（Ｃ１）の一端に接続され、ソースがキャパシタ（Ｃ１）の他端及びゲート出力端子（ＯＵＴ１）に接続されたトランジスタ（Ｔ１）を含む。充電部４２０のキャパシタ（Ｃ１）が充電されると、トランジスタ（Ｔ１）はターンオンし、第１クロック端子（ＣＫ１）を通じて入力される第１クロック信号（ＣＫＶ）はゲート出力端子（ＯＵＴ１）を通じてゲート信号（Ｇｏｕｔ（ｊ））として提供することができる。すなわち、第１クロック信号（ＣＫＶ）がハイレベルである場合、ゲートオン電圧が出力される。

キャリー信号発生部４７０は、ドレインが第１クロック端子（ＣＫ１）に接続され、ソースがキャリー出力端子（ＯＵＴ２）に接続され、ゲートがバッファ部４１０と接続されたトランジスタ（Ｔ１５）と、トランジスタ（Ｔ１５）のゲートとソース間に接続されたキャパシタ（Ｃ２）を含むことができる。キャパシタ（Ｃ２）は、充電部４２０と同様に充電され、キャパシタ（Ｃ２）が充電されるとトランジスタ（Ｔ１５）はキャリー出力端子（ＯＵＴ２）を通じて第１クロック信号（ＣＫＶ）をキャリー信号（Ｃｏｕｔ（ｊ））として出力する。

プルダウン部４４０は、ドレインがトランジスタ（Ｔ１）のソース及びキャパシタ（Ｃ１）の他端に接続され、ソースが電源電圧端子（ＧＶ）に接続され、ゲートがリセット端子（Ｒ）に接続されたトランジスタ（Ｔ２）を含む。プルダウン部４４０は、リセット端子（Ｒ）を通じて入力された後段のステージ（ＳＴ（ｊ＋１））のゲート信号（Ｇｏｕｔ（ｊ＋１））によりターンオンし、ゲート信号（Ｇｏｕｔ（ｊ））をゲートオフ電圧（Ｖｏｆｆ）にプルダウンさせる。

放電部４５０は、ゲートがリセット端子（Ｒ）に接続され、ドレインがキャパシタ（Ｃ１）の一端に接続され、ソースが電源電圧端子（ＧＶ）に接続されて、後段のステージ（ＳＴｊ＋１）のゲート信号（Ｇｏｕｔ（ｊ＋１））に応答して充電部４２０を放電させるトランジスタ（Ｔ９）と、ゲートがフレームリセット端子（ＦＲ）に接続され、ドレインがキャパシタ（Ｃ１）の一端に接続され、ソースが電源電圧端子（ＧＶ）に接続されて、初期化信号（ＩＮＴ）に応答して充電部４２０を放電させるトランジスタ（Ｔ６）を含む。
すなわち、放電部４５０は後段のステージ（ＳＴｊ＋１）のゲート信号（Ｇｏｕｔ（ｊ＋１））又は初期化信号（ＩＮＴ）に応答してキャパシタ（Ｃ１）に充電された電荷を、ソースを通じてゲートオフ電圧（Ｖｏｆｆ）に放電する。このとき、初期化信号（ＩＮＴ）は第２ダミーステージ（ＳＴｎ＋２）のキャリー信号（Ｃｏｕｔ（ｊ＋２））であり得る。

ホールド部４６０は、多数のトランジスタ（Ｔ３、Ｔ５、Ｔ７、Ｔ８、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１３）を含み、ゲート信号（Ｇｏｕｔ（ｊ））がローレベルからハイレベルにシフトするとハイレベル状態を維持させ、ゲート信号（Ｇｏｕｔ（ｊ））がハイレベルからローレベルにシフトした後にはクロック信号（ＣＫＶ）及びクロックバー信号（ＣＫＶＢ）の電圧レベルに関係なく、１フレームの間、ゲート信号（Ｇｏｕｔ（ｊ））をローレベルに維持させる動作を実行する。

さらに具体的に説明すると、トランジスタ（Ｔ３）は、ドレインがゲート出力端子（ＯＵＴ１）に接続され、ソースがゲートオフ電圧（Ｖｏｆｆ）が入力される電源電圧端子（ＧＶ）に接続される。トランジスタ（Ｔ７、Ｔ８）はゲート出力端子（ＯＵＴ１）を通じて出力されるゲート信号（Ｇｏｕｔ（ｊ））がハイレベルであるとき、ターンオンされて、トランジスタ（Ｔ３）のゲートをゲートオフ電圧（Ｖｏｆｆ）にプルダウンさせてターンオフさせ、したがってゲート信号（Ｇｏｕｔ（ｊ））のハイレベルを維持する。

トランジスタ（Ｔ１１）は、ドレインがセット端子（Ｓ）に接続され、ゲートが第２クロック端子（ＣＫ２）に接続され、ソースがキャパシタ（Ｃ１）の一端に接続される。
トランジスタ（Ｔ１０）は、ドレインがトランジスタ（Ｔ１１）のソース及びキャパシタ（Ｃ１）の一端に接続され、ゲートが第１クロック端子（ＣＫ１）に接続され、ソースがゲート出力端子（ＯＵＴ１）に接続される。
トランジスタ（Ｔ５）はドレインがゲート出力端子（ＯＵＴ１）に接続され、ゲートがトランジスタ（Ｔ１１）のゲートと共通して第２クロック端子（ＣＫ２）に接続され、ソースが電源電圧端子（ＧＶ）に接続される。

第２クロック信号（ＣＫＶＢ）がハイレベルであるとき、ゲート信号（Ｇｏｕｔ（ｊ））はローレベルであり、トランジスタ（Ｔ５）はターンオンし、ゲート出力端子（ＯＵＴ１）をゲートオフ電圧（Ｖｏｆｆ）に維持する動作を実行する。

次に、図３、図５、及び図６を参照して第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）を説明する。
図４と同様の機能をする構成要素に対しては同一の図面符号を使って説明の便宜上、該当構成要素に対する詳細な説明は省略する。

第１ダミーステージ（ＳＴｎ＋１）は、複数のステージ（ＳＴ１〜ＳＴｎ）の内の一つのステージのキャリー信号によってイネーブルされる。ここでは、第１ダミーステージ（ＳＴｎ＋１）は複数のステージ（ＳＴ１〜ＳＴｎ）の内の最後のステージ（ＳＴｎ）のキャリー信号（Ｃｏｕｔ（ｎ））によりイネーブルされる。
さらに具体的には、複数のステージ（ＳＴ１〜ＳＴｎ）は順次に配列された第１〜第ｎステージを含み、第１ダミーステージ（ＳＴｎ＋１）は第ｎステージ（ＳＴｎ）のキャリー信号（Ｃｏｕｔ（ｎ））の供給を受ける。

最後のステージ（ＳＴｎ）のキャリー信号（Ｃｏｕｔ（ｎ））によってイネーブルされた第１ダミーステージ（ＳＴｎ＋１）は前述した複数のステージ（ＳＴ１〜ＳＴｎ）と実質的に同様に動作することができる。
また、第１ダミーステージ（ＳＴｎ＋１）は液晶パネル（図１に示す符号３００参照）に形成された複数のダミーゲートラインの内の少なくとも一部と接続することができる。ただし、第１ダミーステージ（ＳＴｎ＋１）がダミーゲートラインを通じてゲート信号（Ｇｏｕｔ（ｎ＋１））を伝送するとしても液晶パネル３００にはゲート信号（Ｇｏｕｔ（ｎ＋１））に対応する画像が表示されないことがある。

例えば、第１ダミーステージ（ＳＴｎ＋１）は第ｎステージ（ＳＴｎ）のキャリー信号（Ｃｏｕｔ（ｎ））の入力を受け、複数のステージ（ＳＴ１〜ＳＴｎ）と同様にキャリー信号（Ｃｏｕｔ（ｎ＋１））及びゲート信号（Ｇｏｕｔ（ｎ＋２））を出力する。第１ダミーステージ（ＳＴｎ＋１）のキャリー信号（Ｃｏｕｔ（ｎ＋１））は第２ダミーステージ（ＳＴｎ＋２）に提供されて、第２ダミーステージ（ＳＴｎ＋２）をイネーブルさせる。しかし、ダミーゲートラインを通じて伝送されるゲート信号（Ｇｏｕｔ（ｎ＋１））に対応する画像は液晶パネル３００上に表示されないことがある。

第２ダミーステージ（ＳＴｎ＋２）は、第１ダミーステージ（ＳＴｎ＋１）のキャリー信号（Ｃｏｕｔ（ｎ＋１））の入力を受けてイネーブルされて複数のステージ（ＳＴ１〜ＳＴｎ）各々を初期化することができる。さらに具体的には、第２ダミーステージ（ＳＴｎ＋２）もやはり第１ダミーステージ（ＳＴｎ＋１）のキャリー信号（Ｃｏｕｔ（ｎ＋１））によってイネーブルされてキャリー信号（Ｃｏｕｔ（ｎ＋２））及びゲート信号（Ｇｏｕｔ（ｎ＋２））を出力することができる。

第２ダミーステージ（ＳＴｎ＋２）のキャリー信号（Ｃｏｕｔ（ｎ＋２））は複数のステージ（ＳＴ１〜ＳＴｎ）を初期化する初期化信号（ＩＮＴ）であり、複数のステージ（ＳＴ１〜ＳＴｎ）に各々提供され、各ステージ（ＳＴ１〜ＳＴｎ）を初期化させる。
さらに、第２ダミーステージ（ＳＴｎ＋２）は毎フレーム（ｆｒａｍｅ）ごとに複数のステージ（ＳＴ１〜ＳＴｎ）に各々初期化信号（ＩＮＴ）を提供して各ステージ（ＳＴ１〜ＳＴｎ）を初期化させる。初期化信号（ＩＮＴ）は第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）にも提供することができる。

第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）は互いに分離して配置される。すなわち、第２ダミーステージ（ＳＴｎ＋２）と分離配置された第１ダミーステージ（ＳＴｎ＋１）はゲート信号（Ｇｏｕｔ（ｎ＋１））を前段ステージ、例えば順次に配列された第１〜第ｎステージ（ＳＴｎ）の内の最後の第ｎステージ（ＳＴｎ）に提供して、前段ステージのゲート信号をゲートオフ電圧（Ｖｏｆｆ）にプルダウンさせて、キャリー信号（Ｃｏｕｔ（ｎ＋１））を第２ダミーステージ（ＳＴｎ＋２）に提供して第２ダミーステージ（ＳＴｎ＋２）をイネーブルさせる。次に、第２ダミーステージ（ＳＴｎ＋２）は第１ダミーステージ（ＳＴｎ＋１）のキャリー信号（Ｃｏｕｔ（ｎ＋１））によってイネーブルされて複数のステージ（ＳＴ１〜ＳＴｎ）各々に初期化信号（ＩＮＴ）を供給して複数のステージ（ＳＴ１〜ＳＴｎ）を放電させる。

したがって、第１ダミーステージ及び第２ダミーステージ（ＳＴｎ＋１、ＳＴｎ＋２）が互いに分離して配置されるということは、各々独立的な回路を形成することによって物理的な分離されることを意味する。または、第１ダミーステージ（ＳＴｎ＋１）は前段ステージを初期化し、第２ダミーステージ（ＳＴｎ＋２）をイネーブルさせる役割を果たし、第２ダミーステージ（ＳＴｎ＋２）は複数のステージ（ＳＴ１〜ＳＴｎ）各々に初期化信号（ＩＮＴ）を提供して複数のステージ（ＳＴ１〜ＳＴｎ）を初期化させる役割を果たすように、互いに機能的側面で分離されることを意味する。

このように、本発明の第１の実施形態による液晶表示装置によれば、複数のステージ（ＳＴ１〜ＳＴｎ）各々に初期化信号（ＩＮＴ）を提供する機能を第２ダミーステージ（ＳＴｎ＋２）が実行することによって、第１ダミーステージ（ＳＴｎ＋１）が前段ステージのゲート信号（Ｇｏｕｔ（ｎ））を充分にプルダウンさせることができる。したがって、液晶表示装置の表示品質を向上させることができるという効果がある。

次に、図７及び図８を参照して本発明の第２の実施形態による液晶表示装置を説明する。
図７は、本発明の第２の実施形態による液晶表示装置のゲートドライバを説明するための例示的なブロック図であり、図８は、図７のダミーステージの例示的な回路図である。
図１〜図６に示した構成要素と同様の機能をする構成要素に対しては同一の図面符号を使用して説明の便宜上、該当構成要素に対する詳細な説明は省略する。

図７及び図８を参照すると、本発明の第２の実施形態による液晶表示装置のゲートドライバ４０１は複数のゲートライン（Ｇ１〜Ｇｎ）と各々接続してゲート信号（Ｇｏｕｔ１〜（ｎ））を順次に提供する複数のステージ（ＳＴ１〜ＳＴｎ）と、ダミーステージ（ＳＴｎ＋１）とを含む。
このとき、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）の各々は、スキャン開始信号（ＳＴＶＰ）又は前段ステージのキャリー信号に応じて電荷が充電される充電部４２１と、充電部４２１が充電された時、第１クロック信号（ＣＫＶ）又は第２クロック信号（ＣＫＶＢ）に応答してゲート信号（Ｇｏｕｔ１〜（ｎ））を提供するプルアップトランジスタ（Ｔ１）を含むプルアップ部４３１と、後段ステージのゲート信号又は初期化信号（ＩＮＴ）に応答してゲート信号をゲートオフ電圧（Ｖｏｆｆ）にプルダウンさせるプルダウン部４４１と、充電部４２１に充電された電荷を放電する放電部４５１と、ゲート信号をホールドするホールド部４６１とを含み、ダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）は複数のステージ（ＳＴ１〜ＳＴｎ）のプルアップトランジスタ（Ｔ１）よりサイズが大きい。

このとき、ダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）のサイズは複数のステージ（ＳＴ１〜ＳＴｎ）のプルアップトランジスタ（Ｔ１）より約２０％以上大きいことが好ましいが、これに限定されないはもちろんである。さらに、ダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）が複数のステージ（ＳＴ１〜ＳＴｎ）のプルアップトランジスタ（Ｔ１）よりサイズが大きいことは、例えば二つのプルアップトランジスタ（Ｔ１）の縦横比を比較してダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）の縦横比のほうがより大きいことを意味する。

さらに具体的には、複数のステージ（ＳＴ１〜ＳＴｎ）の各々のプルアップトランジスタ（Ｔ１）は、充電部４２１が充電された時、第１クロック信号（ＣＫＶ）又は第２クロック信号（ＣＫＶＢ）に応答してゲート出力端子（ＯＵＴ１）を通じて、ゲート信号（Ｇｏｕｔ１〜（ｎ））を出力し、充電部４２１と同様にキャパシタ（Ｃ２）が充電されるとキャリー出力端子（ＯＵＴ２）を通じてキャリー信号（Ｃｏｕｔ）を出力することに関与する。

複数のステージ（ＳＴ１〜ＳＴｎ）のプルアップトランジスタ（Ｔ１）は、前段ステージと各ステージ（ＳＴ１〜ＳＴｎ）に対応するゲートライン（Ｇ１〜Ｇｎ）にゲート信号（Ｇｏｕｔ１〜（ｎ））を出力して、後段ステージにキャリー信号（Ｃｏｕｔ１〜（ｎ））を出力する。これに対し、ダミーステージ（ＳＴｎ＋１）は、ダミーステージ（ＳＴｎ＋１）のキャリー信号（Ｃｏｕｔ（ｎ＋１））を利用して複数のステージ（ＳＴ１〜ＳＴｎ）各々に初期化信号（ＩＮＴ）を提供することによって複数のステージ（ＳＴ１〜ＳＴｎ）を初期化する。

このように、ダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）は、関与する信号の出力量が複数のステージ（ＳＴ１〜ＳＴｎ）の場合より多いので、ダミーステージ（ＳＴｎ＋１）が複数のステージ（ＳＴ１〜ＳＴｎ）よりサイズが大きいプルアップトランジスタ（Ｔ１）を有することによってダミーステージ（ＳＴｎ＋１）の出力信号が正常に提供できるようにする。したがって、液晶表示装置の表示品質をさらに向上させることができる。

以下、本発明の第３の実施形態による液晶表示装置を説明する。
本発明の第３の実施形態による液晶表示装置は、ダミーステージが複数のステージより少ない出力量を有するという点で前述した実施形態と差異がある。

図７及び図８を参照すると、本発明の第３の実施形態による液晶表示装置は、複数のゲートライン（Ｇ１〜Ｇｎ）を含む液晶パネルと、複数のゲートライン（Ｇ１〜Ｇｎ）と各々接続してゲート信号（Ｇｏｕｔ１〜Ｇｏｕｔ（ｎ））を順次に提供する複数のステージ（ＳＴ１〜ＳＴｎ）と、ダミーステージ（ＳＴ（ｎ＋１））とを含むゲートドライバとを含み、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴ（ｎ＋１））の各々はゲート信号を提供するゲート出力端子を含み、ダミーステージ（ＳＴ（ｎ＋１））のゲート出力端子（ＯＵＴ１）を通じて出力されるゲート信号（Ｇｏｕｔ（ｎ＋１））の出力量は各ステージ（ＳＴ１〜ＳＴｎ）のゲート出力端子（ＯＵＴ１）を通じて出力されるゲート信号の出力量より小さい。
ここでは、ダミーステージ（ＳＴ（ｎ＋１））のゲート信号（Ｇｏｕｔ（ｎ＋１））の出力量は各ステージ（ＳＴ１〜ＳＴｎ）のゲート信号（Ｇｏｕｔ１〜Ｇｏｕｔ（ｎ））の出力量の８０％以下とする。さらに、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴ（ｎ＋１））のゲート信号（Ｇｏｕｔ（ｎ＋１））は所定の電圧レベルで出力され、この場合、ダミーステージ（ＳＴ（ｎ＋１））のゲート信号（Ｇｏｕｔ（ｎ＋１））の電圧レベルは複数のステージ（ＳＴ１〜ＳＴｎ）で各々出力されるゲート信号（Ｇｏｕｔ１〜Ｇｏｕｔ（ｎ））の電圧レベルより低い。

ダミーステージ（ＳＴ（ｎ＋１））のゲート信号（Ｇｏｕｔ（ｎ＋１））の出力量を減少させるために、例えば、ダミーステージ（ＳＴ（ｎ＋１））と接続されたダミーゲートラインに対応する画素を除去することもできる。この他にも多様な方法を利用してダミーステージ（ＳＴ（ｎ＋１））のゲート信号（Ｇｏｕｔ（ｎ＋１））の出力量を減少させることができる。

本発明の第３の実施形態による液晶表示装置によれば、複数のステージのゲート出力端子を通じて出力されるゲート信号の出力量よりダミーステージのゲート出力端子を通じて出力されるゲート信号の出力量を減少させることによってダミーステージが前段ステージを十分にプルダウンさせることができる。したがって、液晶表示装置の品質がさらに向上することができる。

次に、図９及び図１０を参照して本発明の第４の実施形態による液晶表示装置を説明する。
図９は、本発明の第４の実施形態による液晶表示装置のゲートドライバを説明するための例示的なブロック図であり、図１０は、図９に示すゲートドライバに入力される初期化信号及びスキャン開始信号の信号図である。
本発明の第４の実施形態による液晶表示装置は、複数のステージの内の一部ステージのみが初期化信号に応答して初期化され、残りのステージ及びダミーステージはスキャン開始信号に応答して初期化されるという点から前述した実施形態と差異がある。

図９を参照すると、本発明の第４の実施形態による液晶表示装置は、複数のゲートライン（Ｇ１〜Ｇｎ）を含む液晶パネルと、複数のゲートライン（Ｇ１〜Ｇｎ）と各々接続して、ゲート信号（Ｇｏｕｔ１〜Ｇｏｕｔ（ｎ））を順次に提供する複数のステージ（ＳＴ１〜ＳＴｎ）と、ダミーステージ（ＳＴｎ＋１）とを含むゲートドライバとを含み、複数のステージ（ＳＴ１〜ＳＴｎ）の内の少なくとも一つのステージ及びダミーステージ（ＳＴｎ＋１）はスキャン開始信号（ＳＴＶＰ）に応答して毎フレームごとに初期化される。
このとき、複数のステージ（ＳＴ１〜ＳＴｎ）の内の残り一部はダミーステージ（Ｓｔｎ＋１）から初期化信号の提供を受ける。

図９に示すように、複数のステージ（ＳＴ１〜ＳＴｎ）は順次に接続された第１ステージ（ＳＴ１）〜第ｎステージ（ＳＴｎ）を含む。複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）各々は、前述の実施形態で説明したように、第１クロック端子（ＣＫ１）、第２クロック端子（ＣＫ２）、セット端子（Ｓ）、リセット端子（Ｒ）、電源電圧端子（ＧＶ）、フレームリセット端子（ＦＲ）、ゲート出力端子（ＯＵＴ１）およびキャリー出力端子（ＯＵＴ２）を含む。

本発明の第４の実施形態による液晶表示装置においては、フレームリセット端子（ＦＲ）に初期化信号（ＩＮＴ）又はスキャン開始信号（ＳＴＶＰ）が入力されるという点で、前述した実施形態と区別される。言い換えれば、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）の内の一部は、フレームリセット端子（ＦＲ）を通じてスキャン開始信号（ＳＴＶＰ）の供給を受けて初期化され、複数のステージ（ＳＴ１〜ＳＴｎ）の内の残りの一部は初期化信号（ＩＮＴ）の供給を受けて初期化される。

このとき、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）の内の一部は任意に決定することができる。例えば、図９に示すように、連続する第１〜第ｋステージ（ＳＴ１〜ＳＴｋ、ただし、ｋはｎより小さい自然数）のフレームリセット端子（ＦＲ）にのみ初期化信号（ＩＮＴ）を提供し、残りの第ｋ＋１〜第ｎステージ（ＳＴｋ＋１〜ＳＴｎ）のフレームリセット端子（ＦＲ）にはスキャン開始信号（ＳＴＶＰ）を提供することができる。

このとき、ｋ値は２であり得る。すなわち、図９に示すように、第１ステージ及び第２ステージ（ＳＴ１、ＳＴ２）にのみ初期化信号を提供し、第３〜第ｎステージ（ＳＴ３〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）にはスキャン開始信号（ＳＴＶＰ）を供給することができる。

さらに、図９に示すように、スキャン開始信号（ＳＴＶＰ）の配線を初期化信号（ＩＮＴ）の配線より複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）に近接するように配置することによって、各ステージとスキャン開始信号（ＳＴＶＰ）の配線間の接続をさらに容易にすることもできる。すなわち、スキャン開始信号（ＳＴＶＰ）の経路は初期化信号の経路よりゲートドライバ４００に近接して形成するのが好ましい。

図１０を参照すると、初期化信号（ＩＮＴ）及びスキャン開始信号（ＳＴＶＰ）はすべて１フレームを周期として供給するが、スキャン開始信号（ＳＴＶＰ）は、初期化信号（ＩＮＴ）が一部のステージ、例えば第１〜第ｋステージ（ＳＴ１〜ＳＴｋ）に印加された後、次いで第ｋ＋１〜第ｎステージ（ＳＴｋ＋１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）に印加される。

さらに具体的には、第１〜第ｋステージ（ＳＴ１〜ＳＴｋ）のフレームリセット端子（ＦＲ）に供給される初期化信号（ＩＮＴ）が第１レベル、例えば、約−７Ｖで維持されて第２レベル、例えば約２７Ｖにシフトすると、第１〜第ｋステージ（ＳＴ１〜ＳＴｋ）はこれに応答して各ステージを初期化する。

以後、初期化信号（ＩＮＴ）が第２レベルから第１レベルにシフトして、次いで、スキャン開始信号（ＳＴＶＰ）が第１レベル、例えば約−７Ｖで維持されて第２レベル、例えば約２７Ｖにシフトする。スキャン開始信号（ＳＴＶＰ）に応答して第ｋ＋１〜第ｎステージ（ＳＴｋ＋１〜ＳＴｎ）もやはり各ステージを初期化する。

上述したように、初期化信号（ＩＮＴ）及びスキャン開始信号（ＳＴＶＰ）は１フレーム単位で印加されるため、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）のフレームリセット端子（ＦＲ）と接続されたトランジスタ（Ｔ６）を各々１フレーム当たり１回ずつ駆動させる。

本発明の第４の実施形態による液晶表示装置によれば、複数のステージ（ＳＴ１〜ＳＴｎ）及びダミーステージ（ＳＴｎ＋１）の内の一部のみを初期化信号（ＩＮＴ）を利用して初期化し、残りはスキャン開始信号（ＳＴＶＰ）を利用して初期化することによって、ダミーステージ（ＳＴｎ＋１）がさらに安定的に初期化信号（ＩＮＴ）を提供するようにすることができる。さらに具体的には、ダミーステージ（ＳＴｎ＋１）のプルアップトランジスタ（Ｔ１）の出力に対する蓄積容量の負担がはるかに減少し、プルアップトランジスタ（Ｔ１）の出力に依存していた初期化信号（ＩＮＴ）の配線駆動に対するマージン（ｍａｒｇｉｎ）を充分に確保できるという効果がある。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１０ 液晶表示装置
１００ 第１表示板
１５０ 液晶層
２００ 第２表示板
３００ 液晶パネル
４００、４０１ ゲートドライバ
４１０、４１１ バッファ部
４２０、４２１ 充電部
４３０、４３１ プルアップ部
４４０、４４１ プルダウン部
４５０、４５１ 放電部
４６０、４６１ ホールド部
４７０、４７１ キャリー信号発生部
５００ タイミングコントローラ
６００ クロック生成部
７００ データドライバ

Claims (5)

1. 複数のゲートラインを含む液晶パネルと、
   前記複数のゲートラインと各々接続してゲート信号を順次に提供する複数のステージと、ダミーステージとを含むゲートドライバとを有し、
   前記複数のステージ及び前記ダミーステージの各々は、ゲート信号を提供するゲート出力端子を含み、
   前記ダミーステージの前記ゲート出力端子を通じて出力される前記ゲート信号の出力量は前記各ステージの前記ゲート出力端子を通じて出力される前記ゲート信号の出力量より小さいことを特徴とする液晶表示装置。
2. 前記ダミーステージの前記ゲート信号の出力量は、前記各ステージの前記ゲート信号の出力量の８０％以下であることを特徴とする請求項１に記載の液晶表示装置。
3. 複数のゲートラインを含む液晶パネルと、
   前記複数のゲートラインと各々接続してゲート信号を順次に提供する複数のステージと、少なくとも一つのダミーステージとを含むゲートドライバとを有し、
   前記複数のステージの内の少なくとも一つのステージ及び前記ダミーステージは、スキャン開始信号に応答して毎フレームごとに初期化されることを特徴とする液晶表示装置。
4. 少なくとも一つの前記ステージは、前記複数のステージを初期化する初期化信号を前記ダミーステージから供給されることを特徴とする請求項３に記載の液晶表示装置。
5. 前記スキャン開始信号の経路は、前記初期化信号の経路より前記ゲートドライバに近接して形成されることを特徴とする請求項４に記載の液晶表示装置。
   

Images