JP2017522727A - 多数電流によって補助される放射線検出器デバイス - Google Patents

多数電流によって補助される放射線検出器デバイス Download PDF

Info

Publication number
JP2017522727A
JP2017522727A JP2016574400A JP2016574400A JP2017522727A JP 2017522727 A JP2017522727 A JP 2017522727A JP 2016574400 A JP2016574400 A JP 2016574400A JP 2016574400 A JP2016574400 A JP 2016574400A JP 2017522727 A JP2017522727 A JP 2017522727A
Authority
JP
Japan
Prior art keywords
semiconductor layer
detection
det0
det1
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016574400A
Other languages
English (en)
Other versions
JP6485880B2 (ja
Inventor
コリナ フトプルー，キリアキ
コリナ フトプルー，キリアキ
デル テンペル，ワルド ヴァン
デル テンペル，ワルド ヴァン
Original Assignee
ソフトキネティク センサーズ エヌブイ
ソフトキネティク センサーズ エヌブイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソフトキネティク センサーズ エヌブイ, ソフトキネティク センサーズ エヌブイ filed Critical ソフトキネティク センサーズ エヌブイ
Publication of JP2017522727A publication Critical patent/JP2017522727A/ja
Priority to JP2019024641A priority Critical patent/JP6930805B2/ja
Application granted granted Critical
Publication of JP6485880B2 publication Critical patent/JP6485880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明は、半導体基板（４４）上にエピタキシャル成長させた第１導電型の半導体層（４０）と、第１導電型の少なくとも２つの制御領域（ＭＩＸ０、ＭＩＸ１）と、第１導電型とは逆の第２導電型の少なくとも２つの検出領域（ＤＥＴ０、ＤＥＴ１）と、半導体層（４０）の２つの制御領域（ＭＩＸ０、ＭＩＸ１）の間に多数キャリア電流を生成させるためのソースとを含む、多数電流によって補助される検出器デバイスに関する。多数電流は電界に関連付けられる。検出領域は制御領域を包囲し、それによって少なくとも２つのタップが形成される。デバイスは裏面照射用に構成され、検出領域を絶縁するために２つの検出領域（ＤＥＴ０、ＤＥＴ１）の間に第１導電型のウェル（４５）をさらに含む。ウェル（４５）は画素回路要素を含む。【選択図】図８

Description

本発明は、２つの制御領域間に多数キャリア電流が生成され、かつ制御領域間に生成される電界の影響下で光生成少数キャリアが検出領域へ向けられるようにした、半導体層に入射する（ｉｍｐｉｎｇｅ、突き当たる）電磁放射線を検出するための、多数電流によって補助される検出器デバイスに関する。
本発明は、撮像素子（イメージャ、ｉｍａｇｅｒ）、特に飛行時間型撮像素子、ビデオゲーム、および他の家電製品等に使用することができる。
コンピュータビジョンは、画像を取得し、処理し、解析し、かつ理解するための方法を含む成長中の研究分野である。特に、コンピュータビジョンにおける１つの研究テーマは奥行知覚、すなわち、換言すると立体（３Ｄ）視である。
飛行時間技術は、単なる例としてこれを挙げるが、奥行知覚の最も有望な技術の１つである。飛行時間（ＴＯＦ）カメラシステム３は、図１に示されている。ＴＯＦカメラシステムは、光源１８から物体までの光の飛行時間を解析することによって、シーン１５の３Ｄ画像を取得する。ＴＯＦカメラシステム３は、専用照射ユニット１８およびデータ処理手段４を備えたカメラを含む。
ＴＯＦカメラシステムの周知の基本的動作原理は、専用照射ユニットを用いて予め定められた波長の変調光１６で、例えば少なくとも１つの予め定められた周波数の光パルスで、シーン１５を能動的に照射することである。変調光はシーン内の物体から反射される。レンズ２は反射光１７を捕集し、カメラの撮像センサ１に物体の像を形成する。カメラから物体までの距離によって、変調光、例えばいわゆる光パルスの出射とこれらの光パルスのカメラにおける受光との間に遅延が生じる。反射物体とカメラとの間の距離は、観察される時間遅延および高速定数値の関数として決定することができる。より複雑かつ信頼できる別の実施形態では、出射される基準光パルスと捕捉される光パルスとの間の複数の位相差は、相関測定によって決定することができ、奥行情報を推定するために使用することができる。
位相差の決定は、特に電流によって補助される（ｃｕｒｒｅｎｔ ａｓｓｉｓｔｅｄ）フォトニック復調器（ＣＡＰＤ）によって実行することができる。ＣＡＰＤの原理はＥＰ１５１３２０２Ｂ１（特許文献１）に記載され、図２Ａ〜Ｃに図示されている。それは復調ノード、いわゆる「タップ」に基づいている。図２Ａ〜Ｃに描かれたＣＡＰＤは２つのタップを含む。各タップは制御領域６１、６２および検出領域６３、６４から成る。制御領域６１と６２との間に印加される電位を制御することによって、関連付けられるタップの検出能を制御することが可能である。光子が画素の感光領域内に入射すると、特定の位置に電子正孔ｅ−／ｈ＋対が生成される。電子正孔対は、存在する電界であって流れる多数電流に関連付けられる電界によって分離される。この電界は、光生成される少数キャリア６６、６９それぞれを、流れる多数電流とは反対の方向に、すなわち検出領域６３、６４に向かってドリフトさせる。
画素がいくつかのタップ（ｔａｐ）を含む場合に、他のタップに対して正電位が１つのタップに印加されると、図２ＢおよびＣによって示されるように、このタップは起動され、画素における光生成された少数キャリアの大部分を受け取る。適切な駆動信号を制御領域に印加することによって、相関測定を実行することができ、かつ奥行知覚を得ることができる。
図３には、先行技術を示すためにＣＡＰＤの２タップトポロジーが提示されている。画素は２つの復調ノードすなわちタップを含む。各タップはそれぞれ制御領域６、８および検出領域５、７から成る。このトポロジーでは、各検出領域５、７はそれぞれ制御領域６、８によって包囲される。画素はまた、タップに関連付けられる回路１１、１２をも含む。回路要素１１、１２および制御領域６、８は高ドープ領域ｐ＋とすることができる一方、検出領域５、７はｎ＋型領域とすることができる。各検出領域５、７は、空乏領域１３、１４、例えばｎウェル領域に関連付けることができる。先行技術では、デバイスが形成される層は通常ｐ−−層である。ｐ型制御領域がｐ型層のｎ型検出領域を包囲するという事実によって、２つの検出領域の間の漏れの回避が可能になる。
２つの制御ノードの間に形成される電界は、高い検出能および高い復調コントラストを達成するために、可能な限り高くしなければならない。この要件は高い消費電力を伴う。これはＣＡＰＤの主要な欠点の１つである。ＣＡＰＤの消費電力Ｐは以下の方程式に従う。ＲおよびΔＶはそれぞれ制御領域間の抵抗および電位差である。
消費電力はいくつかの方法で低減することができる。第一に、制御領域間の電位差ΔＶを低下することができる。第二に、制御領域間の抵抗を高めるために、それらの間の距離を増大することができる。これらの解決策は、電荷キャリア輸送速度および速度復調を決定する層の電界強度に影響するので、どちらの解決策もデバイスの変調コントラストに影響を及ぼすであろう。
図２Ａ〜Ｃおよび図３に示す従来のＣＡＰＤの実施では、消費電力の低減は通常、高オーミックエピタキシャル層（例えばｐ−−ドープ）によってノードを分離することによって達成され、それは結果的に貴重な画素の光学領域を使用し、かつ画素ピッチの縮小を難しくする。加えて、画素トランジスタは通常ｐウェル領域に位置し、再び物理的に、画素の検出ノードから離れる。分離要件は、画素トランジスタのような他の物に使用できない空間を意味する。したがって、従来のＣＡＰＤでは、画素ピッチの低減は、低い消費電力および高いフィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）を目標とするデバイスの仕様と結合されたときに、非常に難しい問題として残っている。
欧州特許第１５１３２０２号明細書
画素のサイズを縮小し、かつ高速変調を維持しながら、ＣＡＰＤの消費電力を低減するための解決策は、まだ提案されていない。本発明は、従来のＣＡＰＤ手法の小さい画素ピッチにおける消費電力に悪影響を生じることなく、さらなる画素小型化のための解決策をもたらすＣＡＰＤデバイスのアーキテクチャを提案し、かつ同時に、それはＢＳＩの実施にＣＡＰＤ構成を実施するためのプラットフォームを可能にする。
発明の概要
本発明は、請求項１に記載する、多数電流によって補助される検出器デバイスに関す る。
半導体層には第１導電型（ｐ−またはｎ−）のドーパントを低濃度にドープすることが有利である。ドーパントの濃度は、検出領域間に適正な電気的絶縁をもたらすように適応されることが好ましい。
層は基板上に形成することもでき、基板のドーパント濃度は半導体層のドーパント濃度より高い。
照射は前面照射（ＦＳＩ）、または好ましくは裏面照射（ＢＳＩ）とすることができる。
好ましくは、検出器デバイスは、半導体層に形成されかつ検出領域を絶縁するために２つの検出領域の間に位置する、第１導電型の半導体領域を含み、ここで半導体領域（４５）はオーミックコンタクト、ウェル、または深いウェルのうちの少なくとも１つである。この半導体領域は制御領域の強い絶縁をもたらす。
ＢＳＩを実施する場合、２つの検出領域の間に位置する半導体領域はウェルまたは深いウェルであり、画素回路要素を受容するように配設することができる。検出領域の絶縁を確保しながらデバイスのサイズをかなり縮小することができるので、これは非常に有利である。
本発明の他の利点および新規の特徴は、以下の詳細な説明を添付の図面と併せて考察することにより、さらに明瞭になるであろう。
本発明は、以下の説明および添付の図面に照らしていっそう理解が深まるはずである。
ＴＯＦシステムの基本的動作原理を示す。 先行技術に係るデバイスの上面図を示す。 １つの電流状態にある図２Ａのデバイスの断面図を示す。 別の電流状態にある図２Ａのデバイスの断面図を示す。 制御領域が検出領域を包囲する、先行技術に係る画素の上面図を示す。 本発明に係る検出器デバイスの第１実施形態の上面図を示す。 図４の検出器デバイスの線Ａ−Ａ´に沿って切った断面図を示す。 本発明の別の実施形態に係る検出器デバイスの断面図を示す。 照射が裏面照射である、本発明のさらなる実施形態に係る検出器デバイスの断面図を示す。 本発明のＦＳＩ実施形態とＢＳＩ実施形態との相違を示す。
本発明の利点および新規の特徴は、以下の詳細な説明を添付の図面と併せて考察することにより、さらに明瞭になるであろう。
本発明をｐ型エピタキシャル層および基板に関連して説明するが、本発明はその範囲内に、ｐおよびｎ領域がそれぞれｎおよびｐ領域になる相補型デバイスを含む。当業者は、本発明の趣旨から逸脱することなく、そのような変更を加えることができる。
また、ｎ、ｐ、ｎ＋、ｐ＋、ｐ−、およびｐ−−、ｎウェル、ｐウェル、深いｎウェル、および深いｐウェルという用語は、当業者にはよく知られていることを理解されたい。ｎ、ｐ、ｎ＋、ｐ＋、ｐ−、およびｐ−−という用語は、当業者にはよく知られている半導体材料におけるドーピングレベルの範囲を指す。
ｎおよびｐという用語は、ｎドープ領域およびｐドープ領域、通常はそれぞれヒ素およびホウ素のドープ領域を指す。ｎ＋、ｐ＋はそれぞれ、ＮウェルおよびＰウェル用の高ドープされた浅いコンタクト領域を指す。ｐ−はＰウェルのような低濃度にドープされたｐ型領域を指し、ｐ−−は、ｐ−より少なくとも２桁低い真性濃度に近い、非常に低濃度にドープされたｐ型領域を指す。この場合、ｐ−−は、約５５０〜１０ｋΩ・ｃｍの抵抗率を持つエピタキシャル高抵抗層または高オーミック層とすることができる。例えば、ｐ−−に対するこの値に基づいて、ｐ−濃度は約１５Ω・ｃｍ〜１００Ω・ｃｍの抵抗率に相応させることができ、ｐ＋＋は約０．０１〜１Ω・ｃｍの抵抗率に相応させることができる。
ロジックのようなＣＭＯＳのベースラインアプリケーションに使用される標準的半導体材料は、１５Ω・ｃｍの抵抗率を持つエピタキシャル層および０．００１Ω・ｃｍの抵抗率を持つ基板である。
ＲＦおよび電力用高電圧用途の場合、エピタキシャル層の抵抗率は、４μｍの厚さで約５０Ω・ｃｍないし１２０Ω・ｃｍである。
ＣＡＰＤのような撮像素子の場合、１０ないし２３μｍの厚さで５００Ω・ｃｍないし１０ｋΩ・ｃｍの抵抗率を持つエピタキシャル層が一般的に、０．０１Ω・ｃｍないし１Ω・ｃｍの抵抗率を持つ、別名バルクとしても知られる基板と共に使用される。
本発明は、前面照射（ＦＳＩ）デバイスおよび裏面照射（ＢＳＩ）デバイスの両方に関係する実施形態に関する。前面照射デバイスおよび裏面照射デバイスは、入射光と比較したチップ上の回路の位置に注目することによって定義される。ＦＳＩは、光が回路と同じ側に入射するデバイスを意味する。ＦＳＩでは、光は回路の前面に入射し、読出回路を通過し、光検出器に集光される前に相互結合する。
対照的に、ＢＳＩは、回路が配置されていない反対側に光が入射するデバイスを意味する。ＢＳＩ構造を使用することの裏にある趣旨は、回路を通過する間に光が失われないということである。
図３は、本発明に係る検出器デバイスの第１実施形態の上面図を示す。図３では、検出器デバイスは半導体層４０に形成された４つのタップを含む。各タップは、検出領域ＤＥＴ０、ＤＥＴ１によってそれぞれ包囲された制御領域ＭＩＸ０、ＭＩＸ１を含む。検出領域は、図３に示されるように矩形の形状とすることができるが、それに限定されない。ソース４１は制御領域ＭＩＸ０に電流を注入し、制御領域ＭＩＸ１に電流をドレインする。このソースは半導体層４０の制御領域ＭＩＸ０、ＭＩＸ１の間に多数キャリア電流を発生させる。多数電流は電界に関連付けられる。図３に提示される構成では、多数キャリアは正孔ｈ＋であり、少数キャリアは電子ｅ−である。図３における線Ａ‐Ａ´は、図４のために断面が作成される位置を示す。
図３では、検出器デバイスは正方形として描かれている。円形または多角形のような、しかしそれに限らず、別の潜在的なジオメトリを有利に実施することができるように、制御ＭＩＸ電極は検出器電極リングによって封止されたアイランドであることに言及することは重要である。
図４では、多数正孔電流は実線で示され、その方向は矢印によって表示される。電磁放射線４３、例えば光子が層４０に入射すると、幾つかの電子正孔対が層４０に生成される。電子正孔対は存在する電界によって分離され、この電界は流れる多数正孔電流に関連付けられる。少数キャリア４２は、多数キャリアがドレインされる領域により近い検出領域、すなわち、ここではＤＥＴ０に向かって移動する。ＤＥＴ１もまた、ＭＩＸ０およびＭＩＸ１に印加される電位に応じて起動することができる。電子の移動は、流れる多数電流に関連付けられる現在の電界に基づくドリフトによる。
制御領域ＭＩＸ０、ＭＩＸ１は少なくともＰウェル２８、３１を含む。それらは３つの異なる領域ｐ＋、Ｐウェル、および深いＰウェルを含むことができる。高ドープされた半導体コンタクト２７、３０、例えばｐ＋コンタクトは、Ｐウェル２８、３１の上に形成することができる。このコンタクトに高濃度ドーピングを行うことにより、ソース４１を介して多数電流を注入するために使用されるオーミックコンタクトが生成される。Ｐウェルの下に深いＰウェル２９、３２を設けることもできる。深いＰウェルの目的は、エピタキシャル層の電位の適正な制御をもたらし、かつ２つのＭＩＸコンタクトの間の側方電界を増強するために、制御電極を層４０内により深く伸長させることである。
検出領域ＤＥＴ０、ＤＥＴ１は、生成された少数キャリア４２を捕集するために、半導体層４０とｐｎ接合を形成する少なくともＮウェル２４、２６を含むことができる。検出領域ＤＥＴ０、ＤＥＴ１は、生成された少数キャリア４２を捕集するために半導体層４０と共にＮ＋／ＰＳＵＢ、Ｎウェル／ＰＳＵＢ、ＤＮウェル／ＰＳＵＢフォトダイオードのようなｐｎ接合光検出器を形成する、Ｎ＋インプラント、Ｎウェル、または深いＮウェルの任意の組合せとすることのできるｎ型領域を含むことができるが、それに限定されない。検出領域ＤＥＴ０、ＤＥＴ１はまた、回路２１、２２とオーミックコンタクトを形成し、かつ例えば読出回路を介して少数キャリアの読出を可能にするために、Ｎウェル２４、２６の上に形成されたｎ＋コンタクト２３、２５を含むこともできる。ｐｎ接合の検出を介して電子がＮウェル２４、２６内に拡散する可能性および速度を高めるために、かつこうして検出器の感度を高めるために、Ｎウェル２４、２６を正孔電流ソースＭＩＸ０、ＭＩＸ１の近くに配置する必要がある。Ｎウェルは、２つのＭＩＸ電極の間の側方電界によって捕捉され、かつより高いバイアスを持つタップの方向にドリフトされた、光生成された電子を捕捉することができなければならない。
先行技術では、図３によって示されるように、ｐ型制御領域６、８はｎ型検出領域５、７を包囲し、ｐ型層に形成される。これは、検出領域５、７が包囲制御領域６、８によって電気的に絶縁され、かつ捕捉された少数キャリアの漏れが起こり得ないことを意味する。検出領域の間に短絡が形成できない。ＦＳＩ（前面照射）では、ＣＡＰＤの実施に使用されるウェハ材料は通常、ｐ−−ドープされたエピタキシャル層であり、そこにフォトダイオードおよび画素の回路が形成される。ｐ−−層は、５００Ω・ｃｍから１０ｋΩ・ｃｍの間の抵抗率を得るために、ホウ素を低濃度にドープされる。基板もまた使用することができる。それは通常、０．０１〜１Ω・ｃｍの抵抗率を持つ、ホウ素を高濃度にドープされたｐ＋＋材料であり、その上にエピタキシャルシリコン層が形成される。通常、赤外線（ＩＲ）照射（８５０ｎｍ）の場合、基板またはウェハは７５０μｍの総厚さを有し、そのうちの上部２３μｍは、抵抗率が高い、あるいは低濃度にドープされたエピタキシャル層であり、そこに光生成された少数キャリア（ｅ−）が生成される。
エピタキシャル層の厚さは、１５〜２０μｍ程度のシリコンにおけるＩＲ光の吸収に適合するように調整される。少数キャリアは、それらを検出器またはフォトダイオード接合部のカソードによって捕集することができるように、基板ではなくエピタキシャル層で生成される必要がある。高ドープ基板内部における再結合は回避しなければならない。
本発明では、ｐ型制御領域ＭＩＸ０、ＭＩＸ１およびｎ型検出領域ＤＥＴ０、ＤＥＴ１の位置は変更され、検出領域ＤＥＴ０、ＤＥＴ１が制御領域ＭＩＸ０、ＭＩＸ１を包囲する。本発明では、制御領域ＭＩＸ０、ＭＩＸ１は検出領域によって封止されたアイランドである。この変更によって、２つのＭＩＸ電極の間の分離としてＮウェル検出器領域を使用することにより、消費電力について妥協することなく、ノード間の距離を低減することが可能になる。したがって、２つのＭＩＸコンタクト間の抵抗は高いままであり、画素サイズは縮小される。制御領域および検出領域の位置を相互交換することによって、ｎ型検出領域ＤＥＴ０、ＤＥＴ１は今やより近くなり、それは捕捉された少数キャリアの短絡の可能性を増大させる。本発明は、少数キャリアの漏れを回避するように検出領域ＤＥＴ０、ＤＥＴ１間の電気的絶縁を達成するために、半導体層４０の導電率を適応させることを提案する。Ｐウェル ＭＩＸ領域はＮウェルリングによって封止されるので、少なくとも５０Ω・ｃｍの抵抗率によって、消費電力に対する有意の影響なく、検出Ｎウェル間の充分な分離が可能になる。半導体層４０の導電率は、例えば層４０の低濃度ドーピングによって適応させることができる。層４０は例えば、先行技術におけるｐ−−の代わりにｐ−をドープすることができる。層４０のドーピング濃度をわずかに高くすることにより、層における正孔の濃度をわずかに増大し、こうして層４０における電子の濃度をわずかに低下させることができる。低抵抗層により、検出領域ＤＥＴ０、ＤＥＴ１で捕捉される電子はもはや漏れることができない。検出領域ＤＥＴ０、ＤＥＴ１の周囲および間の領域はそのような絶縁を達成する必要がある。
層４０はまた、半導体層に形成されかつ検出領域の間に位置する半導体領域をも含むことができる。層４０は、２つのタップを電気的に分離するために検出要素ＤＥＴ０、ＤＥＴ１の間に、浅いｐ＋層、Ｐウェル、または深いＰウェルとすることのできるｐ型注入半導体領域４５をも含むことができる。２つのタップを分離するためにＮウェルノードの間に、浅いｐ＋またはより深いＰウェルの層を実現することもできる。この実施形態は図６で、ＦＳＩの場合には提示されず、ＢＳＩの場合に対してのみ提示されているが、この実施形態はＦＳＩおよびＢＳＩの場合の両方に実現することができることを理解されたい。
図５に提示するさらなる実施形態では、層４０は基板４４に形成することができる。基板４４におけるドーパントの濃度は、層４０の１つより高くすることができる。例えば基板４４はｐ＋＋層とすることができる一方、層４０はｐ−層とすることができる。これは、デバイスが作製される初期基板４４がｐ＋＋である場合には、制御および検出領域ＭＩＸ０、ＭＩＸ１、ＤＥＴ０、およびＤＥＴ１を形成する前に、低濃度ｐ−ドープ層４０を上に形成する必要があることを意味する。検出領域ＤＥＴ０、ＤＥＴ１の間の層４０の導電率は、電気的絶縁を達成しかつ少数キャリアの漏れを回避するように、適応させる必要がある。
図３、図４、および図５によって示される実施形態では、照射４３は前面照射（ＦＳＩ）である。すなわち、光は層４０の回路２２、２１と同じ側に入射する。
図６に提示されたさらなる実施形態では、照射４６は裏面照射（ＢＳＩ）であり、チップの反対側上から基板４４上に入射する。ＢＳＩの場合、エピタキシャル層４０は、目的とする用途の照射波長に応じて、例えば５〜１００μｍ（好ましくは５〜３０μｍ）の範囲に薄層化される。高ドープ基板層４４は、選択される工程フローに応じて、１〜３μｍ程度の薄い層に置換される。この浅い注入層４４のドーピングは、ＦＳＩの場合、元のＳＵＢｐ＋＋層４４と同程度である。
ＢＳＩの場合、低ドープＰ−−エピタキシャルシリコンおよび高ドープｐ＋＋基板に対し同一命名法を適用することができるように、同一ウェハ材料が使用される。
ＢＳＩとＦＳＩとの間の相違は、ＢＳＩの場合、高ドープｐ＋＋基板の大部分が、ＢＳＩ加工の裏面研磨工程によって消費されることである。ウェハの裏面が、前面すなわち光が入射する光学領域になる。基板の大部分は、低ドープまたは高抵抗率のエピタキシャル層が露出するように背面研磨される。
ＦＳＩからＢＳＩへのこの変更によって、デバイスのフィルファクタに影響を及ぼすことなく、画素２０の全体サイズを縮小するために、回路要素を領域４５の内部でタップ間に配置することが可能になる。領域４５の機能は、検出器間に電気的分離をもたらすことであり、回路を含むことができる。２つのタップを分離させるために、ＤＥＴ０、ＤＥＴ１領域間に位置する領域４５に、浅いｐ＋、Ｐウェル、または深いＰウェルインプラントを適用することができる。領域４５は電気的に浮遊するアイランドとするか、あるいは本発明の実施形態では画素回路が埋め込まれる位置に接地することができる。Ｐウェルまたは深いＰウェルインプラントが適用される場合、領域４５は回路要素（図７の画素回路）を受け入れることができ、画素の回路要素領域と呼ぶことができる。
そのような場合、ｐ−層４０の抵抗率は、標準的ＣＭＯＳのベースラインドーピング、例えば１５Ω・ｃｍとすることができる。５５０Ω・ｃｍないし１０ｋΩ・ｃｍのｐ−−エピタキシャル層も、２つのタップを分離するために、領域４５と共に使用することができる。裏面照射を実現することにより、より効率的な集光が可能になる。結果的に得られる像はデジタルノイズが少なく、微光性能を改善することができる。
図６では、検出器デバイスは層４０および基板４４により提示される。デバイスはまた、層４０の導電率が検出領域ＤＥＴ０およびＤＥＴ１の間に電気的絶縁をもたらすように適応された場合、図４のように１つの層４０だけで実施することもできる。
図７では、前面照射（配置Ａ）と裏面照射（配置Ｂ）との間の相違がさらによく提示されている。ＢＳＩの場合、エピタキシャル層は、目的とする用途の照射波長に応じた深さに、例えば、赤外照射波長の場合、５〜１００μｍおよび好ましくは５〜３０μｍに薄層化される。図５および図６の高ドープ基板層４４は、選択される工程フローに応じて、１〜３μｍ程度の薄層に置き換えられる。この浅い注入層４４のドーピングは、図５におけるＦＳＩの場合の元のＳＵＢｐ＋＋層４４と同程度である。ＦＳＩの場合、半導体領域４５は画素回路要素を受容するように構成されないことを理解されたい。
本発明は、２つの制御領域間に多数キャリア電流が生成され、かつ制御領域間に生成される電界の影響下で光生成少数キャリアが検出領域へ向けられるようにした、半導体層に入射する電磁放射線を検出するための、多数電流によって補助される検出器デバイスに関する。
本発明は、撮像素子（イメージャ、ｉｍａｇｅｒ）、特に飛行時間型撮像素子、ビデオゲーム、および他の家電製品等に使用することができる。
コンピュータビジョンは、画像を取得し、処理し、解析し、かつ理解するための方法を含む成長中の研究分野である。特に、コンピュータビジョンにおける１つの研究テーマは奥行知覚、すなわち、換言すると立体（３Ｄ）視である。
飛行時間技術は、単なる例としてこれを挙げるが、奥行知覚の最も有望な技術の１つである。飛行時間（ＴＯＦ）カメラシステム３は、図１に示されている。ＴＯＦカメラシステムは、光源１８から物体までの光の飛行時間を解析することによって、シーン１５の３Ｄ画像を取得する。ＴＯＦカメラシステム３は、専用照射ユニット１８およびデータ処理手段４を備えたカメラを含む。
ＴＯＦカメラシステムの周知の基本的動作原理は、専用照射ユニットを用いて予め定められた波長の変調光１６で、例えば少なくとも１つの予め定められた周波数の光パルスで、シーン１５を能動的に照射することである。変調光はシーン内の物体から反射される。レンズ２は反射光１７を捕集し、カメラの撮像センサ１に物体の像を形成する。カメラから物体までの距離によって、変調光、例えばいわゆる光パルスの出射とこれらの光パルスのカメラにおける受光との間に遅延が生じる。反射物体とカメラとの間の距離は、観察される時間遅延および高速定数値の関数として決定することができる。より複雑かつ信頼できる別の実施形態では、出射される基準光パルスと捕捉される光パルスとの間の複数の位相差は、相関測定によって決定することができ、奥行情報を推定するために使用することができる。
位相差の決定は、特に電流によって補助される（ｃｕｒｒｅｎｔ ａｓｓｉｓｔｅｄ）フォトニック復調器（ＣＡＰＤ）によって実行することができる。ＣＡＰＤの原理はＥＰ１５１３２０２Ｂ１（特許文献１）に記載され、図２Ａ〜Ｃに図示されている。それは復調ノード、いわゆる「タップ」に基づいている。図２Ａ〜Ｃに描かれたＣＡＰＤは２つのタップを含む。各タップは制御領域６１、６２および検出領域６３、６４から成る。制御領域６１と６２との間に印加される電位を制御することによって、関連付けられるタップの検出能を制御することが可能である。光子が画素の感光領域内に入射すると、特定の位置に電子正孔ｅ−／ｈ＋対が生成される。電子正孔対は、存在する電界であって流れる多数電流に関連付けられる電界によって分離される。この電界は、光生成される少数キャリア６６、６９それぞれを、流れる多数電流とは反対の方向に、すなわち検出領域６３、６４に向かってドリフトさせる。
画素がいくつかのタップ（ｔａｐ）を含む場合に、他のタップに対して正電位が１つのタップに印加されると、図２ＢおよびＣによって示されるように、このタップは起動され、画素における光生成された少数キャリアの大部分を受け取る。適切な駆動信号を制御領域に印加することによって、相関測定を実行することができ、かつ奥行知覚を得ることができる。
図３には、先行技術を示すためにＣＡＰＤの２タップトポロジーが提示されている。画素は２つの復調ノードすなわちタップを含む。各タップはそれぞれ制御領域６、８および検出領域５、７から成る。このトポロジーでは、各検出領域５、７はそれぞれ制御領域６、８によって包囲される。画素はまた、タップに関連付けられる回路１１、１２をも含む。回路要素１１、１２および制御領域６、８は高ドープ領域ｐ＋とすることができる一方、検出領域５、７はｎ＋型領域とすることができる。各検出領域５、７は、空乏領域１３、１４、例えばｎウェル領域に関連付けることができる。先行技術では、デバイスが形成される層は通常ｐ−−層である。ｐ型制御領域がｐ型層のｎ型検出領域を包囲するという事実によって、２つの検出領域の間の漏れの回避が可能になる。
２つの制御ノードの間に形成される電界は、高い検出能および高い復調コントラストを達成するために、可能な限り高くしなければならない。この要件は高い消費電力を伴う。これはＣＡＰＤの主要な欠点の１つである。ＣＡＰＤの消費電力Ｐは以下の方程式に従う。ＲおよびΔＶはそれぞれ制御領域間の抵抗および電位差である。
消費電力はいくつかの方法で低減することができる。第一に、制御領域間の電位差ΔＶを低下することができる。第二に、制御領域間の抵抗を高めるために、それらの間の距離を増大することができる。これらの解決策は、電荷キャリア輸送速度および速度復調を決定する層の電界強度に影響するので、どちらの解決策もデバイスの変調コントラストに影響を及ぼすであろう。
図２Ａ〜Ｃおよび図３に示す従来のＣＡＰＤの実施では、消費電力の低減は通常、高オーミックエピタキシャル層（例えばｐ−−ドープ）によってノードを分離することによって達成され、それは結果的に貴重な画素の光学領域を使用し、かつ画素ピッチの縮小を難しくする。加えて、画素トランジスタは通常ｐウェル領域に位置し、再び物理的に、画素の検出ノードから離れる。分離要件は、画素トランジスタのような他の物に使用できない空間を意味する。したがって、従来のＣＡＰＤでは、画素ピッチの低減は、低い消費電力および高いフィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）を目標とするデバイスの仕様と結合されたときに、非常に難しい問題として残っている。
欧州特許第１５１３２０２号明細書
画素のサイズを縮小し、かつ高速変調を維持しながら、ＣＡＰＤの消費電力を低減するための解決策は、まだ提案されていない。本発明は、従来のＣＡＰＤ手法の小さい画素ピッチにおける消費電力に悪影響を生じることなく、さらなる画素小型化のための解決策をもたらすＣＡＰＤデバイスのアーキテクチャを提案し、かつ同時に、それはＢＳＩの実施にＣＡＰＤ構成を実施するためのプラットフォームを可能にする。
発明の概要
本発明は、請求項１に記載する、多数電流によって補助される検出器デバイスに関す る。
半導体層には第１導電型（ｐ−またはｎ−）のドーパントを低濃度にドープすることが有利である。ドーパントの濃度は、検出領域間に適正な電気的絶縁をもたらすように適応されることが好ましい。
層は基板上に形成することもでき、基板のドーパント濃度は半導体層のドーパント濃度より高い。
照射は前面照射（ＦＳＩ）、または好ましくは裏面照射（ＢＳＩ）とすることができる。
好ましくは、検出器デバイスは、半導体層に形成されかつ検出領域を絶縁するために２つの検出領域の間に位置する、第１導電型の半導体領域を含み、ここで半導体領域（４５）はオーミックコンタクト、ウェル、または深いウェルのうちの少なくとも１つである。この半導体領域は制御領域の強い絶縁をもたらす。
ＢＳＩを実施する場合、２つの検出領域の間に位置する半導体領域はウェルまたは深いウェルであり、画素回路要素を受容するように配設することができる。検出領域の絶縁を確保しながらデバイスのサイズをかなり縮小することができるので、これは非常に有利である。
本発明の他の利点および新規の特徴は、以下の詳細な説明を添付の図面と併せて考察することにより、さらに明瞭になるであろう。
本発明は、以下の説明および添付の図面に照らしていっそう理解が深まるはずである。
ＴＯＦシステムの基本的動作原理を示す。 先行技術に係るデバイスの上面図を示す。 １つの電流状態にある図２Ａのデバイスの断面図を示す。 別の電流状態にある図２Ａのデバイスの断面図を示す。 制御領域が検出領域を包囲する、先行技術に係る画素の上面図を示す。 本発明に係る検出器デバイスの第１実施形態の上面図を示す。 図４の検出器デバイスの線Ａ−Ａ´に沿って切った断面図を示す。 本発明の別の実施形態に係る検出器デバイスの断面図を示す。 照射が裏面照射である、本発明のさらなる実施形態に係る検出器デバイスの断面図を示す。 本発明のＦＳＩ実施形態とＢＳＩ実施形態との相違を示す。
本発明の利点および新規の特徴は、以下の詳細な説明を添付の図面と併せて考察することにより、さらに明瞭になるであろう。
本発明をｐ型エピタキシャル層および基板に関連して説明するが、本発明はその範囲内に、ｐおよびｎ領域がそれぞれｎおよびｐ領域になる相補型デバイスを含む。当業者は、本発明の趣旨から逸脱することなく、そのような変更を加えることができる。
また、ｎ、ｐ、ｎ＋、ｐ＋、ｐ−、およびｐ−−、ｎウェル、ｐウェル、深いｎウェル、および深いｐウェルという用語は、当業者にはよく知られていることを理解されたい。ｎ、ｐ、ｎ＋、ｐ＋、ｐ−、およびｐ−−という用語は、当業者にはよく知られている半導体材料におけるドーピングレベルの範囲を指す。
ｎおよびｐという用語は、ｎドープ領域およびｐドープ領域、通常はそれぞれヒ素およびホウ素のドープ領域を指す。ｎ＋、ｐ＋はそれぞれ、ＮウェルおよびＰウェル用の高ドープされた浅いコンタクト領域を指す。ｐ−はＰウェルのような低濃度にドープされたｐ型領域を指し、ｐ−−は、ｐ−より少なくとも２桁低い真性濃度に近い、非常に低濃度にドープされたｐ型領域を指す。この場合、ｐ−−は、約５５０〜１０ｋΩ・ｃｍの抵抗率を持つエピタキシャル高抵抗層または高オーミック層とすることができる。例えば、ｐ−−に対するこの値に基づいて、ｐ−濃度は約１５Ω・ｃｍ〜１００Ω・ｃｍの抵抗率に相応させることができ、ｐ＋＋は約０．０１〜１Ω・ｃｍの抵抗率に相応させることができる。
ロジックのようなＣＭＯＳのベースラインアプリケーションに使用される標準的半導体材料は、１５Ω・ｃｍの抵抗率を持つエピタキシャル層および０．００１Ω・ｃｍの抵抗率を持つ基板である。
ＲＦおよび電力用高電圧用途の場合、エピタキシャル層の抵抗率は、４μｍの厚さで約５０Ω・ｃｍないし１２０Ω・ｃｍである。
ＣＡＰＤのような撮像素子の場合、１０ないし２３μｍの厚さで５００Ω・ｃｍないし１０ｋΩ・ｃｍの抵抗率を持つエピタキシャル層が一般的に、０．０１Ω・ｃｍないし１Ω・ｃｍの抵抗率を持つ、別名バルクとしても知られる基板と共に使用される。
本発明は、前面照射（ＦＳＩ）デバイスおよび裏面照射（ＢＳＩ）デバイスの両方に関係する実施形態に関する。前面照射デバイスおよび裏面照射デバイスは、入射光と比較したチップ上の回路の位置に注目することによって定義される。ＦＳＩは、光が回路と同じ側に入射するデバイスを意味する。ＦＳＩでは、光は回路の前面に入射し、読出回路を通過し、光検出器に集光される前に相互結合する。
対照的に、ＢＳＩは、回路が配置されていない反対側に光が入射するデバイスを意味する。ＢＳＩ構造を使用することの裏にある趣旨は、回路を通過する間に光が失われないということである。
図３は、本発明に係る検出器デバイスの第１実施形態の上面図を示す。図３では、検出器デバイスは半導体層４０に形成された４つのタップを含む。各タップは、検出領域ＤＥＴ０、ＤＥＴ１によってそれぞれ包囲された制御領域ＭＩＸ０、ＭＩＸ１を含む。検出領域は、図３に示されるように矩形の形状とすることができるが、それに限定されない。ソース４１は制御領域ＭＩＸ０に電流を注入し、制御領域ＭＩＸ１に電流をドレインする。このソースは半導体層４０の制御領域ＭＩＸ０、ＭＩＸ１の間に多数キャリア電流を発生させる。多数電流は電界に関連付けられる。図３に提示される構成では、多数キャリアは正孔ｈ＋であり、少数キャリアは電子ｅ−である。図４における線Ａ‐Ａ´は、図５のために断面が作成される位置を示す。
図４では、検出器デバイスは正方形として描かれている。円形または多角形のような、しかしそれに限らず、別の潜在的なジオメトリを有利に実施することができるように、制御ＭＩＸ電極は検出器電極リングによって封止されたアイランドであることに言及することは重要である。
図５では、多数正孔電流は実線で示され、その方向は矢印によって表示される。電磁放射線４３、例えば光子が層４０に入射すると、幾つかの電子正孔対が層４０に生成される。電子正孔対は存在する電界によって分離され、この電界は流れる多数正孔電流に関連付けられる。少数キャリア４２は、多数キャリアがドレインされる領域により近い検出領域、すなわち、ここではＤＥＴ０に向かって移動する。ＤＥＴ１もまた、ＭＩＸ０およびＭＩＸ１に印加される電位に応じて起動することができる。電子の移動は、流れる多数電流に関連付けられる現在の電界に基づくドリフトによる。
制御領域ＭＩＸ０、ＭＩＸ１は少なくともＰウェル２８、３１を含む。それらは３つの異なる領域ｐ＋、Ｐウェル、および深いＰウェルを含むことができる。高ドープされた半導体コンタクト２７、３０、例えばｐ＋コンタクトは、Ｐウェル２８、３１の上に形成することができる。このコンタクトに高濃度ドーピングを行うことにより、ソース４１を介して多数電流を注入するために使用されるオーミックコンタクトが生成される。Ｐウェルの下に深いＰウェル２９、３２を設けることもできる。深いＰウェルの目的は、エピタキシャル層の電位の適正な制御をもたらし、かつ２つのＭＩＸコンタクトの間の側方電界を増強するために、制御電極を層４０内により深く伸長させることである。
検出領域ＤＥＴ０、ＤＥＴ１は、生成された少数キャリア４２を捕集するために、半導体層４０とｐｎ接合を形成する少なくともＮウェル２４、２６を含むことができる。検出領域ＤＥＴ０、ＤＥＴ１は、生成された少数キャリア４２を捕集するために半導体層４０と共にＮ＋／ＰＳＵＢ、Ｎウェル／ＰＳＵＢ、ＤＮウェル／ＰＳＵＢフォトダイオードのようなｐｎ接合光検出器を形成する、Ｎ＋インプラント、Ｎウェル、または深いＮウェルの任意の組合せとすることのできるｎ型領域を含むことができるが、それに限定されない。検出領域ＤＥＴ０、ＤＥＴ１はまた、回路２１、２２とオーミックコンタクトを形成し、かつ例えば読出回路を介して少数キャリアの読出を可能にするために、Ｎウェル２４、２６の上に形成されたｎ＋コンタクト２３、２５を含むこともできる。ｐｎ接合の検出を介して電子がＮウェル２４、２６内に拡散する可能性および速度を高めるために、かつこうして検出器の感度を高めるために、Ｎウェル２４、２６を正孔電流ソースＭＩＸ０、ＭＩＸ１の近くに配置する必要がある。Ｎウェルは、２つのＭＩＸ電極の間の側方電界によって捕捉され、かつより高いバイアスを持つタップの方向にドリフトされた、光生成された電子を捕捉することができなければならない。
先行技術では、図３によって示されるように、ｐ型制御領域６、８はｎ型検出領域５、７を包囲し、ｐ型層に形成される。これは、検出領域５、７が包囲制御領域６、８によって電気的に絶縁され、かつ捕捉された少数キャリアの漏れが起こり得ないことを意味する。検出領域の間に短絡が形成できない。ＦＳＩ（前面照射）では、ＣＡＰＤの実施に使用されるウェハ材料は通常、ｐ−−ドープされたエピタキシャル層であり、そこにフォトダイオードおよび画素の回路が形成される。ｐ−−層は、５００Ω・ｃｍから１０ｋΩ・ｃｍの間の抵抗率を得るために、ホウ素を低濃度にドープされる。基板もまた使用することができる。それは通常、０．０１〜１Ω・ｃｍの抵抗率を持つ、ホウ素を高濃度にドープされたｐ＋＋材料であり、その上にエピタキシャルシリコン層が形成される。通常、赤外線（ＩＲ）照射（８５０ｎｍ）の場合、基板またはウェハは７５０μｍの総厚さを有し、そのうちの上部２３μｍは、抵抗率が高い、あるいは低濃度にドープされたエピタキシャル層であり、そこに光生成された少数キャリア（ｅ−）が生成される。
エピタキシャル層の厚さは、１５〜２０μｍ程度のシリコンにおけるＩＲ光の吸収に適合するように調整される。少数キャリアは、それらを検出器またはフォトダイオード接合部のカソードによって捕集することができるように、基板ではなくエピタキシャル層で生成される必要がある。高ドープ基板内部における再結合は回避しなければならない。
本発明では、ｐ型制御領域ＭＩＸ０、ＭＩＸ１およびｎ型検出領域ＤＥＴ０、ＤＥＴ１の位置は変更され、検出領域ＤＥＴ０、ＤＥＴ１が制御領域ＭＩＸ０、ＭＩＸ１を包囲する。本発明では、制御領域ＭＩＸ０、ＭＩＸ１は検出領域によって封止されたアイランドである。この変更によって、２つのＭＩＸ電極の間の分離としてＮウェル検出器領域を使用することにより、消費電力について妥協することなく、ノード間の距離を低減することが可能になる。したがって、２つのＭＩＸコンタクト間の抵抗は高いままであり、画素サイズは縮小される。制御領域および検出領域の位置を相互交換することによって、ｎ型検出領域ＤＥＴ０、ＤＥＴ１は今やより近くなり、それは捕捉された少数キャリアの短絡の可能性を増大させる。本発明は、少数キャリアの漏れを回避するように検出領域ＤＥＴ０、ＤＥＴ１間の電気的絶縁を達成するために、半導体層４０の導電率を適応させることを提案する。Ｐウェル ＭＩＸ領域はＮウェルリングによって封止されるので、少なくとも５０Ω・ｃｍの抵抗率によって、消費電力に対する有意の影響なく、検出Ｎウェル間の充分な分離が可能になる。半導体層４０の導電率は、例えば層４０の低濃度ドーピングによって適応させることができる。層４０は例えば、先行技術におけるｐ−−の代わりにｐ−をドープすることができる。層４０のドーピング濃度をわずかに高くすることにより、層における正孔の濃度をわずかに増大し、こうして層４０における電子の濃度をわずかに低下させることができる。低抵抗層により、検出領域ＤＥＴ０、ＤＥＴ１で捕捉される電子はもはや漏れることができない。検出領域ＤＥＴ０、ＤＥＴ１の周囲および間の領域はそのような絶縁を達成する必要がある。
層４０はまた、半導体層に形成されかつ検出領域の間に位置する半導体領域をも含むことができる。層４０は、２つのタップを電気的に分離するために検出要素ＤＥＴ０、ＤＥＴ１の間に、浅いｐ＋層、Ｐウェル、または深いＰウェルとすることのできるｐ型注入半導体領域４５をも含むことができる。２つのタップを分離するためにＮウェルノードの間に、浅いｐ＋またはより深いＰウェルの層を実現することもできる。この実施形態は図６で、ＦＳＩの場合には提示されず、ＢＳＩの場合に対してのみ提示されているが、この実施形態はＦＳＩおよびＢＳＩの場合の両方に実現することができることを理解されたい。
図６に提示するさらなる実施形態では、層４０は基板４４に形成することができる。基板４４におけるドーパントの濃度は、層４０の１つより高くすることができる。例えば基板４４はｐ＋＋層とすることができる一方、層４０はｐ−層とすることができる。これは、デバイスが作製される初期基板４４がｐ＋＋である場合には、制御および検出領域ＭＩＸ０、ＭＩＸ１、ＤＥＴ０、およびＤＥＴ１を形成する前に、低濃度ｐ−ドープ層４０を上に形成する必要があることを意味する。検出領域ＤＥＴ０、ＤＥＴ１の間の層４０の導電率は、電気的絶縁を達成しかつ少数キャリアの漏れを回避するように、適応させる必要がある。
図５、および図６によって示される実施形態では、照射４３は前面照射（ＦＳＩ）である。すなわち、光は層４０の回路２２、２１と同じ側に入射する。
図７に提示されたさらなる実施形態では、照射４６は裏面照射（ＢＳＩ）であり、チップの反対側上から基板４４上に入射する。ＢＳＩの場合、エピタキシャル層４０は、目的とする用途の照射波長に応じて、例えば５〜１００μｍ（好ましくは５〜３０μｍ）の範囲に薄層化される。高ドープ基板層４４は、選択される工程フローに応じて、１〜３μｍ程度の薄い層に置換される。この浅い注入層４４のドーピングは、ＦＳＩの場合、元のＳＵＢｐ＋＋層４４と同程度である。
ＢＳＩの場合、低ドープＰ−−エピタキシャルシリコンおよび高ドープｐ＋＋基板に対し同一命名法を適用することができるように、同一ウェハ材料が使用される。
ＢＳＩとＦＳＩとの間の相違は、ＢＳＩの場合、高ドープｐ＋＋基板の大部分が、ＢＳＩ加工の裏面研磨工程によって消費されることである。ウェハの裏面が、前面すなわち光が入射する光学領域になる。基板の大部分は、低ドープまたは高抵抗率のエピタキシャル層が露出するように背面研磨される。
ＦＳＩからＢＳＩへのこの変更によって、デバイスのフィルファクタに影響を及ぼすことなく、画素２０の全体サイズを縮小するために、回路要素を領域４５の内部でタップ間に配置することが可能になる。領域４５の機能は、検出器間に電気的分離をもたらすことであり、回路を含むことができる。２つのタップを分離させるために、ＤＥＴ０、ＤＥＴ１領域間に位置する領域４５に、浅いｐ＋、Ｐウェル、または深いＰウェルインプラントを適用することができる。領域４５は電気的に浮遊するアイランドとするか、あるいは本発明の実施形態では画素回路が埋め込まれる位置に接地することができる。Ｐウェルまたは深いＰウェルインプラントが適用される場合、領域４５は回路要素（図８の画素回路）を受け入れることができ、画素の回路要素領域と呼ぶことができる。
そのような場合、ｐ−層４０の抵抗率は、標準的ＣＭＯＳのベースラインドーピング、例えば１５Ω・ｃｍとすることができる。５５０Ω・ｃｍないし１０ｋΩ・ｃｍのｐ−−エピタキシャル層も、２つのタップを分離するために、領域４５と共に使用することができる。裏面照射を実現することにより、より効率的な集光が可能になる。結果的に得られる像はデジタルノイズが少なく、微光性能を改善することができる。
図６では、検出器デバイスは層４０および基板４４により提示される。デバイスはまた、層４０の導電率が検出領域ＤＥＴ０およびＤＥＴ１の間に電気的絶縁をもたらすように適応された場合、図５のように１つの層４０だけで実施することもできる。
図８では、前面照射（配置Ａ）と裏面照射（配置Ｂ）との間の相違がさらによく提示されている。ＢＳＩの場合、エピタキシャル層は、目的とする用途の照射波長に応じた深さに、例えば、赤外照射波長の場合、５〜１００μｍおよび好ましくは５〜３０μｍに薄層化される。図６および図７の高ドープ基板層４４は、選択される工程フローに応じて、１〜３μｍ程度の薄層に置き換えられる。この浅い注入層４４のドーピングは、図７におけるＦＳＩの場合の元のＳＵＢｐ＋＋層４４と同程度である。ＦＳＩの場合、半導体領域４５は画素回路要素を受容するように構成されないことを理解されたい。

Claims (9)

  1. ‐ 多数キャリアおよび少数キャリアの対をそこで生成させるために電磁放射線（４３、４６）が入射することができ、かつ第１導電型のドーパントがドープされた半導体層（４０）と、
    ‐ 前記第１導電型のドーパントがドープされ、前記半導体層（４０）に形成された少なくとも２つの制御領域（ＭＩＸ０、ＭＩＸ１）と、
    ‐ 前記半導体層（４０）の前記２つの制御領域（ＭＩＸ０、ＭＩＸ１）の間に、多数キャリア電流を生成するためのソース（４１）であって、前記多数電流が電界に関連付けられている、ソース（４１）と、
    ‐ 接合部を形成しかつ生成された少数キャリア（４２）を捕集するために前記半導体層（４０）に形成され、前記第１導電型とは逆の第２導電型のドーパントをドープされた少なくとも２つの検出領域（ＤＥＴ０、ＤＥＴ１）であって、前記少数キャリア（４２）が、前記多数キャリア電流に関連付けられる電界の影響下で、前記２つの検出領域（ＤＥＴ０、ＤＥＴ１）のうちの一方の方向に送られて成る、検出領域（ＤＥＴ０、ＤＥＴ１）と、
    を含み、
    ‐ 前記検出領域（ＤＥＴ０、ＤＥＴ１）は少なくとも２つのタップを形成するために前記制御領域（ＭＩＸ０、ＭＩＸ１）を包囲し、
    ‐前記半導体層（４０）の前記第１導電型のドーパントの濃度は、前記検出領域（ＤＥＴ０、ＤＥＴ１）からの少数キャリアの漏れを防止することによって前記検出領域（ＤＥＴ０、ＤＥＴ１）の間に電気的絶縁をもたらす、
    電磁放射線（４３、４６）を検出するための、多数電流によって補助される検出器デバイスであって、
    ‐ 前記半導体層（４０）が形成される半導体基板（４４）の厚さは裏面照射用に構成され、
    ‐ 前記検出器デバイスは、前記検出領域（ＤＥＴ０、ＤＥＴ１）を絶縁するために前記半導体層（４０）に形成されかつ前記２つの検出領域（ＤＥＴ０、ＤＥＴ１）の間に位置する前記第１導電型の半導体領域（４５）をさらに含み、前記半導体領域（４５）はウェルまたは深いウェルであり、かつ画素回路要素（ＰＩＸＥＬ回路２１、２２）を含む、
    ことを特徴とする、検出器デバイス。
  2. 前記半導体層（４０）はｐ−ドープエピタキシャル層である、請求項１に記載の検出器デバイス。
  3. 前記半導体層（４０）はｎ−ドープエピタキシャル層である、請求項１に記載の検出器デバイス。
  4. 前記半導体層（４０）は第１導電型のドーパントをドープされた半導体基板（４４）上に形成され、前記半導体基板（４４）のドーパント濃度は前記半導体層（４０）のドーパント濃度より高い、請求項１〜３のいずれか一項に記載の検出器デバイス。
  5. 前記検出領域（ＤＥＴ０、ＤＥＴ１）は、前記第１導電型とは逆の導電型のドーパントをドープされたウェル（２４、２６）を含む、請求項１〜４のいずれか一項に記載の検出器デバイス。
  6. 前記検出領域（ＤＥＴ０、ＤＥＴ１）は、前記半導体層（４０）の前記逆の導電型の前記ウェル（２４、２６）の上に形成されたオーミックコンタクト（２３、２５）をさらに含む、請求項５に記載の検出器。
  7. 前記制御領域（ＭＩＸ０、ＭＩＸ１）は、第１導電型のドーパントをドープされたウェル（２８、３１）を含む、請求項１〜６のいずれか一項に記載の検出器デバイス。
  8. 前記制御領域（ＭＩＸ０、ＭＩＸ１）は、前記半導体層（４０）の前記第１導電型の前記ウェル（２８、３１）の上に形成されたオーミックコンタクト（２３、２５）をさらに含む、請求項７に記載の検出器デバイス。
  9. 前記制御領域（ＭＩＸ０、ＭＩＸ１）の間に強い電界をもたらすために、前記半導体層（４０）の前記制御領域（ＭＩＸ０、ＭＩＸ１）の前記ウェル（２８、３１）の下に形成された、第１導電型のドーパントをドープされた深いウェル（２９、３２）をさらに含む、請求項７または８に記載の検出器デバイス。
JP2016574400A 2014-06-27 2015-06-24 多数電流によって補助される放射線検出器デバイス Active JP6485880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019024641A JP6930805B2 (ja) 2014-06-27 2019-02-14 飛行時間型撮像素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14174824.4 2014-06-27
EP14174824.4A EP2960952B1 (en) 2014-06-27 2014-06-27 Majority carrier current assisted radiation detector device
PCT/EP2015/064244 WO2015197685A1 (en) 2014-06-27 2015-06-24 Majority current assisted radiation detector device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019024641A Division JP6930805B2 (ja) 2014-06-27 2019-02-14 飛行時間型撮像素子

Publications (2)

Publication Number Publication Date
JP2017522727A true JP2017522727A (ja) 2017-08-10
JP6485880B2 JP6485880B2 (ja) 2019-03-20

Family

ID=51059305

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016574400A Active JP6485880B2 (ja) 2014-06-27 2015-06-24 多数電流によって補助される放射線検出器デバイス
JP2019024641A Active JP6930805B2 (ja) 2014-06-27 2019-02-14 飛行時間型撮像素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019024641A Active JP6930805B2 (ja) 2014-06-27 2019-02-14 飛行時間型撮像素子

Country Status (7)

Country Link
US (2) US9716121B1 (ja)
EP (1) EP2960952B1 (ja)
JP (2) JP6485880B2 (ja)
KR (1) KR102492010B1 (ja)
CN (1) CN106575658B (ja)
BE (1) BE1023562B1 (ja)
WO (1) WO2015197685A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117117A (ja) * 2017-01-19 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子、および、撮像装置
WO2019065291A1 (ja) * 2017-09-28 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP2019161171A (ja) * 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP2020005096A (ja) * 2018-06-27 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器
WO2020017342A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017345A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017338A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017343A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017339A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020013910A (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017340A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017341A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017337A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017344A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020110695A1 (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JPWO2019031001A1 (ja) * 2017-08-09 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子装置および固体撮像装置の制御方法
WO2020158321A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び測距装置
WO2023162651A1 (ja) * 2022-02-28 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 受光素子、および電子機器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2960952B1 (en) 2014-06-27 2019-01-02 Sony Depthsensing Solutions SA/NV Majority carrier current assisted radiation detector device
EP3193369B1 (en) * 2016-01-15 2021-11-17 Sony Depthsensing Solutions N.V. A detector device with majority current and isolation means
EP3193190B1 (en) 2016-01-15 2023-04-12 Sony Depthsensing Solutions N.V. A detector device with majority current and a circuitry for controlling the current
CN107851656B (zh) 2016-03-04 2022-12-16 索尼公司 摄像装置和测距系统
KR102379380B1 (ko) * 2017-01-19 2022-03-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 촬상 소자, 및, 촬상 장치
CN110431441B (zh) * 2017-03-19 2023-09-15 科维塔公司 用于调制的图像捕获的系统和方法
EP3622561B1 (en) * 2017-05-08 2022-06-15 Vrije Universiteit Brussel Detector for fast-gated detection of electromagnetic radiation
EP3518418A1 (en) * 2018-01-30 2019-07-31 Vrije Universiteit Brussel Electronic mixer
DE102018105752B4 (de) * 2018-03-13 2019-10-24 X-Fab Semiconductor Foundries Gmbh Elektrisch modulierte Fotodiode und Verfahren zu deren Herstellung
US20190331773A1 (en) * 2018-04-27 2019-10-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Quadruple well for electrical cross-talk noise attenuation
WO2019211968A1 (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR20210002880A (ko) * 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR20210074654A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210112055A (ko) 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR20210132364A (ko) * 2020-04-27 2021-11-04 에스케이하이닉스 주식회사 이미지 센서
EP3907526B1 (en) * 2020-05-08 2024-03-13 Melexis Technologies NV A photonic mixer device
KR20220072257A (ko) * 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220094846A (ko) * 2020-12-29 2022-07-06 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220141005A (ko) * 2021-04-12 2022-10-19 에스케이하이닉스 주식회사 이미지 센싱 장치
DE102022101149A1 (de) * 2022-01-19 2023-07-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Detektor, lidar modul und verfahren zum betrieb eines lidar moduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036647A1 (de) * 2003-09-18 2005-04-21 Ic-Haus Gmbh Optoelektronischer sensor und vorrichtung zur 3d-abstandsmessung
JP2011086904A (ja) * 2009-10-14 2011-04-28 Optrima Nv フォトニックミキサ、その使用およびシステム
WO2013104718A2 (en) * 2012-01-10 2013-07-18 Softkinetic Sensors Nv Color and non-visible light e.g. ir sensor, namely a multispectral sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0875939A1 (en) * 1997-04-30 1998-11-04 Interuniversitair Micro-Elektronica Centrum Vzw A spatially-modulated detector for electromagnetic radiation
EP1513202B1 (en) * 2003-09-02 2010-01-20 Vrije Universiteit Brussel Detector for electromagnetic radiation assisted by majority current
US7843029B2 (en) * 2006-03-31 2010-11-30 National University Corporation Shizuoka University Semiconductor range-finding element and solid-state imaging device
EP2081004A1 (en) * 2008-01-17 2009-07-22 Vrije Universiteit Brussel Photospectrometer
GB201014843D0 (en) * 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
GB2486208A (en) * 2010-12-06 2012-06-13 Melexis Tessenderlo Nv Demodulation sensor and method for detection and demodulation of temporarily modulated electromagnetic fields for use in Time of Flight applications.
JP5977366B2 (ja) * 2013-01-10 2016-08-24 ソフトキネティック センサー エヌブイ カラー不可視光センサ、例えば、ｉｒセンサ、すなわち、マルチスペクトルセンサ
EP2960952B1 (en) 2014-06-27 2019-01-02 Sony Depthsensing Solutions SA/NV Majority carrier current assisted radiation detector device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036647A1 (de) * 2003-09-18 2005-04-21 Ic-Haus Gmbh Optoelektronischer sensor und vorrichtung zur 3d-abstandsmessung
JP2007506269A (ja) * 2003-09-18 2007-03-15 イーツェー−ハウス ゲーエムベーハー ３次元距離測定用の光電子センサおよびデバイス
JP2011086904A (ja) * 2009-10-14 2011-04-28 Optrima Nv フォトニックミキサ、その使用およびシステム
WO2013104718A2 (en) * 2012-01-10 2013-07-18 Softkinetic Sensors Nv Color and non-visible light e.g. ir sensor, namely a multispectral sensor

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117117A (ja) * 2017-01-19 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子、および、撮像装置
US11039094B2 (en) 2017-01-19 2021-06-15 Sony Semiconductor Solutions Corporation Light receiving element, imaging element, and imaging device
US11632504B2 (en) 2017-01-19 2023-04-18 Sony Semiconductor Solutions Corporation Light receiving element, imaging element, and imaging device
JPWO2019031001A1 (ja) * 2017-08-09 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子装置および固体撮像装置の制御方法
US11102433B2 (en) 2017-08-09 2021-08-24 Sony Semiconductor Solutions Corporation Solid-state imaging device having a photoelectric conversion element with multiple electrodes
WO2019065291A1 (ja) * 2017-09-28 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JPWO2019065291A1 (ja) * 2017-09-28 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US10840284B2 (en) 2017-09-28 2020-11-17 Sony Semiconductor Solutions Corporation Imaging element with a first and second converging portion for converging light between a first and second signal extraction portion of adjacent pixels
JP7326154B2 (ja) 2017-09-28 2023-08-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP7487253B2 (ja) 2018-03-16 2024-05-20 ソニーセミコンダクタソリューションズ株式会社 受光素子
JP2022093359A (ja) * 2018-03-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 測距素子
JP2022093360A (ja) * 2018-03-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 測距素子
JP7054639B2 (ja) 2018-03-16 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP7487252B2 (ja) 2018-03-16 2024-05-20 ソニーセミコンダクタソリューションズ株式会社 受光素子
JP2019161171A (ja) * 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP7146483B2 (ja) 2018-06-27 2022-10-04 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器
US11800251B2 (en) 2018-06-27 2023-10-24 Sony Semiconductor Solutions Corporation Light receiving device and method for controlling same, and electronic apparatus comprising dual comparison circuits with supplied zero reset signals
JP2020005096A (ja) * 2018-06-27 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器
JPWO2020017337A1 (ja) * 2018-07-18 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11538942B2 (en) 2018-07-18 2022-12-27 Sony Semiconductor Solutions Corporation Light receiving element and ranging module having light receiving regions and an isolation portion between adjacent light receiving regions
KR20210032947A (ko) * 2018-07-18 2021-03-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리 측정 모듈
KR20210033935A (ko) * 2018-07-18 2021-03-29 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리측정 모듈
KR102675996B1 (ko) * 2018-07-18 2024-06-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리측정 모듈
JPWO2020017341A1 (ja) * 2018-07-18 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JPWO2020017342A1 (ja) * 2018-07-18 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JPWO2020017343A1 (ja) * 2018-07-18 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JPWO2020017344A1 (ja) * 2018-07-18 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017342A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017344A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017345A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017337A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11362126B2 (en) 2018-07-18 2022-06-14 Sony Semiconductor Solutions Corporation Light reception device and distance measurement module
WO2020017341A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017340A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11378659B2 (en) 2018-07-18 2022-07-05 Sony Semiconductor Solutions Corporation Light reception device and distance measurement module
JP2020013910A (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP7175655B2 (ja) 2018-07-18 2022-11-21 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
KR20210032298A (ko) * 2018-07-18 2021-03-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리측정 모듈
JP7225195B2 (ja) 2018-07-18 2023-02-20 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017339A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11652175B2 (en) 2018-07-18 2023-05-16 Sony Semiconductor Solutions Corporation Light reception device and distance measurement module
JP7279014B2 (ja) 2018-07-18 2023-05-22 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11670664B2 (en) 2018-07-18 2023-06-06 Sony Semiconductor Solutions Corporation Light-receiving element and distance measurement module using indirect time of flight
JP7297751B2 (ja) 2018-07-18 2023-06-26 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2020017343A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
TWI837140B (zh) * 2018-07-18 2024-04-01 日商索尼半導體解決方案公司 受光元件及測距模組
WO2020017338A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
TWI822807B (zh) * 2018-07-18 2023-11-21 日商索尼半導體解決方案公司 受光元件及測距模組
JP7395462B2 (ja) 2018-07-18 2023-12-11 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
KR102613095B1 (ko) 2018-07-18 2023-12-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리 측정 모듈
KR102613094B1 (ko) 2018-07-18 2023-12-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자 및 거리측정 모듈
JP7451395B2 (ja) 2018-07-18 2024-03-18 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11916154B2 (en) 2018-07-18 2024-02-27 Sony Semiconductor Solutions Corporation Light receiving element and ranging module having a plurality of pixels that each includes voltage application units and charge detection units
WO2020110695A1 (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP7426347B2 (ja) 2019-02-01 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び測距装置
JPWO2020158321A1 (ja) * 2019-02-01 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び測距装置
WO2020158321A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び測距装置
WO2023162651A1 (ja) * 2022-02-28 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 受光素子、および電子機器

Also Published As

Publication number Publication date
EP2960952B1 (en) 2019-01-02
EP2960952A1 (en) 2015-12-30
WO2015197685A1 (en) 2015-12-30
JP6485880B2 (ja) 2019-03-20
KR102492010B1 (ko) 2023-01-26
BE1023562B1 (fr) 2017-05-04
CN106575658A (zh) 2017-04-19
KR20170040124A (ko) 2017-04-12
CN106575658B (zh) 2018-11-13
US20170301708A1 (en) 2017-10-19
JP6930805B2 (ja) 2021-09-01
US10056416B2 (en) 2018-08-21
US20170194367A1 (en) 2017-07-06
JP2019134167A (ja) 2019-08-08
US9716121B1 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
JP6930805B2 (ja) 飛行時間型撮像素子
US11579267B2 (en) High-speed light sensing apparatus
US9257589B2 (en) Single photon avalanche diode with second semiconductor layer burried in epitaxial layer
KR102311615B1 (ko) 다수 전류 및 분리 수단을 갖는 검출기 디바이스
KR102094738B1 (ko) Ｐｎ-구조의 게이트 복조 화소
JP7191868B2 (ja) 単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法
JP2017005276A (ja) シングルフォトンアバランシェダイオード
JP2015005752A (ja) イメージセンサで使用される埋め込みフォトダイオードの改良
KR102114198B1 (ko) 광자 검출을 위한 반도체 구조체
US7564022B1 (en) Method and device for time-gating the sensitivity of an imager structure
CN111279493A (zh) 电离辐射和电离粒子的集成传感器
KR20200006083A (ko) 전자기 방사선의 고속-게이트 검출을 위한 검출기
CN108933149B (zh) 成像传感器像素及系统

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20181212

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6485880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190524

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250