JP2017504192A - 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成 - Google Patents

埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成 Download PDF

Info

Publication number
JP2017504192A
JP2017504192A JP2016539219A JP2016539219A JP2017504192A JP 2017504192 A JP2017504192 A JP 2017504192A JP 2016539219 A JP2016539219 A JP 2016539219A JP 2016539219 A JP2016539219 A JP 2016539219A JP 2017504192 A JP2017504192 A JP 2017504192A
Authority
JP
Japan
Prior art keywords
gate
mos transistor
drain region
source
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016539219A
Other languages
English (en)
Other versions
JP6503359B2 (ja
JP2017504192A5 (ja
Inventor
リム クワンヨン
リム クワンヨン
ウォルター ブラッチフォード ジェームズ
ウォルター ブラッチフォード ジェームズ
エス エクボーテ シャシャンク
エス エクボーテ シャシャンク
チョイ ヨウンスン
チョイ ヨウンスン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2017504192A publication Critical patent/JP2017504192A/ja
Publication of JP2017504192A5 publication Critical patent/JP2017504192A5/ja
Application granted granted Critical
Publication of JP6503359B2 publication Critical patent/JP6503359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

記載される例において、集積回路（１００）が、フィールド酸化物（１０６）に隣接するＭＯＳトランジスタ（１０８）、及びＭＯＳトランジスタ（１０８）に近接するフィールド酸化物（１０６）上のゲート構造（１１０）で形成される。エピタキシャルソース−ドレイン（１２４）とフィールド酸化物（１０６）との間のギャップ（１４６）が、ギャップ（１４６）における二酸化シリコンベースのギャップ充填材（１４８）で形成される。露出されたエピタキシャルソース−ドレイン領域（１２４）上に金属シリサイド（１５０）が形成される。ＣＥＳＬ（１５２）が集積回路（１００）の上に形成され、ＰＭＤ層（１５４）がＣＥＳＬ（１５２）の上に形成される。エピタキシャルソース−ドレイン領域（１２４）上の金属シリサイド（１５０）への電気的接続を成すために、コンタクト（１５６）がＰＭＤ層（１５４）及びＣＥＳＬ（１５２）を介して形成される。

Description

本願は、概して集積回路に関し、特に、集積回路におけるＭＯＳトランジスタのエピタキシャル領域に関連する。
集積回路は、エピタキシャルソース−ドレイン領域を備えた金属酸化物半導体（ＭＯＳ）トランジスタを含み得る。例えば、ｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタは、シリコンゲルマニウムエピタキシャルソース−ドレイン領域を有し得る。ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタは、リンドープされたシリコンエピタキシャルソース−ドレイン領域を有し得る。エピタキシャルソース−ドレイン領域の１つの例が、シャロートレンチアイソレーション（ＳＴＩ）プロセスによって形成されるフィールド酸化物に隣接し得る。エピタキシャルソース−ドレイン領域は、高角度の表面ファセット、及びエピタキシャル材料とフィールド酸化物の誘電性材料との間のキャビティを有し得る。
ゲート構造が、ゲート構造の横方向表面上の誘電性スペーサ材料がキャビティ内へ及びエピタキシャル材料へ下方に延在し得るように、エピタキシャルソース−ドレイン領域に近接するフィールド酸化物上に位置し得、そのため、エピタキシャルソース−ドレイン領域上の金属シリサイドのためのエリアが低減される。エピタキシャルソース−ドレイン領域上に配置されるコンタクトが、この低減されたシリサイドエリアに起因して及び場合によってはソース−ドレイン領域へのコンタクトの整合トレランスと組み合わさって、ＭＯＳトランジスタへの高抵抗接続を提供する恐れがある。
記載される例において、フィールド酸化物に隣接するＭＯＳトランジスタと、ＭＯＳトランジスタのソース−ドレイン領域に近接するフィールド酸化物上のゲート構造とを含む集積回路が、フィールド酸化物とＭＯＳトランジスタのゲート構造との間のソース−ドレインを露出させるパターニングされたエピタキシーハードマスク層を、ＭＯＳトランジスタ及びフィールド酸化物上のゲート構造の上に形成することによって形成される。フィールド酸化物に隣接するＭＯＳトランジスタのエピタキシャルソース−ドレイン領域が高角度の表面ファセットを有し得、エピタキシャル半導体材料とフィールド酸化物の誘電性材料との間にギャップが存在し得るように、半導体材料がソース−ドレイン領域にエピタキシャル形成される。二酸化シリコンベースのギャップ充填材が、エピタキシャル半導体材料とフィールド酸化物の誘電性材料との間のギャップに形成される。その後、ソース−ドレインスペーサが、ＭＯＳゲート構造、及びフィールド酸化物上のゲート構造の横方向表面に近接して形成される。露出されたエピタキシャル半導体材料上に金属シリサイドが形成される。コンフォーマルコンタクトエッチストップライナーが、ＭＯＳトランジスタと、フィールド酸化物上のゲート構造との上に形成される。コンタクトが、フィールド酸化物に隣接するエピタキシャルソース−ドレイン領域上の金属シリサイドに対して形成される。
ギャップ充填材を含む例示の集積回路の断面である。
製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。 製造の連続的段階で示される、図１の集積回路の断面である。
製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。 製造の連続的段階で示される別の例示の集積回路の断面である。
フィールド酸化物に隣接するＭＯＳトランジスタと、ＭＯＳトランジスタのソース−ドレイン領域に近接するフィールド酸化物上のゲート構造とを含む集積回路が、フィールド酸化物とＭＯＳトランジスタのゲート構造との間でソース−ドレインを露出させるパターニングされたエピタキシーハードマスク層を、ＭＯＳトランジスタと、フィールド酸化物上のゲート構造との上に形成することによって形成される。フィールド酸化物に隣接するＭＯＳトランジスタのエピタキシャルソース−ドレイン領域が高角度の表面ファセットを有し得、エピタキシャル半導体材料とフィールド酸化物の誘電性材料との間にギャップが存在し得るように、半導体材料がソース−ドレイン領域にエピタキシャル形成される。二酸化シリコンベースのギャップ充填材が、エピタキシャル半導体材料とフィールド酸化物の誘電性材料との間のギャップに形成される。
一つの例示の製造プロセスシーケンスにおいて、二酸化シリコンベースの誘電性材料のコンフォーマル層が、エピタキシャル半導体材料とフィールド酸化物との間のギャップ内へ延在して、集積回路の上に形成される。続いて、等方性エッチバックプロセスが、ギャップ充填材を残して、ＭＯＳトランジスタと、及びフィールド酸化物上のゲート構造との上から二酸化シリコンベースの誘電性材料を取り除く。主として非シリコン二酸化物であるソース−ドレインスペーサが、ＭＯＳトランジスタのゲート構造、及びフィールド酸化物上のゲート構造に近接して形成され、これらは有利にも、フィールド酸化物に隣接するＭＯＳトランジスタのエピタキシャルソース−ドレイン領域の少なくとも半分を露出されたままとする。
別の例示の製造プロセスシーケンスにおいて、ソース−ドレインスペーサの二酸化シリコンベースの第１のサブ層が、エピタキシャル半導体材料とフィールド酸化物との間のギャップ内へ延在して、集積回路の上にコンフォーマルに（conformally）形成される。続いて、異方性エッチバックプロセスが、ＭＯＳトランジスタのゲート構造及びフィールド酸化物上のゲート構造に近接する第１のソース−ドレインスペーサを残して、ＭＯＳトランジスタの頂部表面及びフィールド酸化物上のゲート構造の頂部表面から第１のサブ層を取り除く。フィールド酸化物上のゲート構造上の第１のスペーサは、エピタキシャル半導体材料とフィールド酸化物との間のギャップ内へ延在して、ギャップ充填材を提供する。ソース−ドレインスペーサのシリコン窒化物ベースの第２のサブ層が、集積回路の上にコンフォーマルに形成される。異方性エッチバックが、シリコン窒化物ベースの第２のスペーサを残すように第２のサブ層を取り除く。フィールド酸化物に隣接するＭＯＳトランジスタのエピタキシャルソース−ドレイン領域の少なくとも３分の１が露出される。
上述の例示の製造プロセスシーケンスのいずれかなどによる、ギャップ充填材の形成に続いて、露出されたエピタキシャルソース−ドレイン領域上に金属シリサイドが形成される。集積回路の上にコンフォーマルコンタクトエッチストップ層（ＣＥＳＬ）が形成され、ＣＥＳＬの上にプレメタル誘電体（ＰＭＤ）層が形成される。エピタキシャルソース−ドレイン領域上の金属シリサイドへの電気的接続を成すために、ＰＭＤ層及びＣＥＳＬを介してコンタクトが形成される。
図１は、ギャップ充填材を含む例示の集積回路の断面である。集積回路１００が基板１０２内及び上に形成され、基板１０２は、基板１０２の頂部表面まで延在する単結晶シリコンなどの半導体材料１０４を含む。例えばＳＴＩプロセスを用いて、基板１０２にフィールド酸化物１０６が形成される。
集積回路１００は、フィールド酸化物１０６に近接する第１の極性を有する第１のＭＯＳトランジスタ１０８、第１のＭＯＳトランジスタ１０８に近接するフィールド酸化物１０６上のゲート構造１１０、及び第２の反対の極性を有する第２のＭＯＳトランジスタ１１２を含む。フィールド酸化物１０６の頂部表面１１４が、第１のＭＯＳトランジスタ１０８の下の半導体材料１０４の頂部表面１１６と２０ナノメートル内の共面である。
第１のＭＯＳトランジスタ１０８は、半導体材料１０４の頂部表面においてゲート誘電体層１１８を含む。ゲート誘電体層１１８は、半導体材料１０４の熱酸化によって形成される二酸化シリコンを含み得る。ゲート誘電体層１１８は、ハフニウム酸化物、ジルコニウム酸化物、及び／又はタンタル酸化物など、高誘電率を有する堆積された誘電性材料を含み得る。第１のＭＯＳトランジスタ１０８は、ゲート誘電体層１１８の上のゲート１２０を含む。ゲート１２０は、通常はポリシリコンと称される、多結晶シリコンを含み得る。第１のＭＯＳトランジスタ１０８は、ゲート１２０の横方向表面上のゲートオフセットスペーサ１２２を含み得る。ゲートオフセットスペーサ１２２は、熱酸化物、堆積された二酸化シリコン、及び／又は堆積されたシリコン窒化物の一つ又は複数の層を含み得る。第１のＭＯＳトランジスタ１０８は、第１のエピタキシャルソース−ドレイン領域１２４がフィールド酸化物１０６に隣接するように、ゲート１２０とフィールド酸化物１０６との間の基板１０２において第１のエピタキシャルソース−ドレイン領域１２４を含む。第１のＭＯＳトランジスタ１０８はまた、第１のエピタキシャルソース−ドレイン領域１２４とは反対のゲート１２０に近接する基板１０２における、第２のエピタキシャルソース−ドレイン領域１２６を含む。第１のＭＯＳトランジスタ１０８は、ゲート１２０に横方向に近接する、及び存在する場合ゲートオフセットスペーサ１２２に隣接する、ソース−ドレインスペーサ１２８を含む。ソース−ドレインスペーサ１２８は、シリコン窒化物、及び／又はシリコンオキシナイトライド、又はその他の非シリコン二酸化物誘電性材料の一つ又は複数の層を含む。第１のＭＯＳトランジスタ１０８は、ソース−ドレインスペーサ１２８の下の二酸化シリコンベースの誘電性材料の任意選択のスペーサライナー１３０を含み得る。スペーサライナー１３０は、３ナノメートル〜１０ナノメートルの厚みであり得る。
ゲート構造１１０は、ゲート誘電体層１１８が、半導体材料１０４及びフィールド酸化物１０６上に同時に堆積される堆積された誘電体層である場合、ゲート誘電体層１１８と同じ材料のゲート誘電体層を有し得る。一方、ゲート誘電体層１１８が、酸化物層上に形成しない熱成長されたフィールド酸化物１０６である場合、図１に示したように、ゲート構造１１０にはゲート誘電体層がない可能性がある。ゲート構造１１０は、フィールド酸化物１０６の上の、及び存在する場合はゲート構造１１０のゲート誘電体層の上の、ゲート１３２を含む。本例において、ゲート１３２は、第１のＭＯＳトランジスタ１０８に近接するフィールド酸化物１０６の端部に重ならない。ゲート１３２は、第１のＭＯＳトランジスタ１０８のゲート１２０と同じ組成及び構造を有し得る。ゲート構造１１０は、第１のＭＯＳトランジスタ１０８がゲートオフセットスペーサ１２２を含む場合、ゲート１３２の横方向表面上のゲートオフセットスペーサ１３４を含み得る。ゲートオフセットスペーサ１３４は、第１のＭＯＳトランジスタ１０８のゲートオフセットスペーサ１２２と同様の組成及び構造を有し得る。ゲート構造１１０は、ゲート１３２に横方向に近接する、及び存在する場合はゲートオフセットスペーサ１３４に隣接する、ソース−ドレインスペーサ１３６を含む。ソース−ドレインスペーサ１３６は、第１のＭＯＳトランジスタ１０８のソース−ドレインスペーサ１２８と同じ構造及び組成を有する。ゲート構造１１０は、第１のＭＯＳトランジスタ１０８において存在する場合、スペーサライナー１３０を含み得る。
第２のＭＯＳトランジスタ１１２は、半導体材料１０４の頂部表面においてゲート誘電体層１３８を含む。ゲート誘電体層１３８は、場合によっては、第１のＭＯＳトランジスタ１０８のゲート誘電体層１１８と同じ組成及び構造を有し得る。第２のＭＯＳトランジスタ１１２は、ゲート誘電体層１３８の上のゲート１４０を含む。ゲート１４０は、場合によっては、第１のＭＯＳトランジスタ１０８のゲート１２０と同様の組成及び構造を有し得る。第２のＭＯＳトランジスタ１１２は、ゲート１４０の横方向表面上のゲートオフセットスペーサ１４２を含み得る。ゲートオフセットスペーサ１４２は、熱酸化物、堆積された二酸化シリコン、及び／又は堆積されたシリコン窒化物の一つ又は複数の層を含み得、場合によっては、第１のＭＯＳトランジスタ１０８のゲートオフセットスペーサ１２２と同様の構造及び組成を有し得る。第２のＭＯＳトランジスタ１１２は、ゲート１４０に横方向に近接する、及び存在する場合はゲートオフセットスペーサ１４２に隣接する、ソース−ドレインスペーサ１４４を含む。ソース−ドレインスペーサ１４４は、場合によっては、第１のＭＯＳトランジスタ１０８のソース−ドレインスペーサ１２８と同じ構造及び組成を有し得る。第２のＭＯＳトランジスタ１１２は、第１のＭＯＳトランジスタ１０８において存在する場合、スペーサライナー１３０を含み得る。
第１のエピタキシャルソース−ドレイン領域１２４は、フィールド酸化物１０６に面する或る角度のファセットを有し、そのため、フィールド酸化物１０６の頂部表面１１４においてフィールド酸化物１０６から横方向に分離されて、第１のエピタキシャルソース−ドレイン領域１２４とフィールド酸化物１０６との間でギャップ１４６を形成し、ギャップ１４６は、頂部表面１１４から少なくとも２０ナノメートル下方に延在する。二酸化シリコンベースのギャップ充填材１４８がギャップ１４６内に配置されて、フィールド酸化物１０６に隣接し、第１のエピタキシャルソース−ドレイン領域１２４へ下方に延在し、ギャップ１４６の底部で第１のエピタキシャルソース−ドレイン領域１２４に接する。本例において、ギャップ充填材１４８は、ゲート構造１１０のソース−ドレインスペーサ１３６まで延在し、存在する場合はスペーサライナー１３０に接し、又はスペーサライナー１３０が存在しない場合はソース−ドレインスペーサ１３６に接する。
金属シリサイド１５０が、第１のエピタキシャルソース−ドレイン領域１２４上及び第２のエピタキシャルソース−ドレイン領域１２６上に配置される。付加的な金属シリサイド１５０が、第２のＭＯＳトランジスタ１１２のソース−ドレイン領域上、第１のＭＯＳトランジスタ１０８のゲート１２０上、ゲート構造１１０のゲート１３２上、及び第２のＭＯＳトランジスタ１１２のゲート１４０上に配置され得る。第１のエピタキシャルソース−ドレイン領域１２４上の金属シリサイド１５０は、或る角度のファセット上のギャップ１４６内へ延在し、第１のエピタキシャルソース−ドレイン領域１２４の少なくとも半分を覆う。金属シリサイド１５０は、例えば、ニッケルシリサイドを含み得る。
ＣＥＳＬ１５２が、第１のＭＯＳトランジスタ１０８、ゲート構造１１０、及び第２のＭＯＳトランジスタ１１２の上に配置される。ＣＥＳＬ１５２は、１０ナノメートル〜３０ナノメートルの厚みの、シリコン窒化物などの主として非シリコン二酸化物ベースの誘電性材料である。ＰＭＤ層１５４が、ＣＥＳＬ１５２の上に配置される。ＰＭＤ層１５４は、ボロンリン珪酸ガラス（ＢＰＳＧ）などの二酸化シリコンベースの誘電性材料であり得る。ＰＭＤ層１５４は、図１に示したように平坦化され得、第１のＭＯＳトランジスタ１０８、ゲート構造１１０、及び第２のＭＯＳトランジスタ１１２の上で、例えば、５０ナノメートル〜１５０ナノメートルの厚みであり得る。
コンタクト１５６が、第１のエピタキシャルソース−ドレイン領域１２４上の金属シリサイド１５０との直接接続を成すために、ＰＭＤ層１５４及びＣＥＳＬ１５２を介して配置される。コンタクト１５６は、チタン及びチタン窒化物の金属ライナー１５８、及びタングステンの充填金属１６０を含み得る。ギャップ充填材１４８は、ギャップ１４６がソース−ドレインスペーサ１３６及びＣＥＳＬ１５２で充填されることから防ぎ得、そのため有利にも、金属シリサイド１５０に、第１のエピタキシャルソース−ドレイン領域１２４の或る角度のファセットの大部分占めさせ得、また、コンタクト１５６と第１のエピタキシャルソース−ドレイン領域１２４との間の一層低い抵抗接続を提供させ得る。
本例の一つのバージョンにおいて、第１のＭＯＳトランジスタ１０８はＰＭＯＳトランジスタ１０８であり得、第１のエピタキシャルソース−ドレイン領域１２４及び第２のエピタキシャルソース−ドレイン領域１２６は、シリコンゲルマニウムであり得、第２のＭＯＳトランジスタ１１２はＮＭＯＳトランジスタ１１２であり得る。代替のバージョンにおいて、第１のＭＯＳトランジスタ１０８はＮＭＯＳトランジスタ１０８であり得、第１のエピタキシャルソース−ドレイン領域１２４及び第２のエピタキシャルソース−ドレイン領域１２６は、リンドープされたシリコンであり得、第２のＭＯＳトランジスタ１１２はＰＭＯＳトランジスタ１１２であり得る。
図２Ａ〜図２Ｈは、製造の連続的段階で示される図１の集積回路の断面である。図２Ａを参照すると、集積回路１００は、第１の極性を有するトランジスタのためのエピタキシャルソース−ドレイン領域の完成したフォーメーションを有する。第１のＭＯＳトランジスタ１０８は、適所に、ゲート誘電体層１１８、ゲート１２０、ゲートオフセットスペーサ１２２、及び第１のエピタキシャルソース−ドレイン領域１２４、及び第２のエピタキシャルソース−ドレイン領域１２６を有する。ゲート構造１１０は、適所に、ゲート１３２及びゲートオフセットスペーサ１３４を有する。第２のＭＯＳトランジスタ１１２は、適所に、ゲート誘電体層１３８、ゲート１４０、及びゲートオフセットスペーサ１４２を有する。
ゲートハードマスク材料１６２が、ゲートエッチングオペレーションからゲート１２０、１３２、及び１４２の上に配置され得る。エピタキシーハードマスク１６４が、第１のＭＯＳトランジスタ１０８のゲート１２０の横方向表面に近接し、ゲート構造１１０のゲート１３２の横方向表面に近接し、第２のＭＯＳトランジスタ１１２を覆う。エピタキシーハードマスク１６４は、例えば、１５ナノメートル〜２５ナノメートルの厚みのシリコン窒化物を含み得る。エピタキシーハードマスク１６４は、第１のエピタキシャルソース−ドレイン領域１２４及び第２のエピタキシャルソース−ドレイン領域１２６の横方向範囲を画定するために用いられた。第１のエピタキシャルソース−ドレイン領域１２４とフィールド酸化物１０６との間のギャップ１４６には、実質的に材料がない。
図２Ｂを参照すると、二酸化シリコンベースの誘電性材料のギャップ充填層１６６が、ギャップ１４６内へ延在し、及びギャップ１４６を実質的に充填して、集積回路１００の既存の頂部表面の上に形成される。ギャップ充填層１６６は、例えば、テトラエトキシシラン又はＴＥＯＳとしても知られているオルトケイ酸テトラエチルを用いるプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスによって形成される、１５ナノメートル〜２５ナノメートルの二酸化シリコンを含み得る。ギャップ充填層１６６の厚みは、ギャップ１４６を実質的に充填するように充分に高く、第１のＭＯＳトランジスタ１０８のゲート１２０とゲート構造１１０のゲート１３２との間を完全に充填することを回避するように充分に低い。
図２Ｃを参照すると、ギャップ１４６を実質的に充填するギャップ充填材１４８を残すように、第１のＭＯＳトランジスタ１０８、ゲート構造１１０、及び第２のＭＯＳトランジスタ１１２の上から図２Ｂのギャップ充填層１６６が取り除かれる。ギャップ充填層１６６は、例えば、エピタキシーハードマスク１６４に対して選択的である等方性プラズマエッチングを用いて、又は場合によっては希釈フッ化水素酸の水溶液におけるタイムドウェットエッチングを用いて、取り除かれ得る。
図２Ｄを参照すると、ギャップ１４６を実質的に充填するギャップ充填材１４８を残して、図２Ｃのエピタキシーハードマスク１６４が取り除かれる。エピタキシーハードマスク１６４は、例えば、二酸化シリコンに対して選択的である等方性プラズマエッチングを用いて、取り除かれ得る。存在する場合、図２Ｃのゲートハードマスク材料１６２も、場合によってはエピタキシーハードマスク１６４と同時に、又は場合によっては別個のエッチングステップにおいて、取り除かれる。ゲートハードマスク材料１６２が非晶質炭素を含んでいた場合、それはアッシングにより取り除かれ得る。
図２Ｅを参照すると、任意選択のスペーサライナー１３０が、場合によっては、集積回路１００の既存の頂部表面の上に形成され得る。スペーサライナー１３０は、例えば、ＴＥＯＳを用いるＰＥＣＶＤプロセスによって、形成され得る。
スペーサ材料１６８のコンフォーマル層が、集積回路１００の既存の頂部表面の上に、存在する場合はスペーサライナー１３０上に、形成される。スペーサ材料１６８の層は、シリコン窒化物及び／又はシリコンオキシナイトライドなど、主として非シリコン二酸化物材料である。スペーサ材料１６８の層は、ビス（ターシャルブチルアミノ）シラン（bis（tertiary-butylamino）silane（ＢＴＢＡＳ）を用いるＰＥＣＶＤプロセス、ＢＴＢＡＳ及びＴＥＯＳの組み合わせを用いるＰＥＣＶＤプロセス、又はジクロロシラン及びアンモニアを用いるＰＥＣＶＤプロセスにより形成され得る。スペーサ材料１６８の層は、例えば、１５ナノメートル〜３０ナノメートルの厚みであり得る。
図２Ｆを参照すると、第１のＭＯＳトランジスタ１０８のゲート１２０に横方向に近接するソース−ドレインスペーサ１２８、ゲート構造１１０のゲート１３２に横方向に近接するソース−ドレインスペーサ１３６、及び第２のＭＯＳトランジスタ１１２のゲート１４０に横方向に近接するソース−ドレインスペーサ１４４を形成するために、異方性反応性イオンエッチング（ＲＩＥ）プロセスが、ギャップ充填材１４８及び第１のエピタキシャルソース−ドレイン領域１２４及び第２のエピタキシャルソース−ドレイン領域１２６の上から、及びゲート１２０、１３２、及び１４０の頂部の上から、図２Ｅのスペーサ材料１６８の層を取り除く。このＲＩＥプロセスは、ギャップ充填材１４８を実質的にそのまま残す。
図２Ｇを参照すると、二酸化シリコンエッチングが、ソース−ドレインスペーサ１２８、１３６、及び１４４により露出されたスペーサライナー１３０を取り除き、第１のエピタキシャルソース−ドレイン領域１２４の少なくとも半分を露出させるようにギャップ充填材１４８の一部を取り除く。この二酸化シリコンエッチングは、ＲＩＥプロセスを含み得、又は、希釈フッ化水素酸の水溶液におけるタイムドエッチングを含み得る。二酸化シリコンエッチングが完了した後、ギャップ充填材１４８は、フィールド酸化物１０６に隣接し、第１のエピタキシャルソース−ドレイン領域１２４まで下に延在し、ギャップ１４６の底部で第１のエピタキシャルソース−ドレイン領域１２４に接し、スペーサライナー１３０まで延在する。
図２Ｈを参照すると、金属シリサイド１５０が、第１のエピタキシャルソース−ドレイン領域１２４及び第２のエピタキシャルソース−ドレイン領域１２６、及び場合によっては第２のＭＯＳトランジスタ１１２のソース−ドレイン領域、を含む露出された半導体材料上に形成される。金属シリサイド１５０はまた、ゲート１２０、１３２、及び１４０の上にも形成され得る。第１のエピタキシャルソース−ドレイン領域１２４上の金属シリサイド１５０は、或る角度のファセット上のギャップ１４６内へ延在し、第１のエピタキシャルソース−ドレイン領域１２４の少なくとも半分を覆う。金属シリサイド１５０は、例えば、集積回路１００の頂部表面上にニッケル又はコバルトなどの金属の層を堆積すること、その金属の一部を、露出された半導体材料と反応させるために集積回路１００を加熱すること、及び酸及び過酸化水素の混合物を含むウェットエッチャントに集積回路１００を露出させることにより未反応金属を選択的に取り除くことによって、形成され得る。
金属シリサイド１５０の形成に続いて、図１の構造を提供するように、ＣＥＳＬ１５２、ＰＭＤ層１５４、及びコンタクト１５６が形成される。ＣＥＳＬ１５２は、例えば、ジクロロシラン及びアンモニアを用いるＰＥＣＶＤプロセスによって、形成され得る。ＰＭＤ層１５４は、例えば、シラン、ジボラン、ホスフィン、及び亜酸化窒素を用いるＰＥＣＶＤプロセス、又は、シラン、ジボラン、ホスフィン、及びオゾンを用いる高アスペクト比プロセス（ＨＡＲＰ）によって、形成され得る。
コンタクト１５６は、金属シリサイド１５０を露出させるためにＰＭＤ層１５４及びＣＥＳＬ１５２を介してコンタクトホールをエッチングすることによって形成され得る。チタン及びチタン窒化物の金属ライナー１５８が、それぞれ、スパッタプロセス及び原子層堆積（ＡＬＤ）プロセスによって形成され得る。タングステンの充填金属１６０が、有機金属化学気相成長（ＭＯＣＶＤ）プロセスによって形成され得る。充填金属１６０及び金属ライナー１５８は、エッチバック又は化学機械研磨（ＣＭＰ）プロセスによってＰＭＤ層１５４の頂部表面から取り除かれ得る。
図３Ａ〜図３Ｇは、製造の連続的段階で示される、別の例示の集積回路の断面である。図３Ａを参照すると、集積回路３００が、基板３０２内及び上に形成され、基板３０２は、基板３０２の頂部表面まで延在する単結晶シリコンなどの半導体材料３０４を含む。フィールド酸化物３０６が基板３０２に形成される。集積回路３００は、フィールド酸化物３０６に近接する第１の極性を有する第１のＭＯＳトランジスタ３０８、第１のＭＯＳトランジスタ３０８に近接するフィールド酸化物３０６上のゲート構造３１０、及び第２の反対の極性を有する第２のＭＯＳトランジスタ３１２を含む。フィールド酸化物３０６の頂部表面３１４が、第１のＭＯＳトランジスタ３０８の下の半導体材料３０４の頂部表面３１６と２０ナノメートル内の共面である。集積回路３００は、第１の極性を有するトランジスタのためのエピタキシャルソース−ドレイン領域の完成したフォーメーションを有する。エピタキシーハードマスク及び如何なるゲートハードマスク材料も取り除かれている。
第１のＭＯＳトランジスタ３０８は、半導体材料３０４の頂部表面においてゲート誘電体層３１８を含む。ゲート誘電体層３１８は、半導体材料３０４の熱酸化によって形成される二酸化シリコンを含み得、又は、高誘電率の堆積された誘電性材料を含み得る。第１のＭＯＳトランジスタ３０８は、ゲート３２０、場合によっては、ゲート誘電体層３１８の上のポリシリコン、を含む。ゲートオフセットスペーサ３２２が、ゲート３２０の横方向表面上に配置され得る。第１のＭＯＳトランジスタ３０８は、第１のエピタキシャルソース−ドレイン領域３２４がフィールド酸化物３０６に隣接するように、ゲート３２０とフィールド酸化物３０６との間の基板３０２における第１のエピタキシャルソース−ドレイン領域３２４と、第１のエピタキシャルソース−ドレイン領域３２４とは反対のゲート３２０に近接する基板３０２における第２のエピタキシャルソース−ドレイン領域３２６とを含む。第１のエピタキシャルソース−ドレイン領域３２４は、フィールド酸化物３０６に面する或る角度のファセットを有し、そのため、フィールド酸化物３０６の頂部表面３１４においてフィールド酸化物３０６から横方向に分離され、第１のエピタキシャルソース−ドレイン領域３２４とフィールド酸化物３０６との間でギャップ３４６を形成し、このギャップ３４６は、頂部表面３１４から少なくとも２０ナノメートル下方に延在する。
ゲート構造３１０は、場合によっては、図１を参照して説明したようなゲート誘電体層３１８と同じ材料のゲート誘電体層を有し得る。ゲート構造３１０は、フィールド酸化物３０６の上のゲート３３２を含み、本例において、ゲート３３２は、第１のＭＯＳトランジスタ３０８に近接するフィールド酸化物３０６の端部に重ならない。ゲート３３２は、第１のＭＯＳトランジスタ３０８のゲート３２０と同じ組成及び構造を有し得る。ゲートオフセットスペーサ３３４が、ゲート３３２の横方向表面上に配置され得る。
第２のＭＯＳトランジスタ３１２は、半導体材料３０４の頂部表面において、場合によっては第１のＭＯＳトランジスタ３０８のゲート誘電体層３１８と同じ組成及び構造を有する、ゲート誘電体層３３８を含む。第２のＭＯＳトランジスタ３１２は、場合によっては第１のＭＯＳトランジスタ３０８のゲート３２０と同様の組成及び構造を有する、ゲート誘電体層３３８の上のゲート３４０を含む。ゲートオフセットスペーサ３４２が、ゲート３４０の横方向表面上に配置され得る。ゲートオフセットスペーサ３４２は、場合によっては、第１のＭＯＳトランジスタ３０８のゲートオフセットスペーサ３２２と同様の構造及び組成を有し得る。
続いて形成されるソース−ドレインスペーサの二酸化シリコンベースのスペーサ層３７０が、ギャップ３４６内へ延在し、及び、ギャップ３４６を実質的に充填して、集積回路３００の既存の頂部表面の上にコンフォーマルに形成される。スペーサ層３７０は、例えば、ＴＥＯＳを用いるＰＥＣＶＤプロセスによって形成される１５ナノメートル〜３０ナノメートルの二酸化シリコンを含み得る。スペーサ層３７０の厚みは、ギャップ３４６を実質的に充填するように充分に高く、ゲート３２０及び３３２間を完全に充填することを回避するように充分に低い。
図３Ｂを参照すると、異方性ＲＩＥプロセスが、第１のＭＯＳトランジスタ３０８のゲート３２０に横方向に近接するソース−ドレインスペーサ３２８、ゲート構造３１０のゲート３３２に横方向に近接するソース−ドレインスペーサ３３６、及び第２のＭＯＳトランジスタ３１２のゲート３４０に横方向に近接するソース−ドレインスペーサ３４４を形成するために、第１のエピタキシャルソース−ドレイン領域３２４の一部の上から、及び第２のエピタキシャルソース−ドレイン領域３２６の上から、及びゲート３２０、３３２、及び３４０の頂部の上から、図３Ａのスペーサ層３７０を取り除く。このＲＩＥプロセスは、フィールド酸化物３０６に隣接し、第１のエピタキシャルソース−ドレイン領域３２４へ下方に延在し、ギャップ３４６の底部において第１のエピタキシャルソース−ドレイン領域３２４に接して、ソース−ドレインスペーサ３２８がギャップ３４６内へ延在し、そのため、ギャップ充填材３４８を提供するように実施される。
図３Ｃを参照すると、非シリコン二酸化物ベースの犠牲層３７２が、集積回路３００の既存の頂部表面の上にコンフォーマルに形成される。犠牲層３７２は、例えば、１０ナノメートル〜３０ナノメートルの厚みであり得、ＢＴＢＡＳを用いるＰＥＣＶＤプロセス、ＢＴＢＡＳ及びＴＥＯＳの組み合わせを用いるＰＥＣＶＤプロセス、又はジクロロシラン及びアンモニアを用いるＰＥＣＶＤプロセスによって形成され得る。
図３Ｄを参照すると、第１のＭＯＳトランジスタ３０８のソース−ドレインスペーサ３２８上の犠牲スペーサ３７４、ゲート構造３１０のソース−ドレインスペーサ３２８上の犠牲スペーサ３７６、及び第２のＭＯＳトランジスタ３１２のソース−ドレインスペーサ３２８上の犠牲スペーサ３７８を形成するために、異方性ＲＩＥプロセスが、第１のエピタキシャルソース−ドレイン領域３２４の一部及び第２のエピタキシャルソース−ドレイン領域３２６の一部の上から、及びゲート３２０、３３２、及び３４０の頂部の上から、図３Ｃの犠牲層３７２を取り除く。ギャップ３４６内に延在するようにゲート構造３１０上にソース−ドレインスペーサ３３６を形成して、ギャップ充填材３４８を提供することが、第１のエピタキシャルソース−ドレイン領域３２４の上の犠牲スペーサ３７６の厚みを低減し得、それにより、金属シリサイドの後続の形成のために充分なエリアを露出させる。
図３Ｅを参照すると、第１のエピタキシャルソース−ドレイン領域３２４及び第２のエピタキシャルソース−ドレイン領域３２６、及び場合によっては第２のＭＯＳトランジスタ３１２のソース−ドレイン領域を含んで、露出された半導体材料上に金属シリサイド３５０が形成される。金属シリサイド３５０は、ゲート３２０、３３２、及び３４０の上にも形成され得る。第１のエピタキシャルソース−ドレイン領域３２４の金属シリサイド３５０は、或る角度のファセット上のギャップ３４６内へ延在し、第１のエピタキシャルソース−ドレイン領域３２４の少なくとも３分の１を覆う。金属シリサイド３５０は、例えば、図２Ｈを参照して説明したように形成され得る。
図３Ｆを参照すると、例えば、ソース−ドレインスペーサ３２８、３３６、及び３４４の二酸化シリコンベースの誘電性材料に対して選択的である等方性プラズマエッチングを用いて、図３Ｅの犠牲スペーサ３７４、３７６、及び３７８が取り除かれる。ギャップ充填材３４８は、犠牲スペーサ３７４、３７６、及び３７８が取り除かれた後、実質的にそのままである。
図３Ｇを参照すると、ＣＥＳＬ３５２の第１のサブ層３８０が、集積回路３００の既存の頂部表面の上に形成される。第１のサブ層３８０は、ＰＥＣＶＤプロセスによって形成される、２ナノメートル〜１０ナノメートルの二酸化シリコンベースの誘電性材料を含む。ＣＥＳＬ３５２の第２のサブ層３８２が、第１のサブ層３８０上に形成される。第２のサブ層３８２は、ＰＥＣＶＤプロセスによって形成される、１０ナノメートル〜３０ナノメートルの厚みの、シリコン窒化物などの主として非シリコン二酸化物ベースの誘電性材料である。ＰＭＤ層３５４が、例えば、図１及び図２Ｈを参照して説明したように、ＣＥＳＬ３５２の上に形成される。コンタクト３５６が、第１のエピタキシャルソース−ドレイン領域３２４上の金属シリサイド３５０との直接接続を成すように、ＰＭＤ層３５４及びＣＥＳＬ３５２を介して形成される。コンタクト３５６は、図２Ｈを参照して説明したように形成され得る。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、多くの他の実施例が可能である。

Claims (19)

  1. 集積回路であって、
    基板であって、前記基板の頂部表面まで延在する半導体材料を含む前記基板、
    前記基板に配置されるフィールド酸化物、
    第１の極性の第１の金属酸化物半導体（ＭＯＳ）トランジスタであって、
    前記半導体材料の前記頂部表面におけるゲート誘電体層と、
    前記第１のＭＯＳトランジスタの前記ゲート誘電体層の上のゲートと、
    前記第１のＭＯＳトランジスタの前記ゲートと前記フィールド酸化物との間の前記基板における第１のエピタキシャルソース−ドレイン領域であって、前記フィールド酸化物に隣接し、前記第１のエピタキシャルソース−ドレイン領域が前記フィールド酸化物の頂部表面において前記フィールド酸化物から或るギャップにより横方向に分離されるように前記フィールド酸化物に面する或る角度のファセットを有し、前記ギャップが前記フィールド酸化物の前記頂部表面から少なくとも２０ナノメートル下方に延在する、前記第１のエピタキシャルソース−ドレイン領域と、
    前記第１のエピタキシャルソース−ドレイン領域とは反対側で、前記第１のＭＯＳトランジスタの前記ゲートに近接する前記基板における第２のエピタキシャルソース−ドレイン領域と、
    前記第１のＭＯＳトランジスタの前記ゲートに横方向に近接するソース−ドレインスペーサと、
    を含む、前記第１のＭＯＳトランジスタ、
    前記フィールド酸化物の上のゲート構造であって、
    前記フィールド酸化物の上のゲートであって、前記ゲート構造のゲートが前記フィールド酸化物の端部に重ならないような、前記ゲートと、
    前記ゲート構造の前記ゲートに横方向に近接するソース−ドレインスペーサと、
    を含む、前記ゲート構造、
    前記ギャップにおける二酸化シリコンベースの誘電性材料のギャップ充填材であって、前記フィールド酸化物に隣接し、前記第１のエピタキシャルソース−ドレイン領域へ下方に延在し、前記ギャップの底部で前記第１のエピタキシャルソース−ドレイン領域に接する、前記ギャップ充填材、
    前記第１のエピタキシャルソース−ドレイン領域の前記或る角度のファセット上の金属シリサイド、及び
    前記第１のエピタキシャルソース−ドレイン領域の前記或る角度のファセット上の前記金属シリサイド上のコンタクト、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、前記フィールド酸化物の頂部表面が、前記ゲート誘電体層の下の前記基板の前記頂部表面の、２０ナノメートル内の共面である、集積回路。
  3. 請求項１に記載の集積回路であって、前記ゲート構造の前記ソース−ドレインスペーサが、主として非シリコン二酸化物の誘電性材料であり、前記金属シリサイドが、前記第１のエピタキシャルソース−ドレイン領域の少なくとも半分を覆う、集積回路。
  4. 請求項３に記載の集積回路であって、前記第１のＭＯＳトランジスタの前記ソース−ドレインスペーサ及び前記ゲート構造の前記ソース−ドレインスペーサの下に二酸化シリコンベースの誘電性材料のスペーサライナーを更に含む、集積回路。
  5. 請求項１に記載の集積回路であって、前記ゲート構造の前記ソース−ドレインスペーサが、主として二酸化シリコンベースの誘電性材料であり、前記ギャップ充填材が、前記ゲート構造の前記ソース−ドレインスペーサの一部であり、前記金属シリサイドが、前記第１のエピタキシャルソース−ドレイン領域の少なくとも３分の１を覆う、集積回路。
  6. 請求項１に記載の集積回路であって、前記金属シリサイドが、主としてニッケルシリサイドである、集積回路。
  7. 請求項１に記載の集積回路であって、第２の反対の極性の第２のＭＯＳトランジスタを更に含む、集積回路。
  8. 請求項１に記載の集積回路であって、
    前記第１のＭＯＳトランジスタが、ｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタであり、
    前記第１のエピタキシャルソース−ドレイン領域及び前記第２のエピタキシャルソース−ドレイン領域が、シリコンゲルマニウムを含む、
    集積回路。
  9. 請求項１に記載の集積回路であって、
    前記第１のＭＯＳトランジスタが、ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタであり、
    前記第１のエピタキシャルソース−ドレイン領域及び前記第２のエピタキシャルソース−ドレイン領域が、リンドープされたシリコンを含む、
    集積回路。
  10. 集積回路を形成する方法であって、
    基板の頂部表面まで延在する半導体材料を含む前記基板を提供すること、
    前記基板にフィールド酸化物を形成すること、
    第１のＭＯＳトランジスタのゲートと前記フィールド酸化物との間で前記基板に前記第１のＭＯＳトランジスタの第１のエピタキシャルソース−ドレイン領域を形成することであって、前記第１のエピタキシャルソース−ドレイン領域が、前記フィールド酸化物に面する或る角度のファセットを有し、且つ、前記フィールド酸化物に隣接するように、及び前記第１のエピタキシャルソース−ドレイン領域が、前記フィールド酸化物の頂部表面において或るギャップにより前記フィールド酸化物から横方向に分離されるようにし、前記ギャップが前記フィールド酸化物の前記頂部表面から少なくとも２０ナノメートル下方に延在する、前記第１のエピタキシャルソース−ドレイン領域を形成すること、及び同時に、前記第１のＭＯＳトランジスタの前記ゲートに近接し、且つ、前記第１のエピタキシャルソース−ドレイン領域とは反対側の、前記基板において前記第１のＭＯＳトランジスタの第２のエピタキシャルソース−ドレイン領域を形成することであって、前記第１のＭＯＳトランジスタが第１の極性であること、
    前記第１のＭＯＳトランジスタの上に二酸化シリコンベースの誘電性材料の層及び前記第１のエピタキシャルソース−ドレイン領域に近接して前記フィールド酸化物の上に位置するゲート構造を形成することであって、前記ゲート構造のゲートが前記フィールド酸化物の端部に重ならず、二酸化シリコンベースの誘電性材料の前記層が前記ギャップ内へ延在すること、
    前記フィールド酸化物に隣接し、前記第１のエピタキシャルソース−ドレイン領域へ下方に延在し、前記ギャップの底部で前記第１のエピタキシャルソース−ドレイン領域に接するギャップ充填材を形成するように、前記ギャップにおける二酸化シリコンベースの誘電体の前記層の一部を残して、前記第１のエピタキシャルソース−ドレイン領域の上から二酸化シリコンベースの誘電性材料の前記層の一部を取り除くこと、
    前記第１のエピタキシャルソース−ドレイン領域の前記或る角度のファセット上の金属シリサイドを形成すること、及び
    前記第１のエピタキシャルソース−ドレイン領域の前記或る角度のファセット上の前記金属シリサイド上のコンタクトを形成すること、
    を含む、方法。
  11. 請求項１０に記載の方法であって、前記フィールド酸化物の頂部表面が、前記第１のＭＯＳトランジスタのゲート誘電体層の下の前記基板の前記頂部表面の２０ナノメートル内の共面である、方法。
  12. 請求項１０に記載の方法であって、
    前記第１のＭＯＳトランジスタ、前記ゲート構造、及び前記ギャップ充填材の上に、スペーサ材料のコンフォーマル層を形成することであって、スペーサ材料の前記コンフォーマル層が主として非シリコン二酸化物材料であること、及び
    前記第１のＭＯＳトランジスタの前記ゲートに横方向に近接するソース−ドレインスペーサと、前記ゲート構造の前記ゲートに横方向に近接するソース−ドレインスペーサとを形成するために、前記金属シリサイドが前記第１のエピタキシャルソース−ドレイン領域の少なくとも半分を覆うように、前記ギャップ充填材及び前記第１のエピタキシャルソース−ドレイン領域及び前記第２のエピタキシャルソース−ドレイン領域の上から及び前記第１のＭＯＳトランジスタ及び前記ゲート構造の前記ゲートの頂部の上から、スペーサ材料の前記コンフォーマル層を取り除くこと、
    を更に含む、方法。
  13. 請求項１２に記載の方法であって、スペーサ材料の前記コンフォーマル層が、主としてシリコン窒化物である、方法。
  14. 請求項１に記載の方法であって、
    スペーサ材料の前記コンフォーマル層を形成する前に、前記第１のＭＯＳトランジスタ、前記ゲート構造、及び前記ギャップ充填材の上に二酸化シリコンベースの誘電性材料のスペーサライナーを形成すること、及び
    スペーサ材料の前記コンフォーマル層を取り除いた後、前記第１のＭＯＳトランジスタの前記ゲートに横方向に近接する前記ソース−ドレインスペーサと前記ゲート構造の前記ゲートに横方向に近接する前記ソース−ドレインスペーサとにより露出された前記スペーサライナーを取り除くこと、
    を更に含む、方法。
  15. 請求項１０に記載の方法であって、
    二酸化シリコンベースの誘電性材料の前記層がスペーサ層であり、
    二酸化シリコンベースの誘電性材料の前記層の前記一部を取り除くことが、前記ギャップ充填材が、前記ゲート構造の前記ゲートに横方向に近接する前記ソース−ドレインスペーサの一部であるように、及び前記金属シリサイドが前記第１のエピタキシャルソース−ドレイン領域の少なくとも３分の１を覆うように、前記第１のＭＯＳトランジスタの前記ゲートに横方向に近接するソース−ドレインスペーサと前記ゲート構造の前記ゲートに横方向に近接するソース−ドレインスペーサとを残す異方性エッチングプロセスによって実施される、
    方法。
  16. 請求項１５に記載の方法であって、
    前記第１のＭＯＳトランジスタ、前記ゲート構造、前記ギャップ充填材、前記第１のＭＯＳトランジスタの前記ゲートに横方向に近接する前記ソース−ドレインスペーサ、及び前記ゲート構造の前記ゲートに横方向に近接する前記ソース−ドレインスペーサの上に、非シリコン二酸化物ベースの犠牲層を形成すること、
    前記金属シリサイドを形成する前に、前記第１のＭＯＳトランジスタの前記ソース−ドレインスペーサ上の犠牲スペーサと前記ゲート構造の前記ソース−ドレインスペーサ上の犠牲スペーサとを形成するために、前記第１のエピタキシャルソース−ドレイン領域の一部及び前記第２のエピタキシャルソース−ドレイン領域の一部の上から、及び前記第１のＭＯＳトランジスタ及び前記ゲート構造の前記ゲートの頂部の上から、異方性エッチングプロセスにより前記非シリコン二酸化物ベースの犠牲層を取り除くこと、及び
    前記金属シリサイドを形成した後、前記第１のＭＯＳトランジスタの前記ソース−ドレインスペーサ上の前記犠牲スペーサと前記ゲート構造の前記ソース−ドレインスペーサ上の犠牲スペーサとを取り除くこと、
    を更に含む、方法。
  17. 請求項１０に記載の方法であって、前記集積回路が、第２の反対の極性の第２のＭＯＳトランジスタを含む、方法。
  18. 請求項１０に記載の方法であって、
    前記第１のＭＯＳトランジスタがＰＭＯＳトランジスタであり、
    前記第１のエピタキシャルソース−ドレイン領域及び前記第２のエピタキシャルソース−ドレイン領域が、シリコンゲルマニウムを含む、
    方法。
  19. 請求項１０に記載の方法であって、
    前記第１のＭＯＳトランジスタがＮＭＯＳトランジスタであり、
    前記第１のエピタキシャルソース−ドレイン領域及び前記第２のエピタキシャルソース−ドレイン領域が、リンドープされたシリコンを含む、
    方法。
JP2016539219A 2013-12-12 2014-12-12 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成 Active JP6503359B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361914995P 2013-12-12 2013-12-12
US61/914,995 2013-12-12
US14/563,062 US9508601B2 (en) 2013-12-12 2014-12-08 Method to form silicide and contact at embedded epitaxial facet
US14/563,062 2014-12-08
PCT/US2014/070111 WO2015089450A1 (en) 2013-12-12 2014-12-12 Forming silicide and contact at embedded epitaxial facet

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019056248A Division JP6685442B2 (ja) 2013-12-12 2019-03-25 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成

Publications (3)

Publication Number Publication Date
JP2017504192A true JP2017504192A (ja) 2017-02-02
JP2017504192A5 JP2017504192A5 (ja) 2018-01-25
JP6503359B2 JP6503359B2 (ja) 2019-04-17

Family

ID=53369395

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016539219A Active JP6503359B2 (ja) 2013-12-12 2014-12-12 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成
JP2019056248A Active JP6685442B2 (ja) 2013-12-12 2019-03-25 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019056248A Active JP6685442B2 (ja) 2013-12-12 2019-03-25 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成

Country Status (5)

Country Link
US (3) US9508601B2 (ja)
EP (1) EP3080844B1 (ja)
JP (2) JP6503359B2 (ja)
CN (1) CN105814688B (ja)
WO (1) WO2015089450A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508601B2 (en) * 2013-12-12 2016-11-29 Texas Instruments Incorporated Method to form silicide and contact at embedded epitaxial facet
US20160064286A1 (en) * 2014-09-03 2016-03-03 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits
US9947753B2 (en) 2015-05-15 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10297602B2 (en) * 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US20220336614A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Source/Drain Silicide for Multigate Device Performance and Method of Fabricating Thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571733A (en) * 1995-05-12 1996-11-05 Micron Technology, Inc. Method of forming CMOS integrated circuitry
US6358801B1 (en) * 1998-02-27 2002-03-19 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
JP2008071890A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 半導体装置及びその製造方法
JP2011009412A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
US20120091539A1 (en) * 2010-10-15 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Facet-free semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100233832B1 (ko) * 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US5960291A (en) * 1997-08-08 1999-09-28 Advanced Micro Devices, Inc. Asymmetric channel transistor and method for making same
US6169011B1 (en) * 1998-03-24 2001-01-02 Sharp Laboratories Of America, Inc. Trench isolation structure and method for same
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
US6140232A (en) * 1999-08-31 2000-10-31 United Microelectronics Corp. Method for reducing silicide resistance
US6268255B1 (en) * 2000-01-06 2001-07-31 Advanced Micro Devices, Inc. Method of forming a semiconductor device with metal silicide regions
US6448129B1 (en) * 2000-01-24 2002-09-10 Micron Technology, Inc. Applying epitaxial silicon in disposable spacer flow
US6376885B1 (en) * 2000-09-25 2002-04-23 Vanguard International Semiconductor Corp. Semiconductor structure with metal silicide and method for fabricated the structure
US7238566B2 (en) * 2003-10-08 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming one-transistor memory cell and structure formed thereby
US7265425B2 (en) * 2004-11-15 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device employing an extension spacer and a method of forming the same
JP4945910B2 (ja) * 2005-03-09 2012-06-06 ソニー株式会社 半導体装置およびその製造方法
US7786518B2 (en) * 2007-12-27 2010-08-31 Texas Instruments Incorporated Growth of unfaceted SiGe in MOS transistor fabrication
DE102008011814B4 (de) * 2008-02-29 2012-04-26 Advanced Micro Devices, Inc. CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
JP5329835B2 (ja) * 2008-04-10 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5588121B2 (ja) * 2009-04-27 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8502316B2 (en) * 2010-02-11 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned two-step STI formation through dummy poly removal
JP2013243307A (ja) * 2012-05-22 2013-12-05 Toshiba Corp 半導体製造装置および半導体装置の製造方法
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
US9508601B2 (en) * 2013-12-12 2016-11-29 Texas Instruments Incorporated Method to form silicide and contact at embedded epitaxial facet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571733A (en) * 1995-05-12 1996-11-05 Micron Technology, Inc. Method of forming CMOS integrated circuitry
US6358801B1 (en) * 1998-02-27 2002-03-19 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
JP2008071890A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 半導体装置及びその製造方法
JP2011009412A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
US20120091539A1 (en) * 2010-10-15 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Facet-free semiconductor device

Also Published As

Publication number Publication date
EP3080844B1 (en) 2022-08-03
CN105814688A (zh) 2016-07-27
JP2019091951A (ja) 2019-06-13
EP3080844A1 (en) 2016-10-19
US20170047329A1 (en) 2017-02-16
US10008499B2 (en) 2018-06-26
WO2015089450A1 (en) 2015-06-18
JP6685442B2 (ja) 2020-04-22
US9812452B2 (en) 2017-11-07
CN105814688B (zh) 2019-05-17
EP3080844A4 (en) 2017-07-12
US9508601B2 (en) 2016-11-29
JP6503359B2 (ja) 2019-04-17
US20180047728A1 (en) 2018-02-15
US20150170972A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
TWI731009B (zh) 半導體裝置及其製造方法
TWI701830B (zh) 半導體裝置及其形成方法
JP6685442B2 (ja) 埋め込みエピタキシャルファセットにおけるシリサイド及びコンタクトの形成
US10163903B2 (en) FETS and methods of forming FETS
KR101879051B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101769212B1 (ko) 반도체 디바이스 및 그 형성 방법
US8759920B2 (en) Semiconductor device and method of forming the same
KR101830006B1 (ko) 반도체 디바이스 및 그 제조 방법
US10157918B2 (en) Semiconductor device and method
US20130309856A1 (en) Etch resistant barrier for replacement gate integration
TW202046505A (zh) 半導體裝置
TW202042399A (zh) 形成氣隙間隔件與主動區上方之閘極接觸之方法及所產生之裝置
TW201711157A (zh) 互連結構與其製造方法和應用其之半導體元件
CN104112667B (zh) 半导体器件及其制造方法
TW202032637A (zh) 半導體裝置及其形成方法
CN103811538A (zh) 具有器件收益和生产率改进的金属栅极结构
CN107689329B (zh) 鳍式场效应晶体管及其制造方法
TW202123464A (zh) 半導體結構
TW202101599A (zh) 半導體裝置之形成方法
TWI835541B (zh) 半導體裝置及其製造方法
TWI807706B (zh) 半導體裝置及其製造方法
KR102546906B1 (ko) Finfet 디바이스 및 방법
TW202347428A (zh) 半導體裝置及其製造方法
CN104167358A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190325

R150 Certificate of patent or registration of utility model

Ref document number: 6503359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250