TW202032637A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202032637A
TW202032637A TW108135335A TW108135335A TW202032637A TW 202032637 A TW202032637 A TW 202032637A TW 108135335 A TW108135335 A TW 108135335A TW 108135335 A TW108135335 A TW 108135335A TW 202032637 A TW202032637 A TW 202032637A
Authority
TW
Taiwan
Prior art keywords
layer
silicon
forming
metal cap
metal
Prior art date
Application number
TW108135335A
Other languages
English (en)
Other versions
TWI782234B (zh
Inventor
湯宗達
王宜婷
陳仲達
李顯銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/458,679 external-priority patent/US11282938B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202032637A publication Critical patent/TW202032637A/zh
Application granted granted Critical
Publication of TWI782234B publication Critical patent/TWI782234B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01017—Chlorine [Cl]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種形成半導體裝置的方法，包括在晶圓中形成閘極。閘極的形成包括沉積功函數層，沉積功函數層之後，在晶圓上執行處理，其中藉由使用含矽氣體含浸晶圓以執行處理；經過處理之後，在功函數層上形成金屬蓋層；並且在金屬蓋層上沉積填充金屬。

Description

半導體裝置及其形成方法
本發明實施例係有關於一種半導體裝置及其形成方法，且特別關於一種鰭式場效電晶體及其形成方法。
金屬-氧化物-半導體（MOS）裝置是積體電路中的基本構建元件。現有的MOS裝置通常具有多晶矽形成的閘極，其藉由使用例如離子佈值或熱擴散的摻雜操作摻雜有p型或n型雜質。可以將閘極的功函數調整至矽的能帶邊緣（band-edge）。對於n型金屬-氧化物-半導體（NMOS）裝置，可以將功函數調整為接近矽的導電帶。對於p型金屬-氧化物-半導體（PMOS）裝置，可以將功函數調整為接近矽的共價帶。可以藉由選擇適當的雜質來調整多晶矽閘極的功函數。
具有多晶矽閘極的MOS裝置表現出載子耗盡（carrier depletion）效應，也被稱為多晶耗盡（poly depletion）效應。當施加的電場從靠近閘極介電質的閘極區域掃走載子，從而形成耗盡層時，就會發生多晶耗盡效應。在n型摻雜的多晶矽層中，耗盡層包括離子化非移動的給予位（donor sites），其中在p型摻雜的多晶矽層中，耗盡層包括離子化非移動的接受位（acceptor sites）。耗盡效應導致有效閘極介電質厚度的增加，使得更難在半導體表面上形成反轉（inversion）層。
可以藉由形成金屬閘極來解決多晶耗盡問題，其中在NMOS裝置及PMOS裝置中使用的金屬閘極也可以具有能帶邊緣功函數。因此，所得的金屬閘極包括複數層以滿足NMOS裝置及PMOS裝置的要求。
金屬閘極的形成通常涉及沉積金屬層，然後執行化學機械拋光（CMP）以去除金屬層的多餘部分。金屬層的剩餘部分形成金屬閘極。
本發明實施例提供一種形成半導體裝置的方法，包括：在晶圓中形成閘極。形成閘極包括：沉積功函數層；沉積功函數層之後，對晶圓執行第一處理，其中藉由使用含矽氣體含浸晶圓執行第一處理；在第一處理之後，在功函數層上形成第一金屬蓋層；及在第一金屬蓋層上沉積填充金屬。
本發明實施例提供一種形成半導體裝置的方法，包括：形成半導體鰭片，突出高於半導體鰭片的兩側上的隔離區域；在一部分的半導體鰭片上形成虛設閘極堆疊；在半導體鰭片的基礎上形成源極/汲極區域，其中源極/汲極區域在虛設閘極堆疊的一側；沉積層間介電質以覆蓋源極/汲極區域；去除虛設閘極堆疊以在層間介電質中留下溝槽；形成閘極介電層，閘極介電層延伸至溝槽中；在閘極介電層上沉積功函數層；在功函數層上形成第一金屬蓋層；在第一金屬蓋層上執行處理，其中藉由使用含矽氣體以含浸第一金屬蓋層執行處理，其中在含矽氣體中的含矽分子附著在第一金屬蓋層；在處理之後，在功函數層上形成第二金屬蓋層；及執行破真空以暴露第二金屬蓋層於空氣。
本發明實施例提供一種半導體裝置，包括：半導體區域；及閘極堆疊，在半導體區域上。閘極堆疊包括：閘極介電質；功函數層，在閘極介電質上；含矽層，在功函數層上；第一金屬蓋層，在含矽層上；及填充金屬，在第一金屬蓋層上。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「下方的」、「下方」、「較低的」、「重疊」、「上方」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
根據各種實施例，提供具有取代閘極的電晶體及其形成方法。根據一些實施例，繪示形成電晶體的中間階段。討論一些實施例的一些變化。在所有各種視圖和繪示的實施例，相似的元件符號用於表示相似的元件。在所示的實施例中，鰭式場效電晶體（FinFET）的形成作為示例以解釋本揭露的概念。平面電晶體也可以採用本揭露的概念。根據本揭露的一些實施例，在形成功函數層之後，並在沉積金屬閘極的填充金屬之前，執行含矽含浸（處理）製程。由含矽含浸製程得到的含矽層具有防止功函數層中的金屬向上擴散以負面地影響功能，並且防止氧氣向下擴散到功函數層中。
根據本揭露的一些實施例，第1-8、9A、9B、19及20圖繪示形成鰭式場效電晶體的中間階段的透視圖及剖面圖。這些圖所示的製程也示意性地反映在第23圖所示的製程流程200中。
在第1圖中，提供基板20。基板20可以是半導體基板，例如塊狀半導體基板、絕緣體上半導體（SOI）基板等，其可以被摻雜（例如，用p型或n型摻質）或未摻雜。半導體基板20可以是晶圓10的一部分，例如矽晶圓。一般來說，SOI基板是在絕緣體層上形成的半導體材料層。絕緣體層可以是例如埋入式氧化（Buried Oxide, BOX）層、氧化矽層等。絕緣層設置在基板上，通常為矽或玻璃基板。也可以使用其他基板，例如多層或漸變基板。在一些實施例中，半導體基板20的半導體材料可以包括矽、鍺；化合物半導體包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦； 合金半導體包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。
進一步參照第1圖，井區域22形成在基板20中。在第23圖所示的製程流程200中，此特定製程被示為製程202。根據本揭露的一些實施例，井區域22是藉由將n型雜質，其可以是磷、砷、銻等佈植到基板20中而形成的n型井區域22。根據本揭露的其他實施例，井區域22是藉由將p型雜質，其可以是硼、銦等佈植到基板20中而形成的p型井區域22。所得的井區域22可以延伸到基板20的頂表面。n型或p型雜質濃度可以等於或小於1018 cm-3 ，例如在大約1017 cm-3 至大約1018 cm-3 之間的範圍內。
參照第2圖，形成隔離區域24以從基板20的頂表面延伸到基板20中。在下文中，隔離區域24可替代地稱為淺溝槽隔離（Shallow Trench Isolation, STI）區域。在第23圖所示的製程流程200中，此特定製程被示為製程204。基板20在相鄰的STI區域24之間的部分被稱為半導體條26。為了形成STI區域24，在半導體基版20上形成墊氧化物層28和硬遮罩層30，然後對其進行圖案化。墊氧化物層28可以是由氧化矽形成的薄膜。根據本揭露的一些實施例，墊氧化物層28在熱氧化製程中形成，其中半導體基板20的頂表面層被氧化。墊氧化物層28作為半導體基板20與硬遮罩層30之間的黏著層。墊氧化物層28也可以作為用於蝕刻硬遮罩層30的蝕刻停止層。根據本揭露的一些實施例，硬遮罩層30是由氮化矽形成，例如，使用低壓化學氣相沉積（Low-Pressure Chemical Vapor Deposition, LPCVD）。根據本揭露的其他實施例，硬遮罩層30 是藉由矽的熱氮化或電漿輔助化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition, PECVD）形成。在硬遮罩層30上形成光阻（未示出），之後圖案化光阻。之後使用圖案化的光阻作為蝕刻遮罩對硬遮罩層30進行圖案化，以形成如第2圖所示的硬遮罩30。
接續，將圖案化的硬遮罩層30作為蝕刻遮罩，以蝕刻墊氧化物層28和基板20，接著用介電材料填充基板20中所得的溝槽。執行平坦化製程例如化學機械拋光（Chemical Mechanical Polish, CMP）製程或機械研磨製程，以去除多餘部分的介電材料，並且剩餘部分的介電材料為STI區域24。STI區域24可以包括襯介電質（未示出），其可以是藉由對基板20的表面層進行熱氧化而形成的熱氧化物。襯介電質也可以是使用例如原子層沉積（Atomic Layer Deposition, ALD）、高密度電漿化學氣相沉積（High-Density Plasma Chemical Vapor Deposition, HDPCVD）或化學氣相沉積（Chemical Vapor Deposition, CVD）形成的沉積氧化矽層、沉積氮化矽層等。STI區域也可以包括在襯氧化物上的介電質材料，其中可以使用流動式化學氣相沉積（Flowable Chemical Vapor Deposition, FCVD）、旋轉塗佈（spin-on coating）等形成介電質材料。根據一些實施例，在襯介電質上的介電質材料可以包括氧化矽。
硬遮罩30的頂表面和STI區域24的頂表面大抵彼此齊平。半導體條26在相鄰的STI區域24之間。根據本揭露的一些實施例，半導體條26是原始基板20的一部分，因此半導體條26的材料與基板20的材料相同。根據本揭露替代的實施例，半導體條26是藉由蝕刻STI區域24之間部分的基板20以形成凹陷，並執行磊晶以在凹陷中再成長另一半導體材料而形成的替換條。因此，半導體條26是由不同於基板20的半導體材料形成。根據一些實施例，半導體條26由矽鍺、矽碳或III-V族化合物半導體材料形成。
參照第3圖，STI區域24是凹陷的，從而半導體條26的頂部突出高於剩餘部分的STI區域24的頂表面24A，以形成突出的鰭片36。在第23圖所示的製程流程200中，此特定製程被示為製程206。可以使用乾式蝕刻製程來執行蝕刻，其中例如將HF3 和NH3 用作蝕刻氣體。在蝕刻製程中，可能產生電漿。也可以包括氬氣。 根據本揭露的替代實施例，利用濕式蝕刻製程執行STI區域24的凹陷。蝕刻化學品可以包括例如HF。
在上述實施例中，可以藉由任何合適的方法來圖案化鰭片。例如，可以使用一種或多種微影製程來圖案化鰭片，包括雙重圖案化或多重圖案化製程。一般來說，雙重圖案化或多重圖案化製程結合微影與自對準製程，從而允許創建圖案，其圖案間距小於使用單次直接微影製程可獲得的圖案間距。例如，在一個實施例中，在基板上形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後去除犧牲層，然後可以使用剩餘的間隔物或心軸（mandrels）來圖案化鰭片。
參照第4圖，形成虛設閘極堆疊38以延伸至（突出的）鰭片36的頂表面與側壁上。在第23圖所示的製程流程200中，此特定製程被示為製程208。虛設閘極堆疊38可以包括虛設閘極介電質40和在虛設閘極介電質40上的虛設閘極42。虛設閘極42可以使用例如多晶矽形成，並且也可以使用其他材料。每個虛設閘極堆疊38也可以包括在虛設閘極42上的一個（或多個）硬遮罩層44。硬遮罩層44可以由氮化矽、氧化矽、碳氮化矽或它們的多層形成。虛設閘極堆疊38可以跨過單個或多個突出的鰭片36及/或STI區域24。虛設閘極堆疊38的長度方向與突出的鰭片36的長度方向垂直。
接續，閘極間隔物46形成在虛設閘極堆疊38的側壁上。在第23圖所示的製程流程200中，此特定製程也被示為製程208。根據本揭露的一些實施例，閘極間隔物46由例如氮化矽、碳氮化矽等的介電材料形成，並且可以具有單層結構或包括多個介電層的多層結構。
接著執行蝕刻製程以蝕刻未被虛設閘極堆疊38和閘極間隔物46覆蓋部分的突出的鰭片36，從而得到第5圖所示的結構。在第23圖所示的製程流程200中，此特定製程被示為製程210。凹蝕可以是非等向的，因此在虛設閘極堆疊38和閘極間隔物46正下方的部分鰭片36受到保護，並且未被蝕刻。根據一些實施例，凹陷的半導體條26的頂表面可能低於STI區域24的頂表面24A。相應地形成凹槽50。凹槽50包括位於虛設閘極堆疊38的兩側上的部分，以及在剩餘突出的鰭片36之間的部分。
接續，藉由在凹槽50中選擇性地成長（藉由磊晶）半導體材料來形成磊晶區域（源極/汲極區域）54，以得到第6圖中的結構。在第23圖所示的製程流程200中，此特定製程被示為製程212。取決於所得的FinFET是p型FinFET還是n型FinFET，隨著磊晶的進行，可以原位摻雜p型或n型雜質。例如，當所得的FinFET是p型FinFET時，可以成長SiGeBSiB。相反地，當所得的FinFET為n型FinFET時，可以成長SiP或SiCP。根據本揭露的替代實施例，磊晶區54包括III-V族化合物半導體，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、其組合或其多層。凹槽50被磊晶區域54填充之後，磊晶區域54的進一步磊晶成長導致磊晶區域54水平擴展，並形成刻面（facets）。磊晶區域54的進一步成長也可以導致相鄰的磊晶區域54彼此合併。可能產生空隙（空氣間隙）56。根據本揭露的一些實施例，磊晶區域54的完成可以是當磊晶區域54的頂表面仍然是波浪狀時，或者當合併的磊晶區域54的頂表面變得平坦時，其可以藉由在磊晶區域54上進一步成長來達成，如第6圖所示。
在磊晶步驟之後，可以用p型或n型雜質進一步佈植磊晶區域54以形成源極和汲極區域，其也用元件符號54表示。根據本揭露的替代實施例，當在磊晶期間用p型或n型雜質原位摻雜磊晶區域54時，則省略佈植步驟。
第7A圖繪示在形成接觸蝕刻停止層（Contact Etch Stop Layer, CESL）58和層間介電質（Inter-Layer Dielectric, ILD）60之後的結構透視圖。在第23圖所示的製程流程200中，此特定製程被示為製程214。CESL 58可以由氧化矽、氮化矽、碳氮化矽等形成，並且可以使用CVD、ALD等形成。ILD 60可以包括使用例如FCVD、旋轉塗佈、CVD或另一種沉積方法形成的介電材料。ILD 60可以由含氧的介電材料形成，其含氧的介電材料可以是基於氧化矽的材料，例如四乙基原矽酸酯（Tetra Ethyl Ortho Silicate, TEOS）氧化物、磷矽玻璃（Phospho-Silicate Glass, PSG）、硼矽玻璃（Boro-Silicate Glass, BSG）、硼摻雜的磷矽玻璃（Boron-Doped Phospho-Silicate Glass, BPSG）等。可以執行例如CMP製程或機械研磨製程的平坦化製程以使ILD 60、虛設閘極堆疊38及閘極間隔物46的頂表面彼此齊平。
第7B圖繪示第7A圖中的參考截面7B-7B，其繪示虛設閘極堆疊38。接續，蝕刻包括硬遮罩層44、虛設閘極42及虛設閘極介電質40的虛設閘極堆疊38，從而在閘極間隔物46之間形成溝槽62，如第8圖所示。在第23圖所示的製程流程200中，此特定製程被示為製程216。突出的鰭片36的頂表面和側壁暴露於溝槽62。接續，如第9A和9B圖所示，在溝槽62中形成取代閘極堆疊72（第8圖）。第9B圖繪示第9A圖中的參考截面9B-9B。在第23圖所示的製程流程200中，此特定製程被示為製程218。取代閘極堆疊72包括閘極介電質68和相應的閘極70。
根據本揭露的一些實施例，閘極介電質68包括界面層（Interfacial Layer, IL）64作為其下部。IL 64形成在突出的鰭片36的暴露表面上。IL 64可以包括氧化物層例如氧化矽層，其藉由突出的鰭片36的熱氧化、化學氧化製程或沉積製程形成。閘極介電質68也可包括在IL 64上形成的高介電常數介電層66。高介電常數介電層66包括高介電常數介電材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯等。高介電常數介電材料的介電常數（k值）高於3.9，並且可能高於約7.0，有時高達21.0或更高。高介電常數介電層66覆蓋IL 64並可能與IL 64接觸。高介電常數介電層66形成為順應層（conformal layer），並延伸至突出的鰭片36的側壁以及閘極間隔物46的頂表面和側壁上。根據本揭露的一些實施例，高介電常數介電層66使用ALD、CVD、PECVD、分子束沉積（Molecular-Beam Deposition, MBD）等形成。
進一步參照第9B圖，閘極70形成在閘極介電質68上。閘極70可以包括多個含金屬層74，其含金屬層可以形成為順應層，以及填充金屬區域76，其填充金屬區域76填充未被多個含金屬層74填充的剩餘溝槽。含金屬層74可以包括阻障層、在阻障層上的功函數層，以及在功函數層上的一個或多個金屬蓋層。參照第10-18圖，討論含金屬層74的詳細結構。
第9B圖示意性地繪示區域78，其包括鰭片36的一部分、閘極介電質68的一部分、含金屬層74的一部分，以及填充金屬區域76的一部分。根據一些實施例，第10-17圖繪示延伸至區域78中的部件的形成。各別的製程流程被示為如第24圖所示的製程流程300。
應當理解，如第10-17圖所示的製程包括可能在閘極堆疊的形成中執行的可能製程。根據本揭露的一些實施例，執行一些而非全部的製程，並且所得的結構包括一些而非全部如第17圖所示的部件。將討論可能的組合。 當未執行製程時，直接在被省略的製程/層上的特定上層將會與直接在被省略的製程/層下的特定下層接觸。
參照第10圖，IL 64形成在突出的鰭片36上。高介電常數介電層66形成在IL 64上。根據一些實施例，黏著層（也是擴散阻障層）119形成在高介電常數介電層66上。黏著層119可以由TiN或氮化鈦矽（Titanium Silicon Nitride, TSN）形成。TiN層可以使用ALD或CVD形成，並且TSN層可以包括交替沉積的TiN層和SiN層，例如使用ALD形成。由於TiN層和SiN層非常薄，因此這些層可能無法彼此區分，因此被稱為TSN層。
功函數層120形成在黏著層119上。功函數層120決定閘極的功函數，並且包括至少一層或由不同材料形成的多層。功函數層的材料是根據各個FinFET是n型FinFET還是p型FinFET來選擇。例如，當FinFET是n型FinFET時，功函數層120可以包括TaN層和在TaN層上的鈦鋁（TiAl）層。當FinFET是p型FinFET時，功函數層120可以包括TaN層、在TaN層上的TiN層以及在TiN層上的TiAl層。可以理解，功函數層可以包括不同的材料，其也是可以預期的。
根據本揭露的一些實施例，金屬蓋層122形成在功函數層120上，如第11圖所示。在第24圖所示的製程流程300中，此特定製程被示為製程302。根據一些實施例，金屬蓋層122可以由金屬氮化物例如TiN形成，並且可以使用其他材料例如TaN。根據其他實施例，金屬蓋層122包括金屬氮化物，並且沒有TaN。根據一些實施例，金屬蓋層122使用ALD形成。金屬蓋層122的厚度可以在約5 Å至約60 Å之間的範圍。根據替代實施例，省略金屬蓋層122的形成，並且可以直接在功函數層120上執行如第11及12圖所示的含浸（soaking）步驟。因此，金屬蓋層122使用虛線繪示以表示其可以形成或可以不形成。
第11圖繪示使用氣態前驅物的含金屬或含氯氣體的含浸製程。根據一些實施例，前驅物包括含鈦氣體及/或氯基氣體。例如，前驅物可以包括TiCl4 作為製程氣體。當使用TiCl4 時，相應的含浸製程也可以稱為TiCl4 含浸製程。在第24圖所示的製程流程300中，此特定製程被示為製程304。當不形成金屬蓋層122，並且在暴露於TiCl4 的功函數層120上執行含金屬或含氯氣體含浸時，此製程是有益處的。根據一些實施例，提供作為氣體的TiCl4 以含浸晶圓10，其功函數層120或金屬蓋層122暴露於TiCl4 氣體。在含金屬或含氯氣體含浸期間，晶圓10被加熱至例如約200℃至約500℃之間的溫度。沒有產生電漿。含浸持續時間可以大於約5秒。TiCl4 含浸使所得分子（例如TiCl3 分子）連接到底下的功函數層120的懸鍵（dangling bonds）。根據形成金屬蓋層122的一些實施例，可以執行或省略含金屬或含氯氣體含浸製程。含金屬或含氯氣體含浸製程用於改善矽與底下的功函數層120的鍵結，因為在隨後的含矽氣體含浸中提供的含矽氣體與功函數層120不具有良好的黏著力。相較之下，藉由TiCl4 含浸，將含Ti和Cl的分子附著至功函數層120，並且隨後施加的含矽分子與TiCl4 中的Ti原子具有良好的鍵結。因此，當隨後討論在功函數層120上執行含矽氣體處理時，TiCl4 用於改善含矽分子與功函數層120的鍵結。
根據省略形成金屬蓋層122的一些實施例，當功函數層120形成時，可以同時使用用於含浸製程的前驅物，而非在功函數層120形成之後使用。
第12圖繪示使用含矽氣體的熱含浸製程，其含矽氣體可以是SiH4 、Si2 H6 等或其組合。在第24圖所示的製程流程300中，此特定製程被示為製程306。在含矽氣體含浸其間，如果使用SiH4 ，晶圓10被加熱至例如約200℃至約550℃的溫度，如果使用Si2 H6 ，晶圓10被加熱至較高的溫度例如約200℃至約500℃。沒有產生電漿。含浸持續時間可以在約30秒至約600秒之間的範圍。在使用TiCl4 作為製程氣體執行含金屬或含氯氣體含浸製程的實施例中，在第12圖中所示的表面可能會形成一層富含矽和鈦的薄層。如果不執行含金屬或含氯氣體含浸，則Si原子附著至功函數層120或金屬蓋層122。
第12圖示意性地繪示含矽層124以表示附著的含矽分子，其包括矽和氫原子以及如果執行TiCl4 含浸可能的鈦和氯原子。
功函數層120的形成、金屬蓋層122的形成、含金屬或含氯氣體含浸製程以及含矽氣體含浸製程皆為原位執行，從而在這些製程之間不破真空。這些製程可以在具有相同真空環境的相同平台中的不同製程腔室中執行。
參照第13圖，在含矽氣體含浸之後，可以執行破真空。在第24圖所示的製程流程300中，此特定製程被示為製程308。由於含矽層124暴露於空氣，含矽層124被氧化以形成氧化矽層124’，如第13圖所示。應當理解，在隨後的熱處理中，相鄰層中的元素可能擴散到氧化矽層124’中。因此，儘管層124’被稱為氧化矽層，但是它實際上是包括其他元素且富含矽和氧的層，並且其矽和氧的原子百分比可能高於相鄰層中相應的矽和氧的原子百分比，其相鄰層最初不含矽及/或氧。
第14圖繪示金屬蓋層126的形成。在第24圖所示的製程流程300中，此特定製程被示為製程310。金屬蓋層126的形成方法、材料、厚度等可以從金屬蓋層122的候選方法、候選材料、候選厚度中選擇。因此不再贅述。
根據替代實施例，並非在含矽氣體含浸之後並在形成金屬蓋層126之前執行破真空，可以在形成金屬蓋層126之後執行破真空，其金屬蓋層126在含矽層124上並與之接觸。在第24圖所示的製程流程300中，此特定製程被示為製程310’及308’。 由於金屬蓋層126非常薄，例如在大約5 Å至60 Å之間的範圍，因此氧氣穿透穿過金屬蓋層126，並且含矽層124被氧化以形成氧化矽層124’。
第15圖繪示可選的（optional）第二含矽氣體含浸製程。在第24圖所示的製程流程300中，此特定製程被示為製程312。可以使用與第12圖討論的第一含矽氣體含浸製程相似的製程條件來執行第二含矽氣體含浸製程。因此，形成含矽層128以終止金屬蓋層126的懸鍵。第二SiH4 含浸製程在真空室中執行。根據本揭露的一些實施例，在第二含矽氣體含浸製程之後（並且在形成金屬蓋層130之前）執行破真空，以將含矽層128轉換成氧化矽層128’ （如第16圖所示）。在第24圖所示的製程流程300中，此特定製程被示為製程314。
第16圖繪示可選的形成金屬蓋層130。在第24圖所示的製程流程300中，此特定製程被示為製程316。金屬蓋層130的形成方法、材料、厚度等可以從用於形成金屬蓋層122的候選方法、候選材料、候選厚度等中選擇。因此不再贅述。根據一些實施例，並非在含矽氣體含浸製程之後（第16圖16）並在形成金屬蓋層130之前執行破真空，而可以在形成金屬蓋層130之後執行破真空。在第24圖所示的製程流程300中，此特定製程被示為製程316’及314’。 由於破真空，氧氣穿透金屬蓋層130，以將含矽層128（第15圖）轉換成氧化矽層128’（第16圖）。以虛線繪示氧化矽層128’和金屬蓋層130，以表示這些層可以形成或可以不形成。層119、120、122、124’、126、128’及130的組合對應於第9B圖中的堆疊層74。
第17圖繪示填充金屬區域132的形成，其對應於第9B圖中的填充金屬區域76。在第24圖所示的製程流程300中，此特定製程被示為製程318。根據一些實施例，填充金屬區域132由鎢或鈷形成，其可以使用ALD、CVD等形成。根據一些實施例，WF6 和SiH4 用作用於沉積鎢的製程氣體。在形成填充金屬區域132之後，可以執行平坦化製程以去除多餘的沉積層，如第17圖所示，從而得到如第9A及9B圖所示的閘極堆疊72。在第24圖所示的製程流程300中，此特定製程被示為製程320。在整個討論中，功函數層120和填充金屬區域132之間的層可包括層122、124’、126、128’及130，統稱為複合阻擋（composite blocking）層。
第1-17圖繪示多個可能的製程，其中一些製程在一些實施例中是可選的。因此，可以選擇多個製程以形成這些候選製程，以執行多個製程流程。因此，可以形成具有不同層組合的多個閘極堆疊。以下討論一些可能的製程。
在第一候選製程中，製程順序包括在功函數層120上形成金屬蓋層122、執行含矽氣體含浸製程（形成含矽層124）、形成金屬蓋層126、執行破真空以及形成填充金屬區132。此特定閘極堆疊可以包括功函數層120、金屬蓋層122、氧化矽層124’、金屬蓋層126以及填充金屬區域132。
在第二候選製程中，製程順序包括在功函數層120上形成金屬蓋層122、執行含矽氣體含浸製程（形成含矽層124）、執行破真空、形成金屬蓋層126以及形成填充金屬區132。此特定閘極堆疊與藉由第一候選製程形成的閘極堆疊相同，並且也包括功函數層120、金屬蓋層122、氧化矽層124’、金屬蓋層126以及填充金屬區域132。
在第三候選製程中，製程順序包括在功函數層120上執行含金屬或含氯氣體含浸製程、執行含矽氣體含浸製程（形成含矽層124）、執行破真空、形成金屬蓋層126以及形成填充金屬區域132。此特定的閘極堆疊可以包括功函數層120、氧化矽層124’（其中具有Ti和Cl原子）、金屬蓋層126以及填充金屬區域132。
在第四候選製程中，製程順序包括在功函數層120上執行含金屬或含氯氣體含浸製程、執行含矽氣體含浸製程（形成含矽層124）、形成金屬蓋層126、執行破真空破以及形成填充金屬區域132。此特定的閘極堆疊與藉由第三候選製程形成的閘極堆疊相同，並且也包括功函數層120、氧化矽層124’（其中具有Ti和Cl原子）、金屬蓋層126以及填充金屬區域132。
在第五候選製程中，製程順序包括在功函數層120上執行含金屬或含氯氣體含浸製程、執行含矽氣體含浸製程、形成金屬蓋層126、執行破真空、執行額外的含矽氣體含浸製程（形成含矽層128）、形成金屬蓋層130、執行破真空以及形成填充金屬區域132。此特定的閘極堆疊可以包括功函數層120、氧化矽層124’（其中具有Ti和Cl原子）、金屬蓋層126、氧化矽層128’、金屬蓋層130以及填充金屬區域132。
根據替代實施例，第18圖繪示閘極堆疊的形成。根據一些實施例，TSN層134形成在功函數層120上並且可以與其接觸。根據一些實施例，藉由執行一個或多個循環來形成TSN層134，每個循環包括藉由一個或多個ALD循環形成TiN層，然後藉由一個或多個ALD循環形成SiN層。TiN層和SiN層分別示意性地繪示為134A和134B，以示意性繪示如何形成所得的TSN層。然而，應當理解，TiN層和SiN實際上混合在一起，並且由於它們很小的厚度而不可彼此區分，並且可能不能彼此區分。可能存在多個交替的TiN層和SiN層，有時由於相互擴散而難以區分，因此合稱為TSN層134。填充金屬區域132在TSN層134上並與其接觸。根據這些實施例，TSN層134中的矽具有阻止氧向下擴散、阻止功函數層120中的金屬向上擴散以及阻止氟（在填充金屬區域132形成的期間引入）向下擴散進入功函數層120。
根據一些實施例，第19圖繪示硬遮罩80的形成。在第23圖所示的製程流程中，此特定製程被示為製程220。硬遮罩80的形成可包括執行蝕刻製程使閘極堆疊72凹陷，從而在閘極間隔物46之間形成凹陷，用介電材料填充凹陷，然後執行平坦化製程例如CMP製程或機械研磨製程以去除多餘部分的介電材料。硬遮罩80可以由氮化矽、氮氧化矽、氮氧化碳-碳氮化物等形成。
第20圖繪示源極/汲極接觸栓塞82的形成。在第23圖所示的製程流程200中，此特定製程被示為製程222。源極/汲極接觸栓塞82的形成包括蝕刻ILD 60以底下部分的暴露CESL 58，然後蝕刻暴露部分的CESL 58以露出源極/汲極區域54。在隨後的製程中，沉積金屬層（例如，Ti層）並延伸至接觸開口中。可以形成金屬氮化物蓋層。然後執行退火製程使金屬層與源極/汲極區域54的頂部反應以形成矽化物區域84，如第20圖所示。接續，保留先前形成的金屬氮化物層而未將其去除，或者去除先前形成的金屬氮化物層，隨後沉積新的金屬氮化物層（例如氮化鈦層）。然後將填充金屬材料例如鎢、鈷等填充至接觸開口中，隨後進行平坦化以去除多餘的材料，從而形成源極/汲極接觸栓塞82。閘極接觸栓塞（未示出）也被形成為穿透每個硬掩模80的一部分以接觸閘極70。因此，形成多個可以並聯為一個FinFET的FinFETs 86。
根據本揭露的實施例，第21及22圖繪示實驗結果顯示複合阻擋層的效果。X軸代表束縛能。Y軸代表不同束縛能下的信號強度值。第21圖繪示鋁的束縛能，並繪示Al-O及Al-C的特徵束縛能。當蓋層分別由TSN薄層、10Å的TiN層、19Å的TiN層及37Å的TiN層形成時，分別獲得線140、142、144及146。結果顯示線140具有強的Al-O信號，顯示氧穿透TSN薄層以與功函數層（具有TiAl）中的鋁形成鍵結。有一個顯著的Al-C信號，顯示TSN薄層具有阻擋氧氣的作用，然而阻擋能力不足。對於線142，Al-O信號較弱，而Al-C信號較強。線144和線146具有甚至更弱的Al-O信號和更強的Al-C信號。這些顯示隨著TiN蓋層厚度的增加，由於較少的氧穿透而形成較少的Al-O，並且保留更多的Al-C。結果揭示，隨著TiN蓋層厚度的增加，蓋層具有更的防止氧氣穿透它們以到達功函數層的能力。
第22圖繪示鋁的束縛能，線148和線150分別從19Å的TiN蓋層和複合蓋層獲得。複合蓋層包括TiN薄層，其TiN薄層經歷含矽氣體含浸。線148和線150大抵彼此重疊，大抵沒有檢測到Al-O信號。這顯示有SiH4 含浸的複合層在阻隔氧氣方面與19Å的TiN蓋層一樣有效。
本揭露的實施例具有一些有利特徵。藉由含矽氣體含浸，在功函數層上形成含矽層。含矽層可以是氧化矽層。含矽層有效防止氧氣向下穿透以到達功函數層，因此可以防止功函數層的氧化。此外，含矽層可以防止功函數層中的金屬向上擴散，因此可以幫助保持功函數層的組成穩定，並防止所得的FinFET的閾值電壓漂移。
根據本揭露的一些實施例，一種形成半導體裝置的方法包括在晶圓中形成閘極，形成閘極包括沉積功函數層；沉積功函數層之後，對晶圓執行第一處理，其中藉由使用含矽氣體含浸晶圓執行第一處理；在第一處理之後，在功函數層上形成第一金屬蓋層；及在第一金屬蓋層上沉積填充金屬。在一個實施例中，使用含矽氣體執行第一處理。在一個實施例中，當執行第一處理時，功函數層暴露於含矽氣體。在一個實施例中，形成半導體裝置的方法更包括在第一處理之前，在晶圓上執行第二處理，其中使用TiCl4 執行第二處理，功函數層暴露於TiCl4 。在一個實施例中，形成半導體裝置的方法更包括，在第一處理之後及在沉積填充金屬之前，藉由破真空將經過第一處理的特定層暴露於空氣。在一個實施例中，形成半導體裝置的方法更包括，在第一處理之後，沉積第二金屬蓋層，其中第一金屬蓋層在第二金屬蓋層上。在一個實施例中，形成半導體裝置的方法更包括破真空以暴露第二金屬蓋層於空氣。在一個實施例中，在第一處理中，在含矽氣體中的含矽分子附著至第二金屬蓋層，且在破真空期間，含矽分子被氧化以形成矽氧化層。在一個實施例中，形成第一金屬蓋層包括沉積TiN層。在一個實施例中，形成半導體裝置的方法更包括：在形成閘極之前，去除虛設閘極堆疊，其中閘極被形成以延伸至在去除虛設閘極堆疊後留下的溝槽中，且形成閘極包括：執行平坦化製程以去除在溝槽外的部分的功函數層、第一金屬蓋層及填充金屬。
根據本揭露的一些實施例，一種形成半導體裝置的方法包括形成半導體鰭片，突出高於半導體鰭片的兩側上的隔離區域；在一部分的半導體鰭片上形成虛設閘極堆疊；在半導體鰭片的基礎上形成源極/汲極區域，其中源極/汲極區域在虛設閘極堆疊的一側；沉積層間介電質以覆蓋源極/汲極區域；去除虛設閘極堆疊以在層間介電質中留下溝槽；形成閘極介電層，閘極介電層延伸至溝槽中；在閘極介電層上沉積功函數層；在功函數層上形成第一金屬蓋層；在第一金屬蓋層上執行處理，其中藉由使用含矽氣體以含浸第一金屬蓋層執行處理，其中在含矽氣體中的含矽分子附著在第一金屬蓋層；在處理之後，在功函數層上形成第二金屬蓋層；及執行破真空以暴露第二金屬蓋層於空氣。在一個實施例中，在介於約400℃至約500℃的溫度下執行處理。在一個實施例中，形成第一金屬蓋層包括沉積TiN層。在一個實施例中，執行處理時不從含矽氣體產生電漿。在一個實施例中，形成半導體裝置的方法更包括：在第二金屬蓋層上沉積填充金屬，且填充金屬與第二金屬蓋層接觸；及執行平坦化製程以去除在溝槽外的部分的功函數層、第一金屬蓋層、第二金屬蓋層及填充金屬。
根據本揭露的一些實施例，一種半導體裝置包括半導體區域；及閘極堆疊，在半導體區域上。閘極堆疊包括：閘極介電質；功函數層，在閘極介電質上；含矽層，在功函數層上；第一金屬蓋層，在含矽層上；及填充金屬，在第一金屬蓋層上。在一個實施例中，功函數層及第一金屬蓋層均不含矽。在一個實施例中，含矽層包括氧化矽。在一個實施例中，半導體裝置更包括第二金屬蓋層在功函數層上，且與功函數層接觸，其中含矽層在第二金屬蓋層上，且與第二金屬蓋層接觸。在一個實施例中，含矽層更包括氯。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10:晶圓 20:基板 22:井區域 24:隔離區域(STI區域) 24A:頂表面 26:半導體條 28:墊氧化物層 30:硬遮罩層 36:鰭片 38:虛設閘極堆疊 40:虛設閘極介電質 42:虛設閘極 44:硬遮罩層 46:閘極間隔物 50:凹槽 54:磊晶區域(源極/汲極區域) 56:空隙 58:接觸蝕刻停止層 60:層間介電質 62:溝槽 64:界面層(IL) 66:高介電常數介電層 68:閘極介電質 70:閘極 72:取代閘極堆疊 74:含金屬層(堆疊層) 76,132:填充金屬區域 78:區域 80:硬遮罩 82:源極/汲極接觸栓塞 84:矽化物區域 86:FinFETs 119:黏著層(擴散阻障層) 120:功函數層 134:TSN層 122,126,130:金屬蓋層 124,128:含矽層 124',128':氧化矽層 134A:TiN層 134B:SiN層 140,142,144,146,148,150:線 200,300:製程流程 202,204,206,208,210:製程 212,214,216,218,220,222:製程 302,304,306,308,308',310,310':製程 312,314,314',316,316',318,320:製程
以下將配合所附圖示詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小單元的尺寸，以清楚地表現出本揭露的特徵。 第1-6、7A、7B、8、9A、9B、19及20圖係根據一些實施例， 繪示形成鰭式場效電晶體（FinFET）的中間階段的透視圖及剖面圖。 第10-18圖係根據一些實施例，繪示形成電晶體閘極堆疊的中 間階段的透視圖及剖面圖。 第21及22圖係根據一些實施例，繪示實驗結果。 第23圖係根據一些實施例，繪示形成FinFET的製程流程。 第24圖係根據一些實施例，繪示形成閘極堆疊的製程流程。
10:晶圓
20:基板
24:隔離區域(STI區域)
26:半導體條
46:閘極間隔物
54:磊晶區域(源極/汲極區域)
58:接觸蝕刻停止層
60:層間介電質
68:閘極介電質
70:閘極
72:取代閘極堆疊
80:硬遮罩
82:源極/汲極接觸栓塞
84:矽化物區域
86:FinFETs

Claims (20)

  1. 一種形成半導體裝置的方法，該方法包括： 在一晶圓中形成一閘極，包括： 沉積一功函數層； 沉積該功函數層之後，對該晶圓執行一第一處理，其中藉 由使用一含矽氣體含浸（soaking）該晶圓執行該第一處理； 在該第一處理之後，在該功函數層上形成一第一金屬蓋層； 及 在該第一金屬蓋層上沉積一填充金屬。
  2. 如請求項1所述之形成半導體裝置的方法，其中使用矽烷或二矽烷執行該第一處理。
  3. 如請求項1所述之形成半導體裝置的方法，其中當執行該第一處理時，該功函數層暴露於該含矽氣體。
  4. 如請求項1所述之形成半導體裝置的方法更包括： 在該第一處理之前，在該晶圓上執行一第二處理，其中使用TiCl4 執行該第二處理，該功函數層暴露於該TiCl4 。
  5. 如請求項1所述之形成半導體裝置的方法更包括，在該第一處理之後及在沉積該填充金屬之前，藉由一破真空（vacuum break）將經過該第一處理的一特定層（respective layer）暴露於空氣。
  6. 如請求項1所述之形成半導體裝置的方法更包括，在該第一處理之後，沉積一第二金屬蓋層，其中該第一金屬蓋層在該第二金屬蓋層上。
  7. 如請求項6所述之形成半導體裝置的方法更包括一破真空以暴露該第二金屬蓋層於空氣。
  8. 如請求項7所述之形成半導體裝置的方法，其中在該第一處理中，在該含矽氣體中的一些含矽分子附著至該第二金屬蓋層，且在該破真空期間，該些含矽分子被氧化以形成一矽氧化層。
  9. 如請求項1所述之形成半導體裝置的方法，其中形成該第一金屬蓋層包括沉積一TiN層。
  10. 如請求項1所述之形成半導體裝置的方法更包括： 在形成該閘極之前，去除一虛設閘極堆疊，其中該閘極被形成以 延伸至在去除該虛設閘極堆疊後留下的一溝槽中，且形成該閘極包括： 執行一平坦化製程以去除在該溝槽外的部分的該功函數層、 該第一金屬蓋層及該填充金屬。
  11. 一種形成半導體裝置的方法，該方法包括： 形成一半導體鰭片，突出高於該半導體鰭片的兩側上的多個隔離 區域； 在一部分的該半導體鰭片上形成一虛設閘極堆疊； 在該半導體鰭片的基礎上形成一源極/汲極區域，其中該源極/汲 極區域在該虛設閘極堆疊的一側； 沉積一層間介電質以覆蓋該源極/汲極區域； 去除該虛設閘極堆疊以在該層間介電質中留下一溝槽； 形成一閘極介電層，該閘極介電層延伸至該溝槽中； 在該閘極介電層上沉積一功函數層； 在該功函數層上形成一第一金屬蓋層； 在該第一金屬蓋層上執行一處理，其中藉由使用一含矽氣體以含 浸該第一金屬蓋層執行該處理，其中在該含矽氣體中的一些含矽分子附著在該第一金屬蓋層； 在該處理之後，在該功函數層上形成一第二金屬蓋層；及 執行一破真空以暴露該第二金屬蓋層於空氣。
  12. 如請求項11所述之形成半導體裝置的方法，其中在介於約200℃至約550℃的溫度下執行該處理。
  13. 如請求項11所述之形成半導體裝置的方法，其中形成該第一金屬蓋層包括沉積一TiN層。
  14. 如請求項11所述之形成半導體裝置的方法，其中執行該處理時不從該含矽氣體產生電漿。
  15. 如請求項11所述之形成半導體裝置的方法更包括： 在該第二金屬蓋層上沉積一填充金屬，且該填充金屬與該第二金 屬蓋層接觸；及 執行一平坦化製程以去除在該溝槽外的部分的該功函數層、 該第一金屬蓋層、該第二金屬蓋層及該填充金屬。
  16. 一種半導體裝置，包括： 一半導體區域；及 一閘極堆疊，在該半導體區域上，該閘極堆疊包括： 一閘極介電質； 一功函數層，在該閘極介電質上； 一含矽層，在該功函數層上； 一第一金屬蓋層，在該含矽層上；及 一填充金屬，在該第一金屬蓋層上。
  17. 如請求項16所述之半導體裝置，其中該功函數層及該第一金屬蓋層均不含矽。
  18. 如請求項16所述之半導體裝置，其中該含矽層包括氧化矽。
  19. 如請求項16所述之半導體裝置，其中該閘極堆疊更包括一第二金屬蓋層在該功函數層上，且與該功函數層接觸，其中該含矽層在該第二金屬蓋層上，且與該第二金屬蓋層接觸。
  20. 如請求項16所述之半導體裝置，其中該含矽層更包括氯。
TW108135335A 2018-09-28 2019-09-27 半導體裝置及其形成方法 TWI782234B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738452P 2018-09-28 2018-09-28
US62/738,452 2018-09-28
US16/458,679 2019-07-01
US16/458,679 US11282938B2 (en) 2018-09-28 2019-07-01 Capping layers in metal gates of transistors

Publications (2)

Publication Number Publication Date
TW202032637A true TW202032637A (zh) 2020-09-01
TWI782234B TWI782234B (zh) 2022-11-01

Family

ID=69946159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135335A TWI782234B (zh) 2018-09-28 2019-09-27 半導體裝置及其形成方法

Country Status (3)

Country Link
KR (1) KR102267889B1 (zh)
CN (1) CN110970303B (zh)
TW (1) TWI782234B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430698B2 (en) 2020-05-19 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ formation of metal gate modulators
DE102021106802A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Reduktion von parasitärkapazität inhalbleiterbauelementen
US11437373B2 (en) * 2020-08-13 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device structure
US12046475B2 (en) 2021-01-14 2024-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Surface oxidation control of metal gates using capping layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317748C (zh) * 2004-12-13 2007-05-23 友达光电股份有限公司 薄膜晶体管的制造方法
US8846550B1 (en) * 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
CN104517842B (zh) * 2013-09-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US9362385B2 (en) * 2013-12-18 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Method for tuning threshold voltage of semiconductor device with metal gate structure
US10263108B2 (en) * 2014-08-22 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insensitive epitaxy formation
US9768302B2 (en) * 2015-09-30 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10622356B2 (en) * 2016-01-19 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
CN107104144B (zh) * 2016-02-22 2019-12-27 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102553260B1 (ko) * 2016-08-03 2023-07-07 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102490696B1 (ko) * 2016-11-07 2023-01-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI746673B (zh) * 2016-12-15 2021-11-21 台灣積體電路製造股份有限公司 鰭式場效電晶體裝置及其共形傳遞摻雜方法
US10510762B2 (en) * 2016-12-15 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain formation technique for fin-like field effect transistor
US10431670B2 (en) * 2016-12-15 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd Source and drain formation technique for fin-like field effect transistor
US10014185B1 (en) * 2017-03-01 2018-07-03 Applied Materials, Inc. Selective etch of metal nitride films

Also Published As

Publication number Publication date
KR102267889B1 (ko) 2021-06-24
KR20200037106A (ko) 2020-04-08
CN110970303B (zh) 2024-06-21
TWI782234B (zh) 2022-11-01
CN110970303A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
US11282938B2 (en) Capping layers in metal gates of transistors
US11205724B2 (en) Self-aligned gate hard mask and method forming same
TWI701830B (zh) 半導體裝置及其形成方法
TWI668744B (zh) 半導體裝置及其形成方法
TWI677909B (zh) 半導體裝置的形成方法、鰭式場效電晶體裝置及其形成方法
US20190067013A1 (en) Wrap-Around Contact Plug and Method Manufacturing Same
TWI782234B (zh) 半導體裝置及其形成方法
TW201705238A (zh) 半導體結構形成方法
TWI737007B (zh) 積體電路裝置及其形成方法
US11342225B2 (en) Barrier-free approach for forming contact plugs
TWI749798B (zh) 半導體裝置及其形成方法
TW202006798A (zh) 半導體裝置的形成方法
US11532509B2 (en) Selective hybrid capping layer for metal gates of transistors
TWI785590B (zh) 積體電路裝置及其製造方法
TW202318486A (zh) 製造半導體裝置的方法
US20220367261A1 (en) Selective Hybrid Capping Layer for Metal Gates of Transistors
KR102546906B1 (ko) Finfet 디바이스 및 방법
KR102263324B1 (ko) 반도체 디바이스 및 제조 방법
US20230238241A1 (en) Method Forming Gate Stacks Adopting Thin Silicon Cap