JP2017502497A - 発光デバイスのウエハを分離する方法 - Google Patents

発光デバイスのウエハを分離する方法 Download PDF

Info

Publication number
JP2017502497A
JP2017502497A JP2016527372A JP2016527372A JP2017502497A JP 2017502497 A JP2017502497 A JP 2017502497A JP 2016527372 A JP2016527372 A JP 2016527372A JP 2016527372 A JP2016527372 A JP 2016527372A JP 2017502497 A JP2017502497 A JP 2017502497A
Authority
JP
Japan
Prior art keywords
wafer
groove
street
light emitting
breaking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016527372A
Other languages
English (en)
Other versions
JP6574176B2 (ja
Inventor
エス ペッダーダ,ラオ
エス ペッダーダ,ラオ
リリー ウェイ,フランク
リリー ウェイ,フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2017502497A publication Critical patent/JP2017502497A/ja
Application granted granted Critical
Publication of JP6574176B2 publication Critical patent/JP6574176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth

Abstract

本発明の実施形態は、発光デバイスのウエハを分離する方法に向けられる。この方法は、ウエハ上のダイシングストリート上で第1の溝をスクライブすることと、ウエハ上の造形部に対する第1の溝の位置を用いて、ウエハのアライメントを検査することとを含む。アライメントを検査することの後に、上記ダイシングストリート上で第2の溝がスクライブされる。

Description

本発明は、発光デバイスのウエハを個々の発光デバイス又は発光デバイス群へと分離する方法に関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード(LED)、共振器型(resonant cavity)発光ダイオード(RCLED)、垂直共振器面発光レーザ(VCSEL)及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、III−V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD)、分子線エピタキシー(MBE)又はその他のエピタキシャル技術により、サファイア、炭化シリコン(シリコンカーバイド)、III族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック(積層体)をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばSiでドープされた1つ以上のn型層と、該1つ以上のn型層上に形成された活性領域内の1つ以上の発光層と、活性領域上に形成された、例えばMgでドープされた1つ以上のp型層とを含んでいる。これらn型領域及びp型領域の上に、電気コンタクトが形成される。
特許文献1(US2011/0132885A)は、半導体デバイスのウエハを個片化することを記載している。その段落4は、「半導体ウエハから製造された個々のデバイス(又はダイ)が互いに分離されるように半導体ウエハをダイシングするプロセスにおいて、レーザがしばしば使用される。ウエハ上のダイはストリートによって分離され、ストリートに沿ってウエハをカットするためにレーザが使用され得る。レーザは、ウエハを完全に貫いてカットするために、あるいは、残りのウエハ部分は目打ち線の箇所でウエハを破断することによって分離するとして、ウエハを部分的に貫いてカットするために使用され得る。発光ダイオード(LED)を製造するとき、ウエハ上の個々のダイがLEDに相当する。」と教示している。
米国特許出願公開第2011/0132885号明細書
本発明の1つの目的は、歩留りを向上させ得るようなLEDのウエハをダイシングする方法を提供することである。
本発明の実施形態は、発光デバイスのウエハを分離する方法に向けられる。この方法は、ウエハ上のダイシングストリート上で第1の溝をスクライブすることと、ウエハ上の造形部(フィーチャ)に対する第1の溝の位置を用いて、ウエハのアライメントを検査することとを含む。アライメントを検査することの後に、上記ダイシングストリート上で第2の溝がスクライブされる。
本発明の実施形態は、発光デバイスのウエハを分離する方法に向けられる。ウエハは、複数のストリートによって隔てられた複数の行に配された複数の発光デバイスを含む。この方法は、或る区画をウエハの残りの部分から分離するように、ストリートに沿ってウエハを破断することを含む。上記区画及びウエハの上記残りの部分は各々、少なくとも2行の発光デバイスを含む。この方法は更に、上記少なくとも2行の発光デバイス間に配されたストリートに沿って上記区画を破断することを含む。
III族窒化物LEDの一例を示している。 基板上に形成されたLEDのウエハの一部を例示している。 LEDのウエハを個々のLEDへとスクライビング及び破断することを例示している。 2つのLEDずつの2つのグループ間に配置されたレーザスクライブされた割れ目を含むウエハの一部の平面図である。 図5Aは、個片化溝でスクライブされたストリートと、案内溝でスクライブされたストリートとを含むウエハの平面図であり、図5Bは、より詳細に例示した図5Aのウエハの一部の平面図であり、図5Cは、図5Aに例示したウエハの断面図である。 図6Aは、案内溝の上に個片化溝をスクライブした後、及び更なる個片化溝をスクライブした後の、図5Aのウエハの平面図であり、図6Bは、より詳細に例示した図6Aのウエハの一部の平面図であり、図6Cは、図6Aに例示したウエハの断面図である。 ウエハを破断することによって生じる側壁オフセットを例示している。 ウエハの順次のラインごとの破断を例示している。 ウエハの順次のラインごとの破断を例示している。 ウエハの非順次的な破断を例示している。 ウエハを複数の領域に分割することを例示している。 図11に例示したウエハの或る領域に対するダイシングストリートを決定することを例示している。
以下の例では、半導体発光デバイスは、青色光又はUV光を発するIII族窒化物LEDであるが、例えばレーザダイオードなどの、LED以外の半導体発光デバイスや、例えばその他のIII−V族材料、III族リン化物、III族ヒ化物、II−VI族材料、ZnO、又はSi系材料などの、その他の材料系からなる半導体発光デバイスが使用されてもよい。
図1は、本発明の実施形態で使用され得るIII族窒化物LEDを例示している。如何なる好適な半導体発光デバイスが使用されてもよく、本発明の実施形態は、図1に例示されるデバイスに限定されない。図1のデバイスは、技術的に知られているように、成長基板10上にIII族窒化物半導体構造12を成長させることによって形成される。成長基板は、サファイアであることが多いが、例えばSiC、Si、GaN又は複合基板など、如何なる好適基板であってもよい。半導体構造は、n型領域とp型領域との間に挟まれた発光領域又は活性領域を含む。先ずn型領域16が成長され得る。n型領域16は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、n型あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層及び/又は成長基板の除去を容易にするように設計される層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるn型、若しくはp型であってもよい、デバイス層とを含み得る。n型領域の上に、発光領域又は活性領域18が成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。次いで、発光領域の上に、p型領域20が成長され得る。n型領域と同様に、p型領域は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、該複数の層は、意図的にはドープされていない層又はn型層を含んでいてもよい。
成長後、p型領域の表面上にpコンタクトが形成される。pコンタクト21は、しばしば、例えば反射メタル及びガードメタルなどの複数の導電層を含む。ガードメタルは、反射メタルのエレクトロマイグレーションを防止あるいは抑制し得る。反射メタルは銀であることが多いが、如何なる好適な1つ以上の材料が使用されてもよい。pコンタクト21を形成した後、nコンタクト22が上に形成されるn型領域16の部分を露出させるよう、pコンタクト21、p型領域20及び活性領域18の一部が除去される。nコンタクト22とpコンタクト21は、例えばシリコンの酸化物又はその他の好適材料などの誘電体24で充填され得る間隙25によって、互いに電気的に分離(アイソレート)される。複数のnコンタクトビアが形成されてもよく、nコンタクト22及びpコンタクト21は、図1に例示される構成に限定されない。n及びpコンタクトは、技術的に知られているように、誘電体/金属スタックを有するボンドパッドを形成するように再分配されてもよい。
LEDへの電気接続を形成するため、1つ以上のインターコネクト26及び28が、nコンタクト22及びpコンタクト21の上に形成され、あるいはそれらに電気的に接続される。図1では、インターコネクト26がnコンタクト22に電気的に接続されている。インターコネクト28がpコンタクト21に電気的に接続されている。インターコネクト26及び28は、誘電体層24及び間隙27によって、nコンタクト22及び21から電気的に分離されるとともに互いから電気的に分離される。インターコネクト26及び28は、例えば、はんだ、スタッドバンプ、金層、又はその他の好適構造とし得る。後述のように、多数の個々のLEDが、単一のウエハ上に形成され、その後、デバイスのウエハからダイシングされる。インターコネクト26及び28は、以降の図においてブロック14によって表される。半導体構造並びにnコンタクト22及びpコンタクト21は、以降の図においてブロック12によって表される。
以下の実施形態は、ウエハを個々のLEDへと分離することを記載するが、記載される技術は、ウエハをLEDのグループへと分離するように使用されてもよい。以下の実施形態は、サファイア成長基板を参照するが、記載される技術は、如何なる好適な成長基板にも適用され得る。
図2及び3は、ウエハを個々のLEDへとスクライビング及び破断することを例示している。図2にて、インターコネクト14が上を向くように、ウエハ1がダイシングフレーム30に取り付けられる。ウエハは、LED間のダイシングストリート32に沿ってレーザビームを案内することによってレーザスクライブされる。レーザスクライビングは、半導体構造12内及び基板10の厚さの一部内に溝を作製する。半導体構造12内の溝は、構造12を複数のデバイスへと輪郭描写する。
図3にて、図2にて形成されたスクライブされた溝に沿って、ウエハが破断される。ウエハは、インターコネクトをサポート(支持体)34の方に下に向けて、サポート34の上に配置される。破断中にインターコネクト14及び半導体構造12を保護するために、ウエハ1とサポート34との間にウエハカバー38が配置されてもよい。そして、ウエハがギロチンのようなダイ破断セットアップに掛けられ、レーザスクライブされた溝32とアライメントされてダイシングフレーム30上に置かれたブレード40に力42が印加される。ブレード40は、ウエハサポート34内の隙間36とアライメントされる。ブレード40上の力42は、レーザスクライブされた溝からウエハ1の残存厚み中への破壊伝播を生じさせて、分離をもたらす。
図2に例示したレーザスクライビングは、ウエハの応力状態を変化させ得るとともに機械部品を加熱し得るものであり、それにより、ウエハがミスアライメントになることを生じさせ得る。従って、ウエハ上のLEDを損傷させることを回避するために、ウエハのレーザスクライビング中に周期的に、溝がスクライブされる位置への補正を行わなければならない。溝がスクライブされる位置を検査することは典型的に、自動化されたプロセスであり、画像処理アルゴリズムと、図4に例示するようなウエハ上に形成された基準ターゲットとを用いて、隣接するLED行の間の領域(ここでは、ダイシングストリートとしても参照する)の中心にレーザスクライビング位置の中心が一致される。基準ターゲットは、ウエハ上に形成される基準マークである。
図4は、基準ターゲット52が各LED上に形成された4つのLED50を例示している。スクライブされた溝56が、各々2つのLED50ずつの2つの組の間に走っている。スクライブされた溝56の中心が、破線54によって指し示されている。スクライブされた溝56は好ましくは、ダイシングストリート57の中心に位置する。溝56の位置を検査するため(ここでは、割れ目位置検査としても参照する)、画像(例えば、図4に例示する4つのLED50の画像)がキャプチャされ、その画素がグレイスケールで解析される。スクライブラインの周りのカラースケールにおけるシャープなコントラストが、溝境界を画成することによって機械が溝56の中心54を推定するのに必要な信号を生成する。スクライブされた溝56の内側にほとんど黒色の画素を作り出し、且つスクライブされた溝56の外側に明るい色の画素を作りだすように、照明条件が最適化される。基準52の位置は、ウエハが載置される前に機械にプログラムされる。機械により、キャプチャされた画像内で、前もってプログラムされた基準マーク52を発見し、そして、1つ以上の既知の固定距離(例えば、図4に示すような、基準52からスクライブ溝56の中心54までの距離58、又は2つのLED50間の距離60など)に合致するようにウエハ位置を調節することによって、割れ目位置が調節される。
より厚い成長基板10は、より薄いウエハと比較して、より深くレーザスクライブされた溝深さを必要とする。例えば、200ミクロン厚よりも厚い(例えば、230ミクロン厚と250ミクロン厚との間)サファイア成長基板は、50ミクロン以上且つ60ミクロン以下の溝深さを必要とし得る一方で、100ミクロン厚と120ミクロン厚との間のサファイア基板は、たった30ミクロンから35ミクロンの溝深さを必要とし得る。スクライブされる溝の深さは、レーザスクライブのパルスピークパワーを増大させることによって深くされ得る。溝深さが深いほど、スクライブされる溝の表面開口が幅広になり、すなわち、割れ目の頂部が、より深い溝では、より浅い溝でよりも広い。
コンベンショナルな画像処理アルゴリズムは、より深いスクライビングによって生じた広めの溝を認識しないことがある。50ミクロンから60ミクロンの深さの溝のスクライビングの後に、光沢あるスラグが溝内に観察されることがある。レーザスクライブのマシンビジョンソフトウェアは、光沢あるスラグを白色画素として解釈してしまい得る。スクライブされた溝の内側のこれらの白色画素は、画像アルゴリズムが溝の境界を認識することを妨げ得る。
本発明の実施形態では、先ず、スクライブライン又は割れ目位置の検出に使用される浅い案内溝が形成される。ウエハの位置の検出及び補正の後に、ウエハ個片化に使用される深溝がスクライブされる。
図5及び6は、浅い案内溝と深い個片化溝とをスクライビングすることを例示している。図5A、5B、及び5Cは、割れ目位置補正のための浅い案内溝を形成することを例示している。図6A、6B、及び6Cは、割れ目位置補正の後に深い個片化溝を形成することを例示している。図5A及び6Aは、ウエハの上面図である、図5B及び6Bは、それぞれ、図5A及び6Aに示されるウエハの一部を更に詳細に例示している。図5C及び6Cは、それぞれ、図5A及び6Aに示されるウエハの側面図である。
図5A、5B、及び5Cに例示するウエハ上で、ストリート61が、ストリート63の前にスクライブされる。ストリート61は、その中心が62Aで指し示されている深い個片化溝62でスクライブされる。ストリート63は、割れ目位置の検出及び補正に使用される浅い案内溝64でスクライブされる。案内溝64の中心は64Aで指し示されている。ストリート63内の案内溝64は、図5Cに例示するように、ストリート61内の個片化溝62よりも浅い。
案内溝64は、一部の実施形態において個片化溝62の深さの15%以下、一部の実施形態において個片化溝の深さの20%以下、そして、一部の実施形態において個片化溝の深さの30%以下とし得る。一例において、案内溝は10μmの深さを有し、個片化溝62は60μmの深さを有する。
案内溝64は、図5Bに例示するように、個片化溝62よりも狭くし得る。案内溝64は、一部の実施形態において個片化溝62の幅の50%以下、一部の実施形態において個片化溝62の幅の60%以下、そして、一部の実施形態において個片化溝62の幅の70%以下とし得る。一例において、案内溝64は14μmの幅を有し、個片化溝は26μmの幅を有する。一例において、ストリート63内にスクライブされる案内溝64は、レーザスクライブの処理能力(プロセスパワー)の10%未満で形成され得る一方で、ストリート61内にスクライブされる個片化溝62は、レーザスクライブの処理能力の100%で形成され得る。ストリート63内にスクライブされた案内溝64は、機械によって実行される割れ目位置検出アルゴリズムによって溝として認識可能である一方で、ストリート61内にスクライブされた個片化溝62は、溝として認識可能でない。
図5A、5B、及び5Cにてストリート63内に案内溝64がスクライブされた後に、例えば、基準52を検出して上述のような距離58及び60を決定することによって、割れ目位置補正が始められ、それに続いて、距離58及び/又は60についての所定の値に従ってウエハを再アライメントするように、ウエハが移動される。
図6A、6B、及び6Cにて、ストリート63が再び、個片化溝66でスクライブされる。個片化溝66は、前に形成された案内溝64を破壊する。個片化溝66は、レーザスクライブの処理能力の100%で形成され得る。その後、次の割れ目検出・補正ストリートに到達するまで、ストリート68から始まる後続ストリートが個片化溝でスクライブされる。残りの割れ目検出・補正位置の各々で、上述の低パワー及び高パワーで案内溝及び個片化溝を形成するプロセスが繰り返される。上述の割れ目検出・補正プロセスは、標準的なレーザスクライビング設備を使用し得るとともに、完全に自動化され得る。
ウエハ全体がレーザスクライブされた後、上述のように、また、更に詳細に後述するように、破断することによって、個々のLED又はLED群(グループ)が個片化され得る。
ダイシングとも呼ぶウエハ分離に先立ち、ウエハ1にダイシングフレーム30が取り付けられる。ダイシングフレーム30は、伸縮可能なダイシングテープとし得る。上述のように、破断プロセス中にインターコネクト14及び半導体構造12を保護するために、ウエハ1とサポート34との間にウエハカバー38が配置されてもよい。
ウエハは典型的に、ウエハ1を破断するように力42を印加することによって、個々のLED又はLED群へと分離される。ウエハにおける破断同士の間のLEDのグループは、1つのLEDの幅、又は複数のLEDの幅とし得る。他の例において、グループは、単一のデバイスからなってもよいし、デバイスの正方形ブロック又はL字形状のグループを含む何らかの好適構成をした幾つかのデバイスからなってもよい。典型的に、ウエハは、図7に例示するように、順次に行ごとに1デバイス幅で分離される。行の分離後、各行が個々のデバイス又はデバイス群へと分離され得る。ウエハ1は、サポート34内の隙間36と揃うブレード40及びサポート34に沿って移動される。
図7において、先ず、行76と行74との間でウエハを破断することによって、行76がウエハから分離され、次いで、行74がウエハから分離され、次いで、行72等々と続けられる。破断後、行72、74、及び76は、ダイシングフレーム30及びウエハカバーセパレータ38に取り付けられたままである。切断ブレード40のそれぞれの側のウエハ本体は、等しい曲げモーメントを有しない。何故なら、一方側(行76、74、及び72)は、既に破断された領域からなり、他方側(残りのウエハ70)は、未だ破断されていない部分的なウエハ片からなるためである。破断中に割れ目が進展するにつれ、曲げモーメントにおける非対称性が、クラック伝播におけるバイアスを生成して、行72、74、及び76に例示するような側壁オフセットをもたらし得る。破断プロセス中の不均衡な力の結果として、一部の行内のデバイスの側壁が傾斜されてしまい得る。
さらに、ダイシングフレーム30及びウエハカバーセパレータ38は、ウエハが破断されるときに伸び得る。破断後のダイシングフレーム30及びウエハカバーセパレータ38のその後の復元を受けて、残りのウエハ片及び/又はダイの位置が、ダイシングフレーム30及びウエハカバーセパレータ38の動きに起因して僅かにずれ得る。残りのウエハ片及び/又はダイの位置にずれを生じさせるこの動きは、破断中、又は破断後の復元中に発生し得る。ウエハに沿って破断が進むにつれて、ダイシングレーンと機械の軸との間のミスアライメントが導入され得るとともに、それが徐々に悪化し得る。
例えば、図8及び9は、ウエハ1の順次のラインごとの破断を例示している。図8において、ブレード40(図3及び7に示す)は、軸78に沿ってアライメントされてウエハに沿って方向80に前進し、図示の複数の横破線の位置で順次にウエハを破断する(以降の図ではブレードが移動又は前進するとして記述するが、理解されるべきことには、ブレードとウエハとの相対移動のみに意味があり、それ故に、ブレード又はウエハの何れが移動してもよい。しばしば、ブレードが一箇所に留まったままウエハが移動する。)。
図9において、ブレードは、軸82に沿ってアライメントされて方向84に前進し、図示の複数の縦破線の位置で順次にウエハを破断する。図8で破断された行86(86は、これら複数の行の全てを表す)は、テープフレーム30及びウエハカバーセパレータ38の伸びに起因してミスアライメントになり得る。例えば、グループ86a及び86bは、横破線の破断ラインに対して傾いている。ウエハが縦破線の破断ラインに沿って破断されるとき、グループ86a及び86b内のデバイスの一部が、ミスアライメントのために誤った箇所で破断されることがあり、それにより歩留りが低下され得る。
本発明の実施形態では、ウエハが非順次に破断され、それにより、側壁オフセットが抑制され得るとともに、歩留りが向上され得る。図10は、ウエハの非順次的なウエハの破断を例示している。図10においては、先ず、ウエハがストリート96で破断されて、4行のLEDのグループ98を形成する。次いで、ウエハがストリート92で破断されて、2行のLEDずつの2つのグループ100及び102を形成する。次いで、ウエハがストリート90で破断されて、個々の行のLED108及び110を形成する。そして、ウエハがストリート94で破断されて、個々の行のLED104及び106を形成する。ウエハを先ず4行のLEDを含む区画に破断することは、ブレードのそれぞれの側の曲げモーメントの差を低減することができ、それにより、LEDの側壁オフセットを抑制し得るとともに、図9に例示したミスアライメントを抑制し得る。
図10に例示するパターンでウエハを破断するため、軸78に沿ってアライメントされたブレードが、ストリート96を破断するために方向80にウエハ1に対して前進され、次いで、ストリート92を破断するために方向112にウエハ1に対して後退され、次いで、ストリート90を破断するために方向112にウエハ1に対して後退され、そして、ストリート94を破断するために方向80にウエハ1に対して前進される。1番目のストリート(ストリート96)が破断され、次いで、2番目のストリート(ストリート92)が破断され、次いで、1番目のストリートと2番目のストリートとの間の3番目のストリート(ストリート94)が破断される。ウエハが、例えば、ストリート92で、そしてストリート90及び94で破断されるとき、破断点のそれぞれの側のウエハの部分の幅は実質的に同じである。
如何なる適切な非順次破断パターンが使用されてもよく、本発明は、図10に例示した特定の4−2−1破断パターンに限定されない。同じ又は異なる非順次破断パターンが、図9に例示したようにウエハを左から右に破断するために使用されてもよく、あるいは、順次のラインごとの破断パターンが、ウエハを左から右に破断するために使用されてもよい。
一部の実施形態において、図1に例示した成長基板10が、LEDのウエハから除去される。LEDが、典型的に歪んで成長されるIII族窒化物LEDである場合、基板除去プロセス中に、系から歪みが解放される。基板除去中の歪みの解放は、ウエハ上の各LEDの元々の座標と比較して、LEDの位置のずれをもたらし得る。LEDは、不規則なアレイへとずれ、それ故に、ダイシングストリートが非線形であり且つ互いに非平行になり得る。ダイシングストリートが直線で平行であることを想定したものであるコンベンショナルなダイシングアライメントアルゴリズムの使用は、ダイシングストリートではなくデバイス領域での切断によって、歩留りを低下させ得る。
本発明の実施形態では、LEDのアレイ内に位置不規則性を持つウエハが、複数の領域に分割され、そして、位置特定的なベストフィットラインアライメントアルゴリズムを用いてダイシングストリートが決定される。
図11は、ウエハ1を複数の領域124に分割することを例示している。図11に例示するウエハ1は17領域に分割されているが、より多数又は少数の領域が使用されてもよい。n行のLEDを有するウエハに関し、各領域は、例えば、一部の実施形態において2行以上のLED、一部の実施形態においてn行未満のLED、一部の実施形態において少なくとも5行のLED、一部の実施形態において50行以下のLED、一部の実施形態において少なくとも10行のLED、そして一部の実施形態において30行以下のLEDを含み得る。
一部の実施形態において、各領域は、隣接し合う基準130の間に配置された行数を含む。例えば、基準130が20行のLEDごとにウエハ上に配置される場合、各領域は20行のLEDを含み得る(図11に例示する基準130は、縮尺通り描かれておらず、この図では領域の幅の半分を占有するかのように見えているが、現実には、それらは、例えば10行よりも多くを含み得る領域のうちの単一の行のみに配置される)。図11に例示する各領域内で、位置特定的なベストフィットダイシングストリートアライメントが実行される。
従来、ウエハを長方形120として取り扱うものであるブロックベースのアライメントアルゴリズムを使用して、ダイシングストリートのアライメントが検査される。ブロックベースのアルゴリズムは、存在しないコーナー122(そこにはデバイスは位置していない)上で処理時間が浪費されるので、円いウエハには適切でない。本発明の実施形態では、全ての領域の境界が足し合わさって、分離すべきウエハの実質的全体となる。例えば、ウエハの最上部に近いものである領域126は、ウエハの中心に近いものである領域128よりも狭い。領域の合計は、ウエハと実質的に同じ形状であって、長方形ではないので、エンプティの領域が分析あるいはダイシングされることがなく、それにより、無駄な処理時間を排除することによって、ウエハを処理するコストが低減され得る。
領域を規定するため、ユーザが先ず、基準130の大まかな位置を用いてスクライビング機をプログラムする。基準130の位置に基づいて、領域124の境界がユーザ規定され得る。基準130は、一部の実施形態において、領域124のまさに境界線の位置にあってもよく、あるいは一部の実施形態において、領域の境界線から或る既知の固定距離にあってもよい。ウエハは実質的に同じ向きでスクライビング機にロードされる。従って、新たなウエハがロードされるとき、スクライビング機は、ユーザ規定された位置で基準を探索し、そして、その特定のウエハ上の基準の位置が発見されるまで螺旋パターンで外側へと探索を行う。ウエハ固有の基準位置が補正され、アライメントが開始する。
図12は、ベストフィットするラインを用いて、不規則なLEDアレイに対するダイシングストリートの適切位置を決定することを例示している。本発明の実施形態におけるダイシングストリートアライメントは、従来行われているように単にダイシングストリート内の2つの点をアライメントするのではなく、ベストフィットするラインを使用する。好適な複数のアルゴリズムが商業的に利用可能である。図12は、領域132、134、及び136というウエハ上の3つの領域を例示している。図12に例示する実施形態において、各領域は、その領域の1つの境界線の位置(図12に示す向きで各領域の頂部)に基準150を含んでいる。換言すれば、ウエハ上の各組の基準が、新たな領域の始まりを規定している。一部の実施形態において、基準は、領域の境界線の位置ではなく、領域の中に配置される。
アライメントにおいて、スクライビング機が、領域132の頂部境界線にあるライン138に沿った基準位置を用いて、最も適合するライン138を特定する。次いで、スクライビング機は、領域134の頂部境界線にあるライン140に沿った基準位置を用いて、最も適合するライン140を特定する。このプロセスが、ライン142に対して、そして、ウエハ上の残り全ての基準位置に対して繰り返される。ベストフィットラインを決定するための複数のアルゴリズムが商業的に利用可能である。例えば、ライン当たり2つの基準又はそれより多くの基準を用い、最小二乗フィッティングを用いて、ベストフィットラインを特定することができる。
ベストフィットライン間を内挿することによって、2つのベストフィットライン間のスクライブライン144の位置が決定される。特に、領域132内の2つの隣接し合うベストフィットライン138及び140間のスクライブライン144の位置を特定するため、少なくとも1つの位置(例えば、フィッティングしているスクライブラインに垂直なY軸160など)におけるライン138及び140のY切片同士の間の距離を、ライン138と140との間に配置されたLEDの行数で割ることで、複数のライン144のY切片の各々間の距離が決定される。ライン140のY切片に、計算された距離を足すことによって、ライン140の上の1番目のスクライブライン144のY切片の位置が決定され、ライン140の上の1番目のスクライブラインのY切片に、計算された距離を足すことによって、ライン140の上の2番目のスクライブライン144のY切片の位置が決定され、そして、スクライブライン144の各々に対して続けられる。
各スクライブライン140の傾き調整が、ライン138及び140の傾き同士の間の差を、ライン138と140との間に配置されたLEDの行数で割ることによって、同様に決定することができ、そして、計算された傾き調整をライン140の傾きに足すことによって、ライン140の上の1番目のスクライブライン144の傾きが決定され、等々である。
このプロセスが、ベストフィットライン140及び142のY切片及び傾きを用いて領域134に対して繰り返され、そして、続く各領域に対して繰り返される。
ストリートのベストフィット位置が決定された後、例えば、ソーブレード若しくはレーザを用いた切断、又はスクライビングと破断などを含む好適技術によって、ストリートに沿ってウエハが切断され得る。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (15)

  1. 発光デバイスのウエハを分離する方法であって、
    ウエハ上のダイシングストリート上で第1の溝をスクライブし、
    前記ウエハ上の造形部に対する前記第1の溝の位置を用いて、前記ウエハのアライメントを検査し、且つ
    前記アライメントを検査した後に、前記ダイシングストリート上で第2の溝をスクライブする、
    ことを有する方法。
  2. 前記第2の溝は前記第1の溝よりも深い、請求項1に記載の方法。
  3. 前記第2の溝は前記第1の溝よりも幅広である、請求項1に記載の方法。
  4. 前記第2の溝は前記第1の溝の上でスクライブされる、請求項1に記載の方法。
  5. 前記第2の溝に沿って前記ウエハを破断することを更に有する請求項1に記載の方法。
  6. 前記第1及び第2の溝はサファイア基板内に形成される、請求項1に記載の方法。
  7. 前記サファイア基板は200ミクロン以上の厚さである、請求項6に記載の方法。
  8. 前記第1の溝の深さは、前記第2の溝の深さの30%以下である、請求項1に記載の方法。
  9. 前記第1の溝の幅は、前記第2の溝の幅の70%以下である、請求項1に記載の方法。
  10. 前記第2の溝をスクライブすることは、前記第1の溝を破壊する、請求項1に記載の方法。
  11. 前記ダイシングストリートは第1のダイシングストリートであり、当該方法は更に、
    第2のダイシングストリート上で第3の溝をスクライブし、
    第3のダイシングストリート上で第4の溝をスクライブし、前記第2のダイシングストリートが前記第1のダイシングストリートと当該第3のダイシングストリートとの間に配され、
    前記第4の溝にて前記ウエハを破断し、
    前記第2の溝にて前記ウエハを破断し、且つ
    前記第4の溝にて前記ウエハを破断すること及び前記第2の溝にて前記ウエハを破断することの後に、前記第3の溝にて前記ウエハを破断する
    ことを有する、請求項1に記載の方法。
  12. 発光デバイスのウエハを分離する方法であって、前記ウエハは、複数のストリートによって隔てられた複数の行に配された複数の発光デバイスを有し、当該方法は、
    或る区画を前記ウエハの残りの部分から分離するように、ストリートに沿って前記ウエハを破断し、前記区画及び前記ウエハの前記残りの部分は各々、少なくとも2行の発光デバイスを有し、且つ
    前記少なくとも2行の発光デバイス間に配されたストリートに沿って前記区画を破断する
    ことを有する、方法。
  13. 前記区画は、4行の発光デバイスを有し、
    前記少なくとも2行の発光デバイス間に配されたストリートに沿って前記区画を破断することは、2行の発光デバイスずつの2つの部分区画へと前記区画を破断することを有し、
    当該方法は更に、前記2つの部分区画を個々の行の発光デバイスへと破断することを有する、
    請求項12に記載の方法。
  14. 発光デバイスのウエハを分離する方法であって、前記ウエハは、複数のストリートによって隔てられた複数の部分に配された複数の発光デバイスを有し、当該方法は、
    第1、第2、及び第3のストリートをスクライブし、且つ
    前記第1、第2、及び第3のストリートを前記スクライブすることとは異なる順序で、前記第1、第2、及び第3のストリートにて前記ウエハを破断する
    ことを有する、方法。
  15. 前記第1、第2、及び第3のストリートをスクライブすることは、前記第1のストリートをスクライブし、次いで、前記第2のストリートをスクライブし、次いで、前記第3のストリートをスクライブすることを有し、且つ
    前記ウエハを破断することは、前記第1及び第3のストリートにて前記ウエハを破断することに先立って、前記第2のストリートにて前記ウエハを破断することを有する、
    請求項14に記載の方法。
JP2016527372A 2013-10-29 2014-10-21 発光デバイスのウエハを分離する方法 Active JP6574176B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361896836P 2013-10-29 2013-10-29
US61/896,836 2013-10-29
PCT/IB2014/065487 WO2015063649A1 (en) 2013-10-29 2014-10-21 Separating a wafer of light emitting devices

Publications (2)

Publication Number Publication Date
JP2017502497A true JP2017502497A (ja) 2017-01-19
JP6574176B2 JP6574176B2 (ja) 2019-09-11

Family

ID=51945956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016527372A Active JP6574176B2 (ja) 2013-10-29 2014-10-21 発光デバイスのウエハを分離する方法

Country Status (6)

Country Link
US (3) US9722138B2 (ja)
EP (1) EP3063794B1 (ja)
JP (1) JP6574176B2 (ja)
KR (1) KR102306517B1 (ja)
CN (2) CN110120446B (ja)
WO (1) WO2015063649A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184466A (ja) * 2019-09-27 2021-12-02 株式会社東京精密 ダイシング装置及び方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6574176B2 (ja) * 2013-10-29 2019-09-11 ルミレッズ ホールディング ベーフェー 発光デバイスのウエハを分離する方法
DE112014006038T5 (de) * 2013-12-27 2016-09-22 Asahi Glass Company, Limited Verfahren zur Verarbeitung einer zerbrechlichen Platte und Vorrichtung zur Verarbeitung einer Zerbrechlichen Platte
CN104820302B (zh) * 2015-05-19 2018-05-18 合肥京东方光电科技有限公司 取向膜检测装置及方法
JP7339509B2 (ja) * 2019-08-02 2023-09-06 日亜化学工業株式会社 発光素子の製造方法
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
CN114188820A (zh) * 2022-02-14 2022-03-15 常州承芯半导体有限公司 垂直腔面发射激光器的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211671A (ja) * 1994-01-17 1995-08-11 Tokyo Seimitsu Co Ltd ダイシング方法及び装置
JP2001284291A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2008198845A (ja) * 2007-02-14 2008-08-28 Showa Denko Kk 化合物半導体素子の製造方法および化合物半導体素子
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法
JP2011096941A (ja) * 2009-10-30 2011-05-12 Mitsuboshi Diamond Industrial Co Ltd ブレイク装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2964810D1 (en) * 1978-07-29 1983-03-24 Fujitsu Ltd A method of coating side walls of semiconductor devices
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
JPS60167351A (ja) * 1984-02-09 1985-08-30 Mitsubishi Electric Corp 混成集積回路装置の製造方法
US20050263854A1 (en) * 1998-10-23 2005-12-01 Shelton Bryan S Thick laser-scribed GaN-on-sapphire optoelectronic devices
TW200529308A (en) 2000-03-31 2005-09-01 Toyoda Gosei Kk Method for dicing semiconductor wafer into chips
JP3795298B2 (ja) 2000-03-31 2006-07-12 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP2001284491A (ja) 2000-03-31 2001-10-12 Sumitomo Metal Electronics Devices Inc プラスチック基板
JP4640715B2 (ja) * 2000-07-14 2011-03-02 株式会社ディスコ アライメント方法及びアライメント装置
JP3763753B2 (ja) * 2001-06-05 2006-04-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
JP4238041B2 (ja) * 2003-02-06 2009-03-11 アドバンスト ダイシング テクノロジース リミテッド ダイシング装置、ダイシング方法及び半導体装置の製造方法
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
JP2006086516A (ja) * 2004-08-20 2006-03-30 Showa Denko Kk 半導体発光素子の製造方法
KR100826274B1 (ko) * 2006-09-11 2008-05-16 (주)네온테크 반도체 웨이퍼 쏘잉 장치를 이용한 부채꼴 패턴의 홈 가공방법
CN100527450C (zh) * 2007-01-09 2009-08-12 广镓光电股份有限公司 半导体光电组件及其切割方法
US8143081B2 (en) * 2007-02-13 2012-03-27 Huga Optotech Inc. Method for dicing a diced optoelectronic semiconductor wafer
JP4998210B2 (ja) * 2007-10-31 2012-08-15 三菱電機株式会社 半導体発光素子の製造方法
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP2010274630A (ja) * 2009-06-01 2010-12-09 Daitron Technology Co Ltd 基板分割方法及び基板分割装置
WO2011071886A1 (en) * 2009-12-07 2011-06-16 J.P. Sercel Associates, Inc. Laser machining and scribing systems and methods
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
JP5573192B2 (ja) * 2010-01-22 2014-08-20 三菱電機株式会社 半導体装置の製造方法
US8313964B2 (en) * 2010-06-18 2012-11-20 Soraa, Inc. Singulation method and resulting device of thick gallium and nitrogen containing substrates
CN103109350A (zh) * 2010-09-30 2013-05-15 飞思卡尔半导体公司 处理半导体晶片的方法、半导体晶片以及半导体器件
KR101265203B1 (ko) * 2011-02-14 2013-05-24 미쓰보시 다이야몬도 고교 가부시키가이샤 스크라이브 장치 및 스크라이브 방법
CN102653115B (zh) * 2011-03-04 2015-01-14 三星钻石工业股份有限公司 刻划装置及刻划方法
US8399281B1 (en) * 2011-08-31 2013-03-19 Alta Devices, Inc. Two beam backside laser dicing of semiconductor films
KR101909633B1 (ko) * 2011-12-30 2018-12-19 삼성전자 주식회사 레이저 스크라이빙을 이용한 발광소자 칩 웨이퍼의 절단 방법
KR20130081949A (ko) 2012-01-10 2013-07-18 삼성전자주식회사 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법
FR2986175A1 (fr) * 2012-01-31 2013-08-02 St Microelectronics Tours Sas Procede et dispositif de decoupe d'une plaquette
JP6574176B2 (ja) * 2013-10-29 2019-09-11 ルミレッズ ホールディング ベーフェー 発光デバイスのウエハを分離する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211671A (ja) * 1994-01-17 1995-08-11 Tokyo Seimitsu Co Ltd ダイシング方法及び装置
JP2001284291A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2008198845A (ja) * 2007-02-14 2008-08-28 Showa Denko Kk 化合物半導体素子の製造方法および化合物半導体素子
JP2009117494A (ja) * 2007-11-04 2009-05-28 Nichia Corp 半導体素子の製造方法
JP2011096941A (ja) * 2009-10-30 2011-05-12 Mitsuboshi Diamond Industrial Co Ltd ブレイク装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184466A (ja) * 2019-09-27 2021-12-02 株式会社東京精密 ダイシング装置及び方法
JP7113418B2 (ja) 2019-09-27 2022-08-05 株式会社東京精密 ダイシング装置及び方法

Also Published As

Publication number Publication date
CN105849916A (zh) 2016-08-10
WO2015063649A1 (en) 2015-05-07
KR20160078454A (ko) 2016-07-04
EP3063794A1 (en) 2016-09-07
CN110120446B (zh) 2023-02-28
US9722138B2 (en) 2017-08-01
US10205050B2 (en) 2019-02-12
EP3063794B1 (en) 2021-05-05
US20170330999A1 (en) 2017-11-16
CN105849916B (zh) 2019-06-25
US11189750B2 (en) 2021-11-30
CN110120446A (zh) 2019-08-13
US20160260865A1 (en) 2016-09-08
US20190305176A1 (en) 2019-10-03
JP6574176B2 (ja) 2019-09-11
KR102306517B1 (ko) 2021-10-01

Similar Documents

Publication Publication Date Title
JP6574176B2 (ja) 発光デバイスのウエハを分離する方法
US11038081B2 (en) Method of separating light emitting devices formed on a substrate wafer
JP6696897B2 (ja) 発光デバイスのウエハを分離する方法
JP5599675B2 (ja) Ledデバイスチップの製造方法
EP3063786B1 (en) Scribing a wafer of semiconductor devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190815

R150 Certificate of patent or registration of utility model

Ref document number: 6574176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250