JP2017199896A - 電子回路パッケージ - Google Patents

電子回路パッケージ Download PDF

Info

Publication number
JP2017199896A
JP2017199896A JP2017036497A JP2017036497A JP2017199896A JP 2017199896 A JP2017199896 A JP 2017199896A JP 2017036497 A JP2017036497 A JP 2017036497A JP 2017036497 A JP2017036497 A JP 2017036497A JP 2017199896 A JP2017199896 A JP 2017199896A
Authority
JP
Japan
Prior art keywords
magnetic
mold resin
electronic circuit
circuit package
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017036497A
Other languages
English (en)
Other versions
JP6394719B2 (ja
Inventor
賢一 川畑
Kenichi Kawabata
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2017199896A publication Critical patent/JP2017199896A/ja
Application granted granted Critical
Publication of JP6394719B2 publication Critical patent/JP6394719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
    • H01F1/0306—Metals or alloys, e.g. LAVES phase alloys of the MgCu2-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/12—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials
    • H01F1/14—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys
    • H01F1/20—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder
    • H01F1/22—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together
    • H01F1/24—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated
    • H01F1/26—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of soft-magnetic materials metals or alloys in the form of particles, e.g. powder pressed, sintered, or bound together the particles being insulated by macromolecular organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

【課題】高い複合シールド効果と低背化を両立可能であり、且つ、渦電流による磁性モールド樹脂の磁気特性の低下が防止された電子回路パッケージを提供する。【解決手段】本明細書に開示する電子回路パッケージ１１Ａは、電源パターン２５Ｇを有する基板２０と、基板２０の表面２１に搭載された電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆い、熱硬化性樹脂材料及び磁性フィラーを含む複合磁性材料からなる磁性モールド樹脂４０と、電源パターン２５Ｇに接続されるとともに、磁性モールド樹脂４０の上面４１を覆う金属膜６０とを備える。磁性モールド樹脂４０の体積抵抗値は１０１０Ω以上であり、磁性モールド樹脂４０の上面４１と金属膜６０の界面における抵抗値は１０６Ω以上である。【選択図】図１

Description

本発明は電子回路パッケージに関し、特に、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド機能を有する電子回路パッケージに関する。
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ＩＣの動作周波数も上昇する傾向にある。さらに複数の半導体ＩＣを最短配線で接続する２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品（インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ＩＣなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称）がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
これを実現すべく、近年においては電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造の提案がなされている。複合シールド構造を得るためには、導電膜（金属膜）による電磁気シールドと磁性膜による磁気シールドを電子回路パッケージに形成する必要がある。
例えば、特許文献１には、磁性モールド樹脂によって電子回路をモールドするとともに、全体を金属ケースで覆うことによって、シールド性を高めた電子回路パッケージが開示されている。
特開昭５９−１３２１９６号公報
しかしながら、特許文献１に記載の電子回路パッケージでは、全体を金属ケースで覆っていることから、低背化を実現することは困難である。また、金属ケースには多数の孔が設けられており、且つ、金属ケースが基板のグランドパターンなどに接続されていないことから、十分なシールド効果を得ることができない。しかも、電磁波ノイズが金属ケースに入射することによって渦電流が生じると、この渦電流が磁性モールド樹脂に流れ込み、磁性モールド樹脂の磁気特性が低下するという問題があった。
したがって、本発明の目的は、高い複合シールド効果と低背化を両立可能であり、且つ、渦電流による磁性モールド樹脂の磁気特性の低下が防止された電子回路パッケージを提供することである。
本発明による電子回路パッケージは、電源パターンを有する基板と、前記基板の表面に搭載された電子部品と、前記電子部品を埋め込むよう前記基板の前記表面を覆い、熱硬化性樹脂材料及び磁性フィラーを含む複合磁性材料からなる磁性モールド樹脂と、前記電源パターンに接続されるとともに、前記磁性モールド樹脂の少なくとも上面を覆う金属膜と、を備え、前記磁性モールド樹脂の体積抵抗値が１０１０Ω以上であり、前記磁性モールド樹脂の前記上面と前記金属膜の界面における抵抗値が１０６Ω以上である。
本発明によれば、磁性モールド樹脂の体積抵抗値が１０１０Ω以上であることから、モールド部材に求められる十分な絶縁性を確保することができる。しかも、磁性モールド樹脂と金属膜の界面における抵抗値が１０６Ω以上であることから、電磁波ノイズが金属膜に入射されることにより生じる渦電流がほとんど磁性モールド樹脂に流れ込まない。このため、渦電流の流入による磁性モールド樹脂の磁気特性の低下を防止することが可能となる。さらに、金属ケースではなく金属の膜を用いていることや、モールド材の上に磁性膜を形成する必要がないことから、低背化を実現することもできる。
本発明において、前記金属膜は前記磁性モールド樹脂の側面をさらに覆い、前記磁性モールド樹脂の前記側面と前記金属膜の界面における抵抗値が１０６Ω以上であることが好ましい。これによれば、側面方向における複合シールド特性を高めることができる。
本発明による電子回路パッケージは、前記磁性モールド樹脂と前記金属膜との間に設けられた絶縁材料をさらに備えていても構わない。これによれば、磁性モールド樹脂の表面抵抗が低い場合であっても、磁性モールド樹脂と金属膜の界面における抵抗値を１０６Ω以上とすることが可能となる。
本発明において、前記磁性フィラーは軟磁性金属を含むことが好ましい。これによれば、磁性モールド樹脂の透磁率を高めることができる。軟磁性金属は、Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｆｅ−Ａｌ及びＦｅ−Ｓｉからなる群より選ばれた少なくとも１つの磁性材料を主成分とすることが好ましい。また、前記磁性フィラーの表面が絶縁コートされていることが好ましく、前記絶縁コートの膜厚が１０ｎｍ以上であることがより好ましい。これによれば、磁性モールド樹脂の体積抵抗を十分に高めることが可能となる。前記磁性フィラーの形状は略球状であることが好ましい。これによれば、磁性モールド樹脂中における磁性フィラーの割合を高めることが可能となる。
本発明において、前記磁性モールド樹脂は非磁性フィラーをさらに含んでいても構わない。これによれば、非磁性フィラーを添加することによって磁性モールド樹脂にフィラーが高充填率化されることから、熱膨張係数を調整することができる。また、非磁性フィラーによって、成形時の流動性、誘電特性および強度、弾性率等の機械物性などを調整することもできるとともに、耐圧、絶縁性、難燃性などを向上することも可能となる。
本発明において、前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることがより好ましい。
本発明において、前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接していることが好ましい。これによれば、金属膜を電源パターンに容易かつ確実に接続することが可能となる。
本発明による電子回路パッケージは、前記電子部品と前記磁性モールド樹脂との間に設けられた非磁性部材をさらに備えていても構わない。これによれば、電子部品と磁性モールド樹脂が近接することによる、電子部品の特性の変動などを抑制することができる。
このように、本発明によれば、高い複合シールド効果と低背化を両立することができるとともに、渦電流による磁性モールド樹脂の磁気特性の低下を防止することが可能となる。
図１は、本発明の第１の実施形態による電子回路パッケージの構成を示す断面図である。 図２は、第１の実施形態の第１の変形例による電子回路パッケージの構成を示す断面図である。 図３は、第１の実施形態の第２の変形例による電子回路パッケージの構成を示す断面図である。 図４は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図５は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図６は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図７は、本発明の第２の実施形態による電子回路パッケージの構成を示す断面図である。 図８は、第２の実施形態の変形例による電子回路パッケージの構成を示す断面図である。 図９は、図７に示す電子回路パッケージの製造方法を説明するための工程図である。 図１０は、図７に示す電子回路パッケージの製造方法を説明するための工程図である。 図１１は、本発明の第３の実施形態による電子回路パッケージの構成を示す断面図である。 図１２は、図１１に示す電子回路パッケージの製造方法を説明するための工程図である。 図１３は、図１１に示す電子回路パッケージの製造方法を説明するための工程図である。 図１４は、図１１に示す電子回路パッケージの製造方法を説明するための工程図である。 図１５は、第３の実施形態の変形例による電子回路パッケージの構成を示す断面図である。 図１６は、本発明の第４の実施形態による電子回路パッケージの構成を示す断面図である。 図１７は、実施例の測定結果を示す表である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。
図１に示すように、本実施形態による電子回路パッケージ１１Ａは、基板２０と、基板２０に搭載された複数の電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆う磁性モールド樹脂４０と、磁性モールド樹脂４０を覆う金属膜６０とを備えている。
本実施形態による電子回路パッケージ１１Ａの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図１においては、２つの電子部品３１，３２のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
基板２０は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、ＦＲ−４、ＦＲ−５、ＢＴ、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、ＬＴＣＣ基板、ＨＴＣＣ基板、フレキシブル基板など種類は問わない。本実施形態では基板２０が４層構造であり、基板２０の表面２１及び裏面２２に形成された配線層と、内部に埋め込まれた２層の配線層を有している。基板２０の表面２１には、複数のランドパターン２３が形成されている。ランドパターン２３は、電子部品３１，３２と接続するための内部電極であり、両者はハンダ２４（或いは導電性ペースト）を介して電気的且つ機械的に接続される。一例として、電子部品３１はコントローラなどの半導体チップであり、電子部品３２はキャパシタやコイルなどの受動部品である。電子部品の一部（例えば薄型化された半導体チップなど）は、基板２０に埋め込まれていても構わない。
ランドパターン２３は、基板２０の内部に形成された内部配線２５を介して、基板２０の裏面２２に形成された外部端子２６に接続される。実使用時においては、電子回路パッケージ１１Ａが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ１１Ａの外部端子２６が電気的に接続される。ランドパターン２３、内部配線２５及び外部端子２６を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板２０が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
尚、図１において、符号の末尾にＧが付された内部配線２５は、電源パターンであることを意味する。電源パターン２５Ｇは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。
磁性モールド樹脂４０は、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆って設けられている。磁性モールド樹脂４０は、モールド部材であるとともに、磁気シールドとしても機能する。本実施形態においては、磁性モールド樹脂４０の側面４２と基板２０の側面２７が同一平面を構成している。磁性モールド樹脂４０は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる。磁性モールド樹脂４０は、電子部品３１，３２やランドパターン２３と接することから、その体積抵抗値は十分に高い必要があり、具体的には１０１０Ω以上であることが必要である。
複合磁性材料に用いる熱硬化性樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ウレタン樹脂等を用いることができ、エポキシ樹脂又はフェノール樹脂系の半導体封止材料に用いられる主剤及び硬化剤を用いることが好ましい。材料の形態は、液状及び固形状のどちらでもよく、成形方法に応じた主剤及び硬化剤の選択によって材料の形態が異なる。固形状の材料を用いる場合は、トランスファー成形用としてはタブレット形状に形成したものを使用することができ、インジェクション、コンプレッション成型用としては顆粒状に形成したものを使用することができる。また、成形方法についてはトランスファー成形、コンプレッション成型、インジェクション成形、注型、真空注型、ディスペンス、スリットノズルによる方法などがあり、適宜選択できる。成形条件は、使用する主剤、硬化剤、硬化促進材の組み合わせから適宜選択すればよく、成形後、必要に応じアフターキュアを施しても構わない。
複合磁性材料に用いる磁性フィラーとしては、バルクでの透磁率が高い軟磁性金属を用いることが好ましい。軟磁性金属としては、Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｆｅ−Ａｌ及びＦｅ−Ｓｉからなる群より選ばれた少なくとも１つの磁性材料が挙げられる。具体例としては、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金、Ｆｅ−Ｃｒ−Ｓｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｆｅ等を挙げることができる。磁性フィラーの形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。また、磁性フィラーを略球形とすれば、電子部品３１，３２に対するモールド時のダメージを低減することもできる。
磁性フィラーの表面は、流動性、密着性、絶縁性向上のために、Ｓｉ，Ａｌ，Ｔｉ，Ｍｇなどの金属の酸化物、或いは、有機材料によって絶縁コートされていることが好ましい。磁性モールド樹脂４０の体積抵抗値を十分に高めるためには、絶縁コートの膜厚を１０ｎｍ以上とすることが好ましい。絶縁コートは、磁性フィラーの表面に熱硬化性材料をコート処理、又は、テトラエチルオキシシラン若しくはテトラメチルオキシシランの金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
磁性モールド樹脂４０を構成する複合磁性材料には、非磁性フィラーを配合しても構わない。非磁性フィラーとして、溶融シリカ、炭酸カルシウム、酸化マグネシウム、酸化アルミニウム、酸化チタンなどを用いれば、磁性モールド樹脂４０の絶縁性及び耐圧性が向上するとともに、難燃性を付与することもできる。また、流動性、誘電率、強度や弾性率等の機械物性を調整することができる。また、非磁性フィラーを添加することによる高充填率化により、熱膨張係数を低減させることもできる。この場合、低熱膨張係数をもつフィラー、例えば、溶融シリカやリン酸ジルコニウムなどを用いることが好適である。さらに、フィラー間の滑り性の向上及び流動性の向上のためには、表面処理された粒径２００ｎｍ以下のナノシリカを使用することが好適である。さらに、非磁性フィラーの表面に密着性及び流動性向上のためのカップリング処理を施しても構わない。
磁性モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７は、金属膜６０で覆われている。金属膜６０は電磁気シールドであり、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましい。金属膜６０はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとＣｕを用いることが最も好ましい。また、金属膜６０の外側表面は、ＳＵＳ，Ｎｉ，Ｃｒ，Ｔｉ，黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜６０は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜６０の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜６０を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロム、ＳＵＳなどの高密着性金属膜を事前に薄く形成しても構わない。
図１に示すように、基板２０の側面２７には電源パターン２５Ｇが露出しており、金属膜６０は基板２０の側面２７を覆うことによって電源パターン２５Ｇと接続されている。
金属膜６０と磁性モールド樹脂４０の界面における抵抗値は、１０６Ω以上である。このため、電磁波ノイズが金属膜６０に入射することにより生じる渦電流がほとんど磁性モールド樹脂４０に流れ込まないことから、渦電流の流入による磁性モールド樹脂４０の磁気特性の低下を防止することが可能となる。金属膜６０と磁性モールド樹脂４０の界面における抵抗値とは、両者が直接接している場合には磁性モールド樹脂４０の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。尚、金属膜６０と磁性モールド樹脂４０の界面における抵抗値は、全面に亘って１０６Ω以上であることが好ましいが、部分的に抵抗値が１０６Ω未満である領域が存在しても構わない。
磁性モールド樹脂４０の表面抵抗値は、基本的に、磁性モールド樹脂４０の体積抵抗値とおおよそ一致する。したがって、磁性モールド樹脂４０の体積抵抗値が１０１０Ω以上であれば、基本的に、磁性モールド樹脂４０の表面抵抗値も１０１０Ω以上となる。しかしながら、後述するように、磁性モールド樹脂４０は製造時においてダイシングされるため、切断面（つまり側面４２）に軟磁性金属からなる磁性フィラーが露出することがあり、この場合は、体積抵抗値に比べて側面４２の表面抵抗値が低くなる可能性がある。同様に、低背化や粗面化を目的として磁性モールド樹脂４０の上面４１を研削した場合にも、上面４１に軟磁性金属からなる磁性フィラーが露出することがあり、この場合は、体積抵抗値に比べて上面４１の表面抵抗値が低くなる可能性がある。その結果、磁性モールド樹脂４０の体積抵抗値が１０１０Ω以上であっても、磁性モールド樹脂４０の表面抵抗値が１０１０Ω未満となることがあるが、このような場合であっても、磁性モールド樹脂４０の表面抵抗値が１０６Ω以上であれば、渦電流の流入を防止することができる。
また、磁性モールド樹脂４０の上面４１又は側面４２の表面抵抗値が１０６Ω未満に低下する場合は、磁性モールド樹脂４０の上面４１又は側面４２に薄い絶縁材料を形成すればよい。図２は、第１の変形例による電子回路パッケージ１１Ｂの構成を示す断面図であり、磁性モールド樹脂４０の上面４１及び側面４２と金属膜６０の間に薄い絶縁膜７０が介在している点において、図１に示した電子回路パッケージ１１Ａと相違している。このような絶縁膜７０を介在させれば、磁性モールド樹脂４０の上面４１又は側面４２の表面抵抗値が１０６Ω未満に低下している場合であっても、金属膜６０と磁性モールド樹脂４０の界面における抵抗値を１０６Ω以上とすることが可能となり、渦電流による磁気特性の低下を防止することが可能となる。
さらに、高周波インダクタなどの電子部品は、磁性モールド樹脂４０との距離が近すぎると、インダクタンス値などの特性が設計値から変動してしまうことがある。このような場合、当該電子部品の一部又は全部を非磁性部材で覆うことにより、特性の変動を低減することができる。図３は、第２の変形例による電子回路パッケージ１１Ｃの構成を示す断面図であり、電子部品３２が非磁性部材５０で覆われている点において、図１に示した電子回路パッケージ１１Ａと相違している。非磁性部材５０としては、一般的な樹脂を用いることができる。このような非磁性部材５０を電子部品３２と磁性モールド樹脂４０との間に介在させれば、電子部品３２と磁性モールド樹脂４０との距離が離れるため、インダクタンス値などの特性の変動を低減することが可能となる。
このように、本実施形態による電子回路パッケージ１１Ａ〜１１Ｃは、磁性モールド樹脂４０を用いるとともに、その表面が金属膜６０で覆われていることから、モールド樹脂とは別に磁性膜などを用いることなく、複合シールド構造を得ることができる。これにより、低背化を実現しつつ、電子部品３１，３２から放射される電磁波ノイズや、外部から電子部品３１，３２に入射する電磁波ノイズを効果的に遮蔽することができる。特に、本実施形態による電子回路パッケージ１１Ａ〜１１Ｃは、電子部品３１，３２から放射される電磁波ノイズをより効果的に遮蔽することができる。これは、電子部品３１，３２から発生した電磁波ノイズが磁性モールド樹脂４０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性モールド樹脂４０を再び通過するからである。このように、磁性モールド樹脂４０は入射した電磁波ノイズに対して２度作用するので、電子部品３１，３２から放射される電磁波ノイズを効果的に遮蔽することができる。
また、本実施形態による電子回路パッケージ１１Ａ〜１１Ｃは、磁性モールド樹脂４０の体積抵抗値が１０１０Ω以上であることから、モールド部材に求められる十分な絶縁性を確保することができる。しかも、磁性モールド樹脂４０と金属膜６０の界面における抵抗値が１０６Ω以上であることから、電磁波ノイズが金属膜６０に入射することにより生じる渦電流がほとんど磁性モールド樹脂４０に流れ込まない。このため、渦電流の流入による磁性モールド樹脂４０の磁気特性の低下を防止することが可能となる。
次に、本実施形態による電子回路パッケージ１１Ａの製造方法について説明する。
図４〜図６は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。
まず、図４に示すように、多層配線構造を有する集合基板２０Ａを用意する。集合基板２０Ａの表面２１には複数のランドパターン２３が形成されており、集合基板２０Ａの裏面２２には複数の外部端子２６が形成されている。また、集合基板２０Ａの内層には、電源パターン２５Ｇを含む複数の内部配線２５が形成されている。なお、図４に示す破線ａは、その後のダイシング工程において切断されるべき部分を指している。図４に示すように、電源パターン２５Ｇは、平面視で破線ａと重なる位置に設けられている。
次に、図４に示すように、ランドパターン２３に接続されるよう、集合基板２０Ａの表面２１に複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図５に示すように、電子部品３１，３２を埋め込むよう、体積抵抗値が１０１０Ω以上である磁性モールド樹脂４０によって集合基板２０Ａの表面２１を覆う。磁性モールド樹脂４０の形成方法としては、上述の通り、トランスファー成形、コンプレッション成型、インジェクション成形、注型、真空注型、ディスペンス、スリットノズルによる方法などを用いることができる。
次に、図６に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化する。本実施形態においては、電源パターン２５Ｇがダイシング位置である破線ａを横切っているため、破線ａに沿って集合基板２０Ａを切断すると、基板２０の側面２７からは電源パターン２５Ｇが露出する。
そして、磁性モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７を覆うよう、金属膜６０を形成すれば、本実施形態による電子回路パッケージ１１Ａが完成する。金属膜６０の形成方法としては、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いることができる。また、金属膜６０を形成する前に、密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロムなどの高密着性金属膜を事前に薄く形成しても構わない。
また、図２に示した変形例のように、磁性モールド樹脂４０と金属膜６０との間に絶縁膜７０を介在させる場合には、金属膜６０を形成する前に、磁性モールド樹脂４０の上面４１及び／又は側面４２に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成すればよい。
このように、本実施形態による電子回路パッケージ１１Ａの製造方法によれば、体積抵抗値が１０１０Ω以上である磁性モールド樹脂４０を用い、その表面に金属膜６０を形成していることから、低背化を実現しつつ、複合シールド構造を得ることが可能となる。
＜第２の実施形態＞
図７は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。
図７に示すように、本実施形態による電子回路パッケージ１２Ａは、基板２０及び金属膜６０の形状が相違する点を除き、図１に示した第１の実施形態による電子回路パッケージ１１Ａと同一である。このため、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、基板２０の側面２７が階段状となっている。具体的には、側面上部２７ａよりも側面下部２７ｂが突出した形状を有している。そして、金属膜６０は、基板２０の側面全体に形成されているのではなく、側面上部２７ａと段差部分２７ｃを覆うように設けられており、側面下部２７ｂは金属膜６０で覆われていない。本実施形態においても、基板２０の側面上部２７ａにて電源パターン２５Ｇが露出していることから、この部分を介して金属膜６０が電源パターン２５Ｇに接続される。尚、磁性モールド樹脂４０の上面４１及び／又は側面４２の表面抵抗値が１０６Ω未満である場合は、図８に示す変形例による電子回路パッケージ１２Ｂのように、磁性モールド樹脂４０と金属膜６０の間に薄い絶縁膜７０を介在させればよい。
図９及び図１０は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。
まず、図４及び図５を用いて説明した方法により、集合基板２０Ａの表面２１に磁性モールド樹脂４０を形成した後、図９に示すように、ダイシング位置を示す破線ａに沿って溝４３を形成する。溝４３は、磁性モールド樹脂４０を完全に切断し、且つ、集合基板２０Ａを完全には切断しない深さとする。これにより、溝４３の内部に磁性モールド樹脂４０の側面４２と、基板２０の側面上部２７ａ及び段差部分２７ｃが露出することになる。ここで、側面上部２７ａの深さとしては、少なくとも電源パターン２５Ｇが露出する深さに設定する必要がある。
次に、図１０に示すように、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いて金属膜６０を形成する。これにより、磁性モールド樹脂４０の上面４１及び溝４３の内部が金属膜６０によって覆われる。この時、基板２０の側面上部２７ａに露出する電源パターン２５Ｇは、金属膜６０に接続されることになる。
そして、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１２Ａが完成する。
このように、本実施形態による電子回路パッケージ１２Ａの製造方法によれば、溝４３を形成していることから、集合基板２０Ａを個片化する前に金属膜６０を形成することができ、金属膜６０の形成が容易かつ確実となる。
尚、図８に示した変形例のように、磁性モールド樹脂４０と金属膜６０との間に絶縁膜７０を介在させる場合には、金属膜６０を形成する前に、磁性モールド樹脂４０の上面４１及び／又は側面４２に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成すればよい。
＜第３の実施形態＞
図１１は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。
図１１に示すように、本実施形態による電子回路パッケージ１３Ａは、磁性モールド樹脂４０の平面サイズが基板２０の平面サイズよりも僅かに小さく、これにより、基板２０の表面２１の外周部が磁性モールド樹脂４０から露出している点において、図１に示した第１の実施形態による電子回路パッケージ１１Ａと相違している。その他の構成は、第１の実施形態による電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態による電子回路パッケージ１３Ａが例示するように、本発明において、磁性モールド樹脂４０の側面４２が基板２０の側面２７と同一平面を構成していることは必須でなく、磁性モールド樹脂４０の方が小さくても構わない。
図１２〜図１４は、電子回路パッケージ１３Ａの製造方法を説明するための工程図である。
まず、図１２に示すように、あらかじめ切断された基板２０を用意し、その表面２１のランドパターン２３に接続されるよう、複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図１３に示すように、電子部品３１，３２が搭載された基板２０を金型８０にセットする。そして、図１４に示すように、金型８０の流路８１から磁性モールド樹脂４０の材料である複合磁性材料を注入し、加圧及び加熱を行う。その後、基板２０を金型８０から取り出し、磁性モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７に金属膜６０を形成すれば、本実施形態による電子回路パッケージ１３Ａが完成する。
このように、基板２０を先に個片化してから磁性モールド樹脂４０を形成しても構わない。
また、変形例である図１５に示す電子回路パッケージ１３Ｂに示すように、金属膜６０が基板２０の側面２７を覆わない構造であっても構わない。この場合、基板２０の表面２１のうち、磁性モールド樹脂４０から露出する外周部に電源パターン２８Ｇが設けられており、この電源パターン２８Ｇが金属膜６０に接している。これにより、金属膜６０にはグランド電位などの固定電位が与えられる。
＜第４の実施形態＞
図１６は、本発明の第４の実施形態による電子回路パッケージ１４の構成を示す断面図である。
図１６に示すように、本実施形態による電子回路パッケージ１４は、磁性モールド樹脂４０の平面サイズが基板２０の平面サイズよりも僅かに大きい点において、図１に示した第１の実施形態による電子回路パッケージ１１Ａと相違している。その他の構成は、第１の実施形態による電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態による電子回路パッケージ１４が例示するように、本発明において、基板２０よりも磁性モールド樹脂４０の方が大きな平面サイズを有していても構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜磁性フィラーの作成＞
まず、三菱製鋼株式会社製ＡＫＴ４．５Ｓｉ−５．０Ｃｒ（Ｄ５０＝３０μｍ）及びＢＡＳＦ社製カルボニル鉄粉（Ｄ５０＝６μｍ）を用意し、金属アルコキシドの加水分解により表面にＳｉＯ２被膜を形成した。ＳｉＯ２被膜の膜厚は、０ｎｍ（ＳｉＯ２被膜なし）、５ｎｍ、１０ｎｍ、３０ｎｍ及び４０ｎｍの５種類とした。膜厚は、ＦＥ−ＳＥＭによって確認した。
＜複合磁性材料の作成＞
次に、ＡＫＴ４．５Ｓｉ−５．０Ｃｒと製カルボニル鉄粉を重量比で８：２となるよう計量し、熱硬化性樹脂に対して９０ｗｔ％添加した。使用した熱硬化性樹脂及び溶剤は、主剤としてＤＩＣ社製ＨＰ−７２００Ｈ（ジシクロペンタジエン型エポキシ樹脂）、硬化剤としてＤＩＣ社製ＴＤ２２３１（フェノールノボラック）、硬化促進剤として主剤に対し２ｗｔ％のサンアプロ社製Ｕ−ＣＡＴ ＳＡ８４１（ＤＢＵのフェノールノボラック樹脂塩）をそれぞれ使用した。そして、これらを配合後、ニーダーにて加熱混錬し、複合磁性材料を得た。
＜透磁率の測定＞
上記の複合磁性材料を用いて、外径φ＝８ｍｍ、内径φ＝３．１ｍｍ、厚み２ｍｍのリング形状のサンプルを作製し、アジレント社製インピーダンスアナライザーＥ４９９１のマテリアルアナライザー機能を用いて１０ＭＨｚでの透磁率μ'を測定した。測定の結果、ＳｉＯ２被膜の膜厚にかかわらず、透磁率はμ'＝１３．８〜１４．５であり、有意の差は認められなかった（図１７参照）。
＜体積抵抗値及び表面抵抗値の測定＞
次に、ＪＩＳ Ｋ６９１１に準拠して、上記の複合磁性材料を用いて外径φ＝１００ｍｍ、厚み２ｍｍの円盤状のサンプルを作製し、その表面に電極を形成した後、電極間に５００Ｖの電圧を１分間印加することによって体積抵抗値と表面抵抗値を測定した。結果を図１７に示す。
図１７に示すように、ＳｉＯ２被膜の膜厚が厚くなるほど体積抵抗値及び表面抵抗値が高くなることが確認された。具体的には、ＳｉＯ２被膜の膜厚が５ｎｍである場合の体積抵抗値及び表面抵抗値が１０７Ωであったのに対し、ＳｉＯ２被膜の膜厚が１０ｎｍである場合の体積抵抗値及び表面抵抗値は１０１２Ωであった。これにより、ＳｉＯ２被膜の膜厚が１０ｎｍ以上であれば、十分な体積抵抗値及び表面抵抗値が得られることが確認された。尚、本測定においては、測定サンプルの表面に研削などを施していないことから、体積抵抗値と表面抵抗値は同じ値を示した。
＜ノイズ減衰量測定サンプルの作成＞
［サンプルＡ１の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて上述した複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面に形成されたＳｉＯ２被膜の膜厚が３０ｎｍのものを使用した。これにより、サンプルＡ１が完成した。尚、サンプルＡ１には、電磁気シールドである金属膜を形成していない。
［サンプルＡ２の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて非磁性材料をモールド形成した。非磁性材料としては、一般的な半導体封止材料である住友ベークライト社製Ｇ−７７０Ｈを用い、推奨成形条件にて封止成形した。その後、ダイサーにより個品化切断を行い、基板の側面にグランドパターンを露出させた。そして、無電解メッキを施すことにより、グランドパターンと接するよう、モールド樹脂の上面及び側面、並びに、基板の側面にＣｕ（膜厚１μｍ）とＮｉ（膜厚２μｍ）の積層膜からなる金属膜を形成し、サンプルＡ２を得た。したがって、サンプルＡ２は、磁気シールドを有していない。
［サンプルＡ３の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面にＳｉＯ２被膜が施されていない（膜厚＝０ｎｍ）ものを使用した。その後は、サンプルＡ２と同様に、個品化切断及び金属膜の形成を行い、サンプルＡ３を得た。
［サンプルＡ４の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面に形成されたＳｉＯ２被膜の膜厚が５ｎｍのものを使用した。その後は、サンプルＡ２と同様に、個品化切断及び金属膜の形成を行い、サンプルＡ３を得た。
［サンプルＢ１の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面に形成されたＳｉＯ２被膜の膜厚が１０ｎｍのものを使用した。その後は、サンプルＡ２と同様に、個品化切断及び金属膜の形成を行い、サンプルＢ１を得た。
［サンプルＢ２の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面に形成されたＳｉＯ２被膜の膜厚が３０ｎｍのものを使用した。その後は、サンプルＡ２と同様に、個品化切断及び金属膜の形成を行い、サンプルＢ２を得た。
［サンプルＢ３の作成］
基板に５０Ωの抵抗が実装されたシールド評価用基板上に、コンプレッションモールド法にて複合磁性材料をモールド形成した。使用した複合磁性材料は、磁性フィラーの表面に形成されたＳｉＯ２被膜の膜厚が４０ｎｍのものを使用した。その後は、サンプルＡ２と同様に、個品化切断及び金属膜の形成を行い、サンプルＢ３を得た。
＜ノイズ減衰量の測定＞
サンプルＡ１〜Ａ４，Ｂ１〜Ｂ３をシグナルジェネレータに接続して所定周波数（２０ＭＨｚ、５０ＭＨｚ、１００ＭＨｚ）の信号を５０Ωの抵抗に送信し、各サンプルから放射されるノイズ量を近傍磁界測定装置によって測定した。この際、事前に磁性モールド樹脂及び金属膜をもたない基準サンプルを作製し、基準サンプルから放射されるノイズ量を測定しておくことで、基準サンプルにおけるノイズ量と測定用サンプルＡ１〜Ａ４，Ｂ１〜Ｂ３におけるノイズ量の差を算出し、得られた値をノイズ減衰量とした。結果を図１７に示す。
図１７に示すように、金属膜を持たないサンプルＡ１に対し、サンプルＢ１〜Ｂ３は、２０ＭＨｚの周波数において２２〜２３ｄＢμＶ、５０ＭＨｚの周波数において２８〜２９ｄＢμＶ、１００ＭＨｚの周波数において３２〜３３ｄＢμＶのシールド特性向上効果が得られた。また、磁性モールド樹脂ではなく一般的なモールド樹脂を用いたサンプルＡ２に対し、サンプルＢ１〜Ｂ３は、２０ＭＨｚの周波数において１５〜１６ｄＢμＶ、５０ＭＨｚの周波数において１６〜１７ｄＢμＶ、１００ＭＨｚの周波数において１４〜１５ｄＢμＶのシールド特性向上効果が得られた。さらに、磁性フィラーに形成されたＳｉＯ２被膜の膜厚が０ｎｍ又は５ｎｍであるサンプルＡ３，Ａ４に対し、サンプルＢ１〜Ｂ３は、２０ＭＨｚの周波数において６〜９ｄＢμＶ、５０ＭＨｚの周波数において７〜１０ｄＢμＶ、１００ＭＨｚの周波数において５〜７ｄＢμＶのシールド特性向上効果が得られた。
これにより、磁性フィラーに厚さ１０ｎｍ以上のＳｉＯ２被膜を施した複合磁性材料を用いて磁性モールド樹脂を形成し、さらにその表面を金属膜で覆うことにより、高いシールド特性が得られることが確認された。
１１Ａ〜１１Ｃ，１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４ 電子回路パッケージ
２０ 基板
２０Ａ 集合基板
２１ 表面
２２ 裏面
２３ ランドパターン
２４ ハンダ
２５ 内部配線
２５Ｇ 電源パターン
２６ 外部端子
２７ 側面
２７ａ 側面上部
２７ｂ 側面下部
２７ｃ 段差部分
２８Ｇ 電源パターン
３１，３２ 電子部品
４０ 磁性モールド樹脂
４１ 上面
４２ 側面
４３ 溝
５０ 非磁性部材
６０ 金属膜
７０ 絶縁膜
８０ 金型
８１ 流路

Claims (13)

  1. 電源パターンを有する基板と、
    前記基板の表面に搭載された電子部品と、
    前記電子部品を埋め込むよう前記基板の前記表面を覆い、熱硬化性樹脂材料及び磁性フィラーを含む複合磁性材料からなる磁性モールド樹脂と、
    前記電源パターンに接続されるとともに、前記磁性モールド樹脂の少なくとも上面を覆う金属膜と、を備え、
    前記磁性モールド樹脂の体積抵抗値が１０１０Ω以上であり、前記磁性モールド樹脂の前記上面と前記金属膜の界面における抵抗値が１０６Ω以上である電子回路パッケージ。
  2. 前記金属膜は、前記磁性モールド樹脂の側面をさらに覆い、
    前記磁性モールド樹脂の前記側面と前記金属膜の界面における抵抗値が１０６Ω以上である、請求項１に記載の電子回路パッケージ。
  3. 前記磁性モールド樹脂と前記金属膜との間に設けられた絶縁材料をさらに備える、請求項１又は２に記載の電子回路パッケージ。
  4. 前記磁性フィラーは、軟磁性金属を含む、請求項１乃至３のいずれか一項に記載の電子回路パッケージ。
  5. 前記磁性フィラーの表面が絶縁コートされている、請求項４に記載の電子回路パッケージ。
  6. 前記絶縁コートの膜厚が１０ｎｍ以上である、請求項５に記載の電子回路パッケージ。
  7. 前記磁性フィラーの形状が略球状である、請求項４乃至６のいずれか一項に記載の電子回路パッケージ。
  8. 前記磁性フィラーは、Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｎｉ、Ｆｅ−Ａｌ及びＦｅ−Ｓｉからなる群より選ばれた少なくとも１つの磁性材料を主成分とする、請求項４乃至７のいずれか一項に記載の電子回路パッケージ。
  9. 前記磁性モールド樹脂は非磁性フィラーをさらに含む、請求項１乃至８のいずれか一項に記載の電子回路パッケージ。
  10. 前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とする、請求項１乃至９のいずれか一項に記載の電子回路パッケージ。
  11. 前記金属膜の表面が酸化防止被覆で覆われている、請求項１０に記載の電子回路パッケージ。
  12. 前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接している、請求項１乃至１１のいずれか一項に記載の電子回路パッケージ。
  13. 前記電子部品と前記磁性モールド樹脂との間に設けられた非磁性部材をさらに備える、請求項１乃至１２のいずれか一項に記載の電子回路パッケージ。
JP2017036497A 2016-04-25 2017-02-28 電子回路パッケージ Active JP6394719B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/137106 2016-04-25
US15/137,106 US9907179B2 (en) 2016-04-25 2016-04-25 Electronic circuit package

Publications (2)

Publication Number Publication Date
JP2017199896A true JP2017199896A (ja) 2017-11-02
JP6394719B2 JP6394719B2 (ja) 2018-09-26

Family

ID=60089939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017036497A Active JP6394719B2 (ja) 2016-04-25 2017-02-28 電子回路パッケージ

Country Status (4)

Country Link
US (1) US9907179B2 (ja)
JP (1) JP6394719B2 (ja)
CN (1) CN107452691B (ja)
TW (1) TWI654724B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019139072A1 (ja) * 2018-01-15 2019-07-18 株式会社村田製作所 電子部品パッケージおよびその製造方法
JP2019141462A (ja) * 2018-02-23 2019-08-29 株式会社ソフイア 遊技機
KR20200064869A (ko) * 2018-11-28 2020-06-08 청-체 차이 반도체 패키지 및 그것의 제조 방법
JP2020150036A (ja) * 2019-03-11 2020-09-17 藤倉化成株式会社 磁性塗料組成物
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11004595B2 (en) 2018-03-28 2021-05-11 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages
US10905017B2 (en) * 2016-03-26 2021-01-26 Nano Dimension Technologies Ltd. Fabrication of PCB and FPC with shielded tracks and/or components using 3D inkjet printing
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
JP2018098677A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 送受信モジュール
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
TWI662662B (zh) * 2018-02-09 2019-06-11 力成科技股份有限公司 晶片封裝結構及其製造方法
CN110139477B (zh) * 2018-02-09 2021-10-08 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构
JP7352363B2 (ja) * 2018-03-16 2023-09-28 日東電工株式会社 磁性配線回路基板およびその製造方法
CN108900216B (zh) 2018-06-01 2021-01-29 华为技术有限公司 一种无线传输模组及制造方法
JP6461416B1 (ja) * 2018-06-21 2019-01-30 加川　清二 電磁波吸収複合シート
JP6404522B1 (ja) * 2018-07-03 2018-10-10 加川　清二 電磁波吸収複合シート
JP6965858B2 (ja) * 2018-09-19 2021-11-10 株式会社村田製作所 表面実装インダクタおよびその製造方法
GB2581149B (en) * 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
TWI734172B (zh) * 2019-08-19 2021-07-21 肥特補科技股份有限公司 絕緣軟磁膜積層電路板
CN112391077A (zh) * 2019-08-19 2021-02-23 肥特补科技股份有限公司 绝缘软磁油墨、绝缘软磁膜及绝缘软磁膜积层电路板
US10849235B1 (en) * 2020-05-20 2020-11-24 Tactotek Oy Method of manufacture of a structure and structure
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237860A (ja) * 1998-02-20 1999-08-31 Citizen Electronics Co Ltd Ｅｌ駆動回路モジュールの構造および製造方法
JP2002363382A (ja) * 2001-06-08 2002-12-18 Sony Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2003261745A (ja) * 2002-03-11 2003-09-19 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2011216849A (ja) * 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132196A (ja) 1983-01-18 1984-07-30 日立金属株式会社 電子回路
JPH01283900A (ja) 1988-05-10 1989-11-15 Murata Mfg Co Ltd 外装成形用複合材料及び外装電子部品
JPH0278299A (ja) 1988-09-14 1990-03-19 Hitachi Ltd 電子部品塔載基板
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
JP3338109B2 (ja) * 1993-03-25 2002-10-28 ティーディーケイ株式会社 表面高電気抵抗層を持つ低損失フェライト及びその製造法
JP2952169B2 (ja) * 1994-12-07 1999-09-20 アスモ株式会社 表面に絶縁塗装を施したモータ用コア材
JP3608063B2 (ja) * 1996-08-23 2005-01-05 Ｎｅｃトーキン株式会社 Ｅｍｉ対策部品及びそれを備えた能動素子
JPH11214592A (ja) * 1998-01-21 1999-08-06 Hitachi Ltd 半導体装置および電子装置
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP3772697B2 (ja) * 2001-06-15 2006-05-10 千住金属工業株式会社 鉛フリーはんだボールおよびその製造方法
US6906256B1 (en) * 2002-01-22 2005-06-14 Nanoset, Llc Nanomagnetic shielding assembly
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
JP5811803B2 (ja) * 2011-11-22 2015-11-11 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2013252548A (ja) * 2012-06-08 2013-12-19 Nihon Almit Co Ltd 微細部品接合用のソルダペースト
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
CN104028751B (zh) * 2014-06-05 2015-12-30 浙江大学 一种金属软磁复合材料的高绝缘性绝缘包覆处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237860A (ja) * 1998-02-20 1999-08-31 Citizen Electronics Co Ltd Ｅｌ駆動回路モジュールの構造および製造方法
JP2002363382A (ja) * 2001-06-08 2002-12-18 Sony Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2003261745A (ja) * 2002-03-11 2003-09-19 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2011216849A (ja) * 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019139072A1 (ja) * 2018-01-15 2020-12-03 株式会社村田製作所 電子部品パッケージおよびその製造方法
WO2019139072A1 (ja) * 2018-01-15 2019-07-18 株式会社村田製作所 電子部品パッケージおよびその製造方法
US11302593B2 (en) 2018-01-15 2022-04-12 Murata Manufacturing Co., Ltd. Electronic component package and method for manufacturing the same
KR20200083557A (ko) * 2018-01-15 2020-07-08 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 패키지 및 그 제조 방법
KR102309053B1 (ko) 2018-01-15 2021-10-06 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 패키지 및 그 제조 방법
JP2019141462A (ja) * 2018-02-23 2019-08-29 株式会社ソフイア 遊技機
US11004595B2 (en) 2018-03-28 2021-05-11 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
KR102237783B1 (ko) * 2018-11-28 2021-04-08 청-체 차이 반도체 패키지 및 그것의 제조 방법
US10847480B2 (en) 2018-11-28 2020-11-24 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
KR20200064869A (ko) * 2018-11-28 2020-06-08 청-체 차이 반도체 패키지 및 그것의 제조 방법
JP2020150036A (ja) * 2019-03-11 2020-09-17 藤倉化成株式会社 磁性塗料組成物

Also Published As

Publication number Publication date
US9907179B2 (en) 2018-02-27
TW201739016A (zh) 2017-11-01
CN107452691A (zh) 2017-12-08
TWI654724B (zh) 2019-03-21
CN107452691B (zh) 2019-12-17
US20170311448A1 (en) 2017-10-26
JP6394719B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
JP6394719B2 (ja) 電子回路パッケージ
JP6380615B2 (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
JP6376230B2 (ja) 電子回路パッケージ
JP6407186B2 (ja) 電子回路パッケージ
JP5988003B1 (ja) 電子回路パッケージ
US10170431B2 (en) Electronic circuit package
US10269726B2 (en) Electronic circuit package
JP6791287B2 (ja) 複合磁性封止材料を用いた電子回路パッケージ
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
US10256194B2 (en) Electronic circuit package using composite magnetic sealing material
JP2018019057A (ja) 電子回路パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6394719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150