JP2017199766A - 積層型コイルアレイおよびモジュール - Google Patents

Abstract

【課題】 積層素体の形状に歪が発生することが抑制された積層型コイルアレイを提供する。【解決手段】 第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄが積層されてなる積層素体１１と、積層素体１１内に設けられた、第１コイル状インダクタＬ１と第２コイル状インダクタＬ２とを含み、第１コイル状インダクタＬ１は、第１基材層３ａ〜３ｄに設けられた第１コイルパターン５ａ〜５ｄと、第２基材層４ａ〜４ｄに設けられた第２コイルパターン６ａ〜６ｄとを含み、第２コイル状インダクタＬ２は、第１基材層４ａ〜４ｄに設けられた第３コイルパターン７ａ〜７ｄと、第２基材層４ａ〜４ｄに設けられた第４コイルパターン８ａ〜８ｄとを含み、第１コイルパターン５ａ〜５ｄと第２コイルパターン６ａ〜６ｄとを接続するビア電極９ａ、９ｃ、９ｅ、９ｇ、９ｉの本数や接続位置が、第３コイルパターン７ａ〜７ｄと第４コイルパターン８ａ〜８ｄとを接続するビア電極９ｂ、９ｄ、９ｆ、９ｈ、９ｊの本数や接続位置と異なるようにした。【選択図】 図２

Description

本発明は、積層型コイルアレイに関し、さらに詳しくは、積層素体の形状に歪が発生することが抑制された積層型コイルアレイに関する。

また、本発明は、上記本発明の積層型コイルアレイを備えたモジュールに関する。

電子回路において、複数のインダクタを必要とする場合に、１つの積層素体内に複数のインダクタが設けられた積層型コイルアレイを使用する場合がある。積層型コイルアレイを使用すれば、複数個分のインダクタの基板などへの実装を、１回の実装ステップで行うことができ、実装工程の簡略化をはかることができるというメリットがある。また、基板などに複数個のインダクタを別々に実装するよりも、複数のインダクタを含む１個の積層型コイルアレイを実装した方が、基板などにおける実装スペースを小さくすることができるというメリットがある。

そのような積層型コイルアレイが、特許文献１（特開２０００-３５３６１９号公報）に開示されている。図１４（Ａ）、（Ｂ）に、特許文献１に開示された積層型コイルアレイ１０００を示す。ただし、図１４（Ａ）は、積層型コイルアレイ１０００の説明図である。図１４（Ｂ）は、積層型コイルアレイ１０００の分解斜視図である。

積層型コイルアレイ１０００は、図１４（Ａ）に示すように、積層素体（アレイ素子）１０１を備える。積層素体１０１の内部には、４つのコイル状インダクタ（積層型コイル）１０２ａ〜１０２ｄが設けられている。積層素体１０１の１つの面に、端子１０３ａ、１０３ｂ、１０３ｃ、１０３ｄが設けられ、他の１つの面に、端子１０３ｅ、１０３ｆ、１０３ｇ、１０３ｈが設けられている。そして、コイル状インダクタ１０２ａが、端子１０３ａ、１０３ｅ間に接続されている。コイル状インダクタ１０２ｂが、端子１０３ｂ、１０３ｆ間に接続されている。コイル状インダクタ１０２ｃが、端子１０３ｃ、１０３ｇ間に接続されている。コイル状インダクタ１０２ｄが、端子１０３ｄ、１０３ｈ間に接続されている。

積層素体１０１は、図１４（Ｂ）に示すように、複数の基材層１０４が積層されたものからなる。そして、各基材層１０４の主面には、コイルパターン１０５ａ〜１０５ｄが設けられている。また、所定の基材層１０４の両主面間を貫通してビア電極（ビアホール）１０６ａ〜１０６ｄが設けられている。そして、各基材層１０４に形成されたコイルパターン１０５ａをビア電極１０６ａで接続してコイル状インダクタ１０２ａが構成されている。各基材層１０４に形成されたコイルパターン１０５ｂをビア電極１０６ｂで接続してコイル状インダクタ１０２ｂが構成されている。各基材層１０４に形成されたコイルパターン１０５ｃをビア電極１０６ｃで接続してコイル状インダクタ１０２ｃが構成されている。各基材層１０４に形成されたコイルパターン１０５ｄをビア電極１０６ｄで接続してコイル状インダクタ１０２ｄが構成されている。

このような構造からなる積層型コイルアレイにおいて、内部に設けられたコイル状インダクタのインダクタンス値を、コイル状インダクタごとに異ならせなければならない場合がある。すなわち、積層型コイルアレイが組込まれる電子回路の回路設計上の要求から、積層型コイルアレイの内部に設けられたコイル状インダクタのインダクタンス値を、コイル状インダクタごとに異ならせなければならない場合がある。

従来において、積層型コイルアレイの内部に設けられたコイル状インダクタのインダクタンス値を、コイル状インダクタごとに異ならせる方法として、次のような方法があった。

まず、コイル状インダクタごとに、コイルパターンの積層数を変える方法があった。すなわち、小さなインダクタンス値が求められるコイル状インダクタのコイルパターンの積層数を少なくし、大きなインダクタンス値が求められるコイル状インダクタのコイルパターンの積層数を多くする方法があった。

また、コイル状インダクタごとに、コイルパターンの積層方向のギャップ（上に配置されたコイルパターンと下に配置されたコイルパターンとの積層方向の間隔）を変える方法があった。すなわち、小さなインダクタンス値が求められるコイル状インダクタのコイルパターンの積層方向のギャップを小さくし、大きなインダクタンス値が求められるコイル状インダクタのコイルパターンの積層方向のギャップを大きくする方法があった。

また、コイル状インダクタごとに、コイルパターンの形状を変える方法があった。すなわち、小さなインダクタンス値が求められるコイル状インダクタのコイルパターンの形状を小さくし、大きなインダクタンス値が求められるコイル状インダクタのコイルパターンの形状を大きくする方法があった。

特開２０００-３５３６１９号公報

しかしながら、積層型コイルアレイの内部に設けられたコイル状インダクタのインダクタンス値をコイル状インダクタごとに異ならせる、上述した従来の方法には、いずれも、積層素体の形状が歪んでしまいやすいという問題があった。すなわち、コイルパターンの積層数をコイル状インダクタごとに異ならせる方法、コイルパターンの積層方向のギャップをコイル状インダクタごとに変える方法、コイルパターンの形状をコイル状インダクタごとに変える方法のいずれによっても、積層素体の形状が歪んでしまいやすいという問題があった。

たとえば、積層素体（基材層）が樹脂を材料にして作製されている場合には、製造時における樹脂の流動性が各コイル状インダクタの近傍ごとに異なってしまい、積層素体に歪みが発生し、これに伴ってコイルパターンの崩れが発生してしまう虞があった。

また、積層素体（基材層）がセラミックを材料にし、焼成して作製されている場合には、各コイル状インダクタの近傍ごとに焼成挙動が異なり、焼成後の積層素体に反りやクラックが発生してしまう虞があった。

本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型コイルアレイは、第１基材層および第２基材層を含む複数の基材層が積層されてなる積層素体と、積層素体内に設けられ、積層方向に沿って巻回軸を有し、基材層の面方向に並べられた、少なくとも第１コイル状インダクタと第２コイル状インダクタとを含み、第１コイル状インダクタは、第１基材層に設けられた第１コイルパターンと、第２基材層に設けられ、第１コイルパターンと同形状で、第１コイルパターンと重なり、第１コイルパターンとビア電極で接続された第２コイルパターンとを含み、第２コイル状インダクタは、第１基材層に設けられた第３コイルパターンと、第２基材層に設けられ、第３コイルパターンと同形状で、第３コイルパターンと重なり、第３コイルパターンとビア電極で接続された第４コイルパターンとを含み、第１コイルパターンと第２コイルパターンとを接続するビア電極の本数および／または接続位置が、第３コイルパターンと第４コイルパターンとを接続するビア電極の本数および／または接続位置と異なり、第１コイル状インダクタのインダクタンス値と第２コイル状インダクタのインダクタンス値とが異なるものとした。

第１コイルパターンと第３コイルパターンとは、たとえば、並進対称、線対称または点対称とすることができる。この場合には、積層素体の形状がより安定し、より歪の発生が抑制される。

第１コイルパターンと第２コイルパターンとの接続は、ビア電極の本数や接続位置を変えて、種々のバリエーションを取ることができる。たとえば、第１コイルパターンと第２コイルパターンとを、一端同士で接続し、かつ、他端同士で接続し、両者を並列に接続することができる。あるいは、第１コイルパターンと第２コイルパターンとを、一端同士のみで接続することができる。あるいは、第１コイルパターンと第２コイルパターンとを、一端同士で接続し、かつ、中間位置同士で接続することができる。同様に、第３コイルパターンと第４コイルパターンとの接続も、ビア電極の本数や接続位置を変えて、種々のバリエーションを取ることができる。

基材層を磁性体により作製することができる。この場合には、第１コイル状インダクタのインダクタンス値と第２コイル状インダクタのインダクタンス値とを、それぞれ大きくすることができる。

また、基材層の過半数以上の層を磁性体により作製し、残りの１層以上の層を非磁性体で作製することもできる。この場合には、第１コイル状インダクタの直流重畳特性と第２コイル状インダクタの直流重畳特性とを、それぞれ改善することができる。

積層素体内に、さらに、インダクタ以外の素子が設けられていても良い。この場合には、積層型コイルアレイに、さらなる機能を付加することができる。

本発明の積層型コイルアレイを使って、モジュールを作製することができる。たとえば、本発明の積層型コイルアレイを使って、マルチチャンネル型ＤＣ-ＤＣコンバータモジュールを作製することができる。

本発明の積層型コイルアレイは、積層素体の形状に歪が発生することが抑制されている。

また、本発明のモジュールは、積層型コイルアレイの積層素体の形状に歪が発生することが抑制されている。

第１実施形態にかかる積層型コイルアレイ１００を示す説明図（斜視図）である。 積層型コイルアレイ１００を示す要部分解斜視図である。 積層型コイルアレイ１００を示す等価回路図である。 第２実施形態にかかる積層型コイルアレイ２００を示す要部平面図である。 第３実施形態にかかる積層型コイルアレイ３００を示す要部平面図である。 第４実施形態にかかる積層型コイルアレイ４００を示す要部平面図である。 第５実施形態にかかる積層型コイルアレイ５００を示す要部平面図である。 第６実施形態にかかる積層型コイルアレイ６００を示す要部分解斜視図である。 積層型コイルアレイ６００を示す等価回路図である。 第７実施形態にかかる積層型コイルアレイ７００を示す要部分解斜視図である。 積層型コイルアレイ７００を示す等価回路図である。 第８実施形態にかかる積層型コイルアレイ８００を示す等価回路図である。 第９実施形態にかかるマルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００を示す等価回路図である。 図１４（Ａ）は、従来の積層型コイルアレイ１０００を示す説明図である。図１４（Ｂ）は、積層型コイルアレイ１０００を示す分解斜視図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
図１〜図３に、第１実施形態にかかる積層型コイルアレイ１００を示す。ただし、図１は積層型コイルアレイ１００の説明図（斜視図）である。図２は、積層型コイルアレイ１００の要部分解斜視図である。図３は、積層型コイルアレイ１００の等価回路図である。

積層型コイルアレイ１００は、図１に示すように、直方体形状からなる積層素体１を備える。すなわち、積層素体１は、対向する１対の主面１ａ、１ｂと、主面１ａと主面１ｂとを繋ぐ４つの側面１ｃ、１ｄ、１ｅ、１ｆとを備える。

本実施形態においては、積層素体１は、フェライトなどのセラミックの磁性体により形成されている。具体的には、積層素体１の材質としては、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられる。ただし、積層素体１の材質はセラミックには限定されず、磁性粉を含有した樹脂など、他の材質であっても良い。

積層素体１は、主面１ａに４つの端子２ａ、２ｂ、２ｃ、２ｄが設けられ、主面１ｂに４つの端子２ｅ、２ｆ、２ｇ、２ｈが設けられている。なお、端子２ａ〜２ｄは、それぞれ、一端が積層素体１の側面１ｃに延出して設けられ、他端が積層素体１の側面１ｅに延出して設けられている。同様に、端子２ｅ〜２ｈも、それぞれ、一端が積層素体１の側面１ｃに延出して設けられ、他端が積層素体１の側面１ｅに延出して設けられている。具体的には、端子２ａ〜２ｈの材料としては、例えば、銀を主成分とする金属または合金が用いられる。また端子２ａ〜２ｈはこれらの材料に、例えば、ニッケル、パラジウム、または金によるめっきが施されていてもよい。

積層素体１の内部には、４つのコイル状インダクタＬが設けられている。コイル状インダクタは、それぞれ、一端が端子２ａ〜２ｄのいずれかに接続され、他端が端子２ｅ〜２ｈのいずれかに接続されている。なお、本発明において、積層素体１の内部に設けられるコイル状インダクタＬの個数は任意であり、４つには限定されず、２つであっても良く、３つであっても良く、５つ以上であっても良い。

本発明においては、第１コイル状インダクタＬ１と第２コイル状インダクタＬ２との関係を規定している。積層素体の内部に３つ以上のコイル状インダクタが設けられている場合には、第１コイル状インダクタＬ１と第２コイル状インダクタＬ２とは、隣接していれば、どのコイル状インダクタ同士の組合せであっても良い。本実施形態においては、便宜上、４つのコイル状インダクタＬのうちの、中央側の２つのコイル状インダクタＬの一方（左から２つ目のコイル状インダクタＬ）を第１コイル状インダクタＬ１とし、他方（左から３つ目のコイル状インダクタＬ）を第２コイル状インダクタＬ２とする。

積層素体１は、図２に示すように、第１基材層３ａ、３ｂ、３ｃ、３ｄと、第２基材層４ａ、４ｂ、４ｃ、４ｄとが、交互に積層されたものからなる。すなわち、積層素体１は、上から順番に、第１基材層３ａ、第２基材層４ａ、第１基材層３ｂ、第２基材層４ｂ、第１基材層３ｃ、第２基材層４ｃ、第１基材層３ｄ、第２基材層４ｄが積層されている。

第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄは、いずれも、フェライトなどのセラミックの磁性体からなる。

第１基材層３ａの主面（上側の主面）には、第１コイルパターン５ａと、第３コイルパターン７ａとが形成されている。第１コイルパターン５ａと第３コイルパターン７ａとは、並進対称の関係にあり、大きさも同じである。

第２基材層４ａの主面には、第２コイルパターン６ａと、第４コイルパターン８ａとが形成されている。第２コイルパターン６ａは、第１コイルパターン５ａと同形状であり、かつ、第１コイルパターン５ａと重なっている。同様に、第４コイルパターン８ａは、第３コイルパターン７ａと同形状であり、かつ、第３コイルパターン７ａと重なっている。

第１基材層３ｂの主面には、第１コイルパターン５ｂと、第３コイルパターン７ｂとが形成されている。第１コイルパターン５ｂと第３コイルパターン７ｂとは、並進対称の関係にあり、大きさも同じである。

第２基材層４ｂの主面には、第２コイルパターン６ｂと、第４コイルパターン８ｂとが形成されている。第２コイルパターン６ｂは、第１コイルパターン５ｂと同形状であり、かつ、第１コイルパターン５ｂと重なっている。同様に、第４コイルパターン８ｂは、第３コイルパターン７ｂと同形状であり、かつ、第３コイルパターン７ｂと重なっている。

第１基材層３ｃの主面には、第１コイルパターン５ｃと、第３コイルパターン７ｃとが形成されている。第１コイルパターン５ｃと第３コイルパターン７ｃとは、並進対称の関係にあり、大きさも同じである。

第２基材層４ｃの主面には、第２コイルパターン６ｃと、第４コイルパターン８ｃとが形成されている。第２コイルパターン６ｃは、第１コイルパターン５ｃと同形状であり、かつ、第１コイルパターン５ｃと重なっている。同様に、第４コイルパターン８ｃは、第３コイルパターン７ｃと同形状であり、かつ、第３コイルパターン７ｃと重なっている。

第１基材層３ｄの主面には、第１コイルパターン５ｄと、第３コイルパターン７ｄとが形成されている。第１コイルパターン５ｄと第３コイルパターン７ｄとは、並進対称の関係にあり、大きさも同じである。

第２基材層４ｄの主面には、第２コイルパターン６ｄと、第４コイルパターン８ｄとが形成されている。第２コイルパターン６ｄは、第１コイルパターン５ｄと同形状であり、かつ、第１コイルパターン５ｄと重なっている。同様に、第４コイルパターン８ｄは、第３コイルパターン７ｄと同形状であり、かつ、第３コイルパターン７ｄと重なっている。

第１基材層３ａよりも上に積層された基材層（図示せず）を貫通して、ビア電極９ａが形成されている。ビア電極９ａは、端子２ｂと、第１コイルパターン５ａの一端とを接続している。

第１基材層３ａよりも上に積層された基材層（図示せず）と、第１基材層３ａとを貫通して、ビア電極９ｂが形成されている。ビア電極９ｂは、端子２ｃと、第３コイルパターン７ａの一端と、第４コイルパターン８ａの一端とを接続している。

第１基材層３ａ、第２基材層４ａを貫通して、ビア電極９ｃが形成されている。ビア電極９ｃは、第１コイルパターン５ａの他端と、第２コイルパターン６ａの一端と、第１コイルパターン５ｂの一端とを接続している。

第１基材層３ａ、第２基材層４ａ、第１基材層３ｂを貫通して、ビア電極９ｄが形成されている。ビア電極９ｄは、第３コイルパターン７ａの他端と、第４コイルパターン８ａの他端と、第３コイルパターン７ｂの一端と、第４コイルパターン８ｂの一端とを接続している。

第１基材層３ｂ、第２基材層４ｂを貫通して、ビア電極９ｅが形成されている。ビア電極９ｅは、第１コイルパターン５ｂの他端と、第２コイルパターン６ｂの一端と、第１コイルパターン５ｃの一端とを接続している。

第１基材層３ｂ、第２基材層４ｂ、第１基材層３ｃを貫通して、ビア電極９ｆが形成されている。ビア電極９ｆは、第３コイルパターン７ｂの他端と、第４コイルパターン８ｂの他端と、第３コイルパターン７ｃの一端と、第４コイルパターン８ｃの一端とを接続している。

第１基材層３ｃ、第２基材層４ｃを貫通して、ビア電極９ｇが形成されている。ビア電極９ｇは、第１コイルパターン５ｃの他端と、第２コイルパターン６ｃの一端と、第１コイルパターン５ｄの一端とを接続している。

第１基材層３ｃ、第２基材層４ｃ、第１基材層３ｄを貫通して、ビア電極９ｈが形成されている。ビア電極９ｈは、第３コイルパターン７ｃの他端と、第４コイルパターン８ｃの他端と、第３コイルパターン７ｄの一端と、第４コイルパターン８ｄの一端とを接続している。

第１基材層３ｄ、第２基材層４ｄを貫通して、ビア電極９ｉが形成されている。ビア電極９ｉは、第１コイルパターン５ｄの他端と、第２コイルパターン６ｄの一端と、端子２ｆとを接続している。

第１基材層３ｄ、第２基材層４ｄを貫通して、ビア電極９ｊが形成されている。ビア電極９ｊは、第３コイルパターン７ｄの他端と、第４コイルパターン８ｄの他端と、端子２ｇとを接続している。

以上のような構造からなる第１実施形態にかかる積層型コイルアレイ１００は、図３に示す等価回路を備えている。ただし、図３では、第１コイル状インダクタＬ１と第２コイル状インダクタＬ２とのみを示し、残りの２つのコイル状インダクタＬは示していない。

積層型コイルアレイ１００は、端子２ｂと端子２ｆとの間に、第１コイル状インダクタＬ１が形成されている。第１コイル状インダクタＬ１は、第１コイルパターン５ａ、５ｂ、５ｃ、５ｄが順に直列に接続されたものからなる。なお、第２コイルパターン６ａ、６ｂ、６ｃ、６ｄは、それぞれ、他端がオープンになっており、第１コイル状インダクタＬ１の形成には寄与していない。

また、積層型コイルアレイ１００は、端子２ｃと端子２ｇとの間に、第２コイル状インダクタＬ２が形成されている。第２コイル状インダクタＬ２は、並列に接続された第３コイルパターン７ａと第４コイルパターン８ａと、並列に接続された第３コイルパターン７ｂと第４コイルパターン８ｂと、並列に接続された第３コイルパターン７ｃと第４コイルパターン８ｃと、並列に接続された第３コイルパターン７ｄと第４コイルパターン８ｄとが、順に直列に接続されたものからなる。

以上の等価回路からなる積層型コイルアレイ１００は、第１コイル状インダクタＬ１のインダクタンス値が、第２コイル状インダクタＬ２のインダクタンス値よりも大きくなっている。しかしながら、積層型コイルアレイ１００は、第１コイルパターン５ａ〜５ｄ、第２コイルパターン６ａ〜６ｄ、第３コイルパターン７ａ〜７ｄ、第４コイルパターン８ａ〜８ｄが、積層素体１の内部にバラスンス良く配置されているため、積層素体１の形状に歪が発生することが抑制されている。

以上の構造、等価回路からなる積層型コイルアレイ１００は、セラミックを積層素体の材質とした積層型コイルアレイの従来から実施されている製造方法により、製造することができる。以下に、積層型コイルアレイ１００の製造方法の一例を、簡潔に説明する。

まず、フェライトを主成分とする複数のセラミックグリーンシートを作製する。セラミックグリーンシートは、第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄを形成するためのものである。

次に、セラミックグリーンシートに、必要に応じて、レーザ光を照射するなどの方法により、セラミックグリーンシートを貫通したビア電極９ａ〜９ｊ用の孔を形成する。

次に、各セラミックグリーンシートの主面（上側の主面）に、たとえば銀を主成分とする導電性ペーストをスクリーン印刷などの方法によって塗布し、所定のパターン形状からなる、第１コイルパターン５ａ〜５ｄ、第２コイルパターン６ａ〜６ｄ、第３コイルパターン７ａ〜７ｄ、第４コイルパターン８ａ〜８ｄ用の導電膜を形成する。このとき、同時に、ビア電極９ａ〜９ｊ用の孔に導電性ペーストを充填する。

次に、複数のセラミックグリーンシートを所定の順番に積層し、未焼成の積層素体を作製する。続いて、未焼成の積層素子を所定のプロファイルで焼成して積層素体１を作製する。

次に、積層素体１の表面に、たとえば銀を主成分とする導電性ペーストを所定の形状に塗布し、所定の温度で焼付けて、端子２ａ〜２ｈを形成する。以上により、第１実施形態にかかる積層型コイルアレイ１００が完成する。なお、実際の製造工程においては、多数個取りのマザーセラミックグリーンシートを準備し、多数の積層型コイルアレイ１００を一括して製造し、製造工程の途中で個々の積層型コイルアレイに分割して製造する方法が一般的であるが、上記においては、説明の便宜上、１つの積層型コイルアレイ１００の製造方法を説明した。

［第２実施形態］
図４に、第２実施形態にかかる積層型コイルアレイ２００を示す。ただし、図４は積層型コイルアレイ２００の要部分解平面図である。

積層型コイルアレイ２００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。

第１実施形態にかかる積層型コイルアレイ１００においては、図２に示すように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとが、並進対称に形成されていた。また、これに伴い、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとが、並進対称に形成されていた。

第２実施形態にかかる積層型コイルアレイ２００は、これに変更を加え、図４に示すように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとを、それぞれ、一転破線Ｘによって線対称に形成した。また、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとを、それぞれ、一転破線Ｘによって線対称に形成した。さらに、この変更に伴って、ビア電極９ｂ、９ｄ、９ｆ、９ｈ、９ｊの形成位置を変更した。積層型コイルアレイ２００の他の構成は、積層型コイルアレイ１００と同じにした。

このように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとは、線対称に形成されても良い。また、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとは、線対称に形成されても良い。

［第３実施形態］
図５に、第３実施形態にかかる積層型コイルアレイ３００を示す。ただし、図５は積層型コイルアレイ３００の要部分解平面図である。

積層型コイルアレイ３００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。

第１実施形態にかかる積層型コイルアレイ１００においては、図２に示すように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとが、並進対称に形成されていた。また、これに伴い、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとが、並進対称に形成されていた。

第３実施形態にかかる積層型コイルアレイ３００は、これに変更を加え、図４に示すように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとを、それぞれ、点Ｙによって点対称に形成した。また、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとを、それぞれ、点Ｙによって点対称に形成した。さらに、この変更に伴って、ビア電極９ｂ、９ｄ、９ｆ、９ｈ、９ｊの形成位置を変更した。積層型コイルアレイ３００の他の構成は、積層型コイルアレイ１００と同じにした。

このように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとは、点対称に形成されても良い。また、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとは、点対称に形成されても良い。

［第４実施形態］
図６に、第４実施形態にかかる積層型コイルアレイ４００を示す。ただし、図６は積層型コイルアレイ４００の要部分解平面図である。

積層型コイルアレイ４００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。

第１実施形態にかかる積層型コイルアレイ１００においては、図２に示すように、第１コイルパターン５ａ〜５ｄと第３コイルパターン７ａ〜７ｄとが、並進対称に形成され、同じ大きさに形成されていた。また、これに伴い、第２コイルパターン６ａ〜６ｄと第４コイルパターン８ａ〜８ｄとが、並進対称に形成され、同じ大きさに形成されていた。

第４実施形態にかかる積層型コイルアレイ４００は、これに変更を加え、図６に示すように、第３コイルパターン７ａ〜７ｄの大きさを、それぞれ、第１コイルパターン５ａ〜５ｄの大きさよりも若干小さくした。同様に、第４コイルパターン８ａ〜８ｄの大きさを、それぞれ、第２コイルパターン６ａ〜６ｄの大きさよりも若干小さくした。さらに、この変更に伴って、ビア電極９ｂ、９ｄ、９ｆ、９ｈ、９ｊの形成位置を変更した。積層型コイルアレイ４００の他の構成は、積層型コイルアレイ１００と同じにした。

第１実施形態にかかる積層型コイルアレイ１００においては、第１コイル状インダクタＬ１のインダクタンス値が、第２コイル状インダクタＬ２のインダクタンス値よりも大きかった。積層型コイルアレイ４００においても、第１コイル状インダクタＬ１のインダクタンス値は、第２コイル状インダクタＬ２のインダクタンス値よりも大きい。しかしながら、積層型コイルアレイ４００においては、第２コイル状インダクタＬ２のインダクタンス値が、積層型コイルアレイ１００の場合よりも、さらに小さくなっている。

このように、本発明の積層型インダクタは、コイル状インダクタＬのインダクタンス値を調整するために、コイルパターンの大きさを変化させるという従来の方法を併用させることもできる。

［第５実施形態］
図７に、第５実施形態にかかる積層型コイルアレイ５００を示す。ただし、図７は積層型コイルアレイ５００の要部分解斜視図である。

積層型コイルアレイ５００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。

第１実施形態にかかる積層型コイルアレイ１００においては、積層素体１を構成する第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄの全てを、フェライトなどの磁性体により形成していた。積層型コイルアレイ５００は、これに変更を加え、図７に示すように、第２基材層４ｂと第１基材層３ｃとの間に、非磁性体からなるセラミックなどの非磁性基材層１０を追加した。ビア電極９ｅ、９ｆは、非磁性基材層１０も貫通している。なお、非磁性体とは、非磁性の材質、または、第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄを構成する磁性体よりも低透磁率の材質をいう。

積層型コイルアレイ５００は、非磁性基材層１０によって、第１コイル状インダクタＬ１および第２コイル状インダクタＬ２の直流重畳特性が、それぞれ改善されている。

なお、追加する非磁性基材層１０の追加位置および追加層数は任意であり、上述した例には限定されない。ただし、非磁性基材層１０の追加位置および追加層数により、直流重畳特性の改善効果が異なる。

なお、非磁性基材層１０を追加するのではなく、第１基材層３ａ〜３ｄ、第２基材層４ａ〜４ｄのうちの１層、または複数層を、非磁性基材層１０と置換えても良い。

［第６実施形態］
図８、図９に、第６実施形態にかかる積層型コイルアレイ６００を示す。ただし、図８は、積層型コイルアレイ６００の要部分解斜視図である。図９は、積層型コイルアレイ６００の等価回路図である。

積層型コイルアレイ６００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。

第１実施形態にかかる積層型コイルアレイ１００においては、図２に示すように、ビア電極９ｂが、第１基材層３ａよりも上に積層された基材層（図示せず）と、第１基材層３ａとを貫通し、端子２ｃと、第３コイルパターン７ａの一端と、第４コイルパターン８ａの一端とを接続していた。積層型コイルアレイ６００は、これに変更を加え、ビア電極１９ｂが、第１基材層３ａよりも上に積層された基材層（図示せず）のみを貫通し、端子２ｃと、第３コイルパターン７ａの一端とのみを接続するものとした。

また、積層型コイルアレイ１００においては、ビア電極９ｆが、第１基材層３ｂ、第２基材層４ｂ、第１基材層３ｃを貫通し、第３コイルパターン７ｂの他端と、第４コイルパターン８ｂの他端と、第３コイルパターン７ｃの一端と、第４コイルパターン８ｃの一端とを接続していた。積層型コイルアレイ６００は、これに変更を加え、ビア電極１９ｆが、第１基材層３ｂ、第２基材層４ｂのみを貫通し、第３コイルパターン７ｂの他端と、第４コイルパターン８ｂの他端と、第３コイルパターン７ｃの一端とのみを接続するものとした。

この結果、積層型コイルアレイ６００においては、図９に示すように、第４コイルパターン８ａの一端と、第４コイルパターン８ｃの一端とが、それぞれ、オープンになり、コイルパターンとして機能しなくなっている。

第１実施形態にかかる積層型コイルアレイ１００においては、第１コイル状インダクタＬ１のインダクタンス値が、第２コイル状インダクタＬ２のインダクタンス値よりも大きかった。積層型コイルアレイ６００においても、第１コイル状インダクタＬ１のインダクタンス値は、第２コイル状インダクタＬ２のインダクタンス値よりも大きい。しかしながら、積層型コイルアレイ６００においては、第２コイル状インダクタＬ２のインダクタンス値が、積層型コイルアレイ１００の場合よりも、大きくなっている。

［第７実施形態］
図１０、図１１に、第７実施形態にかかる積層型コイルアレイ７００を示す。ただし、図１０は、積層型コイルアレイ７００の要部分解斜視図である。図１１は、積層型コイルアレイ７００の等価回路図である。

積層型コイルアレイ７００は、第１実施形態にかかる積層型コイルアレイ１００に変更を加えた。具体的には、図１０に示すように、積層型コイルアレイ１００に、４つのビア電極２９ｋ、２９ｌ、２９ｍ、２９ｎを追加した。

ビア電極２９ｋは第１基材層３ａを貫通して設けられ、第１コイルパターン５ａの中間位置と第２コイルパターン６ａの中間位置とを接続している。ビア電極２９ｌは第１基材層３ｂを貫通して設けられ、第１コイルパターン５ｂの中間位置と第２コイルパターン６ｂの中間位置とを接続している。ビア電極２９ｍは第１基材層３ｃを貫通して設けられ、第１コイルパターン５ｃの中間位置と第２コイルパターン６ｃの中間位置とを接続している。ビア電極２９ｎは第１基材層３ｄを貫通して設けられ、第１コイルパターン５ｄの中間位置と第２コイルパターン６ｎの中間位置とを接続している。

この結果、積層型コイルアレイ７００の等価回路は、図１１に示すようになっている。

第１実施形態にかかる積層型コイルアレイ１００においては、第１コイル状インダクタＬ１のインダクタンス値が、第２コイル状インダクタＬ２のインダクタンス値よりも大きかった。積層型コイルアレイ７００においても、第１コイル状インダクタＬ１のインダクタンス値は、第２コイル状インダクタＬ２のインダクタンス値よりも大きい。しかしながら、積層型コイルアレイ７００においては、第１コイル状インダクタＬ１のインダクタンス値が、積層型コイルアレイ１００の場合よりも、小さくなっている。

［第８実施形態］
図１２に、第８実施形態にかかる積層型コイルアレイ８００を示す。ただし、図１２は、積層型コイルアレイ８００の等価回路図である。

積層型コイルアレイ８００は、積層素体１１を備える。

積層素体１１の表面には、８つの端子１２ａ〜１２ｈと、４つの端子２２ａ〜２２ｄが設けられている。

積層素体１の内部には、４つのコイル状インダクタＬ１１、Ｌ１２、Ｌ１３、Ｌ１４が設けられている。コイル状インダクタＬ１１は、端子１２ａと端子１２ｅとの間に接続されている。コイル状インダクタＬ１２は、端子１２ｂと端子１２ｆとの間に接続されている。コイル状インダクタＬ１３は、端子１２ｃと端子１２ｇとの間に接続されている。コイル状インダクタＬ１４は、端子１２ｄと端子１２ｈとの間に接続されている。

４つのコイル状インダクタＬ１１、Ｌ１２、Ｌ１３、Ｌ１４は、たとえば、第１〜第７実施形態にかかる積層型コイルアレイ１００〜７００に示した方法を応用して、相互に異なるインダクタンス値に設定されている。

積層素体１１の内部には、さらに、４つのキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４が設けられている。キャパシタＣ１〜Ｃ４は、それぞれ、積層素体１１の層間に積層されたキャパシタ電極（図示せず）により形成されている。キャパシタＣ１は、コイル状インダクタＬ１１と端子１２ｅとの接続点と、端子２２ａとの間に接続されている。キャパシタＣ２は、コイル状インダクタＬ１２と端子１２ｆとの接続点と、端子２２ｂとの間に接続されている。キャパシタＣ３は、コイル状インダクタＬ１３と端子１２ｇとの接続点と、端子２２ｃとの間に接続されている。キャパシタＣ４は、コイル状インダクタＬ１４と端子１２ｈとの接続点と、端子２２ｄとの間に接続されている。

このように、本発明の積層型コイルアレイは、積層素体の内部に、コイル状インダクタＬに加えて、さらに、他の種類の素子を内蔵させることもできる。他の種類の素子を内蔵させた場合には、積層型コイルアレイに、さらなる機能を付加することができる。

［第９実施形態］
図１３に、第９実施形態にかかるマルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００を示す。ただし、図１３は、マルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００の等価回路図である。

マルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００は、第８実施形態にかかる積層型コイルアレイ８００に、さらに、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４と、２つのキャパシタＣ１１と、を付加することによって構成されている。

マルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００は、入力電圧端子２４を備える。

入力電圧端子２４とグランドとの間に、キャパシタＣ１１が接続されている。

また、入力電圧端子２４は４つに分岐され、それぞれに、スイッチング素子Ｓ１〜Ｓ４の一端が接続されている。そして、スイッチング素子Ｓ１の他端が積層型コイルアレイ８００の端子１２ａに接続され、スイッチング素子Ｓ２の他端が積層型コイルアレイ８００の端子１２ｂに接続され、スイッチング素子Ｓ３の他端が積層型コイルアレイ８００の端子１２ｃに接続され、スイッチング素子Ｓ４の他端が積層型コイルアレイ８００の端子１２ｄに接続されている。

なお、上述したとおり、積層型コイルアレイ８００が備える４つのコイル状インダクタＬ１１〜Ｌ１４は、相互に異なるインダクタンス値に設定されている。

積層型コイルアレイ８００の端子２２ａ〜２２ｄは、それぞれ、グランドに接続されている。

積層型コイルアレイ８００の端子１２ｅ〜１２ｈが、それぞれ、出力電圧端子として機能する。

なお、スイッチング素子Ｓ１〜Ｓ４と、キャパシタＣ１１は、積層型コイルアレイ８００の積層素体１１の上側の主面にランド電極を設け、それらのランド電極に実装しても良い。あるいは、キャパシタＣ１１は、積層素体１１の内部に内蔵させても良い。

このように、本発明の積層型コイルアレイを使ってモジュール（マルチチャンネル型ＤＣ-ＤＣコンバータモジュールなど）を作製することができる。本発明の積層型コイルアレイを使ってモジュールを作製すれば、モジュールの作製が容易になり、かつ、作製されたモジュールがコンパクトなものになる。

以上、第１〜第８実施形態にかかる積層型コイルアレイ１００〜８００、および、第９第９実施形態にかかるマルチチャンネル型ＤＣ-ＤＣコンバータモジュール９００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、第１〜第７実施形態にかかる積層型コイルアレイ１００〜７００では、積層素体１をセラミックによって作製したが、積層素体１の材質はセラミックには限定されず、積層素体１をたとえば樹脂によって作製しても良い。なお、樹脂製の積層素体を備えた本発明にかかる積層型コイルアレイは、従来から樹脂製の積層素体を備えた積層型コイルアレイを製造するのに使用されている既存の製造方法によって、製造することができる。

１・・・積層素体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ、１２ｈ、２２ａ、２２ｂ、２２ｃ、２２ｄ・・・端子
２４・・・入力電圧端子
３ａ、３ｂ、３ｃ、３ｄ・・・第１基材層
４ａ、４ｂ、４ｃ、４ｄ・・・第２基材層
５ａ、５ｂ、５ｃ、５ｄ・・・第１コイルパターン
６ａ、６ｂ、６ｃ、６ｄ・・・第２コイルパターン
７ａ、７ｂ、７ｃ、７ｄ・・・第３コイルパターン
８ａ、８ｂ、８ｃ、８ｄ・・・第４コイルパターン
９ａ、９ｂ、９ｃ、９ｄ、９ｅ、９ｆ、９ｇ、９ｈ、９ｉ、９ｊ、２９ｋ、２９ｌ、２９ｍ、２９ｎ・・・ビア電極
１０・・・非磁性基材層
Ｌ１・・・第１コイル状インダクタ
Ｌ２・・・第２コイル状インダクタ
Ｓ１、Ｓ２、Ｓ３、Ｓ４・・・スイッチング素子（ＩＣ）
１００、２００、３００、４００、５００、６００、７００、８００・・・積層型コイルアレイ
９００・・・マルチチャンネル型ＤＣ-ＤＣコンバータモジュール

Claims (10)

1. 第１基材層および第２基材層を含む複数の基材層が積層されてなる積層素体と、
   前記積層素体内に設けられ、前記積層方向に沿って巻回軸を有し、前記基材層の面方向に並べられた、少なくとも第１コイル状インダクタと第２コイル状インダクタと、を含む積層型コイルアレイであって、
   前記第１コイル状インダクタは、前記第１基材層に設けられた第１コイルパターンと、前記第２基材層に設けられ、前記第１コイルパターンと同形状で、前記第１コイルパターンと重なり、前記第１コイルパターンとビア電極で接続された第２コイルパターンと、を含み、
   前記第２コイル状インダクタは、前記第１基材層に設けられた第３コイルパターンと、前記第２基材層に設けられ、前記第３コイルパターンと同形状で、前記第３コイルパターンと重なり、前記第３コイルパターンとビア電極で接続された第４コイルパターンと、を含み、
   前記第１コイルパターンと前記第２コイルパターンとを接続する前記ビア電極の本数および／または接続位置が、前記第３コイルパターンと前記第４コイルパターンとを接続する前記ビア電極の本数および／または接続位置と異なり、
   前記第１コイル状インダクタのインダクタンス値と、前記第２コイル状インダクタのインダクタンス値とが異なる、積層型コイルアレイ。
2. 前記第１コイルパターンと前記第３コイルパターンとが、並進対称、線対称または点対称である、請求項１に記載された積層型コイルアレイ。
3. 前記第１コイルパターンと前記第２コイルパターンとが、一端同士が接続され、かつ、他端同士が接続されて、並列に接続されている、請求項１または２に記載された積層型コイルアレイ。
4. 前記第１コイルパターンと前記第２コイルパターンとが、一端同士のみが接続さている、請求項１または２に記載された積層型コイルアレイ。
5. 前記第１コイルパターンと前記第２コイルパターンとが、一端同士が接続され、かつ、中間位置同士が接続されている、請求項１または２に記載された積層型コイルアレイ。
6. 前記基材層が磁性体からなる、請求項１ないし５のいずれか１項に記載された積層型コイルアレイ。
7. 前記基材層の過半数以上の層が磁性体からなり、残りの１層以上の層が非磁性体からなる、請求項１ないし５のいずれか１項に記載された積層型コイルアレイ。
8. 前記積層素体内に、さらに、インダクタ以外の素子が設けられた、請求項１ないし７のいずれか１項に記載された積層型コイルアレイ。
9. 請求項１ないし８のいずれか１項に記載された積層型コイルアレイを備えた、モジュール。
10. 前記モジュールがマルチチャンネル型ＤＣ-ＤＣコンバータモジュールである、請求項９に記載されたモジュール。
    

Images