JP2017168677A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2017168677A
JP2017168677A JP2016053121A JP2016053121A JP2017168677A JP 2017168677 A JP2017168677 A JP 2017168677A JP 2016053121 A JP2016053121 A JP 2016053121A JP 2016053121 A JP2016053121 A JP 2016053121A JP 2017168677 A JP2017168677 A JP 2017168677A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
conductivity type
type
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016053121A
Other languages
English (en)
Other versions
JP6965499B2 (ja
Inventor
俵　武志
Takeshi Tawara
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016053121A priority Critical patent/JP6965499B2/ja
Priority to US15/420,181 priority patent/US10573716B2/en
Publication of JP2017168677A publication Critical patent/JP2017168677A/ja
Application granted granted Critical
Publication of JP6965499B2 publication Critical patent/JP6965499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】チャネル領域をエピ成長で形成し、ドレインソース間の耐圧不良およびゲート絶縁膜の耐圧不良を改善する。【解決手段】炭化珪素半導体装置は、ｎ+型炭化珪素基板１のおもて面に堆積されたｎ-型エピタキシャル層２と、ｎ-型エピタキシャル層２の表面層に選択的に設けられたｐ+型ベース領域３と、ｎ-型エピタキシャル層２の表面に堆積されたｐ-型エピタキシャル層４とを備える。ｐ+型ベース領域３の不純物濃度は、１×１０18〜１×１０20／ｃｍ3であり、ｐ+型ベース領域３の厚みは、０．３〜１．０μｍであり、ｐ-型エピタキシャル層４の表面欠陥密度は、３個／ｃｍ2である。【選択図】図１

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
既に広く知られているように、炭化珪素（ＳｉＣ）を材料に用いた半導体は、シリコン（Ｓｉ）の次の世代の半導体素子として期待されている。それは、ＳｉＣを材料に用いた半導体が、Ｓｉを材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減できる、より高温（２００℃以上）の環境下で使用可能などの様々な利点があるためである。これは、ＳｉＣのバンドギャップがＳｉに対して３倍程度大きく、絶縁破壊電界強度がＳｉより１桁近く大きいという材料自体の特性による。
ＳｉＣデバイスとしては、現在までに、ショットキーバリアダイオード、プレーナー型縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が製品化されている。
しかし、ＳｉＣのＭＯＳＦＥＴは、主としてチャネル移動度が低いため、チャネル抵抗が高く、期待される低いオン抵抗が得られていない。この原因の一つは、ＳｉＣは不純物の拡散係数が小さいため、チャネル領域をイオン注入で作らざるを得ず、イオン注入によって誘起される結晶欠陥や、活性化しない格子間の不純物がチャネル移動度を下げているためである。
これに対し、チャネル領域をエピタキシャル成長（以下、エピ成長と略する）で作成したＳｉＣのＭＯＳＦＥＴが知られている（例えば、特許文献１参照）。このようなデバイスでは、チャネル領域として低濃度ｐ-型エピタキシャル層を成長させることで、高い結晶性と不純物散乱の抑制により高チャネル移動度を実現している。また、ｐ-型エピタキシャル層を低濃度にしたことによるドレインソース間の耐圧については、ｐ-型エピタキシャル層の下に高濃度ｐ型イオン注入層を設けることで維持している。
国際公開第２００４／０３６６５５号公報
しかしながら、チャネル領域をエピ成長で作成する場合、ＳｉＣのエピ成長が高温の水素（Ｈ2）雰囲気で行われる。この際、高濃度ｐ型イオン注入層をエッチングしてしまい、デバイス構造が崩れることによりドレインソース間の耐圧不良が多発するという問題がある。
具体的には、特許文献１の方法では、チャネル領域であるＳｉＣのｐ-型エピタキシャル層の成長シーケンスでは水素雰囲気中でＳｉＣ基板を昇温し、１５５０℃以上の成長温度に達してからモノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）等の原料ガスを添加して成長を開始し、所定の成長時間の後に原料ガスを止め、水素雰囲気で降温する。その際、１５００℃以上の昇温時に、水素によりＳｉＣ表面が０．０５〜０．１μｍ程度エッチングされる。この際、高濃度ｐ型イオン注入層であるｐ+型ベース領域もエッチングされ、高濃度ｐ型イオン注入層の厚み不足により、ドレインソース間の耐圧不良が引き起こされる。
そこで、対策としてエピ成長温度を１５００℃以下に下げることが試みられたが、これでは逆に表面エッチング量を低減しすぎることにより、成長表面に付着した搬送ゴミの影響による表面欠陥の増大を招き、また、基板に３Ｃ−ＳｉＣ（立方晶構造の炭化珪素）などの積層欠陥の混入が見られ、ゲート絶縁膜の耐圧不良が多発する。
この発明は、チャネル領域をエピ成長で形成し、ドレインソース間の耐圧不良およびゲート絶縁膜の耐圧不良を改善できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板のおもて面に堆積された、前記炭化珪素半導体基板よりも不純物濃度の低い第１導電型の炭化珪素半導体堆積層と、前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面層に選択的に設けられた第２導電型領域と、前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面に堆積された第２導電型の炭化珪素半導体堆積層と、を備える。前記第２導電型領域の不純物濃度は、１×１０18〜１×１０20／ｃｍ3であり、前記第２導電型領域の厚みは、０．３〜１．０μｍであり、前記第２導電型の炭化珪素半導体堆積層の表面欠陥密度は、３個／ｃｍ2である。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素半導体装置の製造方法は、まず、第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板よりも不純物濃度の低い第１導電型の炭化珪素半導体堆積層を形成する。次に、前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面層に第２導電型領域を選択的に形成する。次に、前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面に第２導電型の炭化珪素半導体堆積層を形成する。前記第２導電型領域を選択的に形成することは、前記第２導電型領域の不純物濃度を１×１０18〜１×１０20／ｃｍ3、前記第２導電型領域の厚みを０．３〜１．０μｍに形成する。前記第２導電型の炭化珪素半導体堆積層を形成することは、前記第２導電型の炭化珪素半導体堆積層を形成する際の前記第２導電型領域のエッチング量を０．０１〜０．０５μｍとする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２導電型の炭化珪素半導体堆積層を形成する工程は、前記第２導電型の炭化珪素半導体堆積層をエピタキシャル成長させる際、昇温時の雰囲気を不活性である第１のガスと、熱分解してシリコン蒸気を発生する第２のガスとの混合雰囲気とすることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１のガスが、アルゴンまたはヘリウムであり、前記第２のガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシランまたは四塩化珪素のいずれかであることを特徴とする。
上述した発明によれば、ｐ+型ベース領域（第２導電型領域）の不純物濃度を１×１０18／ｃｍ3以上とし、ｐ+型ベース領域の厚みを０．３μｍ以上とすることで、ドレインソース間の耐圧不良を改善できる。また、ｐ-型エピタキシャル層（第２導電型の炭化珪素半導体堆積層）の表面欠陥密度を３個／ｃｍ2以下とすることで、ゲート絶縁膜の耐圧不良を改善できる。
また、ｐ+型ベース領域のエッチング量を０．０１μｍ以上とすることで、ｐ-型エピタキシャル層の表面欠陥密度を３個／ｃｍ2以下とすることができ、ｐ+型ベース領域のエッチング量を０．０５μｍ以下とすることで１２００Ｖのドレインソース間耐圧を維持できる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、チャネル領域をエピ成長で形成し、ドレインソース間の耐圧不良およびゲート絶縁膜の耐圧不良を改善できるという効果を奏する。
実施の形態にかかるＭＯＳＦＥＴの構成を示す断面図である。 実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その１）。 実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その２）。 実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その３）。 ｐ+型ベース領域３表面のエッチング量とドレインソース間耐圧との関係を示すグラフである。 ｐ+型ベース領域３表面のエッチング量とｐ-型エピタキシャル層４の表面欠陥密度との関係を示すグラフである。 昇温時の雰囲気とｐ+型ベース領域３表面のエッチング量との関係を示すグラフである。 昇温時の雰囲気がアルゴンの場合の炭化珪素基板の表面の写真である。 昇温時の雰囲気がアルゴン＋モノシランの場合の炭化珪素基板の表面の写真である。 実施例１におけるｐ-型エピタキシャル層の成長シーケンスを示すグラフである。 実施例２におけるｐ-型エピタキシャル層の成長シーケンスを示すグラフである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
（実施の形態）
実施の形態においては、炭化珪素を用いて作製（製造）された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかるＭＯＳＦＥＴの構成を示す断面図である。
図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型の炭化珪素半導体基板）１の第１主面（おもて面）にｎ-型エピタキシャル層（第１導電型の炭化珪素半導体堆積層）２が堆積されている。
ｎ+型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ-型エピタキシャル層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。以下、ｎ+型炭化珪素基板１とｎ-型エピタキシャル層２とを併せて炭化珪素半導体基体とする。
炭化珪素半導体基体のおもて面側には、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造（素子構造）が形成されている。具体的には、ｎ-型エピタキシャル層２のｎ+型炭化珪素基板１に対して反対側（炭化珪素半導体基体のおもて面側）の表面層には、ｐ+型ベース領域（第２導電型領域）３が選択的に設けられている。
ｎ-型エピタキシャル層２のｎ+型炭化珪素基板１に対して反対側（炭化珪素半導体基体のおもて面側）の表面には、チャネルとして機能するｐ-型エピタキシャル層（第２導電型の炭化珪素半導体堆積層）４が堆積されている。
ここで、ｐ+型ベース領域３の不純物濃度は、１×１０18〜１×１０20／ｃｍ3であり、ｐ+型ベース領域３の厚みは、デバイス形成後において０．３〜１．０μｍであることが好ましい。これは、ドレインソース間の耐圧不良およびゲート絶縁膜の耐圧不良を改善するためである。
ｐ+型ベース領域３の厚みを１．０μｍ以上に厚くし、不純物濃度を１×１０20／ｃｍ3以上に高くした場合、ドレインソース間の耐圧不良に対しては一定の改善効果が見られる。しかしながら、ｐ+型ベース領域３が厚いため、イオン注入プロセスにかかる時間が増大することでプロセスコストの増大を招く。また、イオン種を高加速エネルギーで深く、多量に注入することにより、その上に積んだｐ-型エピタキシャル層４中の結晶欠陥が５個／ｃｍ2以上に増え、表面荒れがＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ：二乗平均平方根）荒さで５ｎｍ（１０μｍ×１０μｍ評価エリア）以上に増大し、その結果、ゲート絶縁膜の耐圧不良とチャネル移動度の低下を引き起こす。
逆に、ｐ+型ベース領域３の厚みを０．３μｍ以下に薄くし、不純物濃度を１×１０18／ｃｍ3以下に低くした場合は、ｐ+型ベース領域３のパンチスルーによるドレインソース間の耐圧不良を招く。以上のことから、ｐ+型ベース領域３の厚みは０．３〜１．０μｍ、不純物濃度は１×１０18〜１×１０20／ｃｍ3であることが好ましい。
また、ｐ-型エピタキシャル層４の表面欠陥が多いと、以下で説明するゲート絶縁膜７の耐圧が低下するため、ｐ-型エピタキシャル層４の表面欠陥密度は、３個／ｃｍ2以下であることが好ましい。
ｐ-型エピタキシャル層４の内部に、ｎ+型ソース領域５がｎ-型エピタキシャル層２と離して、選択的に設けられている。また、ｐ-型エピタキシャル層４の内部に、ｐ-型エピタキシャル層４より高い不純物濃度のｐ+型コンタクト領域（不図示）が選択的に設けられている。また、ｐ-型エピタキシャル層４の内部に、ｎ-型エピタキシャル層２と接する低濃度ｎ-型ベース領域６が選択的に設けられている。
ｐ-型エピタキシャル層４のｎ+型ソース領域５に挟まれた部分の表面、および、低濃度ｎ-型ベース領域６の表面には、ゲート絶縁膜７を介してゲート電極８が設けられている。ゲート電極８は、ゲート絶縁膜７を介して、ｎ+型ソース領域５の表面まで設けられていてもよい。
炭化珪素半導体基体のおもて面側に、ゲート電極８を覆うように層間絶縁膜９が設けられている。層間絶縁膜９に開口されたコンタクトホールを介して、ｎ+型ソース領域５およびｐ+型コンタクト領域に接し、ｎ+型ソース領域５およびｐ+型コンタクト領域と電気的に接続されるソース電極１０が設けられている。
ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１１が設けられている。裏面電極１１は、ドレイン電極を構成する。
（実施の形態にかかるＭＯＳＦＥＴの製造方法）
次に、実施の形態にかかるＭＯＳＦＥＴの製造方法について説明する。図２〜図４は、実施の形態にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である。
まず、窒素がドーピングされたｎ+型炭化珪素基板１を用意する。次に、ｎ+型炭化珪素基板１の第１主面上に、窒素がドーピングされたｎ-型エピタキシャル層２をエピタキシャル成長させる。ここまでの状態が図２に記載されている。
次に、ｎ-型エピタキシャル層２の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストをマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム（Ａｌ）をイオン注入する。それによって、ｎ-型エピタキシャル層２の表面領域の一部に、ｐ+型ベース領域３が形成される。次に、ｐ+型ベース領域３を形成するためのイオン注入時に用いたマスクを除去する。
次に、ｎ-型エピタキシャル層２の表面に、ｐ-型エピタキシャル層４を１５５０℃以上の高温で、エピタキシャル成長させる。このエピタキシャル成長中に、ｐ+型ベース領域３の表面がエッチングされるが、表面のエッチング量は、０．０１〜０．０５μｍの範囲内にあることが好ましい。これは、ドレインソース間の耐圧不良と、ゲート絶縁膜７の耐圧歩留まりを改善するためである。
図５は、ｐ+型ベース領域３表面のエッチング量とドレインソース間耐圧との関係を示すグラフである。炭化珪素半導体装置において、ドレインソース間の耐圧は、１２００Ｖ以上必要である。図５によると、１２００Ｖ以上のドレインソース間耐圧を維持するには、ｐ+型ベース領域３表面のエッチング量を０．０５μｍ以下にすればよいことが分かる。
図６は、ｐ+型ベース領域３表面のエッチング量とｐ-型エピタキシャル層４の表面欠陥密度との関係を示すグラフである。ゲート絶縁膜の耐圧歩留まりを改善するためには、ｐ-型エピタキシャル層４の表面欠陥密度が３個／ｃｍ2以下である必要がある。図６によると、ゲート絶縁膜７の耐圧歩留まりを改善するには、ｐ+型ベース領域３表面のエッチング量を０．０１μｍ以上にすればよいことが分かる。
以上より、ｐ-型エピタキシャル層４をエピタキシャル成長させる際のｐ+型ベース領域３の表面のエッチング量を０．０１〜０．０５μｍの範囲内にすることにより、ドレインソース間の耐圧不良と、ゲート絶縁膜７の耐圧歩留まりを改善できる。
ここで、ｐ+型ベース領域３表面のエッチング量を０．０１〜０．０５μｍの範囲内にするための方法を以下で説明する。水素による炭化珪素のエッチング反応が、高温によるＳｉの蒸発と、炭素（Ｃ）と水素の反応による炭化水素系ガスの発生によるものであるため、昇温時の雰囲気とｐ+型ベース領域３表面のエッチング量とに関係がある。図７は、昇温時の雰囲気とｐ+型ベース領域３表面のエッチング量との関係を示すグラフである。図７によると、昇温時の雰囲気が水素である場合は、昇温時の雰囲気がアルゴン（Ａｒ）にモノシラン、ジクロロシラン（ＳｉＨ2Ｃｌ2）または四塩化珪素（ＳｉＣｌ4）を添加した場合に比べて、ｐ+型ベース領域３表面のエッチング量が多いことが分かる。
つまり、ｐ-型エピタキシャル層４をエピタキシャル成長させる際、不活性ガスと、熱分解によりＳｉ蒸気を発生するガスとの混合雰囲気中で昇温することでｐ+型ベース領域３表面のエッチング量が低減することが分かる。
一方、エピタキシャル成長させる際、不活性ガスのみの雰囲気中で昇温すると、以下に示すように基板表面が荒れてしまう。以下に昇温／降温のみ行ったＳｉＣ基板について、表面状態を調査した結果を示す。図８は、昇温時の雰囲気がアルゴンの場合の炭化珪素基板の表面の写真である。また、図９は、昇温時の雰囲気がアルゴン＋モノシランの場合の炭化珪素基板の表面の写真である。図８、図９において５０ｕｍは、５０μｍを意味する。図８および図９によると、昇温時の雰囲気がアルゴンの場合は、昇温時の雰囲気がアルゴン＋モノシランの場合に比べて、炭化珪素基板の表面が荒れていることが分かる。これは、昇温時の雰囲気が、不活性ガスのみだと、ＳｉＣ基板からＳｉが蒸発してしまい、表面が炭化し、荒れてしまうためである。そこで、Ｓｉ蒸気を発生するガスを微量添加し、Ｓｉの蒸気圧分を炉外から供給することにより、ＳｉＣ基板からのＳｉの蒸発を防ぐことができる。
このため、ｐ+型ベース領域３表面のエッチング量を０．０１〜０．０５μｍの範囲内にして、炭化珪素基板の表面が荒れることを防ぐためには、不活性ガスと熱分解によりＳｉ蒸気を発生するガスとの混合雰囲気中で昇温すればよい。
ここで、不活性ガスとは例えば、アルゴン、ヘリウム（Ｈｅ）であり、熱分解によりＳｉ蒸気を発生するガスとは例えば、モノシラン、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン、トリクロロシラン（ＳｉＨＣｌ3）、四塩化珪素である。ただし、熱分解によりＳｉ蒸気を発生するガスについては、ガス種によって熱分解しやすさが異なるため、炉内へのガス導入量をガス種ごとに調節する必要がある。
また、実際のエピ成長シーケンスでは、Ｓｉ蒸気を発生するガスと不活性ガスの混合雰囲気中で昇温し、成長温度に達した後に水素雰囲気に置換する。この際、置換に要する時間を調節することで成長表面を必要十分量（０．０１〜０．０５μｍ）だけエッチングする。その後、モノシラン、プロパン等の成長ガスを添加し、エピ成長を開始する。これ以降は従来のＳｉＣエピ成長のシーケンスと同様である。
図３に戻り、実施の形態にかかるＭＯＳＦＥＴの製造方法の説明を続ける。次に、ｐ-型エピタキシャル層４の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストをマスクとしてイオン注入法によってｎ型の不純物をイオン注入する。それによって、ｐ-型エピタキシャル層４の表面領域の一部に、ｎ+型ソース領域５が形成される。次に、ｎ+型ソース領域５を形成するためのイオン注入時に用いたマスクを除去する。
次に、ｐ-型エピタキシャル層４の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストをマスクとしてイオン注入法によってｐ型の不純物をイオン注入する。それによって、ｐ-型エピタキシャル層４の表面領域の一部に、ｐ+型コンタクト領域（不図示）が形成される。次に、ｐ+型コンタクト領域を形成するためのイオン注入時に用いたマスクを除去する。
次に、ｐ-型エピタキシャル層４の表面上に、フォトリソグラフィ技術によって所望の開口部を有するマスクを、例えばレジストで形成する。そして、このレジストをマスクとしてイオン注入法によってｎ型の不純物をイオン注入する。それによって、ｐ-型エピタキシャル層４の表面領域の一部に、低濃度ｎ-型ベース領域６が形成される。次に、低濃度ｎ-型ベース領域６を形成するためのイオン注入時に用いたマスクを除去する。
次に、ｎ+型ソース領域５、ｐ+型コンタクト領域および低濃度ｎ-型ベース領域６を活性化させるための熱処理（アニール）を行う。ここで、ｎ+型ソース領域５、ｐ+型コンタクト領域および低濃度ｎ-型ベース領域６を形成する順序は種々変更可能である。ここまでの状態が図３に記載されている。
次に、炭化珪素半導体基体のおもて面側を熱酸化し、ゲート絶縁膜７を形成する。これにより、ｎ-型エピタキシャル層２およびｎ-型エピタキシャル層２の表面に形成された各領域がゲート絶縁膜７で覆われる。
次に、ゲート絶縁膜７上に、ゲート電極８として、多結晶シリコン層を形成する。次に、多結晶シリコン層をパターニングして選択的に除去し、ｐ-型エピタキシャル層４のｎ+型ソース領域５に挟まれた部分と低濃度ｎ-型ベース領域６上に多結晶シリコン層を残す。このとき、ｎ+型ソース領域５上に多結晶シリコン層を残してもよい。
次に、ゲート電極８を覆うように、層間絶縁膜９を成膜する。次に、層間絶縁膜９をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ+型ソース領域５およびｐ+型コンタクト領域を露出させる。ここまでの状態が図４に記載されている。
次に、コンタクトホール内および層間絶縁膜９の上にソース電極１０となる導電性の膜を形成する。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみソース電極１０を残す。
次に、ｎ+型炭化珪素基板１の第２主面上に、例えばニッケル（Ｎｉ）膜でできたドレイン電極１１を形成する。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ+型炭化珪素基板１とドレイン電極１１とをオーミック接合する。以上のようにして、図１に示すＭＯＳＦＥＴが完成する。
（実施例１）
以下では、本発明の実施例１としてＭＯＳＦＥＴ製造プロセスについて説明する。まず、４Ｈ−ＳｉＣ（四層周期六方晶の炭化珪素）（０００−１）面４度オフのｎ+型炭化珪素基板１の上に１×１０16／ｃｍ3の不純物濃度、１０μｍの厚さのｎ-型エピタキシャル層２を形成した。その上に酸化膜のマスクを形成し、０．４μｍの深さで３×１０18／ｃｍ3の濃度プロファイルが得られるよう、Ａｌを選択的にイオン注入し、ｐ+型ベース領域３を形成し、酸化膜を除去した。なお、Ａｌ注入後のｐ+型ベース領域３の濃度プロファイルは、０．３〜１．０μｍの深さで、不純物濃度は１×１０18〜１×１０20／ｃｍ3であることが望ましい。
その上に、チャネル領域として０．５μｍの厚さのｐ-型エピタキシャル層４を成長させた。図１０は、実施例１におけるｐ-型エピタキシャル層の成長シーケンスを示すグラフである。ここで、ｐ-型エピタキシャル層４の成長シーケンスについて、図１０を参考に説明する。
まず、エピタキシャル成長炉内の温度を６００℃に昇温し、基板を搬送した後、雰囲気ガスとしてアルゴンガス１ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）を流し、圧力を１１ｋＰａとした。続いて、温度を１４９０℃まで昇温させた段階で、モノシランガス０．１ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）を添加し、さらに成膜温度１６６７℃まで昇温させた。その後、アルゴン、モノシランガスを止め、１分かけて水素１００ｓｌｍを流し、炉内を水素雰囲気に置換した。なお、昇温時の条件としては、アルゴンとモノシランガス比１：１×１０-5〜１×１０-4、成膜温度１５５０℃〜１７５０℃、圧力５〜１１ｋＰａの範囲であることが望ましい。
その後、原料ガスとして水素中１０％希釈したモノシランガス５００ｓｃｃｍ、同じく１０％希釈したプロパンガス２００ｓｃｃｍ、同じく１００ｐｐｍ希釈したＴＭＡ（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ：トリメチルアルミニウム）ガス１００ｓｃｃｍを流し、５分かけてｐ-型エピタキシャル層４を成長させた。
続いて、原料ガスを止め、水素雰囲気中で６００℃まで降温させ、エピタキシャル成長炉より基板を搬出した。その後、酸化膜マスクの形成とイオン注入により、ｎ+型ソース領域５、ｐ+型コンタクト領域（図示せず）、低濃度ｎ-型ベース領域６を形成した。続いて、活性化熱処理を行い、注入イオンを活性化させた。その後、ゲート絶縁膜７をウェット酸化により形成した。続いて、ゲート電極８、層間絶縁膜９、ソース電極１０、ドレイン電極１１の形成を行い、ＭＯＳＦＥＴ１を作製した。
このＭＯＳＦＥＴ１について調べたところ、ゲート絶縁膜７下のｐ-型エピタキシャル成長層４の表面欠陥密度は３個／ｃｍ2以下であった。またｐ+型ベース領域３の最終厚みは、０．３９μｍ（エッチング量０．０１μｍ）であった。ゲート絶縁膜７の耐圧不良率およびドレインソース間耐圧不良率は、従来のｐ-型エピタキシャル層の成長シーケンスを用いて作成したＭＯＳＦＥＴでは５０％以上あったのに対し、本発明の成長シーケンスを用いて作成したＭＯＳＦＥＴでは、合わせて１８％であり、従来に比べて高い素子歩留まりが得られた。
（実施例２）
以下では、本発明の実施例２としてＭＯＳＦＥＴ製造プロセスについて説明する。まず４Ｈ−ＳｉＣ（０００−１）面４度オフのｎ+型炭化珪素基板１の上に１×１０16／ｃｍ3の不純物濃度、１０μｍの厚さのｎ-型エピタキシャル層２を形成した。その上に酸化膜のマスクを形成し、０．４μｍの深さで４×１０18／ｃｍ3の濃度プロファイルが得られるよう、Ａｌを選択的にイオン注入し、ｐ+型ベース領域３を形成し、酸化膜を除去した。なお、Ａｌ注入後の濃度プロファイルは０．３〜１．０μｍの深さで、不純物濃度は１×１０18〜１×１０20／ｃｍ3であることが望ましい。
その上に、チャネル領域として１．０μｍの厚さのｐ-型エピタキシャル層４を成長させた。図１１は、実施例２におけるｐ-型エピタキシャル層の成長シーケンスを示すグラフである。ここで、ｐ-型エピタキシャル層４の成長シーケンスについて図１１を参考に説明する。
まず、エピタキシャル成長炉内の温度を６００℃に昇温し、基板を搬送した後、雰囲気ガスとしてアルゴンガス１ｓｌｍを流し、圧力を１１ｋＰａとした。続いて、温度を１４９０℃まで昇温させた段階で、四塩化珪素ガス１ｓｃｃｍを添加し、さらに成膜温度１６６７℃まで昇温させた。その後、アルゴン、四塩化珪素ガスを止め、１分かけて水素１００ｓｌｍを流し、炉内を水素雰囲気に置換した。なお、昇温時の条件としては、アルゴンと四塩化珪素ガス比１：１×１０-5〜１×１０-4、成膜温度１５５０℃〜１７５０℃、圧力５〜１１ｋＰａの範囲であることが望ましい。
その後、原料ガスとして水素中１０％希釈したモノシランガス５００ｓｃｃｍ、同じく１０％希釈したプロパンガス２００ｓｃｃｍ、同じく１００ｐｐｍ希釈したＴＭＡガス１００ｓｃｃｍを流し、５分かけてｐ-型エピタキシャル層４を成長させた。
続いて、原料ガスを止め、水素雰囲気中で６００℃まで降温させ、エピタキシャル成長炉より基板を搬出した。その後、酸化膜マスクの形成とイオン注入により、ｎ+型ソース領域５、ｐ+型コンタクト領域（図示せず）、低濃度ｎ-型ベース領域６を形成した。続いて、活性化熱処理を行い、注入イオンを活性化させた。その後、ゲート絶縁膜７をウェット酸化により形成した。続いて、ゲート電極８、層間絶縁膜９、ソース電極１０、ドレイン電極１１の形成を行い、ＭＯＳＦＥＴを作製した。
このＭＯＳＦＥＴについて調べたところ、ゲート絶縁膜７下のｐ-型エピタキシャル層４の表面欠陥密度は２．５個／ｃｍ2以下であった。またｐ+型ベース領域３の最終厚みは、０．３８μｍ（エッチング量０．０２μｍ）であった。ゲート絶縁膜７の耐圧不良率およびドレインソース間耐圧不良率は従来のｐ-型エピタキシャル層の成長シーケンスを用いて作成したＭＯＳＦＥＴでは５０％以上あったのに対し、本提案の成長シーケンスを用いて作成したＭＯＳＦＥＴでは、合わせて２０％であり、従来に比べて高い素子歩留まりが得られた。
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、ｐ+型ベース領域の不純物濃度を１×１０18／ｃｍ3以上とし、ｐ+型ベース領域の厚みを０．３μｍ以上とすることで、ドレインソース間の耐圧不良を改善できる。また、ｐ-型エピタキシャル層の表面欠陥密度を３個／ｃｍ2以下とし、ｐ+型ベース領域の不純物濃度を１×１０20／ｃｍ3以下とし、ｐ+型ベース領域の厚みを１．０μｍ以下とすることで、ゲート絶縁膜の耐圧不良を改善できる。
また、ｐ+型ベース領域のエッチング量を０．０１μｍ以上とすることで、１２００Ｖのドレインソース間耐圧を維持し、ｐ+型ベース領域のエッチング量を０．０５μｍ以下とすることで、ｐ-型エピタキシャル層の表面欠陥密度を３個／ｃｍ2以下とすることができる。
また、ｐ-型エピタキシャル層のエピタキシャル成長時の昇温雰囲気を不活性ガスと熱分解してシリコン蒸気を発生するガスの混合雰囲気として高温でエピタキシャル成長することにより、ｐ+型ベース領域のエッチング量を０．０１〜０．０５μｍにすることができる。これにより、炭化珪素半導体装置のゲート絶縁膜の耐圧不良およびドレインソース間耐圧不良を改善し、高い素子歩留まりを得ることができる。
以上において本発明では、炭化珪素でできた炭化珪素基板の第１主面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、基板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ-型エピタキシャル層
３ ｐ+型ベース領域
４ ｐ-型エピタキシャル層
５ ｎ+型ソース領域
６ 低濃度ｎ-ベース領域
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ ソース電極
１１ ドレイン電極

Claims (4)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板のおもて面に堆積された、前記炭化珪素半導体基板よりも不純物濃度の低い第１導電型の炭化珪素半導体堆積層と、
    前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面層に選択的に設けられた第２導電型領域と、
    前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面に堆積された第２導電型の炭化珪素半導体堆積層と、
    を備え、
    前記第２導電型領域の不純物濃度は、１×１０18〜１×１０20／ｃｍ3であり、前記第２導電型領域の厚みは、０．３〜１．０μｍであり、
    前記第２導電型の炭化珪素半導体堆積層の表面欠陥密度は、３個／ｃｍ2であることを特徴とする炭化珪素半導体装置。
  2. 第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板よりも不純物濃度の低い第１導電型の炭化珪素半導体堆積層を形成する工程と、
    前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面層に第２導電型領域を選択的に形成する工程と、
    前記第１導電型の炭化珪素半導体堆積層の、前記炭化珪素半導体基板に対して反対側の表面に第２導電型の炭化珪素半導体堆積層を形成する工程と、
    を含み、
    前記第２導電型領域を選択的に形成する工程は、前記第２導電型領域の不純物濃度を１×１０18〜１×１０20／ｃｍ3、前記第２導電型領域の厚みを０．３〜１．０μｍに形成し、
    前記第２導電型の炭化珪素半導体堆積層を形成する工程は、前記第２導電型の炭化珪素半導体堆積層を形成する際の前記第２導電型領域のエッチング量を０．０１〜０．０５μｍとすることを特徴とする炭化珪素半導体装置の製造方法。
  3. 前記第２導電型の炭化珪素半導体堆積層を形成する工程は、前記第２導電型の炭化珪素半導体堆積層をエピタキシャル成長させる際、昇温時の雰囲気を不活性である第１のガスと、熱分解してシリコン蒸気を発生する第２のガスとの混合雰囲気とすることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１のガスが、アルゴンまたはヘリウムであり、前記第２のガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシランまたは四塩化珪素のいずれかであることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
JP2016053121A 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6965499B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016053121A JP6965499B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/420,181 US10573716B2 (en) 2016-03-16 2017-01-31 Method of manufacturing a silicon carbide semiconductor device including depositing a second silicon carbide semiconductor on an etched silicon carbide base region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053121A JP6965499B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168677A true JP2017168677A (ja) 2017-09-21
JP6965499B2 JP6965499B2 (ja) 2021-11-10

Family

ID=59856005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053121A Active JP6965499B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10573716B2 (ja)
JP (1) JP6965499B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802410B1 (ko) * 2016-08-10 2017-11-29 파워큐브세미(주) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
US20220157433A1 (en) * 2020-11-18 2022-05-19 Evernorth Strategic Development, Inc. Predictive modeling for mental health management

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2011023757A (ja) * 2002-10-18 2011-02-03 National Institute Of Advanced Industrial Science & Technology 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法
JP2015230998A (ja) * 2014-06-06 2015-12-21 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP2016006854A (ja) * 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
WO2016013471A1 (ja) * 2014-07-23 2016-01-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1039748A (en) * 1964-07-25 1966-08-24 Ibm Improvements relating to methods of growing silicon carbide crystals epitaxially
US3520740A (en) * 1967-05-18 1970-07-14 Gen Electric Method of epitaxial growth of alpha silicon carbide by pyrolytic decomposition of a mixture of silane,propane and hydrogen at atmospheric pressure
US6306211B1 (en) * 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP5071763B2 (ja) * 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
WO2013161420A1 (ja) * 2012-04-24 2013-10-31 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP2011023757A (ja) * 2002-10-18 2011-02-03 National Institute Of Advanced Industrial Science & Technology 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2013247252A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法
JP2016006854A (ja) * 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP2015230998A (ja) * 2014-06-06 2015-12-21 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
WO2016013471A1 (ja) * 2014-07-23 2016-01-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6965499B2 (ja) 2021-11-10
US10573716B2 (en) 2020-02-25
US20170271455A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5344873B2 (ja) 炭化珪素半導体装置の製造方法
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
JP2012243966A (ja) 半導体装置
JP4857697B2 (ja) 炭化珪素半導体装置
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2009266871A (ja) 炭化珪素半導体装置およびその製造方法
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
JP6560117B2 (ja) 半導体装置の製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
JP2016213473A (ja) 炭化珪素半導体装置
JP2019140165A (ja) 炭化珪素半導体素子およびその製造方法
JP6965499B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
JP6991476B2 (ja) 半導体装置
JP6108330B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5417760B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7009147B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
JP4042336B2 (ja) 炭化珪素半導体素子
JP2013093440A (ja) 電界効果トランジスタの製造方法および電界効果トランジスタ
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210609

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6965499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150