JP2017158406A - ゲート電圧制御装置 - Google Patents

Abstract

【課題】 ゲート電圧制御装置を小型化する。
【解決手段】 ゲート電圧制御装置は、検出回路と、一次コイルと二次コイルを有する複数の絶縁トランスと、各一次コイルに接続されている一次回路と、二次コイルに接続されている複数の二次回路と、二次回路とゲートに接続されている複数の電圧調整回路を備えている。記検出回路は、検出した物理量に対応する信号を一次回路に送信する。一次回路は、検出回路から送信される信号に対応した種類の波形の変動電圧を各一次コイルの両端間に印加する処理を周期的に実行する。各二次回路は、二次コイルに生じる変動電圧を直流電圧に変換する。各電圧調整回路は、二次回路が変換した直流電圧を電源にして動作し、二次コイルに生じる変動電圧の波形の種類に応じてゲート電圧の変化パターンを変更する。
【選択図】図３

Description

本明細書が開示する技術は、ゲート電圧制御装置に関する。

特許文献１に、信号伝達経路にフォトカプラを挿入したインバータ装置が開示されている。

特開２０１１−２４４５２１号公報

スイッチング素子によって主電流回路をオン・オフするときに、物理量（例えば、主電流回路の電流、電圧、スイッチング素子の温度、外部からの指令信号等）を検出し、その検出値に応じてスイッチング素子のゲート電圧の変化パターンを変更する回路が開発されている。この種のゲート電圧制御装置は、物理量を検出する検出回路と、スイッチング素子のゲート電圧を制御する電圧調整回路を備えている。検出回路から電圧調整回路に物理量に対応する信号が送信され、送信された信号に応じて電圧調整回路がゲート電圧を制御する。検出回路と電圧調整回路の間で基準電圧が大きくことなる場合があり、このような場合には両者を直接接続することが困難である。このため、信号伝達経路にフォトカプラ等の絶縁素子（入力側の基準電位と出力側の基準電位が相違した状態で信号伝達可能な素子）を挿入し、検出回路から絶縁素子を介して電圧調整回路に信号を送信する。しかしながら、絶縁素子は十分な絶縁性を確保する必要があるため、サイズが大きい。複数のスイッチング素子を制御するために複数の電圧調整回路が存在する場合には、電圧調整回路毎に絶縁素子を設ける必要がある。このため、ゲート電圧制御装置が大型化する。

本明細書が開示するゲート電圧制御装置は、主電流回路に接続されている複数のスイッチング素子のゲートに印加するゲート電圧を制御する。ゲート電圧制御装置は、検出回路と、一次コイルと二次コイルを有する複数の絶縁トランスと、前記各一次コイルに接続されている一次回路と、各々が対応する前記二次コイルに接続されている複数の二次回路と、各々が対応する前記二次回路と対応する前記ゲートに接続されている複数の電圧調整回路を備えている。前記検出回路は、物理量を検出し、検出した物理量に対応する信号を前記一次回路に送信する。前記一次回路は、複数種類の波形の変動電圧を前記各一次コイルの両端間に印加可能に構成されており、前記検出回路から送信される前記信号に対応した種類の波形の変動電圧を前記各一次コイルの両端間に印加する処理を周期的に実行する。前記各二次回路は、前記二次コイルに生じる変動電圧を直流電圧に変換する。前記各電圧調整回路は、前記二次回路が変換した前記直流電圧を電源にして動作し、前記ゲート電圧を周期的に変化させ、前記二次コイルに生じる前記変動電圧の波形の種類に応じて前記ゲート電圧の変化パターンを変更する。

なお、ゲート電圧の変化パターンを変更することは、ゲート電圧をオン電圧とオフ電圧の間で遷移させるときの速度（電圧の変化率）を変更することであってもよいし、オン電圧またはオフ電圧の大きさを変更することであってもよいし、オン電圧の印加期間とオフ電圧の印加期間の比（すなわち、デューティ比）を変更することであってもよいし、その他の特性を変更することであってもよい。

このゲート電圧制御装置では、検出回路が、物理量を検出し、検出した物理量に対応する信号を一次回路に送信する。検出回路と一次回路の基準電圧が異なる場合には、検出回路と一次回路の間の通信経路に、絶縁素子を設けてもよい。一次回路は、各一次コイルの両端間に周期的に変動する変動電圧を印加する。すると、各二次コイルに、一次コイルに印加される変動電圧に対応する波形の変動電圧が生じる。各二次回路は、二次コイルに生じる変動電圧を直流電圧に変換する。各電圧調整回路は、二次回路が変換した直流電圧を電源にして動作する。つまり、一次回路、複数の絶縁トランス及び複数の二次回路によって、複数の電圧調整回路に直流電圧を供給する電源回路が構成されている。なお、各絶縁トランスの一次コイルと二次コイルは絶縁されている。このため、一次回路と、各二次回路は、異なる基準電圧で動作する。また、このゲート電圧制御装置では、一次回路が、検出回路で検出される物理量に応じた信号を受信し、その信号に応じた種類の波形の変動電圧を各一次コイルに印加する。このため、各二次コイルにも、物理量に応じた波形の変動電圧が生じる。各電圧調整回路は、二次コイルに生じる変動電圧の波形の種類に応じてゲート電圧の変化パターンを変更する。したがって、各電圧調整回路は、物理量に応じてゲート電圧の変化パターンを変更することができる。以上に説明したように、このゲート電圧制御装置では、検出回路と一次回路の間に絶縁素子を設けたとしても、一次回路から各電圧調整回路に絶縁トランスを介して物理量を示す信号を送信することができる。直流電圧を供給する電源回路の一部として機能する絶縁トランスを介して、各電圧調整回路に物理量を示す信号を送信する。このため、電圧調整回路毎に、信号送信専用の絶縁トランスを設ける必要がない。このため、信号送信専用の絶縁素子を削減することができる。したがって、この構成によれば、ゲート電圧制御装置を小型化することができる。

モータ駆動回路１０の回路図。 実施例１のゲート電圧制御回路５０の回路図。 実施例１のゲート電圧制御回路５０の詳細回路図。 実施例１のゲート電圧制御回路５０の動作を示すグラフ。 実施例２のゲート電圧制御回路の動作を示すグラフ。 リンギングを示すグラフ。 実施例３のゲート電圧制御回路の詳細回路図。 実施例３のゲート電圧制御回路の動作を示すグラフ。 実施例４のゲート電圧制御回路の詳細回路図。 実施例４のゲート電圧制御回路の動作を示すグラフ。 実施例５のゲート電圧制御回路の詳細回路図。 実施例５のゲート電圧制御回路の動作を示すグラフ。 実施例６のゲート電圧制御回路の動作を示すグラフ。 実施例７のゲート電圧制御回路の詳細回路図。 実施例７のゲート電圧制御回路の動作を示すグラフ。 実施例８のゲート電圧制御回路の動作を示すグラフ。

図１に示すモータ駆動回路１０は、バッテリ１２の直流電圧を三相交流電圧に変換してモータ１４、１６に供給する。モータ駆動回路１０は、コンバータ回路２０、第１インバータ回路２２、第２インバータ回路２４を有している。バッテリ１２とコンバータ回路２０は、第１高電位配線２６と低電位配線２８によって接続されている。コンバータ回路２０と第１インバータ回路２２は、第２高電位配線３０と低電位配線２８によって接続されている。コンバータ回路２０と第２インバータ回路２４は、第２高電位配線３０と低電位配線２８によって接続されている。

コンバータ回路２０は、平滑化コンデンサ３２、リアクトル３４、２つのＲＣ−ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）３６、平滑化コンデンサ３８を有している。リアクトル３４は、第１高電位配線２６に介装されている。平滑化コンデンサ３２は、リアクトル３４よりもバッテリ１２側の部分の第１高電位配線２６と低電位配線２８の間に接続されている。各ＲＣ−ＩＧＢＴ３６は、ＩＧＢＴ３６ａとダイオード３６ｂによって構成されている。ＩＧＢＴ３６ａのコレクタがダイオード３６ｂのカソードに接続されており、ＩＧＢＴ３６ａのエミッタがダイオード３６ｂのアノードに接続されている。２つのＲＣ−ＩＧＢＴ３６は、コレクタが第２高電位配線３０側を向く向きで、第２高電位配線３０と低電位配線２８の間に直列に接続されている。２つのＲＣ−ＩＧＢＴ３８の間の配線に、リアクトル３４よりも下流側の部分の第１高電位配線２６が接続されている。平滑化コンデンサ３８は、第２高電位配線３０と低電位配線２８の間に接続されている。コンバータ回路２０は、各ＲＣ−ＩＧＢＴ３６（すなわち、各ＩＧＢＴ３６ａ）をスイッチングさせることで、バッテリ１２の直流電圧を昇圧して、第２高電位配線３０と低電位配線２８の間に出力する。

第１インバータ回路２２は、ＲＣ−ＩＧＢＴ３６の直列回路を３つ有している。各直列回路は、第２高電位配線３０と低電位配線２８の間に直列に接続された２つのＲＣ−ＩＧＢＴ３６を備えている。各ＲＣ−ＩＧＢＴ３６は、コレクタが第２高電位配線３０側を向く向きで接続されている。なお、第１インバータ回路２２の各ＲＣ−ＩＧＢＴ３６の構成は、コンバータ回路２０の各ＲＣ−ＩＧＢＴ３６の構成と等しい。各直列回路において、２つのＲＣ−ＩＧＢＴ３６の間の配線に、出力配線３１が接続されている。各出力配線３１は、モータ１４に接続されている。第１インバータ回路２２は、各ＲＣ−ＩＧＢＴ３６（すなわち、各ＩＧＢＴ３６ａ）をスイッチングさせることで、第２高電位配線３０と低電位配線２８の間の直流電圧（コンバータ回路２０の出力電圧）を三相交流電圧に変換する。三相交流電圧は、出力配線３１によってモータ１４に供給される。

第２高電位配線３０と低電位配線２８は、一部で分岐しており、その分岐した部分に第２インバータ回路２４が設置されている。第２インバータ回路２４の構成は、第１インバータ回路２２の構成と等しい。第２インバータ回路２４は、各ＲＣ−ＩＧＢＴ３６（すなわち、各ＩＧＢＴ３６ａ）をスイッチングさせることで、三相交流電圧をモータ１６に供給する。

モータ駆動回路１０は、第２高電位配線３０の電位ＶＨを検出する検出回路４２を有している。検出回路４２は、検出した電位ＶＨの値に応じた信号を、絶縁素子４４（例えば、フォトカプラ）を介して、後述するゲート電圧制御回路５０の一次回路５０ａに送信する。一次回路５０ａは、検出回路４２よりもはるかに低い電圧で動作する回路である。このため、検出回路４２と一次回路５０ａとの間の信号電圧経路に絶縁素子４４が介装されている。

各ＲＣ−ＩＧＢＴ３６のＩＧＢＴ３６ａのゲートに、電圧調整回路４０が接続されている。電圧調整回路４０は、ＩＧＢＴ３６ａ毎に設けられている。図１に示すようにモータ駆動回路１０が１４個のＩＧＢＴ３６ａを有しているので、モータ駆動回路１０は１４個の電圧調整回路４０を有している。各電圧調整回路４０は、ＩＧＢＴ３６ａのゲートの電位を制御することで、ＩＧＢＴ３６ａをスイッチングさせる。各電圧調整回路４０は、直流電圧の供給を受けて動作する。また、後に詳述するが、各電圧調整回路４０には、第２高電位配線３０の電位ＶＨの値を示す信号が送信される。各電圧調整回路４０は、第２高電位配線３０の電位ＶＨに応じて、ＩＧＢＴ３６ａのスイッチング速度を変化させる。

図２に示すゲート電圧制御回路５０は、各ＩＧＢＴ３６ａを制御する回路である。ゲート電圧制御回路５０は、複数の絶縁トランス８０と、一次回路５０ａと、複数の二次回路７０を有している。各絶縁トランス８０は、一次コイル８０ａと二次コイル８０ｂを有している。一次コイル８０ａは、二次コイル８０ｂから電気的に絶縁されている。一次回路５０ａは、各絶縁トランス８０の一次コイル８０ａに接続されている。各二次回路７０は、対応する絶縁トランス８０の二次コイル８０ｂに接続されている。なお、図２では一部を省略しているが、ゲート電圧制御回路５０は、１４個の絶縁トランス８０を有している。１つの一次回路５０ａが、１４個の一次コイル８０ａのそれぞれに接続されている。二次回路７０は、絶縁トランス８０ごとに分離して設けられている。すなわち、ゲート電圧制御回路５０は、１４個の絶縁トランス８０に対応する１４個の二次回路７０を有している。１４個の二次回路７０のそれぞれが、対応する二次コイル８０ｂに接続されている。また、１４個の二次回路７０のそれぞれが、対応する電圧調整回路４０に接続されている。一次回路５０ａは、各絶縁トランス８０を介して各二次回路７０に電力を供給する。各二次回路７０は、二次コイル８０ｂの両端間に生じる変動電圧を直流電圧に変換して電圧調整回路４０に供給する。各電圧調整回路４０は、二次回路７０から供給される直流電圧によって動作する。また、上述したように、一次回路５０ａは、検出回路４２から電位ＶＨの値を示す信号を受信する。一次回路５０ａは、各絶縁トランス８０を介して各電圧調整回路４０に電位ＶＨの値を示す信号を送信する。各電圧調整回路４０は、電位ＶＨの値に応じて、ＩＧＢＴ３６ａのスイッチング速度を変化させる。

図２に示すように、一次回路５０ａは、直流電源９０、信号電圧印加回路９２、ＮＭＯＳ９４及び給電用制御装置９５を有している。

直流電源９０は、直流電圧Ｖ１を印加する。直流電源９０の正極は、配線９１を介して各一次コイル８０ａの一端に接続されている。なお、図２では省略しているが、配線９１は、直流電源９０の正極に接続されている部分から複数に分岐しており、分岐した各部分が各一次コイル８０ａの一端に接続されている。直流電源９０の負極は、グランドに接続されている。

各一次コイル８０ａの他端は、配線９３を介してＮＭＯＳ９４のドレインに接続されている。ＮＭＯＳ９４のソースはグランドに接続されている。すなわち、ＮＭＯＳ９４のソースは、グランドを介して直流電源９０の負極に接続されている。

給電用制御装置９５は、ＮＭＯＳ９４のゲートに接続されている。給電用制御装置９５は、一定の周期のパルス信号ＶＰ１をＮＭＯＳ９４のゲートに印加する。パルス信号ＶＰ１が高電位にある間はＮＭＯＳ９４がオンしており、パルス信号ＶＰ１が低電位にある間はＮＭＯＳ９４がオフしている。したがって、ＮＭＯＳ９４は、一定の周期でオンとオフを繰り返す。

信号電圧印加回路９２は、配線９１と配線９３の間に接続されている。すなわち、信号電圧印加回路９２は、各一次コイル８０ａに対して並列に接続されている。絶縁素子４４から信号電圧印加回路９２に、電位ＶＨ（検出回路４２が検出した電位）の値を示す信号が送信される。信号電圧印加回路９２は、受信した電位ＶＨの値に応じて、配線９１と配線９１の間の電圧（すなわち、各一次コイル８０ａに印加される電圧）を制御する。

図３は、一次回路５０ａと二次回路７０と電圧調整回路４０の詳細を示している。なお、上記の通り、ゲート電圧制御回路５０は、１４セットの絶縁トランス８０、二次回路７０及び電圧調整回路４０を有しているが、各セットの構成は互いに等しい。したがって、図３では、一次回路５０ａと、１セットの絶縁トランス８０、二次回路７０及び電圧調整回路４０を詳細に示している。

信号電圧印加回路９２は、スイッチ９２ａと、信号伝達用制御装置９２ｂを有している。

スイッチ９２ａの一端は、配線９１に接続されている。スイッチ９２ａの他端は、配線９３に接続されている。つまり、一次コイル８０ａの両端間に、スイッチ９２ａが接続されている。

信号伝達用制御装置９２ｂは、スイッチ９２ａの制御端子に接続されている。絶縁素子４４から信号伝達用制御装置９２ｂに、電位ＶＨの値を示す信号が送信される。信号伝達用制御装置９２ｂは、受信した電位ＶＨの値に応じて、スイッチ９２ａの制御端子に信号ＶＰ２を印加する。これによって、信号伝達用制御装置９２ｂは、スイッチ９２ａをスイッチングさせる。信号伝達用制御装置９２ｂは、パルス信号ＶＰ１の周期に同期させて信号ＶＰ２を印加する。すなわち、信号伝達用制御装置９２ｂは、ＮＭＯＳ９４のスイッチング周期に同期させて、スイッチ９２ａをスイッチングさせる。したがって、スイッチ９２ａのスイッチング周期は、ＮＭＯＳ９４のスイッチング周期と等しい。但し、スイッチ９２ａのスイッチングパターン（すなわち、信号ＶＰ２の波形）は、ＮＭＯＳ９４のスイッチングパターン（すなわち、パルス信号ＶＰ１の波形）とは異なる。また、信号伝達用制御装置９２ｂは、電位ＶＨの値に応じて、スイッチ９２ａのスイッチングパターンを変更する。

絶縁トランス８０の二次コイル８０ｂの一端は、配線６１に接続されている。二次コイル８０ｂの他端は、配線６２に接続されている。配線６２は、ＩＧＢＴ３６ａのエミッタに接続されている。

二次回路７０は、ダイオード７３ａと平滑化コンデンサ７３ｂを有している。ダイオード７３ａは、配線６１に介装されている。ダイオード７３ａは、アノードが二次コイル８０ｂ側を向く向きで接続されている。以下では、ダイオード７３ａのアノード側の部分の配線６１を配線６１ａといい、ダイオード７３ａのカソード側の部分の配線６１を配線６１ｂという。平滑化コンデンサ７３ｂは、配線６１ｂと配線６２の間に接続されている。

また、二次コイル８０ｂには、検出回路７１が接続されている。検出回路７１は、配線６１ａに接続されている。検出回路７１は、配線６１ａの配線６２に対する電位（すなわち、二次コイル８０ｂの両端間の電圧）を検出する。検出回路７１は、二次コイル８０ｂの両端間に生じる変動電圧を検出し、検出した変動電圧の各周期における波形から、電位ＶＨの値を示す信号を検出する。検出回路７１は、検出した信号に基づいて、電圧調整回路４０に電位ＶＨの値を示す信号を送信する。

電圧調整回路４０は、配線６１ｂと配線６２の間に接続されている。また、上述したように、電圧調整回路４０は、ＩＧＢＴ３６ａのゲートに接続されている。電圧調整回路４０は、定電流電源４０ａ、スイッチ４０ｂ、スイッチ４０ｃ、定電流電源４０ｄ及び制御ＩＣ４０ｅを有している。配線６１とＩＧＢＴ３６ａのゲートの間に、定電流電源４０ａとスイッチ４０ｂが直列に接続されている。定電流電源４０ａは、配線６１からＩＧＢＴ３６ａのゲートに向かって電流を流すことができる。制御ＩＣ４０ｅは、定電流電源４０ａが流す電流の大きさを変更することができる。スイッチ４０ｂは、定電流電源４０ａとＩＧＢＴ３６ａのゲートの間に接続されている。スイッチ４０ｂは、制御ＩＣ４０ｅによって制御される。スイッチ４０ｂがオンすると、配線６１からＩＧＢＴ３６ａのゲートに向かって電流が流れる。配線６２とＩＧＢＴ３６ａのゲートの間に、定電流電源４０ｄとスイッチ４０ｃが直列に接続されている。定電流電源４０ｄは、ＩＧＢＴ３６ａのゲートから配線６２に向かって電流を流すことができる。制御ＩＣ４０ｅは、定電流電源４０ｄが流す電流の大きさを変更することができる。スイッチ４０ｃは、ＩＧＢＴ３６ａのゲートと定電流電源４０ｄの間に接続されている。スイッチ４０ｃは、制御ＩＣ４０ｅによって制御される。スイッチ４０ｃがオンすると、ＩＧＢＴ３６ａのゲートから配線６２に向かって電流が流れる。制御ＩＣ４０ｅは、ＩＧＢＴ３６ａのゲートの充放電を繰り返すことで、ＩＧＢＴ３６ａのゲート電圧を周期的に変化させる。

次に、ゲート電圧制御回路５０の動作について説明する。給電用制御装置９５は、図４に示すパルス信号ＶＰ１をＮＭＯＳ９４のゲートに印加する。パルス信号ＶＰ１は、高電位Ｖｏｎと低電位Ｖｏｆｆの間で変動するパルス信号である。パルス信号ＶＰ１の周期は一定であり、各周期におけるパルス信号ＶＰ１の波形は変化しない。パルス信号ＶＰ１が高電位Ｖｏｎであるオン期間Ｔｏｎの間はＮＭＯＳ９４がオンに制御される。パルス信号ＶＰ１が低電位Ｖｏｆｆであるオフ期間Ｔｏｆｆの間はＮＭＯＳ９４がオフに制御される。すなわち、ＮＭＯＳ９４は、一定の周期でオンとオフを繰り返す。オン期間Ｔｏｎにおいては、ＮＭＯＳ９４がオンするので、配線９１から一次コイル８０ａとＮＭＯＳ９４を介してグランドへ電流が流れる。従って、オン期間Ｔｏｎにおいては、一次コイル８０ａに流れる電流ＩＬ１がプラスとなる。オン期間Ｔｏｎの間に、一次コイル８０ａに流れる電流ＩＬ１は徐々に増加する。電流ＩＬ１が徐々に増加するため、一次コイル８０ａが電流ＩＬ１を阻止する方向に起電力を発生させる。したがって、オン期間Ｔｏｎにおいては、配線９１から配線９３に向かう向きをプラスとして見た場合に、一次コイル８０ａの両端間にマイナスの電圧ＶＬＬａ（直流電源９０の出力電圧Ｖ１と略同じ大きさのマイナスの電圧）が発生する。ＮＭＯＳ９４がオフすると、一次コイル８０ａに流れる電流ＩＬ１が略ゼロとなる。すると、一次コイル８０ａが配線９１から配線９３の向きに起電力を発生させる。このため、オフ期間Ｔｏｆｆでは、一次コイル８０ａの両端間にプラスの電圧ＶＬＨａが発生する。以上に説明したように、オン期間の間はマイナスの電圧ＶＬＬａとなり、オフ期間の間はプラスの電圧ＶＬＨａとなるように変動する変動電圧ＶＬ１が一次コイル８０ａの両端間に生じる。なお、オフ期間Ｔｏｆｆの間であっても、スイッチ９２ａがオンしている場合には、例外的に、一次コイル８０ａの両端間の電圧ＶＬ１は高電圧ＶＬＨａとはならない。この場合については、後に詳述する。

一次コイル８０ａの両端間に上記の変動電圧ＶＬ１が生じると、一次コイル８０ａと二次コイル８０ｂの相互インダクタンスによって、二次コイル８０ｂの両端間に変動電圧ＶＬ２が発生する。すなわち、図４に示すように、二次コイル８０ｂの両端間の電圧ＶＬ２が、一次コイル８０ａの両端間の電圧ＶＬ１と略同じ波形で変動する。したがって、オン期間Ｔｏｎの間は電圧ＶＬ２が低電圧ＶＬＬｂとなり、オフ期間Ｔｏｆｆの間は電圧ＶＬ２が高電圧ＶＬＨｂとなる。なお、配線６２から配線６１に向かう向きをプラスとして見た場合において、電圧ＶＬＬｂはマイナスの電圧であり、電圧ＶＬＨｂはプラスの電圧である。ダイオード７３ａが存在するため、電圧ＶＬ２がマイナスの電圧ＶＬＬｂである間（すなわち、オン期間Ｔｏｎの間）は、二次コイル８０ｂに電流は流れない。他方、電圧ＶＬ２がプラスの電圧ＶＬＨｂである間（すなわち、オフ期間Ｔｏｆｆの間）は、配線６２から二次コイル８０ｂを介して配線６１ａへ電流が流れる。この電流は、ダイオード７３ａを通って平滑化コンデンサ７３ｂへ流入する。これによって、ダイオード７３ａのカソード側の配線６１ｂの電位が上昇する。

ＮＭＯＳ９４のオンとオフが繰り返されることで、平滑化コンデンサ７３ｂが断続的に充電され、配線６１ａの電位が徐々に高くなる。配線６１ａの電位が所定電位まで上昇すると、配線６１ａの電位が高電位で安定する。すなわち、配線６１ａと配線６２の間に直流電圧が供給される。

電圧調整回路４０は、配線６１ａと配線６２の間に供給される直流電圧によって動作する。制御ＩＣ４０ｅがスイッチ４０ｂをオンさせるとともにスイッチ４０ｃをオフさせると、配線６１ａからＩＧＢＴ３６ａのゲートに電荷が供給され、ＩＧＢＴ３６ａがオンする。制御ＩＣ４０ｅがスイッチ４０ｂをオフさせるとともにスイッチ４０ｃをオンさせると、ＩＧＢＴ３６ａのゲートから配線６２に電荷が流れて、ＩＧＢＴ３６ａがオフする。このように、電圧調整回路４０は、配線６１ａと配線６２の間に供給される直流電圧を受けて動作する。

また、ゲート電圧制御回路５０の動作中に、信号伝達用制御装置９２ｂが、スイッチ９２ａの制御端子に印加される信号ＶＰ２を制御することによって、スイッチ９２ａをスイッチングさせる。信号伝達用制御装置９２ｂは、電位ＶＨが基準値より大きいか否かによって、スイッチ９２ａのスイッチングパターンを変更する。図４の期間Ｔ１は、電位ＶＨが基準値よりも大きい場合の動作を示しており、図４の期間Ｔ２は、電位ＶＨが基準値以下の場合の動作を示している。

電位ＶＨが基準値よりも大きい場合には、図４の期間Ｔ１に示すように、信号伝達用制御装置９２ｂは、オン期間Ｔｏｎの全体とオフ期間Ｔｏｆｆの大部分で信号ＶＰ２を低電位Ｖｏｆｆ（スイッチ９２ａをオフさせる電位）に維持し、オフ期間Ｔｏｆｆの後半の一部の期間のみで信号ＶＰ２を高電位Ｖｏｎ（スイッチ９２ａをオンさせる電位）に制御する。このため、オフ期間Ｔｏｆｆの後半の一部で、スイッチ９２ａがオンする。スイッチ９２ａがオンすると、スイッチ９２ａによって一次コイル８０ａの両端間が短絡される。このため、スイッチ９２ａがオンしている間は、一次コイル８０ａの両端間の電圧ＶＬ１が、略ゼロに等しい電圧Ｖ０となる。電圧Ｖ０は、プラスの電圧ＶＬＨａよりも低くマイナスの電圧ＶＬＬａよりも高い中間電圧となる。二次コイル８０ｂの両端間の電圧ＶＬ２の波形は一次コイル８０ａの両端間の電圧ＶＬ１の波形と略等しくなるので、期間Ｔ１においては、オフ期間Ｔｏｆｆの後半の一部で電圧ＶＬ２が中間電圧Ｖ０（プラスの電圧ＶＬＨｂよりも低くマイナスの電圧ＶＬＬｂよりも高い電圧）となる。

電位ＶＨが基準値以下の場合には、図４の期間Ｔ２に示すように、信号伝達用制御装置９２ｂは、信号ＶＰ２を低電位Ｖｏｆｆに維持する。つまり、信号ＶＰ２が高電位Ｖｏｎにならない。このため、期間Ｔ２においては、変動電圧ＶＬ１が中間電圧Ｖ０に維持される期間が存在せず、変動電圧ＶＬ２が中間電圧Ｖ０に維持される期間も存在しない。

このように、信号電圧印加回路９２は、電位ＶＨが基準値よりも高いか否かによって、中間電圧Ｖ０を生じさせる動作と、中間電圧Ｖ０を生じさせない動作との間で動作を切り換える。このため、電位ＶＨが基準値よりも高いか否かによって、二次コイル８０ｂの両端間に生じる変動電圧ＶＬ２の波形が変化する。

検出回路７１は、二次コイル８０ｂの両端間に生じる変動電圧ＶＬ２を検出し、変動電圧ＶＬ２の各周期における波形が中間電圧Ｖ０を有しているか否かを判定する。変動電圧ＶＬ２が中間電圧Ｖ０を有していることは、電位ＶＨが基準値よりも高いことを意味する。変動電圧ＶＬ２が中間電圧Ｖ０を有していないことは、電位ＶＨが基準値以下であることを意味する。検出回路７１は、変動電圧ＶＬ２の波形に基づいて、電位ＶＨが基準値よりも高いか否かを判定する。検出回路７１は、電位ＶＨが基準値よりも高いか否かを示す信号を、制御ＩＣ４０ｅに送信する。

制御ＩＣ４０ｅは、電位ＶＨが基準値よりも高いことを示す信号を受信している場合には、定電流電源４０ａ、４０ｄの設定電流を小さくする。すると、ＩＧＢＴ３６ａのゲートの充放電速度が遅くなるので、ＩＧＢＴ３６ａのスイッチング速度が低下する（ＩＧＢＴ３６ａがオン・オフするときのコレクタ‐エミッタ間電圧の変化率が小さくなる）。制御ＩＣ４０ｅは、低いスイッチング速度でＩＧＢＴ３６ａを繰り返しスイッチングさせる。これによって、ＩＧＢＴ３６ａに生じるサージ電圧を抑制する。また、制御ＩＣ４０ｅは、電位ＶＨが基準値よりも低いことを示す信号を受信している場合には、定電流電源４０ａ、４０ｄの設定電流を大きくする。すると、ＩＧＢＴ３６ａのゲートの充放電速度が速くなるので、ＩＧＢＴ３６ａのスイッチング速度が上昇する（ＩＧＢＴ３６ａがオン・オフするときのコレクタ‐エミッタ間電圧の変化率が大きくなる）。制御ＩＣ４０ｅは、速いスイッチング速度でＩＧＢＴ３６ａを繰り返しスイッチングさせる。電位ＶＨが低い場合には、ＩＧＢＴ３６ａで生じるサージ電圧の許容値が大きくなるので、スイッチング速度を速くすることができる。スイッチング速度を速くすることで、ＩＧＢＴ３６ａで生じる損失を抑制することができる。

以上に説明したように、ゲート電圧制御回路５０によれば、一次コイル８０ａから二次コイル８０ｂへ電力を供給することができると共に、一次コイル８０ａから二次コイル８０ｂへ電位ＶＨを示す信号を送信することができる。したがって、電位ＶＨに応じて各ＩＧＢＴ３６ａのスイッチング速度を変更することができる。

なお、各電圧調整回路４０は、ＩＧＢＴ３６ａのエミッタに接続されており、エミッタの電位を基準として動作する。各ＩＧＢＴ３６ａのエミッタの電位は互いに異なるので、各電圧調整回路４０の基準電位は互いに異なる。また、検出回路４２は、各電圧調整回路４０よりも高い電位を基準として動作する。このような場合に、検出回路４２から各電圧調整回路４０に対して信号を送ろうとすると、電圧調整回路４０毎に絶縁素子が必要になる。この場合、絶縁素子のサイズが大きいので、ゲート電圧制御回路５０が大型化する。これに対し、実施例のゲート電圧制御回路５０によれば、検出回路４２から一次回路５０ａへの信号伝達経路には絶縁素子４４が設けられているものの、一次回路５０ａから各電圧調整回路４０へは信号伝達専用の絶縁素子を用いることなく電位ＶＨを示す信号を送信することができる。つまり、一次回路５０ａから各電圧調整回路４０へ、電力供給用の絶縁トランス８０を介して電位ＶＨを示す信号を送ることができる。上記の構成によれば、絶縁トランス８０に電位ＶＨを示す信号を送信する機能を付加することができる。したがって、この構成によれば、電圧調整回路４０毎に信号伝達専用の絶縁素子を用いる必要がなく、ゲート電圧制御回路を小型化することができる。特に、ゲート電圧制御回路５０は、１４個の電圧調整回路４０を有しているので、１４個の絶縁素子を削減することができる。これによって、ゲート電圧制御回路５０の大幅な小型化が可能となる。

実施例２のゲート電圧制御回路は、実施例１のゲート電圧制御回路とは、信号伝達用制御装置９２ｂの動作が異なる。実施例２のゲート電圧制御回路のその他の構成は、実施例１のゲート電圧制御回路と等しい。

図５は、実施例２のゲート電圧制御回路の動作を示している。実施例２のゲート電圧制御回路の期間Ｔ１（電位ＶＨが基準値よりも大きい場合）における動作は、実施例１のゲート電圧制御回路５０と等しい。実施例２のゲート電圧制御回路の期間Ｔ２（電位ＶＨが基準値以下の場合）における動作は、実施例１のゲート電圧制御回路５０と異なる。

実施例２では、期間Ｔ２において、信号伝達用制御装置９２ｂが、オフ期間Ｔｏｆｆの前半の一部で、信号ＶＰ２を高電位Ｖｏｎに制御する。このため、期間Ｔ２においては、オフ期間Ｔｏｆｆ前半の一部において、変動電圧ＶＬ１が中間電圧Ｖ０となり、変動電圧ＶＬ２が中間電圧Ｖ０となる。このような構成でも、期間Ｔ１と期間Ｔ２において変動電圧ＶＬ２の各周期における波形に差が生じるので、検出回路７１が変動電圧ＶＬ２の波形から電位ＶＨの大きさを判定することができる。したがって、実施例２でも、電位ＶＨの大きさに応じてＩＧＢＴ３６ａのスイッチング速度を変更することができる。

このように、中間電圧が印加されるタイミング（パルス信号ＶＰ１に対する信号ＶＰ２の位相）を変更することでも、電位ＶＨを示す信号を送信することができる。

なお、実施例２においては、期間Ｔ１の変動電圧ＶＬ２の波形中における高電圧ＶＬＨｂに維持される期間の割合が、期間Ｔ２の変動電圧ＶＬ２の波形中における高電圧ＶＬＨｂに維持される期間の割合が等しい。また、期間Ｔ１の変動電圧ＶＬ２の波形中における中間電圧Ｖ０に維持される期間の割合が、期間Ｔ２の変動電圧ＶＬ２の波形中における中間電圧Ｖ０に維持される期間の割合が等しい。このため、期間Ｔ１と期間Ｔ２とで、１周期分の変動電圧ＶＬ２を時間で積分した値が等しい。このため、期間Ｔ１と期間Ｔ２とで電圧調整回路４０に供給されるエネルギーに差が生じ難い。このため、実施例２の構成によれば、より安定して電圧調整回路４０に電力を供給することができる。

なお、信号ＶＰ２を高電位Ｖｏｎに維持する期間の長さを変えること等によって信号を送信してもよい。すなわち、電位ＶＨに応じて変動電圧ＶＬ２の波形が変化すれば、どのような方法を用いてもよい。

実施例１、２のゲート電圧制御回路５０では、リンギングの発生により検出回路７１での中間電圧の検出が困難となる場合がある。実施例３のゲート電圧制御回路は、リンギングの影響を抑制して中間電圧の検出を確実に行う。まず、リンギングの問題について説明する。

実施例１のゲート電圧制御回路５０において、平滑化コンデンサ７３ｂに十分な電荷が蓄えられている場合には、図６に示すように、一次コイル８０ａに流れる電流ＩＬ１及び二次コイル８０ｂに流れる電流ＩＬ２が小さくなる。この場合、オフ期間Ｔｏｆｆの途中で電流ＩＬ２がゼロまで減衰する。すると、電流ＩＬ２がゼロまで減衰したタイミングでリンギングが発生し、電圧ＶＬ１、ＶＬ２が大きく振動する。このため、検出回路７１が中間電圧Ｖ０を検出することができない。実施例２のゲート電圧制御回路５０でも、同様の問題が生じる場合がある。

次に、実施例３のゲート電圧制御回路について説明する。図７に示すように、実施例３のゲート電圧制御回路は、スイッチ９２ａに対して直列に接続されているダイオード９２ｃを有している。つまり、スイッチ９２ａとダイオード９２ｃの直列回路が、一次コイル８０ａに対して並列に接続されている。ダイオード９２ｃは、カソードが直流電源９０の正極側を向き、アノードが直流電源９０の負極側を向く向きで接続されている。なお、図７では、ダイオード９２ｃがスイッチ９２ａと配線９３の間に接続されているが、ダイオード９２ｃがスイッチ９２ａと配線９１の間に接続されていてもよい。また、実施例３のゲート電圧制御回路では、実施例１のゲート電圧制御回路５０とは、信号伝達用制御装置９２ｂの動作が異なる。実施例３のゲート電圧制御回路のその他の構成は、実施例１のゲート電圧制御回路と等しい。

図８は、実施例３のゲート電圧制御回路の動作を示している。実施例３のゲート電圧制御回路の期間Ｔ２（電位ＶＨが基準値以下の場合）における動作は、実施例１のゲート電圧制御回路５０と等しい。実施例３のゲート電圧制御回路の期間Ｔ１（電位ＶＨが基準値よりも大きい場合）における動作は、実施例１のゲート電圧制御回路５０と異なる。

実施例３では、信号ＶＰ２が高電位Ｖｏｎに制御されてスイッチ９２ａがオンすると、一次コイル８０ａの両端間の電圧ＶＬ１が、ダイオード９２ｃの順方向電圧降下と略等しい中間電圧ＶＦａとなる。したがって、このときに、二次コイル８０ｂの両端間の電圧ＶＬ２が、中間電圧ＶＦａに対応する中間電圧ＶＦｂとなる。

実施例３では、期間Ｔ１において、信号伝達用制御装置９２ｂが、オフ期間Ｔｏｆｆの先頭において、信号ＶＰ２を高電位Ｖｏｎに制御する。このため、期間Ｔ１においては、オフ期間Ｔｏｆｆの先頭において、変動電圧ＶＬ１が中間電圧ＶＦａとなり、変動電圧ＶＬ２が中間電圧ＶＦｂとなる。つまり、変動電圧ＶＬ２の各周期における立ち上がりエッジの形状が、電圧ＶＬＬｂから中間電圧ＶＦｂまで立ち上がり、次に中間電圧ＶＦｂに維持され、次に中間電圧ＶＦｂから電圧ＶＬＨｂまで立ち上がる形状となる。他方、期間Ｔ２における変動電圧ＶＬ２の各周期における立ち上がりエッジの形状は、電圧ＶＬＬｂから電圧ＶＬＨｂまで直線的に立ち上がる形状である。このように、電位ＶＨに応じて変動電圧ＶＬ２の立ち上がりエッジの形状が変化する。変動電圧ＶＬ２の立ち上がりエッジにおいては必ず電流ＩＬ２が流れる。このため、変動電圧ＶＬ２の立ち上がりエッジにおいてリンギングは生じない。したがって、検出回路７１が、立ち上がりエッジにおいて中間電圧ＶＦｂの有無を確実に判定することができる。このため、実施例３のゲート電圧制御回路によれば、電流ＩＬ１、ＩＬ２が低い場合でも確実に電位ＶＨを示す信号を送信することができる。

なお、実施例３の構成によれば、期間Ｔ１における変動電圧ＶＬ１、ＶＬ２の立ち上がりエッジにおいて、ＮＭＯＳ９４をオフするのと略同時にスイッチ９２ａをオンさせる必要がある。この場合に、ＮＭＯＳ９４をオフするタイミングが遅れたり、スイッチ９２ａをオンさせるタイミングが早まったりすると、短時間であるが、ＮＭＯＳ９４とスイッチ９２ａの両方がオン状態となる。しかしながら、実施例３の構成では、スイッチ９２ａに対して直列にダイオード９２ｃが接続されているので、ＮＭＯＳ９４とスイッチ９２ａの両方がオン状態となっても、ダイオード９２ｃが直流電源９０の正極と負極との短絡を防止する。これにより、直流電源９０に過剰な負荷がかかることが防止される。なお、ノイズ等の影響によって、ＮＭＯＳ９４とスイッチ９２ａの両方がオンするおそれがある。したがって、短絡防止用のダイオード９２ｃは、実施例１、２または後述する他の実施例において採用されてもよい。

図９に示すように、実施例４のゲート電圧制御回路は、スイッチ９２ａに対して直列に接続されている２つのダイオード９２ｄ、９２ｅを有している。つまり、スイッチ９２ａとダイオード９２ｄとダイオード９２ｅの直列回路が、一次コイル８０ａに対して並列に接続されている。ダイオード９２ｄは、カソードが直流電源９０の正極側を向き、アノードが直流電源９０の負極側を向く向きで接続されている。ダイオード９２ｅは、カソードが直流電源９０の正極側を向き、アノードが直流電源９０の負極側を向く向きで接続されている。なお、図９では、ダイオード９２ｄ、９２ｅがスイッチ９２ａと配線９３の間に接続されているが、スイッチ９２ａ、ダイオード９２ｄ、ダイオード９２ｅが並ぶ順序はどのような順序であってもよい。

ダイオード９２ｄのアノードとカソードの間には、スイッチ９２ｆが接続されている。スイッチ９２ｆの制御端子には、信号伝達用制御装置９２ｇが接続されている。絶縁素子４４から信号伝達用制御装置９２ｇに、電位ＶＨの値を示す信号が送信される。信号伝達用制御装置９２ｇは、受信した電位ＶＨの値に応じて、スイッチ９２ｆの制御端子に信号ＶＰ３を印加する。

図１０は、実施例４のゲート電圧制御回路の動作を示している。実施例４では、電位ＶＨが、第１基準値よりも大きい第１範囲にある場合と、電位ＶＨが第１基準値以下であり、かつ、第２基準値よりも大きい第２範囲にある場合と、電位ＶＨが第２基準値以下である第３範囲にある場合の３つの場合に応じて一次回路５０ａから電圧調整回路４０に信号を送信する。図１０の期間Ｔ１は第１範囲の場合の動作を示しており、図１０の期間Ｔ２は第２範囲の場合の動作を示しており、図１０の期間Ｔ３は第３範囲の場合の動作を示している。

電位ＶＨが第１範囲にある場合（期間Ｔ１）には、信号伝達用制御装置９２ｂがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ２を高電位Ｖｏｎに制御する。また、この場合には、信号伝達用制御装置９２ｇがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ３を高電位Ｖｏｎに制御する。したがって、期間Ｔ１では、オフ期間Ｔｏｆｆの後半の一部で、スイッチ９２ａとスイッチ９２ｆがオンする。スイッチ９２ｆがオンすると、ダイオード９２ｄのアノードとカソードの間が短絡する。さらに、スイッチ９２ａがオンすると、一次コイル８０ａの両端間が、スイッチ９２ａ、スイッチ９２ｆ及びダイオード９２ｅによって接続される。したがって、期間Ｔ１では、オフ期間Ｔｏｆｆの後半の一部で、一次コイル８０ａの両端間の電圧ＶＬ１が、ダイオード９２ｅの順方向電圧降下と略等しい電圧ＶＦＬａとなる。このため、このタイミングでは、二次コイル８０ｂの両端間の電圧ＶＬ２が、電圧ＶＦＬａに対応する電圧ＶＦＬｂとなる。

電位ＶＨが第２範囲にある場合（期間Ｔ２）には、信号伝達用制御装置９２ｂがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ２を高電位Ｖｏｎに制御する。したがって、オフ期間Ｔｏｆｆの後半の一部で、スイッチ９２ａがオンする。他方、この場合には、信号伝達用制御装置９２ｇがオフ期間Ｔｏｆｆの全体で信号ＶＰ３を低電位Ｖｏｆｆに維持する。したがって、オフ期間Ｔｏｆｆの全体で、スイッチ９２ｆがオフに維持される。このため、この場合には、スイッチ９２ａがオンすることで、一次コイル８０ａの両端間が、スイッチ９２ａ、ダイオード９２ｄ及びダイオード９２ｅによって接続される。したがって、オフ期間Ｔｏｆｆの後半の一部で、一次コイル８０ａの両端間の電圧ＶＬ１が、ダイオード９２ｄの順方向電圧降下とダイオード９２ｅの順方向電圧降下とを加算した電圧ＶＦＨａとなる。つまり、期間Ｔ２における中間電圧ＶＦＨａが、期間Ｔ１における中間電圧ＶＦＬａよりも大きくなる。このため、このときに二次コイル８０ｂに生じる電圧ＶＬ２も、中間電圧ＶＦＬｂよりも高い中間電圧ＶＦＨｂとなる。

電位ＶＨが第３範囲にある場合（期間Ｔ３）には、信号伝達用制御装置９２ｂがオフ期間Ｔｏｆｆの全体で信号ＶＰ２を低電位Ｖｏｆｆに維持し、信号伝達用制御装置９２ｇがオフ期間Ｔｏｆｆの全体で信号ＶＰ２を低電位Ｖｏｆｆに維持する。したがって、期間Ｔ３においては、変動電圧ＶＬ１、ＶＬ２は中間電圧を有さない。

検出回路７１は、二次コイル８０ｂの両端間の変動電圧ＶＬ２を検出し、変動電圧ＶＬ２が、中間電圧ＶＦＬｂを有するか、中間電圧ＶＦＨｂを有するか、中間電圧を有さないかを判定する。これによって、検出回路７１は、電位ＶＨが第１範囲にあるか、第２範囲にあるか、第３範囲にあるかを判定する。その判定結果に基づいて、電圧調整回路４０は、ＩＧＢＴ３６ａのスイッチング速度を変更する。つまり、電位ＶＨが第１範囲にある場合（高い場合）には、ＩＧＢＴ３６ａのスイッチング速度を低速にする。電位ＶＨが第２範囲にある場合（中程度の場合）には、ＩＧＢＴ３６ａのスイッチング速度を中速にする。電位ＶＨが第３範囲にある場合（低い場合）には、ＩＧＢＴ３６ａのスイッチング速度を高速にする。

このように、実施例４の構成によれば、中間電圧の大きさを信号として用いることができる。この構成によれば、より詳細な情報を電圧調整回路４０に送信することができるので、より細かくＩＧＢＴ３６ａを制御することができる。

なお、実施例４において、ダイオード９２ｅを省略してもよい。

図１１に示すように、実施例５のゲート電圧制御装置は、信号生成回路７２と特性検出器７４を有している。また、実施例５では、一次回路５０ａが、波形検出回路９６を有している。

特性検出器７４は、二次コイル８０ｂに接続されている回路のいずれかの特性を検出する。例えば、特性検出器７４は、電圧調整回路４０においてエラーが生じていないか否かを示す値を検出する。以下では、特性検出器７４が検出する特性を、特性Ｘという。

信号生成回路７２は、配線６１ａと配線６２の間に接続されている。すなわち、信号生成回路７２は、二次コイル８０ｂに対して並列に接続されている。信号生成回路７２は、ＮＭＯＳ７２ａ、信号伝達用制御装置７２ｂ及びダイオード７２ｃを有している。

ＮＭＯＳ７２ａのソースは、配線６２に接続されている。ＮＭＯＳ７２ａのドレインは、ダイオード７２ｃのカソードに接続されている。ダイオード７２ｃのアノードは、配線６１ａに接続されている。つまり、配線６１ａと配線６２の間（すなわち、二次コイル８０ｂの両端間）に、ＮＭＯＳ７２ａとダイオード７２ｃが直列に接続されている。ダイオード７２ｃは、カソードが配線６２側を向き、アノードが配線６１ａ側を向く向きで接続されている。

信号伝達用制御装置７２ｂは、ＮＭＯＳ７２ａのゲートに接続されている。信号伝達用制御装置７２ｂは、ＮＭＯＳ７２ａのゲートに信号ＶＰ４を印加することによって、ＮＭＯＳ７２ａをスイッチングさせる。特性検出器７４から信号伝達用制御装置７２ｂに、特性Ｘの値が送信される。信号伝達用制御装置７２ｂは、受信した特性Ｘの値に応じてＮＭＯＳ７２ａをスイッチングさせる。信号伝達用制御装置７２ｂは、検出回路７１で検出される変動電圧ＶＬ２の周期に同期させて、ＮＭＯＳ７２ａをスイッチングさせる。すなわち、ＮＭＯＳ７２ａのスイッチング周期は、変動電圧ＶＬ２の周期と等しい。また、信号伝達用制御装置７２ｂは、ＮＭＯＳ７２ａのスイッチングパターンを、特性Ｘの値に応じて変更する。

波形検出回路９６は、グランドを基準として配線９３の電位を検出する。波形検出回路９６で検出される電位は、一次コイル８０ａの両端間の電圧ＶＬ１から直流電源９０の出力電圧Ｖ１（固定値）を減算した値と一致する。したがって、波形検出回路９６は、実質的に一次コイル８０ａの両端間の電圧ＶＬ１を検出している。

実施例５のゲート電圧制御回路のその他の構成は、実施例１のゲート電圧制御回路５０と等しい。

図１２は、実施例５のゲート電圧制御回路の動作を示している。図１２の期間Ｔ４は、電位ＶＨが基準値よりも大きく、かつ、特性Ｘが基準値以下の場合を示している。電位ＶＨが基準値よりも大きいので、信号電圧印加回路９２が、図４の期間Ｔ１と同様に信号ＶＰ２を制御する。したがって、期間Ｔ４においては、各オフ期間Ｔｏｆｆの後半の一部で、信号ＶＰ２が高電位Ｖｏｎに制御される。また、特性Ｘが基準値以下の場合には、信号生成回路７２は、信号ＶＰ４を常時低電位Ｖｏｆｆに維持する。したがって、期間Ｔ４においては、ＮＭＯＳ７２ａが常時オフしている。したがって、実施例５の期間Ｔ４においては、電圧ＶＬ１、ＶＬ２の波形が、実施例１の期間Ｔ１と同様の波形となる。すなわち、期間Ｔ４においては、電圧ＶＬ１、ＶＬ２が、オフ期間Ｔｏｆｆの後半の一部で中間電圧Ｖ０となる。

図１２の期間Ｔ５は、電位ＶＨが基準値以下であり、かつ、特性Ｘが基準値以下の場合を示している。電位ＶＨが基準値以下であるので、信号電圧印加回路９２が、図４の期間Ｔ２と同様に、信号ＶＰ２を低電位Ｖｏｆｆに制御する。したがって、期間Ｔ５においては、スイッチ９２ａが常時オフしている。また、特性Ｘが基準値以下であるので、信号生成回路７２は、期間Ｔ４と同様に、信号ＶＰ４を常時低電位Ｖｏｆｆに維持する。したがって、期間Ｔ５においては、ＮＭＯＳ７２ａが常時オフしている。したがって、実施例５の期間Ｔ５においては、電圧ＶＬ１、ＶＬ２の波形が、実施例１の期間Ｔ１と同様の波形となる。すなわち、期間Ｔ５においては、電圧ＶＬ１、ＶＬ２が中間電圧を有さない。

図１２の期間Ｔ６は、電位ＶＨが基準値以下であり、かつ、特性Ｘが基準値よりも大きい場合を示している。電位ＶＨが基準値以下であるので、信号電圧印加回路９２が、信号ＶＰ２を低電位Ｖｏｆｆに制御する。したがって、期間Ｔ６においては、スイッチ９２ａが常時オフしている。また、特性Ｘが基準値よりも大きいと、信号生成回路７２は、各オフ期間Ｔｏｆｆの後半の一部で、信号ＶＰ４を高電位Ｖｏｎに制御する。したがって、各オフ期間Ｔｏｆｆの後半の一部でＮＭＯＳ７２ａがオンする。ＮＭＯＳ７２ａがオンすると、ＮＭＯＳ７２ａとダイオード７２ｃによって二次コイル８０ｂの両端間が接続される。すると、二次コイル８０ｂの両端間の電圧ＶＬ２が、ダイオード７２ｃの順方向電圧降下と略等しい電圧ＶＦ２ｂとなる。このため、一次コイル８０ａの両端間の電圧ＶＬ１が、電圧ＶＦ２ｂに対応する電圧ＶＦ２ａとなる。なお、電圧ＶＦ２ａ、ＶＦ２ｂは、極めて小さい電圧であり、電圧Ｖ０と略等しい。したがって、期間Ｔ６においては、電圧ＶＬ１、ＶＬ２の波形が、期間Ｔ４と略同じとなる。

実施例５では、検出回路７１が、二次コイル８０ｂの両端間の電圧ＶＬ２を検出し、各周期における電圧ＶＬ２の波形が中間電圧を有するか否かを判定する。なお、実施例５では、電位ＶＨが基準値よりも大きい場合（例えば、図１２の期間Ｔ４）と特性Ｘが基準値よりも大きい場合（例えば、図１２の期間Ｔ６）のいずれでも電圧ＶＬ２が中間電圧を有する。このため、中間電圧の有無のみでは、電位ＶＨが基準値よりも大きいか否かを判定することができない。このため、実施例５では、特性検出器７４から検出回路７１に特性Ｘの値が送信される。検出回路７１は、特性Ｘが基準値よりも高いか否かを判定する。検出回路７１は、特性Ｘが基準値よりも低く、かつ、電圧ＶＬ２が中間電圧を有する場合に、電位ＶＨが基準値よりも大きいと判断する。その他の場合には、検出回路７１は、電位ＶＨが基準値以下と判断する。したがって、実施例５の構成によれば、電位ＶＨが基準値よりも大きいか否かによって、ＩＧＢＴ３６ａのスイッチング速度を変更することができる。

また、実施例５では、波形検出回路９６が、一次コイル８０ａの両端間の電圧ＶＬ１を検出し、各周期における電圧ＶＬ１の波形が中間電圧を有するか否かを判定する。これによって、波形検出回路９６は、特性Ｘが基準値よりも大きいか否かを判定する。なお、実施例５では、電位ＶＨが基準値よりも大きい場合（例えば、図１２の期間Ｔ４）と特性Ｘが基準値よりも大きい場合（例えば、図１２の期間Ｔ６）のいずれでも電圧ＶＬ１が中間電圧を有する。このため、中間電圧の有無のみでは、特性Ｘが基準値よりも大きいか否かを判定することができない。このため、実施例５では、絶縁素子４４から波形検出回路９６に電位ＶＨの値が送信される。波形検出回路９６は、電位ＶＨが基準値よりも大きいか否かを判定する。波形検出回路９６は、電位ＶＨが基準値よりも低く、かつ、電圧ＶＬ１が中間電圧を有する場合に、特性Ｘが基準値よりも大きいと判断する。その他の場合には、波形検出回路９６は、特性Ｘが基準値以下と判断する。したがって、実施例５の構成によれば、一次回路５０ａが、特性Ｘが基準値よりも大きいか否かの情報を受信することができる。

以上に説明したように、実施例５の構成によれば、一次回路５０ａから電圧調整回路４０に、電位ＶＨを示す信号を送信することができる。また、実施例５の構成によれば、二次コイル８０ｂ側の回路から一次回路５０ａに、特性Ｘを示す信号を送信することができる。

なお、実施例５では、信号生成回路７２がダイオード７２ｃを有していたが、信号生成回路７２がダイオード７２ｃを有していなくてもよい。また、ＮＭＯＳ７２ａとダイオード７２ｃの位置が入れ替わっていてもよい。

また、全ての二次コイル８０ｂに対して信号生成回路７２が設けられていてもよいし、いずれか１つの二次コイル８０ｂのみに対して信号生成回路７２が設けられていてもよい。

上述した実施例５では、電位ＶＨが基準値よりも大きい場合（図１２の期間Ｔ４）と特性Ｘが基準値よりも大きい場合（図１２の期間Ｔ６）とで、電圧ＶＬ１の波形が同一であり、電圧ＶＬ２の波形が同一であった。このため、電位ＶＨが基準値よりも大きく、かつ、特性Ｘが基準値よりも大きい場合に、一次回路５０ａと二次コイル８０ｂ側の回路の間で信号の送受信が困難となる。このため、図１３に示すように、電位ＶＨが基準値よりも大きい場合（期間Ｔ４）と特性Ｘが基準値よりも大きい場合（期間Ｔ６）とで、中間電圧を生じさせるタイミングを変更してもよい。すなわち、期間Ｔ４と期間Ｔ６とで、電圧ＶＬ１、ＶＬ２の波形が異なっていてもよい。

図１４に示すように、実施例７では、信号生成回路７２が、ＮＭＯＳ７２ａに対して直列に接続されている２つのダイオード７２ｄ、７２ｅを有している。つまり、ＮＭＯＳ７２ａとダイオード７２ｄとダイオード７２ｅの直列回路が、二次コイル８０ｂに対して並列に接続されている。ダイオード７２ｄは、カソードが配線６２側を向き、アノードが配線６１ａ側を向く向きで接続されている。ダイオード７２ｅは、カソードが配線６２側を向き、アノードが配線６１ａ側を向く向きで接続されている。なお、図１４では、ダイオード７２ｄ、７２ｅがＮＭＯＳ７２ａと配線６１ａの間に接続されているが、ＮＭＯＳ７２ａ、ダイオード７２ｄ、ダイオード７２ｅが並ぶ順序はどのような順序であってもよい。

ダイオード７２ｄのアノードとカソードの間には、ＮＭＯＳ７２ｆが接続されている。ＮＭＯＳ７２ｆのゲートには、信号伝達用制御装置７２ｇが接続されている。信号伝達用制御装置７２ｇには、特性Ｘの値が送信される。信号伝達用制御装置７２ｇは、受信した特性Ｘの値に応じて、ＮＭＯＳ７２ｆのゲートに信号ＶＰ５を印加する。

実施例７において、電位ＶＨが基準値よりも高い場合の動作は、図１２の期間Ｔ４と同じである。実施例７において、電位ＶＨが基準値以下の場合の動作が、図１５に示されている。図１５では、電位ＶＨが基準値以下であるので、信号ＶＰ２は低電位Ｖｏｆｆに維持されており、スイッチ９２ａは常時オフしている。実施例７では、特性Ｘが、第１基準値よりも大きい第１範囲にある場合と、特性Ｘが第１基準値以下であり、かつ、第２基準値よりも大きい第２範囲にある場合と、特性Ｘが第２基準値以下である第３範囲にある場合の３つの場合に応じて二次コイル８０ｂ側の回路から一次回路５０ａに信号が送信される。図１５の期間Ｔ７は第１範囲の場合の動作を示しており、図１５の期間Ｔ８は第２範囲の場合の動作を示しており、図１５の期間Ｔ９は第３範囲の場合の動作を示している。

特性Ｘが第１範囲にある場合（期間Ｔ７）には、信号伝達用制御装置７２ｂがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ４を高電位Ｖｏｎ制御する。また、この場合には、信号伝達用制御装置７２ｇがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ５を高電位Ｖｏｎに制御する。したがって、オフ期間Ｔｏｆｆの後半の一部で、ＮＭＯＳ７２ａとＮＭＯＳ７２ｆがオンする。ＮＭＯＳ７２ｆがオンすると、ダイオード７２ｄのアノードとカソードの間が短絡する。さらに、ＮＭＯＳ７２ａがオンすると、二次コイル８０ｂの両端間が、ＮＭＯＳ７２ａ、ＮＭＯＳ７２ｆ及びダイオード７２ｅによって接続される。したがって、オフ期間Ｔｏｆｆの後半の一部で、二次コイル８０ｂの両端間の電圧ＶＬ２が、ダイオード９２ｅの順方向電圧降下と略等しい電圧ＶＦＬ２ｂとなる。このため、このタイミングでは、一次コイル８０ａの両端間の電圧ＶＬ１が、電圧ＶＦＬ２ｂに対応する電圧ＶＦＬ２ａとなる。

特性Ｘが第２範囲にある場合（期間Ｔ８）には、信号伝達用制御装置７２ｂがオフ期間Ｔｏｆｆの後半の一部で信号ＶＰ４を高電位Ｖｏｎに制御する。したがって、オフ期間Ｔｏｆｆの後半の一部で、ＮＭＯＳ７２ａがオンする。他方、この場合には、信号伝達用制御装置７２ｇがオフ期間Ｔｏｆｆの全体で信号ＶＰ５を低電位Ｖｏｆｆに維持する。したがって、オフ期間Ｔｏｆｆの全体で、ＮＭＯＳ７２ｆがオフに維持される。したがって、ＮＭＯＳ７２ａがオンすることで、二次コイル８０ｂの両端間が、ＮＭＯＳ７２ａ、ダイオード７２ｄ及びダイオード７２ｅによって接続される。したがって、オフ期間Ｔｏｆｆの後半の一部で、二次コイル８０ｂの両端間の電圧ＶＬ２が、ダイオード７２ｄの順方向電圧降下とダイオード７２ｅの順方向電圧降下とを加算した電圧ＶＦＨ２ｂとなる。つまり、期間Ｔ８における中間電圧ＶＦＨ２ｂが、期間Ｔ７における中間電圧ＶＦＬ２ｂよりも大きくなる。このため、このときに一次コイル８０ａに生じる電圧ＶＬ１も、中間電圧ＶＦＬ２ａよりも高い中間電圧ＶＦＨ２ａとなる。

特性Ｘが第３範囲にある場合（期間Ｔ３）には、信号伝達用制御装置７２ｂがオフ期間Ｔｏｆｆの全体で信号ＶＰ４を低電位Ｖｏｆｆに維持し、信号伝達用制御装置７２ｇがオフ期間Ｔｏｆｆの全体で信号ＶＰ５を低電位Ｖｏｆｆに維持する。したがって、期間Ｔ９においては、変動電圧ＶＬ１、ＶＬ２は中間電圧を有さない。

波形検出回路９６は、一次コイル８０ａの両端間の変動電圧ＶＬ１を検出し、変動電圧ＶＬ１が、中間電圧ＶＦＬ２ａを有するか、中間電圧ＶＦＨ２ａを有するか、中間電圧を有さないかを判定する。これによって、波形検出回路９６は、特性Ｘが第１範囲にあるか、第２範囲にあるか、第３範囲にあるかを判定する。

このように、実施例７の構成によれば、中間電圧の大きさを信号として用いることができる。この構成によれば、より詳細な情報を二次コイル８０ｂ側の回路から一次回路５０ａに送信することができる。

なお、実施例７において、ダイオード７２ｅを省略してもよい。

実施例８のゲート電圧制御回路の構成は、実施例５（図１１）のゲート電圧制御回路の構成と等しい。図１６は、実施例５のゲート電圧制御回路の動作を示している。図１６の期間Ｔ１０は、特性Ｘが基準値よりも大きく、かつ、電位ＶＨが基準値以下の場合を示している。図１６の期間Ｔ１１は、特性Ｘが基準値よりも大きく、かつ、電位ＶＨが基準値よりも大きい場合を示している。図１６の期間Ｔ１２は、特性Ｘが基準値よりも小さく、かつ、電位ＶＨが基準値よりも大きい場合を示している。図１６の期間Ｔ１０においては、電圧ＶＬ１、ＶＬ２の中間電圧がオフ期間Ｔｏｆｆの先頭に設けられている。中間電圧の位置を除いて、期間Ｔ１０におけるゲート電圧制御回路の動作は、図１２の期間Ｔ６における動作と等しい。また、図１６の期間Ｔ１２においては、電圧ＶＬ１、ＶＬ２の中間電圧がオフ期間Ｔｏｆｆの最後に設けられている。中間電圧の位置を除いて、期間Ｔ１２におけるゲート電圧制御回路の動作は、図１２の期間Ｔ４における動作と等しい。このように、特性Ｘが基準値よりも大きいことを示す中間電圧（期間Ｔ１０の中間電圧）が、電位ＶＨが基準値よりも大きいことを示す中間電圧（期間Ｔ１２の中間電圧）よりもオフ期間Ｔｏｆｆ内において前側に設定されている。

期間Ｔ１１においては、特性Ｘが基準値よりも大きいので、オフ期間Ｔｏｆｆの先頭で信号伝達用制御装置７２ｂがＮＭＯＳ７２ａをオンさせる。このため、オフ期間Ｔｏｆｆの先頭で、電圧ＶＬ１、ＶＬ２に中間電圧が発生する。すると、波形検出回路９６がオフ期間Ｔｏｆｆの先頭で中間電圧を検出する。これによって、一次回路５０ａが、特性Ｘが基準値よりも大きいことを示す信号を受信する。オフ期間Ｔｏｆｆの先頭で波形検出回路９６が中間電圧を検出すると、その旨の信号が波形検出回路９６から信号伝達用制御装置９２ｂに送信される。すると、信号伝達用制御装置９２ｂは、電位ＶＨが基準値よりも高い場合でも、残りのオフ期間Ｔｏｆｆの間は信号ＶＰ２を低電位Ｖｏｆｆに維持することで、スイッチ９２ａをオフに維持する。このため、電位ＶＨが基準値よりも高いことを示す信号が送信されない。このように、電位ＶＨが基準値よりも大きく、かつ、特性Ｘが基準値よりも大きい場合には、電位ＶＨが基準値よりも大きいことを示す信号の送信が省略される。この構成によれば、期間Ｔ１０、Ｔ１１、Ｔ１２のいずれにおいても、１周期分の変動電圧ＶＬ２を時間で積分した値が等しい。このため、期間Ｔ１０、Ｔ１１及びＴ１２の間で、電圧調整回路４０に供給されるエネルギーに差が生じ難い。この構成によれば、電圧調整回路４０により安定して電力を供給することができる。

上述した実施例１〜８において、変動電圧ＶＬ１、ＶＬ２の複数周期分の波形によって電位ＶＨの情報を一次回路５０ａから電圧調整回路４０に送信してもよい。例えば、図４の期間Ｔ１における変動電圧ＶＬ１（ＶＬ２）の波形を符号「０」を示すものとして用い、図４の期間Ｔ２における変動電圧ＶＬ１（ＶＬ２）の波形を符号「１」を示すものとして用い、複数周期分の変動電圧によって符号「１」と符号「０」を羅列した信号を送信してもよい。この構成によれば、一次回路５０ａと電圧調整回路４０の間でシリアル通信を行うことができる。また、シリアル通信によって、二次コイル８０ｂ側の回路（信号生成回路７２）から一次回路５０ａへ信号を送信してもよい。

例えば、信号伝達用制御装置９２ｂが電位ＶＨの値そのものを示すシリアル信号を一次コイル８０ａに印加し、検出回路７１がそのシリアル信号を受信してもよい。そして、検出回路７１で、電位ＶＨが基準値よりも大きいか否かを判定し、判定結果を電圧調整回路４０に送信してもよい。

なお、上述した実施例１〜９では、一次回路５０ａから電圧調整回路４０へ電位ＶＨの値を送信したが、その他の物理量（例えば、特定の配線における電流、特定の素子の温度、外部からの指令信号等）を送信してもよい。また、上述した実施例１〜９では、二次コイル８０ｂ側の回路から一次回路５０ａへ特性Ｘの値（エラーが生じているか否かを示す値）を送信したが、その他の値（例えば、ＩＧＢＴ３６ａの温度等）を送信してもよい。

また、上述した実施例１〜９では、電位ＶＨの値に応じてＩＧＢＴ３６ａのスイッチング速度を変更した。しかしながら、ゲート電圧の変化パターンのその他の特性（例えば、オン電圧またはオフ電圧の大きさ、オン電圧の印加期間とオフ電圧の印加期間の比（すなわち、デューティ比）等）を変更してもよい。

上述した実施例の各構成要素と、請求項の各構成要素との関係について説明する。実施例の検出回路４２は、請求項の検出回路の一例である。実施例のＮＭＯＳ９４は、請求項の給電用スイッチング素子の一例である。実施例のスイッチ９２ａは、請求項の第１信号伝達用スイッチング素子の一例である。実施例の図８の期間Ｔ１における電圧ＶＬ１の立ち上がり波形は、請求項のマイナス電圧期間から中間電圧期間を経てプラス電圧期間に至る立ち上がり波形の一例である。実施例の図８の期間Ｔ２における電圧ＶＬ１の立ち上がり波形は、請求項のマイナス電圧期間から中間電圧期間を経ないでプラス電圧期間に至る立ち上がり波形の一例である。実施例の図１０の構成は、請求項の検出回路から送信される信号に応じて中間電圧の大きさが変化する構成の一例である。実施例のダイオード９２ｃは、請求項の第１信号伝達用スイッチング素子に対して直列に、カソードが直流電源の前記正極側を向く向きで接続されているダイオードの一例である。実施例のＮＭＯＳ７２ａは、請求項の第２信号伝達用スイッチング素子の一例である。実施例の波形検出回路９６は、請求項の波形検出回路の一例である。実施例の図１３、１６において電圧Ｖ０が印加される期間は、請求項の第１期間の一例である。実施例の図１３、１６において電圧ＶＦ２ｂが印加される期間は、請求項の第２期間の一例である。

本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。

本明細書が開示する一例の構成では、一次回路が、直流電源と、給電用スイッチング素子と、第１信号伝達用スイッチング素子と、給電用制御装置と、第１信号伝達用制御装置を有している。直流電源の正極は、各一次コイルの一端に接続されている。給電用スイッチング素子は、各一次コイルの他端と直流電源の負極の間に接続されている。第１信号伝達用スイッチング素子は、各一次コイルに並列に接続されている。給電用制御装置は、給電用スイッチング素子を周期的にスイッチングさせる。第１信号伝達用制御装置は、給電用スイッチング素子のスイッチング周期に同期して第１信号伝達用スイッチング素子をスイッチングさせ、検出回路から送信される信号に応じて第１信号伝達用スイッチング素子のスイッチングパターンを変更する。

この構成によれば、給電用スイッチング素子のスイッチングによって、各一次コイル及び各二次コイルに変動電圧を生じさせることができる。また、信号（すなわち、物理量）に応じて第１信号伝達用スイッチング素子のスイッチングパターンを変更することによって、各一次コイル及び各二次コイルに生じる変動電圧の波形を変化させることができる。

本明細書が開示する一例の構成では、複数種類の波形のうちの一つが、プラス電圧に維持されるプラス電圧期間と、マイナス電圧に維持されるマイナス電圧期間と、プラス電圧より小さくマイナス電圧より大きい中間電圧に維持される中間電圧期間を有する。

プラス電圧は、絶縁トランスの誘導起電力によって生成することができる。マイナス電圧は、絶縁トランスに接続する直流電源によって生成することができる。また、プラス電圧とマイナス電圧の間の中間電圧は、容易に生成することができる。したがって、この構成によれば、容易に変動電圧を生成することができる。

中間電圧を生成する上記の構成においては、複数種類の波形が、第１波形と第２波形を有しており、第１波形と第２波形の間で、プラス電圧期間の長さ、マイナス電圧期間の長さ、及び、中間電圧期間の長さが等しく、第１波形と第２波形の間で中間電圧期間の時期が異なっていてもよい。

この構成によれば、第１波形と第２波形の間で各期間の長さが等しいので、第１波形と第２波形の間で一次回路から二次回路に送られるエネルギーに差が生じ難い。したがって、この構成によれば、より安定して各電圧調整回路に電力を供給することができる。

中間電圧を生成する上記の構成においては、複数種類の波形のうちの一つが、マイナス電圧期間から中間電圧期間を経てプラス電圧期間に至る立ち上がり波形を有しており、他の一つが、マイナス電圧期間から中間電圧期間を経ないでプラス電圧期間に至る立ち上がり波形を有していてもよい。

ゲート電圧制御装置の動作状態によっては、各二次コイルに流れる電流が略ゼロまで低下する場合がある。すると、各二次コイルでリンギングが生じ、各二次コイルに生じる電圧が振動する。リンギングが生じている間に一次コイルに中間電圧が印加されても、二次コイル側で中間電圧に対応する電圧を検出することは難しい。上記の構成では、波形の立ち上がりにおいて中間電圧が印加される。波形の立ち上がりにおいてリンギングが生じることはないので、二次コイル側で確実に中間電圧に対応する電圧を検出することができる。

中間電圧を生成する上記の構成においては、検出回路から送信される信号に応じて中間電圧の大きさが変化してもよい。

この構成によれば、中間電圧の大きさによって情報を送信することができる。

本明細書が開示する一例の構成では、第１信号伝達用スイッチング素子に対して直列に、カソードが直流電源の正極側を向く向きで接続されているダイオードをさらに有する。

ノイズ等の影響により、第１信号伝達用スイッチング素子と給電用スイッチング素子の両方がオン状態になる場合がある。上記の構成によれば、第１信号伝達用スイッチング素子と給電用スイッチング素子の両方がオン状態になっても、直流電源の正極と負極が短絡することがダイオードによって防止される。このため、直流電源に過大な負荷が加わることを防止することができる。

本明細書が開示する一例の構成では、少なくとも１つの二次コイルに接続されている信号生成回路をさらに有している。信号生成回路が、二次コイルの両端間に接続されている第２信号伝達用スイッチング素子と、第２信号伝達用スイッチング素子を制御する第２信号伝達用制御装置を有している。一次回路が、一次コイルに生じる変動電圧の波形を検出する波形検出回路を有している。

この構成では、第２信号用スイッチング素子をスイッチングすることで、一次コイル及び二次コイルに生じる変動電圧の波形を制御することができる。第２信号伝達用スイッチング素子をスイッチングさせ、一次回路で一次回路に生じる変動電圧の波形を検出することで、二次コイル側の回路から一次回路に信号を送信することができる。

二次コイル側の回路から一次回路に信号を送信する上記構成においては、第１信号伝達用制御装置は、検出回路から送信される信号が特定の信号である場合に、給電用制御装置が給電用スイッチング素子をオフに維持するオフ期間の一部である第１期間で第１信号伝達用スイッチング素子をオンさせてもよい。また、第２信号伝達用制御装置は、特定の場合に、オフ期間の一部である第２期間で第２信号伝達用スイッチング素子をオンさせてもよい。また、第１期間と第２期間が重複しないことが好ましい。

この構成によれば、第１信号伝達用スイッチング素子をオンさせる場合（すなわち、一次回路から二次回路に信号を送信する場合）と第２信号伝達用スイッチング素子をオンさせる場合（すなわち、二次回路から一次回路に信号を送信する場合）とで、期間がずれている。このため、両信号を確実に区別することができる。

第１期間と第２期間が重複しない上記の構成においては、第２期間が第１期間よりも先に設定されていることが好ましい。波形検出回路が第２期間において第２信号伝達用スイッチング素子のオンに対応する電圧を検出したときは、検出回路から送信される信号が特定の信号であっても、第１信号伝達用制御装置が、第１期間で第１信号伝達用スイッチング素子をオンさせないことが好ましい。

このような構成によれば、第１信号伝達用スイッチング素子がオンするとその期間の間は一次コイル及び二次コイルに生じる電圧が小さくなり、第２信号伝達用スイッチング素子がオンするとその期間の間は一次コイル及び二次コイルに生じる電圧が小さくなる。１つの波形において第１信号伝達用スイッチング素子がオンする期間と第２信号伝達用スイッチング素子がオンする期間の両方が存在すると、その波形によって供給されるエネルギーが極端に小さくなる。上記の構成によれば、１つの波形中に第１信号伝達用スイッチング素子がオンする期間と第２信号伝達用スイッチング素子がオンする期間の両方が存在することなくなるので、安定した電力の供給が可能となる。

本明細書が開示する一例の構成では、各電圧調整回路が、二次コイルに生じる変動電圧の複数周期分の波形の種類の組み合わせに応じてゲート電圧の変化パターンを変更する。

この構成によれば、一次回路から各電圧調整回路により複雑な情報を送信することができる。

本明細書が開示する一例の構成では、各電圧調整回路が、二次コイルに生じる変動電圧の波形の種類に応じて、スイッチング素子のスイッチング速度を変更する。

この構成によれば、スイッチング素子で生じるサージを抑制しながら、スイッチング素子で生じる損失を抑制することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ ：モータ駆動回路
１２ ：バッテリ
１４ ：モータ
１６ ：モータ
２０ ：コンバータ回路
２２ ：第１インバータ回路
２４ ：第２インバータ回路
３６ ：ＲＣ−ＩＧＢＴ
４０ ：電圧調整回路
４２ ：検出回路
４４ ：絶縁素子
５０ ：ゲート電圧制御回路
５０ａ：一次回路
７０ ：二次回路
７１ ：検出回路
７２ ：信号生成回路
７２ａ：ＮＭＯＳ
７２ｂ：信号伝達用制御装置
７２ｆ：ＮＭＯＳ
７２ｇ：信号伝達用制御装置
７３ａ：ダイオード
７３ｂ：平滑化コンデンサ
７４ ：特性検出器
８０ ：絶縁トランス
８０ａ：一次コイル
８０ｂ：二次コイル
９０ ：直流電源
９２ ：信号電圧印加回路
９２ａ：ＮＭＯＳ
９２ｂ：信号伝達用制御装置
９２ｆ：ＮＭＯＳ
９２ｇ：信号伝達用制御装置
９４ ：ＮＭＯＳ
９５ ：給電用制御装置
９６ ：波形検出回路

Claims (12)

1. 主電流回路に接続されている複数のスイッチング素子のゲートに印加するゲート電圧を制御するゲート電圧制御装置であり、
   検出回路と、
   一次コイルと二次コイルを有する複数の絶縁トランスと、
   前記各一次コイルに接続されている一次回路と、
   複数の二次回路と、
   複数の電圧調整回路、
   を備えており、
   前記複数の二次回路の各々が、対応する前記二次コイルに接続されており、
   前記複数の電圧調整回路の各々が、対応する前記二次回路及び対応する前記ゲートに接続されており、
   前記検出回路は、物理量を検出し、検出した物理量に対応する信号を前記一次回路に送信し、
   前記一次回路は、複数種類の波形の変動電圧を前記各一次コイルの両端間に印加可能に構成されており、前記検出回路から送信される前記信号に対応した種類の波形の変動電圧を前記各一次コイルの両端間に印加する処理を周期的に実行し、
   前記各二次回路は、前記二次コイルに生じる変動電圧を直流電圧に変換し、
   前記各電圧調整回路は、前記二次回路が変換した前記直流電圧を電源にして動作し、前記ゲート電圧を周期的に変化させ、前記二次コイルに生じる前記変動電圧の波形の種類に応じて前記ゲート電圧の変化パターンを変更する、
   ゲート電圧制御装置。
2. 前記一次回路は、
   前記各一次コイルの一端に正極が接続されている直流電源と、
   前記各一次コイルの他端と前記直流電源の負極の間に接続されている給電用スイッチング素子と、
   前記各一次コイルに並列に接続されている第１信号伝達用スイッチング素子と、
   前記給電用スイッチング素子を周期的にスイッチングさせる給電用制御装置と、
   前記給電用スイッチング素子のスイッチング周期に同期して前記第１信号伝達用スイッチング素子をスイッチングさせ、前記検出回路から送信される前記信号に応じて前記第１信号伝達用スイッチング素子のスイッチングパターンを変更する第１信号伝達用制御装置と、
   を有している請求項１のゲート電圧制御装置。
3. 前記複数種類の波形のうちの一つが、プラス電圧に維持されるプラス電圧期間と、マイナス電圧に維持されるマイナス電圧期間と、前記プラス電圧より小さく前記マイナス電圧より大きい中間電圧に維持される中間電圧期間を有する請求項１または２のゲート電圧制御装置。
4. 前記複数種類の波形が、第１波形と第２波形を有しており、
   前記第１波形と前記第２波形の間で、前記プラス電圧期間の長さ、前記マイナス電圧期間の長さ、及び、前記中間電圧期間の長さが等しく、
   前記第１波形と前記第２波形の間で、前記中間電圧期間の時期が異なる、
   請求項３のゲート電圧制御装置。
5. 前記複数種類の波形のうちの一つが、前記マイナス電圧期間から前記中間電圧期間を経て前記プラス電圧期間に至る立ち上がり波形を有しており、
   他の一つが、前記マイナス電圧期間から前記中間電圧期間を経ないで前記プラス電圧期間に至る立ち上がり波形を有している、
   請求項３または４のゲート電圧制御装置。
6. 前記検出回路から送信される前記信号に応じて前記中間電圧の大きさが変化する、請求項３〜５のいずれかの一項のゲート電圧制御装置。
7. 前記第１信号伝達用スイッチング素子に対して直列に、カソードが前記直流電源の前記正極側を向く向きで接続されているダイオードをさらに有する、
   請求項２のゲート電圧制御装置。
8. 少なくとも１つの二次コイルに接続されている信号生成回路をさらに有しており、
   前記信号生成回路が、
   前記二次コイルの両端間に接続されている第２信号伝達用スイッチング素子と、
   前記第２信号伝達用スイッチング素子を制御する第２信号伝達用制御装置、
   を有しており、
   前記一次回路が、前記一次コイルに生じる変動電圧の波形を検出する波形検出回路
   を有している、
   請求項２のゲート電圧制御装置。
9. 前記第１信号伝達用制御装置は、前記検出回路から送信される前記信号が特定の信号である場合に、前記給電用制御装置が前記給電用スイッチング素子をオフに維持するオフ期間の一部である第１期間で前記第１信号伝達用スイッチング素子をオンさせ、
   前記第２信号伝達用制御装置は、特定の場合に、前記オフ期間の一部である第２期間で前記第２信号伝達用スイッチング素子をオンさせ、
   第１期間と第２期間が重複しない、
   請求項８のゲート電圧制御装置。
10. 前記第２期間が前記第１期間よりも先に設定されており、
    前記波形検出回路が前記第２期間において前記第２信号伝達用スイッチング素子のオンに対応する電圧を検出したときは、前記検出回路から送信される前記信号が前記特定の信号であっても、前記第１信号伝達用制御装置が、前記第１期間で前記第１信号伝達用スイッチング素子をオンさせない、
    請求項９のゲート電圧制御装置。
11. 前記各電圧調整回路が、前記二次コイルに生じる前記変動電圧の複数周期分の波形の種類の組み合わせに応じて前記ゲート電圧の変化パターンを変更する請求項１〜１０のいずれか一項のゲート電圧制御装置。
12. 前記各電圧調整回路が、前記二次コイルに生じる前記変動電圧の波形の種類に応じて、前記スイッチング素子のスイッチング速度を変更する請求項１〜１１のいずれか一項のゲート電圧制御装置。

Images