CN103390991B - 开关电源及提高其输出电流线调整率的电路 - Google Patents

Abstract

本发明提供了一种开关电源及提高其输出电流线调整率的电路，所述电路包括：电压放大器、电压比较器、峰值采样保持电路、误差放大器、电压调节器、RS触发器，其中，峰值采样保持电路对预放大后的采样电压进行采样保持，对预放大后的采样电压的峰值进行保持，产生峰值保持电压；误差放大器对峰值保持电压和外部参考电压进行比较后产生电压控制信号，电压控制信号根据峰值保持电压和外部参考电压的比较结果而升高或降低；电压调节器根据电压控制信号调节输出的内部参考电压的电压值，内部参考电压在电压控制信号升高时降低，内部参考电压在电压控制信号降低时升高。本发明适用参数范围较大，精度高，在改善输出电流线调整率方面优势明显。

Description

开关电源及提高其输出电流线调整率的电路

技术领域

本发明涉及开关电源及其内部电路，尤其涉及一种开关电源及提高其输出电流线调整率的电路。

背景技术

开关电源具有效率高体积小的特点，为电子设备特别是移动电子设备的首选供电电源方案。对于离线式开关电源，通常需要电源具有恒压/恒流输出特性，即当负载电流达到限定电流前可以提供恒定输出电压，当负载电压达到恒定电时电源以恒流模式工作输出恒定电流。

反激式电源可通过检测变压器绕组电压信息实现输出电压电流调节从而满足恒压恒流输出特性的要求，由于省略了电压参考和光耦等器件因而降低系统成本，同时又可满足特定精度的要求，广泛应用于小功率电源适配器和充电器中。

现有技术中，在恒流工作模式下，控制器通过检测变压器初级侧绕组电流实现输出电流调节。控制器以特定开关频率Fsw工作，在每一个工作周期，开关被打开，当检测到流过开关电流到峰值电流Ipk时关断开关。如果开关电源工作在非连续电流模式(DCM)，变压器的电感为L，则根据能量守恒原则，输出电流大小可表示为：

$\mathrm{Iout}=\frac{1}{2}*L*I_{\mathrm{pk}}^2*\mathrm{Fsw}*\mathrm{\η}/\mathrm{Vout}---\left(1\right)$

其中η为转换效率，Vout为输出电压。

无论恒压还是恒流输出模式下，开关电源都要求具有优良的输入线调整率，即当输入电压变化时输出电压或电流需要保持不变。由公式(1)可以看出，在L、Fsw、η和Vout保持不变情况下，输出电流取决于Ipk大小。因此要实现优良的输出电流线调整率，必须保证Ipk在宽输入电压范围内保持不变。

图1示出了一种现有技术中常用的恒流实现电路。在该电路中采用电阻203串联在开关202的源极实现开关电流的检测，其中开关202与变压器201的初级侧线圈串联。电阻203上的电压直接与固定的参考电压vrefoc比较，实现开关峰值电流的限制，当电阻203上的电压cs达到vrefoc时比较器205的输出翻转，将RS触发器206的输出复位为0，并通过驱动电路207关断开关202。因此在每一个开关周期，流过开关202的峰值电流可表示为：

$\mathrm{Ipk}=\frac{\mathrm{vrefoc}}{\mathrm{Rcs}}*\frac{\mathrm{Vin}}{L}*\mathrm{Tdelay}---\left(2\right)$

其中Rcs表示开关202的电阻值，Vin为输入变压器201的直流电压，Tdelay表示比较器205、RS触发器206和驱动电路207的传输延迟时间，L为变压器201的初级侧线圈的电感，vrefoc为参考电压vrefoc的电压值。

图2给出了不同Vin条件下的开关电流波形。在一个较低的输入电压vinl和一个较高输入电压vinh下，由于传输延迟的作用，实际流过开关的峰值电流可表示为：

$\mathrm{Ipkl}=\frac{\mathrm{vrefoc}}{\mathrm{Rcs}}+\mathrm{\ΔIpkl}=\frac{\mathrm{vrefoc}}{\mathrm{Rcs}}+\frac{\mathrm{Vinl}}{L}*\mathrm{Tdelay}---\left(3\right)$

$\mathrm{Ipkh}=\frac{\mathrm{vrefoc}}{\mathrm{Rcs}}+\mathrm{\ΔIpkH}=\frac{\mathrm{vrefoc}}{\mathrm{Rcs}}+\frac{\mathrm{VinH}}{L}*\mathrm{Tdelay}---\left(4\right)$

其中，△Ipkl为较低的输入电压vinl下的差值电流，△IpkH为较高输入电压vinh下的差值电流，其他参数的含义与公式(2)中对应的参数相同。在以上公式(3)和(4)中，由于L和Tdelay保持不变，由于vinh>vinl，因此Ipkh>Ipkl，由于Tdelay的影响，实际输出电流将随输入电压升高，从而增加导致输出电流线调整率变差。

为了提高输出电流的线调整率性能，必须补偿峰值电流Ipk随输入电压的变化，现有技术中已经出现一些补偿方法。

图3示出了现有技术中的一种补偿方法对应的信号曲线，这一方法运用一电阻检测vin并产生一补偿过的电流参考vrefoc，通过调整外部电阻使输入电压改变时电流参考vrefoc的改变量等于Tdelay引起的过电流冲量差，即使得(vrefocl-vrefoch)/Rcs＝△Ipkh-△Ipkl，其中Rcs表示开关的电阻值，△Ipkl为较低的输入电压vinl下的差值电流，△IpkH为较高输入电压vinh下的差值电流，vrefocl为电流参考vrefoc的较小值，vrefoch为电流参考vrefoc的较大值。该方法通过调节电流参考vrefoc，可保证在输入电压变化时流过开关的峰值电流Ipk保持不变。

图4示出了另外一种补偿方法对应的信号曲线，这一方法产生一随时间变化的电流参考信号vrefoc，随开通时间的增加电流参考信号vrefoc的大小增加，在低输入电压时开通时间长，因此对应的电流参考信号vrefocl较大，在高输入电压时开通时间短，因此对应的电流参考信号vrefoch较小，银耳通过设计合适的电流参考信号vrefoc随时间的变化率，可满足输入电压变化时峰值电流Ipk保持不变。

但是现有技术的各种技术方案的适用参数范围较小，精度不高。

发明内容

本发明要解决的技术问题是提供一种开关电源及提高其输出电流线调整率的电路，适用参数范围较大，精度高，在改善输出电流线调整率方面优势明显。

为解决上述技术问题，本发明提供了一种提高开关电源输出电流线调整率的电路，所述开关电源包括变压器、与所述变压器的初级侧线圈串连的开关、与所述开关的输出端串连的采样电阻，所述采样电阻将流过所述开关的电流转换为采样电压，所述电路包括：电压放大器、电压比较器、峰值采样保持电路、误差放大器、电压调节器、RS触发器，其中，

所述电压放大器接收所述采样电压并对其进行预放大；

所述电压比较器的第一输入端与所述电压放大器的输出端相连，第二输入端与所述电压调节器的输出端相连；

所述RS触发器的置位输入端接收时钟信号，复位输入端与所述电压比较器的输出端相连，其输出端产生开关控制信号，所述开关控制信号传输至所述开关的控制端；

所述峰值采样保持电路在所述开关控制信号的控制下对所述预放大后的采样电压进行采样保持，对所述预放大后的采样电压的峰值进行保持，产生峰值保持电压；

所述误差放大器的第一输入端接收所述峰值保持电压，第二输入端接收外部参考电压，对其进行比较后产生电压控制信号，所述电压控制信号根据所述峰值保持电压和外部参考电压的比较结果而升高或降低；

所述电压调节器接收所述外部参考电压，并根据所述电压控制信号调节输出的内部参考电压的电压值，所述内部参考电压在所述电压控制信号升高时降低，所述内部参考电压在所述电压控制信号降低时升高。

可选地，所述电压调节器包括：

第一运算放大器，其同相输入端接收所述外部参考电压，其反相输入端与其输出端相连；

第一电阻，其一端连接所述第一运算放大器的输出端，另一端连接所述电压调节器的输出端；

电压转电流电路，将所述电压控制信号转换为电流信号并传输至所述电压调节器的输出端。

可选地，所述电压转电流电路包括：

第一电流镜，其输入端接收参考电流；

第二电阻，其第一端与所述第一电流镜的输出端相连；

第一NMOS晶体管，其源极连接所述第二电阻的第二端，其栅极接收所述电压控制信号；

第二电流镜，其输入端与所述第一NMOS晶体管的漏极相连；

第三电流镜，其输入端与所述第二电流镜的输出端相连，其输出端与所述电压调节器的输出端相连。

可选地，所述峰值采样电路包括：

脉冲产生电路，接收所述开关控制信号，在所述开关控制信号的上升沿到来时产生复位脉冲信号，在所述开关控制信号的下降沿到来时产生采样脉冲信号；

第二运算放大器，其同相输入端接收所述预放大后的采样电压，其反相输入端连接第一电容的第一端和第三电阻的第一端，所述第一电容的第二端和第三电阻的第二端接地；

第四电流镜，其输入端与所述第二运算放大器的输出端相连；

第二电容，其第一端与所述第四电流镜的输出端相连，第二端接地；

第二NMOS晶体管，其栅极接收所述复位脉冲信号，源极接地，漏极连接所述第二电容的第一端；

PMOS晶体管，其栅极连接所述第二电容的第一端，源极接收偏置电流，漏极接地；

第三NMOS晶体管，其栅极连接所述PMOS晶体管的源极，源极连接所述第一电容和第三电阻的第一端，漏极连接电源正极；

第四NMOS晶体管，其栅极接收所述采样脉冲信号，源极连接第三电容的第一端并输出所述峰值保持电压，漏极连接所述第三NMOS晶体管的源极，所述第三电容的第二端接地。

可选地，所述电路还包括：振荡器，用于产生所述时钟信号。

可选地，所述电路还包括：驱动电路，所述RS触发器输出的开关控制信号通过所述驱动电路驱动后传输至所述开关的控制端。

本发明还提供了一种开关电源，包括上述任一项所述的提高开关电源输出电流线调整率的电路。

与现有技术相比，本发明具有以下优点：

本发明实施例的开关电源及提高其输出电流线调整率的电路中，对采样电压进行采样保持，从而实现对开关的峰值电流的检测，并相应地调整内部参考电压的电压值，进而保持输出电流的恒定。本发明的技术方案适应参数范围广，精度高，在改善输出电流线调整率方面具有明显优势。

附图说明

图1是现有技术中的一种开关电源的电路图；

图2是在未提供任何补偿时开关电源在不同输入电压下的开关电流的曲线图；

图3是现有技术中一种提供补偿后的开关电流与输入电压的曲线图；

图4是现有技术中另一种提供补偿后的开关电流与输入电压的曲线图；

图5是本发明实施例的开关电源的电路图；

图6是本发明实施例的开关电源的工作信号时序图；

图7是本发明实施例的开关电源中的峰值采样保持电路的详细电路图；

图8是本发明实施例的开关电源中的电压调节器的详细电路图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

图5示出了本实施例的开关电源的电路图，本领域技术人员应当理解，图5中主要示出了提高开关电源输出电流线调整率的电路20以及与其直接关联的其他部件，而并未示出完整电路，本领域技术人员应当能够结合公知的外围电路获知该开关电源的完整电路。

参考图5，该开关电源包括变压器501、与变压器501的初级侧线圈串连的开关502、与开关502串连的采样电阻503，采样电阻503将流过开关502的电流转换为采样电压cs，本实施例中开关502采用一晶体管来实现，其源极和漏极分别作为输入、输出端，其栅极作为控制端。

该开关电源还包括有提高开关电源输出电流线调整率的电路20，具体包括：电压放大器511、电压比较器508、峰值采样保持电路504、误差放大电路505、电压调节器506、RS触发器509，此外还包括振荡器507、驱动电路510。

其中，电压放大器511的两个输入端分别与采样电阻503的两端相连，接收采样电压cs并对其进行预放大。

电压比较器508的第一输入端与电压放大器511的输出端相连，第二输入端与电压调节器506的输出端相连，其输出端与RS触发器509的复位输入端相连。电压比较器508用于对预放大后的采样电压vcs以及电压调节器506产生的内部参考电压vrefoc进行比较。本实施例中，预放大后的采样电压vcs传输至电压比较器508的同相输入端，内部参考电压vrefoc传输至电压比较器508的反相输入端。

振荡器507用于产生时钟信号clk，并将其传输至RS触发器509的置位输入端。

RS触发器509的置位输入端连接振荡器507的输出端，用于接收时钟信号clk；RS触发器509的复位输入端连接电压比较器508的输出端；RS触发器509的输出端产生开关控制信号gate，该开关控制信号gate传输至开关502的控制端，用于控制开关502的导通或关断。本实施例中，开关控制信号gate首先通过驱动电路510的驱动后再传输至开关502的控制端。

峰值采样保持电路504接收开关控制信号gate，并在开关控制信号gate的控制下对预放大后的采样电压vcs进行采样保持，对采样电压vcs的峰值进行保持，产生峰值保持电压vcspeak。

误差放大器505的第一输入端(本实施例中为同相输入端)与峰值采样保持电路504的输出端相连，接收峰值保持电压vcspeak；误差放大器505的第二输入端(本实施例中为反相输入端)接收外部参考电压vref。误差放大器505对峰值保持电压vcspeak和外部参考电压vref进行比较后产生电压控制信号vctrl，该电压控制信号vctrl根据峰值保持电压vcspeak和外部参考电压vref的比较结果而升高或降低。作为一个非限制性的例子，本实施例中，在峰值保持电压vcspeak大于外部参考电压vref时，误差放大器505产生的电压控制信号vctrl逐渐升高。

其中，外部参考电压vref可以由内部或外部的参考电压源来提供，其电压值可以是根据实际设计需要而确定的预设的电压值。

电压调节器506接收外部参考电压vref，并根据电压控制信号vctrl调节输出的内部参考电压vrefoc的电压值，内部参考电压vrefoc在电压控制信号vctrl升高时降低，内部参考电压vrefoc在电压控制信号vctrl降低时升高。

图6示出了本实施例的提高开关电源输出电流线调整率的电路的工作信号时序图，结合图5和图6，在每一个开关周期，振荡器507产生的时钟信号clk的上升沿对RS触发器509置位，使其输出结果为逻辑1，即开关控制信号gate为逻辑1；开关控制信号gate经过驱动电路510驱动后传输至开关502的控制端，使得开关502开启。流过开关502的电流在采样电阻503的两端形成采样电压cs，采样电压cs的大小反映了流过开关502的电流大小。采样电压cs经过电压放大器511预放大后，预放大后的采样电压vcs传输至电压比较器508的第一输入端。电压比较器508的另一输入端接收电压调节器506产生的内部参考电压vrefoc。

当预放大后的采样电压vcs达到内部参考电压vrefoc时，电压比较器508的输出电压oc翻转，使得RS触发器509复位，即开关控制信号gate复位为逻辑0，进而使得开关502断开。因而在每一个开关周期，采样电阻503上的峰值电压可表示为：

$\mathrm{cspk}=\frac{\mathrm{vrefoc}}{A}+\frac{\mathrm{Vin}*\mathrm{Tdelay}*\mathrm{Rcs}}{L}---\left(5\right)$

其中，A为电压放大器511的放大倍数，Vin为输入变压器501初级侧线圈的输入电压，Tdelay为电压比较器508和驱动电路510的传输延迟时间，Rcs为采样电阻503的电阻值，L为变压器501初级侧电感值。

在每一个开关周期，峰值采样保持电路504采样保持预放大后的采样电压vcs，并产生峰值保持电压vcspeak。误差放大器505比较峰值保持电压vcspeak和外部参考电压vref，当峰值保持电压vcspeak高于外部参考电压vref时，误差放大器505输出的电压控制信号vctrl升高，进而控制电压调节器506产生的内部参考电压vrefoc降低，从而降低下一个周期的峰值电压cspk。反之，峰值保持电压vcspeak低于外部参考电压vref时，误差放大器505输出的电压控制信号vctrl降低，控制电压调节器506输出的内部参考电压vrefoc升高，从而提高下一个周期的峰值电流cspk。在平衡状态下，峰值采样保持电路504输出的峰值保持电压vcspeak等于外部参考电压vref，因此采样电阻503上的采样电压cs的峰值电压可表示为：

$\mathrm{cspk}=\frac{\mathrm{vcspeak}}{A}=\frac{\mathrm{vref}}{A}---\left(6\right)$

流过开关502的峰值电流可表示为：

$\mathrm{Ipk}=\frac{\mathrm{vref}}{A*\mathrm{Rcs}}---\left(7\right)$

需要说明的是，本实施例中，峰值保持电压vcspeak大于外部参考电压vref时，误差放大器505输出的电压控制信号vctrl升高，进而控制电压调节器506降低输出的内部参考电压vrefoc。当峰值保持电压vcspeak小于外部参考电压vref时，误差放大器505输出的电压控制信号vctrl降低，进而控制电压调节器506升高输出的内部参考电压vrefoc。以上仅是一个非限制性的例子，误差放大器505和电压调节器506输出信号的相位关系包含但并不限于以上的相位设计关系。

图7是图5中的峰值采样保持电路504的详细电路图，包括：脉冲产生电路700，接收开关控制信号gate，在开关控制信号gate的上升沿到来时产生复位脉冲信号rst(本实施例中为正脉冲信号)，在所述开关控制信号gate的下降沿到来时产生采样脉冲信号smp(本实施例中为正脉冲信号)；第二运算放大器701，其同相输入端接收预放大后的采样电压vcs，其反相输入端连接第一电容703的第一端和第三电阻704的第一端，第一电容703的第二端和第三电阻704的第二端接地；第四电流镜，本实施例中包括晶体管M1和M2，其输入端与第二运算放大器701的输出端相连；第二电容702，其第一端与第四电流镜的输出端相连，第二端接地；第二NMOS晶体管M3，其栅极接收复位脉冲信号rst，源极接地，漏极连接第二电容702的第一端；PMOS晶体管M4，其栅极连接第二电容702的第一端，源极接收偏置电流ibia，漏极接地；第三NMOS晶体管M5，其栅极连接PMOS晶体管M4的源极，源极连接第一电容703和第三电阻704的第一端，漏极连接电源正极vdda；第四NMOS晶体管M6，其栅极接收采样脉冲信号smp，源极连接第三电容705的第一端并输出峰值保持电压vcspeak，漏极连接第三NMOS晶体管M5的源极，其中第三电容705的第二端接地。

本实施例中，脉冲产生电路700具体包括：反相器706，其输入端接收开关控制信号gate；延迟器707，其输入端与反相器706的输出端相连；与非门708，其一个输入端与延迟器707的输出端相连，另一个输入端接收开关控制信号gate；反相器709，其输入端连接与非门708的输出端，输出端产生上述复位脉冲信号rst；反相器710，其输入端与延迟器707的输出端相连；与非门711，其一个输入端连接反相器710的输出端，另一个输入端连接反相器706的输出端；反相器712，其输入端连接与非门711的输出端，其输出端产生上述采样脉冲信号smp。

图7所示的峰值采样保持电路中，第四NMOS晶体管M6和第三电容705形成采样保持电路，在开关控制信号gate结束时将第一电容703上的电压保持到第三电容705上；在开关控制信号gate的上升沿到来时，脉冲产生电路700中的706～709产生宽度为Tdelay的复位脉冲信号rst，rst驱动第二NMOS晶体管M3，从而将第二电容702的电压复位为0。在开关控制信号gate为逻辑高电平期间，预放大后的采样电压vcs逐渐升高，第二运算放大器701驱动第四电流镜产生输出电流，对第二电容702充电，使其两端电压升高；第二电容702两端的电压通过PMOS晶体管M4和第三NMOS晶体管M5输出值第一电容703和第三电阻704，然后传输至第二运算放大器701的反相输入端；通过第二运算放大器701的调节作用，使得第一电容703两端的电压跟随预放大后的采样电压vcs变化；当开关控制信号gate的下降沿到来时，预放大后的采样电压vcs下降为0，但其峰值电压被保持在第一电容703上；脉冲产生电路700中的706、707、710、711和712在开关控制信号gate的下降沿到来时产生宽度为Tdelay的采样脉冲信号smp，驱动第四NMOS晶体管M6将第一电容703上的电压保存至第三电容705上。本实施例中，Tdelay为100ns左右，但是Tdelay的设计并没有严格要求，也可以是其他值。

图8示出了图5中的电压调节器506的详细电路图，包括：第一运算放大器801，其同相输入端接收外部参考电压vref，其反相输入端与其输出端相连；第一电阻802，其一端连接第一运算放大器801的输出端，另一端连接电压调节器的输出端，并产生上述内部参考电压vrefoc；电压转电流电路，将电压控制信号vctrl转换为电流信号并传输至电压调节器的输出端。

具体的，上述电压转电流电路包括：第一电流镜，其输入端接收参考电流Iclamp，本实施例中第一电流镜具体包括晶体管M1和M2；第二电阻803，其第一端与第一电流镜的输出端相连；第一NMOS晶体管M7，其源极连接第二电阻803的第二端，其栅极接收电压控制信号vctrl；第二电流镜，其输入端与第一NMOS晶体管M7的漏极相连，本实施例中第二电流镜具体包括晶体管M3和M4；第三电流镜，其输入端与第二电流镜的输出端相连，其输出端与电压调节器的输出端相连，本实施例中第三电流镜具体包括晶体管M5和M6。

第一运算放大器801的如上连接方式实现了电压缓冲器，使得输出端的电压等于外部参考电压vref。电压控制信号vctrl通过第一NMOS晶体管M7之后降低了阈值电压Vt(Vt为第一NMOS晶体管M7的阈值电压)后落在第二电阻803上，因而流过第二电阻803的电流与电压控制信号vctrl相关，通过第二电流镜和第三电流镜后输出，该电流在第一电阻802上形成电压降，从而实现了从电压控制信号vctrl到内部参考电压vrefoc的转换。内部参考电压vrefoc的大小与电压控制信号vcrl的关系可表示为：

vrefoc＝vref-(vctrl-Vt)R₈₀₃/R₈₀₂  (8)

其中，R₈₀₃和R₈₀₂分别表示第二电阻803和第一电阻802的电阻值，vrefoc表示内部参考电压vrefoc的电压值，vref表示外部参考电压vref的电压值，Vt为第一NMOS晶体管M7的阈值电压。

综上，本实施例中的电路在稳定工作状态下，峰值采样保持电路、误差放大器和电压调节器的检测以及调节作用，可以使得采样电压vcs的峰值保持不变，从而保证流过开关的峰值电流不变，极大地改善了恒流输出的线调整率。由于该实现方式是靠自身调节完成的，因此具有非常高的一致性，容易保证批量生产的一致性。

本发明技术方案除了应用于隔离式AC/DC拓扑结构的开关电源外，同样也适用于非隔离式开关电源系统，在任何需要精确控制峰值电流的系统中均可以取得较好的效果。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种提高开关电源输出电流线调整率的电路，所述开关电源包括变压器、与所述变压器的初级侧线圈串连的开关、与所述开关的输出端串连的采样电阻，所述采样电阻将流过所述开关的电流转换为采样电压，其特征在于，所述电路包括：电压放大器、电压比较器、峰值采样保持电路、误差放大器、电压调节器、RS触发器，其中，

所述电压放大器接收所述采样电压并对其进行预放大；

所述电压比较器的第一输入端与所述电压放大器的输出端相连，第二输入端与所述电压调节器的输出端相连；

所述RS触发器的置位输入端接收时钟信号，复位输入端与所述电压比较器的输出端相连，其输出端产生开关控制信号，所述开关控制信号传输至所述开关的控制端；

所述峰值采样保持电路在所述开关控制信号的控制下对所述预放大后的采样电压进行采样保持，对所述预放大后的采样电压的峰值进行保持，产生峰值保持电压；

所述误差放大器的第一输入端接收所述峰值保持电压，第二输入端接收外部参考电压，对其进行比较后产生电压控制信号，所述电压控制信号根据所述峰值保持电压和外部参考电压的比较结果而升高或降低；

所述电压调节器接收所述外部参考电压，并根据所述电压控制信号调节输出的内部参考电压的电压值，所述内部参考电压在所述电压控制信号升高时降低，所述内部参考电压在所述电压控制信号降低时升高。

2.根据权利要求1所述的提高开关电源输出电流线调整率的电路，其特征在于，所述电压调节器包括：

第一运算放大器，其同相输入端接收所述外部参考电压，其反相输入端与其输出端相连；

第一电阻，其一端连接所述第一运算放大器的输出端，另一端连接所述电压调节器的输出端；

电压转电流电路，将所述电压控制信号转换为电流信号并传输至所述电压调节器的输出端。

3.根据权利要求2所述的提高开关电源输出电流线调整率的电路，其特征在于，所述电压转电流电路包括：

第一电流镜，其输入端接收参考电流；

第二电阻，其第一端与所述第一电流镜的输出端相连；

第一NMOS晶体管，其源极连接所述第二电阻的第二端，其栅极接收所述电压控制信号；

第二电流镜，其输入端与所述第一NMOS晶体管的漏极相连；

第三电流镜，其输入端与所述第二电流镜的输出端相连，其输出端与所述电压调节器的输出端相连。

4.根据权利要求1所述的提高开关电源输出电流线调整率的电路，其特征在于，所述峰值采样保持电路包括：

脉冲产生电路，接收所述开关控制信号，在所述开关控制信号的上升沿到来时产生复位脉冲信号，在所述开关控制信号的下降沿到来时产生采样脉冲信号；

第二运算放大器，其同相输入端接收所述预放大后的采样电压，其反相输入端连接第一电容的第一端和第三电阻的第一端，所述第一电容的第二端和第三电阻的第二端接地；

第四电流镜，其输入端与所述第二运算放大器的输出端相连；

第二电容，其第一端与所述第四电流镜的输出端相连，第二端接地；

第二NMOS晶体管，其栅极接收所述复位脉冲信号，源极接地，漏极连接所述第二电容的第一端；

PMOS晶体管，其栅极连接所述第二电容的第一端，源极接收偏置电流，漏极接地；

第三NMOS晶体管，其栅极连接所述PMOS晶体管的源极，源极连接所述第一电容和第三电阻的第一端，漏极连接电源正极；

第四NMOS晶体管，其栅极接收所述采样脉冲信号，源极连接第三电容的第一端并输出所述峰值保持电压，漏极连接所述第三NMOS晶体管的源极，所述第三电容的第二端接地。

5.根据权利要求1所述的提高开关电源输出电流线调整率的电路，其特征在于，还包括：振荡器，用于产生所述时钟信号。

6.根据权利要求1所述的提高开关电源输出电流线调整率的电路，其特征在于，还包括：驱动电路，所述RS触发器输出的开关控制信号通过所述驱动电路驱动后传输至所述开关的控制端。

7.一种开关电源，其特征在于，包括权利要求1至6中任一项所述的提高开关电源输出电流线调整率的电路。