JP2017152716A - ナノ構造処理のための導電性補助層の形成及び選択的除去 - Google Patents

ナノ構造処理のための導電性補助層の形成及び選択的除去 Download PDF

Info

Publication number
JP2017152716A
JP2017152716A JP2017074919A JP2017074919A JP2017152716A JP 2017152716 A JP2017152716 A JP 2017152716A JP 2017074919 A JP2017074919 A JP 2017074919A JP 2017074919 A JP2017074919 A JP 2017074919A JP 2017152716 A JP2017152716 A JP 2017152716A
Authority
JP
Japan
Prior art keywords
layer
nanostructures
conductive auxiliary
auxiliary layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017074919A
Other languages
English (en)
Inventor
ヨナス ベリ，
Berg Jonas
ヨナス ベリ，
ヴィンセント デスマリス，
Desmaris Vincent
ヴィンセント デスマリス，
モハマド， シャフィクル カビール，
Shafiqul Kabir Mohammad
モハマド， シャフィクル カビール，
アミン ムハンマド，
Muhammad Amin
アミン ムハンマド，
ダヴィド ブルド，
Brud David
ダヴィド ブルド，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of JP2017152716A publication Critical patent/JP2017152716A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ナノ構造の成長中のプラズマ誘起損傷の低減又は除去方法を提供する。【解決手段】方法は、基板１１０の上部表面上に導電層１２０を形成すること、導電層上に触媒のパターン層１０２、１０４を形成すること、触媒層上に一又は複数のナノ構造１０６、１０８を成長させること及び一又は複数のナノ構造の間及び周囲の導電層を選択的に除去することを含んでなる。デバイスは、一又は複数の絶縁領域によって隔てられた一又は複数の露出金属島を含んでなる基板と、一又は複数の露出金属島又は絶縁領域の少なくともいくつかを覆う基板上に配された導電性補助層と、導電性補助層上に配された触媒層及び触媒層上に配された一又は複数のナノ構造と、を含んでなる。【選択図】図３

Description

（関連出願）
本出願は、その全開示を出典明示によりここに援用する２００８年２月２５日出願の米国仮出願番号第６１／０３１３３３号に基づく優先権を主張する。
（発明の分野）
ここに記載された技術は概して、ナノ構造の化学的蒸着法（ＣＶＤ）の分野に関し、より特定すると、ナノ構造の成長中のプラズマ誘起損傷の低減又は除去、及び導電性及び絶縁表面の両方でナノ構造の自己整合成長を可能にすることに関する。
ここに記載された本技術は、炭素ナノ構造（例えばカーボンナノチューブ、炭素ナノ繊維、及びカーボンナノワイヤ）といったナノ構造に関するが、それに限定されるものではない。これらのナノ構造は、その高い熱及び電気伝導率から近年注目を集めている。
炭素ナノ構造は、アーク放電法、レーザアブレーション、又は化学的蒸着法（ＣＶＤ）で製造可能である。触媒がＣＶＤ処理でナノ構造の成長を得るために用いられる。二つの最も頻繁に用いられるＣＶＤ法は、熱ＣＶＤ及びプラズマ化学気相成長法（つまりプラズマＣＶＤ）である。熱ＣＶＤでナノ構造の形成に必要なエネルギーは熱エネルギーである。プラズマＣＶＤでナノ構造の形成に必要なエネルギーはプラズマからのものである。プラズマＣＶＤでは、熱ＣＶＤで用いられる温度より低温でナノ構造を成長させることができる。プラズマＣＶＤのより低い成長温度は、ナノ構造が成長する基板が過度温度により損傷することがしばしばあるため有意な利点である。
高周波プラズマＣＶＤ、誘導結合型プラズマＣＶＤ及び直流プラズマＣＶＤなど数種類のプラズマＣＶＤがある。直流プラズマＣＶＤ（ＤＣ−ＣＶＤ）は、基板表面に近い電界がナノ構造の配向を可能にするため、多くの場合好ましい。いくつかの例で、電界は基板に略垂直なナノ構造配向を引き起こす。いくつかの例で、垂直方向から他の方向に角度変位した配向もまた所望通りに達成できる。
図１Ａ−Ｅは、基板上に成長できるナノ構造の様々な構成を示す。図１Ａは導電性基板１００上に、パターン触媒層１０２及び／又は１０４からナノ構造１０６及び／又は１０８を成長させるための構成を示す。ナノ構造１０６は小さい触媒ドット１０２上に成長している単独のナノ構造であり、一方、ナノ構造１０８は大きい触媒領域１０４上に成長しているナノ構造の「フォレスト」（複数の密集したナノ構造）である。図１Ｂは、絶縁基板１１０上に形成された連続金属下層１１２上にパターン触媒層１０２及び／又は１０４からナノ構造１０６及び／又は１０８を成長させるための構成を示す。小さい触媒ドット１０２は個別のナノ構造１０６を生じ、一方、大きい触媒領域１０４はナノ構造の「フォレスト」１０８（複数の密集したナノ構造）を生じる。ナノ構造を成長させるためにＤＣ−ＣＶＤを用いるこれら二つの構成は比較的単純である。
しかしながら、パターン触媒層１０２及び／又は１０４が、絶縁体１１０上に直接（図１Ｃに示したように）又は絶縁体１１０の上の孤立した金属島１１４上に（図１Ｄに示したように）形成される場合、問題が生じる。その問題は、金属島周囲に絶縁領域がある場合に最も頻繁に起こり、金属島が基板の他の部分に電気接続されていても起こる。電気アークは成長工程で起こり、スパッタリングにより成長構造に損傷を与える。アークはまた、アークにより生成される過大電圧により成長構造に接続された電子デバイスにも損傷を与えうる。図２は、アーク放電により基板に生じた損傷の例を示す。これらの過大電圧は、デバイスが複数の物質層の下に埋められていてもデバイスが最上部の金属層に電気接続されているため、デバイスに損傷を与えうる。米国特許番号第５，６５１，８６５号には、ＤＣプラズマで導電性表面上に絶縁域を有することに関する問題についての詳述がある。
アークに伴う問題を軽減するためにＤＣ電源の改良を述べる解決策がいくつか提案されている。例えば、米国特許番号第５，５７６，９３９号及び同第６，９４３，３１７号は、アーク発生時に電源の極性を切り換えるか又は切断するための手段を開示している。米国特許番号第５，５８４，９７２号は、電源及び電極の間にインダクタ及びダイオードを接続することを記載している。米国特許番号第７，０２６，１７４号は、アーク放電を低減するためにウェハにバイアス電圧を掛けることを開示している。米国特許番号第５，６５１，８６５号は、プラズマ電圧の周期的極性変化を利用して導電性表面から任意の絶縁体を選択的にスパッタすることを開示しており、これによっては絶縁域のあるサンプル上でのナノ構造の成長は可能ではない。
パターン金属下層上にナノ繊維を作成するための方法が、いくつかの出願、例えば米国特許番号第６，９８２，５１９号に示されている。開示された方法は、パターン触媒層を用いて連続金属下層上にナノ繊維を成長させ、その後、光リソグラフィを用いて金属下層をパターン形成することからなる。開示された方法は、成長に連続金属下層を必要とし、金属下層のパターン形成はその後に行われる。
米国特許番号第６，９８２，５１９号に開示の技術は、集積回路の配線層の標準的な（ＣＭＯＳ）処理と適合せず、化学機械研磨を用いて層間絶縁膜の凹みに水平な金属導体１１６（例えば図１Ｅのもの）が形成される。研磨後、次のヴィア（垂直配線）層が、配線層の上面及び隣に形成される。よって、（パターン金属下層を得るための）配線のいかなるパターン形成も、次のヴィア層の作成前に為されなければならない。
米国特許番号第６，９８２，５１９号に開示の方法では、リソグラフィの後にナノ構造間に金属が残るため、基板が絶縁のまま残るように絶縁基板上に直接ナノ構造を成長させることが不可能である。いくつかの適用では、例えば絶縁体からの熱輸送で（連続金属層が望ましくない場合）ナノ構造被覆表面を絶縁とすること（例えば図１Ｃの絶縁表面１１０上のナノ構造を成長させること）が望ましい。
更に、既存の金属島（図１Ｄに示したような）にナノ構造を成長させることは不便であり、図２のＳＥＭ写真に示したようなプラズマ誘起チップ損傷が問題として例示される。
図１Ｅに示した構成は、いくつかの下方にある（又はデバイスの配向方法によっては上方にある）パターン金属下層１１６へのヴィア１１８（垂直配線）を含む。パターン金属下層１１６（水平配線）又は任意の存在する従来型のヴィア１１８（垂直配線）上に直接ナノ構造を成長させることが好ましいであろう。
米国特許番号第６，９８２，５１９号によって対処されていない別の問題は、集積回路の製造に使用される全ての金属がナノ構造の成長に用いられるプラズマガスに適合するわけではないことである。例えば、米国特許公報第２００８／０００１４４４３号は、有害な化学反応が起こるためアセチレン含有プラズマで銅を使用することはできないことを提示している。
米国特許公報第２００７／０１５４６２３号は、相互作用を防ぐためにガラス基板と触媒との間にバッファ層を用いるための方法を開示する。米国特許公報第２００７／０２５９１２８号は、カーボンナノチューブの部位密度を制御するために中間層を用いるための方法を開示する。これらの適用はいずれも、既にパターン形成された金属下層上でのナノ構造の成長又はアーク除去に必要な条件を満たさない。
部分的にのみ金属下層で覆われたチップ上にナノ構造を成長させるとき、触媒粒子の外で寄生成長が生じることがある。これにより、チップ表面に沿った望ましくない漏れ電流が発生しうる。
米国特許番号第５，６５１，８６５号 米国特許番号第５，５７６，９３９号 米国特許番号第６，９４３，３１７号 米国特許番号第５，５８４，９７２号 米国特許番号第７，０２６，１７４号 米国特許番号第５，６５１，８６５号 米国特許番号第６，９８２，５１９号 米国特許公報第２００８／０００１４４４３号 米国特許公報第２００７／０１５４６２３号 米国特許公報第２００７／０２５９１２８号
従って、アーク誘起チップ損傷及び繊細な電子デバイスの過大電圧損傷の問題、又は使用される物質の不適合、プラズマ成長処理中の寄生成長による問題のない、予めパターン形成された金属下層上にナノ構造を成長させるための方法が必要である。様々な実施例で、ここに記載された技術はこれらの処理関連の問題のいくつか又は全てを解決しうる。
ここでの本発明の背景の考察は、本発明の背景にある事情を説明するために盛り込まれた。参照した全ての題材が、いずれの請求項の優先日時点においても公開、周知、又は一般常識の一部であったことを認めるものとして見なされるわけではない。
ここに記載された技術は概して、ナノ構造の化学的蒸着法（ＣＶＤ）の分野に関し、より特定すると、ナノ構造の成長処理中のプラズマ誘起損傷の低減又は除去、及び導電性及び絶縁表面の両方でナノ構造の自己整合成長を可能にすることに関する。
一態様で、一又は複数のナノ構造の作成方法は：基板の上部表面上に導電性補助層を形成すること；導電性補助層上に触媒のパターン層を形成すること；触媒層上に一又は複数のナノ構造を成長させること；及び一又は複数のナノ構造の間及び周囲の導電性補助層を選択的に除去することを含む。
いくつかの実施例で、触媒層は形成後にパターン形成される。いくつかの実施例で、基板は付加的にその上部表面と同延の金属下層を備え、且つそれは導電性補助層に覆われている。いくつかの実施例で、金属下層はパターン形成されている。いくつかの実施例で、金属下層は：Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｐｔ、Ａｌ、Ａｕ、Ｐｄ、Ｐ、Ｎｉ、及びＦｅから選択された一又は複数の金属を含んでなる。いくつかの実施例で、金属下層は、ＴｉＮ、ＷＮ、及びＡｌＮから選択された一又は複数の導電性合金を含んでなる。いくつかの実施例で、金属下層は、一又は複数の導電性ポリマーを含んでなる。いくつかの実施例で、基板は半導体である。いくつかの実施例で、基板は絶縁体である。いくつかの実施例で、基板は、上面に少なくとも一つの導電層を有した絶縁体を含んでなる。いくつかの実施例で、形成方法のいずれかは：蒸着、めっき、スパッタリング、分子線エピタキシ、パルスレーザ蒸着、ＣＶＤ、及びスピンコーティングから選択された方法によって実行される。いくつかの実施例で、一又は複数のナノ構造は、炭素、ＧａＡｓ、ＺｎＯ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ、又はＳｉを含んでなる。いくつかの実施例で、一又は複数のナノ構造は、ナノ繊維、ナノチューブ、又はナノワイヤを含む。いくつかの実施例で、導電性補助層は：半導体、導電性ポリマー、及び合金から選択された材料を含んでなる。いくつかの実施例で、導電性補助層は、１ｎｍから１００ミクロンの厚さである。いくつかの実施例で、一又は複数のナノ構造はプラズマで成長させられる。いくつかの実施例で、導電性補助層の選択的除去は、エッチングにより達成される。いくつかの実施例で、エッチングはプラズマドライエッチングである。いくつかの実施例で、エッチングは電気化学エッチングである。いくつかの実施例で、エッチングは光化学熱分解エッチングである。いくつかの実施例で、エッチングは熱分解エッチングである。いくつかの実施例で、該方法は更に、導電性補助層と触媒層の間に付加的な層を形成することを含む。
一態様で、デバイスは基板を含み、ここで基板は一又は複数の絶縁領域によって隔てられた一又は複数の露出金属島を含んでなる；一又は複数の露出金属島又は絶縁領域の少なくともいくつかを覆う基板上に配された導電性補助層；導電性補助層上に配された触媒層；及び触媒層上に配された一又は複数のナノ構造を含む。いくつかの実施例で、ナノ構造は配線である。
一態様で、一又は複数のナノ構造を作製するための方法は：基板の上部表面上に金属下層を形成すること；金属下層上に触媒層を形成すること；触媒層上に絶縁体層を形成すること；絶縁体層上に導電性補助層を形成すること；導電性補助層から触媒層へと絶縁体層を通ってヴィアホールを作製すること；ヴィアホールを介して触媒層上に一又は複数のナノ構造を成長させること；及び導電性補助層を選択的に除去することを含む。
一態様で、一又は複数のナノ構造を含むデバイスは、以下のステップ：基板の上部表面上に金属下層を形成するステップ；金属下層上に触媒層を形成するステップ；触媒層上に絶縁体層を形成するステップ；絶縁体層上に導電性補助層を形成するステップ；導電性補助層から触媒層へと絶縁体層を通ってヴィアホールを作製するステップ；ヴィアホールを介して触媒層上に一又は複数のナノ構造を成長させるステップ；及び導電性補助層を選択的に除去するステップを含んでなる工程によって製造される。
一態様で、一又は複数のナノ構造を作製するための方法は：基板上に導電性補助層を形成すること、ここで基板は露出パターン金属下層又は露出絶縁体層を含んでなる；触媒層からナノ構造を成長させること、ここで触媒層は導電層の上又は露出絶縁体層の下に配されている；及び導電性補助層の全て又は一部をエッチングにより選択的に除去することを含む。
当該方法及びデバイスは、一又は複数の以下の利点を提供しうる。
いくつかの実施例で、当該方法は、一又は複数のパターン形成済み金属下層、並びに電気的絶縁基板上でのナノ構造の成長を可能にする。当該方法は、基板に含まれる電気的に繊細なデバイスへのアーク損傷に対する保護を提供しうる。金属下層又は絶縁層と不適合なガスを含む成長プラズマに関する制限が取り除かれうる。
いくつかの実施例で、当該方法は、基板の上部表面を覆う連続電気的導電性補助層を形成すること、次いで補助層の上に触媒層を形成すること（及び／又はパターン形成すること）、触媒層上にナノ構造を成長させること、及び次にナノ構造によって覆われていない領域の導電性補助層を選択的に除去することを伴う。当該方法の結果、パターン触媒−補助層の積層上に成長している自己整合繊維が得られる。成長のための良質な接地が、成長工程中に連続導電性補助層により達成され、それによりアーク放電問題が取り除かれる。従って、当該方法は、ナノ構造の成長後の導電性補助層の除去が容易なため、既にパターン形成された金属下層（一又は複数）又は絶縁層（一又は複数）の特定の位置上にナノ構造を成長させることを可能とする。
いくつかの実施例で、ナノ構造は絶縁層を通って成長し、当該方法は、基板（導電又は絶縁）上に触媒層を形成すること、次に触媒層上に絶縁層を形成すること、次に絶縁層の上に連続パターン導電性補助層を形成すること、絶縁層の一部を選択的に除去して絶縁層を通って触媒層へとヴィアホールを作製すること、次に触媒層からナノ構造を成長させること、及び最後にナノ構造によって覆われていない領域の導電性補助層を選択的に除去することを伴う。
ここに記載された技術の別の利点は、チップ表面上の全ての電気コネクタが共に短絡且つ接地されるため、基板上の繊細な電気デバイスがプラズマの高電圧から保護される点である。ここに記載された技術は実質的に全てのアークを除去するが、いくらかのスパークがあったとしても（例えば基板の取り扱い中に静電気により生じたもの）、該スパークの損傷効果は有意に低減される。
第三の利点は、（場合によってはパターン形成された）金属下層がナノ構造の成長中にプラズマから保護される点である。これは、成長に用いられるガスと不適合な金属下層（一又は複数）又は絶縁層（一又は複数）上でナノ構造を成長させるときに重要である。例えば、アセチレン含有プラズマを用いた銅表面上での成長は、これらの材料が必ずしも適合しないためナノ構造成長中に有害作用を引き起こす。本明細書に開示した方法を利用することによって、プラズマガスと基板又は金属下層との適合性に関するこういった制限が取り除かれうる。
第四の利点は、触媒外での寄生成長が回避される点である。
導電性補助層の除去は自己整合工程であるため、個別のナノ構造が、絶縁のまま残ることができる絶縁層／基板上に又はそれを通って成長できる。これは、補助層が触媒層の上に形成される場合に導電性補助層材料がナノ構造の真下に残るように、又は補助層が触媒層以外の層（例えば触媒層及び基板の上に形成された絶縁層）上に配される場合に該材料が完全に除去されるように、導電性補助層を選択的に除去することによって達成される。
他の特徴及び利点は、説明及び図面及び請求項から明らかとなるであろう。
図１Ａ−１Ｅは、基板上にナノ構造を成長させるための例示的構成を示す。 図２は、スパークによる損傷を受けたチップ表面を示すＳＥＭ（走査型電子顕微鏡）画像である。 図３Ａ−３Ｅは、本明細書に開示の技術に従ってナノ構造を作製するための例示的工程を示す。 図４Ａ−４Ｂは、本明細書に開示の技術の代替的実施例を示す。 図５Ａ−５Ｂは、本明細書に開示の技術の代替的実施例を示す。 図６は、（一部）絶縁表面上にナノ構造を成長させるための例示的工程のフロー図である。 図７Ａ−７Ｂは、本明細書に開示の技術を用いて作製された例示的光導波構造を示す。 図８Ａ−８Ｂは、絶縁層を介してナノ構造を成長させるための例示的工程を示す。 図９Ａ−９Ｂは、パターン金属下層、連続導電性補助層、及びナノ繊維が成長したパターン触媒層を備えた例示的デバイスを示すＳＥＭ画像である。 図１０は、補助層が選択的に除去された同一の例示的デバイスを示すＳＥＭ画像である。 図１１Ａ−１１Ｂはそれぞれ、補助層が除去される前と後の下層として銅を有した例示的デバイスのＳＥＭ画像である。 微細構造／ナノ構造が絶縁層のヴィアホールを通って成長している例示的デバイスのＳＥＭ画像である。
（本明細書で使用される参照番号のリスト）
１００−導電性基板
１０２−個別のナノ構造の成長を支えるためにパターン形成された触媒層
１０４−ナノ構造の「フォレスト」（複数の密集したナノ構造）の成長を支えるためにパターン形成された触媒層
１０６−個別のナノ構造
１０８−ナノ構造の「フォレスト」（複数の密集したナノ構造）
１１０−絶縁基板
１１２−連続金属下層
１１４−絶縁体の上部にあるパターン金属下層
１１６−絶縁基板の上面と同じ高さにある上面を有したパターン金属下層（研磨後の平坦なチップ）
１１８−ヴィア（垂直配線）
１２０−連続導電性補助層
１２２−残留触媒層（自己整合エッチング後）
１２４−残留導電性補助層（自己整合エッチング後）
１２６−任意の層
１２８−導波路のための基板
１３０−導波路材料
１３２−導電性補助層の残存する垂直側壁
１３４−パターン導電性補助層
１３６−絶縁体を通るヴィアホール
２００−導電性補助層の形成
２１０−任意の付加的な層の形成
２２０−触媒層の形成及びパターン形成
２３０−ナノ構造の成長
２４０−補助層の選択的及び自己整合除去
種々の図における同様の参照番号及び記号表示は、同様の要素を示す。
ここに記載された技術は、プラズマ処理、例えばナノ構造（つまり少なくとも一つのナノメートルのオーダーの寸法を有した構造）の成長に関する。いくつかの実施例で、当該技術はまた、ナノメートルの範囲以外、例えばマイクロメートル又はミリメートルのサイズ範囲の形状を有した構造の処理にも適用する。
「基板」は、ナノ構造の成長のために他の層が形成されうる任意の一又は複数の層を示すものである。基板としては、絶縁体又は金属層又はデバイスを含む半導体が含まれうる。半導体としては、ドープ又はノンドープシリコン、シリコンカーバイド、ＩＩ−ＶＩ又はＩＩＩ−Ｖ材料（ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓなど）又は半導体ポリマーが含まれうる。基板はまた、ガラス又はインジウムスズ酸化物（ＩＴＯ）といった透明の導電性又は絶縁材料であってよい。また基板としては、ポリマー層又はプリント基板（ＰＣＢ）が含まれうる。基板は平坦である必要がなく、波形構造を含みうる。
「金属下層」には、露出金属島（例えば配線又はヴィア）及び／又は基板と上面の露出絶縁体層の間に配されている連続導電層を含む、補助層が基板構造上に形成される前に既に基板構造の上部表面上に存在する任意の金属が含まれうる。金属下層は、任意の金属及び／又は金属合金又はＣｕ、Ｔｉ、Ｗ、Ｍｏ、Ｐｔ、Ａｌ、Ａｕ、Ｐｄ、Ｐｔ、Ｎｉ、Ｆｅなどといった周期表からの異なる金属の組み合わせを含んでなりうる。金属下層はまた、一又は複数の導電性ポリマーを含んでなりうる。金属下層はまた、上記の導電性材料の任意の組み合わせを含んでなりうる。
「触媒」は、化学反応を促進するための金属、合金又は材料積層である。一例示的触媒はニッケルに覆われたシリコンである。触媒層はまた、障壁層、例えば金層と上面のＳｉ／Ｎｉ層の間に形成されたタングステン層を含んでよい。触媒は、Ｎｉ、Ｆｅ、Ｐｔ、Ｐｄといった純金属、又はＮｉＦｅ、ＮｉＣｒ、ＮｉＡｌＦｅなどといった金属合金でありうる。
「絶縁体」は、任意の電気的絶縁材料、例えば二酸化ケイ素、窒化ケイ素、又は高ｋ材料、例えばＨｆＯ、ＺｒＯなど、酸化アルミニウム、焼結複合材料、ポリマー、レジスト（例えばＳＵ８）、様々な形態のポリアミド、ＩＴＯ、いわゆる低ｋ材料、又は層間絶縁膜（ＩＬＤ）でありうる。
「形成」とは、任意の一又は複数の蒸着、めっき、スパッタリング、又は熱又はプラズマＣＶＤといった化学的蒸着法（ＣＶＤ）による、分子線エピタキシ（ＭＢＥ）による、パルスレーザ蒸着（ＰＬＤ）による、又はスピンコーティングによる形成を意味する。
「ナノ構造」とは、少なくとも一つのナノメートルのオーダーの寸法を有した構造（体）である。ナノ構造としては、炭素、ＧａＡｓ、ＺｎＯ、ＩｎＰ、ＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｓ又は他の材料のナノ繊維、ナノチューブ、又はナノワイヤが含まれうる。
図３Ａは、シリコンチップといった部分的に処理された基板を示す。本明細書に記載された技術は、基板に埋め込まれた配線１１６又はヴィア１１８（パターン金属下層）によって形成された金属島上にナノ構造を成長させるために絶縁基板１１０に適用される。ヴィア１１８及び配線１１６（パターン金属下層）は、トレンチ（溝）エッチング及びトレンチへの金属の形成を含む、標準的なウェハ処理方法、例えばいわゆるダマシンプロセスによって製造されうる。化学機械研磨（ＣＭＰ）が、基板及び配線の平坦な上面を達成するために用いられうる。
図３Ｅに示された構造を製造するために、複数のステップが図６に示されたように実行される。最初に、連続導電性補助層１２０が基板１１０及び基板１１０に埋め込まれたパターン金属下層１１６及び１１８上に形成され、図３Ｂの構造が得られる（ステップ２００）。任意の電気的導電性材料が補助層１２０として用いられうる。導電性材料の例としては、Ｗ、Ｍｏなどといった周期表からの任意の電気的導電性元素、窒化チタンといった導電性合金、ドープシリコンといった半導体、又は導電性ポリマーが含まれる。補助層のための材料は、金属下層と補助層を隔てるバッファ層が最初に形成されていない場合は、パターン金属下層の材料と異なっているべきである。記載の例では、タングステン層が連続導電性補助層１２０として採用された。
導電性補助層の厚さは、約１ｎｍから１００μｍ、及び好適には約１ｎｍから１００ｎｍの間であってよい。一実施例で、５０ｎｍのタングステン層が用いられる。いくつかの実施例で、一つのみの補助層が用いられる。しかしながら、ここに記載された技術は、単一の材料層を有した一つの補助層だけの使用に制限されるものではなく、補助層は、リフトオフ、接着、エッチング選択比を向上させるために、又はエッチング停止層、電気めっきのためのシード層又は保護層として機能するように、複数の層を含んでもよい。更に、熱管理のための層、例えばペルチェ（Peltier）材料といった高又は低熱伝導率を有した層が含まれうる。
ここに記載された技術は、補助層として複数の異なる材料を用いて利用できる。補助層のエッチング中にナノ構造が自己整合マスク層として用いられうるように補助層材料とエッチングパラメータを選択することが重要である。補助層材料の選択肢は、補助層の真下にある材料によって決めることができる。成長したナノ構造間の不要な触媒残渣を全て除去するために選択的除去工程を利用することもできるので、補助層は触媒であってもよい。
パターン触媒層１０２及び／又は１０４は、ナノ構造が成長するべき場所を画定する。触媒はニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、又はその合金であってよく、又は他の材料（例えばシリコン）と組み合わされてもよい。ここに記載された技術は触媒を用いないナノ構造成長工程にも適用できるため、触媒は任意であってよい。小さい触媒ドット１０２を含むパターン触媒層は個別のナノ構造を生じることとなり、そして大きい触媒領域１０４を含むパターン触媒層はナノ構造の「フォレスト」を生じることとなる。
触媒層をパターン形成するために（図６のステップ２２０）、レジストを用いた標準的なエッチバック又はリフトオフ処理が用いられうる。紫外線又は電子ビームを用いてレジスト層がパターン形成されうる。ナノインプリントリソグラフィ又はレーザ書き込みといった他の手段もまたレジスト（又は直接触媒層）をパターン形成するために用いられてよい。触媒層はまた、レジストを使用しない方法、例えば化学的自己組織化方法でパターン形成されてもよい。触媒粒子のアレイが、ラングミュアーブロジェット膜を用いて、ウェハ上に触媒（ナノ）粒子を有した溶液をスピンオンして、又は昇温でアニーリング中に触媒粒子に変換される連続触媒膜を形成して表面上に形成されうる。これらの技術のいくつかを利用して非平坦表面上に触媒層を成長させ且つ成長部位密度（単位面積当たりの成長部位の数）を制御することができる。
ナノ構造の成長中、導電性補助層は電気的に接地されるか又は、基板ホルダの電位或いは他の何らかの適切な接地電位に接続されうる。ナノ構造１０６及び／又は１０８はプラズマ、典型的にはＤＣプラズマで成長させられうる（図６のステップ２３０）。ナノ構造成長のために用いられるプラズマガスは、アセチレン、一酸化炭素、メタン、又は高次炭化水素といった任意の炭素前駆体であってよく、アンモニア、水素、アルゴン、又は窒素といった他のガスと混合されてもよい。成長温度は好適には摂氏８００度以下である。約０．１から２５０トールの範囲、及び好適には約０．１から１００トールの間の圧力が用いられうる。プラズマ電流は約１０ｍＡから１００Ａ、及び好適には約１０ｍＡから１Ａの範囲であってよい。
いくつかの実施例で、ＲＦプラズマ又は熱ＣＶＤがナノ構造の成長のために用いられてよく、ここに記載された技術は特にＤＣバイアスの掛けられたＲＦプラズマの場合に適用される。いくつかの実施例で、ここに記載された技術はまた、気相（プラズマなし）及び液相で成長させられるナノ構造の場合にも適用される。
ここに記載された技術によるいくつかの実施例で、成長ステップの後に、導電性補助層がエッチングによって選択的に除去される（図６のステップ２４０）。エッチング方法及びエッチングガス（ドライエッチングの場合）又はエッチング液（ウェットエッチングの場合）は、導電性補助層及びナノ構造の材料に応じて選択される。例えば、炭素ナノ繊維の下に位置するタングステンを備えた補助層は、フッ素含有プラズマを用いたプラズマドライエッチングによって好適に除去されうる。この組み合わせの利点は、ナノ構造及び触媒粒子に対する相対的選択性である。
他のエッチング方法、例えば他の異方性エッチング法、ウェット（等方性）エッチング、熱分解、電気化学エッチング、又は光化学エッチングが用いられうる。エッチング停止層を用いる又はエッチング時間を変更することによって、十分に強いエッチングが実行可能となる。導電性補助層及び金属下層間の相対的選択性を有するエッチング液又はエッチングガスを選択することが有利でありうる。
この自己整合選択的除去工程を利用して特定位置の導電性補助層１２０を除去した後、最終構造は、残留触媒層１２４下方の残留導電性補助層１２２、及びナノ構造１０６及び／又は１０８からなる（図３Ｅ参照）。
ここに記載された方法を用いて、図３Ｅに示したように、孤立した金属島１１６上か又は直接絶縁基板１１０上に個別のナノ構造１０６か又はナノ構造の「フォレスト」１０８を作製することが可能である。
また、金属下層が残りの基板と同じレベルになくてもナノ構造を形成することが可能である。図４Ａは、絶縁基板１１０の上面に形成された孤立した金属島１１４を示す。連続導電性補助層１２０が基板表面の上且つそれを覆うように形成され（ステップ２００）、次いでパターン触媒層１０２及び／又は１０４が連続導電性補助層上に形成される（ステップ２２０）。ナノ構造の成長（ステップ２３０）及び補助層の自己整合選択的除去（ステップ２４０）の後、構造は図４Ｂに示されたようなものとなる。
図５Ａ及び５Ｂに、代替的方法によって形成された最終構造が示されている。最初に、連続導電性補助層１２０が基板の上面に亘って形成され（ステップ２００）、次にいくつかの任意のパターン層１２６が、例えばナノ構造に垂直な方向に電気伝導を可能にするために補助層１２０に形成される（ステップ２１０）。最後にパターン触媒１０２及び／又は１０４が任意の層又は補助層上に形成される（ステップ２２０）。成長工程（ステップ２３０）後、前項に記載したように補助層が選択的に除去される（ステップ２４０）。ここに記載された他の方法と同様に、ナノ構造の成長後、リソグラフィは不要である。こうして、図５Ａ及び５Ｂに示された方法によって、上面にナノ構造１０６及び／又は１０８及び下方に残留補助層１２４を有した孤立した島（任意のパターン層１２６）が作製される。
別の実施例で、図８Ａ−８Ｃは、触媒層の上面に形成された絶縁材料層に作製されたヴィアホールを介してナノ構造を成長させる方法を示す。まず、触媒層１０２及び／又は１０４が導電性基板１００上に形成される。しかしながら、この場合の基板は絶縁基板であってもよい。次に絶縁層１１０が基板及び触媒層上に形成される。次にパターン導電性補助層１３４が絶縁層１１０の上面に形成される。いくつかの実施例では、連続導電性補助層がまず絶縁層の上面に形成され、次いで様々な適切な方法でパターン形成されてもよい。次にホールが絶縁層１１０を選択的にエッチングすることによって作製され、触媒層へのヴィアホール１３６が作製される。次いでナノ構造の成長が実施され、触媒層１０２及び／又は１０４上にナノ構造１０６及び／又は１０８が形成される。次にパターン導電性補助層１３４が選択的に除去される（図６のステップ２４０）、つまりこの場合完全に除去される。
必要ならば、導電性補助層下方の材料の一つが、適切な相対的選択性を有するエッチング液を用いてエッチングされうる。例えば酸化ケイ素がウェット又はドライエッチングを用いてエッチングされうる。こうして、触媒及びナノ構造層は更なる処理のためにマスクとして機能する。
（応用例）
本明細書に記載された技術の重要な応用は、例えばコンピュータデバイスで使用されうる集積回路の配線及び／又は熱エレベータの作製である。ナノ構造は、集積回路チップ内部で又は集積回路チップへ／から熱及び電気を運ぶために用いられる。使用される成長方法及びデバイスは、研磨による金属のパターン形成を伴う現行の処理基準と適合し、また関与する金属とも適合する。また、集積回路（複数のデバイス層）の三次元積層がここに記載された方法で作られたナノ構造を配線として利用できる。例えば、ヴィアホール配線構造を作製するために本発明を利用する方法が図８Ａ−８Ｃに記載されている。図１２は、ここに記載された技術及び方法を用いて作製された例示的なデバイスとして、酸化物絶縁体にヴィアホールを介して炭素ナノ構造が成長しているデバイスのＳＥＭ顕微鏡写真を示す。図１２で、明るく平坦な領域は絶縁領域であり、残りの領域には垂直に成長したナノ構造が見られる。
別の応用は、寄生成長の除去である。部分的にのみ金属下層（つまりパターン金属下層）で覆われたチップ上にナノ構造を成長させるとき、触媒粒子の外で寄生成長が起こる場合がある。これは、ここに記載されたように連続金属補助層を用いることで回避されうる。
ここに記載された技術はまた、ナノ構造の成長中に金属下層及び他の露出材料をプラズマから保護するために用いられうる。これは特に、ナノ構造の成長に使用されるガスと適合しない金属下層上にナノ構造を成長させるときに重要である。一例は、アセチレン含有プラズマを用いて銅表面上にナノ構造を成長させることであり、これは銅とアセチレンが互いに反応するためである。導電性補助層が酸素又は他の選択材料が金属下層に到達するのを防ぐ拡散障壁として機能するため、望ましくない酸化／化学反応／拡散が防止可能である。例えば、アルミニウム下層（存在する場合）が補助層によって酸化から保護されうる。更に、汚染（例えば金属イオン）もまた、ここに開示された方法を用いて作られたナノ構造では低減されうる。
ここに記載された技術はまた、ナノ構造の成長中に基板の任意の繊細な電気デバイスをプラズマの高電圧アークから保護するために用いられうる。結局、プラズマに何らかのアークがある場合、結果として生じる損傷は有意に低減されることとなり、これは基板表面上の全てのコネクタが共に短絡且つ導電性補助層によって接地されているためである。この静電放電（ＥＳＤ）保護はまた、製造所でウェハを取り扱うため又は一部完成したウェハを別の製造所へ移送するために重要である。
ここに記載された方法はまた、ナノ構造の真下の領域以外に金属が残らないようにプラズマエッチングにより補助層を自己整合除去することによって絶縁表面上にサーマルバンプを作製するために用いられうる。
ここに記載された技術はまた、電気伝導性ポリマー薄膜及びコーティングを、該薄膜が部分的に光透過性、透過性、又は透過性でないように作成するために用いられうる。応用は例えば、タッチパネル、静電放電（ＥＳＤ）、シールド、及びディスプレイの電極層といった製品の製造でありうる。
更に、ここに記載されたように作製されたナノ構造の機械的特性は、例えば絶縁体に機械的安定性を付与するために利用されうる。よって、導電性補助層が自己整合工程でプラズマエッチングにより（ナノ構造の真下を除いて）選択的に除去されるため、連続金属下層が必要とされないことが利点である。
異方性電導膜の例である熱界面材料（ＴＩＭ）が、ここに記載された技術を用いて作製されうる。この場合、ナノ構造の層は、熱伝導率の増大を助けるように設計されたポリマーのゴムに埋め込まれている。ポリマーはまず、補助層の除去後にナノ繊維上にスピンされ、次にリフトオフされる（ナノ構造はそこに埋め込まれている）。ポリマー薄膜の下に連続金属膜がないため（選択的に除去済みであるから）、ポリマー薄膜の別の平行なナノ構造を短絡させるリスクがない。
これがＡｕ、Ｃｕ、Ａｌ、Ｎｉなどといった金属を形成する次の処理ステップである場合は、導電性補助層はまた全てのナノ構造に電気めっき、無電解メッキ、又はガルバニめっきに必要な電流を供給することも可能である。
別の応用は、一部絶縁基板上に直接化学プローブを作ることである。これは例えば、標準的なシリコン集積回路上に直接なされうる。
ここに記載された技術は、ＣＭＯＳ、Ｂｉ−ＣＭＯＳ、Ｂｉ−ｐｏｌａｒ、又はＨＥＭＴなどといったトランジスタのためのソース、ドレイン及びゲート金属接点を作製するために用いられうる。こういった構成は特定のトランジスタレイアウトに合わせて変形が想定されうる。応用には液晶を有したデバイスも含まれる。
いくつかの応用では、必要なら補助層が一方向でのみ除去できるという特性が利用される。適切に設計された基板構造上で異方性エッチングを用いると、補助層は垂直表面上には残るが水平表面からは除去されることとなる。図７Ａ及び７Ｂに示されたように、導波路材料１３０が適切な基板１２８上に形成される。基板１２８及び導波路材料１３０は、上面並びに側壁上が補助層１２０で覆われる。異方性エッチングによって、側壁をそのまま残して上面の補助層が選択的に除去される。その結果、そうでなければ透明な上面に成長した個別のナノ繊維１０６と金属化側壁１３２とを有した構造が作製される。当該構造は、吸収された光を導波路１３０（補助層に覆われた側壁を有した構造からなる）に繋ぐ光吸収体として有用である。
ここに記載された技術はまた、再加工処理方法を提供する。これは、処理に問題／失敗があった場合に、ナノ構造を除去して工程を再度やり直すために化学機械研磨（ＣＭＰ）によってナノ構造を除去するだけで、処理済みウェハが再加工できることを意味する。
本技術は、ボールグリッドアレイ（ＢＧＡ）、フリップチップ（ＦＣ）モジュール、ＣＳＰ、ＷＬＰ、ＦＣＯＢ、ＴＣＢなど、ＩＣタイプ、ＲＦＩＤタグ、ＣＭＯＳ、ＢｉＣＭＯＳ、ＧａＡＳ、ＨＥＭＴ ＡｌＧＡＡ、ＭＭＩＣ、ＭＣＭ、ＬＣＤ、ディスプレイ、携帯電話機、ＡＳＩＣチップ、メモリデバイス、ＭＣＵ、及び集積受動部品といった接合技術に適用可能である。
（例示的デバイス）
原理を実証するために、パターン金（下）層（下にチタン接着促進層を有する）が、そうでなければ絶縁性の酸化物表面上に（標準的なリソグラフィ技術を用いて）形成された。触媒をパターン金属下層上に直接配するのは、成長中に大きなプラズマ誘起損傷が生じうるため望ましくない。代わりに、タングステン補助層（５０ｎｍ）がチップ表面全体にスパッタされた。次いでパターン触媒層（Ｓｉ１０ｎｍ及びＮｉ１０ｎｍ）が標準的なリフトオフ工程によって（パターン金属下層と並んで）形成された。成長後、構造が図９Ａ及び９Ｂに示されたように現れた。当該例で、成長温度は約７００度、及びプラズマは約４トールの圧力でＣ２Ｈ２及びＮＨ３ガス（それぞれ２０及び１００ｓｃｃｍ）を混合して生成された。プラズマ電流は２０ｍＡに設定され、成長時間は約６０分だった。この特定の例で、触媒は、成長工程後にナノ繊維の薄膜（「フォレスト」）が生じるようにパターン形成されたが、触媒域をもっと小さくすれば個別の垂直配向したナノ繊維が生じることとなる。
導電性補助層は次いで、フッ素含有プラズマでのプラズマエッチング（圧力１０ｍトール、ガス流２０ｓｃｃｍＣＦ４）によって、及びプラズマエッチングＣＶＤ処理チャンバで終点検出を用いて除去された。
該方法の実用性は、処理前（図９Ａ及び９Ｂ）及び処理後（図１０）に撮られたＳＥＭ写真によって示されうる。補助層が除去されているのにも関わらず、繊維は本質的に同一に見える。よって、繊維の真下の補助層部分のみが基板上に残った、補助層の自己整合選択的除去が達成されている。残りの領域から補助層が完全に除去されていることが電気計測により立証された。最小限の寄生成長が孤立した金属島の外に見られる。アルミニウムを下層とした同様の例示的デバイスが図１１Ａに、そして銅を下層とした例が図１１Ｂにそれぞれ示されている。
よって、プラズマ誘起チップ損傷なしで（絶縁チップ表面上にある）パターン金属下層上でナノ繊維を成長させるという目的は達成された。
図１２は、ここに記載された技術及び方法を用いて作製された例示的デバイスとしての、酸化物絶縁体でヴィアホールを介して炭素ナノ構造が成長する例示的デバイスのＳＥＭ顕微鏡写真を示す。図１２で、明るく平坦な領域は絶縁領域であり、残りの領域には垂直に成長したナノ構造が見られる。よって、絶縁層でヴィアホールを介してナノ繊維を成長させるという目的は達成されている。
ここに引用された全ての特許及び他の参考文献の内容はいかなるものもその全体が参照によりここに組み込まれる。
本明細書は多くの特定の実施詳細を含むが、それらは何ら発明又は請求項の範囲を限定するものではなく、特定の発明の特定の実施例に固有でありうる特徴を説明するものと解釈されるべきである。別個の実施形態との関連で本明細書に記載されている特定の特徴は、単一の実施例と組み合わせても実施可能である。逆に、単一の実施形態との関連で記載されている様々な特徴を、複数の実施形態で別個に、又は任意の適切なサブコンビネーションで実施することもできる。更に、特徴が特定のコンビネーションで機能するものとしてここに記載、及び更には当初はそのように請求されていても、請求されたコンビネーションからの一又は複数の特徴が場合によってはそのコンビネーションから削除されてよく、及び請求されたコンビネーションはサブコンビネーション又はサブコンビネーションの変形を対象としうる。

Claims (27)

  1. 一又は複数のナノ構造の作製方法であって：
    基板の上部表面上に導電性補助層を形成すること；
    導電性補助層上に触媒のパターン層を形成すること；
    触媒層上に一又は複数のナノ構造を成長させること；及び
    一又は複数のナノ構造の間及び周囲の導電性補助層を選択的に除去すること
    を含む方法。
  2. 触媒層は形成された後にパターン形成される、請求項１に記載の方法。
  3. 基板が付加的に、その上部表面と同延であり且つ導電性補助層に覆われている金属下層を備える、請求項１に記載の方法。
  4. 金属下層がパターン形成されている、請求項３に記載の方法。
  5. 金属下層が：Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｐｔ、Ａｌ、Ａｕ、Ｐｄ、Ｐ、Ｎｉ、及びＦｅから選択された一又は複数の金属を含んでなる、請求項３に記載の方法。
  6. 金属下層が、ＴｉＮ、ＷＮ、及びＡｌＮから選択された一又は複数の導電性合金を含んでなる、請求項３に記載の方法。
  7. 金属下層が、一又は複数の導電性ポリマーを含んでなる、請求項３に記載の方法。
  8. 基板が半導体である、請求項１に記載の方法。
  9. 基板が絶縁体である、請求項１に記載の方法。
  10. 基板が、上面に少なくとも一つの導電層を有した絶縁体を含んでなる、請求項１に記載の方法。
  11. 形成のいずれかが：蒸着、めっき、スパッタリング、分子線エピタキシ、パルスレーザ蒸着、ＣＶＤ、及びスピンコーティングから選択された方法によって実行される、請求項１に記載の方法。
  12. 一又は複数のナノ構造が、炭素、ＧａＡｓ、ＺｎＯ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ、又はＳｉを含んでなる、請求項１に記載の方法。
  13. 一又は複数のナノ構造が、ナノ繊維、ナノチューブ、又はナノワイヤを含む、請求項１に記載の方法。
  14. 導電性補助層が：半導体、導電性ポリマー、及び合金から選択された材料を含んでなる、請求項１に記載の方法。
  15. 導電性補助層が、１ｎｍから１００Ｔｍの厚さである、請求項１に記載の方法。
  16. 一又は複数のナノ構造がプラズマで成長する、請求項１に記載の方法。
  17. 導電性補助層の選択的除去が、エッチングにより達成される、請求項１に記載の方法。
  18. エッチングがプラズマドライエッチングである、請求項１７に記載の方法。
  19. エッチングが電気化学エッチングである、請求項１７に記載の方法。
  20. エッチングが光化学熱分解エッチングである、請求項１７に記載の方法。
  21. エッチングが熱分解エッチングである、請求項１７に記載の方法。
  22. 更に、導電性補助層と触媒層の間に付加的な層を形成することを含んでなる、請求項１に記載の方法。
  23. 一又は複数の絶縁領域によって隔てられた一又は複数の露出金属島を含んでなる基板；
    一又は複数の露出金属島又は絶縁領域の少なくともいくつかを覆う基板上に配された導電性補助層；
    導電性補助層上に配された触媒層；及び
    触媒層上に配された一又は複数のナノ構造
    を含むデバイス。
  24. ナノ構造が配線である、請求項２３に記載のデバイス。
  25. 一又は複数のナノ構造を作製するための方法であって：
    基板の上部表面上に金属下層を形成すること；
    金属下層上に触媒層を形成すること；
    触媒層上に絶縁体層を形成すること；
    絶縁体層上に導電性補助層を形成すること；
    導電性補助層から触媒層へと絶縁体層を通ってヴィアホールを作製すること；
    ヴィアホールを介して触媒層上に一又は複数のナノ構造を成長させること；及び
    導電性補助層を選択的に除去すること
    を含む方法。
  26. 以下のステップ：
    基板の上部表面上に金属下層を形成するステップ；
    金属下層上に触媒層を形成するステップ；
    触媒層上に絶縁体層を形成するステップ；
    絶縁体層上に導電性補助層を形成するステップ；
    導電性補助層から触媒層へと絶縁体層を通ってヴィアホールを作製するステップ；
    ヴィアホールを介して触媒層上に一又は複数のナノ構造を成長させるステップ；及び
    導電性補助層を選択的に除去するステップ
    を含む工程によって製造された一又は複数のナノ構造を含むデバイス。
  27. 一又は複数のナノ構造を作製するための方法であって：
    露出パターン金属下層又は露出絶縁体層を含む基板上に導電性補助層を形成すること；
    導電性補助層の上又は露出絶縁体層の下に配されている触媒層からナノ構造を成長させること；及び
    導電性補助層の一部又は全てをエッチングにより選択的に除去すること
    を含む方法。
JP2017074919A 2008-02-25 2017-04-05 ナノ構造処理のための導電性補助層の形成及び選択的除去 Pending JP2017152716A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3133308P 2008-02-25 2008-02-25
US61/031,333 2008-02-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016103110A Division JP6126725B2 (ja) 2008-02-25 2016-05-24 ナノ構造処理のための導電性補助層の形成及び選択的除去

Publications (1)

Publication Number Publication Date
JP2017152716A true JP2017152716A (ja) 2017-08-31

Family

ID=41016331

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010548640A Active JP5474835B2 (ja) 2008-02-25 2009-02-20 ナノ構造処理のための導電性補助層の形成及び選択的除去
JP2014019438A Active JP5943947B2 (ja) 2008-02-25 2014-02-04 ナノ構造処理のための導電性補助層の形成及び選択的除去
JP2016103110A Active JP6126725B2 (ja) 2008-02-25 2016-05-24 ナノ構造処理のための導電性補助層の形成及び選択的除去
JP2017074919A Pending JP2017152716A (ja) 2008-02-25 2017-04-05 ナノ構造処理のための導電性補助層の形成及び選択的除去

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010548640A Active JP5474835B2 (ja) 2008-02-25 2009-02-20 ナノ構造処理のための導電性補助層の形成及び選択的除去
JP2014019438A Active JP5943947B2 (ja) 2008-02-25 2014-02-04 ナノ構造処理のための導電性補助層の形成及び選択的除去
JP2016103110A Active JP6126725B2 (ja) 2008-02-25 2016-05-24 ナノ構造処理のための導電性補助層の形成及び選択的除去

Country Status (8)

Country Link
US (5) US8508049B2 (ja)
EP (1) EP2250661B1 (ja)
JP (4) JP5474835B2 (ja)
KR (2) KR20160078517A (ja)
CN (2) CN105441903B (ja)
RU (1) RU2010138584A (ja)
TW (1) TWI465389B (ja)
WO (1) WO2009108101A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777291B2 (en) * 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
KR101487346B1 (ko) * 2007-09-12 2015-01-28 스몰텍 에이비 인접 층들을 나노구조들과 연결하고 결합하는 방법
RU2010138584A (ru) 2008-02-25 2012-04-10 Смольтек Аб (Se) Осаждение и селективное удаление электропроводного вспомогательного слоя для обработки наноструктуры
US20110076841A1 (en) * 2009-09-30 2011-03-31 Kahen Keith B Forming catalyzed ii-vi semiconductor nanowires
CN102110624B (zh) * 2009-12-23 2012-05-30 中芯国际集成电路制造(上海)有限公司 检测镍铂去除装置的方法
US20130249382A1 (en) * 2010-12-01 2013-09-26 Sn Display Co., Ltd. Field emission display and fabrication method thereof
CN102299058B (zh) * 2011-05-10 2013-02-27 吉林大学 通过多级异质结构纳米材料构筑微电子器件的方法
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
RU2497319C1 (ru) * 2012-02-28 2013-10-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "Высшая школа экономики" Печатная плата для бортовой радиоэлектронной аппаратуры космических аппаратов
WO2013173070A1 (en) 2012-05-18 2013-11-21 3M Innovative Properties Company Corona patterning of overcoated nanowire transparent conducting coatings
CN103456677A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103487143B (zh) * 2012-06-12 2015-07-29 清华大学 光强分布的检测系统
FR2997551B1 (fr) * 2012-10-26 2015-12-25 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
KR101938010B1 (ko) 2012-11-22 2019-01-14 전북대학교산학협력단 다이오드의 제조방법
US9006095B2 (en) 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
TWI518756B (zh) 2013-08-16 2016-01-21 財團法人工業技術研究院 圖案化的導電薄膜及其製造方法與應用
US9324628B2 (en) * 2014-02-25 2016-04-26 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
US10327477B2 (en) * 2016-07-25 2019-06-25 Altria Client Services Llc Cartridge for an aerosol-generating system with heater protection
CN106847790A (zh) * 2017-01-17 2017-06-13 华南理工大学 一种集成碳纳米管和石墨烯的互连结构及其制造方法
US10490411B2 (en) 2017-05-19 2019-11-26 Applied Materials, Inc. Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
CN108022694B (zh) * 2017-12-04 2019-07-09 中国科学院合肥物质科学研究院 一种透明导电氧化物薄膜-纳米线网络的制备方法
US10971423B2 (en) * 2018-06-08 2021-04-06 Carnegie Mellon University Metal nanowire based thermal interface materials
US11493288B2 (en) * 2018-06-08 2022-11-08 Carnegie Mellon University Nanowire-based thermal interface
US11387103B1 (en) * 2019-05-01 2022-07-12 The United States Of America As Represented By The Secretary Of The Army Process for fabricating semiconductor nanofibers
US20220326609A1 (en) * 2019-06-03 2022-10-13 Rutgers, The State University Of New Jersey Sacrificial nanotransfer lithography for the metalization of plastics
KR102287557B1 (ko) * 2019-11-06 2021-08-11 한국과학기술원 나노섬유를 이용한 금속 나노 패턴 형성 방법 및 금속 나노 패턴
KR102274144B1 (ko) * 2020-01-17 2021-07-07 전남대학교산학협력단 전자 소자용 박막 및 그의 제조방법
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353467A (ja) * 1999-04-09 2000-12-19 Nec Corp 冷陰極装置の製造方法
JP2001015077A (ja) * 1999-06-15 2001-01-19 Cheol Jin Lee 白色光源及びその製造方法
JP2001236879A (ja) * 2000-01-07 2001-08-31 Samsung Sdi Co Ltd カーボンナノチューブを用いた３極電界放出素子の製造方法
US20020167375A1 (en) * 2001-03-30 2002-11-14 Hoppe Daniel J. Carbon nanotube array RF filter
JP2004336054A (ja) * 2003-05-01 2004-11-25 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2006069817A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 炭素元素からなる線状構造物質の形成体及び形成方法
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445895A (en) 1977-09-17 1979-04-11 Toshiba Machine Co Ltd Saw with set wrest and automatic jigsaw having same
JPH01125858A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
US5651865A (en) * 1994-06-17 1997-07-29 Eni Preferential sputtering of insulators from conductive targets
US5584972A (en) * 1995-02-01 1996-12-17 Sony Corporation Plasma noise and arcing suppressor apparatus and method for sputter deposition
US5576939A (en) * 1995-05-05 1996-11-19 Drummond; Geoffrey N. Enhanced thin film DC plasma power supply
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
JP3372848B2 (ja) 1996-10-31 2003-02-04 キヤノン株式会社 電子放出素子及び画像表示装置及びそれらの製造方法
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
JP3497740B2 (ja) 1998-09-09 2004-02-16 株式会社東芝 カーボンナノチューブの製造方法及び電界放出型冷陰極装置の製造方法
US6146227A (en) * 1998-09-28 2000-11-14 Xidex Corporation Method for manufacturing carbon nanotubes as functional elements of MEMS devices
US6331209B1 (en) * 1999-04-21 2001-12-18 Jin Jang Method of forming carbon nanotubes
US20010030169A1 (en) * 2000-04-13 2001-10-18 Hideo Kitagawa Method of etching organic film and method of producing element
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
US6297592B1 (en) * 2000-08-04 2001-10-02 Lucent Technologies Inc. Microwave vacuum tube device employing grid-modulated cold cathode source having nanotube emitters
FR2815026B1 (fr) * 2000-10-06 2004-04-09 Commissariat Energie Atomique Procede d'auto-organisation de microstructures ou de nanostructures et dispositif a microstructures ou a nanostructures
JP2002117791A (ja) 2000-10-06 2002-04-19 Hitachi Ltd 画像表示装置
JP2002203473A (ja) 2000-11-01 2002-07-19 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2002289086A (ja) 2001-03-27 2002-10-04 Canon Inc 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6739932B2 (en) * 2001-06-07 2004-05-25 Si Diamond Technology, Inc. Field emission display using carbon nanotubes and methods of making the same
KR100470227B1 (ko) 2001-06-07 2005-02-05 두산디앤디 주식회사 화학기계적 연마장치의 캐리어 헤드
US6982519B2 (en) * 2001-09-18 2006-01-03 Ut-Battelle Llc Individually electrically addressable vertically aligned carbon nanofibers on insulating substrates
JP2003115259A (ja) 2001-10-03 2003-04-18 Sony Corp 電子放出装置及びその製造方法、冷陰極電界電子放出素子及びその製造方法、冷陰極電界電子放出表示装置及びその製造方法、並びに、薄膜のエッチング方法
JP2003115257A (ja) 2001-10-03 2003-04-18 Sony Corp 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
CN100373520C (zh) * 2001-12-06 2008-03-05 先锋株式会社 电子发射器件及其制造方法以及使用该器件的显示装置
US6965513B2 (en) * 2001-12-20 2005-11-15 Intel Corporation Carbon nanotube thermal interface structures
SE0104452D0 (sv) 2001-12-28 2001-12-28 Forskarpatent I Vaest Ab Metod för framställning av nanostrukturer in-situ, och in-situ framställda nanostrukturer
FR2836280B1 (fr) 2002-02-19 2004-04-02 Commissariat Energie Atomique Structure de cathode a couche emissive formee sur une couche resistive
US6858197B1 (en) * 2002-03-13 2005-02-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Controlled patterning and growth of single wall and multi-wall carbon nanotubes
SE0200868D0 (sv) 2002-03-20 2002-03-20 Chalmers Technology Licensing Theoretical model för a nanorelay and same relay
US6699779B2 (en) * 2002-03-22 2004-03-02 Hewlett-Packard Development Company, L.P. Method for making nanoscale wires and gaps for switches and transistors
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US6831017B1 (en) 2002-04-05 2004-12-14 Integrated Nanosystems, Inc. Catalyst patterning for nanowire devices
US7465494B2 (en) * 2002-04-29 2008-12-16 The Trustees Of Boston College Density controlled carbon nanotube array electrodes
FR2839505B1 (fr) * 2002-05-07 2005-07-15 Univ Claude Bernard Lyon Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
US6774052B2 (en) * 2002-06-19 2004-08-10 Nantero, Inc. Method of making nanotube permeable base transistor
JP3890470B2 (ja) 2002-07-16 2007-03-07 日立造船株式会社 カーボンナノチューブを用いた電子放出素子用電極材料およびその製造方法
AU2003263949A1 (en) 2002-08-01 2004-02-23 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland Method for synthesizing nanoscale structures in defined locations
US7175494B1 (en) * 2002-08-22 2007-02-13 Cdream Corporation Forming carbon nanotubes at lower temperatures suitable for an electron-emitting device
US20040037972A1 (en) * 2002-08-22 2004-02-26 Kang Simon Patterned granulized catalyst layer suitable for electron-emitting device, and associated fabrication method
US7026174B2 (en) * 2002-09-30 2006-04-11 Lam Research Corporation Method for reducing wafer arcing
AU2003274418A1 (en) 2002-11-05 2004-06-07 Koninklijke Philips Electronics N.V. Nanostructure, electronic device having such nanostructure and method of preparing nanostructure
CN1239387C (zh) * 2002-11-21 2006-02-01 清华大学 碳纳米管阵列及其生长方法
US8199388B2 (en) 2002-11-22 2012-06-12 Inphase Technologies, Inc. Holographic recording system having a relay system
JP4683188B2 (ja) * 2002-11-29 2011-05-11 日本電気株式会社 半導体装置およびその製造方法
US6984535B2 (en) * 2002-12-20 2006-01-10 Cdream Corporation Selective etching of a protective layer to form a catalyst layer for an electron-emitting device
JP2004202602A (ja) * 2002-12-24 2004-07-22 Sony Corp 微小構造体の製造方法、及び型材の製造方法
JP2004261875A (ja) 2003-01-09 2004-09-24 Sony Corp 転写用原盤の製造方法および転写用原盤、ならびに基板の製造方法および基板
US6764874B1 (en) 2003-01-30 2004-07-20 Motorola, Inc. Method for chemical vapor deposition of single walled carbon nanotubes
US7316061B2 (en) 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
US7759609B2 (en) 2003-03-06 2010-07-20 Yissum Research Development Company Of The Hebrew University Of Jerusalem Method for manufacturing a patterned structure
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
CN100419943C (zh) * 2003-04-03 2008-09-17 清华大学 一种场发射显示装置
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
SE0301236D0 (sv) 2003-04-28 2003-04-28 Chalmers Technology Licensing Method of manufacturing a nanoscale conductive device
KR100554155B1 (ko) 2003-06-09 2006-02-22 학교법인 포항공과대학교 금속/반도체 나노막대 이종구조를 이용한 전극 구조물 및그 제조 방법
TW200506998A (en) * 2003-06-19 2005-02-16 Cdream Display Corp Forming carbon nanotubes at lower temperatures suitable for electron-emitting device, and associated fabrication method
KR100537512B1 (ko) * 2003-09-01 2005-12-19 삼성에스디아이 주식회사 카본나노튜브구조체 및 이의 제조방법 그리고 이를 응용한전계방출소자 및 표시장치
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005116469A (ja) 2003-10-10 2005-04-28 Sony Corp 冷陰極電界電子放出素子の製造方法
US7459839B2 (en) * 2003-12-05 2008-12-02 Zhidan Li Tolt Low voltage electron source with self aligned gate apertures, and luminous display using the electron source
WO2005064639A2 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Fabricating a set of semiconducting nanowires, and electric device comprising a set of nanowires
JP4184306B2 (ja) * 2004-03-18 2008-11-19 パイオニア株式会社 電子放出素子
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
US20060086994A1 (en) 2004-05-14 2006-04-27 Susanne Viefers Nanoelectromechanical components
US6943317B1 (en) * 2004-07-02 2005-09-13 Advanced Energy Industries, Inc. Apparatus and method for fast arc extinction with early shunting of arc current in plasma
US7196005B2 (en) * 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
JP2006108649A (ja) * 2004-09-09 2006-04-20 Masaru Hori ナノインプリント用金型、ナノパターンの形成方法及び樹脂成型物
WO2006137893A2 (en) * 2004-10-01 2006-12-28 Board Of Regents Of The University Of Texas System Polymer-free carbon nanotube assemblies (fibers, ropes, ribbons, films)
TWI463615B (zh) 2004-11-04 2014-12-01 Taiwan Semiconductor Mfg Co Ltd 以奈米管為基礎之具方向性導電黏著
JP5127442B2 (ja) 2005-02-10 2013-01-23 パナソニック株式会社 微細構造体を保持するための構造体の製造方法、半導体装置の製造方法、およびセンサの製造方法
KR100682863B1 (ko) 2005-02-19 2007-02-15 삼성에스디아이 주식회사 탄소나노튜브 구조체 및 그 제조방법과, 탄소나노튜브 구조체를 이용한 전계방출소자 및 그 제조방법
KR101145146B1 (ko) 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
JP5349956B2 (ja) * 2005-04-25 2013-11-20 スモルテック エービー ナノ構造体の基板上への制御下の成長およびそれに基づく電子放出デバイス
US8173525B2 (en) 2005-06-17 2012-05-08 Georgia Tech Research Corporation Systems and methods for nanomaterial transfer
US7777291B2 (en) * 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
KR101386268B1 (ko) * 2005-08-26 2014-04-17 스몰텍 에이비 나노구조체에 기반한 인터커넥트 및 방열기
US7446044B2 (en) * 2005-09-19 2008-11-04 California Institute Of Technology Carbon nanotube switches for memory, RF communications and sensing applications, and methods of making the same
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
KR20070071177A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 유리 위에의 단일벽 탄소나노튜브 제조방법
US7687981B2 (en) * 2006-05-05 2010-03-30 Brother International Corporation Method for controlled density growth of carbon nanotubes
US8337979B2 (en) * 2006-05-19 2012-12-25 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
KR100803194B1 (ko) * 2006-06-30 2008-02-14 삼성에스디아이 주식회사 탄소나노튜브 구조체 형성방법
US20080001443A1 (en) * 2006-07-03 2008-01-03 Colglazier James J Combination cooler and seat system
WO2008054283A1 (en) * 2006-11-01 2008-05-08 Smoltek Ab Photonic crystals based on nanostructures
JP4870048B2 (ja) 2007-08-20 2012-02-08 富士通株式会社 電子部品装置及びその製造方法
KR101487346B1 (ko) * 2007-09-12 2015-01-28 스몰텍 에이비 인접 층들을 나노구조들과 연결하고 결합하는 방법
RU2010138584A (ru) 2008-02-25 2012-04-10 Смольтек Аб (Se) Осаждение и селективное удаление электропроводного вспомогательного слоя для обработки наноструктуры

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353467A (ja) * 1999-04-09 2000-12-19 Nec Corp 冷陰極装置の製造方法
JP2001015077A (ja) * 1999-06-15 2001-01-19 Cheol Jin Lee 白色光源及びその製造方法
JP2001236879A (ja) * 2000-01-07 2001-08-31 Samsung Sdi Co Ltd カーボンナノチューブを用いた３極電界放出素子の製造方法
US20020167375A1 (en) * 2001-03-30 2002-11-14 Hoppe Daniel J. Carbon nanotube array RF filter
JP2004336054A (ja) * 2003-05-01 2004-11-25 Samsung Electronics Co Ltd カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ
JP2006069817A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 炭素元素からなる線状構造物質の形成体及び形成方法

Also Published As

Publication number Publication date
EP2250661B1 (en) 2020-04-08
JP2016195257A (ja) 2016-11-17
RU2010138584A (ru) 2012-04-10
WO2009108101A1 (en) 2009-09-03
TWI465389B (zh) 2014-12-21
US20130334704A1 (en) 2013-12-19
US8866307B2 (en) 2014-10-21
JP5474835B2 (ja) 2014-04-16
JP2014140039A (ja) 2014-07-31
EP2250661A4 (en) 2011-09-07
EP2250661A1 (en) 2010-11-17
US20150004092A1 (en) 2015-01-01
CN102007571A (zh) 2011-04-06
US20090233124A1 (en) 2009-09-17
TW200944474A (en) 2009-11-01
JP6126725B2 (ja) 2017-05-10
KR101638463B1 (ko) 2016-07-11
JP5943947B2 (ja) 2016-07-05
CN105441903B (zh) 2018-04-24
JP2011517366A (ja) 2011-06-02
US9114993B2 (en) 2015-08-25
KR20100117075A (ko) 2010-11-02
US20150318085A1 (en) 2015-11-05
US8508049B2 (en) 2013-08-13
US20180155824A1 (en) 2018-06-07
KR20160078517A (ko) 2016-07-04
CN105441903A (zh) 2016-03-30
CN102007571B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP6126725B2 (ja) ナノ構造処理のための導電性補助層の形成及び選択的除去
US7563711B1 (en) Method of forming a carbon nanotube-based contact to semiconductor
US8169085B2 (en) Semiconductor device and method of fabricating the same
US7094692B2 (en) Semiconductor device and method of manufacturing the same
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
US20070096616A1 (en) Vertical interconnection structure including carbon nanotubes and method of fabricating the same
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
US20080293228A1 (en) CMOS Compatible Method of Forming Source/Drain Contacts for Self-Aligned Nanotube Devices
US20090146304A1 (en) Carbon nanotube integrated circuit devices and methods of fabrication therefor using protected catalyst layers
KR100791347B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
KR100713916B1 (ko) 반도체 소자의 제조방법
US20070026666A1 (en) Method of forming metal line on semiconductor device
KR100843145B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807