JP2017117952A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2017117952A
JP2017117952A JP2015252290A JP2015252290A JP2017117952A JP 2017117952 A JP2017117952 A JP 2017117952A JP 2015252290 A JP2015252290 A JP 2015252290A JP 2015252290 A JP2015252290 A JP 2015252290A JP 2017117952 A JP2017117952 A JP 2017117952A
Authority
JP
Japan
Prior art keywords
resistor
chip resistor
pair
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015252290A
Other languages
English (en)
Other versions
JP6599759B2 (ja
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015252290A priority Critical patent/JP6599759B2/ja
Publication of JP2017117952A publication Critical patent/JP2017117952A/ja
Application granted granted Critical
Publication of JP6599759B2 publication Critical patent/JP6599759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】安定した搭載姿勢を確保した状態で狭隣接実装することができるチップ抵抗器を提供する。【解決手段】本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板1のうち、最も面積の広い第1面に一対の内部電極2と抵抗体3及びこれらを覆う保護膜4が形成されていると共に、半田付け可能な外部電極6が第1面の長辺に隣接する第3面の長手方向両端部だけに形成されているため、抵抗体3等が形成された第1面を側方に向けた姿勢で、外部電極6が形成された第3面を回路基板への実装面とすることにより、実装時の半田収縮によって絶縁基板1が第1面側に引っ張られることを防止できる。【選択図】図6

Description

本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器に関するものである。
一般的にチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の上面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に跨るように絶縁基板の上面に設けられた抵抗体と、抵抗体を覆うように設けられた絶縁性の保護膜と、絶縁基板の下面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにした姿勢で外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるようになっている。
近年、電子機器の小型・高機能化に伴って回路基板の実装密度が飛躍的に上昇しており、それに伴ってチップ抵抗器の実装面積を小さくしたり、隣接するチップ抵抗器の間隔を狭くする狭隣接実装が要望されている。このような狭隣接実装に対応するために、特許文献1に記載されているように、絶縁基板の両端面を除く4面(上下面と両側面)に同一幅の外部電極を形成したチップ抵抗器が提案されている。
特開2002−208502号公報
直方体形状の絶縁基板を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、第1面の短辺に隣接する2つの対向面を第2面、第1面の長辺に隣接する2つの対向面を第3面としたとき、特許文献1に記載されたチップ抵抗器のように、いずれか一方の第1面に表電極と抵抗体および保護膜が形成されていると共に、第2面を除いた4つの面(両第1面と両第3面)に表電極と導通する外部電極が形成されていれば、第1面に比べて面積の狭い第3面を実装面にすることができるため、隣接するチップ間隔を狭めた狭隣接実装が可能となる。
この場合、実装面である第3面の短辺寸法よりも高さ寸法が大きくなるタワー型の搭載となり、第1面を側方に向けた姿勢で外部電極とランドが半田接合されるため、特許文献1に記載されたチップ抵抗器のように、第3面に形成された外部電極よりも面積の広い外部電極が第1面に形成されていると、半田ペーストが溶融・固化する際の半田収縮によって第1面側に引っ張られやすくなり、その結果、チップ抵抗器が傾いたり倒れた状態で搭載されてしまうという問題が発生する。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、安定した搭載姿勢を確保した状態で狭隣接実装することができるチップ抵抗器を提供することにある。
上記目的を達成するための一形態として、本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、この第1面の短辺に隣接する2つの対向面を第2面、前記第1面の長辺に隣接する2つの対向面を第3面とするチップ抵抗器において、前記一対の第1面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第1面と前記一対の第3面の長手方向両端部にそれぞれ前記内部電極と導通する外部電極が設けられており、前記第1面に設けられた前記外部電極の長手方向に沿う寸法が前記第3面に設けられた前記外部電極の長手方向に沿う寸法よりも小さく設定されているという構成にした。
このように構成されたチップ抵抗器では、直方体形状の絶縁基板の6つの面のうち、最も面積が広い2つの第1面のいずれか一方に抵抗体と内部電極が形成されているため、抵抗体の形成された第1面を側方に向けた姿勢で、この第1面の長辺に隣接する第3面を回路基板への実装面とすることにより、チップ間隔を狭くしたタワー型の狭隣接実装に対応することができる。しかも、このチップ抵抗器では、側方を向く第1面に形成された外部電極の長手方向に沿う寸法が、実装面となる第3面に形成された外部電極の長手方向に沿う寸法よりも小さく設定されているため、半田の収縮によって第1面側に引っ張られることがなく、狭隣接実装に対応したタワー型であるのにも関わらず倒れにくく安定した姿勢での搭載が可能となる。
また、上記目的を達成するための他の形態として、本発明のチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、この第1面の短辺に隣接する2つの対向面を第2面、前記第1面の長辺に隣接する2つの対向面を第3面とするチップ抵抗器において、前記一対の第1面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第3面の長手方向両端部に前記内部電極と導通する外部電極が設けられており、この外部電極が前記一対の第1面に設けられていないという構成にした。
このように構成されたチップ抵抗器でも、直方体形状の絶縁基板の6つの面のうち、最も面積が広い2つの第1面のいずれか一方に抵抗体と内部電極が形成されているため、抵抗体の形成された第1面を側方に向けた姿勢で、この第1面の長辺に隣接する第3面を回路基板への実装面とすることにより、チップ間隔を狭くしたタワー型の狭隣接実装に対応することができる。しかも、このチップ抵抗器では、実装面となる第3面に内部電極と導通する外部電極が形成されているものの、側方を向く第1面に外部電極は形成されていないため、半田の収縮によって第1面側に引っ張られることがなく、狭隣接実装に対応したタワー型であるのにも関わらず倒れにくく安定した姿勢での搭載が可能になると共に、狭隣接したチップ間での短絡事故を防止することができる。
上記の構成において、一対の第2面に外部電極は形成されていなくても良いが、これら第2面にも内部電極と導通する外部電極が形成されていると、ランドと第2面間に半田フィレットが形成されるため、より安定したチップ抵抗器の実装が可能となる。
また、上記の構成において、保護膜は少なくとも抵抗体を覆っていれば良いが、保護膜が内部電極と抵抗体を含めて第1面の面全体を覆っていると、実装時に側方を向く第1面の表面がフラットになるため、チップ抵抗器を狭隣接実装する上で好ましい。
また、上記の構成において、抵抗体の形成された第1面と反対側の第1面の面全体に絶縁性の補助保護膜が設けられていると、絶縁基板の2つの第1面が保護膜と補助保護膜によって覆われるため、2つの第3面のいずれを実装面とした場合でも外観が同じようになり、バルク実装に好適にチップ抵抗器を実現することができる。
本発明のチップ抵抗器によれば、安定した搭載姿勢を確保した状態で狭隣接実装することができる。
本発明の第1実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器の実装状態を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の斜視図である。 本発明の第3実施形態例に係るチップ抵抗器を一方向から見た斜視図である。 第3実施形態例に係るチップ抵抗器を他方向から見た斜視図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 本発明の第4実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。 本発明の第5実施形態例に係るチップ抵抗器の斜視図である。 本発明の第6実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器の製造工程を示す説明図である。
以下、発明の実施の形態について図面を参照しながら説明する。図1に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の一側面に所定間隔を存して設けられた一対の内部電極2と、これら内部電極2に接続するように設けられた長方形状の抵抗体3と、両内部電極2と抵抗体3を覆うように設けられた樹脂からなる保護膜4と、絶縁基板1の両側面おける長手方向両端部に設けられた外部電極5と、絶縁基板1の上下面おける長手方向両端部に設けられた外部電極6とによって主に構成されている。
絶縁基板1はセラミックスからなり、この絶縁基板1を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、第1面の短辺に隣接する2つの対向面を第2面、第1面の長辺に隣接する2つの対向面を第3面とすると、図中手前側と背面側に位置する第2面には何も形成されていないが、図中右側方を向く第1面には一対の内部電極2と抵抗体3と保護膜4および一対の外部電極5が形成されており、図示されていないが、図中左側方を向く反対側の第1面には一対の外部電極が形成されている。また、図中上面側に位置する第3面には一対の外部電極6が形成されており、図示されていないが、図中下面側に位置する第3面にも一対の外部電極が形成されている。
ここで、図1に示すように、絶縁基板1の第1面の短辺寸法(第2面の長辺寸法)をH、第1面と第3面の長辺寸法をL、第2面と第3面の短辺寸法をWとすると、本実施形態例に係るチップ抵抗器では、例えばH=0.1mm、L=0.2mm、W=0.05mmとなっている。なお、この絶縁基板1は後述する大判基板を縦横に延びる1次分割ラインと2次分割ラインに沿ってダイシングすることにより多数個取りされたものである。
一対の内部電極2は絶縁基板1の一方の第1面にAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら内部電極2は第1面の両短辺から幾分内方に離れた位置に矩形状に形成されている。
抵抗体3は絶縁基板1の一方の第1面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体3の長手方向の両端部はそれぞれ内部電極2に重なっている。なお、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護膜4は絶縁基板1の一方の第1面にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたオーバーコート層であり、図示省略されているが、保護膜4の下面側には抵抗体3を覆うアンダーコート層が形成されている。なお、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。保護膜4は第1面の長手方向両端部を除いて内部電極2と抵抗体3を覆うように形成されているため、図中で手前側に位置する内部電極2の左側辺と上下両辺が絶縁基板1と保護膜4間から露出し、図中で奥側に位置する内部電極2の右側片と上下両辺が絶縁基板1と保護膜4間から露出している。
外部電極5はNi−Cr等をスパッタしたものからなり、この外部電極5は絶縁基板1の第1面の長手方向両端部に帯状に形成されて保護膜4の側端部から露出する内部電極2と導通している。外部電極6もNi−Cr等をスパッタしたものからなり、この外部電極6は絶縁基板1の第3面の長手方向両端部に形成されて保護膜4の上下端部から露出する内部電極2と導通している。これら外部電極5,6は後述するマスキングスパッタ法によって同時に形成されたものであるが、第1面に形成された外部電極5の幅寸法(第1面の長手方向に沿う寸法)は第3面に形成された外部電極6の長手方向に沿う寸法よりも十分に小さく(例えば1/5程度)設定されている。図示省略されているが、半田付け性を良好にするために、これら外部電極5,6の表面にはNi,Sn等の電解メッキが施されている。
このように構成されたチップ抵抗器は、図2に示すように、回路基板20に設けられたランド21上に絶縁基板1の第3面を下向きにした状態で搭載され、第3面に形成された外部電極6とランド21を半田22で接合することによって回路基板20に面実装される。すなわち、直方体形状の絶縁基板1が有する6つの面のうち、最も面積の広い2つの第1面が側方を向いた姿勢になると共に、実装面となる第3面の短辺寸法(図1の寸法W)よりも第2面の高さ寸法(図1の寸法H)が大きくなるタワー型の搭載となり、隣接するチップ間隔を狭くした狭隣接実装に対応することができる。
しかも、このチップ抵抗器は、実装時に側方を向く第1面に形成された外部電極5の長手方向に沿う寸法が、実装面となる第3面に形成された外部電極6の長手方向に沿う寸法よりも小さく設定されており、第1面の外部電極5の面積が第3面の外部電極6の面積よりも小さいため、半田22の収縮によって絶縁基板1が第1面側に引っ張られることがなく、狭隣接実装に対応したタワー型であるのにも関わらず倒れにくく安定した姿勢での搭載が可能となる。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図3〜図5を参照しながら説明する。
まず、図3(a)と図4(a)に示すように、絶縁基板1が多数個取りされるセラミックスからなる大判基板30を準備する。この大判基板30に1次分割溝や2次分割溝は形成されていないが、後工程で大判基板30は格子状に延びる1次分割ラインL1と2次分割ラインL2(図中1点鎖線で示す)に沿ってダイシングされ、これら両分割ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図3は大判基板30を平面的に見た状態を示し、図4は図3中の1個分のチップ形成領域を断面した状態を示している。
そして、このような大判基板30の表面(絶縁基板1の一方の第1面に相当)に2次分割ラインL2に重なるようにAg系ペーストを帯状に印刷し、これを乾燥・焼成することにより、図3(b)と図4(b)に示すように、大判基板30の表面にチップ形成領域を挟んで対向する複数対の内部電極2を形成する。
次に、大判基板30の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図3(c)と図4(c)に示すように、対をなす内部電極2間に跨る複数の抵抗体3を形成する。なお、内部電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、大判基板30の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、内部電極2の大部分と抵抗体3の全体を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、図3(d)と図4(d)に示すように、2次分割ラインL2に沿った幅狭部分を除いてチップ形成領域のほぼ全体を覆う保護膜4を形成する。
次に、大判基板30を1次分割ラインL1に沿ってダイシングブレードで切断することにより、図3(e)に示すように、複数の抵抗体3が一列に並んだ短冊状基板30Aを得る。かかる1次分割ラインL1に沿うダイシングによって帯状の内部電極2と保護膜4が幅方向に切断され、短冊状基板30Aの幅方向両端面に内部電極2の切断面が露出する。なお、この時のダイシングによる切断面、すなわち、短冊状基板30Aの幅方向両端面が絶縁基板1の第3面に相当する。
次に、図5(a)に示すように、内部電極2や抵抗体3が形成された面を上向きにした状態で複数の短冊状基板30Aを積み重ねた後、図5(b)に示すように、短冊状基板30Aの非電極部分をマスクMによって被覆する。そして、図5(c)に示すように、この状態でNi−Cr等を短冊状基板30Aの幅方向端面におけるマスクMで覆われていない部分にスパッタした後、図5(d)に示すように、マスクMを除去することにより、図3(f)に示すように、短冊状基板30Aの端面に内部電極2の切断面と接続する外部電極6を形成する。その際、マスキングスパッタにより形成されたNi−Cr等の金属膜は、短冊状基板30Aの端面のみならず表面と裏面に回り込むため、短冊状基板30Aの表面に第1分割ラインL1に沿って帯状に延びる外部電極5が形成されると共に、短冊状基板30Aの裏面にも同様に外部電極5が形成される。なお、マスキングスパッタにより形成された金属膜が短冊状基板30Aの表面に対して十分に回り込まなかった場合、外部電極5は短冊状基板30Aの幅方向中央部に形成されないことになるが、その場合は、短冊状基板30Aの表面に外部電極5と内部電極2の両方が露出することになる。
しかる後、短冊状基板30Aを2次分割ラインL2に沿ってダイシングブレードで切断することにより、短冊状基板30Aの表裏両面に形成された外部電極5と両端面に形成された外部電極6をそれぞれ2分し、チップ抵抗器と外形をほぼ同じくする個々のチップ素子を得る。なお、この時のダイシングによる切断面が絶縁基板1の第2面に相当する。
最後に、個々のチップ素子の外部電極5,6に対してNi,Sn等の電解メッキを施すことにより、図1に示すようなチップ抵抗器が完成する。
図6は本発明の第2実施形態例に係るチップ抵抗器の斜視図であり、図1に対応する部分には同一符号を付してある。
図6に示すチップ抵抗器が前述した第1実施形態例と相違する点は、絶縁基板1の一対の第3面に外部電極6は形成されているが、絶縁基板1の一対の第1面に外部電極が形成されていないことであり、それ以外の構成は基本的に同じである。
すなわち、第2実施形態例に係るチップ抵抗器では、保護膜4が一対の内部電極2と抵抗体3を含めて絶縁基板1の第1面全体を覆うように形成されており、この第1面と反対側の第1面にも外部電極は形成されていない。そして、絶縁基板1の2つの第3面の長手方向両端部に外部電極6が形成されており、これら外部電極6は絶縁基板1の上下両辺と保護膜4間から露出する内部電極2と接続されている。
このように構成された第2実施形態例に係るチップ抵抗器においても、内部電極2や抵抗体3が形成された最も面積の広い第1面を側方に向け、第1面の長辺に隣接する第3面を回路基板への実装面とすることにより、チップ間隔を狭くしたタワー型の狭隣接実装に対応することができる。しかも、このチップ抵抗器では、実装面となる第3面に内部電極2と導通する外部電極6が形成されているものの、側方を向く第1面に外部電極は存在しないため、実装時の半田収縮によって絶縁基板1が第1面側に引っ張られることが全くなくなり、より一層安定した姿勢で狭隣接実装することができる。さらに、第1面全体が保護膜4によって覆われており、側方を向く第1面に外部電極が存在しないため、狭隣接実装に伴うチップ間での短絡事故を防止することができる。
なお、第2実施形態例に係るチップ抵抗器は、保護膜4を第1面の全面に形成するという点を除くと、第1実施形態例とほぼ同様の工程によって製造することができる。すなわち、第1実施形態例における図3(d)に示す工程で、2次分割ラインL2で挟まれた領域に帯状の保護膜4を複数形成する代わりに、内部電極2と抵抗体3を含めて大判基板30のチップ形成領域全体を覆うように保護膜4を形成すれば良い。
図7は本発明の第3実施形態例に係るチップ抵抗器の斜視図、図8は該チップ抵抗器を反対側から見た斜視図、図9と図10は該チップ抵抗器の製造方法を示す説明図であり、図1〜図4に対応する部分には同一符号を付してある。
図7と図8に示すように、第3実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の一方の第1面の長手方向両端部に形成された一対の内部電極2と、これら内部電極2に接続するように形成された抵抗体3と、両内部電極2と抵抗体3を含めて一方の第1面全体を覆うように形成された保護膜4と、絶縁基板1の他方の第1面の長手方向両端部に形成された一対の内部電極7と、これら内部電極7を含めて他方の第1面全体を覆うように形成された補助保護膜8と、絶縁基板1の一対の第3面における四隅に形成された外部電極9,10とによって主に構成されている。
保護膜4寄りに形成された外部電極9は抵抗体3に接続された内部電極2と導通しており、これら外部電極9は第2実施形態例における外部電極6の幅寸法を狭くしたものと機能的には同じである。補助保護膜8は保護膜4と同じ樹脂材料からなり、この補助保護膜8寄りに形成された外部電極10は内部電極7に接続されている。ただし、補助保護膜8によって覆われた内部電極7は抵抗体3と電気的に接続されておらず、内部電極7に接続する補助保護膜8寄りの外部電極10は電気的には関与しないダミー電極であるため、内部電極7を省略して補助保護膜8だけを他方の第3面に形成しても良い。
このように構成された第3実施形態例に係るチップ抵抗器の製造方法について図9,10を参照して説明すると、まず、図9(a)と図10(a)に示すように、絶縁基板1が多数個取りされるセラミックスからなる大判基板40を準備する。この大判基板40の表裏両面には、図3に示す1次分割ラインL1に対応する位置に予め有底形状の分割溝41が設けられているが、図中の1点鎖線で示す分割ラインLは後工程でダイシングされる予想線であり、これら分割ラインLは大判基板40に設けられていない。
そして、このような大判基板40の表面(絶縁基板1の一方の第1面に相当)に分割ラインLと重なるようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図9(b)と図10(b)に示すように、大判基板40の表面にチップ形成領域を挟んで対向する複数対の内部電極2を形成する。また、これに前後して大判基板40の裏面(絶縁基板1の他方の第1面に相当)に分割ラインLと重なるようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図10(b)に示すように、大判基板40の裏面にチップ形成領域を挟んで対向する複数対の内部電極7を形成する。その際、内部電極2と内部電極7の材料であるAg系ペーストが分割溝41を横切るように印刷されるため、大判基板40の表裏両面の分割溝41の内部にAg系ペーストが流れ込む。
次に、大判基板40の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図9(c)と図10(c)に示すように、対をなす内部電極2間に跨る複数の抵抗体3を形成する。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、大判基板40の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、各チップ形成領域を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図9(d)と図10(d)に示すように、内部電極2と抵抗体3を含めて各チップ形成領域を覆う保護膜4を形成する。また、これに前後して大判基板40の裏面にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図10(d)に示すように、内部電極7を含めて各チップ形成領域を覆う補助保護膜8を形成する。
次に、大判基板40を分割溝41と直交する方向の分割ラインLに沿ってダイシングブレードで切断することにより、図9(e)に示すように、帯状の内部電極2が長手方向に沿って分断されて短冊状基板40Aが得られる。なお、このダイシングによる切断面、すなわち、短冊状基板40Aの幅方向両端面が絶縁基板1の第2面に相当する。
しかる後、短冊状基板40Aを分割溝41に沿ってブレイクすることにより、チップ抵抗器と外形をほぼ同じくする個々のチップ素子を得る。このブレイク時の分割面は絶縁基板1の第3面に相当するが、前述したように、内部電極2,7の材料であるAg系ペーストが分割溝41の内部に流れ込んでいるため、チップ素子の分割面の四隅に内部電極2に導通する外部電極9と内部電極7に導通する外部電極10がそれぞれ露出する。最後に、個々のチップ素子の外部電極9,10に対してNi,Sn等の電解メッキを施すことにより、図7,8に示すようなチップ抵抗器が完成する。
このように構成された第3実施形態例に係るチップ抵抗器においても、内部電極2や抵抗体3が形成された最も面積の広い第1面を側方に向け、第1面の長辺に隣接する第3面を回路基板への実装面とすることにより、チップ間隔を狭くしたタワー型の狭隣接実装に対応することができる。しかも、このチップ抵抗器では、実装面となる第3面の四隅に半田付け可能な外部電極9,10が形成されており、側方を向く第1面に外部電極が形成されていないため、実装時の半田収縮によって絶縁基板1が第1面側に引っ張られることはなく、安定した姿勢での狭隣接実装を行うことができる。さらに、絶縁基板1の2つの第1面全体が保護膜4と補助保護膜8によって覆われており、絶縁基板1の2つの第3面のいずれを実装面とした場合でも外観が同じようになるため、バルク実装に好適にチップ抵抗器を実現することができる。
図11は本発明の第4実施形態例に係るチップ抵抗器の斜視図、図12と図13は該チップ抵抗器の製造方法を示す説明図であり、図1〜図4に対応する部分には同一符号を付してある。
図11に示すチップ抵抗器が前述した第2実施形態例(図6参照)と相違する点は、絶縁基板1の一対の第2面にキャップ形状の外部電極11が形成され、これら外部電極11が第3面に形成された外部電極6と第2面の保護膜4から露出する内部電極2の端面に接続されていることであり、それ以外の構成は基本的に同じである。
すなわち、第4実施形態例に係るチップ抵抗器では、絶縁基板1の第2面全体を覆うキャップ形状の外部電極11が第3面に形成された外部電極6の端部と重なる位置まで延びており、この外部電極11が第3面と同一幅で第1面まで延びて保護膜4の端部に重なっている。したがって、絶縁基板1の第2面に形成された外部電極11の長手方向に沿う寸法は、実装面となる第3面に形成された外部電極6の長手方向に沿う寸法よりも小さく設定されている。
このように構成された第4実施形態例に係るチップ抵抗器においても、内部電極2や抵抗体3が形成された最も面積の広い第1面を側方に向け、第1面の長辺に隣接する第3面を回路基板への実装面とすることにより、チップ間隔を狭くしたタワー型の狭隣接実装に対応することができる。しかも、このチップ抵抗器では、実装時に側方を向く絶縁基板1の第1面に形成された外部電極11の長手方向に沿う寸法が、実装面となる第3面に形成された外部電極6の長手方向に沿う寸法よりも小さく設定されているため、実装時の半田収縮によって絶縁基板1が第1面側に引っ張られることはなく、狭隣接実装に対応したタワー型であるのにも関わらず倒れにくく安定した姿勢での搭載が可能となる。さらに、絶縁基板1の第2面にも外部電極11が形成されており、回路基板のランドと絶縁基板1の第2面間に半田フィレットを形成できるため、半田接合強度の高い狭隣接実装を行うことができる。
このように構成された第4実施形態例に係るチップ抵抗器の製造方法について図12,13を参照して説明すると、まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板50を準備する。この大判基板50に1次分割溝や2次分割溝は形成されていないが、後工程で大判基板50は格子状に延びる1次分割ラインL1と2次分割ラインL2に沿ってダイシングされる。
そして、このような大判基板50の表面(絶縁基板1の一方の第1面に相当)に2次分割ラインL2と重なるようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図12(b)と図13(b)に示すように、大判基板50の表面にチップ形成領域を挟んで対向する複数対の内部電極2を形成する。
次に、大判基板50の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図12(c)と図13(c)に示すように、対をなす内部電極2間に跨る複数の抵抗体3を形成する。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、大判基板50の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、各チップ形成領域を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図12(d)と図13(d)に示すように、内部電極2と抵抗体3を含めて各チップ形成領域を覆う保護膜4を形成する。
次に、大判基板50を1次分割ラインL1に沿ってダイシングブレードで切断することにより、図12(e)に示すように、複数の抵抗体3が横一列に並んだ短冊状基板50Aを得る。なお、このダイシングによる切断面、すなわち、短冊状基板50Aの幅方向両端面が絶縁基板1の第2面に相当する。
次に、短冊状基板50Aの非電極部分を図示せぬマスクによって被覆し、この状態でNi−Cr等を短冊状基板50Aの幅方向端面におけるマスクで覆われていない部分にスパッタした後、マスクを除去することにより、図12(f)に示すように、短冊状基板50Aの端面に内部電極2の切断面と接続する外部電極6を形成する。
しかる後、短冊状基板50Aを2次分割ラインL2に沿ってダイシングブレードで切断することにより、チップ抵抗器と外形をほぼ同じくする個々のチップ素子を得る。なお、この時のダイシングによる切断面が絶縁基板1の第2面に相当する。
次に、チップ素子の端面にAgペーストをディップ塗布して加熱硬化させることにより、チップ素子の長手方向両端部に保護膜4と外部電極6の端部を覆うキャップ形状の端面電極11を形成する。最後に、個々のチップ素子の外部電極9,10に対してNi,Sn等の電解メッキを施すことにより、図11に示すようなチップ抵抗器が完成する。
図14は本発明の第5実施形態例に係るチップ抵抗器の斜視図であり、図1に対応する部分には同一符号を付してある。
図14に示すチップ抵抗器が前述した第1実施形態例と相違する点は、絶縁基板1の一対の第2面に幅狭な外部電極12を形成したことにあり、それ以外の構成は基本的に同じである。このような外部電極12を形成する場合は、前述した第3実施形態例のような有底形状の分割溝を大判基板の2次分割ラインに対応する位置に設けておき、大判基板の表面に印刷したAg系ペースト等を分割溝の内部に流し込んだ後、大判基板を分割溝に沿ってブレイクすれば良い。したがって、大判基板の表裏両面に分割溝を設けておけば、絶縁基板1の第2面における短手方向の両側部に外部電極12を形成することができる。
図15は本発明の第6実施形態例に係るチップ抵抗器の斜視図、図16は該チップ抵抗器の製造方法を示す説明図であり、図1〜図4に対応する部分には同一符号を付してある。
図15に示すチップ抵抗器が前述した第4実施形態例(図11参照)と相違する点は、絶縁基板1の一対の第2面に形成された外部電極11が第1面と第3面まで回り込んでいないことであり、それ以外の構成は基本的に同じである。
すなわち、第6実施形態例に係るチップ抵抗器では、保護膜4が一対の内部電極2と抵抗体3を含めて絶縁基板1の第1面全体を覆うように形成されると共に、絶縁基板1の2つの第3面の長手方向両端部に外部電極6が形成され、なおかつ絶縁基板1の2つの第2面全体に外部電極11が形成されている。したがって、絶縁基板1の第1面に外部電極は存在せず、実装時の半田収縮によって絶縁基板1が第1面側に引っ張られることがないため、狭隣接実装に対応したタワー型であるのにも関わらず倒れにくく安定した姿勢での搭載が可能となる。しかも、絶縁基板1の第2面にも外部電極11が形成されているため、第4実施形態例と同様に半田接合強度の高い狭隣接実装を行うことができる。
このように構成された第6実施形態例に係るチップ抵抗器の製造方法について図16を参照して説明すると、まず、図16(a)に示すように、絶縁基板1が多数個取りされるセラミックスからなる大判基板60を準備する。この大判基板60に1次分割溝や2次分割溝は形成されていないが、後工程でダイシングされる1次分割ラインL1と2次分割ラインL2の交点位置に貫通孔61が設けられている。
そして、このような大判基板60の表面(絶縁基板1の一方の第1面に相当)に貫通孔61よりも幅広で1次分割ラインL1に重なるようにAg系ペーストを印刷し、これを乾燥・焼成することにより、図16(b)に示すように、大判基板60の表面にチップ形成領域を挟んで対向する複数対の内部電極2を形成する。その際、Ag系ペーストが貫通孔61を横切るように印刷されるため、貫通孔61の内壁面にAg系ペーストが流れ込む。
次に、大判基板60の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図16(c)に示すように、対をなす内部電極2間に跨る複数の抵抗体3を形成する。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、大判基板60の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、各チップ形成領域を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図16(d)に示すように、内部電極2と抵抗体3を含めて各チップ形成領域を覆う保護膜4を形成する。
次に、大判基板60を1次分割ラインL1に沿ってダイシングブレードで切断することにより、図16(e)に示すように、帯状の内部電極2が長手方向に沿って分断されて短冊状基板60Aが得られる。なお、このダイシングによる切断面、すなわち、短冊状基板60Aの幅方向両端面が絶縁基板1の第2面に相当する。
次に、短冊状基板60Aの幅方向両端面にNi−Cr等をスパッタすることにより、図16(f)に示すように、短冊状基板60Aの端面に外部電極11を形成した後、短冊状基板60Aを2次分割ラインL2に沿ってダイシングブレードで切断することにより、チップ抵抗器と外形をほぼ同じくする個々のチップ素子を得る。このダイシング時の切断面は絶縁基板1の第3面に相当するが、前述したように、内部電極2の材料であるAg系ペーストが貫通孔61の内部に流れ込んでいるため、チップ素子の切断面の長手方向両端部に内部電極2に導通する外部電極6が露出する。最後に、個々のチップ素子の外部電極6,11に対してNi,Sn等の電解メッキを施すことにより、図15に示すようなチップ抵抗器が完成する。
なお、第6実施形態例では、内部電極2の材料を貫通孔61の内部に流し込むことで外部電極6を形成したが、内部電極2の材料を貫通孔61の内部に流し込ませずに、短冊状基板60Aの幅方向両端面にNi−Cr等をスパッタすることによる回り込みによって外部電極6を形成するようにしても良い。
また、本発明は、上記した各実施形態例に限定されず、それ以外にも種々の変形例が可能である。例えば、図6に示す第3実施形態例において、絶縁基板1の第2面全体を覆うように外部電極を形成したり、第3面に形成された外部電極9,10と同一幅の外部電極を第2面にも形成するようにしても良い。
1 絶縁基板
2 内部電極
3 抵抗体
4 保護膜
5,6,9,10,11,12 外部電極
7 内部電極
8 補助保護膜
20 回路基板
21 ランド
22 半田
30,40,50,60 大判基板
30A,40A,50A,60A 短冊状基板
41 分割溝
61 貫通孔

Claims (5)

  1. セラミックスからなる直方体形状の絶縁基板を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、この第1面の短辺に隣接する2つの対向面を第2面、前記第1面の長辺に隣接する2つの対向面を第3面とするチップ抵抗器において、
    前記一対の第1面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第1面と前記一対の第3面の長手方向両端部にそれぞれ前記内部電極と導通する外部電極が設けられており、前記第1面に設けられた前記外部電極の長手方向に沿う寸法が前記第3面に設けられた前記外部電極の長手方向に沿う寸法よりも小さく設定されていることを特徴とするチップ抵抗器。
  2. セラミックスからなる直方体形状の絶縁基板を構成する6つの面のうち、最も面積の広い2つの対向面を第1面、この第1面の短辺に隣接する2つの対向面を第2面、前記第1面の長辺に隣接する2つの対向面を第3面とするチップ抵抗器において、
    前記一対の第1面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第3面の長手方向両端部に前記内部電極と導通する外部電極が設けられており、この外部電極が前記一対の第1面に設けられていないことを特徴とするチップ抵抗器。
  3. 請求項1または2の記載において、前記一対の第2面に前記内部電極と導通する外部電極が設けられていることを特徴とするチップ抵抗器。
  4. 請求項1または2の記載において、前記保護膜は前記内部電極と前記抵抗体を含めて前記第1面の面全体を覆っていることを特徴とするチップ抵抗器。
  5. 請求項1または2の記載において、前記一対の第1面のいずれか他方の面全体に絶縁性の補助保護膜が設けられていることを特徴とするチップ抵抗器。
JP2015252290A 2015-12-24 2015-12-24 チップ抵抗器 Active JP6599759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015252290A JP6599759B2 (ja) 2015-12-24 2015-12-24 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015252290A JP6599759B2 (ja) 2015-12-24 2015-12-24 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2017117952A true JP2017117952A (ja) 2017-06-29
JP6599759B2 JP6599759B2 (ja) 2019-10-30

Family

ID=59232019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015252290A Active JP6599759B2 (ja) 2015-12-24 2015-12-24 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP6599759B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513201A (ja) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH05144602A (ja) * 1991-11-19 1993-06-11 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH0653003A (ja) * 1992-07-30 1994-02-25 Rohm Co Ltd チップ抵抗器
JP2002208502A (ja) * 2001-01-12 2002-07-26 Koa Corp チップ抵抗器及びその製造方法
JP2015046421A (ja) * 2013-08-27 2015-03-12 Tdk株式会社 セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513201A (ja) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH05144602A (ja) * 1991-11-19 1993-06-11 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH0653003A (ja) * 1992-07-30 1994-02-25 Rohm Co Ltd チップ抵抗器
JP2002208502A (ja) * 2001-01-12 2002-07-26 Koa Corp チップ抵抗器及びその製造方法
JP2015046421A (ja) * 2013-08-27 2015-03-12 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
JP6599759B2 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
JP4358664B2 (ja) チップ抵抗器およびその製造方法
JP6933453B2 (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
JP5503034B2 (ja) チップ抵抗器
JP6499007B2 (ja) チップ抵抗器
JP2011165752A (ja) チップ抵抗器
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP2007073693A (ja) チップ抵抗器とのその製造方法
JP2006339589A (ja) チップ抵抗器およびその製造方法
JP5706186B2 (ja) チップ抵抗器およびその製造方法
WO2016158240A1 (ja) チップ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6599759B2 (ja) チップ抵抗器
WO2017057248A1 (ja) チップ抵抗器
JP2006319260A (ja) チップ抵抗器
JP6170726B2 (ja) チップ抵抗器の製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
WO2016121203A1 (ja) チップ抵抗器
JP2017059597A (ja) チップ抵抗器
JP6715002B2 (ja) チップ抵抗器の実装構造
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JP6159286B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6695415B2 (ja) チップ抵抗器
JP2015061034A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191003

R150 Certificate of patent or registration of utility model

Ref document number: 6599759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250