JP2017108053A - 電子デバイスの製造方法および積層体 - Google Patents

電子デバイスの製造方法および積層体 Download PDF

Info

Publication number
JP2017108053A
JP2017108053A JP2015242074A JP2015242074A JP2017108053A JP 2017108053 A JP2017108053 A JP 2017108053A JP 2015242074 A JP2015242074 A JP 2015242074A JP 2015242074 A JP2015242074 A JP 2015242074A JP 2017108053 A JP2017108053 A JP 2017108053A
Authority
JP
Japan
Prior art keywords
diamond
electronic device
layer
carbon layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015242074A
Other languages
English (en)
Other versions
JP6517678B2 (ja
Inventor
崇 柿村
Takashi Kakimura
崇 柿村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2015242074A priority Critical patent/JP6517678B2/ja
Priority to CN201611020516.8A priority patent/CN107039327B/zh
Priority to KR1020160153289A priority patent/KR101930140B1/ko
Priority to TW105137719A priority patent/TWI705479B/zh
Publication of JP2017108053A publication Critical patent/JP2017108053A/ja
Application granted granted Critical
Publication of JP6517678B2 publication Critical patent/JP6517678B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】電子デバイスの製造にあたり積層体中の基層と電子デバイスとを良好に剥離可能な技術を提供する。【解決手段】チャンバー内に水素を含むガスを供給しながら該チャンバー内でＤＬＣ層を形成する際に、基層の一方向側に供給する炭素の供給量に対する水素の供給量の比率が調整される。ＤＬＣ層は、その層中の水素成分が気化されることにより基層から電子デバイスを剥離する剥離層として機能する。したがって、予めＤＬＣ層中の水素含有率を調整しておくことで、その後に基層から電子デバイスを良好に剥離することができる。【選択図】図６

Description

本発明は、電子デバイスの製造にあたり、積層体中の基層から電子デバイスを剥離する技術に関する。
可撓性を有する電子デバイスの製造技術が携帯機器等への利用の観点から注目されている。例えば、可撓性を有するプラスチックフィルムの上に発光素子を形成して、エレクトロルミネッセンス（electro-luminescence）表示装置（以下、ＥＬ表示装置という）を製造する技術が知られている。
しかしながら、可撓性を有するプラスチックフィルムの上に発光素子を形成してＥＬ表示装置を製造する場合は、ＥＬ表示装置を製造するための各処理を不安定な形状の対象物に対して実行することになり、良好な電気特性を有するＥＬ表示装置を製造することが困難となる。
例えば、特許文献１には、基層上に剥離層を形成し、剥離層上に電子デバイスを形成して、基層と剥離層と電子デバイスとを含む積層体を得た後、剥離層を境に基層から電子デバイスを剥離することで電子デバイスを製造する技術が開示されている。
この技術では、ガラス基板等の剛性材料を基層として用いることで、電子デバイスが可撓性を有する場合であっても、積層体を生成する過程の中間体は全体として剛性を有する。したがって、電子デバイスを形成するための各処理を安定した形状の中間体に対して実行可能となり、良好な電気特性を有する電子デバイスを製造することができる。
また、特許文献１には、アモルファスシリコン層やダイヤモンドライクカーボン（Diamond-Like Carbon）層（以下、ＤＬＣ層という）等の水素を含む層を剥離層として用い、その剥離層にレーザー光を照射することで剥離層中の水素を気化させて、剥離層を境に基層から電子デバイスを剥離する技術が開示されている。この技術では、剥離層中で発生した水素ガスにより基層と電子デバイスとの剥離が促されるため、剥離の際に基層や電子デバイスに付与されるダメージが低減される。
特開２００９−２６０３８７号公報
しかしながら、特許文献１には、基層から電子デバイスを良好に剥離するために求められる剥離層の性質について、剥離層中に水素が含まれるということを除き、何ら開示されていない。そこで、上記性質についての新たな知見が求められている。
この知見については、可撓性を有する電子デバイスを製造する場合や剛性材料を基層として用いる場合に限られず、剥離層を境に基層から電子デバイスを剥離する技術の全般で求められている。
本発明は、このような課題に鑑み、電子デバイスの製造にあたり積層体中の基層と電子デバイスとを良好に剥離可能な技術を提供することを目的とする。
本発明の第１の態様にかかる電子デバイスの製造方法は、チャンバー内に水素を含むガスを供給しながら、前記チャンバー内で基層の一方向側にダイヤモンドライクカーボン層を形成するダイヤモンドライクカーボン層形成工程と、前記ダイヤモンドライクカーボン層の前記一方向側に電子デバイスを形成して、前記基層と前記ダイヤモンドライクカーボン層と前記電子デバイスとを有する積層体を得る電子デバイス形成工程と、前記ダイヤモンドライクカーボン層中の水素成分を気化させて前記基層から前記電子デバイスを剥離する剥離工程と、を備え、前記ダイヤモンドライクカーボン層形成工程では、前記基層の前記一方向側に供給する炭素の供給量に対する前記水素の供給量の比率が調整されることを特徴とする。
本発明の第２の態様にかかる電子デバイスの製造方法は、本発明の第１の態様にかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記比率が経時的に変化するように調整されることを特徴とする。
本発明の第３の態様にかかる電子デバイスの製造方法は、本発明の第２の態様にかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程は、前記ダイヤモンドライクカーボン層のうちの厚さ方向における前記基層側に位置する第１領域を形成する前期工程と、前記ダイヤモンドライクカーボン層のうちの前記厚さ方向における中央側に位置する第２領域を形成する中期工程と、前記ダイヤモンドライクカーボン層のうちの前記厚さ方向における前記電子デバイス側に位置する第３領域を形成する後期工程と、を有し、前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程および前記後期工程のうち少なくとも一方の工程において高くなるよう調整されることを特徴とする。
本発明の第４の態様にかかる電子デバイスの製造方法は、本発明の第３の態様にかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程において高くなるよう調整されることを特徴とする。
本発明の第５の態様にかかる電子デバイスの製造方法は、本発明の第３の態様にかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記後期工程において高くなるよう調整されることを特徴とする。
本発明の第６の態様にかかる電子デバイスの製造方法は、本発明の第３の態様にかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程および前記後期工程において高くなるよう調整されることを特徴とする。
本発明の第７の態様にかかる電子デバイスの製造方法は、本発明の第１の態様ないし第６の態様のいずれかにかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記チャンバー内でスパッター処理を行うことにより前記基層の前記一方向側に前記ダイヤモンドライクカーボン層を形成することを特徴とする。
本発明の第８の態様にかかる電子デバイスの製造方法は、本発明の第１の態様ないし第６の態様のいずれかにかかる電子デバイスの製造方法であって、前記ダイヤモンドライクカーボン層形成工程では、前記チャンバー内で化学蒸着処理を行うことにより前記基層の前記一方向側に前記ダイヤモンドライクカーボン層を形成することを特徴とする。
本発明の第９の態様にかかる電子デバイスの製造方法は、本発明の第１の態様ないし第８の態様のいずれかにかかる電子デバイスの製造方法であって、前記剥離工程では前記ダイヤモンドライクカーボン層に対して前記基層側からフラッシュランプアニールを実行することを特徴とする。
本発明の第１０の態様にかかる積層体は、基層と、前記基層の一方向側に形成されるダイヤモンドライクカーボン層と、前記ダイヤモンドライクカーボン層の前記一方向側に形成される電子デバイスと、を備え、チャンバー内に水素を含むガスを供給しながら前記チャンバー内で前記ダイヤモンドライクカーボン層を形成する際に、前記基層の前記一方向側に供給する炭素の供給量に対する前記水素の供給量の比率が調整されることを特徴とする。
本発明の第１１の態様にかかる積層体は、本発明の第１０の態様にかかる積層体であって、前記ダイヤモンドライクカーボン層における水素含有率がその厚さ方向に沿って変化することを特徴とする。
本発明の第１２の態様にかかる積層体は、本発明の第１１の態様にかかる積層体であって、前記ダイヤモンドライクカーボン層は、前記厚さ方向における前記基層側に位置する第１領域と、前記厚さ方向における中央側に位置する第２領域と、前記厚さ方向における前記電子デバイス側に位置する第３領域と、を有し、前記第２領域における水素含有率よりも、前記第１領域および前記第３領域のうち少なくとも一方の領域における水素含有率が高いことを特徴とする。
本発明の第１３の態様にかかる積層体は、本発明の第１２の態様にかかる積層体であって、前記厚さ方向について、前記第２領域における水素含有率よりも前記第１領域における水素含有率が高いことを特徴とする。
本発明の第１４の態様にかかる積層体は、本発明の第１２の態様にかかる積層体であって、前記厚さ方向について、前記第２領域における水素含有率よりも前記第３領域における水素含有率が高いことを特徴とする。
本発明の第１５の態様にかかる積層体は、本発明の第１２の態様にかかる積層体であって、前記第２領域における水素含有率よりも前記第１領域および前記第３領域における水素含有率が高いことを特徴とする。
本発明の第１６の態様にかかる積層体は、本発明の第１０の態様ないし第１５の態様のいずれかにかかる積層体であって、前記ダイヤモンドライクカーボン層は、前記チャンバー内でスパッター処理を行うことにより形成されることを特徴とする。
本発明の第１７の態様にかかる積層体は、本発明の第１０の態様ないし第１５の態様のいずれかにかかる積層体であって、前記ダイヤモンドライクカーボン層は、前記チャンバー内で化学蒸着処理を行うことにより形成されることを特徴とする。
本発明の第１ないし第１７のいずれの態様においても、ＤＬＣ層は、その層中の水素成分が気化されることにより基層から電子デバイスを剥離する剥離層として機能する。したがって、予めＤＬＣ層中の水素含有率を調整しておくことで、その後に基層から電子デバイスを良好に剥離することができる。
電子デバイスを製造する過程を模式的に示す側面図である。 電子デバイスを製造する過程を模式的に示す側面図である。 電子デバイスを製造する過程を模式的に示す側面図である。 電子デバイスを製造する過程を模式的に示す側面図である。 ＤＬＣ層を模式的に示す拡大側面図である。 第１処理例に係るＤＬＣ層の膜厚と水素含有率との関係を示すグラフである。 第２処理例に係るＤＬＣ層の膜厚と水素含有率との関係を示すグラフである。 第３処理例に係るＤＬＣ層の膜厚と水素含有率との関係を示すグラフである。 第４処理例に係るＤＬＣ層の膜厚と水素含有率との関係を示すグラフである。 第５処理例に係るＤＬＣ層の膜厚と水素含有率との関係を示すグラフである。
以下、図面を参照しながら、本発明の実施形態について説明する。図面では同様な構成および機能を有する部分に同じ符号が付され、重複説明が省略される。なお、以下の実施形態は、本発明を具体化した一例であり、本発明の技術的範囲を限定する事例ではない。また、図面においては、理解容易のため、各部の寸法や数が誇張または簡略化して図示されている場合がある。
＜１ 実施形態＞
＜１．１ 電子デバイス製造処理の全体の流れ＞
図１〜図４は、電子デバイス１３０を製造する過程を模式的に示す側面図である。以下では、各図を参照しつつ、電子デバイス１３０を製造する際の全体の流れについて説明する。
まず、基層１１０として、例えば、厚さ０．５〜１．１ｍｍのガラス基板など剛性材料が準備される。そして、図示しないチャンバー内に水素を含むガスが供給されつつ、このチャンバー内で基層１１０の一方向側にＤＬＣ層１２０が形成される（ＤＬＣ層形成工程：図２）。ＤＬＣ層形成工程では、例えば、アセチレンガスを供給しつつプラズマを用いた化学蒸着処理（以下、プラズマＣＶＤ処理という）を行うことにより、１〜５００ｎｍの膜厚を有するＤＬＣ層１２０が形成される。ここで、ＤＬＣ層１２０とは、非晶質なカーボン層を意味する。
また、ＤＬＣ層形成工程では、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が調整される。これにより、ＤＬＣ層１２０中の水素含有率も調整される。ＤＬＣ層１２０は他の素材からなる層（例えば、アモルファスシリコン層）と比較して水素含有率の調整可能範囲が広く、例えば０〜５０％の範囲でＤＬＣ層１２０中の水素含有率が調整される。
本実施形態のように、ＤＬＣ層１２０を形成する段階で層中に水素を含有させる態様では、形成後の層に水素イオンを注入する態様（例えば、特開２００４−３３５９６８号公報に記載される態様）に比べて、処理時間が短縮される。また、本実施形態の態様では、＜１．２ ＤＬＣ層形成工程の処理例＞で後述するように、ＤＬＣ層１２０中の水素含有率を精密に調整することが可能となる。
次に、ＤＬＣ層１２０の上記一方向側に電子デバイス１３０が形成される（電子デバイス形成工程：図３）。以下では、一例として、電子デバイス１３０が支持層１３１、バリア層１３２、およびＴＦＴ回路層１３３を順に積層したＴＦＴデバイスである場合について説明する。
この場合、まず、スリット塗布法等の手法によりＤＬＣ層１２０上にポリアミド酸の溶液が塗布され、この溶液が３５０℃以上の温度で焼成される。これによりポリアミド酸の溶液がイミド化して、ＤＬＣ層１２０上にポリイミドの支持層１３１が形成される。そして、この支持層１３１上に、例えばプラズマＣＶＤ処理によってシリコン窒化膜等のバリア層１３２が成膜される。さらに、このバリア層１３２上にアレイプロセスを経てＴＦＴ回路層１３３が形成される。これにより、基層１１０とＤＬＣ層１２０と電子デバイス１３０とを有する積層体２００が得られる。
本実施形態のように基層１１０が剛性を有していれば、電子デバイス１３０が可撓性を有する場合であっても、積層体２００を生成する過程の中間体は全体として剛性を有する。したがって、電子デバイス１３０を形成するための各処理を安定した形状の中間体に対して実行可能となり、良好な電気特性を有する電子デバイス１３０が形成される。
そして、ＤＬＣ層１２０中の水素成分を気化させることにより、基層１１０から電子デバイス１３０が剥離される（剥離工程：図４）。具体的には、例えば、積層体２００に対して基層１１０側からＸｅフラッシュランプアニールが実行される。基層１１０は、上述したようにガラスで構成されており、Ｘｅフラッシュランプが発する光線を透過する。このため、ＤＬＣ層１２０が数ミリ秒加熱されてＤＬＣ層１２０中の水素成分が気化し、基層１１０から電子デバイス１３０が剥離される。
剥離後の電子デバイス１３０はその後の処理を経て製品化される。本実施形態では、電子デバイス１３０の支持層１３１がポリイミドで構成されることにより、可撓性の電子デバイス１３０が得られる。また、剥離後の基層１１０は後続の電子デバイス１３０を製造するための基層として再利用される。
なお、図４に示されるように、剥離工程後も、基層１１０の一方向側（図示上側）および電子デバイス１３０の他方向側（図示下側）にＤＬＣの固形物１２９が付着したまま残る場合がある。この場合、必要に応じて固形物１２９を除去する除去処理が実行される。基層１１０に付着した固形物１２９に対して除去処理を行う場合、例えば、固形物１２９に酸素プラズマを作用させてＤＬＣ中の炭素成分を二酸化炭素へと気化させるプラズマ洗浄処理が行われる。
＜１．２ ＤＬＣ層形成工程の処理例＞
上述したように、ＤＬＣ層は、その層中の水素成分が気化されることにより基層１１０から電子デバイス１３０を剥離する剥離層として機能する。
本実施形態では、ＤＬＣ層形成工程において、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が経時的に変化するように調整される。具体的には、例えば、プラズマＣＶＤ処理を行うチャンバー内に供給可能な複数種類のガスを準備し、これら複数種類のガスの供給量を適宜に調整することにより、上記比率が調整される。その結果、ＤＬＣ層形成工程で形成されるＤＬＣ層１２０中の水素含有率が調整されて、その後の剥離工程で基層１１０から電子デバイス１３０を良好に剥離することが可能となる。
図５は、ＤＬＣ層１２０を模式的に示す拡大側面図である。
ＤＬＣ層形成工程では、まず、ＤＬＣ層１２０のうちの厚さ方向における基層１１０側に位置する第１領域１２１が形成される（前期工程）。次に、ＤＬＣ層１２０のうちの厚さ方向における中央側に位置する第２領域１２２が形成される（中期工程）。最後に、ＤＬＣ層１２０のうちの厚さ方向における電子デバイス１３０側に位置する第３領域１２３が形成される（後期工程）。
以下では、図５および後述する図６〜図１０を参照しつつ、ＤＬＣ層形成工程についての５つの処理例を説明する。
＜１．２．１ 第１処理例＞
図６は、第１処理例に係るＤＬＣ層１２０の膜厚と水素含有率との関係を示すグラフである。
第１処理例では、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が、中期工程よりも後期工程において高くなるよう調整される。より具体的には、上記比率が、前期工程、中期工程、後期工程の順に沿って段階的に増加するように調整される。その結果、第１処理例で形成されるＤＬＣ層１２０では、第１領域１２１における水素含有率よりも第２領域１２２における水素含有率が高く、かつ、第２領域１２２における水素含有率よりも第３領域１２３における水素含有率が高くなる。
したがって、剥離工程においてＤＬＣ層１２０に対してフラッシュランプアニールが実行されると、ＤＬＣ層１２０のうち相対的に水素含有率が高い第３領域１２３で相対的に多くの水素が気化することになる。その結果、電子デバイス１３０側での剥離がより促進され、剥離後の電子デバイス１３０に対してＤＬＣの固形物１２９が付着し難い。
＜１．２．２ 第２処理例＞
図７は、第２処理例に係るＤＬＣ層１２０の膜厚と水素含有率との関係を示すグラフである。
第２処理例では、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が、中期工程よりも前期工程において高くなるよう調整される。より具体的には、上記比率が、前期工程、中期工程、後期工程の順に沿って段階的に減少するように調整される。その結果、第２処理例で形成されるＤＬＣ層１２０では、第３領域１２３における水素含有率よりも第２領域１２２における水素含有率が高く、かつ、第２領域１２２における水素含有率よりも第１領域１２１における水素含有率が高くなる。
したがって、剥離工程においてＤＬＣ層１２０に対してフラッシュランプアニールが実行されると、ＤＬＣ層１２０のうち相対的に水素含有率が高い第１領域１２１で相対的に多くの水素が気化することになる。その結果、基層１１０側での剥離がより促進され、剥離後の基層１１０に対してＤＬＣの固形物１２９が付着し難い。
＜１．２．３ 第３処理例＞
図８は、第３処理例に係るＤＬＣ層１２０の膜厚と水素含有率との関係を示すグラフである。
第３処理例では、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が、中期工程よりも前期工程および後期工程において高くなるよう調整される。より具体的には、上記比率が、前期工程から中期工程に移行する際に減少し、中期工程から後期工程に移行する際に再び増加するように調整される。その結果、第３処理例で形成されるＤＬＣ層１２０では、第２領域１２２における水素含有率よりも第１領域１２１および第３領域１２３における水素含有率が高くなる。
したがって、剥離工程においてＤＬＣ層１２０に対してフラッシュランプアニールが実行されると、ＤＬＣ層１２０のうち相対的に水素含有率が高い第１領域１２１および第３領域１２３で相対的に多くの水素が気化することになる。その結果、基層１１０側および電子デバイス１３０側での剥離がより促進され、剥離後の基層１１０および電子デバイス１３０に対してＤＬＣの固形物１２９が付着し難い。
＜１．２．４ 第４処理例＞
図９は、第４処理例に係るＤＬＣ層１２０の膜厚と水素含有率との関係を示すグラフである。
第４処理例では、第１処理例と同様に、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が、中期工程よりも後期工程において高くなるよう調整される。なお、第４処理例では、第１処理例とは異なり、上記比率が、前期工程、中期工程、後期工程の順に沿って各工程内においても増加するように調整される。その結果、第４処理例で形成されるＤＬＣ層１２０では、第１領域１２１における水素含有率よりも第２領域１２２における水素含有率が高く、かつ、第２領域１２２における水素含有率よりも第３領域１２３における水素含有率が高くなる。特に第３領域１２３内においても電子デバイス１３０側に近いほど水素含有率が高くなる。
したがって、剥離工程においてＤＬＣ層１２０に対してフラッシュランプアニールが実行されると、ＤＬＣ層１２０のうち相対的に水素含有率が高い第３領域１２３（特に、第３領域１２３内でも電子デバイス１３０に近い部分）で相対的に多くの水素が気化することになる。その結果、電子デバイス１３０側での剥離がより促進され、剥離後の電子デバイス１３０に対してＤＬＣの固形物１２９が付着し難い。
＜１．２．５ 第５処理例＞
図１０は、第５処理例に係るＤＬＣ層１２０の膜厚と水素含有率との関係を示すグラフである。
第５処理例では、第１処理例と同様に、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が、中期工程よりも後期工程において高くなるよう調整される。なお、第５処理例では、第１処理例とは異なり、上記比率が、後期工程の一部を除いて各工程で一定となるように調整されて、後期工程の一部においてのみ増加するように調整される。その結果、第５処理例で形成されるＤＬＣ層１２０では、第１領域１２１および第２領域１２２における水素含有率よりも第３領域１２３における水素含有率が高くなる。特に、第３領域１２３内の部分領域１２３Ａ（上述した後期工程の一部に対応する領域）において水素含有率が高くなる。
したがって、剥離工程においてＤＬＣ層１２０に対してフラッシュランプアニールが実行されると、ＤＬＣ層１２０のうち相対的に水素含有率が高い第３領域１２３（特に、部分領域１２３Ａ）で相対的に多くの水素が気化することになる。その結果、電子デバイス１３０側での剥離がより促進され、剥離後の電子デバイス１３０に対してＤＬＣの固形物１２９が付着し難い。
また、第５処理例では、図１０に示されるように、部分領域１２３Ａが電子デバイス１３０から間隔をあけて設けられる。このため、部分領域１２３Ａで相対的に多くの水素が気化したとしても、その影響が直接的に電子デバイス１３０の底面（図４で示す下側の面）に及ぼされることはない。したがって、部分領域１２３Ａで相対的に多くの水素が気化することに起因して電子デバイス１３０の底面がダメージを受けることが抑制される。
＜２ 変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。
上記実施形態では、電子デバイス１３０がＴＦＴデバイスである場合について説明したが、これに限られるものではない。電子デバイス１３０は、ＴＦＴデバイスの他にも、ＥＬ表示装置など種々のデバイスで構成されうる。
また、上記実施形態では、電子デバイス１３０の支持層１３１がポリイミド層で構成される態様について説明したが、これに限られるものではない。支持層１３１は、ポリイミド以外の有機樹脂層で構成されてもよいし、また別の例として基層１１０よりも薄いガラス基板（例えば、０．１〜０．２ｍｍ）で構成されてもよい。
また、上記実施形態では、ＤＬＣ層形成工程においてプラズマＣＶＤ処理を行う態様について説明したが、これに限られるものではない。ＤＬＣ層形成工程では、プラズマＣＶＤ処理以外の処理、例えば、化学蒸着処理、イオンビーム蒸着処理、陰極アーク蒸着処理、または、スパッター処理等が実行されてもよい。
例えば、スパッター処理でＤＬＣ層形成工程を行う場合には、ターゲットのカーボンに対してアルゴンイオンを衝突させることにより、ターゲットの粒子が基層１１０上に堆積してＤＬＣ層１２０が形成される。したがって、スパッター処理では水素含有率の低いＤＬＣ層１２０を形成することができる。
他方、プラズマＣＶＤ処理でＤＬＣ層形成工程を行う場合には、炭素成分と水素成分とを含む処理ガス（例えば、アセチレン）を用いて化学的作用によりガス中の粒子を基層１１０上に堆積してＤＬＣ層１２０が形成される。したがって、プラズマＣＶＤ処理ではプラズマ強度や処理ガスの成分比を調整すれば選択的に広範囲の水素含有率でＤＬＣ層１２０を形成することができる。
また、上記実施形態では、第１処理例ないし第５処理例について説明したが、これらは本発明を適用可能な処理の例示に過ぎず、他の処理を行ってもよい。例えば、図１０に示す第５処理例では、部分的に水素含有率が高い領域（部分領域１２３Ａ）が第３領域１２３に設けられているが、部分的に水素含有率が高い領域（部分領域１２３Ａと同様の領域）が第１領域１２１に設けられてもよい。
また、第１処理例ないし第５処理例のいずれにおいても、基層１１０の一方向側に供給する炭素の供給量に対する水素の供給量の比率が中期工程よりも前期工程および後期工程のうち少なくとも一方の工程において高くなるよう調整される場合について説明した。すなわち、第２領域１２２における水素含有率よりも第１領域１２１および第３領域１２３のうち少なくとも一方の領域における水素含有率が高いＤＬＣ層１２０について説明した。これに限られず、上記比率が前期工程や後期工程よりも中期工程において高くなるよう調整されてもよい。この場合、第１領域１２１や第３領域１２３における水素含有率よりも第２領域１２２における水素含有率が高いＤＬＣ層１２０が得られる。また別の例として、上記比率が前期工程、中期工程、および後期工程において一定となるよう調整されてもよい。この場合、第１領域１２１、第２領域１２２、および第３領域１２３における水素含有率が一定であるＤＬＣ層１２０が得られる。
また、上記実施形態では、剥離工程において積層体２００に対して基層１１０側からＸｅフラッシュランプアニールが実行される態様について説明したが、これに限られるものではない。例えば、剥離工程において積層体２００に対して基層１１０側からレーザー光が照射される態様でも構わない。この場合、レーザー光による照射領域はＤＬＣ層１２０の全面の一部であるが、レーザー光を上記全面に対して走査することにより、ＤＬＣ層１２０の全面で層中の水素成分が気化し、基層１１０から電子デバイス１３０が剥離される。
なお、フラッシュランプアニールを実行する態様ではＤＬＣ層１２０の基層１１０側の全面を加熱することができ、レーザー光を照射する態様とは異なり上記走査が不要なので、剥離工程に要する時間を短縮可能である。また、フラッシュランプアニールを実行する態様では、レーザー光を照射する態様とは異なり、出力の高さに起因して支持層１３１（ひいては、電子デバイス１３０）にダメージを与えるおそれが小さい。
以上、実施形態およびその変形例に係る電子デバイスの製造方法および積層体について説明したが、これらは本発明に好ましい実施形態の例であって、本発明の実施の範囲を限定するものではない。本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の増減が可能である。
１１０ 基層
１２０ ＤＬＣ層
１２１ 第１領域
１２２ 第２領域
１２３ 第３領域
１２３Ａ 部分領域
１２９ 固形物
１３０ 電子デバイス
１３１ 支持層
１３２ バリア層
１３３ ＴＦＴ回路層
２００ 積層体

Claims (17)

  1. チャンバー内に水素を含むガスを供給しながら、前記チャンバー内で基層の一方向側にダイヤモンドライクカーボン層を形成するダイヤモンドライクカーボン層形成工程と、
    前記ダイヤモンドライクカーボン層の前記一方向側に電子デバイスを形成して、前記基層と前記ダイヤモンドライクカーボン層と前記電子デバイスとを有する積層体を得る電子デバイス形成工程と、
    前記ダイヤモンドライクカーボン層中の水素成分を気化させて前記基層から前記電子デバイスを剥離する剥離工程と、
    を備え、
    前記ダイヤモンドライクカーボン層形成工程では、前記基層の前記一方向側に供給する炭素の供給量に対する前記水素の供給量の比率が調整されることを特徴とする電子デバイスの製造方法。
  2. 請求項１に記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記比率が経時的に変化するように調整されることを特徴とする電子デバイスの製造方法。
  3. 請求項２に記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程は、
    前記ダイヤモンドライクカーボン層のうちの厚さ方向における前記基層側に位置する第１領域を形成する前期工程と、
    前記ダイヤモンドライクカーボン層のうちの前記厚さ方向における中央側に位置する第２領域を形成する中期工程と、
    前記ダイヤモンドライクカーボン層のうちの前記厚さ方向における前記電子デバイス側に位置する第３領域を形成する後期工程と、
    を有し、
    前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程および前記後期工程のうち少なくとも一方の工程において高くなるよう調整されることを特徴とする電子デバイスの製造方法。
  4. 請求項３に記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程において高くなるよう調整されることを特徴とする電子デバイスの製造方法。
  5. 請求項３に記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記後期工程において高くなるよう調整されることを特徴とする電子デバイスの製造方法。
  6. 請求項３に記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記比率が前記中期工程よりも前記前期工程および前記後期工程において高くなるよう調整されることを特徴とする電子デバイスの製造方法。
  7. 請求項１ないし請求項６のいずれかに記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記チャンバー内でスパッター処理を行うことにより前記基層の前記一方向側に前記ダイヤモンドライクカーボン層を形成することを特徴とする電子デバイスの製造方法。
  8. 請求項１ないし請求項６のいずれかに記載の電子デバイスの製造方法であって、
    前記ダイヤモンドライクカーボン層形成工程では、前記チャンバー内で化学蒸着処理を行うことにより前記基層の前記一方向側に前記ダイヤモンドライクカーボン層を形成することを特徴とする電子デバイスの製造方法。
  9. 請求項１ないし請求項８のいずれかに記載の電子デバイスの製造方法であって、
    前記剥離工程では前記ダイヤモンドライクカーボン層に対して前記基層側からフラッシュランプアニールを実行することを特徴とする電子デバイスの製造方法。
  10. 基層と、
    前記基層の一方向側に形成されるダイヤモンドライクカーボン層と、
    前記ダイヤモンドライクカーボン層の前記一方向側に形成される電子デバイスと、
    を備え、
    チャンバー内に水素を含むガスを供給しながら前記チャンバー内で前記ダイヤモンドライクカーボン層を形成する際に、前記基層の前記一方向側に供給する炭素の供給量に対する前記水素の供給量の比率が調整されることを特徴とする積層体。
  11. 請求項１０に記載の積層体であって、
    前記ダイヤモンドライクカーボン層における水素含有率がその厚さ方向に沿って変化することを特徴とする積層体。
  12. 請求項１１に記載の積層体であって、
    前記ダイヤモンドライクカーボン層は、
    前記厚さ方向における前記基層側に位置する第１領域と、
    前記厚さ方向における中央側に位置する第２領域と、
    前記厚さ方向における前記電子デバイス側に位置する第３領域と、
    を有し、
    前記第２領域における水素含有率よりも、前記第１領域および前記第３領域のうち少なくとも一方の領域における水素含有率が高いことを特徴とする積層体。
  13. 請求項１２に記載の積層体であって、
    前記厚さ方向について、前記第２領域における水素含有率よりも前記第１領域における水素含有率が高いことを特徴とする積層体。
  14. 請求項１２に記載の積層体であって、
    前記厚さ方向について、前記第２領域における水素含有率よりも前記第３領域における水素含有率が高いことを特徴とする積層体。
  15. 請求項１２に記載の積層体であって、
    前記第２領域における水素含有率よりも前記第１領域および前記第３領域における水素含有率が高いことを特徴とする積層体。
  16. 請求項１０ないし請求項１５のいずれかに記載の積層体であって、
    前記ダイヤモンドライクカーボン層は、前記チャンバー内でスパッター処理を行うことにより形成されることを特徴とする積層体。
  17. 請求項１０ないし請求項１５のいずれかに記載の積層体であって、
    前記ダイヤモンドライクカーボン層は、前記チャンバー内で化学蒸着処理を行うことにより形成されることを特徴とする積層体。
JP2015242074A 2015-12-11 2015-12-11 電子デバイスの製造方法 Expired - Fee Related JP6517678B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015242074A JP6517678B2 (ja) 2015-12-11 2015-12-11 電子デバイスの製造方法
CN201611020516.8A CN107039327B (zh) 2015-12-11 2016-11-17 电子元件的制造方法及层叠体
KR1020160153289A KR101930140B1 (ko) 2015-12-11 2016-11-17 전자 디바이스의 제조 방법 및 적층체
TW105137719A TWI705479B (zh) 2015-12-11 2016-11-18 電子元件的製造方法及積層體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242074A JP6517678B2 (ja) 2015-12-11 2015-12-11 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2017108053A true JP2017108053A (ja) 2017-06-15
JP6517678B2 JP6517678B2 (ja) 2019-05-22

Family

ID=59060001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242074A Expired - Fee Related JP6517678B2 (ja) 2015-12-11 2015-12-11 電子デバイスの製造方法

Country Status (4)

Country Link
JP (1) JP6517678B2 (ja)
KR (1) KR101930140B1 (ja)
CN (1) CN107039327B (ja)
TW (1) TWI705479B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117060A (ja) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー 剥離基板及びレーザリフトオフ方法
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法
WO2020194737A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 電子デバイスの製造方法および電子デバイス
JP2022534843A (ja) * 2020-01-15 2022-08-04 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497780B1 (ko) * 2017-12-15 2023-02-08 삼성디스플레이 주식회사 투명 표시 장치의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002033464A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005264241A (ja) * 2004-03-18 2005-09-29 Toyota Motor Corp カーボン系膜形成方法
JP2006245235A (ja) * 2005-03-02 2006-09-14 Toyota Central Res & Dev Lab Inc 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
JP2007013131A (ja) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd 集積回路装置及びその作製方法
JP2007266593A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008045180A (ja) * 2006-08-18 2008-02-28 Denso Corp Ｄｌｃ膜の形成方法及びｄｌｃ膜の製造装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366367B (en) * 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
US5942317A (en) * 1997-01-31 1999-08-24 International Business Machines Corporation Hydrogenated carbon thin films
US6338901B1 (en) * 1999-05-03 2002-01-15 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
JP5147794B2 (ja) * 2009-08-04 2013-02-20 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子書籍の作製方法
CN102013414A (zh) * 2009-09-08 2011-04-13 群康科技(深圳)有限公司 软性显示器组件的制作方法
JP2013239650A (ja) * 2012-05-16 2013-11-28 Tokyo Ohka Kogyo Co Ltd 支持体分離方法および支持体分離装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002033464A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005264241A (ja) * 2004-03-18 2005-09-29 Toyota Motor Corp カーボン系膜形成方法
JP2006245235A (ja) * 2005-03-02 2006-09-14 Toyota Central Res & Dev Lab Inc 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
JP2007013131A (ja) * 2005-06-03 2007-01-18 Semiconductor Energy Lab Co Ltd 集積回路装置及びその作製方法
JP2007266593A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008045180A (ja) * 2006-08-18 2008-02-28 Denso Corp Ｄｌｃ膜の形成方法及びｄｌｃ膜の製造装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117060A (ja) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー 剥離基板及びレーザリフトオフ方法
WO2018135241A1 (ja) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー 剥離基板及びレーザリフトオフ方法
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法
WO2020194737A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 電子デバイスの製造方法および電子デバイス
JP2022534843A (ja) * 2020-01-15 2022-08-04 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
JP7189375B2 (ja) 2020-01-15 2022-12-13 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
US11988965B2 (en) 2020-01-15 2024-05-21 Lam Research Corporation Underlayer for photoresist adhesion and dose reduction

Also Published As

Publication number Publication date
TWI705479B (zh) 2020-09-21
JP6517678B2 (ja) 2019-05-22
CN107039327A (zh) 2017-08-11
KR20170069919A (ko) 2017-06-21
CN107039327B (zh) 2020-02-07
KR101930140B1 (ko) 2018-12-17
TW201735102A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
JP2017108053A (ja) 電子デバイスの製造方法および積層体
US9023221B2 (en) Method of forming multi-layer graphene
JP6290544B2 (ja) 二酸化珪素フィルムを付着させる方法
JP2011063506A (ja) グラフェンの製造方法、その製造方法により製造されたグラフェン及びそのグラフェンからなる導電性薄膜、透明電極、放熱素子または発熱素子
JP2004338377A (ja) ポリマー支持体上に２つのバリア層の配置を形成するための方法
JP2016509342A (ja) Ｏｌｅｄ照明デバイス製造方法及び装置
JP2011119246A5 (ja) 発光装置の作製方法、および発光装置
TW200847422A (en) Method of cleaning a patterning device, method of depositing a layer system on a substrate, system for cleaning a patterning device, and coating system for depositing a layer system on a substrate
KR20130127689A (ko) 광을 이용한 그래핀의 제조 방법 및 그 그래핀
JP7038049B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス素子の製造方法
RU2008104397A (ru) Структура и способ изготовления полевых эмиссионных элементов с углеродными нанотрубками, используемыми в качестве катодов
JP2016032028A5 (ja)
TW201441390A (zh) 石墨烯鍍層之製造方法
KR20170067870A (ko) 하나 이상의 공동을 갖는 금속 기판 상에 배치된 탄소 나노튜브
JP2007220359A (ja) 発光素子、発光素子の製造方法、および基板処理装置
JP5959990B2 (ja) グラフェン膜の製造装置及びグラフェン膜の製造方法
KR20130035617A (ko) 그래핀상의 금속 박막의 형성 방법
JP2007179797A (ja) 成膜装置および発光素子の製造方法
KR101198482B1 (ko) 플래쉬 램프를 이용한 그래핀 제조장치, 제조방법 및 이를 이용하여 제조된 그래핀
JP5246938B2 (ja) カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法
US20180182608A1 (en) Target for ultraviolet light generation, and method for manufacturing same
JP6329533B2 (ja) 成膜方法
KR101297432B1 (ko) 내굴곡성박막과 투명전도성박막이 구비된 투명유연기판 및 이의 제조방법
JP2015088604A (ja) 孔を有する誘電体層の製造方法および孔を有する誘電体層を含む素子の製造方法
JP5930518B2 (ja) 化合物半導体薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190418

R150 Certificate of patent or registration of utility model

Ref document number: 6517678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees