TWI705479B - 電子元件的製造方法及積層體 - Google Patents

電子元件的製造方法及積層體 Download PDF

Info

Publication number
TWI705479B
TWI705479B TW105137719A TW105137719A TWI705479B TW I705479 B TWI705479 B TW I705479B TW 105137719 A TW105137719 A TW 105137719A TW 105137719 A TW105137719 A TW 105137719A TW I705479 B TWI705479 B TW I705479B
Authority
TW
Taiwan
Prior art keywords
diamond
layer
carbon layer
electronic component
region
Prior art date
Application number
TW105137719A
Other languages
English (en)
Other versions
TW201735102A (zh
Inventor
柿村崇
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW201735102A publication Critical patent/TW201735102A/zh
Application granted granted Critical
Publication of TWI705479B publication Critical patent/TWI705479B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種電子元件的製造方法及積層體。本發明提供一種在製造電子元件時可將積層體中的基層與電子元件良好地剝離的技術。當一面向腔室內供給含有氫的氣體，一面在該腔室內形成類金剛石碳層時，調整相對於供給至基層的一方向側的碳的供給量的氫的供給量的比率。類金剛石碳層作為通過使該層中的氫成分進行氣化而從基層上剝離電子元件的剝離層發揮功能。因此，通過事先調整類金剛石碳層中的氫含有率，其後可從基層上良好地剝離電子元件。

Description

電子元件的製造方法及積層體
本發明涉及一種在製造電子元件時，從積層體中的基層上剝離電子元件的技術。
就用於便攜式機器等的觀點而言，具有柔性的電子元件的製造技術正受到矚目。例如，已知有在具有柔性的塑膠膜上形成發光元件來製造電致發光（electro-luminescence）顯示裝置（以下，稱為EL顯示裝置）的技術。
然而，當在具有柔性的塑膠膜上形成發光元件來製造EL顯示裝置時，對形狀不穩定的對象物執行用以製造EL顯示裝置的各處理，而難以製造具有良好的電特性的EL顯示裝置。
例如，在專利文獻1中公開有如下的技術：在基層上形成剝離層，並在剝離層上形成電子元件，獲得包含基層與剝離層及電子元件的積層體後，以剝離層為界線從基層上剝離電子元件，由此製造電子元件。
在該技術中，通過將玻璃基板等剛性材料用作基層，即便在電子元件具有柔性的情況下，生成積層體的過程的中間體作為整體也具有剛性。因此，可對形狀穩定的中間體執行用以形成電子元件的各處理，而可製造具有良好的電特性的電子元件。
另外，在專利文獻1中公開有如下的技術：將非晶矽層或類金剛石碳（Diamond-Like Carbon）層（以下，稱為DLC層）等含有氫的層用作剝離層，並對該剝離層照射雷射光，由此使剝離層中的氫進行氣化，並以剝離層為界線從基層上剝離電子元件。在該技術中，通過剝離層中所產生的氫氣來促進基層與電子元件的剝離，因此在剝離時減少對基層或電子元件所造成的損害。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-260387號公報
[發明所要解決的問題] 然而，在專利文獻1中，關於為了從基層上良好地剝離電子元件而要求的剝離層的性質，除了在剝離層中含有氫這一點以外，無任何公開。因此，需要對於所述性質的新的見解。
關於該見解，並不限於製造具有柔性的電子元件的情況或將剛性材料用作基層的情況，而在以剝離層為界線從基層上剝離電子元件的整個技術中需要。
本發明鑒於此種課題，目的在於提供一種在製造電子元件時可將積層體中的基層與電子元件良好地剝離的技術。 [解決問題的技術手段]
本發明的第1形態的電子元件的製造方法的特徵在於包括：類金剛石碳層形成步驟，一面向腔室內供給含有氫的氣體，一面在所述腔室內在基層的一方向側形成類金剛石碳層；電子元件形成步驟，在所述類金剛石碳層的所述一方向側形成電子元件，而獲得具有所述基層與所述類金剛石碳層及所述電子元件的積層體；以及剝離步驟，使所述類金剛石碳層中的氫成分進行氣化而從所述基層上剝離所述電子元件；且在所述類金剛石碳層形成步驟中，調整相對於供給至所述基層的所述一方向側的碳的供給量的所述氫的供給量的比率。
本發明的第2形態的電子元件的製造方法根據本發明的第1形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，以所述比率經時地變化的方式進行調整。
本發明的第3形態的電子元件的製造方法根據本發明的第2形態的電子元件的製造方法，其特徵在於：所述類金剛石碳層形成步驟包括前期步驟，形成位於所述類金剛石碳層中的厚度方向上的所述基層側的第1區域；中期步驟，形成位於所述類金剛石碳層中的所述厚度方向上的中央側的第2區域；以及後期步驟，形成位於所述類金剛石碳層中的所述厚度方向上的所述電子元件側的第3區域；且在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟及所述後期步驟中的至少一個步驟中高於所述中期步驟的方式進行調整。
本發明的第4形態的電子元件的製造方法根據本發明的第3形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟中高於所述中期步驟的方式進行調整。
本發明的第5形態的電子元件的製造方法根據本發明的第3形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，以所述比率在所述後期步驟中高於所述中期步驟的方式進行調整。
本發明的第6形態的電子元件的製造方法根據本發明的第3形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟及所述後期步驟中高於所述中期步驟的方式進行調整。
本發明的第7形態的電子元件的製造方法根據本發明的第1形態至第6形態中任一形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，在所述腔室內進行濺鍍處理，由此在所述基層的所述一方向側形成所述類金剛石碳層。
本發明的第8形態的電子元件的製造方法根據本發明的第1形態至第6形態中任一形態的電子元件的製造方法，其特徵在於：在所述類金剛石碳層形成步驟中，在所述腔室內進行化學蒸鍍處理，由此在所述基層的所述一方向側形成所述類金剛石碳層。
本發明的第9形態的電子元件的製造方法根據本發明的第1形態至第8形態中任一形態的電子元件的製造方法，其特徵在於：在所述剝離步驟中，從所述基層側對所述類金剛石碳層執行閃光燈退火。
本發明的第10形態的積層體的特徵在於包括：基層；類金剛石碳層，形成在所述基層的一方向側；以及電子元件，形成在所述類金剛石碳層的所述一方向側；且當一面向腔室內供給含有氫的氣體，一面在所述腔室內形成所述類金剛石碳層時，調整相對於供給至所述基層的所述一方向側的碳的供給量的所述氫的供給量的比率。
本發明的第11形態的積層體根據本發明的第10形態的積層體，其特徵在於：所述類金剛石碳層中的氫含有率沿著其厚度方向而變化。
本發明的第12形態的積層體根據本發明的第11形態的積層體，其特徵在於：所述類金剛石碳層包括第1區域，位於所述厚度方向上的所述基層側；第2區域，位於所述厚度方向上的中央側；以及第3區域，位於所述厚度方向上的所述電子元件側；且所述第1區域及所述第3區域中的至少一個區域中的氫含有率高於所述第2區域中的氫含有率。
本發明的第13形態的積層體根據本發明的第12形態的積層體，其特徵在於：關於所述厚度方向，所述第1區域中的氫含有率高於所述第2區域中的氫含有率。
本發明的第14形態的積層體根據本發明的第12形態的積層體，其特徵在於：關於所述厚度方向，所述第3區域中的氫含有率高於所述第2區域中的氫含有率。
本發明的第15形態的積層體根據本發明的第12形態的積層體，其特徵在於：所述第1區域及所述第3區域中的氫含有率高於所述第2區域中的氫含有率。
本發明的第16形態的積層體根據本發明的第10形態至第15形態中任一形態的積層體，其特徵在於：所述類金剛石碳層通過在所述腔室內進行濺鍍處理而形成。
本發明的第17形態的積層體根據本發明的第10形態至第15形態中任一形態的積層體，其特徵在於：所述類金剛石碳層通過在所述腔室內進行化學蒸鍍處理而形成。 [發明的效果]
在本發明的第1至第17的任一個形態中，DLC層作為通過使該層中的氫成分進行氣化而從基層上剝離電子元件的剝離層發揮功能。因此，通過事先調整DLC層中的氫含有率，其後可從基層上良好地剝離電子元件。
以下，一面參照圖式，一面對本發明的實施形態進行說明。在圖式中對具有同樣的構成及功能的部分標注相同的符號，並省略重複說明。再者，以下的實施形態是將本發明加以具體化的一例，並非限定本發明的技術範圍的事例。另外，在圖式中，為了容易理解，有時將各部的尺寸或數量加以誇張或簡化來圖示。
＜1 實施形態＞ ＜1.1 電子元件製造處理的整體的流程＞ 圖1～圖4是示意性地表示製造電子元件130的過程的側面圖。以下，一面參照各圖，一面對製造電子元件130時的整體的流程進行說明。
首先，作為基層110，例如準備厚度為0.5 mm～1.1 mm的玻璃基板等剛性材料。然後，一面向未圖示的腔室內供給含有氫的氣體，一面在該腔室內在基層110的一方向側形成DLC層120（DLC層形成步驟：圖2）。在DLC層形成步驟中，例如一面供給乙炔氣一面進行使用電漿的化學蒸鍍處理（以下，稱為電漿化學氣相沉積（Chemical Vapor Deposition，CVD）處理），由此形成具有1 nm～500 nm的膜厚的DLC層120。此處，所謂DLC層120，是指非晶質的碳層。
另外，在DLC層形成步驟中，調整相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率。由此，也調整DLC層120中的氫含有率。與包含其他原材料的層（例如，非晶矽層）相比，DLC層120的氫含有率的可調整範圍廣，例如在0～50%的範圍內調整DLC層120中的氫含有率。
在如本實施形態般，在形成DLC層120的階段使層中含有氫的形態中，與向形成後的層中注入氫離子的形態（例如，日本專利特開2004-335968號公報中所記載的形態）相比，處理時間得到縮短。另外，在本實施形態的形態中，如其後在＜1.2 DLC層形成步驟的處理例＞中所述般，可精密地調整DLC層120中的氫含有率。
繼而，在DLC層120的所述一方向側形成電子元件130（電子元件形成步驟：圖3）。以下，作為一例，對電子元件130為依次積層有支撐層131、障壁層132、及薄膜電晶體（Thin Film Transistor，TFT）電路層133的TFT元件的情況進行說明。
在此情況下，首先通過狹縫塗佈法等方法來將聚醯胺酸的溶液塗佈在DLC層120上，並在350℃以上的溫度下對該溶液進行煆燒。由此，聚醯胺酸的溶液進行醯亞胺化，而在DLC層120上形成聚醯亞胺的支撐層131。然後，在該支撐層131上，例如通過電漿CVD處理來使氮化矽膜等障壁層132成膜。進而，經過陣列步驟（array process）而在該障壁層132上形成TFT電路層133。由此，可獲得具有基層110與DLC層120及電子元件130的積層體200。
若如本實施形態般基層110具有剛性，則即便在電子元件130具有柔性的情況下，生成積層體200的過程的中間體作為整體也具有剛性。因此，可對形狀穩定的中間體執行用以形成電子元件130的各處理，而可形成具有良好的電特性的電子元件130。
然後，使DLC層120中的氫成分進行氣化，由此從基層110上剝離電子元件130（剝離步驟：圖4）。具體而言，例如從基層110側對積層體200執行Xe閃光燈退火。基層110如所述般包含玻璃，而使Xe閃光燈所發出的光線透過。因此，對DLC層120進行幾毫秒加熱後DLC層120中的氫成分進行氣化，而從基層110上剝離電子元件130。
剝離後的電子元件130經過其後的處理而得以製品化。在本實施形態中，電子元件130的支撐層131包含聚醯亞胺，由此可獲得柔性的電子元件130。另外，剝離後的基層110作為用以製造後續的電子元件130的基層而得到再利用。
再者，如圖4所示，剝離步驟後也存在DLC的固形物129以附著的狀態殘留在基層110的一方向側（圖示上側）及電子元件130的另一方向側（圖示下側）的情況。在此情況下，視需要執行去除固形物129的去除處理。當對附著在基層110上的固形物129進行去除處理時，例如進行使氧電漿作用於固形物129來將DLC中的碳成分氣化成二氧化碳的電漿清洗處理。
＜1.2 DLC層形成步驟的處理例＞ 如上所述，DLC層作為通過使該層中的氫成分進行氣化而從基層110上剝離電子元件130的剝離層發揮功能。
在本實施形態中，在DLC層形成步驟中，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率經時地變化的方式進行調整。具體而言，例如準備可供給至進行電漿CVD處理的腔室內的多種氣體，並適宜地調整所述多種氣體的供給量，由此調整所述比率。其結果，DLC層形成步驟中所形成的DLC層120中的氫含有率得到調整，在其後的剝離步驟中可從基層110上良好地剝離電子元件130。
圖5是示意性地表示DLC層120的擴大側面圖。
在DLC層形成步驟中，首先，形成位於DLC層120中的厚度方向上的基層110側的第1區域121（前期步驟）。其次，形成位於DLC層120中的厚度方向上的中央側的第2區域122（中期步驟）。最後，形成位於DLC層120中的厚度方向上的電子元件130側的第3區域123（後期步驟）。
以下，一面參照圖5及後述的圖6～圖10，一面對DLC層形成步驟的5個處理例進行說明。
＜1.2.1 第1處理例＞ 圖6是表示第1處理例的DLC層120的膜厚與氫含有率的關係的圖表。
在第1處理例中，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在後期步驟中高於中期步驟的方式進行調整。更具體而言，以所述比率按照前期步驟、中期步驟、後期步驟的順序階段性地增加的方式進行調整。其結果，在第1處理例中所形成的DLC層120中，第2區域122中的氫含有率高於第1區域121中的氫含有率，且第3區域123中的氫含有率高於第2區域122中的氫含有率。
因此，若在剝離步驟中對DLC層120執行閃光燈退火，則在DLC層120中的氫含有率相對高的第3區域123中，相對多的氫進行氣化。其結果，進一步促進電子元件130側的剝離，DLC的固形物129難以附著在剝離後的電子元件130上。
＜1.2.2 第2處理例＞ 圖7是表示第2處理例的DLC層120的膜厚與氫含有率的關係的圖表。
在第2處理例中，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在前期步驟中高於中期步驟的方式進行調整。更具體而言，以所述比率按照前期步驟、中期步驟、後期步驟的順序階段性地減少的方式進行調整。其結果，在第2處理例中所形成的DLC層120中，第2區域122中的氫含有率高於第3區域123中的氫含有率，且第1區域121中的氫含有率高於第2區域122中的氫含有率。
因此，若在剝離步驟中對DLC層120執行閃光燈退火，則在DLC層120中的氫含有率相對高的第1區域121中，相對多的氫進行氣化。其結果，進一步促進基層110側的剝離，DLC的固形物129難以附著在剝離後的基層110上。
＜1.2.3 第3處理例＞ 圖8是表示第3處理例的DLC層120的膜厚與氫含有率的關係的圖表。
在第3處理例中，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在前期步驟及後期步驟中高於中期步驟的方式進行調整。更具體而言，以所述比率在從前期步驟過渡至中期步驟時減少，從中期步驟過渡至後期步驟時再次增加的方式進行調整。其結果，在第3處理例中所形成的DLC層120中，第1區域121及第3區域123中的氫含有率高於第2區域122中的氫含有率。
因此，若在剝離步驟中對DLC層120執行閃光燈退火，則在DLC層120中的氫含有率相對高的第1區域121及第3區域123中，相對多的氫進行氣化。其結果，進一步促進基層110側及電子元件130側的剝離，DLC的固形物129難以附著在剝離後的基層110及電子元件130上。
＜1.2.4 第4處理例＞ 圖9是表示第4處理例的DLC層120的膜厚與氫含有率的關係的圖表。
在第4處理例中，與第1處理例同樣地，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在後期步驟中高於中期步驟的方式進行調整。再者，在第4處理例中，與第1處理例不同，以所述比率按照前期步驟、中期步驟、後期步驟的順序在各步驟內也增加的方式進行調整。其結果，在第4處理例中所形成的DLC層120中，第2區域122中的氫含有率高於第1區域121中的氫含有率，且第3區域123中的氫含有率高於第2區域122中的氫含有率。尤其在第3區域123內，越靠近電子元件130側，氫含有率也變得越高。
因此，若在剝離步驟中對DLC層120執行閃光燈退火，則在DLC層120中的氫含有率相對高的第3區域123（特別是第3區域123內靠近電子元件130的部分）中，相對多的氫進行氣化。其結果，進一步促進電子元件130側的剝離，DLC的固形物129難以附著在剝離後的電子元件130上。
＜1.2.5 第5處理例＞ 圖10是表示第5處理例的DLC層120的膜厚與氫含有率的關係的圖表。
在第5處理例中，與第1處理例同樣地，以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在後期步驟中高於中期步驟的方式進行調整。再者，在第5處理例中，與第1處理例不同，以除了後期步驟的一部分以外，所述比率在各步驟中成為固定的方式進行調整，並以僅在後期步驟的一部分中增加的方式進行調整。其結果，在第5處理例中所形成的DLC層120中，第3區域123中的氫含有率高於第1區域121及第2區域122中的氫含有率。尤其在第3區域123內的部分區域123A（對應於所述後期步驟的一部分的區域）中，氫含有率變高。
因此，若在剝離步驟中對DLC層120執行閃光燈退火，則在DLC層120中的氫含有率相對高的第3區域123（特別是部分區域123A）中，相對多的氫進行氣化。其結果，進一步促進電子元件130側的剝離，DLC的固形物129難以附著在剝離後的電子元件130上。
另外，在第5處理例中，如圖10所示，從電子元件130隔開間隔來設置部分區域123A。因此，即便在部分區域123A中相對多的氫進行氣化，其影響也不會直接到達電子元件130的底面（圖4中所示的下側的面）。因此，抑制電子元件130的底面因部分區域123A中相對多的氫進行氣化而受到損害。
＜2 變形例＞ 以上，對本發明的實施形態進行了說明，但只要不脫離其主旨，則該發明除了所述實施形態以外，也可進行各種變更。
在所述實施形態中，對電子元件130為TFT元件的情況進行了說明，但並不限定於此。除了TFT元件以外，電子元件130也可以包含EL顯示裝置等各種元件。
另外，在所述實施形態中，對電子元件130的支撐層131包含聚醯亞胺層的形態進行了說明，但並不限定於此。支撐層131可包含聚醯亞胺以外的有機樹脂層，另外，作為其他例，也可以包含比基層110薄的玻璃基板（例如，0.1 mm～0.2 mm）。
另外，在所述實施形態中，對在DLC層形成步驟中進行電漿CVD處理的形態進行了說明，但並不限定於此。在DLC層形成步驟中，也可以執行電漿CVD處理以外的處理，例如化學蒸鍍處理、離子束蒸鍍處理、陰極電弧蒸鍍處理、或濺鍍處理等。
例如，當通過濺鍍處理來進行DLC層形成步驟時，使氬離子碰撞靶材的碳，由此靶材的粒子堆積在基層110上而形成DLC層120。因此，在濺鍍處理中，可形成氫含有率低的DLC層120。
另一方面，當通過電漿CVD處理來進行DLC層形成步驟時，使用含有碳成分與氫成分的處理氣體（例如，乙炔），並通過化學作用來使氣體中的粒子堆積在基層110上而形成DLC層120。因此，在電漿CVD處理中，只要調整電漿強度或處理氣體的成分比，便能夠以範圍廣的氫含有率選擇性地形成DLC層120。
另外，在所述實施形態中，對第1處理例至第5處理例進行了說明，但這些處理例僅為可應用本發明的處理的例示，也可以進行其他處理。例如，在圖10所示的第5處理例中，在第3區域123中設置有氫含有率局部高的區域（部分區域123A），但也可以在第1區域121中設置氫含有率局部高的區域（與部分區域123A相同的區域）。
另外，在第1處理例至第5處理例的任一者中，均對以相對於供給至基層110的一方向側的碳的供給量的氫的供給量的比率在前期步驟及後期步驟中的至少一個步驟中高於中期步驟的方式進行調整的情況進行了說明。即，對第1區域121及第3區域123中的至少一個區域中的氫含有率高於第2區域122中的氫含有率的DLC層120進行了說明。並不限定於此，也能夠以所述比率在中期步驟中高於前期步驟或後期步驟的方式進行調整。在此情況下，可獲得第2區域122中的氫含有率高於第1區域121或第3區域123中的氫含有率的DLC層120。另外，作為其他例，也能夠以所述比率在前期步驟、中期步驟、及後期步驟中成為固定的方式進行調整。在此情況下，可獲得第1區域121、第2區域122、及第3區域123中的氫含有率固定的DLC層120。
另外，在所述實施形態中，對在剝離步驟中從基層110側對積層體200執行Xe閃光燈退火的形態進行了說明，但並不限定於此。例如，也可以是在剝離步驟中從基層110側對積層體200照射雷射光的形態。在此情況下，雷射光的照射區域為DLC層120的整個面的一部分，但通過對所述整個面掃描雷射光，在DLC層120的整個面中，層中的氫成分進行氣化，而從基層110上剝離電子元件130。
再者，在執行閃光燈退火的形態中，可對DLC層120的基層110側的整個面進行加熱，與照射雷射光的形態不同，不需要所述掃描，因此可縮短剝離步驟所需的時間。另外，在執行閃光燈退火的形態中，與照射雷射光的形態不同，因輸出功率高而對支撐層131（進而，電子元件130）造成損害之虞小。
以上，對實施形態及其變形例的電子元件的製造方法及積層體進行了說明，但這些是本發明中優選的實施形態的例子，並不限定本發明的實施範圍。本發明可在所述發明的範圍內進行各實施形態的自由的組合、或各實施形態的任意的構成要素的變形、或各實施形態中任意的構成要素的增減。
110‧‧‧基層120‧‧‧DLC層121‧‧‧第1區域122‧‧‧第2區域123‧‧‧第3區域123A‧‧‧部分區域129‧‧‧固形物130‧‧‧電子元件131‧‧‧支撐層132‧‧‧障壁層133‧‧‧TFT電路層200‧‧‧積層體
圖1是示意性地表示製造電子元件的過程的側面圖。 圖2是示意性地表示製造電子元件的過程的側面圖。 圖3是示意性地表示製造電子元件的過程的側面圖。 圖4是示意性地表示製造電子元件的過程的側面圖。 圖5是示意性地表示DLC層的擴大側面圖。 圖6是表示第1處理例的DLC層的膜厚與氫含有率的關係的圖表。 圖7是表示第2處理例的DLC層的膜厚與氫含有率的關係的圖表。 圖8是表示第3處理例的DLC層的膜厚與氫含有率的關係的圖表。 圖9是表示第4處理例的DLC層的膜厚與氫含有率的關係的圖表。 圖10是表示第5處理例的DLC層的膜厚與氫含有率的關係的圖表。
121‧‧‧第1區域
122‧‧‧第2區域
123‧‧‧第3區域

Claims (13)

  1. 一種電子元件的製造方法，其特徵在於包括：類金剛石碳層形成步驟，一面向腔室內供給含有氫的氣體，一面在所述腔室內在基層的一方向側形成類金剛石碳層；電子元件形成步驟，在所述類金剛石碳層的一方向側形成電子元件，而獲得依序具有所述基層、所述類金剛石碳層及所述電子元件的積層體；以及剝離步驟，使所述類金剛石碳層中的氫成分進行氣化而從所述基層上剝離所述電子元件；在所述類金剛石碳層形成步驟中，調整相對於供給至所述基層的一方向側的碳的供給量的所述氫的供給量的比率，所述類金剛石碳層形成步驟包括：前期步驟，形成位於所述類金剛石碳層中的厚度方向上的基層側的第1區域；中期步驟，形成位於所述類金剛石碳層中的所述厚度方向上的中央側的第2區域；以及後期步驟，形成位於所述類金剛石碳層中的所述厚度方向上的電子元件側的第3區域，且在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟及所述後期步驟中的至少一個步驟中高於所述中期步驟的方式進行調整。
  2. 如申請專利範圍第1項所述的電子元件的製造方法，其中在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟中高於所述中期步驟的方式進行調整。
  3. 如申請專利範圍第1項所述的電子元件的製造方法，其中在所述類金剛石碳層形成步驟中，以所述比率在所述後期步驟中高於所述中期步驟的方式進行調整。
  4. 如申請專利範圍第1項所述的電子元件的製造方法，其中在所述類金剛石碳層形成步驟中，以所述比率在所述前期步驟及所述後期步驟中高於所述中期步驟的方式進行調整。
  5. 如申請專利範圍第1項至第4項中任一項所述的電子元件的製造方法，其中在所述類金剛石碳層形成步驟中，在所述腔室內進行濺鍍處理，由此在所述基層的一方向側形成所述類金剛石碳層。
  6. 如申請專利範圍第1項至第4項中任一項所述的電子元件的製造方法，其中在所述類金剛石碳層形成步驟中，在所述腔室內進行化學蒸鍍處理，由此在所述基層的一方向側形成所述類金剛石碳層。
  7. 如申請專利範圍第1項至第4項中任一項所述的電子元件的製造方法，其中 在所述剝離步驟中，從基層側對所述類金剛石碳層執行閃光燈退火。
  8. 一種積層體，其特徵在於依序包括：基層；類金剛石碳層，形成在所述基層的一方向側；以及電子元件，形成在所述類金剛石碳層的一方向側；且當一面向腔室內供給含有氫的氣體，一面在所述腔室內形成所述類金剛石碳層時，調整相對於供給至所述基層的一方向側的碳的供給量的所述氫的供給量的比率，並且所述類金剛石碳層中的氫含有率沿著其厚度方向而變化，其中所述類金剛石碳層包括：第1區域，位於所述厚度方向上的基層側；第2區域，位於所述厚度方向上的中央側；以及第3區域，位於所述厚度方向上的電子元件側，其中所述第1區域及所述第3區域中的至少一個區域中的氫含有率高於所述第2區域中的氫含有率。
  9. 如申請專利範圍第8項所述的積層體，其中關於所述厚度方向，所述第1區域中的氫含有率高於所述第2區域中的氫含有率。
  10. 如申請專利範圍第8項所述的積層體，其中關於所述厚度方向，所述第3區域中的氫含有率高於所述第2區域中的氫含有率。
  11. 如申請專利範圍第8項所述的積層體，其中所述第1區域及所述第3區域中的氫含有率高於所述第2區域中的氫含有率。
  12. 如申請專利範圍第8項至第11項中任一項所述的積層體，其中所述類金剛石碳層通過在所述腔室內進行濺鍍處理而形成。
  13. 如申請專利範圍第8項至第11項中任一項所述的積層體，其中所述類金剛石碳層通過在所述腔室內進行化學蒸鍍處理而形成。
TW105137719A 2015-12-11 2016-11-18 電子元件的製造方法及積層體 TWI705479B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015242074A JP6517678B2 (ja) 2015-12-11 2015-12-11 電子デバイスの製造方法
JP2015-242074 2015-12-11

Publications (2)

Publication Number Publication Date
TW201735102A TW201735102A (zh) 2017-10-01
TWI705479B true TWI705479B (zh) 2020-09-21

Family

ID=59060001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137719A TWI705479B (zh) 2015-12-11 2016-11-18 電子元件的製造方法及積層體

Country Status (4)

Country Link
JP (1) JP6517678B2 (zh)
KR (1) KR101930140B1 (zh)
CN (1) CN107039327B (zh)
TW (1) TWI705479B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117060A (ja) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー 剥離基板及びレーザリフトオフ方法
KR102497780B1 (ko) * 2017-12-15 2023-02-08 삼성디스플레이 주식회사 투명 표시 장치의 제조 방법
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法
WO2020194737A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 電子デバイスの製造方法および電子デバイス
EP3908882A4 (en) 2020-01-15 2022-03-16 Lam Research Corporation UNDERCOAT FOR PHOTOCOAT ADHESION AND DOSE REDUCTION

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199507A (zh) * 1996-08-27 1998-11-18 精工爱普生株式会社 剥离方法、薄膜器件的转移方法以及使用该方法制造的薄膜器件、薄膜集成电路装置和液晶显示装置
TW366367B (en) * 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20020155294A1 (en) * 1999-05-03 2002-10-24 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
JP2009260387A (ja) * 2009-08-04 2009-11-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法及び電子書籍の作製方法
TW201405693A (zh) * 2012-05-16 2014-02-01 Tokyo Ohka Kogyo Co Ltd 支持體分離方法及支持體分離裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942317A (en) * 1997-01-31 1999-08-24 International Business Machines Corporation Hydrogenated carbon thin films
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4380377B2 (ja) * 2004-03-18 2009-12-09 トヨタ自動車株式会社 カーボン系膜形成方法
JP2006245235A (ja) * 2005-03-02 2006-09-14 Toyota Central Res & Dev Lab Inc 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
JP5352045B2 (ja) * 2005-06-03 2013-11-27 株式会社半導体エネルギー研究所 集積回路装置の作製方法
JP5276792B2 (ja) * 2006-03-03 2013-08-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5053595B2 (ja) * 2006-08-18 2012-10-17 正義 梅野 Ｄｌｃ膜の形成方法及びｄｌｃ膜の製造装置
CN102013414A (zh) * 2009-09-08 2011-04-13 群康科技(深圳)有限公司 软性显示器组件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366367B (en) * 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
CN1199507A (zh) * 1996-08-27 1998-11-18 精工爱普生株式会社 剥离方法、薄膜器件的转移方法以及使用该方法制造的薄膜器件、薄膜集成电路装置和液晶显示装置
US20020155294A1 (en) * 1999-05-03 2002-10-24 Guardian Industries Corporation Hydrophobic coating including DLC on substrate
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009260387A (ja) * 2009-08-04 2009-11-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法及び電子書籍の作製方法
TW201405693A (zh) * 2012-05-16 2014-02-01 Tokyo Ohka Kogyo Co Ltd 支持體分離方法及支持體分離裝置

Also Published As

Publication number Publication date
KR20170069919A (ko) 2017-06-21
CN107039327B (zh) 2020-02-07
TW201735102A (zh) 2017-10-01
JP6517678B2 (ja) 2019-05-22
CN107039327A (zh) 2017-08-11
JP2017108053A (ja) 2017-06-15
KR101930140B1 (ko) 2018-12-17

Similar Documents

Publication Publication Date Title
TWI705479B (zh) 電子元件的製造方法及積層體
JP2009094487A5 (zh)
JP2009530493A (ja) ダイヤモンド状炭素層を有する自己支持多層フィルム
BR0114432B1 (pt) processo para produção de uma folha metalizada, e, folha metalizada.
JP2006075979A (ja) レーザーアブレーション装置、及びそれを利用したナノ粒子の製造方法
JP2013229608A (ja) 二酸化珪素フィルムを付着させる方法
JP4988327B2 (ja) イオン注入装置
JP6814633B2 (ja) 薄型基板およびその製造方法、並びに基板の搬送方法
TW200847422A (en) Method of cleaning a patterning device, method of depositing a layer system on a substrate, system for cleaning a patterning device, and coating system for depositing a layer system on a substrate
CN104393128A (zh) 一种使用SiC衬底的氮化物LED外延结构及其制备方法
TW201031766A (en) Vacuum coating device and coating method
JP7038049B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス素子の製造方法
US20170025377A1 (en) Process for producing a structure by assembling at least two elements by direct adhesive bonding
KR102003151B1 (ko) 반도체 장비의 박막 형성 방법 및 반도체 장비의 질화 알루미늄 박막 형성 방법
KR20130035617A (ko) 그래핀상의 금속 박막의 형성 방법
JP2016032028A5 (zh)
JP2009199902A (ja) 有機発光装置および電子機器
JP5519727B2 (ja) セレン薄膜の蒸着方法、セレン薄膜の蒸着装置、及びプラズマヘッド
JP5959990B2 (ja) グラフェン膜の製造装置及びグラフェン膜の製造方法
TWI717133B (zh) 鈣鈦礦層的形成方法以及包含鈣鈦礦層的結構的形成方法
JP2010116303A (ja) カーボンナノチューブ成長用基板、トランジスタ及びカーボンナノチューブ成長用基板の製造方法
JP6329533B2 (ja) 成膜方法
KR20150133820A (ko) 이온빔 처리 장치, 전극 어셈블리 및 전극 어셈블리의 세정 방법
JP6531031B2 (ja) 基板の製造方法
KR20180118964A (ko) 개선된 저온 공정을 이용한 산화물 박막 제조 장치 및 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees