JP2017092338A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017092338A JP2017092338A JP2015222995A JP2015222995A JP2017092338A JP 2017092338 A JP2017092338 A JP 2017092338A JP 2015222995 A JP2015222995 A JP 2015222995A JP 2015222995 A JP2015222995 A JP 2015222995A JP 2017092338 A JP2017092338 A JP 2017092338A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- insulating film
- layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 127
- 239000011159 matrix material Substances 0.000 claims description 4
- 101150002976 ACP1 gene Proteins 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 316
- 239000010408 film Substances 0.000 description 106
- 101100054570 Caenorhabditis elegans acn-1 gene Proteins 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000011572 manganese Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052768 actinide Inorganic materials 0.000 description 2
- 150000001255 actinides Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 150000002602 lanthanoids Chemical class 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 208000011380 COVID-19–associated multisystem inflammatory syndrome in children Diseases 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本実施の形態の半導体装置(半導体集積回路装置、半導体記憶装置)は、SRAM領域を有する。SRAM領域は、複数のメモリアレイ(メモリアレイ領域)MAと、メモリアレイMA間に配置されたタップ領域TAPと、を有する。メモリアレイMAには、行列状に配置された複数のメモリセルMCを有する。
まず、本実施の形態の半導体装置(半導体集積回路装置、半導体記憶装置)のSRAMのメモリセルMCの回路構成を説明する。図1は、本実施の形態のSRAMのメモリセルMCを示す等価回路図である。メモリセルMCは、一対のビット線(ビット線BLT、ビット線BLB)とワード線WLとの交差部に配置される。このメモリセルMCは、一対のロードトランジスタ(ロードMOS、負荷用MOS、負荷用トランジスタ、負荷用MISFET)QL1、QL2、一対のアクセストランジスタ(アクセスMOS、アクセス用トランジスタ、アクセスMISFET、転送用トランジスタ)QT1、QT2および一対のドライバトランジスタ(ドライバMOS、駆動用トランジスタ、駆動用MISFET)QD1、QD2を有している。
上記SRAMのメモリセルMCのメモリ動作を説明する。CMOSインバータの蓄積ノードVLが高電位(H)であるときには、QD2がオン状態となるので、他のCMOSインバータの蓄積ノードVRが低電位(L)になる。したがって、QL1がオン状態、QD1がオフ状態となり、蓄積ノードVLの高電位(H)が保持される。すなわち、一対のCMOSインバータを交差結合させたラッチ回路によって相互の蓄積ノードVL、VRの状態が保持され、電源が印加されている間、情報が保存される。これが、スタンバイ時(スタンバイ状態)である。
図3〜5は、本実施の形態のSRAMのメモリセルMCの構成を示す平面図である。図6は、図3のA−A線に沿う断面図であり、図7は、図3のB−B線に沿う断面図である。
図8は、本実施の形態のSRAM領域中のタップ領域の位置を概念的に示す平面図である。図9は、本実施の形態のSRAM領域中のメモリアレイとタップ領域を示す平面図である。図10は、図9のC−C線に沿う断面図である。図11は、図9のD−D線に沿う断面図である。図12および図13は、本願発明者の検討例を示す断面図である。
図8に示すように、Y方向(ビット線の延在方向)に隣り合って配置されたメモリアレイMA間に、タップ領域TAPが配置されている。メモリセルMCの下部に配置されたn型ウエル領域NW、p型ウエル領域PW1およびPW2は、Y方向に延在しており、Y方向に隣り合うメモリアレイMAおよびタップ領域TAPに対して連続的に配置されている。
BOX 絶縁層
BLT、BLB ビット線
D ドレイン領域
DG ダミーゲート電極層
DNW 埋め込みウエル領域
DSC ダミーシェアードコント導体層
EP エピ層
GD1、GL1、GT1 ゲート電極
G1、G2、G3、G4 ゲート電極層
MA メモリアレイ
MC メモリセル
M1 第1層配線
M2 第2層配線
M3 第3層配線
NM n型低濃度半導体領域
NH n型高濃度半導体領域
NW n型ウエル領域
OS オフセットスペーサ
PM p型低濃度半導体領域
PH p型高濃度半導体領域
PW p型ウエル領域
P1a、P1b、P1c、P1d、P1e、P1f、P1g、P1h、P1i、P1j、P1k、P1m、P1n、P2a、P2b、P2c、P2d、P2e、P2f、P2g、P2h、P2k、P3a、P3b、P3c、P3d、P3e プラグ導体層
QD1、QD2 ドライバトランジスタ
QL1、QL2 ロードトランジスタ
QT1、QT2 アクセストランジスタ
S ソース領域
SC シェアードコント導体層
SIL シリサイド層
SM 半導体層
STI 素子分離領域
SW 側壁絶縁膜
TAP タップ領域
Vdd 電源電位線
VP、VN 給電配線
VSS 接地電位線
WL ワード線
1 半導体基板
2 ゲート絶縁膜
3、5、6、7、8,9 絶縁膜
4 層間絶縁膜
Claims (15)
- 主面を有する半導体基板と、
前記半導体基板の主面に形成された第1導電型の第1半導体領域と、
前記半導体基板の前記主面に形成された素子分離領域と、
前記第1半導体領域内であって、前記素子分離領域に囲まれた第1活性領域および第2活性領域と、
前記第1活性領域において、前記半導体基板の前記主面上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された半導体層と、
前記半導体層上に第2絶縁膜を介して形成された第1導体層と、
前記第1導体層の両端であって、前記半導体層内に形成された前記第1導電型とは反対の導電型の第2導電型を有する一対の第2半導体領域と、
前記第1活性領域において、前記半導体層上に第3絶縁膜を介して形成された第2導体層と、
前記第2活性領域において、前記第1半導体領域の表面に形成された前記第1導電型の第3半導体領域と、
前記第3半導体領域に接続された給電配線と、
を有する半導体装置であって、
前記第2導体層は、電気的にフローティングである、半導体装置。 - 請求項1に記載の半導体装置において、
さらに、
前記第1導体層および前記第2導体層を覆う第4絶縁膜と、
前記第4絶縁膜内に形成され、前記第2導体層の上面に接続した第3導体層と、
を有し、
前記第3導体層の上面は、前記第4絶縁膜の上面に露出しており、
前記給電配線は、前記第4絶縁膜上に位置し、さらに、平面視において、前記第3導体層から離れている、半導体装置。 - 請求項1に記載の半導体装置において、
前記第3絶縁膜の膜厚は、前記第1絶縁膜の膜厚よりも小さい、半導体装置。 - 請求項3に記載の半導体装置において、
前記第3絶縁膜の膜厚は、前記第2絶縁膜の膜厚と等しい、半導体装置。 - 請求項2に記載の半導体装置において、
さらに、
前記第4絶縁膜上に、前記給電配線が埋め込まれた第5絶縁膜、を有し、
前記第5絶縁膜は、前記第4絶縁膜から露出する前記第3導体層の前記上面の全体を覆っている、半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体装置は、一対のロードトランジスタ、一対のドライバトランジスタ、および、一対のアクセストランジスタからなるSRAMメモリセルを有し、
前記第1導体層は、前記ロードトランジスタのゲート電極であり、
前記SRAMメモリセルのスタンバイ時には、前記給電配線から前記第1半導体領域に第1電位が、前記SRAMメモリセルの読出し時には第2電位が供給され、前記第1電位は、前記第2電位よりも高い、半導体装置。 - 主面を有する半導体基板と、
前記半導体基板の主面に形成された第1導電型の第1半導体領域と、
前記半導体基板の前記主面に形成された素子分離領域と、
前記第1半導体領域内であって、前記素子分離領域に囲まれた第1活性領域および第2活性領域と、
前記第1活性領域において、前記半導体基板の前記主面上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された半導体層と、
前記半導体層上に第2絶縁膜を介して形成された第1導体層と、
前記第1導体層の両端であって、前記半導体層内に形成された前記第1導電型とは反対の導電型の第2導電型を有する一対の第2半導体領域と、
前記第1活性領域において、前記半導体層上に第3絶縁膜を介して形成された第2導体層と、
前記第2活性領域において、前記第1半導体領域の表面に形成された前記第1導電型の第3半導体領域と、
前記第1導体層および前記第2導体層を覆う第4絶縁膜と、
前記第4絶縁膜上に配置され、前記第2導体層上に延在する第1配線と、
前記第1配線を介して、前記第3半導体領域に接続された第2配線と、
を有する半導体装置であって、
前記第2導体層は、電気的にフローティングである、半導体装置。 - 請求項7に記載の半導体装置において、
平面視において、前記第2導体層の上面と、前記第1配線とが重なった全領域には、前記第4絶縁膜が介在しており、前記第2導体層は、前記第1配線には接続されていない、半導体装置。 - 請求項7に記載の半導体装置において、
前記第3絶縁膜の膜厚は、前記第1絶縁膜の膜厚よりも小さい、半導体装置。 - 請求項9に記載の半導体装置において、
前記第3絶縁膜の膜厚は、前記第2絶縁膜の膜厚と等しい、半導体装置。 - 主面を有する半導体基板と、
前記半導体基板の主面であって、第1方向に延在する複数のワード線と、前記第1方向と直交する第2方向に延在する複数のビット線対と、
前記ワード線と前記ビット線対の交差部に配置されたSRAMメモリセルと、
前記SRAMメモリセルが行列状に配置されてなり、前記第2方向に沿って、隣り合って配置された第1メモリアレイおよび第2メモリアレイと、
前記第1メモリアレイと前記第2メモリアレイとの間に配置され、前記第1方向に延在する給電領域と、
前記SRAMメモリセルを構成する第1および第2ロードトランジスタ、第1および第2ドライバトランジスタ、および、第1および第2アクセストランジスタと、
前記第1ロードトランジスタが配置され、前記第1メモリアレイ、前記給電領域、および、前記第2メモリアレイにわたって、前記第2方向に延在するn型ウエル領域と、
前記第1メモリアレイおよび前記給電領域において、前記n型ウエル領域内に配置され、前記第2方向に延在する第1活性領域と、
前記給電領域において、前記n型ウエル領域内に配置され、前記第1活性領域とは分離された第2活性領域と、
前記第1メモリアレイにおいて、前記第1方向に延在し、前記第1活性領域と交差する第1ゲート電極層と、
前記給電領域において、前記第1方向に延在し、前記第1活性領域と交差する第2ゲート電極層と、
前記第1メモリアレイおよび前記給電領域において、前記第1活性領域の前記n型ウエル領域上に第1絶縁膜を介して形成された半導体層と、
前記第1メモリアレイにおいて、前記第1ゲート電極層の一部であって、前記半導体層上に第2絶縁膜を介して形成された前記第1ロードトランジスタのゲート電極と、
前記第1メモリアレイの前記第1活性領域において、前記第1ロードトランジスタのゲート電極の両端であって、前記半導体層に形成された一対のp型半導体領域と、
前記給電領域の前記第1活性領域において、前記半導体層と前記第2ゲート電極層との間に形成された第3絶縁膜と、
前記給電領域の前記第2活性領域において、前記n型ウエル領域の表面に形成されたn型半導体領域と、
前記給電領域において、前記第1方向に延在し、前記n型半導体領域に接続された給電配線と、
を有し、
前記第2ゲート電極層は、電気的にフローティングである、半導体装置。 - 請求項11に記載の半導体装置において、
さらに、
前記n型ウエル領域に隣接し、前記第2方向に延在するp型ウエル領域と、
前記第1メモリアレイにおいて、前記p型ウエル領域内に配置され、前記第2方向に延在する第3活性領域と、
前記第1メモリアレイにおいて、前記第1方向に延在し、前記第3活性領域と交差し、その一部が前記第1アクセストランジスタのゲート電極となる第3ゲート電極層と、
を有し、
前記第2方向において、前記第1ゲート電極層と前記第2ゲート電極層との第1間隔と、前記第1ゲート電極層と前記第3ゲート電極層との第2間隔とは等しい、半導体装置。 - 請求項11に記載の半導体装置において、
前記第3絶縁膜の膜厚は、前記第1絶縁膜の膜厚よりも小さい、半導体装置。 - 請求項11に記載の半導体装置において、
さらに、
前記第1ゲート電極層および前記第2ゲート電極層を覆う第4絶縁膜と、
前記第4絶縁膜内に形成され、前記第2ゲート電極層の上面に接続した導体層と、
を有し、
前記導体層の上面は、前記第4絶縁膜の上面に露出しており、
前記給電配線は、前記第4絶縁膜上に位置し、さらに、平面視において、前記導体層から離れている、半導体装置。 - 請求項11に記載の半導体装置において、
前記SRAMメモリセルのスタンバイ時には、前記給電配線から前記n型半導体領域に第1電位が、前記SRAMメモリセルの読出し時には第2電位が供給され、前記第1電位は、前記第2電位よりも高い、半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015222995A JP6501695B2 (ja) | 2015-11-13 | 2015-11-13 | 半導体装置 |
US15/264,450 US9754661B2 (en) | 2015-11-13 | 2016-09-13 | Semiconductor device |
CN202210195379.0A CN114582875A (zh) | 2015-11-13 | 2016-10-26 | 半导体器件 |
TW105134468A TWI740853B (zh) | 2015-11-13 | 2016-10-26 | 半導體裝置 |
CN201610947452.XA CN107039440B (zh) | 2015-11-13 | 2016-10-26 | 半导体器件 |
US15/667,505 US9953987B2 (en) | 2015-11-13 | 2017-08-02 | Semiconductor device |
US15/936,112 US10361211B2 (en) | 2015-11-13 | 2018-03-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015222995A JP6501695B2 (ja) | 2015-11-13 | 2015-11-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092338A true JP2017092338A (ja) | 2017-05-25 |
JP6501695B2 JP6501695B2 (ja) | 2019-04-17 |
Family
ID=58690197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015222995A Active JP6501695B2 (ja) | 2015-11-13 | 2015-11-13 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9754661B2 (ja) |
JP (1) | JP6501695B2 (ja) |
CN (2) | CN107039440B (ja) |
TW (1) | TWI740853B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102420539B1 (ko) * | 2015-08-26 | 2022-07-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP6501695B2 (ja) * | 2015-11-13 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102512988B1 (ko) * | 2016-05-11 | 2023-03-22 | 삼성전자주식회사 | 비아 플러그를 포함하는 반도체 소자 |
JP6594261B2 (ja) * | 2016-05-24 | 2019-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10958453B2 (en) * | 2018-07-03 | 2021-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for noise injection for PUF generator characterization |
JP2021044519A (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体装置 |
US11797745B2 (en) * | 2021-06-28 | 2023-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with reduced power and method of manufacturing the same |
US20240008238A1 (en) * | 2022-06-29 | 2024-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103629A (ja) * | 2005-10-04 | 2007-04-19 | Renesas Technology Corp | 半導体記憶装置 |
JP2009302085A (ja) * | 2008-06-10 | 2009-12-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2011211213A (ja) * | 2011-05-20 | 2011-10-20 | Renesas Electronics Corp | 半導体装置およびそれを用いた半導体集積回路 |
JP2013084644A (ja) * | 2011-10-06 | 2013-05-09 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2013105981A (ja) * | 2011-11-16 | 2013-05-30 | Renesas Electronics Corp | 半導体装置 |
WO2014022565A1 (en) * | 2012-08-03 | 2014-02-06 | Qualcomm Incorporated | Sram read preferred bit cell with write assist circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1893085A (zh) * | 2005-07-07 | 2007-01-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
JP4901325B2 (ja) * | 2006-06-22 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5528667B2 (ja) | 2007-11-28 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
JP5707224B2 (ja) * | 2011-05-20 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5690683B2 (ja) * | 2011-07-22 | 2015-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5705053B2 (ja) * | 2011-07-26 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9053974B2 (en) * | 2012-08-24 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cells with dummy insertions |
JP6501695B2 (ja) * | 2015-11-13 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2015
- 2015-11-13 JP JP2015222995A patent/JP6501695B2/ja active Active
-
2016
- 2016-09-13 US US15/264,450 patent/US9754661B2/en active Active
- 2016-10-26 TW TW105134468A patent/TWI740853B/zh active
- 2016-10-26 CN CN201610947452.XA patent/CN107039440B/zh active Active
- 2016-10-26 CN CN202210195379.0A patent/CN114582875A/zh active Pending
-
2017
- 2017-08-02 US US15/667,505 patent/US9953987B2/en active Active
-
2018
- 2018-03-26 US US15/936,112 patent/US10361211B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103629A (ja) * | 2005-10-04 | 2007-04-19 | Renesas Technology Corp | 半導体記憶装置 |
JP2009302085A (ja) * | 2008-06-10 | 2009-12-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2011211213A (ja) * | 2011-05-20 | 2011-10-20 | Renesas Electronics Corp | 半導体装置およびそれを用いた半導体集積回路 |
JP2013084644A (ja) * | 2011-10-06 | 2013-05-09 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2013105981A (ja) * | 2011-11-16 | 2013-05-30 | Renesas Electronics Corp | 半導体装置 |
WO2014022565A1 (en) * | 2012-08-03 | 2014-02-06 | Qualcomm Incorporated | Sram read preferred bit cell with write assist circuit |
Also Published As
Publication number | Publication date |
---|---|
CN114582875A (zh) | 2022-06-03 |
US10361211B2 (en) | 2019-07-23 |
US20180219016A1 (en) | 2018-08-02 |
JP6501695B2 (ja) | 2019-04-17 |
US20170330885A1 (en) | 2017-11-16 |
US9953987B2 (en) | 2018-04-24 |
US9754661B2 (en) | 2017-09-05 |
TW201731032A (zh) | 2017-09-01 |
CN107039440B (zh) | 2022-07-01 |
TWI740853B (zh) | 2021-10-01 |
US20170140812A1 (en) | 2017-05-18 |
CN107039440A (zh) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6501695B2 (ja) | 半導体装置 | |
US20180012650A1 (en) | Dual-Port SRAM Connection Structure | |
JP3852729B2 (ja) | 半導体記憶装置 | |
KR100724029B1 (ko) | 반도체 장치 및 트랜지스터 | |
TWI427772B (zh) | 記憶體元件 | |
JP3467416B2 (ja) | 半導体記憶装置及びその製造方法 | |
TWI478322B (zh) | 唯讀記憶體單元陣列 | |
US6870231B2 (en) | Layouts for CMOS SRAM cells and devices | |
US20100213525A1 (en) | Semiconductor storage device and methods of producing it | |
US6479905B1 (en) | Full CMOS SRAM cell | |
TWI768249B (zh) | 半導體結構 | |
US5281843A (en) | Thin-film transistor, free from parasitic operation | |
US6078074A (en) | Semiconductor device having multilayer metal interconnection | |
US20220262730A1 (en) | Interconnect Structure for Improving Memory Performance and/or Logic Performance | |
US11665882B2 (en) | Semiconductor memory device | |
US20230144740A1 (en) | Semiconductor device | |
JP3047850B2 (ja) | 半導体装置 | |
US6469356B2 (en) | Semiconductor memory device having different distances between gate electrode layers | |
JP2001358232A (ja) | 半導体記憶装置 | |
US6347048B2 (en) | Semiconductor memory device | |
US20070181958A1 (en) | Semiconductor device and method of forming the same | |
US5856216A (en) | Method of manufacturing a semiconductor integrated circuit device including an SRAM | |
JPS61222254A (ja) | 半導体記憶装置 | |
JP2002009175A (ja) | 半導体記憶装置 | |
JP2594931B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6501695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |