JP2017059282A - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP2017059282A
JP2017059282A JP2015181663A JP2015181663A JP2017059282A JP 2017059282 A JP2017059282 A JP 2017059282A JP 2015181663 A JP2015181663 A JP 2015181663A JP 2015181663 A JP2015181663 A JP 2015181663A JP 2017059282 A JP2017059282 A JP 2017059282A
Authority
JP
Japan
Prior art keywords
read
potential
bit line
local bit
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015181663A
Other languages
English (en)
Other versions
JP6139623B2 (ja
Inventor
紘希 野口
Hiroki Noguchi
紘希 野口
藤田　忍
Shinobu Fujita
忍 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015181663A priority Critical patent/JP6139623B2/ja
Priority to US15/266,797 priority patent/US9773538B2/en
Publication of JP2017059282A publication Critical patent/JP2017059282A/ja
Application granted granted Critical
Publication of JP6139623B2 publication Critical patent/JP6139623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Abstract

【課題】メモリセルの周辺回路のサイズの増加を抑制する。
【解決手段】実施形態に係わる不揮発性半導体メモリは、第１及び第２の端子を有する抵抗変化素子Rと、第３及び第４の端子並びに制御端子を有し、第３の端子が第２の端子に電気的に接続されるトランジスタTと、第１及び第４の端子に電気的に接続され、書き込みにおいて、第１の端子に第１の電位を印加し、第４の端子に第２の電位を印加し、読み出しにおいて、第１の端子に第１及び第２の電位の一方を印加し、第４の端子に第１及び第２の電位の他方を印加する、ドライバ19A, 19Bと、を備える。
【選択図】図３

Description

実施形態は、不揮発性半導体メモリに関する。
STT (Spin Transfer Torque)-MRAM (Magnetic Random Access Memory)などの不揮発性半導体メモリは、例えば、直列接続された抵抗変化素子と選択トランジスタ（Field Effect Transistor: FET）とを含むメモリセルを備える。このような不揮発性半導体メモリにおいて、データ書き込みは、書き込み電流を抵抗変化素子に流すことにより行い、データ読み出しは、読み出し電流を抵抗変化素子に流すことにより行う。
これは、書き込み電流と読み出し電流が同一経路により抵抗変化素子に供給されることを意味する。この場合、データ読み出し時に、リードディスターブ（誤書き込み）を防ぐためには、読み出し電流を書き込み電流よりも小さくしなければならない。
従って、不揮発性半導体メモリは、書き込み電流を生成する書き込みドライバと、読み出し電流を生成する読み出しドライバと、の２種類のドライバを備えるのが一般的である。しかし、不揮発性半導体メモリ内にこのような２種類のドライバを設けることは、メモリセルの周辺回路のサイズを大きくし、かつ、消費電力を増大させる。
特開２００７−３２３７０６号公報 特表２００３−５２９８７９号公報 特開平１１−１４９７８３号公報
実施形態は、メモリセルの周辺回路のサイズの増加を抑制したドライバの構成に関する技術を提案する。
実施形態によれば、不揮発性半導体メモリは、第１及び第２の端子を有する抵抗変化素子と、第３及び第４の端子並びに制御端子を有し、前記第３の端子が前記第２の端子に電気的に接続される、トランジスタと、前記第１及び第４の端子に電気的に接続され、書き込みにおいて、前記第１の端子に第１の電位を印加し、前記第４の端子に第２の電位を印加し、読み出しにおいて、前記第１の端子に前記第１及び第２の電位の一方を印加し、前記第４の端子に前記第１及び第２の電位の他方を印加する、ドライバと、を備える。
不揮発性半導体メモリの例を示すブロック図。 メモリセルアレイの例を示すブロック図。 第１の実施例に係わる周辺回路を示す回路図。 読み出し／書き込み制御回路の例を示す回路図。 読み出し／書き込み制御回路の例を示す回路図。 書き込みドライバの例を示す回路図。 書き込みドライバの例を示す回路図。 読み出し動作の例を示すフローチャート。 読み出し動作の例を示す波形図。 ビット線をチャージするステップの例を示す回路図。 ビット線をイコライズするステップの例を示す回路図。 ビット線をディスチャージするステップの例を示す回路図。 読み出し電流を発生させるステップの例を示す回路図。 センスアンプの例を示す回路図。 センスアンプの例を示す回路図。 第２の実施例に係わる周辺回路を示す回路図。 読み出し動作の例を示すフローチャート。 読み出し動作の例を示す波形図。 ビット線をチャージするステップの例を示す回路図。 ビット線をイコライズするステップの例を示す回路図。 ビット線をディスチャージするステップの例を示す回路図。 読み出し電流を発生させるステップの例を示す回路図。 センスアンプの例を示す回路図。 センスアンプの例を示す回路図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第３の実施例に係わる読み出し電位の発生方法を示す図。 第４の実施例に係わる読み出し動作を示す図。 第４の実施例に係わる読み出し動作を示す図。 不揮発キャッシュシステムの例を示す図。 磁気抵抗効果素子の例を示す図。 磁気抵抗効果素子の例を示す図。
以下、図面を参照しながら実施例を説明する。
以下の実施例は、書き込み電流と読み出し電流が同一経路によりメモリセルに供給される不揮発性半導体メモリ、即ち、メモリセルが直列接続された抵抗変化素子と選択トランジスタ（FET）とを含む不揮発性半導体メモリ、例えば、STT-MRAMを対象とする。
ここで、抵抗変化素子とは、２つ又はそれを超える抵抗状態のうちの１つを選択的に記憶可能な素子のことであり、磁気抵抗効果素子、相変化素子など、を含む。また、選択トランジスタとは、抵抗変化素子に書き込み電流又は読み出し電流を選択的に流すための素子であり、アクセストランジスタとも呼ばれる。
このような不揮発性半導体メモリにおいて、以下の実施例では、同一ドライバにより書き込み電流と読み出し電流の双方を生成する技術を説明する。
ここで、同一ドライバとは、データ書き込み時に、書き込み電流を生成するための書き込みドライバのことを意味する。即ち、読み出し電流は、書き込み電流よりも小さいため、書き込みドライバを用いて生成する。
また、読み出し電流の生成を簡易化するため、以下の実施例では、読み出し電流を、ビット線の充放電と、チャージシェアリングと、により生成する技術を説明する。
（全体図）
図１は、不揮発性半導体メモリの例を示している。
メモリセルアレイ10は、複数のメモリセルのアレイを備える。各メモリセルは、例えば、直列接続された抵抗変化素子と選択トランジスタとを備える。ロウデコーダ11a及びカラムデコーダ11bは、アドレス信号Addrに基づいて、メモリセルアレイ10内の複数のメモリセルをランダムアクセスする。
カラム選択回路12は、カラムデコーダ11bからのカラム選択信号に基づいて、メモリセルアレイ10とセンスアンプ14とを互いに電気的に接続する役割を有する。
読み出し／書き込み制御回路13は、読み出し／書き込み動作を制御する。
読み出し動作では、読み出し／書き込み制御回路13は、メモリセルアレイ10内の選択されたメモリセルに読み出し電流を流すための制御信号を発生する。書き込み動作では、読み出し／書き込み制御回路13は、メモリセルアレイ10内の選択されたメモリセルに書き込み電流を流すための制御信号を発生する。
センスアンプ14は、読み出し動作において、選択されたメモリセルに流れる読み出し電流を検出することにより、その選択されたメモリセルのデータを判定する。
制御回路15は、ロウデコーダ11a、カラムデコーダ11b、読み出し／書き込み制御回路13、及び、センスアンプ14の動作を制御する。
（メモリセルアレイ）
図２は、メモリセルアレイの例を示している。
ここでは、一例として、階層ビット線構造を有するメモリセルアレイを説明する。
不揮発性半導体メモリは、メモリセルの微細化やメモリ容量の大容量化などが進行すると、ビット線が細くかつ長くなり、ビット線の抵抗値が大きくなる。そこで、メモリセルアレイを複数のブロックに分割し、これら複数のブロック上に、低抵抗のグローバルリードビット線を配置し、グローバルリードビット線と各ブロック内のローカルビット線とを接続する、といったアーキテクチャ（階層ビット線構造）が採用される。
階層ビット線構造によれば、読み出し動作の指示から、センスアンプからデータを読み出せる状態になるまでの時間（レイテンシー）を短くすることができる。このため、不揮発性半導体メモリにおいて階層ビット線構造を採用することは、例えば、これを高速アクセスが要求されるキャッシュメモリに適用するに当たって非常に有効な手段となる。
メモリセルアレイ10は、カラム方向に並ぶ複数のブロックMAT0〜MAT7を備える。本例では、複数のブロックMAT0〜MAT7の数は、8個であるが、これに限られない。例えば、複数のブロックMAT0〜MAT7の数は、4個、16個、32個などであってもよい。
複数のブロックMAT0〜MAT7は、メモリセルMCを含む。メモリセルMCは、直列接続された抵抗変化素子（例えば、磁気抵抗変化素子）と選択トランジスタとを含む。
ロウ／カラムデコーダ11a, 11bは、メモリセルアレイ10のロウ方向の一端に配置される。複数のワード線WL及び複数のカラム選択線CSLは、ロウ／カラムデコーダ11a, 11bからロウ方向に延びる。メモリセルMCは、複数のワード線WL及び複数のカラム選択線CSLにより選択される。例えば、複数のワード線WLのうちの１つが選択され、複数のカラム選択線CSLのうちの１つが選択される。
グローバルリードビット線GRBL, bGRBL及びグローバルビット線GBLは、メモリセルアレイ10上においてカラム方向に延びる。グローバルリードビット線GRBLの一端は、センスアンプ14に接続される。グローバルリードビット線bGRBLの一端及びグローバルビット線GBLの一端は、読み出し／書き込み制御回路13に接続される。
ローカルビット線LBL, bLBLは、複数のブロックMAT0〜MAT7内に配置され、カラム方向に延びる。メモリセルMCは、ローカルビット線LBL, bLBL間に接続される。
センスアンプ14は、メモリセルアレイ10のカラム方向の一端に配置される。センスアンプ14は、例えば、グローバルリードビット線GRBLに流れる読み出し電流に基づいて、メモリセルMC内に記憶されたデータを判定する。
周辺回路（Peri）16は、ローカルビット線LBL, bLBLとグローバルリードビット線GRBL, bGRBLとの間に接続される。周辺回路16は、複数のブロックMAT0〜MAT7間又はその近傍に配置される。
（第１の実施例）
図３は、第１の実施例に係わる周辺回路を示している。
カラム選択回路12は、ローカルビット線LBL, bLBLに接続されるトランスファゲートを含む。本例では、トランスファゲートは、Nチャネル型トランジスタ（例えば、FET）と、Pチャネル型トランジスタ（例えば、FET）と、を備える。但し、トランスファゲートは、Nチャネル型トランジスタのみを備えていてもよい。
カラム選択回路12内のトランスファゲートは、カラムデコーダ11bからのカラム選択信号CSLが“H（high）”になると、オン状態になる。
イコライズ回路17は、ローカルビット線LBL, bLBL間に接続されるNチャネル型トランジスタ（例えば、FET）を備える。イコライズ回路17は、イコライズ信号EQが“H”になると、オン状態になる。イコライズ信号EQが“H”のとき、ローカルビット線LBL, bLBLの電位は、イコライズされる。
ディスチャージ回路18は、ローカルビット線bLBLに接続されるNチャネル型トランジスタ（例えば、FET）を備える。ディスチャージ回路18は、ディスチャージ信号DISが“H”になると、オン状態になる。ディスチャージ信号DISが“H”のとき、ローカルビット線bLBLは、ディスチャージされる。
本例では、ディスチャージ回路18が接続されるローカルビット線bLBLは、読み出し動作において、ソース線（読み出し電流が流れ込む導電線）として機能する。
この場合、同図に示すように、メモリセルMC内の抵抗変化素子Rは、ローカルビット線（読み出し電流が流れ出す導電線）LBL側に配置し、メモリセルMC内の選択トランジスタTは、ローカルビット線bLBL側に配置するのが望ましい。
なぜなら、読み出し電流Imcがローカルビット線LBLからローカルビット線bLBLに流れるとき、選択トランジスタTのソース(S)を、ローカルビット線bLBLの電位（例えば、接地電位Vss）とすれば、基板バイアス効果による読み出し電流の飽和現象が発生しないからである。
ワード線WLは、メモリセルMC内の選択トランジスタTのゲートに接続される。ロウデコーダ11aからの選択信号VWLが“H”のとき、選択トランジスタTは、オン状態となり、読み出し／書き込み電流が抵抗変化素子Rに流れる。
書き込みドライバ19Aは、グローバルビット線GBL及びローカルビット線LBL間に接続される。書き込みドライバ19Aは、書き込み動作において、活性状態（動作状態）になり、ローカルビット線LBLの電位を、書き込み電位Vwrite（例えば、1.2〜1.4V）又は接地電位Vssに設定する。
書き込みドライバ19Bは、グローバルリードビット線bGRBL及びローカルビット線bLBL間に接続される。書き込みドライバ19Bは、書き込み動作において、活性状態になり、ローカルビット線bLBLの電位を、書き込み電位Vwrite又は接地電位Vssに設定する。
例えば、書き込み動作において、制御信号ACTが“H”になると、書き込みドライバ19A, 19Bは、活性状態になり、制御信号ACTが“L(low)”になると、書き込みドライバ19A, 19Bは、非活性状態（非動作状態）になる。
書き込み動作において、制御信号ACTが“H”であり、かつ、読み出し／書き込み制御回路13が、制御信号Aとして“H”を出力し、制御信号Bとして“L”を出力するとき、書き込みドライバ19Aは、ローカルビット線LBLをVwriteに設定し、書き込みドライバ19Bは、ローカルビット線bLBLをVssに設定する。この時、書き込み電流は、ローカルビット線LBLからローカルビット線bLBLに向かって流れる。
従って、抵抗変化素子Rの抵抗値は、例えば、高抵抗状態（“１”状態）に変化する。
また、書き込み動作において、制御信号ACTが“H”であり、かつ、読み出し／書き込み制御回路13が、制御信号Aとして“L”を出力し、制御信号Bとして“H”を出力するとき、書き込みドライバ19Aは、ローカルビット線LBLをVssに設定し、書き込みドライバ19Bは、ローカルビット線bLBLをVwriteに設定する。この時、書き込み電流は、ローカルビット線bLBLからローカルビット線LBLに向かって流れる。
従って、抵抗変化素子Rの抵抗値は、例えば、低抵抗状態（“０”状態）に変化する。
本例では、書き込みドライバ19A, 19Bは、読み出し動作においても、一時的に活性状態になり、ローカルビット線LBL, bLBLのうちの一方の電位を、書き込み電位Vwriteに設定し、ローカルビット線LBL, bLBLのうちの他方の電位を、接地電位Vssに設定する。
例えば、読み出し動作において、制御信号ACTが“H”になると、書き込みドライバ19A, 19Bは、活性状態になり、制御信号ACTが“L”になると、書き込みドライバ19A, 19Bは、非活性状態になる。
読み出し動作において、制御信号ACTが“H”であり、かつ、読み出し／書き込み制御回路13が、制御信号Aとして“H”を出力し、制御信号Bとして“L”を出力するとき、書き込みドライバ19Aは、ローカルビット線LBLをVwriteに充電し、書き込みドライバ19Bは、ローカルビット線bLBLをVssに充電する。
また、読み出し動作において、制御信号ACTが“H”であり、かつ、読み出し／書き込み制御回路13が、制御信号Aとして“L”を出力し、制御信号Bとして“H”を出力するとき、書き込みドライバ19Aは、ローカルビット線LBLをVssに充電し、書き込みドライバ19Bは、ローカルビット線bLBLをVwriteに充電する。
この後、イコライズ回路17によるイコライズ（チャージシェアリング）動作、及び、ディスチャージ回路18によるディスチャージ動作が行われる。これにより、読み出し電位Vreadが生成され、読み出し電流Imcを発生させるための準備が整う。これについては、読み出し動作の説明で詳しく述べる。
センスアンプ（SA）14は、グローバルリードビット線GRBLに流れる読み出し電流Imcとリファレンス線RLに流れるリファレンス電流Ircとに基づいて、メモリセルMC内の抵抗変化素子Rに記憶されたデータに応じた出力電位Doutを出力する。センスアンプ14は、後述するように、電圧センスタイプであってもよいし、電流センスタイプであってもよい。
尚、本例では、不揮発性半導体メモリは、１つのメモリセルに１ビットを記憶する１セル／１ビットタイプを想定しているが、これに代えて、２つのメモリセルに１ビット（相補データ）を記憶する２セル／１ビットタイプであってもよい。後者の場合、Imcを生成する回路と同じ回路により、Ircを生成すればよい。
図４Ａ及び図４Ｂは、読み出し／書き込み制御回路の例を示している。
図４Ａは、読み出し動作において、書き込みドライバ19Aにより、ローカルビット線LBLをVwriteに充電し、書き込みドライバ19Bにより、ローカルビット線bLBLをVssに充電するための回路例である。
書き込みイネーブル信号WE’及びデータ(書き込みデータ)DATAは、アンドゲート回路20に入力される。アンドゲート回路20の出力信号は、オアゲート回路21に入力される。読み出しイネーブル信号RE’も、オアゲート回路21に入力される。オアゲート回路21の出力信号は、制御信号A（図３の制御信号Aに対応）となる。
また、書き込みイネーブル信号WE’及びデータDATAの反転信号bDATAは、アンドゲート回路22に入力される。アンドゲート回路22の出力信号は、制御信号B（図３の制御信号Bに対応）となる。
書き込み動作では、書き込みイネーブル信号WE’は“H”であり、読み出しイネーブル信号RE’は“L”である。データDATAが“１”(=“H”)のとき、制御信号Aは、“H”となり、制御信号Bは、“L”となる。また、データDATAが“０”(=“L”)のとき、制御信号Aは、“L”となり、制御信号Bは、“H”となる。
読み出し動作では、書き込みイネーブル信号WE’は、“L”であり、読み出しイネーブル信号RE’は、“H”である。従って、制御信号Aは、“H”となり、制御信号Bは、“L”となる。
図４Ｂは、読み出し動作において、書き込みドライバ19Aにより、ローカルビット線LBLをVssに充電し、書き込みドライバ19Bにより、ローカルビット線bLBLをVwriteに充電するための回路例である。
書き込みイネーブル信号WE’及びデータ(書き込みデータ)DATAは、アンドゲート回路23に入力される。アンドゲート回路23の出力信号は、制御信号A（図３の制御信号Aに対応）となる。
また、書き込みイネーブル信号WE’及びデータDATAの反転信号bDATAは、アンドゲート回路24に入力される。アンドゲート回路24の出力信号は、オアゲート回路25に入力される。読み出しイネーブル信号RE’も、オアゲート回路25に入力される。オアゲート回路25の出力信号は、制御信号B（図３の制御信号Bに対応）となる。
書き込み動作では、書き込みイネーブル信号WE’は“H”であり、読み出しイネーブル信号RE’は“L”である。データDATAが“１”(=“H”)のとき、制御信号Aは、“H”となり、制御信号Bは、“L”となる。また、データDATAが“０”(=“L”)のとき、制御信号Aは、“L”となり、制御信号Bは、“H”となる。
読み出し動作では、書き込みイネーブル信号WE’は、“L”であり、読み出しイネーブル信号RE’は、“H”である。従って、制御信号Aは、“L”となり、制御信号Bは、“H”となる。
図５及び図６は、書き込みドライバの例を示している。
図５は、図３の書き込みドライバ19Aに対応し、図６は、図３の書き込みドライバ19Bに対応する。
書き込みドライバ19A, 19Bは、第１の端子（Vwrite）と第２の端子(Vss)との間に直列接続されるPチャネル型トランジスタ（FET）P1, P2、及び、Nチャネル型トランジスタ（FET）N1, N2を備える。入力信号A, Bの反転信号（インバータI1の出力信号）bA, bBは、Pチャネル型トランジスタP1のゲート、及び、Nチャネル型トランジスタN1のゲートに入力され、出力信号OUTは、Pチャネル型トランジスタP1のドレイン、及び、Nチャネル型トランジスタN1のドレインから出力される。
制御信号ACTは、Nチャネル型トランジスタN2のゲートに入力され、制御信号ACTの反転信号（インバータI2の出力信号）は、Pチャネル型トランジスタP2のゲートに入力される。
次に、図７乃至図１２を参照して、読み出し動作の例を説明する。
図７は、読み出し動作のフローチャートを示し、図８は、読み出し動作の波形を示し、図９乃至図１２は、読み出し動作の一ステップでの周辺回路の状態を示している。
読み出し動作は、セットアップ（Setup）、評価（Evaluate）、センス（Sense）、及び、ラッチ（Latch）の４つのステップを備える。
セットアップは、ビット線対LBL, bLBLの電位を設定する動作、即ち、書き込み電位Vwriteから読み出し電位Vreadを生成する動作を含む。
まず、時刻Taにおいて、アドレス信号Addrが有効となり、ロウデコーダ及びカラムデコーダによりアドレス信号Addrをデコードする処理が行われる。
時刻Tbにおいて、アドレス信号Addrに基づくカラムの選択処理が終わり、選択されたカラムでは、カラム選択信号CSLが“H”に設定される。その結果、選択されたカラムでは、書き込みドライバ19Aがローカルビット線LBLに接続され、書き込みドライバ19Bがローカルビット線bLBLに接続される。
また、制御信号ACTが“H”となり、書き込みドライバ19A, 19Bが活性化される。さらに、制御信号Aが“H”となり、制御信号Bが“L”となる（図４Ａの読み出し／書き込み制御回路を使用した場合）。
その結果、図９に示すように、ローカルビット線LBLは、書き込みドライバ19AによりVwriteに充電され、ローカルビット線bLBLは、書き込みドライバ19BによりVssに充電される（図７のステップST11）。
この後、制御信号ACTが“L”になると、書き込みドライバ19A, 19Bが非活性化される。即ち、ローカルビット線LBLは、Vwriteの状態でフローティングとなり、ローカルビット線bLBLは、Vssの状態でフローティングとなる。
次に、時刻Tc〜Tdにおいて、イコライズ信号EQが一時的に“H”になると、図１０に示すように、２つのローカルビット線LBL, bLBLがショートされ、これらローカルビット線LBL, bLBL間でチャージチェアリングが行われる（図７のステップST12）。
即ち、ローカルビット線LBL, bLBLの電位は、キャパシタンスカップリングにより、Vequ (=(Vwrite + Vss)/2)にイコライズされる。例えば、Vssが接地電位（0V）のとき、ローカルビット線LBL, bLBLは、Vwrite/2の状態でフローティングとなる。
次に、時刻Te〜Tfにおいて、ディスチャージ信号DISが一時的に“H”になると、図１１に示すように、２つのローカルビット線LBL, bLBLのうちの一方、本例では、ローカルビット線bLBLが接地電位Vssにディスチャージされる（図７のステップST13）。
その結果、ローカルビット線LBLは、例えば、Vwrite/2の状態でフローティングとなり、ローカルビット線bLBLは、例えば、Vssの状態でフローティングとなる。これにより、書き込み電位Vwriteから読み出し電位Vread（=Vequ）を生成する動作が完了し、読み出し電流を流す準備が整う。
尚、上述のセットアップを行う期間Ta〜Tfは、従来の読み出しドライバを使用して読み出し電位Vreadを生成する場合に比べて、同じ、又は、それよりも短くできる。
なぜなら、従来の読み出しドライバは、書き込みドライバよりも駆動力が小さく、ビット線対を読み出し動作に必要な所定電位に安定させるまでに比較的長い時間を要するからである。これに対し、書き込みドライバは、ビット線対を高速に充電できると共に、チャージチェアリングによる読み出し電位の生成は、短時間で済むからである。
従って、ビット線対LBL, bLBLの充放電や、チャージシェアリングなど、に要する時間は、1nsecよりも短く、これを、アドレス信号Addrに基づきロウの選択処理を行っている時間内に隠蔽することが可能である。
次に、時刻Tf〜Tgにおいて、評価（Evaluate）を行う。
即ち、時刻Tfにワード線WLが“H”に設定されると、図１２に示すように、読み出し電流Imcがローカルビット線LBLからローカルビット線bLBLに向かって流れる。従って、センスアンプ14によりグローバルリードビット線GRBLの電位の評価が可能となる（図７のステップST14〜ST15）。
次に、時刻Tg〜Tiにおいて、センス及びラッチを行う。
センス及びラッチは、センスアンプイネーブル信号SAEを“H”に設定することにより行う（図７のステップST16〜ST17）。
即ち、センスアンプ14が活性化されると、センスアンプ14は、グローバルリードビット線GRBLに流れる読み出し電流Imcとリファレンス線RLに流れるリファレンス電流Ircとに基づいて、メモリセルMC内の抵抗変化素子Rに記憶されたデータに応じた出力電位Doutを出力する。
この後、時刻Tjにおいて、読み出し動作が完了する。
図１３は、センスアンプの第１の例を示している。
このセンスアンプ14は、電圧センスタイプである。
制御信号SAEが“H”になると、センスアンプ14は、活性状態になる。本例では、センスアンプ14が活性状態になる前においても、センスアンプ14は、センスアンプ14内のPチャネル型トランジスタにより、グローバルリードビット線GRBLの電位VGRBL及びリファレンス線RLの電位VRLの評価（evaluate）が可能である。
上述の読み出し動作における評価のステップは、センスアンプイネーブル信号SAEが“H”になる前のセンスアンプ14内のPチャネル型トランジスタによる評価に対応する。
センスアンプ14が活性状態になると、センスアンプ14内のPチャネル型トランジスタ及びNチャネル型トランジスタによるラッチ回路は、図３のメモリセルMCのデータをセンス及びラッチする。また、センスアンプ14は、図３のメモリセルMCのデータに応じた出力電位DOUTを出力する。
プリチャージ／イコライズ回路２３は、センスアンプ14によるセンス及びラッチを行う前に、グローバルリードビット線GRBLの電位VGRBL及びリファレンス線RLの電位VRLをリセットする。制御信号bPEが“L”のとき、グローバルリードビット線GRBL及びリファレンス線RLは、例えば、電源電位Vddに設定される。
図１４は、センスアンプの第２の例を示している。
このセンスアンプ14は、電流センスタイプである。
制御信号SAEが“H”になると、センスアンプ14は、活性状態になる。
センスアンプ14が活性状態になると、センスアンプ14内のPチャネル型トランジスタ及びNチャネル型トランジスタによるラッチ回路は、図３のメモリセルMCのデータをセンス及びラッチする。また、センスアンプ14は、図３のメモリセルMCのデータに応じた出力電位DOUTを出力する。
プリチャージ／イコライズ回路２３は、センスアンプ14によるセンス及びラッチを行う前に、ノードNOUT, NOUT’の電位をリセットする。制御信号bPEが“L”のとき、ノードNOUT, NOUT’は、例えば、電源電位Vddに設定される。
以上、第１の実施例に係わる不揮発性半導体メモリよれば、同一ドライバにより書き込み電位と読み出し電位の双方を生成することにより、メモリセルの周辺回路のサイズを小さくし、かつ、消費電力を低減することができる。また、書き込み電位から読み出し電位を生成するため、読み出し電位をチップ外部から入力する、書き込み電位とは別に読み出し電位を独立に生成する、などといった動作が不要となる。
従って、大容量化、低消費電力化、及び、高速読み出しがそれぞれ可能な不揮発性半導体メモリを実現できる。
（第２の実施例）
図１５は、第２の実施例に係わる周辺回路を示している。
第２の実施例は、第１の実施例（図３）の変形例である。
第２の実施例は、第１の実施例と比べると、読み出し電流Imcの向きが相違する。即ち、第１の実施例では、ローカルビット線LBLからローカルビット線bLBLに向かう方向に読み出し電流を流す。これに対し、第２の実施例では、ローカルビット線bLBLからローカルビット線LBLに向かう方向に読み出し電流を流す。
カラム選択回路12、読み出し／書き込み制御回路13、イコライズ回路17、及び、書き込みドライバ19A, 19Bは、第１の実施例で説明したカラム選択回路12、読み出し／書き込み制御回路13、イコライズ回路17、及び、書き込みドライバ19A, 19Bと同じであるため、ここでの詳細な説明を省略する。
読み出し／書き込み制御回路13は、例えば、図４Ａ、図４Ｂなど、の例により実現できる。また、書き込みドライバ19Aは、例えば、図５の例により実現でき、書き込みドライバ19Bは、例えば、図６の例により実現できる。
本例の周辺回路16では、ディスチャージ回路18は、ローカルビット線LBLに接続されるNチャネル型トランジスタ（例えば、FET）を備える。ディスチャージ回路18は、ディスチャージ信号DISが“H”になると、オン状態になる。ディスチャージ信号DISが“H”のとき、ローカルビット線LBLは、ディスチャージされる。
ディスチャージ回路18が接続されるローカルビット線LBLは、読み出し動作において、ソース線（読み出し電流が流れ込む導電線）として機能する。
この場合、同図に示すように、メモリセルMC内の抵抗変化素子Rは、ローカルビット線（読み出し電流が流れ出す導電線）bLBL側に配置し、メモリセルMC内の選択トランジスタTは、ローカルビット線LBL側に配置するのが望ましい。
なぜなら、読み出し電流Imcがローカルビット線bLBLからローカルビット線LBLに流れるとき、選択トランジスタTのソース(S)を、ローカルビット線LBLの電位（例えば、接地電位Vss）とすれば、基板バイアス効果による読み出し電流の飽和現象が発生しないからである。
書き込み動作において、書き込みドライバ19A, 19Bは、ローカルビット線LBL, bLBLの一方の電位を、書き込み電位Vwrite（例えば、1.2〜1.4V）に設定し、他方の電位を接地電位Vssに設定する。これは、第１の実施例と同じであるため、ここでの詳細な説明を省略する。
読み出し動作においても、書き込みドライバ19A, 19Bは、ローカルビット線LBL, bLBLの一方の電位を、書き込み電位Vwriteに設定し、他方の電位を接地電位Vssに設定する。これも、第１の実施例と同じであるため、ここでの詳細な説明を省略する。
この後、イコライズ回路17によるイコライズ（チャージシェアリング）動作、及び、ディスチャージ回路18によるディスチャージ動作が行われる。これにより、読み出し電位Vreadが生成され、読み出し電流Imcを発生させるための準備が整う。
但し、第２の実施例では、ローカルビット線LBLがディスチャージされる。このため、読み出し電流Imcは、ローカルビット線bLBLからローカルビット線LBLに向かって流れることになる。
センスアンプ（SA）14は、グローバルリードビット線GRBLに流れる読み出し電流Imcとリファレンス線RLに流れるリファレンス電流Ircとに基づいて、メモリセルMC内の抵抗変化素子Rに記憶されたデータに応じた出力電位Doutを出力する。
尚、本例でも、不揮発性半導体メモリは、１つのメモリセルに１ビットを記憶する１セル／１ビットタイプを想定しているが、これに代えて、２つのメモリセルに１ビット（相補データ）を記憶する２セル／１ビットタイプであってもよい。後者の場合、Imcを生成する回路と同じ回路により、Ircを生成すればよい。
次に、図１６乃至図２１を参照して、読み出し動作の例を説明する。
図１６は、読み出し動作のフローチャートを示し、図１７は、読み出し動作の波形を示し、図１８乃至図２１は、読み出し動作の一ステップでの周辺回路の状態を示している。
読み出し動作は、セットアップ（Setup）、評価（Evaluate）、センス（Sense）、及び、ラッチ（Latch）の４つのステップを備える。
セットアップは、ビット線対LBL, bLBLの電位を設定する動作、即ち、書き込み電位Vwriteから読み出し電位Vreadを生成する動作を含む。
まず、時刻Taにおいて、アドレス信号Addrが有効となり、ロウデコーダ及びカラムデコーダによりアドレス信号Addrをデコードする処理が行われる。
時刻Tbにおいて、アドレス信号Addrに基づくカラムの選択処理が終わり、選択されたカラムでは、カラム選択信号CSLが“H”に設定される。その結果、選択されたカラムでは、書き込みドライバ19Aがローカルビット線LBLに接続され、書き込みドライバ19Bがローカルビット線bLBLに接続される。
また、制御信号ACTが“H”となり、書き込みドライバ19A, 19Bが活性化される。さらに、制御信号Aが“H”となり、制御信号Bが“L”となる（図４Ａの読み出し／書き込み制御回路を使用した場合）。
その結果、図１８に示すように、ローカルビット線LBLは、書き込みドライバ19AによりVwriteに充電され、ローカルビット線bLBLは、書き込みドライバ19BによりVssに充電される（図１６のステップST21）。
この後、制御信号ACTが“L”になると、書き込みドライバ19A, 19Bが非活性化される。即ち、ローカルビット線LBLは、Vwriteの状態でフローティングとなり、ローカルビット線bLBLは、Vssの状態でフローティングとなる。
次に、時刻Tc〜Tdにおいて、イコライズ信号EQが一時的に“H”になると、図１９に示すように、２つのローカルビット線LBL, bLBLがショートされ、これらローカルビット線LBL, bLBL間でチャージチェアリングが行われる（図１６のステップST22）。
即ち、ローカルビット線LBL, bLBLの電位は、キャパシタンスカップリングにより、Vequ (=(Vwrite + Vss)/2)にイコライズされる。例えば、Vssが接地電位（0V）のとき、ローカルビット線LBL, bLBLは、Vwrite/2の状態でフローティングとなる。
次に、時刻Te〜Tfにおいて、ディスチャージ信号DISが一時的に“H”になると、図２０に示すように、２つのローカルビット線LBL, bLBLのうちの一方、本例では、ローカルビット線LBLが接地電位Vssにディスチャージされる（図１６のステップST23）。
その結果、ローカルビット線bLBLは、例えば、Vwrite/2の状態でフローティングとなり、ローカルビット線LBLは、例えば、Vssの状態でフローティングとなる。これにより、書き込み電位Vwriteから読み出し電位Vread（=Vequ）を生成する動作が完了し、読み出し電流を流す準備が整う。
尚、上述のセットアップを行う期間Ta〜Tfは、第１の実施例と同様に、従来の読み出しドライバを使用して読み出し電位Vreadを生成する場合に比べて、同じ、又は、それよりも短くできる。
次に、時刻Tf〜Tgにおいて、評価（Evaluate）を行う。
即ち、時刻Tfにワード線WLが“H”に設定されると、図２１に示すように、読み出し電流Imcがローカルビット線bLBLからローカルビット線LBLに向かって流れる。従って、センスアンプ14によりグローバルリードビット線GRBLの電位の評価が可能となる（図１６のステップST24〜ST25）。
次に、時刻Tg〜Tiにおいて、センス及びラッチを行う。
センス及びラッチは、センスアンプイネーブル信号SAEを“H”に設定することにより行う（図１６のステップST26〜ST27）。
即ち、センスアンプ14が活性化されると、センスアンプ14は、グローバルリードビット線GRBLに流れる読み出し電流Imcとリファレンス線RLに流れるリファレンス電流Ircとに基づいて、メモリセルMC内の抵抗変化素子Rに記憶されたデータに応じた出力電位Doutを出力する。
この後、時刻Tjにおいて、読み出し動作が完了する。
図２２は、センスアンプの第１の例を示している。
このセンスアンプ14は、電圧センスタイプである。
制御信号bSAEが“L”になると、センスアンプ14は、活性状態になる。本例では、センスアンプ14が活性状態になる前においても、センスアンプ14は、センスアンプ14内のNチャネル型トランジスタにより、グローバルリードビット線GRBLの電位VGRBL及びリファレンス線RLの電位VRLの評価（evaluate）が可能である。
上述の読み出し動作における評価のステップは、センスアンプイネーブル信号bSAEが“L”になる前のセンスアンプ14内のNチャネル型トランジスタによる評価に対応する。
センスアンプ14が活性状態になると、センスアンプ14内のPチャネル型トランジスタ及びNチャネル型トランジスタによるラッチ回路は、図１５のメモリセルMCのデータをセンス及びラッチする。また、センスアンプ14は、図１５のメモリセルMCのデータに応じた出力電位DOUTを出力する。
プリチャージ／イコライズ回路２３は、センスアンプ14によるセンス及びラッチを行う前に、グローバルリードビット線GRBLの電位VGRBL及びリファレンス線RLの電位VRLをリセットする。制御信号PEが“H”のとき、グローバルリードビット線GRBL及びリファレンス線RLは、例えば、接地電位Vssに設定される。
図２３は、センスアンプの第２の例を示している。
このセンスアンプ14は、電流センスタイプである。
制御信号bSAEが“L”になると、センスアンプ14は、活性状態になる。
センスアンプ14が活性状態になると、センスアンプ14内のPチャネル型トランジスタ及びNチャネル型トランジスタによるラッチ回路は、図１５のメモリセルMCのデータをセンス及びラッチする。また、センスアンプ14は、図１５のメモリセルMCのデータに応じた出力電位DOUTを出力する。
プリチャージ／イコライズ回路２３は、センスアンプ14によるセンス及びラッチを行う前に、ノードNOUT, NOUT’の電位をリセットする。制御信号PEが“H”のとき、ノードNOUT, NOUT’は、例えば、接地電位Vssに設定される。
以上、第２の実施例に係わる不揮発性半導体メモリよれば、同一ドライバにより書き込み電位と読み出し電位の双方を生成することにより、メモリセルの周辺回路のサイズを小さくし、かつ、消費電力を低減することができる。また、書き込み電位から読み出し電位を生成するため、読み出し電位をチップ外部から入力する、書き込み電位とは別に読み出し電位を独立に生成する、などといった動作が不要となる。
従って、大容量化、低消費電力化、及び、高速読み出しがそれぞれ可能な不揮発性半導体メモリを実現できる。
（第３の実施例）
第３の実施例は、読み出し電位Vreadの発生方法に関する。
第１及び第２の実施例では、読み出し電位Vreadは、Vequ (=(Vwrite+Vss)/2)であったが、選択されたカラム内のローカルビット線対LBK, bLBL以外の非選択のカラム内のローカルビット線対LBL, bLBLの充放電、チャージチェアリングなど、を利用することにより、さらに、読み出し電位Vreadを細かく制御可能である。
また、不揮発性半導体メモリ（チップ）内に、読み出し電位Vreadを調整するための新たなキャパシタンスを搭載しておき、この新たなキャパシタンスの充放電、チャージシェアリングなど、を利用すれば、読み出し電位Vreadのさらなる細かい制御が可能となる。但し、新たなキャパシタンスとは、配線容量ではなく、例えば、MIM (Metal/Insulator/Metal)構造を有するキャパシタを意味する。
このように、読み出し電位Vreadの細かい制御を可能とすることにより、書き込み電位から読み出し電位を生成するときに生じる読み出し電位のばらつきの問題を解消できる。即ち、書き込み電位のばらつきや、チャージシェアリング時のリークなど、が発生しても、最適な読み出し電流Vreadを生成することができる。
さらに、読み出し電位Vreadを発生させるために、スイッチドキャパシタを利用すれば、読み出し電位Vreadの安定化も図ることができる。
図２４は、読み出し電位の発生方法の第１の例を示している。
本例は、第１及び第２の実施例に対応する。
ローカルビット線LBLは、Vwriteに充電され、ローカルビット線bLBLは、Vssに充電される。この後、ローカルビット線LBL, bLBLは、イコライズ回路16がオンになることにより、Vequ (=(Vwrite+Vss)/2)に変化する。
そして、イコライズ回路16がオフになった後、ローカルビット線LBL, bLBLの一方がVssにディスチャージされ、他方が読み出し電位Vread (=Vequ)となる。
本例では、Vssが接地電位のとき、読み出し電位Vreadは、Vwrite/2となる。
図２５は、読み出し電位の発生方法の第２の例を示している。
本例は、Vssが接地電位のとき、読み出し電位Vreadが、Vwrite/3となる例である。
ローカルビット線LBL0, LBL1は、Vwriteに充電され、ローカルビット線bLBL0, bLBL1は、Vssに充電される。この後、３本のローカルビット線LBL0, bLBL0, bLBL1は、イコライズ回路16がオンになることにより、Vequ (=(Vwrite+2Vss)/3)に変化する。
そして、イコライズ回路16がオフになった後、ローカルビット線LBL0, bLBL0の一方がVssにディスチャージされ、他方が読み出し電位Vread (=Vequ)となる。
図２６は、読み出し電位の発生方法の第３の例を示している。
本例は、Vssが接地電位のとき、読み出し電位Vreadが、2Vwrite/3となる例である。
ローカルビット線LBL0, LBL1は、Vwriteに充電され、ローカルビット線bLBL0, bLBL1は、Vssに充電される。この後、３本のローカルビット線LBL0, bLBL0, LBL1は、イコライズ回路16がオンになることにより、Vequ (=(2Vwrite+Vss)/3)に変化する。
そして、イコライズ回路16がオフになった後、ローカルビット線LBL0, bLBL0の一方がVssにディスチャージされ、他方が読み出し電位Vread (=Vequ)となる。
図２７は、読み出し電位の発生方法の第４の例を示している。
本例は、新たなキャパシタンス（配線容量を除く）Cxにより読み出し電位Vreadを微調整することが可能な例である。新たなキャパシタンスCxは、例えば、グローバルリードビット線GRBLに接続される。
ローカルビット線LBLは、Vwriteに充電され、ローカルビット線bLBLは、Vssに充電される。また、新たなキャパシタンスCxは、Vxに充電される。Vxは、任意の値である。この後、ローカルビット線LBL, bLBL及び新たなキャパシタンスCxは、イコライズ回路16がオンになることにより、Vequ (=(Vwrite+Vss+Vx)/3)に変化する。
そして、イコライズ回路16がオフになった後、ローカルビット線LBL, bLBLの一方がVssにディスチャージされ、他方が読み出し電位Vread (=Vequ)となる。
本例では、Vssが接地電位のとき、読み出し電位Vreadは、(Vwrite+Vx)/3となる。
図２８は、読み出し電位の発生方法の第５の例を示している。
本例は、スイッチドキャパシタ26を用いる例である。
制御信号CTが“H”のとき、スイッチドキャパシタ26内のスイッチがオンになる。ローカルビット線LBLに接続されるキャパシタCyは、Vwriteに充電され、ローカルビット線bLBLに接続されるキャパシタCzは、Vssに充電される。この後、キャパシタCy, Czは、イコライズ回路16がオンになることにより、ローカルビット線LBL, bLBLを介して、Vequ (=(Vwrite+Vss)/2)に変化する。
そして、イコライズ回路16がオフになった後、ローカルビット線LBL, bLBLの一方がVssにディスチャージされ、他方が読み出し電位Vread (=Vequ)となる。
本例では、Vssが接地電位のとき、読み出し電位Vreadは、Vwrite/2となる。
尚、Vreadを生成した後、読み出し電流を流す前において、制御信号CTは、一時的に“L”に設定される。これにより、スイッチドキャパシタ26内のスイッチをオフにし、読み出し電位Vreadを安定的に保持する。
図２９は、読み出し電位の発生方法の第６の例を示している。
本例は、第５の例（図２８）の変形例である。
スイッチドキャパシタ26は、ローカルビット線LBLに接続される複数のキャパシタCy0, Cy1,… Cynと、ローカルビット線bLBLに接続される複数のキャパシタCz0, Cz1,… Cznと、を備える。
この場合、例えば、複数のキャパシタCy0, Cy1,… CynをVreadに充電し、ローカルビット線bLBLをVssに充電する。そして、スイッチドキャパシタ26内のスイッチを、順次、オンにすることにより、複数のメモリセルMC0, MC1,… MCnに対して、連続して、読み出し動作を行うことが可能となる。
（第４の実施例）
図３０は、読み出し動作の例を示している。
本例は、２つのメモリセルに１ビットを記憶する２セル／１ビットタイプの不揮発性半導体メモリに関する。
この不揮発性半導体メモリは、第１及び第２の実施例に対応し、センスアンプ14は、図１３の電圧センスタイプを用いている。読み出し電位Vread（Vequ）は、第１、第２、及び、第３の実施例により生成される。
メモリセルMC, MC’は、相補データを記憶する。例えば、メモリセルMCは、“１”を記憶し、メモリセルMC’は、“０”を記憶する。
読み出し電流Imcは、ローカルビット線LBLからローカルビット線bLBLに向かって流れる。読み出し電流Imc’は、ローカルビット線LBL’からローカルビット線bLBL’に向かって流れる。
センスアンプ14は、グローバルリードビット線GRBLの電位VGRBLと、グローバルリードビット線GRBL’の電位VGRBL’と、を比較することにより、出力データDOUTを出力する。
図３１は、読み出し動作の例を示している。
本例も、２つのメモリセルに１ビットを記憶する２セル／１ビットタイプの不揮発性半導体メモリに関する。
この不揮発性半導体メモリは、第１及び第２の実施例に対応し、センスアンプ14は、図２２の電圧センスタイプを用いている。読み出し電位Vread（Vequ）は、第１、第２、及び、第３の実施例により生成される。
メモリセルMC, MC’は、相補データを記憶する。例えば、メモリセルMCは、“１”を記憶し、メモリセルMC’は、“０”を記憶する。
読み出し電流Imcは、ローカルビット線bLBLからローカルビット線LBLに向かって流れる。読み出し電流Imc’は、ローカルビット線bLBL’からローカルビット線LBL’に向かって流れる。
センスアンプ14は、グローバルリードビット線GRBLの電位VGRBLと、グローバルリードビット線GRBL’の電位VGRBL’と、を比較することにより、出力データDOUTを出力する。
（適用例）
携帯情報端末に用いられるプロセッサは、低消費電力であることが求められる。プロセッサの低消費電力化の方法の１つとして、待機電力の大きいSRAM(Static Random Access Memory)ベースのキャッシュメモリを、不揮発性素子を用いた不揮発性半導体メモリで置き換える方法がある。
即ち、SRAMは、トランジスタの微細化に伴い、動作時及びスタンバイ（非動作）時、共に、リーク電力が大きくなる傾向にある。このため、キャッシュメモリを不揮発性半導体メモリで置き換えることにより、スタンバイ時に電源遮断が可能となり、スタンバイ時の消費電力を削減できる。
そこで、上述の実施例に係わる不揮発性半導体メモリをキャッシュメモリとして使用すれば、低消費電力プロセッサの実現に貢献できることは間違いない。
以下では、上述の実施例に係わる不揮発性半導体メモリを適用可能な低消費電力プロセッサシステムの例を説明する。
図３２は、低消費電力プロセッサシステムの例を示している。
CPU31は、SRAM32、DRAM33、フラッシュメモリ34、ROM35、及び、MRAM（磁気ランダムアクセスメモリ）36を制御する。MRAM36は、上述の実施例に係わる不揮発性半導体メモリに対応する。
MRAM36は、SRAM32、DRAM33、フラッシュメモリ34、及び、ROM35のいずれの代替として使用することが可能である。これに伴い、SRAM32、DRAM33、フラッシュメモリ34及びROM35の少なくとも１つを省略してもよい。
MRAM36は、不揮発性キャッシュメモリ（例えば、L2キャッシュ）として使用することが可能である。
図３３は、磁気抵抗効果素子の基本構造を示している。
磁気抵抗効果素子MTJは、MRAMのメモリセルとして使用される。磁気抵抗効果素子MTJは、膜面(Film surface)に垂直な方向（垂直方向）に、垂直かつ可変の磁化を持つ記憶層（強磁性層）1、トンネルバリア層（非磁性層）2、及び、垂直かつ不変の磁化を持つ参照層（強磁性層）3の順番で配置される、積層構造を備える。
ここで、不変の磁化とは、書き込み前後において磁化方向が変化しないこと、可変の磁化とは、書き込み前後において磁化方向が逆向きに変化し得ることを意味する。
また、書き込みとは、スピン注入電流（スピン偏極された電子）を磁気抵抗効果素子MTJに流すことにより記憶層1の磁化にスピントルクを与えるスピントランスファ書き込みを意味する。
例えば、スピン注入電流を記憶層1から参照層3に向かって流すとき、参照層3の磁化と同じ向きにスピン偏極された電子が記憶層1内に注入され、記憶層1内の磁化にスピントルクを与えるため、記憶層1の磁化方向は、参照層3の磁化方向と同じ（パラレル状態）になる。
また、スピン注入電流を参照層3から記憶層1に向かって流すとき、記憶層1から参照層3に向かう電子のうち参照層3の磁化と逆向きにスピン偏極された電子が記憶層1内に戻され、記憶層1内の磁化にスピントルクを与えるため、記憶層1の磁化方向は、参照層3の磁化方向と逆（アンチパラレル状態）になる。
磁気抵抗効果素子MTJの抵抗値は、磁気抵抗効果により、参照層3と記憶層1の相対的な磁化方向に依存して変化する。即ち、磁気抵抗効果素子MTJの抵抗値は、パラレル状態のときに低くなり、アンチパラレル状態のときに高くなる。パラレル状態の抵抗値をR0とし、アンチパラレル状態の抵抗値をR1としたとき、(R1-R0)/R0で定義される値は、MR比（magnetoresistive ratio）と呼ばれる。
尚、本例では、参照層3の磁化は、記憶層1側を向いた状態で固定されているが、記憶層1とは反対側を向いた状態で固定されていてもよい。また、半導体基板上に磁気抵抗効果素子MTJを配置するとき、参照層3と記憶層1の上下関係は、限定されない。
例えば、参照層3が記憶層1よりも上にあるときは、磁気抵抗効果素子MTJは、トップピン型と呼ばれ、参照層3が記憶層1よりも下にあるときは、磁気抵抗効果素子MTJは、ボトムピン型と呼ばれる。
図３４は、シフトキャンセル層を有する磁気抵抗効果素子の例を示している。
磁気抵抗効果素子MTJは、垂直方向に、垂直かつ可変の磁化を持つ記憶層（強磁性層）1、トンネルバリア層（非磁性層）2、及び、垂直かつ不変の磁化を持つ参照層（強磁性層）3の順番で配置される、積層構造を備える。
また、磁気抵抗効果素子MTJは、参照層3側に、垂直かつ不変の磁化を持つシフトキャンセル層（強磁性層）4を備える。参照層3とシフトキャンセル層4の間には、非磁性層（例えば、金属層）5が配置される。
本例では、参照層3と記憶層1は、垂直磁化を有する。この場合、参照層3からの漏れ磁界(stray magnetic field)は、記憶層1の磁化方向（垂直方向）を向くため、記憶層1に大きな垂直成分を持つ漏れ磁界が印加される。この漏れ磁界は、記憶層1の磁化方向を参照層3の磁化方向と同じ（パラレル状態）にする方向に作用する。
従って、記憶層1の磁化反転特性（ヒステリシス曲線）がシフトする。
即ち、磁気抵抗効果素子MTJをアンチパラレル状態からパラレル状態に変化させるときは、小さなスピン注入電流を磁気抵抗効果素子MTJに流せば足りるのに対し、磁気抵抗効果素子MTJをパラレル状態からアンチパラレル状態に変化させるときは、大きなスピン注入電流を磁気抵抗効果素子MTJに流さなければならない。
また、アンチパラレル状態は、参照層3からの漏れ磁界のため不安定になる。
即ち、漏れ磁界が記憶層1の保磁力よりも大きくなると、記憶層1は、アンチパラレル状態を保持できなくなってしまう。また、漏れ磁界が記憶層1の保持力より小さいときであっても、熱擾乱による磁化のゆらぎを考慮すると、記憶層1の磁化は、漏れ磁界によってアンチパラレル状態からパラレル状態に反転してしまうことがある。
シフトキャンセル層4は、このような問題を解決するために設けられる。
本例では、参照層3とシフトキャンセル層4は、互いに積層される。この場合、シフトキャンセル層4の磁化方向は、参照層3の磁化方向とは逆向きに設定される。これにより、記憶層1において、参照層3からの漏れ磁界をシフトキャンセル層4からのキャンセル磁界により相殺し、記憶層1のRHカーブのシフトをキャンセルすることが可能になる。
（むすび）
以上、実施例によれば、同一ドライバにより書き込み電流と読み出し電流の双方を生成することにより、メモリセルの周辺回路のサイズを小さくし、かつ、消費電力を低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10： メモリセルアレイ、 11a： ロウデコーダ、 11b： カラムデコーダ、 12： カラム選択回路、 13： 読み出し／書き込み制御回路、 14： センスアンプ、 15： 制御回路、 16： 周辺回路、 17： ディスチャージ回路、 18, 19： 書き込みドライバ、 20, 22, 23, 24： アンドゲート回路、 21, 25： オアゲート回路。
実施形態によれば、不揮発性半導体メモリは、第１及び第２の端子を有する抵抗変化素子と、第３及び第４の端子並びに制御端子を有し、前記第３の端子が前記第２の端子に電気的に接続される、トランジスタと、前記第１及び第４の端子に電気的に接続され、書き込みにおいて、前記第１の端子に第１の電位及び第２の電位の一方を印加し、前記第４の端子に前記第１及び第２の電位の他方を印加し、読み出しにおいて、前記第１の端子に前記第１及び第２の電位の一方を印加し、前記第４の端子に前記第１及び第２の電位の他方を印加する、ドライバと、前記第１及び第４の端子に電気的に接続され、前記読み出しにおいて、前記第１及び第４の端子の電位を前記第１及び第２の電位の間の第３の電位に変化させる回路と、を備える。

Claims (5)

  1. 第１及び第２の端子を有する抵抗変化素子と、
    第３及び第４の端子並びに制御端子を有し、前記第３の端子が前記第２の端子に電気的に接続される、トランジスタと、
    前記第１及び第４の端子に電気的に接続され、書き込みにおいて、前記第１の端子に第１の電位を印加し、前記第４の端子に第２の電位を印加し、読み出しにおいて、前記第１の端子に前記第１及び第２の電位の一方を印加し、前記第４の端子に前記第１及び第２の電位の他方を印加する、ドライバと、
    を具備する不揮発性半導体メモリ。
  2. 前記第１及び第４の端子に電気的に接続され、前記読み出しにおいて、前記第１及び第４の端子の電位を前記第１及び第２の電位の間の第３の電位に変化させる回路をさらに具備する、請求項１に記載の不揮発性半導体メモリ。
  3. 前記読み出しにおいて、前記第３の電位を有する前記第１及び第４の端子の一方をディスチャージする回路をさらに具備する、請求項２に記載の不揮発性半導体メモリ。
  4. 前記読み出しにおいて、前記第１及び第４の端子の一方がディスチャージされ、前記第１及び第４の端子の他方が前記第３の電位を保持した状態で、前記制御端子に前記トランジスタをオンにする第４の電位を印加するデコーダをさらに具備する、請求項３に記載の不揮発性半導体メモリ。
  5. 前記第１及び第４の端子の一方に電気的に接続され、前記制御端子に前記第４の電位が印加され、前記第１の端子から前記第４の端子に、又は、前記第４の端子から前記第１の端子に流れる電流を検出する、センスアンプをさらに具備する、請求項４に記載の不揮発性半導体メモリ。
JP2015181663A 2015-09-15 2015-09-15 不揮発性半導体メモリ Active JP6139623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015181663A JP6139623B2 (ja) 2015-09-15 2015-09-15 不揮発性半導体メモリ
US15/266,797 US9773538B2 (en) 2015-09-15 2016-09-15 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181663A JP6139623B2 (ja) 2015-09-15 2015-09-15 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JP2017059282A true JP2017059282A (ja) 2017-03-23
JP6139623B2 JP6139623B2 (ja) 2017-05-31

Family

ID=58237070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181663A Active JP6139623B2 (ja) 2015-09-15 2015-09-15 不揮発性半導体メモリ

Country Status (2)

Country Link
US (1) US9773538B2 (ja)
JP (1) JP6139623B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10140224B2 (en) * 2016-10-20 2018-11-27 Qualcomm Incorporated Noise immune data path scheme for multi-bank memory architecture
US10535413B2 (en) * 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
CN115565573A (zh) * 2021-07-02 2023-01-03 联华电子股份有限公司 半导体元件
CN116264087A (zh) * 2021-12-15 2023-06-16 长鑫存储技术有限公司 存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115320A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp 不揮発性記憶装置
JP2010520576A (ja) * 2007-03-06 2010-06-10 クゥアルコム・インコーポレイテッド スピン転移トルク磁気抵抗ランダムアクセスメモリにおける読出し及び書込みのためのワードライン・トランジスタ強度制御
JP2012027972A (ja) * 2010-07-21 2012-02-09 Sony Corp 抵抗変化型メモリデバイスおよびその駆動方法
JP2013045483A (ja) * 2011-08-24 2013-03-04 Toppan Printing Co Ltd 不揮発性メモリセルおよび不揮発性メモリ
WO2013132781A1 (ja) * 2012-03-07 2013-09-12 パナソニック株式会社 不揮発性半導体記憶装置
US20140244931A1 (en) * 2013-02-28 2014-08-28 SK Hynix Inc. Electronic device
JP2014191835A (ja) * 2013-03-26 2014-10-06 Toshiba Corp 磁気メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149783A (ja) 1997-11-14 1999-06-02 Hitachi Ltd 半導体集積回路及びデータ処理システム
US6205073B1 (en) 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4864549B2 (ja) 2006-05-30 2012-02-01 株式会社東芝 センスアンプ
US7916556B2 (en) 2007-01-09 2011-03-29 Sony Corporation Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry
JP4371149B2 (ja) 2007-01-09 2009-11-25 ソニー株式会社 半導体メモリデバイス、センスアンプ回路、および、メモリセルの読み出し方法
JP5537020B2 (ja) * 2008-01-18 2014-07-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
KR101322544B1 (ko) * 2009-03-04 2013-10-28 가부시키가이샤 히타치세이사쿠쇼 자기 메모리
US8406035B2 (en) * 2009-05-14 2013-03-26 Panasonic Corporation Nonvolatile memory device and method of writing data to nonvolatile memory device
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
CN102822901B (zh) * 2011-03-25 2014-09-24 松下电器产业株式会社 电阻变化型非易失性元件的写入方法及存储装置
US8649205B2 (en) * 2012-02-10 2014-02-11 Infineon Technologies Ag Memory cell, a method for forming a memory cell, and a method for operating a memory cell
JP5444414B2 (ja) 2012-06-04 2014-03-19 株式会社東芝 磁気ランダムアクセスメモリ
US8995180B2 (en) * 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use
US8724380B1 (en) * 2013-11-13 2014-05-13 Avalanche Technology, Inc. Method for reading and writing multi-level cells
US9159410B1 (en) * 2014-06-04 2015-10-13 International Business Machines Corporation Accessing a resistive memory storage device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115320A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp 不揮発性記憶装置
JP2010520576A (ja) * 2007-03-06 2010-06-10 クゥアルコム・インコーポレイテッド スピン転移トルク磁気抵抗ランダムアクセスメモリにおける読出し及び書込みのためのワードライン・トランジスタ強度制御
JP2012027972A (ja) * 2010-07-21 2012-02-09 Sony Corp 抵抗変化型メモリデバイスおよびその駆動方法
JP2013045483A (ja) * 2011-08-24 2013-03-04 Toppan Printing Co Ltd 不揮発性メモリセルおよび不揮発性メモリ
WO2013132781A1 (ja) * 2012-03-07 2013-09-12 パナソニック株式会社 不揮発性半導体記憶装置
US20140244931A1 (en) * 2013-02-28 2014-08-28 SK Hynix Inc. Electronic device
JP2014191835A (ja) * 2013-03-26 2014-10-06 Toshiba Corp 磁気メモリ

Also Published As

Publication number Publication date
US20170076773A1 (en) 2017-03-16
US9773538B2 (en) 2017-09-26
JP6139623B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
US10446204B2 (en) Semiconductor memory device
KR101312366B1 (ko) 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
US7596014B2 (en) Semiconductor device
US8315090B2 (en) Pseudo page mode memory architecture and method
US9728239B2 (en) Semiconductor memory device
US8154905B2 (en) Semiconductor memory device having a resistive memory element
US9754664B2 (en) Semiconductor memory
KR101068573B1 (ko) 반도체 메모리 장치
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US9330732B2 (en) Semiconductor memory device
JP2006294179A (ja) 不揮発性記憶装置
US20160064059A1 (en) Semiconductor memory device
JP6139623B2 (ja) 不揮発性半導体メモリ
JP5603895B2 (ja) 半導体記憶装置の駆動方法および半導体記憶装置
US8630136B2 (en) Semiconductor memory
TWI613651B (zh) 電阻變化型記憶體
JP2013026337A (ja) 半導体装置及び磁気ランダムアクセスメモリ
US10446739B2 (en) Semiconductor memory device
US8036026B2 (en) Semiconductor memory device and method for operating the same
JP4262969B2 (ja) 薄膜磁性体記憶装置
US10403346B2 (en) Semiconductor memory device
JP2017037691A (ja) 不揮発性半導体メモリ
JP5331998B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R151 Written notification of patent or utility model registration

Ref document number: 6139623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350