JP2016139448A - 半導体装置における信号レベルの調整方法及び半導体装置 - Google Patents
半導体装置における信号レベルの調整方法及び半導体装置 Download PDFInfo
- Publication number
- JP2016139448A JP2016139448A JP2015015399A JP2015015399A JP2016139448A JP 2016139448 A JP2016139448 A JP 2016139448A JP 2015015399 A JP2015015399 A JP 2015015399A JP 2015015399 A JP2015015399 A JP 2015015399A JP 2016139448 A JP2016139448 A JP 2016139448A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- memory cell
- signal level
- supply voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】メモリセルのトランジスタを含む半導体装置内の各トランジスタの特性をASVモニタ回路により測定し、測定されたトランジスタの特性に基づいて半導体装置に供給する電源電圧を決定し、決定した電源電圧が供給されたメモリセルでのデータ読み出し速度をSRAMワード線モニタ回路によりワード線の信号レベルを変えて測定し、測定されたメモリセルのデータ読み出し速度とメモリセルのスペック範囲とを比較してワード線の信号レベルを決定するようにして、ASVで適用される電源電圧において、ワード線の信号レベルを適切に設定可能にする。
【選択図】図5
Description
11 CPU
12 ROM
13 SRAMマクロ
14 I/O回路
16 ASVモニタ回路
17 SRAMワード線モニタ回路
18 設定メモリ
20 テスタ
30 電源IC
Claims (7)
- ワード線とビット線との交差部にメモリセルが配置されるとともに、前記ワード線の信号レベルを切り替える機能を有するメモリマクロを有する半導体装置における信号レベルを検査装置が調整する半導体装置における信号レベルの調整方法であって、
前記検査装置が、前記メモリセルのトランジスタを含む前記半導体装置内のトランジスタの種類毎の測定回路を有する第1のモニタ回路を用いて各トランジスタの特性を測定し、
前記検査装置が、測定された前記トランジスタの特性に基づいて前記半導体装置に供給する電源電圧を決定し、
前記検査装置が、決定した前記電源電圧が供給された前記メモリセルでのデータ読み出し速度を、前記メモリセルを有する第2のモニタ回路を用いワード線の信号レベルを変えて測定し、
前記検査装置が、測定された前記メモリセルのデータ読み出し速度と、予め求めておいたメモリセルのスペック範囲とを比較し、比較結果に応じて前記ワード線の信号レベルを決定することを特徴とする半導体装置における信号レベルの調整方法。 - 決定した前記電源電圧が供給された前記メモリセルでのデータ読み出し速度の測定は、選択可能な前記電源電圧毎に前記メモリセルのトランジスタの特性に応じて求められている前記ワード線の信号レベルの候補に従ってワード線の信号レベルを切り替えて行うことを特徴とする請求項1記載の半導体装置における信号レベルの調整方法。
- 選択可能な前記電源電圧毎に求められている前記メモリセルのトランジスタの特性に応じた前記ワード線の信号レベルの候補を示す表の内から、決定した前記電源電圧に対応する表を選択し、
選択した表に基づいて、測定された前記メモリセルのトランジスタの特性に応じた前記ワード線の信号レベルの候補を決定し、
決定した前記信号レベルの候補に前記ワード線の信号レベルを切り替えて、決定した前記電源電圧が供給された前記メモリセルでのデータ読み出し速度の測定を行うことを特徴とする請求項1記載の半導体装置における信号レベルの調整方法。 - 決定した前記電源電圧が供給された前記メモリセルでのデータ読み出し速度の測定は、前記ワード線の信号レベルを前記電源電圧以下に複数の段階で切り替えて行うことを特徴とする請求項1〜3の何れか1項に記載の半導体装置における信号レベルの調整方法。
- 決定した前記電源電圧が供給された前記メモリセルでのデータ読み出し速度の測定では、前記ワード線に接続されたプルダウン回路を、測定された前記メモリセルのトランジスタの特性に応じて制御して前記ワード線の信号レベルを切り替えることを特徴とする請求項1〜4の何れか1項に記載の半導体装置における信号レベルの調整方法。
- 内部のトランジスタの特性に応じて電源電圧が変更可能な半導体装置であって、
ワード線とビット線との交差部に配置された第1のメモリセル、及び前記ワード線に接続された第1のプルダウン回路を有するメモリマクロと、
前記メモリマクロの前記第1のメモリセル及び前記第1のプルダウン回路と回路構成がそれぞれ同じ第2のメモリセル及び第2のプルダウン回路を有し、前記第2のメモリセルが接続されたワード線の信号レベルに応じた周波数の発振信号を出力するモニタ回路とを有することを特徴とする半導体装置。 - ワード線とビット線との交差部に配置された第1のメモリセル、及び前記ワード線に接続された第1のプルダウン回路を有するメモリマクロと、
前記第1のメモリセルのトランジスタを含む内部の各トランジスタの特性を測定するための前記トランジスタの種類毎の測定回路を有する第1のモニタ回路と、
前記メモリマクロの前記第1のメモリセル及び前記第1のプルダウン回路と回路構成がそれぞれ同じ第2のメモリセル及び第2のプルダウン回路を有し、前記第2のメモリセルが接続されたワード線の信号レベルに応じた周波数の発振信号を出力する第2のモニタ回路とを有し、
前記第1のモニタ回路での測定結果に基づいて決定した電源電圧に制御されるとともに、決定した前記電源電圧での前記第2のモニタ回路の出力に基づいて前記メモリマクロの前記ワード線の信号レベルが制御されることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015015399A JP6390452B2 (ja) | 2015-01-29 | 2015-01-29 | 半導体装置における信号レベルの調整方法及び半導体装置 |
US14/984,779 US9548090B2 (en) | 2015-01-29 | 2015-12-30 | Adjustment method of signal level in semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015015399A JP6390452B2 (ja) | 2015-01-29 | 2015-01-29 | 半導体装置における信号レベルの調整方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139448A true JP2016139448A (ja) | 2016-08-04 |
JP6390452B2 JP6390452B2 (ja) | 2018-09-19 |
Family
ID=56554595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015015399A Expired - Fee Related JP6390452B2 (ja) | 2015-01-29 | 2015-01-29 | 半導体装置における信号レベルの調整方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9548090B2 (ja) |
JP (1) | JP6390452B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10163524B2 (en) | 2016-06-22 | 2018-12-25 | Darryl G. Walker | Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor |
US20170372775A1 (en) | 2016-06-22 | 2017-12-28 | Darryl G. Walker | Semiconductor devices, circuits and methods for read and/or write assist of an sram circuit portion based on voltage detection and/or temperature detection circuits |
KR20180078897A (ko) | 2016-12-30 | 2018-07-10 | 삼성전자주식회사 | 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 |
US11972793B2 (en) | 2021-09-15 | 2024-04-30 | Mavagail Technology, LLC | Integrated circuit device including an SRAM portion having end power select circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007034540A1 (ja) * | 2005-09-20 | 2007-03-29 | Fujitsu Limited | 電源電圧調整装置 |
JP2012059330A (ja) * | 2010-09-10 | 2012-03-22 | Toshiba Corp | 半導体装置 |
JP2013114727A (ja) * | 2011-11-30 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4307445B2 (ja) | 2003-07-22 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 内蔵されるメモリマクロのac特性を測定するテスト回路を有する集積回路装置 |
JP2008076197A (ja) * | 2006-09-20 | 2008-04-03 | Eastman Kodak Co | 試験装置 |
JP5064089B2 (ja) | 2007-04-12 | 2012-10-31 | パナソニック株式会社 | 半導体集積回路 |
JP2009064512A (ja) * | 2007-09-06 | 2009-03-26 | Panasonic Corp | 半導体記憶装置 |
JP2010109115A (ja) | 2008-10-30 | 2010-05-13 | Renesas Technology Corp | オンチップ型のモニタ回路および半導体装置 |
JP5263015B2 (ja) | 2009-06-08 | 2013-08-14 | 富士通セミコンダクター株式会社 | 半導体メモリ |
JP2011054255A (ja) | 2009-09-04 | 2011-03-17 | Panasonic Corp | 半導体集積回路 |
JP5987503B2 (ja) | 2012-07-02 | 2016-09-07 | 株式会社ソシオネクスト | リング発振器及び半導体装置 |
-
2015
- 2015-01-29 JP JP2015015399A patent/JP6390452B2/ja not_active Expired - Fee Related
- 2015-12-30 US US14/984,779 patent/US9548090B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007034540A1 (ja) * | 2005-09-20 | 2007-03-29 | Fujitsu Limited | 電源電圧調整装置 |
JP2012059330A (ja) * | 2010-09-10 | 2012-03-22 | Toshiba Corp | 半導体装置 |
JP2013114727A (ja) * | 2011-11-30 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6390452B2 (ja) | 2018-09-19 |
US20160225421A1 (en) | 2016-08-04 |
US9548090B2 (en) | 2017-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI614766B (zh) | 非揮發性記憶體 | |
US7788554B2 (en) | Design structure embodied in a machine readable medium for implementing SRAM cell write performance evaluation | |
KR100265390B1 (ko) | 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로 | |
JP6390452B2 (ja) | 半導体装置における信号レベルの調整方法及び半導体装置 | |
JP6697015B2 (ja) | 1t1d dramセル並びにdramのためのアクセス方法及び関連する装置 | |
US7082067B2 (en) | Circuit for verifying the write speed of SRAM cells | |
US9318162B2 (en) | Overvoltage protection for a fine grained negative wordline scheme | |
TWI517579B (zh) | 位準移位電路以及利用位準移位電路之半導體裝置 | |
Gosatwar et al. | Design of voltage level shifter for multi-supply voltage design | |
KR101559909B1 (ko) | 워드라인 구동회로 및 그의 구동방법 | |
TWI503821B (zh) | 靜態隨機存取記憶裝置及其位元線電壓控制電路 | |
JP6462410B2 (ja) | 半導体装置、テストプログラムおよびテスト方法 | |
CN109416923B (zh) | 具有动态上拉削弱写入辅助电路的存储器元件 | |
CN106356085A (zh) | 驱动信号控制电路和驱动装置 | |
JP2012059330A (ja) | 半導体装置 | |
TWI631571B (zh) | 用於靜態隨機存取記憶體之負偏壓熱不穩定性應力測試之評估 | |
JP5165974B2 (ja) | 半導体記憶装置 | |
KR20130072085A (ko) | 반도체 집적회로의 기준전압 발생회로 | |
CN104599707A (zh) | 具有嵌入式rom的spam | |
JP2009076169A (ja) | 半導体記憶装置 | |
US9767870B1 (en) | Voltage aware circuitry | |
JP2013114727A (ja) | 半導体記憶装置 | |
US9673821B1 (en) | Wide operating level shifters | |
US8675427B2 (en) | Implementing RC and coupling delay correction for SRAM | |
US9001568B2 (en) | Testing signal development on a bit line in an SRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6390452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |