JP2016108610A - スパッタリング装置、スパッタリング方法及びフォトマスクブランク - Google Patents

スパッタリング装置、スパッタリング方法及びフォトマスクブランク Download PDF

Info

Publication number
JP2016108610A
JP2016108610A JP2014247016A JP2014247016A JP2016108610A JP 2016108610 A JP2016108610 A JP 2016108610A JP 2014247016 A JP2014247016 A JP 2014247016A JP 2014247016 A JP2014247016 A JP 2014247016A JP 2016108610 A JP2016108610 A JP 2016108610A
Authority
JP
Japan
Prior art keywords
sputtering
sputter
center
substrate
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014247016A
Other languages
English (en)
Other versions
JP6299575B2 (ja
Inventor
稲月 判臣
Sadaomi Inazuki
判臣 稲月
河合 義夫
Yoshio Kawai
義夫 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2014247016A priority Critical patent/JP6299575B2/ja
Priority to KR1020150170877A priority patent/KR101878541B1/ko
Publication of JP2016108610A publication Critical patent/JP2016108610A/ja
Application granted granted Critical
Publication of JP6299575B2 publication Critical patent/JP6299575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【解決手段】チャンバーとスパッタターゲットとチャンバー内壁に沿って設けられたシールドとを備え、シールド内部のスパッタ空間にスパッタターゲットと基板とを配置して、基板に薄膜を形成するスパッタリング装置を用い、チャンバーと基板とをオフセット位置に配置し、スパッタターゲットのスパッタ面の中心を通る鉛直平面であり、かつ基板の被スパッタ面の中心を通る法線へのスパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を基板側領域とし、基板側領域内に位置する側面シールドの全部を、そのスパッタ面の中心からの距離が、スパッタ面の中心から被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設してスパッタリングする。【効果】シールドへのスパッタ粒子の堆積による膜の形成を効果的に防止して、膜の剥がれに起因するパーティクルによる欠陥を減少させることができる。【選択図】図3

Description

本発明は、半導体集積回路等を製造する際に使用するフォトマスクの素材となるフォトマスクブランクに形成される光機能膜等の薄膜の成膜に好適なスパッタリング装置及びスパッタリング方法、並びに該方法を用いて薄膜を成膜したフォトマスクブランクに関する。
近年、半導体加工においては、特に、大規模集積回路の高集積化により、回路パターンの微細化がますます必要になってきており、回路を構成する配線パターンの細線化や、セルを構成する層間の配線のためのコンタクトホールパターンの微細化技術への要求がますます高まってきている。そのため、これら配線パターンやコンタクトホールパターンを形成する光リソグラフィ(フォトリソグラフィ)で用いられる、回路パターンが書き込まれたフォトマスクの製造においても、上記微細化に伴い、より微細かつ正確に回路パターンを書き込むことができる技術が求められている。
より精度の高いフォトマスクパターンをフォトマスク基板上に形成するためには、まず、フォトマスクブランク上に高精度のレジストパターンを形成することが必要になる。実際の半導体基板を加工する際の光リソグラフィは縮小投影を行うため、フォトマスクパターンは実際に必要なパターンサイズの4倍程度の大きさであるが、それだけ精度が緩くなるというわけではなく、むしろ、原版であるフォトマスクには、露光後のパターン精度に求められるものよりも高い精度が求められる。
更に、既に現在行われているリソグラフィでは、描画しようとしている回路パターンは、使用する光の波長をかなり下回るサイズになっており、回路の形状をそのまま4倍にしたフォトマスクパターンを使用すると、実際の光リソグラフィを行う際に生じる光の干渉等の影響で、レジスト膜にフォトマスクパターンどおりの形状は転写されない。そこで、これらの影響を減じるため、フォトマスクパターンは、実際の回路パターンより複雑な形状(いわゆるOPC:Optical Proximity Correction(光学近接効果補正)などを適用した形状)に加工する必要が生じる場合もある。そのため、フォトマスクパターンを得るためのリソグラフィ技術においても、現在、更に高精度な加工方法が求められている。リソグラフィ性能については、限界解像度で表現されることがあるが、この解像限界としては、フォトマスクを使用した半導体加工工程で使用される光リソグラフィに必要な解像限界と同等程度、あるいはそれ以上の限界解像精度がフォトマスク加工工程のリソグラフィ技術に求められている。
特開平7−140635号公報
フォトマスクブランクの製造において、透明基板への光機能膜等の薄膜の成膜には、スパッタリングが用いられるが、スパッタリングによる成膜では、ターゲットからあらゆる方向にターゲットを構成する物質がはじき出され、それらが、基板上の所定の被スパッタ面以外にも、スパッタリング装置を構成するあらゆる部材に付着して膜を形成する。この膜が厚くなると、膜の内部応力により膜が剥れ、その際、スパッタリング装置内でパーティクルが発生する。このパーティクルが基板の被スパッタ面上に落下して付着すると、基板上のパーティクル欠陥になる。また、このパーティクルは、その後のフォトマスク製造における洗浄工程等において膜から除去された場合には、ピンホールや局所的に膜の厚さが薄くなるハーフピンホール等の欠陥の発生源となる。
半導体加工において、特に、フォトマスクを用いたフォトリソグラフィにおいては、回路の微細化に伴い、1μm以下の非常に小さな欠陥でも回路の配線不良を引き起こす致命的な欠陥となる。そのため、フォトマスクブランクにおいては、0.2μm以上、特に0.1μm以上の大きさの欠陥がゼロであることが求められている。
従来、上述したような剥がれた膜から発生するパーティクルの問題を解決するために、スパッタリング装置の真空チャンバーの内側に沿ってシールドを設けて、シールドに膜を付着させ、定期的にシールドを交換することでパーティクル由来の欠陥の発生の防止を図っている。一般的に、シールドの材質には、ステンレスやアルミが用いられる。また、シールドの表面は、膜の剥れを防止のための処理として、付着した膜との密着性を向上させるために、ブラスト処理や溶射処理で表面に凹凸を付ける処理などが施される。しかし、シールドからの膜の剥れに起因するパーティクルによる微小な欠陥を少なくするには、シールドに膜をできるだけ形成させないようにすることが必要である。
本発明は、上記課題を解決するためになされたものであり、スパッタリング装置において、スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられるシールドへのスパッタ粒子の堆積による膜の形成を効果的に防止して、膜の剥がれに起因するパーティクルの発生による欠陥を減少できるスパッタリング装置及びスパッタリング方法、並びに該方法を用いて薄膜を成膜したフォトマスクブランクを提供することを目的とする。
平面のスパッタ面を有するターゲットを用いて、平面の被スパッタ面を有する基板に、スパッタ面を下方、被スパッタ面を上方に向けて成膜する装置の中で、基板の被スパッタ面の中心を通る法線が、ターゲットのスパッタ面の中心からずれているオフセット配置されたスパッタリング成膜装置は、基板を自転させることで、基板の平坦な被スパッタ面に、膜厚を均一に成膜することができることから、透明基板の平坦な被スパッタ面上に、膜厚が均一な光機能材料膜を成膜することが求められるフォトマスクブランクの成膜装置として用いられている。
このようなターゲットと基板とがオフセット配置されたスパッタリング装置では、ターゲットと基板の中心位置がずれているために、基板の被スパッタ面の中心を通る法線が、ターゲットのスパッタ面の中心を通る配置のスパッタリング装置と比べてチャンバー容量が大きくなってしまう。チャンバー容量の増大には、真空引きをする際に時間がかかるなどの弱点があるため、従来は、チャンバー容量が大きくならないように、チャンバーの周壁をターゲットに近づけて配置していたため、その結果、側面シールドも、ターゲット近傍に配置していた。しかし、このような配置では、ターゲット近傍に配置された側面シールド表面に堆積するスパッタ粒子の量が多くなり、更に、このターゲット近傍に配置された側面シールドが基板にも近い配置となっていると、側面シールド表面から膜が剥がれて発生したパーティクルが、基板の被スパッタ面上に落下し、パーティクル由来の欠陥を引き起こしていた。
本発明者らは、上記課題を解決するため鋭意検討を重ねた結果、チャンバーと、平面状のスパッタ面を有する一つ又は複数のスパッタターゲットと、スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられたシールドとを備え、該シールドが、スパッタ空間の水平方向の内外を仕切る側面シールドと、スパッタ空間の上下方向の内外を仕切る上面シールド及び下面シールドとからなり、シールド内部のスパッタ空間に、スパッタターゲットと、一つの基板とを配置して、該基板の平面状の被スパッタ面上に薄膜を形成する枚葉型のスパッタリング装置を用い、
スパッタ面を、下方に向けて水平に又は傾斜させて配設し、
被スパッタ面を、上方に向けて水平に、かつ該被スパッタ面の中心を通る鉛直線と、スパッタ面の中心を通る鉛直線とが一致しないオフセット位置に配置してスパッタリングする際、
(i)スパッタターゲットが一つの場合には、スパッタ面の中心を通る鉛直平面であり、かつ被スパッタ面の中心を通る法線へのスパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、該範囲を基板側領域とし、
(ii)スパッタターゲットが複数の場合には、各々のスパッタターゲットにおいて、スパッタ面の中心を通る鉛直平面であり、かつ被スパッタ面の中心を通る法線へのスパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、各々のスパッタターゲットにおいて設定された上記基板側の範囲の全てが重なる共通部分を基板側領域として、
基板側領域内に位置する側面シールドの全部が、そのスパッタ面の中心からの距離が、スパッタ面の中心から被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設してスパッタリングすることにより、シールドへのスパッタ粒子の堆積による膜の形成を効果的に防止して、膜の剥がれに起因するパーティクルによる欠陥の発生を減少させることが可能であることを見出し、本発明をなすに至った。
従って、本発明は、以下のスパッタリング装置、スパッタリング方法及びフォトマスクブランクを提供する。
請求項1:
チャンバーと、平面状のスパッタ面を有する一つ又は複数のスパッタターゲットと、上記スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられたシールドとを備え、該シールドが、上記スパッタ空間の水平方向の内外を仕切る側面シールドと、上記スパッタ空間の上下方向の内外を仕切る上面シールド及び下面シールドとからなり、上記シールド内部のスパッタ空間に、上記スパッタターゲットと、一つの基板とを配置して、該基板の平面状の被スパッタ面上に薄膜を形成する枚葉型のスパッタリング装置であり、
上記スパッタ面が、下方に向けて水平に又は傾斜させて配設され、
上記被スパッタ面が、上方に向けて水平に、かつ該被スパッタ面の中心を通る鉛直線と、上記スパッタ面の中心を通る鉛直線とが一致しないオフセット位置に配置されるスパッタリング装置であって、
(i)上記スパッタターゲットが一つの場合には、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、該範囲を基板側領域とし、
(ii)上記スパッタターゲットが複数の場合には、各々のスパッタターゲットにおいて、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、各々のスパッタターゲットにおいて設定された上記基板側の範囲の全てが重なる共通部分を基板側領域として、
上記基板側領域内に位置する上記側面シールドの全部が、その上記スパッタ面の中心からの距離が、上記スパッタ面の中心から上記被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設されていることを特徴とするスパッタリング装置。
請求項2:
上記スパッタターゲットが複数であり、全てのスパッタターゲットのオフセット距離が同一となるように配置されていることを特徴とする請求項1記載のスパッタリング装置。
請求項3:
上記スパッタ空間の水平方向の一端側に上記スパッタターゲットが、他端側に上記基板が、各々配置されていることを特徴とする請求項1又は2記載のスパッタリング装置。
請求項4:
上記基板側領域以外の範囲であるターゲット側領域において、該ターゲット側領域内に位置する上記側面シールドの一部又は全部が、そのスパッタ面の中心から側面シールドまでの距離が、上記オフセット距離と同一又は上記オフセット距離より近くなるように配設されていることを特徴とする請求項1乃至3のいずれか1項記載のスパッタリング装置。
請求項5:
上記側面シールドが、上記シールドの、上記スパッタ面の上端を通る仮想水平面と上記被スパッタ面を通る仮想水平面との間に位置する部分であることを特徴とする請求項1乃至3のいずれか1項記載のスパッタリング装置。
請求項6:
チャンバーと、平面状のスパッタ面を有する一つ又は複数のスパッタターゲットと、上記スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられたシールドとを備え、該シールドが、上記スパッタ空間の水平方向の内外を仕切る側面シールドと、上記スパッタ空間の上下方向の内外を仕切る上面シールド及び下面シールドとからなり、上記シールド内部のスパッタ空間に、上記スパッタターゲットと、一つの基板とを配置して、該基板の平面状の被スパッタ面上に薄膜を形成する枚葉型のスパッタリング装置を用い、
上記スパッタ面を、下方に向けて水平に又は傾斜させて配設し、
上記被スパッタ面を、上方に向けて水平に、かつ該被スパッタ面の中心を通る鉛直線と、上記スパッタ面の中心を通る鉛直線とが一致しないオフセット位置に配置してスパッタリングする方法であって、
(i)上記スパッタターゲットが一つの場合には、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、該範囲を基板側領域とし、
(ii)上記スパッタターゲットが複数の場合には、各々のスパッタターゲットにおいて、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、各々のスパッタターゲットにおいて設定された上記基板側の範囲の全てが重なる共通部分を基板側領域として、
上記基板側領域内に位置する上記側面シールドの全部を、その上記スパッタ面の中心からの距離が、上記スパッタ面の中心から上記被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設してスパッタリングすることを特徴とするスパッタリング方法。
請求項7:
上記スパッタターゲットが複数であり、全てのスパッタターゲットをそれらのオフセット距離が同一となるように配置することを特徴とする請求項6記載のスパッタリング方法。
請求項8:
上記スパッタ空間の水平方向の一端側に上記スパッタターゲットを、他端側に上記基板を、各々配置することを特徴とする請求項6又は7記載のスパッタリング方法。
請求項9:
上記基板側領域以外の範囲であるターゲット側領域において、該ターゲット側領域内に位置する上記側面シールドの一部又は全部を、そのスパッタ面の中心から側面シールドまでの距離が、上記オフセット距離と同一又は上記オフセット距離より近くなるように配設することを特徴とする請求項6乃至8のいずれか1項記載のスパッタリング方法。
請求項10:
上記側面シールドが、上記シールドの、上記スパッタ面の上端を通る仮想水平面と上記被スパッタ面を通る仮想水平面との間に位置する部分であることを特徴とする請求項6乃至8のいずれか1項記載のスパッタリング方法。
請求項11:
上記基板が、その被スパッタ面が矩形である角型基板であることを特徴とする請求項6乃至10のいずれか1項記載のスパッタリング方法。
請求項12:
請求項6乃至11のいずれか1項記載のスパッタリング方法により、透明基板上にスパッタリングにより薄膜を成膜したことを特徴とするフォトマスクブランク。
本発明によれば、スパッタリング装置において、スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられるシールドへのスパッタ粒子の堆積による膜の形成を効果的に防止して、膜の剥がれに起因するパーティクルによる欠陥を減少させることができ、その結果、欠陥のないフォトマスクブランクを提供することができる。
本発明のスパッタリング装置の一例の第1の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第2の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第3の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第4の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第5の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第6の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第7の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 本発明のスパッタリング装置の一例の第8の態様を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 従来のスパッタリング装置の一例を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。 従来のスパッタリング装置の他の例を示す図であり、(A)は、上方からの透視図(平面図)、(B)は、(A)中のX−X’線に沿った縦断面図である。
以下、本発明について更に詳しく説明する。
図1は、本発明のスパッタリング装置の一例の第1の態様を示す図である。本発明の第1の態様では、スパッタリング装置は、チャンバー1と、平面状のスパッタ面を有する一つのスパッタターゲット2と、スパッタターゲット2から放出したスパッタ粒子がチャンバー1の内壁に直接付着することを防止するためにチャンバー1の内壁に沿って設けられたシールド10とを備える。このシールド10は、スパッタ空間の水平方向の内外を仕切る側面シールド101と、スパッタ空間の上下方向の内外を仕切る上面シールド102及び下面シールド103とからなる。この装置は、シールド10内部のスパッタ空間に、スパッタターゲット2と、一つの基板3とを配置して、基板3を被スパッタ面3aに沿って自転させながら、基板3の平面状の被スパッタ面3a上に薄膜を形成する枚葉型のスパッタリング装置である。
このスパッタリング装置においては、スパッタターゲット2のスパッタ面2aは、下方に向けて水平に配設されている。一方、基板3の被スパッタ面3aは、上方に向けて水平に配置されている。また、被スパッタ面3aは、被スパッタ面3aの中心を通る鉛直線(重力方向の垂線、以下同じ)と、スパッタ面2aの中心を通る鉛直線とが一致しないオフセット位置に配置されている。
第1の態様の場合、スパッタターゲット2は一つ配設されている。この場合、スパッタ面2aの中心を通る鉛直平面(重力方向に沿った平面、以下同じ)であり、かつ被スパッタ面3aの中心を通る法線Lへのスパッタ面2aの中心からの垂線V1に直交する仮想平面P1上及び該仮想平面P1より基板3側の範囲(図1中の仮想平面P1の左側の範囲)を設定し、この範囲を基板側領域SR、基板側領域SR以外の範囲をターゲット側領域TRとしたとき、この基板側領域SR内に位置する側面シールド101の全部が、そのスパッタ面2aの中心からの距離が、スパッタ面2aの中心から被スパッタ面3aの中心を通る法線Lまでの最短距離であるオフセット距離A1より遠くになるように配設されている。
一方、図9は、従来のスパッタリング装置の一例を示す図である。この従来のスパッタリング装置も、図1に示されるスパッタリング装置と同様に、チャンバー1と、一つのスパッタターゲット2と、側面シールド101、上面シールド102及び下面シールド103とからなるシールド10とを備える枚葉型のスパッタリング装置であり、スパッタターゲット2のスパッタ面2aは、下方に向けて水平に配設され、基板3の被スパッタ面3aは、上方に向けて水平に配置され、被スパッタ面3aはスパッタ面に対してオフセット位置に配置されている。しかし、この場合、図1と同様にして法線L、垂線V1及び仮想平面P1を特定して、仮想平面P1より基板3側の範囲(図9中の仮想平面P1の左側の範囲)を設定し、この範囲を基板側領域SR、基板側領域SR以外の範囲をターゲット側領域TRとしたとき、この基板側領域SR内に位置する側面シールド101の一部(図9の場合、基板3からスパッタターゲット2に向かって右側及び左側の部分)が、そのスパッタ面2aの中心からの距離が、オフセット距離A1より近くなっている。このような配置では、この部分の側面シールド101が、スパッタターゲット2のスパッタ面2aに近く、また、基板3のスパッタ面3aにも近いため、この部分で表面に堆積するスパッタ粒子の量が多くなり、この部分の側面シールド101表面から膜が剥がれて発生したパーティクルが、基板3の被スパッタ面3a上に落下し、パーティクル欠陥を引き起こす。
これに対して、本発明のように、側面シールドの特定範囲の部分について、スパッタターゲットのスパッタ面中心から側面シールドへの距離を、オフセット距離より遠く配設することにより、側面シールドへのスパッタ粒子の堆積による膜の形成を効果的に防止して、膜の剥がれに起因するパーティクルの発生による欠陥を減少させることができる。本発明において、スパッタ空間を囲むシールドのうち、側面シールドとして、スパッタターゲットのスパッタ面中心からの距離をオフセット距離より遠くする部分は、シールド全体のうち、スパッタ面の上端を通る仮想水平面と被スパッタ面を通る仮想水平面との間に位置する部分を対象とすることが好適である。
図2は、本発明のスパッタリング装置の一例の第2の態様を示す図である。上述した第1の態様では、スパッタターゲット2のスパッタ面2aは、下方に向けて水平に配設されているが、図2に示されるように、スパッタターゲット2のスパッタ面2aは、傾斜させて配設してもよい。この場合、傾斜させて配設するスパッタ面は、スパッタ面が基板の被スパッタ面の方を向くように傾斜させることが好ましい。なお、図2中の各部は、図1と同一の参照符号を付して、それらの説明は省略する。
図3は、本発明のスパッタリング装置の一例の第3の態様を示す図である。この場合も、第1の態様と同様、基板側領域SR内に位置する側面シールド101の全部が、そのスパッタ面2aの中心からの距離が、オフセット距離A1より遠くになるように配設されているが、側面シールド101の他の部分は、スパッタターゲット2のスパッタ面2aに近くても、基板3の被スパッタ面3aからは離れているため、この他の部分では、表面に堆積するスパッタ粒子の量が多くなっても、この部分の側面シールド101表面から膜が剥がれて発生したパーティクルが、基板3の被スパッタ面3a上に落下し、パーティクル欠陥を引き起こす可能性は低い。そのため、第3の態様のように、基板側領域SR以外の範囲(図3中の仮想平面P1の右側の範囲)であるターゲット側領域TRにおいて、ターゲット側領域TR内に位置する側面シールド101の一部又は全部が、そのスパッタ面2aの中心から側面シールド101までの距離が、オフセット距離A1と同一又はオフセット距離A1より近くなるように配設されていてもよい。このようにすると、スパッタ空間の容量が低減され、その結果、チャンバー1の容量も低減されるので、真空引きの負荷を軽減でき、真空引きの時間を短縮することができる。なお、図3中の各部は、図1と同一の参照符号を付して、それらの説明は省略する。
図4は、本発明のスパッタリング装置の一例の第4の態様を示す図である。上述した第3の態様では、スパッタターゲット2のスパッタ面2aは、下方に向けて水平に配設されているが、図4に示されるように、スパッタターゲット2のスパッタ面2aは、傾斜させて配設してもよい。この場合、傾斜させて配設するスパッタ面は、スパッタ面が基板の被スパッタ面の方を向くように傾斜させることが好ましい。なお、図4中の各部は、図3と同一の参照符号を付して、それらの説明は省略する。
図5は、本発明のスパッタリング装置の一例の第5の態様を示す図である。本発明の第5の態様では、スパッタリング装置は、チャンバー1と、平面状のスパッタ面を有する複数(図5の場合2つ)のスパッタターゲット21,22と、スパッタターゲット21,22から放出したスパッタ粒子がチャンバー1の内壁に直接付着することを防止するためにチャンバー1の内壁に沿って設けられたシールド10とを備える。このシールド10は、スパッタ空間の水平方向の内外を仕切る側面シールド101と、スパッタ空間の上下方向の内外を仕切る上面シールド102及び下面シールド103とからなる。この装置は、シールド10内部のスパッタ空間に、スパッタターゲット21,22と、一つの基板3とを配置して、基板3を被スパッタ面3aに沿って自転させながら、基板3の平面状の被スパッタ面3a上に薄膜を形成する枚葉型のスパッタリング装置である。
このスパッタリング装置においては、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aは、各々、下方に向けて水平に配設されている。一方、基板3の被スパッタ面3aは、上方に向けて水平に配置されている。また、被スパッタ面3aは、被スパッタ面3aの中心を通る鉛直線と、スパッタ面21aの中心を通る鉛直線及びスパッタ面22aの中心を通る鉛直線のいずれとも一致しないオフセット位置に配置されている。
第5の態様の場合、スパッタターゲットは二つ配設されている。この場合、スパッタ面21aの中心を通る鉛直平面であり、かつ被スパッタ面3aの中心を通る法線Lへのスパッタ面21aの中心からの垂線V1に直交する仮想平面P1上及び該仮想平面P1より基板3側の範囲(図5中の仮想平面P1の左側の範囲)、及びスパッタ面22aの中心を通る鉛直平面であり、かつ被スパッタ面3aの中心を通る法線Lへのスパッタ面22aの中心からの垂線V2に直交する仮想平面P2上及び該仮想平面P2より基板3側の範囲(図5中の仮想平面P2の左側の範囲)を設定し、各々のスパッタターゲット21,22において設定された上記基板側の範囲の全てが重なる共通部分(図5中の交差した仮想平面P1及び仮想平面P2の左側の範囲)を基板側領域SR、基板側領域SR以外の範囲をターゲット側領域TRとしたとき、この基板側領域SR内に位置する側面シールド101の全部が、そのスパッタターゲット21aの中心からの距離が、スパッタ面21aの中心から被スパッタ面3aの中心を通る法線Lまでの最短距離であるオフセット距離A1より遠く、かつそのスパッタターゲット22aの中心からの距離が、スパッタ面22aの中心から被スパッタ面3aの中心を通る法線Lまでの最短距離であるオフセット距離A2より遠くになるように配設されている。
一方、図10は、従来のスパッタリング装置の他の例を示す図である。この従来のスパッタリング装置も、図5に示されるスパッタリング装置と同様に、チャンバー1と、二つのスパッタターゲット21,22と、側面シールド101、上面シールド102及び下面シールド103とからなるシールド10とを備える枚葉型のスパッタリング装置であり、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aは、各々、下方に向けて水平に配設され、被スパッタ面3aはスパッタ面に対してオフセット位置に配置されている。しかし、この場合、図5と同様にして法線L、垂線V1及び仮想平面P1、並びに垂線V2及び仮想平面P2を特定して、仮想平面P1及び仮想平面P2より基板3側の範囲の共通部分(図10中の交差した仮想平面P1及び仮想平面P2の左側の範囲)を基板側領域SR、基板側領域SR以外の範囲をターゲット側領域TRとしたとき、この基板側領域SR内に位置する側面シールド101の一部(図10の場合、基板3からスパッタターゲット21に向かって左側及び基板3からスパッタターゲット22に向かって右側の部分)が、そのスパッタ面21aの中心からの距離が、オフセット距離A1より近く、かつそのスパッタ面22aの中心からの距離が、オフセット距離A2より近くなっている。このような配置では、この部分の側面シールド101が、スパッタターゲット21,22のスパッタ面21a,22aに近く、また、基板3のスパッタ面3aにも近いため、この部分で表面に堆積するスパッタ粒子の量が多くなり、この部分の側面シールド101表面から膜が剥がれて発生したパーティクルが、基板3の被スパッタ面3a上に落下し、パーティクル欠陥を引き起こす。
図6は、本発明のスパッタリング装置の一例の第6の態様を示す図である。上述した第5の態様では、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aは、下方に向けて水平に配設されているが、複数のスパッタターゲットのスパッタ面は、個々に水平に配設しても、傾斜させて配設してもよく、図6に示されるように、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aの全てを傾斜させて配設してもよい。この場合、傾斜させて配設するスパッタ面は、スパッタ面が基板の被スパッタ面の方を向くように傾斜させることが好ましい。なお、図6中の各部は、図5と同一の参照符号を付して、それらの説明は省略する。
図7は、本発明のスパッタリング装置の一例の第7の態様を示す図である。この場合も、第5の態様と同様、基板側領域SR内に位置する側面シールド101の全部が、そのスパッタ面21aの中心からの距離が、オフセット距離A1より遠く、かつそのスパッタターゲット22aの中心からの距離が、オフセット距離A2より遠くになるように配設されているが、側面シールド101の他の部分は、スパッタターゲット21のスパッタ面21a又はスパッタターゲット22のスパッタ面22aに近くても、基板3の被スパッタ面3aからは離れているため、この他の部分では、表面に堆積するスパッタ粒子の量が多くなっても、この部分の側面シールド101表面から膜が剥がれて発生したパーティクルが、基板3の被スパッタ面3a上に落下し、パーティクル欠陥を引き起こす可能性は低い。そのため、第7の態様のように、基板側領域SR以外の範囲(図7中の仮想平面P1及び仮想平面P2の右側の範囲)であるターゲット側領域TRにおいて、ターゲット側領域TR内に位置する側面シールド101の一部又は全部が、そのスパッタ面21aの中心から側面シールド101までの距離が、オフセット距離A1と同一又はオフセット距離A1より近く、又はそのスパッタ面22aの中心から側面シールド101までの距離が、オフセット距離A2と同一又はオフセット距離A2より近くなるように配設されていてもよい。このようにすると、スパッタ空間の容量が低減され、その結果、チャンバー1の容量も低減されるので、真空引きの負荷を軽減でき、真空引きの時間を短縮することができる。なお、図7中の各部は、図5と同一の参照符号を付して、それらの説明は省略する。
図8は、本発明のスパッタリング装置の一例の第8の態様を示す図である。上述した第7の態様では、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aは、下方に向けて水平に配設されているが、複数のスパッタターゲットのスパッタ面は、個々に水平に配設しても、傾斜させて配設してもよく、図8に示されるように、スパッタターゲット21のスパッタ面21a及びスパッタターゲット22のスパッタ面22aの全てを傾斜させて配設してもよい。この場合、傾斜させて配設するスパッタ面は、スパッタ面が基板の被スパッタ面の方を向くように傾斜させることが好ましい。なお、図8中の各部は、図5と同一の参照符号を付して、それらの説明は省略する。
なお、図5〜図8では、2個のスパッタターゲットを用いる場合を例示したが、スパッタターゲットは3個以上でもよく、3個以上の場合も同様にして、個々のスパッタターゲットにおいて法線、垂線及び仮想平面を特定し、仮想平面の基板側の範囲を設定して、その共通部分を基板側領域、基板側領域以外をターゲット側領域とし、オフセット距離に対して、スパッタ面の中心から側面シールドまでの距離を設定して、側面シールドを配設すればよい。また、複数のスパッタターゲットを用いる場合、スパッタターゲットを、各々のスパッタターゲットのオフセット距離が異なるように配置しても、一部のスパッタターゲットのオフセット距離が同一となるように配置してもよく、更に、図5〜図8に示されるように、全てのスパッタターゲットのオフセット距離が同一となるように配置してもよい。
また、複数のスパッタターゲットを用いる場合、スパッタターゲットと基板との配置は、スパッタ空間の水平方向の両端側にスパッタターゲット、中心部にスパッタターゲットに挟まれるように又は囲まれるように基板を、各々配置してもよく、また、図1〜図8に示されるように、スパッタ空間の水平方向の一端側にスパッタターゲット、他端側に基板を、各々配置してもよい。
基板の寸法(被スパッタ面の寸法)としては、一般的なシリコンウェハ等の場合は、150mmφ、200mmφ、300mmφなど150〜300mmφのものが好ましい対象である。また、一般的なフォトマスクブランクス用の場合は、152mm角(6インチ角)などが好ましい対象である。なお、基板の寸法は、これらに限られることはなく、上記した寸法以上のものは好適な対象とすることが可能である。一方、スパッタターゲットの寸法(スパッタ面の寸法)は、一般的に用いられる100mmφ以上、特に150mmφ以上で、300mmφ以下、特に250mmφ以下のものが好適である。
オフセット距離は、スパッタターゲットと基板との上下方向の距離の設定にもよるが、自転しながら成膜される基板の成膜範囲の回転半径より長い場合に有効である。また、オフセット距離は、自転しながら成膜される基板の成膜範囲の回転半径とターゲット半径との和より長い場合に更に有効である。オフセット距離の上限は特に限定されるものではないが、通常、自転しながら成膜される基板の成膜範囲の回転半径とターゲット半径との和の3倍以下、特に2倍以下が好ましい。具体的には、152mm角の被スパッタ面を有する基板に対して、150〜250mmφのスパッタ面を有するスパッタターゲットを用いてスパッタリングする場合、オフセット距離の上限は500mm以下、特に400mm以下とすることが好ましい。一方、スパッタターゲットのスパッタ面の中心から側面シールドまでの距離は、遠くしすぎるとスパッタ装置のチャンバー容量が大きくなるため、側面シールドの全ての位置において、スパッタターゲットのスパッタ面の中心からの距離が、オフセット距離の2倍以下、特に1.5倍以下となるようにすることが好ましい。
フォトマスクブランク用の基板としては、一般的に、石英基板などの透明基板で、被スパッタ面が矩形の角型基板が用いられ、基板上に、薄膜として、Mo及びSiを含むハーフトーン位相シフト膜、Siを含むハードマスク膜などのSiを含む膜、遮光膜、ハードマスク膜などのCrを含む膜が光機能膜としてスパッタリングにより成膜されるが、本発明によりこれらの光機能膜を形成することで、微小な欠陥を低減することが可能である。特に、本発明によれば、膜中に、寸法が0.1μm以上の欠陥が存在しない(即ち、寸法が0.1μm以上の欠陥がゼロの)フォトマスクブランクを製造することが可能であると共に、シールドを交換せずにスパッタリングによる薄膜の成膜を重ねても、側面シールドからの膜の剥れが生じにくく、寸法が0.1μm以上の欠陥数がゼロのフォトマスクブランクの収率の低下を避けることが可能となる。
以下、実験例を示し、本発明を、更に具体的に説明する。
[実験例1]
図9に示される構成のスパッタリング装置を用い、Crターゲットをスパッタターゲットとし、Arガス、N2ガス及びO2ガスの混合雰囲気下で、角型の石英基板(被スパッタ面の寸法:152mm角)にCrON遮光膜を成膜して、フォトマスクブランクを400枚製造した。スパッタリング成膜後、スパッタリングチャンバーを開放して内部を確認したところ、スパッタターゲットのスパッタ面の中心からオフセット距離までの範囲に配置されている側面シールド表面において、付着した膜の剥離が確認された。一方、スパッタターゲットのスパッタ面の中心からオフセット距離より遠い範囲に配置されている側面シールド表面においては、付着した膜の剥離は確認されなかった。この結果から、図1〜図4に示される構成のスパッタリング装置のような本発明のスパッタリング装置によりスパッタリングすることで、基板側領域のスパッタターゲット周辺には、スパッタターゲットのスパッタ面の中心からオフセット距離の範囲内に側面シールドが存在しないため、側面シールドからの膜剥れの可能性を低減して、欠陥数の少ない高品位なフォトマスクブランクスを製造できることが示される。
[実験例2]
図10に示される構成のスパッタリング装置を用い、MoSiターゲットと、Siターゲットをスパッタターゲットとし、Arガス、N2ガス及びO2ガスの混合雰囲気下で、角型の石英基板(被スパッタ面の寸法:152mm角)にMoSiON位相シフト膜を成膜して、フォトマスクブランクを240枚製造した。スパッタリング成膜後、スパッタリングチャンバーを開放して内部を確認したところ、スパッタターゲットのスパッタ面の中心からオフセット距離までの範囲に配置されている側面シールド表面において、付着した膜の剥離が確認された。一方、スパッタターゲットのスパッタ面の中心からオフセット距離より遠い範囲に配置されている側面シールド表面においては、付着した膜の剥離は確認されなかった。この結果から、図5〜図8に示される構成のスパッタリング装置のような本発明のスパッタリング装置によりスパッタリングすることで、基板側領域のスパッタターゲット周辺には、スパッタターゲットのスパッタ面の中心からオフセット距離の範囲内に側面シールドが存在しないため、側面シールドからの膜剥れの可能性を低減して、欠陥数の少ない高品位なフォトマスクブランクスを製造できることが示される。
このように、スパッタターゲットと基板がオフセット位置に配置されたスパッタリング装置において、側面シールドが、所定範囲内で一部でも、スパッタターゲットと側面シールドとの距離が、スパッタターゲットと基板とのオフセット距離より近い部分がある場合では、成膜を重ねることにより、側面シールドからの膜の剥れが生じやすくなり、パーティクル由来の欠陥が発生する可能性が高い。これに対して、本発明のように、側面シールドが、所定範囲内で、全てにおいて、スパッタターゲットと側面シールドとの距離が、スパッタターゲットと基板とのオフセット距離より遠い場合では、成膜を重ねても、側面シールドからの膜の剥れが生じにくく、パーティクル由来の欠陥が発生する可能性を低減できることが明らかである。
1 チャンバー
2,21,22 スパッタターゲット
2a,21a,22a スパッタ面
3 基板
3a 被スパッタ面
10 シールド
101 側面シールド
102 上面シールド
103 下面シールド
A1,A2 オフセット距離
L 法線
P1,P2 仮想平面
SR 基板側領域
TR ターゲット側領域
V1,V2 垂線

Claims (12)

  1. チャンバーと、平面状のスパッタ面を有する一つ又は複数のスパッタターゲットと、上記スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられたシールドとを備え、該シールドが、上記スパッタ空間の水平方向の内外を仕切る側面シールドと、上記スパッタ空間の上下方向の内外を仕切る上面シールド及び下面シールドとからなり、上記シールド内部のスパッタ空間に、上記スパッタターゲットと、一つの基板とを配置して、該基板の平面状の被スパッタ面上に薄膜を形成する枚葉型のスパッタリング装置であり、
    上記スパッタ面が、下方に向けて水平に又は傾斜させて配設され、
    上記被スパッタ面が、上方に向けて水平に、かつ該被スパッタ面の中心を通る鉛直線と、上記スパッタ面の中心を通る鉛直線とが一致しないオフセット位置に配置されるスパッタリング装置であって、
    (i)上記スパッタターゲットが一つの場合には、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、該範囲を基板側領域とし、
    (ii)上記スパッタターゲットが複数の場合には、各々のスパッタターゲットにおいて、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、各々のスパッタターゲットにおいて設定された上記基板側の範囲の全てが重なる共通部分を基板側領域として、
    上記基板側領域内に位置する上記側面シールドの全部が、その上記スパッタ面の中心からの距離が、上記スパッタ面の中心から上記被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設されていることを特徴とするスパッタリング装置。
  2. 上記スパッタターゲットが複数であり、全てのスパッタターゲットのオフセット距離が同一となるように配置されていることを特徴とする請求項1記載のスパッタリング装置。
  3. 上記スパッタ空間の水平方向の一端側に上記スパッタターゲットが、他端側に上記基板が、各々配置されていることを特徴とする請求項1又は2記載のスパッタリング装置。
  4. 上記基板側領域以外の範囲であるターゲット側領域において、該ターゲット側領域内に位置する上記側面シールドの一部又は全部が、そのスパッタ面の中心から側面シールドまでの距離が、上記オフセット距離と同一又は上記オフセット距離より近くなるように配設されていることを特徴とする請求項1乃至3のいずれか1項記載のスパッタリング装置。
  5. 上記側面シールドが、上記シールドの、上記スパッタ面の上端を通る仮想水平面と上記被スパッタ面を通る仮想水平面との間に位置する部分であることを特徴とする請求項1乃至3のいずれか1項記載のスパッタリング装置。
  6. チャンバーと、平面状のスパッタ面を有する一つ又は複数のスパッタターゲットと、上記スパッタターゲットから放出したスパッタ粒子がチャンバー内壁に直接付着することを防止するためにチャンバー内壁に沿って設けられたシールドとを備え、該シールドが、上記スパッタ空間の水平方向の内外を仕切る側面シールドと、上記スパッタ空間の上下方向の内外を仕切る上面シールド及び下面シールドとからなり、上記シールド内部のスパッタ空間に、上記スパッタターゲットと、一つの基板とを配置して、該基板の平面状の被スパッタ面上に薄膜を形成する枚葉型のスパッタリング装置を用い、
    上記スパッタ面を、下方に向けて水平に又は傾斜させて配設し、
    上記被スパッタ面を、上方に向けて水平に、かつ該被スパッタ面の中心を通る鉛直線と、上記スパッタ面の中心を通る鉛直線とが一致しないオフセット位置に配置してスパッタリングする方法であって、
    (i)上記スパッタターゲットが一つの場合には、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、該範囲を基板側領域とし、
    (ii)上記スパッタターゲットが複数の場合には、各々のスパッタターゲットにおいて、上記スパッタ面の中心を通る鉛直平面であり、かつ上記被スパッタ面の中心を通る法線への上記スパッタ面の中心からの垂線に直交する仮想平面上及び該仮想平面より基板側の範囲を設定し、各々のスパッタターゲットにおいて設定された上記基板側の範囲の全てが重なる共通部分を基板側領域として、
    上記基板側領域内に位置する上記側面シールドの全部を、その上記スパッタ面の中心からの距離が、上記スパッタ面の中心から上記被スパッタ面の中心を通る法線までの最短距離であるオフセット距離より遠くなるように配設してスパッタリングすることを特徴とするスパッタリング方法。
  7. 上記スパッタターゲットが複数であり、全てのスパッタターゲットをそれらのオフセット距離が同一となるように配置することを特徴とする請求項6記載のスパッタリング方法。
  8. 上記スパッタ空間の水平方向の一端側に上記スパッタターゲットを、他端側に上記基板を、各々配置することを特徴とする請求項6又は7記載のスパッタリング方法。
  9. 上記基板側領域以外の範囲であるターゲット側領域において、該ターゲット側領域内に位置する上記側面シールドの一部又は全部を、そのスパッタ面の中心から側面シールドまでの距離が、上記オフセット距離と同一又は上記オフセット距離より近くなるように配設することを特徴とする請求項6乃至8のいずれか1項記載のスパッタリング方法。
  10. 上記側面シールドが、上記シールドの、上記スパッタ面の上端を通る仮想水平面と上記被スパッタ面を通る仮想水平面との間に位置する部分であることを特徴とする請求項6乃至8のいずれか1項記載のスパッタリング方法。
  11. 上記基板が、その被スパッタ面が矩形である角型基板であることを特徴とする請求項6乃至10のいずれか1項記載のスパッタリング方法。
  12. 請求項6乃至11のいずれか1項記載のスパッタリング方法により、透明基板上にスパッタリングにより薄膜を成膜したことを特徴とするフォトマスクブランク。
JP2014247016A 2014-12-05 2014-12-05 スパッタリング装置及びスパッタリング方法 Active JP6299575B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014247016A JP6299575B2 (ja) 2014-12-05 2014-12-05 スパッタリング装置及びスパッタリング方法
KR1020150170877A KR101878541B1 (ko) 2014-12-05 2015-12-02 스퍼터링 장치 및 스퍼터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014247016A JP6299575B2 (ja) 2014-12-05 2014-12-05 スパッタリング装置及びスパッタリング方法

Publications (2)

Publication Number Publication Date
JP2016108610A true JP2016108610A (ja) 2016-06-20
JP6299575B2 JP6299575B2 (ja) 2018-03-28

Family

ID=56123297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014247016A Active JP6299575B2 (ja) 2014-12-05 2014-12-05 スパッタリング装置及びスパッタリング方法

Country Status (2)

Country Link
JP (1) JP6299575B2 (ja)
KR (1) KR101878541B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019206745A (ja) * 2018-05-30 2019-12-05 株式会社アルバック スパッタリング装置
WO2023032041A1 (ja) * 2021-08-31 2023-03-09 キヤノンアネルバ株式会社 スパッタ装置および膜形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963960A (ja) * 1995-08-24 1997-03-07 Hitachi Ltd スパッタリングによる薄膜形成方法及びその装置
JP2005200688A (ja) * 2004-01-14 2005-07-28 Hoya Corp スパッタリングターゲット及びこれを用いたフォトマスクブランクの製造方法
JP2006307303A (ja) * 2005-05-02 2006-11-09 Ulvac Japan Ltd 成膜装置
JP2009001912A (ja) * 1999-01-12 2009-01-08 Canon Anelva Corp スパッタリング方法及び装置及び電子部品の製造方法
WO2011093334A1 (ja) * 2010-01-26 2011-08-04 キヤノンアネルバ株式会社 成膜方法、成膜装置、および該成膜装置の制御装置
JP2013171273A (ja) * 2012-02-23 2013-09-02 Hoya Corp マスクブランクの製造方法及び転写用マスクの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064769B2 (ja) 1992-11-21 2000-07-12 アルバック成膜株式会社 位相シフトマスクおよびその製造方法ならびにその位相シフトマスクを用いた露光方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963960A (ja) * 1995-08-24 1997-03-07 Hitachi Ltd スパッタリングによる薄膜形成方法及びその装置
JP2009001912A (ja) * 1999-01-12 2009-01-08 Canon Anelva Corp スパッタリング方法及び装置及び電子部品の製造方法
JP2005200688A (ja) * 2004-01-14 2005-07-28 Hoya Corp スパッタリングターゲット及びこれを用いたフォトマスクブランクの製造方法
JP2006307303A (ja) * 2005-05-02 2006-11-09 Ulvac Japan Ltd 成膜装置
WO2011093334A1 (ja) * 2010-01-26 2011-08-04 キヤノンアネルバ株式会社 成膜方法、成膜装置、および該成膜装置の制御装置
JP2013171273A (ja) * 2012-02-23 2013-09-02 Hoya Corp マスクブランクの製造方法及び転写用マスクの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019206745A (ja) * 2018-05-30 2019-12-05 株式会社アルバック スパッタリング装置
JP7048420B2 (ja) 2018-05-30 2022-04-05 株式会社アルバック スパッタリング装置
WO2023032041A1 (ja) * 2021-08-31 2023-03-09 キヤノンアネルバ株式会社 スパッタ装置および膜形成方法

Also Published As

Publication number Publication date
KR20160068674A (ko) 2016-06-15
KR101878541B1 (ko) 2018-07-13
JP6299575B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
JP2006199998A (ja) 成膜装置、成膜方法
CN102236247A (zh) 光掩膜的制作方法
CN108305881B (zh) 阵列基板及其制造方法、显示面板、显示装置
JP6299575B2 (ja) スパッタリング装置及びスパッタリング方法
JPWO2004051369A1 (ja) フォトマスクブランク、及びフォトマスク
JP2015110814A (ja) スパッタ成膜方法、スパッタ装置、フォトマスクブランクの製造方法及びフォトマスクブランク
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
US10488750B2 (en) Mask blank and making method
US9977324B2 (en) Phase shift mask and method of forming patterns using the same
JP5347360B2 (ja) 両面にパターンを有するフォトマスクの作製方法
KR100526527B1 (ko) 포토마스크와 그를 이용한 마스크 패턴 형성 방법
JP2010204264A (ja) 両面にパターンを有するフォトマスクの作製方法
JP2015177072A (ja) フォトマスクの製造方法およびフォトマスク
JP2004029403A (ja) フォトマスクの製造方法及びフォトマスク並びに露光方法
JP3900758B2 (ja) スパッタリング成膜装置及びそれを用いたフォトマスクブランクスの製造方法
JP2017072723A (ja) フォトマスクの線幅修正方法および修正装置
JP2016134472A (ja) 反射型マスクブランク、その製造方法および反射型マスク
JP2019020749A (ja) マスクブランクス及びその製造方法
TWI330299B (en) Large photomask blank, fabrication method thereof, and photomask using the same
JPH04223328A (ja) フォトマスクブランクおよびフォトマスク
TW202347011A (zh) 相位移遮罩底板、相位移遮罩、及其等之製造方法
TW202335066A (zh) 使用極薄光阻的電路基板全板鍍銅減除法製程
JP2005043571A (ja) レチクル、露光装置、露光方法、レチクルの製造方法および半導体装置の製造方法
TW201537304A (zh) 曝光方法、光罩及晶片基板
KR20100134454A (ko) 블랭크마스크 및 이를 이용한 포토마스크 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180212

R150 Certificate of patent or registration of utility model

Ref document number: 6299575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150