JP2004029403A - フォトマスクの製造方法及びフォトマスク並びに露光方法 - Google Patents
フォトマスクの製造方法及びフォトマスク並びに露光方法 Download PDFInfo
- Publication number
- JP2004029403A JP2004029403A JP2002185916A JP2002185916A JP2004029403A JP 2004029403 A JP2004029403 A JP 2004029403A JP 2002185916 A JP2002185916 A JP 2002185916A JP 2002185916 A JP2002185916 A JP 2002185916A JP 2004029403 A JP2004029403 A JP 2004029403A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- resist
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】チップのメインパターンの外周部に、レジスト内部応力の伝達を緩和あるいは遮断する線形形状パターン10を設けることにより、内部応力を緩和することを特徴とする。
【選択図】図4
Description
【発明の属する技術分野】
本発明は光リソグラフィプロセスに用いるフォトマスクの製造方法及びフォトマスク並びにそれを用いた露光方法において、レジストの内部応力の緩和を行ない、フォトマスクの信頼性向上を計るための製造方法及びフォトマスク並びにそれを用いた露光方法に関する。
【0002】
【従来の技術】
近年、半導体ウェハの微細化、高密度化に伴ない、レジストは高解像、パターン形状の正確性が要求されており、フォトマスク製造プロセス中のレジストのパターンエッジに発生するクラックが問題になってきている。
従来のフォトマスクの製造方法では、レジストを基板へコートし、ベイク、冷却というプロセス等の要因により、パターン露光後の工程で発生するパターンエッジ部のクラックの対策として、ベーク温度の低温化やレジスト膜厚の薄膜化により低減を行なってきた。しかし、これらの方法では別の問題が発生する。ベーク温度を低減すると、レジストの溶剤成分が残るため解像度や感度が低下する。このために微細パターンのコーナーにラウンドが発生し、正確なパターンを形成することが出来ない問題が発生する。また、レジスト膜厚を薄くすると、その後のエッチングに耐えられずパターンを形成できない。このため、レジストの解像度や感度を低下させずに、パターンエッジ部にクラックが発生しない新しい方法が必要である。
【0003】
また、レジストと基板の熱膨張係数の差異により基板の反りが生じ、これによりパターンの位置ずれが起こるが、これまでの半導体ウェハのパターン寸法では、パターン位置精度の許容範囲内にあった。しかしながら、基板の大口径化に伴なうパターン位置ずれ量の増大、微細化によるパターン位置の高精度化の要求により、基板の反りによるパターン位置ずれが、その後の光リソグラフィプロセスへ悪影響を及ぼすことが問題になってきており、これらを解決した新しい方法が必要である。
【0004】
以上のような問題点を図を用い以下に説明する。図1は、従来のフォトマスクの製造工程の一例を断面で模式的に示した説明図である。まず、ガラス基板1にスパッタリング等の手法でクロムを設け、マスクブランクを作成する(図1(a))。次にクロム2面上にレジスト3を塗布(コート、ベーク、冷却など)する(図1(b))。次に電子ビーム描画装置で、EB描画を行う(図1(c))。その後現像(図1(d))、エッチング(図1(e))、レジスト剥離(図1(f))を行い、フォトマスク原板あるいはレチクルを得る。通常、この原板は実際の半導体チップの4倍、あるいは5倍のパターンを形成する。さらにガラス基板上に本パターンをステップ・リピートしマスクとしたり、また通常、露光装置に作成した原板を取り付け、原板の先に取り付けた半導体ウェハ上に縮写・露光・多面付けして利用する。本願では、特に断らない限り、以下これらフォトマスク原板、レチクル、ステップ・リピートしたマスクを総称してマスクという。図2は、このような従来の製造方法で製造したマスクのクラック発生の状況を部分で示した説明図である。図2(a)はマスク製造工程で、現像後のレジストパターンの状況を平面で示した。チップのメインパターンとして、矩形状のパターン(本従来例ではレジスト抜き部4)を示した。クラック6は、レジスト残部5の部分に発生している。図2(b)は、図2(a)のA−A’部分を断面で示した説明図である。
【0005】
このクラックは、レジストと基板の熱膨張係数に差異があるため、プロセス時の温度変化によってレジスト内部応力、特に引っ張り応力が発生することに起因している。レジストにパターンが存在する場合、パターンのコーナーなどの特異個所に応力集中が起こるため、そこからクラックが発生する。クラック発生個所の模式図を図2(a)に示す。この問題は、パターン的にはフォトマスクパターンの形状そのものを変えてしまうため、フォトマスクの品質の低下、もしくは不良の発生が起こり、このマスクを用いて半導体ウェハへ転写した場合に配線のショートや断線を引き起こす。また、フォトマスクの作製プロセス的には、その後のエッチング行程において発塵を引き起こす原因になる。
【0006】
また近年、半導体ウェハ基板は大口径化の傾向にある。特に液晶ディスプレイ製造用のフォトマスクは、基板の大口径化が進んでいる。これに伴ない、レジストプロセスによって発生する基板の反りに起因するパターンの位置ずれが問題になってきている。図3は、従来のマスクの基板の反りを断面で示した模式的に示した説明図である。図3(a)はレジストコート直後の基板を断面で、図3(b)はベーク、冷却後の基板を断面で示す。これまでの基板サイズであれば、同程度の応力値でも位置ずれは許容範囲内であったが、基板の大口径化により基板の外周付近におけるパターンの位置ずれが大きくなり、許容範囲を超えてしまう問題が発生する。この問題も同様にフォトマスクの品質低下や不良を引き起こす。
【0007】
これらの問題は、半導体ウェハ、液晶ディスプレイやカラーフィルタばかりでなく、光リソグラフィプロセス用のフォトマスク全般に起こる問題である。特に液晶ディスプレイやカラーフィルタは、半導体ウェハ同様に、パターンの微細化・高密度化、基板の大口径化が進行している。
【0008】
【発明が解決しようとする課題】
本発明の課題は光リソグラフィプロセスに用いるフォトマスク製造方法において、レジストの内部応力の緩和を行ない、パターンに発生するクラックの低減と基板の反りを低減することで、フォトマスクの信頼性向上及び不良発生を低減させるフォトマスクの製造方法及びフォトマスク並びにそれを用いた露光方法を提供する。
【0009】
【課題を解決するための手段】
本発明は、かかる課題に鑑みなされたものであり、請求項1の発明は、光リソグラフィプロセスに用いるフォトマスクの製造方法において、基板上に設けたレジストにマスクパターンを設けるとともに、内部応力の伝達を緩和あるいは遮断するパターンを設けることを特徴とするフォトマスクの製造方法としたものである。
【0010】
本発明の請求項2の発明は、前記内部応力を緩和あるいは遮断するパターンは、マスクパターンのメインパターン周辺部に設けられていることを特徴とする請求項1に記載のフォトマスクの製造方法としたものである。
【0011】
本発明の請求項3の発明は、光リソグラフィプロセスに用いるフォトマスクの製造方法において、基板上に設けたレジストに、基板の反りを低減するパターンを設けた後に、マスクパターンを設けることを特徴とする請求項1または2に記載のフォトマスクの製造方法としたものである。
【0012】
本発明の請求項4の発明は、前記内部応力を緩和あるいは遮断するパターン、及び基板の反りを低減するパターンは、線形形状であることを特徴とする請求項1〜3いずれか1項に記載のフォトマスクの製造方法としたものである。
【0013】
本発明の請求項5の発明は、線形形状のパターンが、光リソグラフィプロセスに用いる露光波長の1/3以下の線幅であり、リソグラフィにより転写されないことを特徴とする請求項4に記載のフォトマスクの製造方法としたものである。
【0014】
本発明の請求項6の発明は、請求項1〜5いずれか1項に記載のフォトマスクの製造方法により、製造されたことを特徴とするフォトマスクとしたものである。
【0015】
本発明の請求項7の発明は、請求項6に記載のフォトマスクに紫外線を照射し、転写パターンの形状に紫外線を整形する工程を具備することを特徴とする露光方法。としたものである。
【0016】
【発明の実施の形態】
本発明の実施の形態の例を、図を用いて説明する。
本発明は上記目標を達成するために、フォトマスク等のパターンデータ作成の段階で、メインパターン周辺部に応力緩和パターンを作成する。メインパターンは通常、チップごとにまとまって配置されているので、チップを囲むように応力緩和パターンを作成すれば良い。応力緩和パターンは、EB露光によりフォトマスク製造プロセス中のレジストに描画され、現像によってレジストパターンを形成する。本発明に係る応力緩和パターンを入れたレジストパターンの例を模式的に示した説明図を図4に示す。図4(a)は平面で,図4(b)は(a)のA−A’部分を断面で示す。これは図2に示した例に応力緩和パターン10(レジスト抜き部)を追加し、形成した例である。形成された応力緩和パターンにより、メインパターン周辺に存在するレジストの内部応力を緩和し、メインパターンのエッジにクラックが発生することを抑制する。図では、応力緩和パターンは線状の形状を例示したが、その線のパターンは実線とは限らず、点線、破線等でも良い。さらに、曲線でもよく、応力が緩和できれば形状にこだわらない。また、レジスト上の応力緩和パターンは、最終的にフォトマスクのクロムパターンとなるが、その後使用される光リソグラフィプロセス露光波長の1/3以下の線幅であれば、半導体ウェハやカラーフィルタ製造プロセスにおいてレジストへの転写はされないため、応力緩和パターンが問題を引き起こすことはない。
【0017】
なお、応力緩和パターンをチップの周辺部のスクライブラインに相当する部分に作成した場合は、ウェハーをスクライブ(切断)するのに影響がない範囲でクロムパターンが残っていても良く、線幅を上記の値にこだわる必要はない。また、ウェハプロセスや回路に悪い影響がない範囲で、パターンや線幅を決めて良い。
【0018】
スクライブラインの領域のみでなく、応力緩和パターンはメインパターンの外周部から10〜100nm程の距離に設けた方が好ましいが、レジストの物性によって変えて良い。
【0019】
以上の発明の例ではクラックを防止する作用効果について説明したが、特に大型基板について問題となる反りの防止について説明する。ここでは、基板全体の反りに関して、規則正しく配列されたチップ間に存在する非パターン領域(例えばスクライブラインに相当する領域)に、応力緩和パターンを格子状にデータ作成する例を示す。図5は応力緩和パターンの他の例を模式的に示した説明図であり、(a)は平面図、(b)は断面図である。図ではチップを四面付けし、チップ間並びに四面付けパターンの上下左右の端部に直線状に応力緩和パターンを設けている。従って例示されたフォトマスク13では、チップのメインパターン11が応力緩和パターン12で囲まれている。また図のフォトマスク13は、ガラス基板14にクロム膜15を蒸着し、レジスト16塗布後パターンを露光、現像した状態のものを示している。
【0020】
応力緩和パターンはレジストパターンを形成し、レジスト内部応力を緩和する役目を担う。これにより基板全体の反りを低減し、パターン位置精度を向上させる。これはクラック抑制のための応力緩和パターン同様、最終的にはフォトマスクのクロムパターンとなるが、チップ間の非パターン領域はその後に使用される光リソグラフィプロセスで露光されない領域であるため、半導体ウェハ等の製造プロセスに何ら影響を与えるものではない。たとえ露光されたとしても、上述したように露光波長に比べ十分に細い線幅なので転写されることはなく、フォトマスクとして全く問題はない。
【0021】
なおこのように反りを緩和する場合は、応力緩和パターンを露光し現像した後に、メインパターンを露光した方が好ましい。同時に露光、現像するとメインパターンがずれてしまう恐れがある。またこのように前後して露光、現像する場合は、レジストとしてポジタイプのものが利用できる。
【0022】
このようにして、フォトマスク製造プロセス中に発生するレジスト内部応力を緩和し、パターン的にはクラックの発生を抑制し、さらに基板全体としては反りを低減することでパターンの位置精度を向上することが出来るため、フォトマスク製品の信頼性および不良品の低減が可能になる。なお、フォトマスク製造プロセスの加工工程が増えることはないので、製造コストへの負担はない。
また以上のようにして作成されたフォトマスクを用いて紫外線を露光する方法によると、試料基板上に形成されたレジストに対し、精度良いパターン露光が可能となり、その結果、半導体等の製造を高い歩留まりで行うことが出来る。
【0023】
【実施例】
次に本発明の実施例を示す。本方式を用いて半導体集積回路用のフォトマスクを以下の手順で作製した。
【0024】
フォトマスクにパターニングする半導体パターンデータを作成し、チップの座標と大きさを設定した後、四面付けパターンのデータとし、描画データに変換した。次にチップ間及び四面付けパターンの上下左右端部に、応力緩和パターンを作成し、描画データに変換した。このとき応力緩和パターンの描画データは半導体パターンの描画データとは別のファイルとした。また応力緩和パターンのチップ間の線幅及び上下左右端部の線幅は、最新型半導体露光装置の露光波長193nmの1/3以下にするため、60nmとした。以上に述べた半導体パターンを図6に、半導体パターンに応力緩和パターンを加えたパターンを図7に、四面付けしたパターンを図8に示す。フォトマスク22のパターン中で、半導体パターン20と応力緩和パターン21がパターン描画領域となる。
【0025】
フォトマスクの基板には、6インチ角の厚さ0.25インチの石英基板に2000Å厚のクロム遮光膜を有する基板を用いた。レジストには日本ゼオン社製のポジ型電子線レジストZEP−520を用い、スピンコータにて6000Å厚でコートした。まず前述した応力緩和パターンをこの描画データを用い、EB描画装置JBX700MV(日本電子製)によりコートしたレジストへ描画し、現像液ZED−N50(日本ゼオン)により現像した。次に半導体パターンを同様に描画した後、同様に現像した。
【0026】
応力緩和パターンを描画しない従来方式によるレジストパターンのフォトマスクも同様に作成したが、このフォトマスクでは、無数のクラックがパターンに発生していたが、上記作製のレジストパターンを光学顕微鏡および走査型電子顕微鏡により観察したところ、クラックの発生は確認できなかった。
【0027】
応力緩和パターンを描画しない従来方式と、応力緩和パターンを描画する本発明方式のそれぞれの場合について、現像後の基板の高さ分布を非接触形状測定装置(ソニー社製)にて測定した。従来方式ではフォトマスク全面で約20μmの高さ分布を持つのに対し、本発明方式ではフォトマスク全面で約5μmの高さ分布である。従って、本発明の応力緩和パターンにより基板の反りを低減できる。レジスト現像後のフォトマスク基板高さ分布を図9、10に示す。図9は応力緩和パターンのない従来方式、図10は応力緩和パターンの有る本発明方式である。
【0028】
本発明により作製したフォトマスクはクロム遮光膜に応力緩和パターンが存在するが、本フォトマスクを用いて半導体ウェハへの露光テストを行なったところ、応力緩和パターンの線幅が露光波長に比べ十分に小さいため、ウェハ上のフォトレジストへ転写されることは無かった。このときの露光装置はArFスキャナ(キャノン)を使用し、露光条件は、波長193nm、開口数0.6、コヒーレンスファクタ0.75とした。フォトレジストには4000Å厚のTarf−SE−5L(東京応化工業社製)を用いた。
【0029】
【発明の効果】
本発明は、フォトマスク製造プロセス中に発生するレジスト内部応力を緩和し、パターン的にはクラックの発生を抑制し、基板全体としては反りを低減することでパターンの位置精度を向上することが出来る。従って、フォトマスク製品の信頼性および不良品の低減が可能になる。さらに製品の収率も向上するので、フォトマスク製造コストのコストダウンにもなる。
【0030】
さらに、本発明の露光方法によると、試料基板上に形成されたレジストに対し、精度良いパターン露光が長期間可能となり、その結果、半導体等の製造は高い歩留まりで行うことが出来る。
【図面の簡単な説明】
【図1】従来のフォトマスクの製造工程の一例を断面で模式的に示した説明図である。
【図2】従来の製造方法で製造したマスクのクラック発生の状況を部分で示した説明図である。
【図3】従来のマスクの基板の反りを断面で示した模式的に示した説明図である。
【図4】本発明に係る応力緩和パターンを入れたレジストパターンの例を模式的に示した説明図である。
【図5】応力緩和パターンの他の例を模式的に示した説明図である。
【図6】実施例で使用した半導体パターンを模式的に示した図である。
【図7】実施例で使用した半導体パターンに応力緩和パターンを加えたパターンを模式的に示した図である。
【図8】実施例で使用したフォトマスクの四面付けしたパターンを模式的に示した図である。
【図9】従来のフォトマスクのレジスト現像後のフォトマスク基板高さ分布を示した図である。
【図10】本発明に係る応力緩和パターンの有るフォトマスクのレジスト現像後のフォトマスク基板高さ分布を示した図である。
【符号の説明】
1・・・・ガラス基板
2・・・・クロム
3・・・・レジスト
4・・・・レジスト抜き部
5・・・・レジスト残部
6・・・・クラック
10・・・・応力緩和パターン
11・・・・メインパターン
12・・・・応力緩和パターン
13・・・・フォトマスク
14・・・・ガラス基板
15・・・・クロム膜
16・・・・レジスト
20・・・・半導体パターン
21・・・・応力緩和パターン
22・・・・フォトマスク
Claims (7)
- 光リソグラフィプロセスに用いるフォトマスクの製造方法において、基板上に設けたレジストにマスクパターンを設けるとともに、内部応力の伝達を緩和あるいは遮断するパターンを設けることを特徴とするフォトマスクの製造方法。
- 前記内部応力を緩和あるいは遮断するパターンは、マスクパターンのメインパターン周辺部に設けられていることを特徴とする請求項1に記載のフォトマスクの製造方法。
- 光リソグラフィプロセスに用いるフォトマスクの製造方法において、基板上に設けたレジストに、基板の反りを低減するパターンを設けた後に、マスクパターンを設けることを特徴とする請求項1または2に記載のフォトマスクの製造方法。
- 前記内部応力を緩和あるいは遮断するパターン、及び基板の反りを低減するパターンは、線形形状であることを特徴とする請求項1〜3いずれか1項に記載のフォトマスクの製造方法。
- 線形形状のパターンが、光リソグラフィプロセスに用いる露光波長の1/3以下の線幅であり、リソグラフィにより転写されないことを特徴とする請求項4に記載のフォトマスクの製造方法。
- 請求項1〜5いずれか1項に記載のフォトマスクの製造方法により、製造されたことを特徴とするフォトマスク。
- 請求項6に記載のフォトマスクに紫外線を照射し、転写パターンの形状に紫外線を整形する工程を具備することを特徴とする露光方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002185916A JP2004029403A (ja) | 2002-06-26 | 2002-06-26 | フォトマスクの製造方法及びフォトマスク並びに露光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002185916A JP2004029403A (ja) | 2002-06-26 | 2002-06-26 | フォトマスクの製造方法及びフォトマスク並びに露光方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004029403A true JP2004029403A (ja) | 2004-01-29 |
Family
ID=31181415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002185916A Pending JP2004029403A (ja) | 2002-06-26 | 2002-06-26 | フォトマスクの製造方法及びフォトマスク並びに露光方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004029403A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135546A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 半導体装置製造基材とこれを用いた半導体装置の製造方法 |
JP2016072661A (ja) * | 2014-09-26 | 2016-05-09 | 日立アロカメディカル株式会社 | 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置 |
JP2018013616A (ja) * | 2016-07-21 | 2018-01-25 | 凸版印刷株式会社 | 反射型マスク及び反射型マスクの製造方法 |
-
2002
- 2002-06-26 JP JP2002185916A patent/JP2004029403A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135546A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 半導体装置製造基材とこれを用いた半導体装置の製造方法 |
JP2016072661A (ja) * | 2014-09-26 | 2016-05-09 | 日立アロカメディカル株式会社 | 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置 |
JP2018013616A (ja) * | 2016-07-21 | 2018-01-25 | 凸版印刷株式会社 | 反射型マスク及び反射型マスクの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8417018B2 (en) | Method for inspecting and judging photomask blank or intermediate thereof | |
US20100009273A1 (en) | Mask and method for manufacturing the same | |
TWI802031B (zh) | 反射型光罩基底之製造方法、反射型光罩之製造方法、及半導體裝置之製造方法 | |
CN102236247A (zh) | 光掩膜的制作方法 | |
JP2002131883A (ja) | フォトマスクの製造方法およびフォトマスク | |
KR20170113083A (ko) | 위상 시프트 마스크 블랭크, 위상 시프트 마스크 및 표시 장치의 제조 방법 | |
KR100924332B1 (ko) | 포토마스크의 브리지 리페어 방법 | |
KR20050062255A (ko) | 포토마스크 및 그 제조 방법 | |
JP2006018001A (ja) | 階調フォトマスクおよびその製造方法 | |
JP2009122703A (ja) | 位相シフトマスクブランク及び位相シフトマスクの製造方法 | |
JP2010237502A (ja) | フォトマスクブランク又はその製造中間体の検査方法、高エネルギー線の照射エネルギー量の決定方法、及びフォトマスクブランクの製造方法 | |
TW200921269A (en) | Photo mask blank and method of manufacturing a photo mask | |
JP2004029403A (ja) | フォトマスクの製造方法及びフォトマスク並びに露光方法 | |
JPH10254122A (ja) | 露光用フォトマスク | |
JPH06148866A (ja) | ホトマスクの製造方法 | |
JP3409924B2 (ja) | フォトマスクおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法 | |
JP7154572B2 (ja) | マスクブランク、転写用マスク、及び半導体デバイスの製造方法 | |
TWI715971B (zh) | 光罩及其形成方法 | |
KR100854459B1 (ko) | 포토마스크의 결함 수정방법 | |
JPH05142750A (ja) | フオトマスクおよびその製造方法 | |
JP2004356363A (ja) | Ebマスクの製造方法及びebマスク並びに露光方法 | |
KR20080095153A (ko) | 포토마스크의 제조 방법 | |
JP2005043793A (ja) | フォトマスク及びそれを用いたパターン転写方法 | |
KR20060110022A (ko) | 반도체 소자 제조용 레티클의 오버레이 패턴 형성 방법 | |
KR20090029436A (ko) | 반도체소자의 위상반전마스크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080703 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080808 |