JP2016091574A5 - - Google Patents

Claims (6)

1. ビット線が接続された不純物拡散領域が表面に形成されたウエルと、
   前記ウエル上に形成されたメモリゲート絶縁膜と、
   前記メモリゲート絶縁膜上に形成され、前記メモリゲート絶縁膜を絶縁破壊させる破壊メモリ電圧が印加される第1導電型のメモリゲート電極と、
   前記不純物拡散領域と前記メモリゲート絶縁膜との間の前記ウエル上に形成され、かつ該メモリゲート絶縁膜と一体形成されたスイッチゲート絶縁膜と、
   前記メモリゲート電極とは逆導電型の第2導電型で形成されており、かつ前記スイッチゲート絶縁膜上に形成され、前記メモリゲート電極と接合したスイッチゲート電極とを備え、
   前記メモリゲート電極に印加された前記破壊メモリ電圧が、前記メモリゲート電極および前記スイッチゲート電極間で逆方向バイアスの電圧となる
   ことを特徴とするアンチヒューズメモリ。
2. 前記スイッチゲート電極と対向する前記ウエルのチャネル領域が導通状態に切り替わり、前記ビット線からの破壊ビット電圧が、前記メモリゲート電極と対向する前記ウエルのチャネル領域に印加され、該チャネル領域の破壊ビット電圧と、前記メモリゲート電極の破壊メモリ電圧との電圧差によって前記メモリゲート絶縁膜を絶縁破壊させる
   ことを特徴とする請求項1記載のアンチヒューズメモリ。
3. 前記スイッチゲート絶縁膜の膜厚は、前記メモリゲート絶縁膜の膜厚以下に形成されている
   ことを特徴とする請求項1または2項記載のアンチヒューズメモリ。
4. 前記メモリゲート電極の仕事関数と前記スイッチゲート電極の仕事関数とが異なることにより、仕事関数差分、前記スイッチゲート電極から前記スイッチゲート絶縁膜へ印加される実効的な電圧が低減されている
   ことを特徴とする請求項1〜3のうちいずれか1項記載のアンチヒューズメモリ。
5. 複数のスイッチワード線と、複数のメモリワード線とに対して複数のビット線が交差する各交差箇所に、それぞれアンチヒューズメモリが配置されており、
   前記アンチヒューズメモリが請求項1〜4のうちいずれか1項記載のアンチヒューズメモリである
   ことを特徴とする半導体記憶装置。
6. 一の前記スイッチワード線を共有する複数の前記アンチヒューズメモリと、他の前記スイッチワード線を共有する他の複数の前記アンチヒューズメモリとで、前記メモリワード線を共有している
   ことを特徴とする請求項5記載の半導体記憶装置。